CN103577770A - 系统lsi - Google Patents
系统lsi Download PDFInfo
- Publication number
- CN103577770A CN103577770A CN201310305849.5A CN201310305849A CN103577770A CN 103577770 A CN103577770 A CN 103577770A CN 201310305849 A CN201310305849 A CN 201310305849A CN 103577770 A CN103577770 A CN 103577770A
- Authority
- CN
- China
- Prior art keywords
- system lsi
- program
- wiped
- trigger terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 22
- 238000005476 soldering Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 201000009032 substance abuse Diseases 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
- G06F21/12—Protecting executable software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Technology Law (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种将逻辑电路、CPU以及存储有CPU的程序的程序存储器集成于单一的半导体中的系统LSI。具备：对存储于程序存储器中的内容进行擦除的程序擦除单元；和对程序擦除单元的执行进行控制的至少两个程序擦除触发端子。程序擦除单元基于两个程序擦除触发端子的电位来擦除存储于程序存储器中的程序。
Description
本申请主张以2012年7月24日申请的日本国专利申请第2012-163356号为基础申请的优先权，并将该基础申请的内容全部援引到本申请中。
技术领域
本发明涉及在将逻辑电路、CPU以及存储有CPU的程序的程序存储器集成于单一的半导体中的系统LSI中，防止在系统LSI的内部存储的程序的非法复制的技术。
背景技术
近年来，将逻辑电路、CPU以及存储有CPU的程序的程序存储器集成于单一的半导体中的系统LSI(例如ASIC[Application Specific IntegratedCircuit，专用集成电路]、FPGA[Field-Programmable Gate Array，现场可编程门阵列]等)的开发盛行。
系统LSI是成为嵌入了该系统LSI的电子设备的核心的部分，对系统LSI进行分解、解析的技术正在日益进步。
但是，近年来，发现了很多滥用这种系统LSI(Large-Scale IntegratedCircuit，大规模集成电路)的解析技术的进步并仿造(模仿)系统LSI的电路的系统。为了防止这种系统LSI的模仿，提出了用于防止系统LSI的解析仿造的FPGA技术(例如参照日本国专利第4191170号公报)。
在该FPGA技术中，在系统LSI中设置FPGA、存储有用户电路数据以及启动键代码串(start key code string)的ROM(Read Only Memory，只读存储器)、和预先嵌入启动键信息的用户专用门阵列。该用户专用门阵列在从启动键代码串导出的信息与启动键信息一致的情况下，使用户电路的数据引导到FPGA中。即、构成为：在该系统LSI中，对持有具备正确的启动键信息的用户专用门阵列的人容许系统的工作，但对不持有具备正确的启动键信息的用户专用门阵列的人禁止系统工作。
但是，在该FPGA技术中，为了防止通过系统LSI的解析而进行的仿造，需要准备FPGA之外的专用门阵列，存在产品成本增大的问题。
此外，存在如果通过解析专用门阵列的内部而专用门阵列被模仿，则系统LSI自身被仿造的课题。
发明内容
本发明的目的在于提供一种防止存储于系统LSI的内部的程序的非法复制的技术，该系统LSI将逻辑电路、CPU以及存储有该CPU的程序的程序存储器集成到单一的半导体中。
本发明的观点相关的系统LSI，其特征在于，将逻辑电路、CPU(中央运算处理装置)以及存储有上述CPU的程序的程序存储器集成于单一的半导体中，该系统LSI具备：
擦除上述程序存储器中存储的内容的程序擦除单元；和
对上述程序擦除单元的执行进行控制的至少两个程序擦除触发端子，
上述程序擦除单元基于上述两个程序擦除触发端子的电位来擦除上述程序存储器中存储的程序。
优选上述两个程序擦除触发端子在上述系统LSI的内部通过短路棒而被短路。
优选上述短路棒通过为了将上述系统LSI装配于印刷布线板而进行的回流焊(reflow)来进行熔断。
优选上述两个程序擦除触发端子中的一个端子在上述系统LSI的内部被设为VDD电位，另一个端子在上述系统LSI内部与接地以及上述程序擦除单元连接。
优选上述程序擦除单元具备对程序擦除的执行进行控制的输入部，上述程序擦除单元构成为在上述输入部的电位为接地以外的电位时不执行程序擦除动作，而在上述输入部的电位为接地时，执行程序擦除动作。
优选上述输入部与上述两个程序擦除触发端子中的一个程序擦除触发端子连接。
优选在上述两个程序擦除触发端子中的一个程序擦除触发端子嵌入有在上述系统LSI的内部配置的积分电路。
优选上述系统LSI以BGA(球栅格阵列)封装的形式被安装。
优选上述两个程序擦除触发端子被设定为配置于与BGA封装的第2列端子所包围的范围相比位于内侧的区域的端子。
根据本发明，能够在将逻辑电路、CPU、以及存储有该CPU的程序的程序存储器集成于单一的半导体中的系统LSI中，防止存储于该系统LSI的内部的程序的非法复制。
附图说明
图1为本发明的第1实施方式相关的系统LSI的框图。
图2为表示设置于第1实施方式相关的系统LSI中的两个程序擦除触发端子的连接状态的图。
图3为表示第1实施方式相关的系统LSI的表层部的图。
图4为表示将第1实施方式相关的系统LSI装配于PCB中的状态的图。
图5为表示第1实施方式相关的系统LSI的端子的配置状态的图。
图6为表示在第1实施方式相关的系统LSI中设置的两个程序擦除触发端子中的一个程序擦除触发端子嵌入了积分电路的状态的图。
图7为表示本发明的第2实施方式相关的短路棒的配置状态的图。
具体实施方式
(第1实施方式)
以下，参照附图对本发明的实施方式相关的、在将逻辑电路、CPU(中央运算处理装置)、以及存储有由该CPU执行动作的程序的程序存储器集成到单一的半导体内的系统LSI中，防止在程序存储器中存储的程序的非法复制的技术的一实施方式进行说明。
为了对搭载于PCB(Print Circuit Board，印刷电路板)的系统LSI的内部所存储的程序进行解析，执行使该系统LSI与PCB分离并收容于专用的检查装置中、或者进行探测(probing)的处理。作为防止这种非法行为的手段，程序的强制擦除的手段是最佳的。在这种情况下，如何提供程序的强制擦除的触发成为问题。在本发明的实施方式中，对通过使设置于BGA封装的规定的端子断开来提供程序的强制擦除的触发的技术进行说明。
图1为本发明的一实施方式相关的系统LSI_11的框图。
如图1所示那样，系统LSI_11具备：通过硬连接(hard wired)构成的逻辑电路10；对该系统LSI_11整体的动作进行控制的CPU20；和存储有使该CPU20执行动作的程序并且能改写该程序的非易失性存储器所构成的程序存储器30。进而，系统LSI_11具备：按照以规定的触发作为契机来擦除程序存储器30的内容的方式执行动作的程序擦除电路40；和作为程序擦除电路40的触发而发挥功能的程序擦除触发端子50a、50b。
CPU20按照在程序存储器30中存储的程序进行各种运算处理、逻辑电路10的控制等，使嵌入了系统LSI_11的电子设备实现各种功能。
程序擦除电路40基于程序擦除触发端子50a、50b的电位状态擦除在程序存储器30中为了使CPU20执行动作而存储的程序。作为擦除该程序的方法，能够应用针对程序存储器30的所有区域强制地写入“FF”或者“00”来进行复位的方法、通过写入所产生的随机数来擦除程序的方法中的任一个方法。
图2为表示系统LSI_11的两个程序擦除触发端子50a、50b的连接状态的电路图。
如图2所示，程序擦除触发端子50a、50b在系统LSI_11的制造时，在系统LSI_11的内部通过短路棒60而被短路。关于短路棒60在后面详细地进行说明。
程序擦除触发端子50a设置于系统LSI_11的内部，并与电位为VDD[mV]的端子VDD连接。此外，程序擦除触发端子50a经由短路棒60以及电阻R与端子GND连接。另一方面，程序擦除触发端子50b设置于系统LSI_11的内部，经由电阻R与成为接地电位(0[mV])的端子GND连接。此外，程序擦除触发端子50b与程序擦除电路40的输入部42连接。另外，程序擦除触发端子只要实现本发明的效果即可，也可不是如上那样的两个而是三个以上。
程序擦除电路40在输入部42通过与端子VDD连接而该输入部42的电位为VDD[mV](VDD：GND[接地电位]以外的正或负的电位)时不工作。另一方面，如果输入部42与端子GND连接，并且该输入部42的电位成为接地电位(＝0[mV])，则程序擦除电路40工作以执行程序存储器30的擦除。因此，在程序擦除触发端子50a、50b通过短路棒60而被短路的状态下，程序擦除电路40的输入部42的电位成为与端子VDD相同的VDD[mV]，因此程序擦除电路40不工作。
图3为详细地表示系统LSI_11的表层部的图。
如图3所示，在硅基板61上涂敷抗焊剂(solder resist)62，进而由钝化膜63保护抗焊剂62。钝化膜63由聚酰亚胺形成。在硅基板61上配置LSI焊盘64，LSI焊盘64以及短路图案66由抗焊剂62包围周围。短路棒60在短路图案66以及抗焊剂62上形成为连接在中途被分割的短路图案66。在两个LSI焊盘64上搭载有成为两个程序擦除触发端子50a、50b的焊锡球。在此，系统LSI_11以BGA(球栅格阵列)封装的形式被安装于硅基板61。在该BGA封装中，程序擦除触发端子50a、50b由焊锡球形成。
在系统LSI_11的制造阶段或在程序存储器30中由程序写入装置写入程序时，需要使程序擦除触发端子50a、50b在系统LSI_11的内部短路。因此，在第1实施方式中，如图3所示，在系统LSI_11的表层部配置短路棒60。此外，在构成程序擦除触发端子50a、50b的焊锡球的下方形成UBM(凸点下金属)65。之后，按照跨越程序擦除触发端子50a、50b之间的方式形成在中途被分割的微小的短路图案66。通过该短路图案66防止外部对焊锡球(程序擦除触发端子50a、50b)的物理的干扰，并避免由此引起的空隙(void)等的不良。该短路图案66由在UBM65的形成的同时通过重新布线所产生的Au布线图案而形成。按照跨越该在中途被分割的短路图案66之上的方式，通过印刷将锡(Sn)形成为薄带状，成为图3所示的短路棒60。此后，涂覆聚酰亚胺以覆盖短路棒60，成为图3所示的保护层(钝化膜63)。
另外，在搭载该系统LSI_11的PCB(印刷布线板)70上，预先作成用于使程序擦除触发端子50a、50b短路的布线图案72(参照图4)。
如上所述，系统LSI_11的程序擦除触发端子50a、50b在系统LSI_11的内部被短路棒60短路。因此，如果对设置有系统LSI_11的程序写入装置提供电源，则程序擦除电路40的输入部42(参照图2)的电位成为与端子VDD的电位VDD[mV]相同的VDD[mV]。其结果，程序擦除电路40不工作，从而能够对程序存储器30写入程序。
结束了程序的写入的系统LSI_11被输送到回流焊炉(未图示)，经过该回流焊炉中的程序擦除触发端子50a、50b(焊锡球)的回流焊处理而被装配于PCB_70上。如上所述那样，程序擦除触发端子50a、50b在系统LSI_11的内部通过短路棒60而被短路(电连接)。锡的熔点为232℃，因此优选回流焊炉中的回流焊温度为245℃以上265℃以下。由此，系统LSI_11装配于该回流焊炉中的PCB_70上时，印刷锡而形成的短路棒60通过回流焊处理所产生的加热而熔断(参照图4)。因此，程序擦除触发端子50a、50b的连接状态在系统LSI_11的内部为断开(互相电绝缘状态)。
此后，系统LSI_11被搭载于PCB_70上。如上所述那样，在搭载系统LSI_11的PCB_70上作成预先使程序擦除触发端子50a、50b短路的布线图案72(参照图4)。因此，参照图4，如果系统LSI_11被搭载于PCB_70上，则通过PCB_70上的布线图案来确保程序擦除触发端子50a、50b的短路。由此，参照图4，即使为了使经由PCB_70而嵌入了系统LSI_11的电子设备工作而提供电源，程序擦除电路40的输入部42的电位也成为与端子VDD的电位VDD[mV]相同的VDD[mV](参照图2)。由此，由于程序擦除电路40不工作。其结果，该电子设备按照存储于程序存储器30中的程序正常地工作。
参照图4，如果从具有该PCB的电子设备，第3者为了解析系统LSI_11而使该系统LSI_11从PCB_70分离，则PCB_70上的布线图案所产生的短路被解除且程序擦除触发端子50a、50b成为断开状态(电绝缘状态)。在该状态下，程序擦除触发端子50b与端子VDD不连接，而与端子GND连接，程序擦除电路40的输入部42与该程序擦除触发端子50b连接。因此，在为了进行系统LSI_11的解析而对系统LSI_11通电了的状态下，输入部42的电位成为接地电位(＝0[mV])。由此，程序擦除电路40执行程序存储器30中存储的程序的擦除动作。其结果，程序存储器30的程序被擦除，防止了系统LSI_11的程序的非法复制。
图5为系统LSI_11的端子的配置图。
如图5所示，系统LSI_11中，以矩阵状排列多个端子52。这些多个端子52中的程序擦除触发端子50a、50b，为了防止从PCB被分离时从外部被操作，优选设定为配置在与从BGA封装外开始第2列的端子52所包围的范围相比处于内侧的区域的端子。
此外，在图5中，配置为程序擦除触发端子50a、50b互相相邻。但是并不限于此，程序擦除触发端子50a、50b只要在系统LSI_11内部由短路棒60能将互相分开的端子之间短路，则未必需要相邻。
此外，如图6所示，优选在程序擦除触发端子50b嵌入将电阻R和电容器C连接而构成的RC积分电路In，经由该RC积分电路In而与程序擦除电路40的输入部42连接。由此，在具有PCB_70的电子设备中嵌入系统LSI_11的期间，即使在程序擦除触发端子50a、50b中产生轻度的连接不良，程序擦除触发端子50a、50b瞬间地断开的情况下，根据RC积分电路In的高截止滤波器(high-cutoff filter)的特性而程序擦除电路40的输入部42的电位也保持为正的电位。由此，防止了程序擦除电路40的误动作。另外，RC积分电路In被配置在系统LSI_11的内部。
另外，在第1实施方式中，对形成于系统LSI_11的内部的短路棒60使用了锡。但是并不限于此，为了保证半导体的品质，只要考虑高温放置(150℃)或预烧(burn-in)(80℃程度)即可，因此只要为在200℃以上250℃以下熔融的金属，则也可使用其他的金属。
(第2实施方式)
第1实施方式中，在系统LSI_11的表层部形成了短路棒60(参照图4)。与此相对，在第2实施方式中，如图7所示，将短路棒60形成于具有系统LSI_11和中介片(interposer)12的封装内。在将短路棒60形成于系统LSI_11的表层部的情况下，由于存在在该表层部的布线中产生混乱等的制约，因此难以将程序擦除触发端子50a、50b配置在互相分离的位置。相对于此，通过在中介片12上形成短路棒60，从而不受在系统LSI_11的表层部产生的布线的混乱的影响，能够自由地设定程序擦除触发端子50a、50b的位置。其结果，程序擦除触发端子50a、50b的配置图案的设计自由度变高，并且也能提高安全性效果。另外，以上的结构之外的结构与第1实施方式相同，因此省略针对由相同的符号表示的对应的部位的说明。
如以上所说明那样，第2实施方式的系统LSI_11具备擦除程序存储器的内容的程序擦除电路40和控制该程序擦除电路40的执行的两个程序擦除触发端子50a、50b。而且，在第2实施方式的系统LSI_11中，如果在使系统LSI_11从PCB分离之后对系统LSI_11进行通电，则如上所述那样，程序擦除电路40的输入部42的电位成为0[mV]。而且，程序擦除单元对程序存储器进行擦除。由此，防止了在系统LSI_11的内部存储的程序的非法复制。
Claims (9)
1.一种系统LSI，其特征在于，将逻辑电路、CPU即中央运算处理装置以及存储有上述CPU的程序的程序存储器集成于单一的半导体中，该系统LSI具备：
程序擦除单元，擦除存储于上述程序存储器中的内容；和
对上述程序擦除单元的执行进行控制的至少两个程序擦除触发端子，
上述程序擦除单元基于上述两个程序擦除触发端子的电位来擦除上述程序存储器中存储的程序。
2.根据权利要求1所述的系统LSI，其特征在于，
上述两个程序擦除触发端子在上述系统LSI的内部通过短路棒而被短路。
3.根据权利要求1所述的系统LSI，其特征在于，
上述短路棒通过为了将上述系统LSI装配于印刷布线板而进行的回流焊来进行熔断。
4.根据权利要求1所述的系统LSI，其特征在于，
上述两个程序擦除触发端子中的一个端子在上述系统LSI的内部被设为VDD电位，另一个端子在上述系统LSI内部与接地以及上述程序擦除单元连接。
5.根据权利要求1所述的系统LSI，其特征在于，
上述程序擦除单元具备对程序擦除的执行进行控制的输入部，
上述程序擦除单元，在上述输入部的电位为接地以外的电位时不执行程序擦除动作，而如果上述输入部的电位为接地，则执行程序擦除动作。
6.根据权利要求5所述的系统LSI，其特征在于，
上述输入部与上述两个程序擦除触发端子中的一个程序擦除触发端子连接。
7.根据权利要求1所述的系统LSI，其特征在于，
在上述两个程序擦除触发端子中的一个程序擦除触发端子嵌入有在上述系统LSI的内部配置的积分电路。
8.根据权利要求1所述的系统LSI，其特征在于，
上述系统LSI以BGA即球栅格阵列封装的形式被安装。
9.根据权利要求8所述的系统LSI，其特征在于，
上述两个程序擦除触发端子被设定为配置于与由BGA封装的第2列的端子包围的范围相比位于内侧的区域的端子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-163356 | 2012-07-24 | ||
| JP2012163356A JP5692179B2 (ja) | 2012-07-24 | 2012-07-24 | システムｌｓｉ及びプログラム消去方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103577770A true CN103577770A (zh) | 2014-02-12 |
| CN103577770B CN103577770B (zh) | 2017-04-12 |
Family
ID=49996100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310305849.5A Expired - Fee Related CN103577770B (zh) | 2012-07-24 | 2013-07-19 | 系统lsi |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9372639B2 (zh) |
| JP (1) | JP5692179B2 (zh) |
| CN (1) | CN103577770B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020161963A1 (en) * | 2001-04-25 | 2002-10-31 | Nec Corporation | Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor |
| US20030074637A1 (en) * | 2001-10-16 | 2003-04-17 | Marco Pavesi | Clock generation system for a prototyping apparatus |
| CN102446861A (zh) * | 2010-10-11 | 2012-05-09 | 上海华虹Nec电子有限公司 | 利用选择性碳化硅外延来提升sonos擦写速度的方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3761892A (en) * | 1971-07-19 | 1973-09-25 | R Bosnyak | Electronic locking system |
| JPS5827915B2 (ja) * | 1978-07-28 | 1983-06-13 | 富士通株式会社 | リセット回路 |
| US4783763A (en) * | 1985-12-23 | 1988-11-08 | North American Philips Corp., Signetics Division | Field-programmable device with buffer between programmable circuit |
| US5497462A (en) * | 1988-07-20 | 1996-03-05 | Siemens Aktiengesellschaft | Method and circuit for protecting circuit configurations having an electrically programmable non-volatile memory |
| US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
| JPH0667985A (ja) * | 1992-08-17 | 1994-03-11 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0728772A (ja) * | 1993-06-25 | 1995-01-31 | Hitachi Ltd | マイクロコンピュータ |
| US5485105A (en) * | 1994-08-01 | 1996-01-16 | Texas Instruments Inc. | Apparatus and method for programming field programmable arrays |
| US6159836A (en) * | 1994-09-16 | 2000-12-12 | Stmicroelectronics, Inc. | Method for forming programmable contact structure |
| JPH08115267A (ja) * | 1994-10-19 | 1996-05-07 | Tech Res & Dev Inst Of Japan Def Agency | 情報秘匿機構 |
| KR0169412B1 (ko) * | 1995-10-16 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리 장치 |
| DE69630663D1 (de) * | 1996-01-24 | 2003-12-18 | St Microelectronics Srl | Verfahren zum Löschen einer elektrisch programmierbaren und löschbaren nichtflüchtigen Speicherzelle |
| JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
| US5822244A (en) * | 1997-09-24 | 1998-10-13 | Motorola, Inc. | Method and apparatus for suspending a program/erase operation in a flash memory |
| JPH11126483A (ja) * | 1997-10-20 | 1999-05-11 | Fujitsu Ltd | 省電力同期回路及びそれを有する半導体記憶装置 |
| US6072233A (en) * | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
| US6421757B1 (en) * | 1998-09-30 | 2002-07-16 | Conexant Systems, Inc | Method and apparatus for controlling the programming and erasing of flash memory |
| JP3892612B2 (ja) * | 1999-04-09 | 2007-03-14 | 株式会社東芝 | 半導体装置 |
| US6208558B1 (en) * | 1999-04-16 | 2001-03-27 | Advanced Micro Devices, Inc. | Acceleration circuit for fast programming and fast chip erase of non-volatile memory |
| US7752970B2 (en) * | 2000-09-06 | 2010-07-13 | Ps/Emc West, Llc | Networked electronic ordnance system |
| US6954084B2 (en) * | 2002-02-11 | 2005-10-11 | Seiko Epson Corporation | Logic circuits using polycrystalline semiconductor thin film transistors |
| US6856137B2 (en) * | 2002-02-19 | 2005-02-15 | Bae Systems Controls Inc. | Ground fault detection system and method |
| US20040245617A1 (en) * | 2003-05-06 | 2004-12-09 | Tessera, Inc. | Dense multichip module |
| US7287115B2 (en) * | 2003-10-30 | 2007-10-23 | Kabushiki Kaisha Toshiba | Multi-chip package type memory system |
| US7002219B1 (en) * | 2003-12-09 | 2006-02-21 | Xilinx, Inc. | Electrical fuse for integrated circuits |
| JP4191170B2 (ja) | 2004-07-23 | 2008-12-03 | Ｎｅｃエレクトロニクス株式会社 | プログラム可能なゲートアレイのコピー防止方法及びシステム |
| US7212457B2 (en) * | 2005-05-18 | 2007-05-01 | Macronix International Co., Ltd. | Method and apparatus for implementing high speed memory |
| US7447096B2 (en) * | 2006-05-05 | 2008-11-04 | Honeywell International Inc. | Method for refreshing a non-volatile memory |
| US8020727B2 (en) * | 2006-10-18 | 2011-09-20 | Meritool Llc | Powered dispensing tool and method for controlling same |
| US7570532B1 (en) * | 2007-07-26 | 2009-08-04 | Zilog, Inc. | Overwriting memory cells using low instantaneous current |
| JP4836995B2 (ja) * | 2008-06-18 | 2011-12-14 | セイコーインスツル株式会社 | 集積回路モジュール |
| US8737141B2 (en) * | 2010-07-07 | 2014-05-27 | Stec, Inc. | Apparatus and method for determining an operating condition of a memory cell based on cycle information |
| JP2012146033A (ja) * | 2011-01-07 | 2012-08-02 | Toshiba Corp | メモリ装置 |
| US8966319B2 (en) * | 2011-02-22 | 2015-02-24 | Apple Inc. | Obtaining debug information from a flash memory device |
-
2012
- 2012-07-24 JP JP2012163356A patent/JP5692179B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-17 US US13/919,892 patent/US9372639B2/en not_active Expired - Fee Related
- 2013-07-19 CN CN201310305849.5A patent/CN103577770B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020161963A1 (en) * | 2001-04-25 | 2002-10-31 | Nec Corporation | Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor |
| US20030074637A1 (en) * | 2001-10-16 | 2003-04-17 | Marco Pavesi | Clock generation system for a prototyping apparatus |
| CN102446861A (zh) * | 2010-10-11 | 2012-05-09 | 上海华虹Nec电子有限公司 | 利用选择性碳化硅外延来提升sonos擦写速度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140032870A1 (en) | 2014-01-30 |
| JP2014021946A (ja) | 2014-02-03 |
| US9372639B2 (en) | 2016-06-21 |
| JP5692179B2 (ja) | 2015-04-01 |
| CN103577770B (zh) | 2017-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7781890B2 (en) | Structure and method for parallel testing of dies on a semiconductor wafer | |
| EP2158606B1 (en) | Integrated circuit protection and detection grid | |
| EP0510433A2 (en) | Secure circuit structure | |
| KR101460355B1 (ko) | 집적 회로 및 그 제조 방법 | |
| JP2001160125A5 (zh) | ||
| US9853446B2 (en) | Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection | |
| AU2016270466B2 (en) | Systems and methods for breadboard style printed circuit board | |
| CN204348702U (zh) | 一种芯片 | |
| JP2010160647A (ja) | 半導体メモリカード | |
| CN110112116A (zh) | 半导体封装件和形成半导体封装件的方法 | |
| US20120038833A1 (en) | Television chip with a unique identification and method for writing the unique identification | |
| KR100843274B1 (ko) | 양면 접촉 패드를 갖는 메모리 카드 및 그것의 제작 방법 | |
| CN103577770A (zh) | 系统lsi | |
| KR20010014619A (ko) | 데이터 기입 장치, 데이터 기입 방법 및 시험 장치 | |
| CN105575836B (zh) | 测试装置 | |
| CN108701686A (zh) | 具有复制裸片接合垫的半导体装置及相关联装置封装及其制造方法 | |
| CN105988505B (zh) | 具有电路防护的电子装置及其组装方法 | |
| KR100824797B1 (ko) | 반도체 메모리모듈 번인 테스트 장치 | |
| CN110112117A (zh) | 半导体封装 | |
| US10396001B2 (en) | Offset test pads for WLCSP final test | |
| CN202758882U (zh) | 一种模拟/数模混合信号处理芯片的修调装置 | |
| CN105321941A (zh) | 半导体结构 | |
| CN208848902U (zh) | 一种半导体封装器件 | |
| US6380059B1 (en) | Method of breaking electrically conductive traces on substrate into open-circuited state | |
| CN204271042U (zh) | 一种电熔丝测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170412 Termination date: 20200719 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |