CN102446861A - 利用选择性碳化硅外延来提升sonos擦写速度的方法 - Google Patents

利用选择性碳化硅外延来提升sonos擦写速度的方法 Download PDF

Info

Publication number
CN102446861A
CN102446861A CN2010105027125A CN201010502712A CN102446861A CN 102446861 A CN102446861 A CN 102446861A CN 2010105027125 A CN2010105027125 A CN 2010105027125A CN 201010502712 A CN201010502712 A CN 201010502712A CN 102446861 A CN102446861 A CN 102446861A
Authority
CN
China
Prior art keywords
silicon carbide
silicon
sonos
growth
dusts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105027125A
Other languages
English (en)
Other versions
CN102446861B (zh
Inventor
缪燕
孙勤
彭虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010502712 priority Critical patent/CN102446861B/zh
Publication of CN102446861A publication Critical patent/CN102446861A/zh
Application granted granted Critical
Publication of CN102446861B publication Critical patent/CN102446861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种利用选择性碳化硅外延来提升SONOS擦写速度的方法，包括如下步骤：第一步，采用选择性外延工艺在硅衬底上生长碳化硅外延层；第二步，在碳化硅外延层上生长隧穿氧化层；第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N2O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；第四步，在氮氧化硅陷阱层上生长高温热氧化层。该方法在不对SONOS闪存器件可靠性影响的前提下，能有效提升擦、写速度。

Description

利用选择性碳化硅外延来提升SONOS擦写速度的方法
技术领域
本发明属于半导体集成电路制造领域，具体涉及一种SONOS闪存器件的制造工艺方法，尤其涉及一种利用选择性碳化硅外延来提升SONOS擦写速度的方法。
背景技术
SONOS闪存器件(Silicon-Oxide-Nitride-Oxide-Silicon，以氮化硅作为电荷存储介质的闪存器件)，因为具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。SONOS闪存器件所面临的可靠性问题主要有两个：一是Endurance(电擦写持久力)特性，就是衡量SONOS器件在多次编程/擦除之后，器件特性方面可能的退化。二是Data Retention(数据保持力)特性，就是SONOS器件的数据保存能力。所以，对于SONOS闪存器件擦、写速度的提升，必须在保证可靠性能力不受影响的情况，然而，传统的SONOS擦、写速度提升的方法都不得不以牺牲可靠性尤其是Data Retention能力或器件功耗来实现。
业界普遍提升SONOS擦写速度的方法主要是增加擦写电压和减少遂穿氧化层的厚度。增加擦写电压的方法将不得不带来器件操作功耗的较大提升，以此来增加电场强度。减少隧穿氧化层厚度的方法，虽对器件的操作功耗没有什么影响，但是过薄的氧化层将对Data Retention造成极大的影响。
发明内容
本发明要解决的技术问题是提供一种利用选择性碳化硅外延来提升SONOS擦写速度的方法，该方法在不对SONOS闪存器件可靠性影响的前提下，能有效提升擦、写速度。
为解决上述技术问题，本发明提供一种利用选择性碳化硅外延来提升SONOS擦写速度的方法，包括如下步骤：
第一步，采用选择性外延工艺在硅衬底上生长碳化硅外延层；
第二步，在碳化硅外延层上生长隧穿氧化层；
第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N2O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；
第四步，在氮氧化硅陷阱层上生长高温热氧化层。
第一步中，所述碳化硅外延层的生长方法为：
(1)清洗后的硅衬底在外延腔体内加热至900-1100℃，H2氛围内10-60秒去除表面自然氧化层；
(2)加热硅衬底至800-1150℃，通入H2，C3H8和SiH4生长形成碳化硅外延层。
步骤(1)中，所述H2流量为10～30slm。
步骤(2)中，所述SiH4流量为10～250sccm，生长时间为1～10min，该碳化硅外延层的厚度为100～3000埃。
第二步中，所述生长隧穿氧化层采用高温低压热氧化工艺或高温常压热氧化工艺，其工艺条件为：温度为650℃～900℃，压力为500mtorr～3000mtorr，时间为20～1000min，氧气流量为50sccm～10slm；该隧穿氧化层的厚度范围为10～300埃。
第三步中，所述生长氮氧化硅陷阱层采用高温低压化学汽相淀积工艺，其工艺条件为：生长压力为50mtorr～700mtorr，生长温度为500℃～900℃，反应气体为：硅烷或二氯二氢硅与氨气混合，两气体混合比例为10∶1～1∶10；该氮氧化硅陷阱层的厚度为20埃～80埃。
第四步中，所述生长高温热氧化层采用高温低压化学汽相淀积工艺，其工艺条件为：生长压力为100mtorr～5000mtorr，生长温度为500℃～800℃，反应气体为：硅烷或二氯二氢硅与氨气混合，两气体混合比例为10∶1～1∶10；该高温热氧化层的厚度为30埃～200埃。
和现有技术相比，本发明具有以下有益效果：本发明是一种利用选择性碳化硅外延对SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)能带结构进行调节，从而在不对SONOS闪存器件可靠性影响的前提下，提升擦、写速度的方法。本发明采用了在硅衬底上进行选择性碳化硅外延成膜，因此可以利用碳化硅相比硅较宽的禁带宽度来达到对SONOS器件能带结构进行调节的目的。本发明工艺比较简单，易于集成，可以用于批量应用。
附图说明
图1是本发明方法的流程示意图；其中，
图1A是本发明方法步骤(1)完成后的示意图；
图1B是本发明方法步骤(2)完成后的示意图；
图1C是本发明方法步骤(3)完成后的示意图；
图1D是本发明方法步骤(4)完成后的示意图；
图2是本发明碳化硅外延与传统硅衬底SONOS器件写入时的能带结构比较图；其中，图2A表示传统硅衬底SONOS器件，图2B表示本发明碳化硅外延SONOS器件；
图3是本发明碳化硅外延与传统硅衬底SONOS器件测试Data Retention时的能带结构比较图；其中，图3A表示传统硅衬底SONOS器件，图3B表示本发明碳化硅外延SONOS器件。
其中，1是硅衬底，2是碳化硅外延层，3是隧穿氧化层，4是氮氧化硅陷阱层，5是高温热氧化层(即高温HTO氧化层)。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明为一种利用选择性碳化硅外延对SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)能带结构进行调节，从而在不对SONOS闪存器件可靠性影响的前提下，提升擦、写速度的方法。其核心在于采用了在硅衬底上进行选择性碳化硅外延成膜，由此可以利用碳化硅相比硅较宽的禁带宽度来达到对SONOS器件能带结构进行调节的目的。其中碳化硅是一种宽禁带半导体材料，β碳化硅禁带宽度为2.2ev，硅的禁带宽度为1.1ev。且碳化硅具有非常好的热、化学和机械稳定性。SiC通过外延生长方式在Si上形成单晶，便于与传统硅工艺集成。利用这个方法，在保证电场强度不变前提下，将可以大大提升SONOS器件的擦写速度，且不对Data Retention带来太多影响。
本发明主要的工艺流程包括如下步骤(如图1)：
第一步，选择性碳化硅外延层生长，应用选择性外延工艺。如图1A所示，采用选择性外延工艺在硅衬底1上生长碳化硅外延层2。碳化硅外延层2的主要生长方法为：首先，清洗后的硅衬底1在外延腔体内加热至900℃-1100℃，H2流量为10～30slm，时间为10-60sec(秒)去除表面自然氧化层；然后，加热硅衬底1至800～1150℃，通入H2，C3H8和SiH4生长形成SiC，SiH4流量为10～250sccm，生长时间为1～10min，即在硅衬底1上生长形成碳化硅外延层2，碳化硅外延层2的厚度为100～3000埃。
第二步，隧穿氧化层成膜，这步工艺可采用高温低压热氧化工艺或高温常压热氧化工艺，其工艺条件为：温度(650℃～900℃)，压力(500mtorr～3000mtorr)，时间(20～1000min)和氧气流量(50sccm～10slm)。如图1B所示，在碳化硅外延层2上生长隧穿氧化层3，隧穿氧化层3的厚度范围为10～300埃。
第三步，中间氮氧化硅陷阱层的成膜并同时用N2O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质，这步工艺采用高温低压化学汽相淀积工艺，其工艺条件为：生长压力为50mtorr～700mtorr，生长温度为500℃～900℃，反应气体为：硅烷或二氯二氢硅与氨气混合，两气体混合比例为10∶1～1∶10。如图1C所示，在隧穿氧化层3上生长氮氧化硅陷阱层4，该氮氧化硅陷阱层4的厚度为20埃～80埃。
第四步，电荷阻挡高温热氧化层的制备，这步工艺采用高温低压化学汽相淀积工艺，其工艺条件为：生长压力为100mtorr～5000mtorr，生长温度为500℃～800℃，反应气体为：硅烷或二氯二氢硅与氨气混合，两气体混合比例为10∶1～1∶10。如图1D所示，在氮氧化硅陷阱层4上生长高温热氧化层5，该高温热氧化层5的厚度为30埃～200埃。
上述结构、工艺参数需根据相应的控制和产能进行优化调整。
本发明采用了在硅衬底上进行选择性碳化硅外延成膜，因此可以利用碳化硅相比硅较宽的禁带宽度来达到对SONOS器件能带结构进行调节的目的。如图2所示，与传统硅衬底SONOS器件写入时的能带结构相比，本发明由于碳化硅外延较宽的禁带宽度，在电场强度不变情况下写入电子通过的势垒将会减少，写入速度由此获得提高。同时在测试Data Retention情况下，其能带如图3所示，与传统硅衬底相比，其势垒宽度并没有减少，因此对于SONOS的可靠性不会有明显影响。所以利用选择性碳化硅外延可以在不对SONOS闪存器件可靠性影响的前提下，提升擦、写速度。

Claims (7)

1.一种利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征在于，包括如下步骤：
第一步，采用选择性外延工艺在硅衬底上生长碳化硅外延层；
第二步，在碳化硅外延层上生长隧穿氧化层；
第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N20对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；
第四步，在氮氧化硅陷阱层上生长高温热氧化层。
2.如权利要求1所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征在于，第一步中，所述碳化硅外延层的生长方法为：
(1)清洗后的硅衬底在外延腔体内加热至900-1100℃，H2氛围内10-60秒去除表面自然氧化层；
(2)加热硅衬底至800-1150℃，通入H2，C3H8和SiH4生长形成碳化硅外延层。
3.如权利要求2所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征在于，步骤(1)中，所述H2流量为10～30slm。
4.如权利要求2所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征在于，步骤(2)中，所述SiH4流量为10～250sccm，生长时间为1～10min，该碳化硅外延层的厚度为100～3000埃。
5.如权利要求1所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征在于，第二步中，所述生长隧穿氧化层采用高温低压热氧化工艺或高温常压热氧化工艺，其工艺条件为：温度为650℃～900℃，压力为500mtorr～3000mtorr，时间为20～1000min，氧气流量为50sccm～10slm；该隧穿氧化层的厚度范围为10～300埃。
6.如权利要求1所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征在于，第三步中，所述生长氮氧化硅陷阱层采用高温低压化学汽相淀积工艺，其工艺条件为：生长压力为50mtorr～700mtorr，生长温度为500℃～900℃，反应气体为：硅烷或二氯二氢硅与氨气混合，两气体混合比例为10∶1～1∶10；该氮氧化硅陷阱层的厚度为20埃～80埃。
7.如权利要求1所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征在于，第四步中，所述生长高温热氧化层采用高温低压化学汽相淀积工艺，其工艺条件为：生长压力为100mtorr～5000mtorr，生长温度为500℃～800℃，反应气体为：硅烷或二氯二氢硅与氨气混合，两气体混合比例为10∶1～1∶10；该高温热氧化层的厚度为30埃～200埃。
CN 201010502712 2010-10-11 2010-10-11 利用选择性碳化硅外延来提升sonos擦写速度的方法 Active CN102446861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010502712 CN102446861B (zh) 2010-10-11 2010-10-11 利用选择性碳化硅外延来提升sonos擦写速度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010502712 CN102446861B (zh) 2010-10-11 2010-10-11 利用选择性碳化硅外延来提升sonos擦写速度的方法

Publications (2)

Publication Number Publication Date
CN102446861A true CN102446861A (zh) 2012-05-09
CN102446861B CN102446861B (zh) 2013-10-23

Family

ID=46009237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010502712 Active CN102446861B (zh) 2010-10-11 2010-10-11 利用选择性碳化硅外延来提升sonos擦写速度的方法

Country Status (1)

Country Link
CN (1) CN102446861B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103577770A (zh) * 2012-07-24 2014-02-12 卡西欧计算机株式会社 系统lsi

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586797B2 (en) * 2001-08-30 2003-07-01 Micron Technology, Inc. Graded composition gate insulators to reduce tunneling barriers in flash memory devices
CN1441965A (zh) * 2000-05-10 2003-09-10 克里公司 碳化硅金属半导体场效应晶体管和制造碳化硅金属半导体场效应晶体管的方法
US6989565B1 (en) * 2002-04-15 2006-01-24 Lsi Logic Corporation Memory device having an electron trapping layer in a high-K dielectric gate stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441965A (zh) * 2000-05-10 2003-09-10 克里公司 碳化硅金属半导体场效应晶体管和制造碳化硅金属半导体场效应晶体管的方法
US6586797B2 (en) * 2001-08-30 2003-07-01 Micron Technology, Inc. Graded composition gate insulators to reduce tunneling barriers in flash memory devices
US6989565B1 (en) * 2002-04-15 2006-01-24 Lsi Logic Corporation Memory device having an electron trapping layer in a high-K dielectric gate stack

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103577770A (zh) * 2012-07-24 2014-02-12 卡西欧计算机株式会社 系统lsi
CN103577770B (zh) * 2012-07-24 2017-04-12 卡西欧计算机株式会社 系统lsi

Also Published As

Publication number Publication date
CN102446861B (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
US11222965B2 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
US9349824B2 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
CN101636845B (zh) 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器
CN104254921A (zh) 具有分离氮化物存储层的sonos堆栈
CN100390965C (zh) 在闪存装置的栅极间形成介电层的方法
CN111180525B (zh) 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
CN109585453A (zh) 具有多个电荷存储层的存储器晶体管
CN102005415A (zh) 提高sonos闪存器件可靠性的方法
CN102446861B (zh) 利用选择性碳化硅外延来提升sonos擦写速度的方法
CN106024699B (zh) 一种自对准sti的制备方法
CN102260860B (zh) 一种sonos结构中氮化硅的生长工艺
CN101872767B (zh) Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法
CN105742170A (zh) 浮栅制备方法
US8338276B2 (en) Manufacturing method for a nanocrystal based device covered with a layer of nitride deposited by CVD
CN102376555B (zh) On膜氧化作为隧穿电介质提升sonos可靠性的方法
CN103066023A (zh) 一种改善sonos存储器可靠性性能的方法
CN104937721A (zh) 多层电荷俘获区具有氘化层的非易失性电荷俘获存储器件
CN109755135A (zh) 用于制造非易失性电荷俘获存储器装置的自由基氧化工艺
CN102117779B (zh) 利用选择性外延提升sonos闪存器件可靠性的方法
CN100511714C (zh) 基于锗硅异质纳米结构的非挥发浮栅存储器的制备方法
CN102074471B (zh) Sonos闪存器件采用氧化铝作隧穿电介质膜的制作方法
CN104681492B (zh) 闪存单元形成方法
TWI534897B (zh) 具有多重氮氧化物層之氧化物-氮化物-氧化物堆疊
CN102522332A (zh) Ono结构及其制作方法、存储器及其制作方法
CN102760773B (zh) Nvm器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131227

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131227

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.