CN104937721A - 多层电荷俘获区具有氘化层的非易失性电荷俘获存储器件 - Google Patents

多层电荷俘获区具有氘化层的非易失性电荷俘获存储器件 Download PDF

Info

Publication number
CN104937721A
CN104937721A CN201380045640.8A CN201380045640A CN104937721A CN 104937721 A CN104937721 A CN 104937721A CN 201380045640 A CN201380045640 A CN 201380045640A CN 104937721 A CN104937721 A CN 104937721A
Authority
CN
China
Prior art keywords
layer
deuterated
nitride layer
nitride
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380045640.8A
Other languages
English (en)
Other versions
CN104937721B (zh
Inventor
赛格·利维
斐德列克·杰能
克里希纳斯瓦米·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/539,459 external-priority patent/US9716153B2/en
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN104937721A publication Critical patent/CN104937721A/zh
Application granted granted Critical
Publication of CN104937721B publication Critical patent/CN104937721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

改进电荷俘获存储器件和由此制造的制品。在一个实施方案中，电荷俘获器件包括：具有源极区、漏极区以及电连接源极和漏极的沟道区的衬底。隧道介电层被置于衬底上方，且盖住沟道区，并且多层电荷俘获区被置于隧道介电层上。多层电荷俘获区包括置于隧道介电层上的第一氘化层、置于第一氘化层上的第一氮化物层、以及置于第一氮化物层之上的第二氮化物层。

Description

多层电荷俘获区具有氘化层的非易失性电荷俘获存储器件
相关申请的交叉引用
本申请是2007年9月26日提交的共同在审查的序列号为11/904,475的美国申请的继续申请部分，11/904,475申请根据35U.S.C.119(e)主张2007年5月25日提交的序列号为60/931,905的美国临时专利申请的优先权，所述两个在先申请以引用的方式全部并入本申请。
技术领域
本发明属于半导体器件领域。
背景
在过去的几十年里，集成电路中特征尺寸的改进(scaling)已经成为不断增长的半导体产业背后的驱动力。越来越小的特征尺寸能够使增加萎缩于半导体芯片上的有限有效面积上的功能密度。例如，改进晶体管的尺寸允许芯片上包含的存储器件的数量增加，从而导致所制造的产品容量增加。然而，容量越来越大的驱动力不是没有问题的。优化每个器件性能的必要性变得日益重要起来。
非易失性的半导体存储器通常使用叠层浮动栅型场效应晶体管。在这样的晶体管中，通过偏置控制栅和接地在其上形成存储器单元的衬底的体区域，电子被注入到要编程的存储器单元的浮动栅。氧化物-氮化物-氧化物(ONO)叠层被用作在半导体-氧化物-氮化物-氧化物-半导体(SONOS)晶体管中的电荷存储层，或者被用作分栅闪存半导体中的浮动栅和控制栅之间的隔离层。图1示出了传统非易失性电荷俘获存储器器件的横截面视图。
参照图1，半导体器件100包括：SONOS栅叠层(gate stack)104，该SONOS栅叠层104包括在硅衬底102上形成的传统ONO部分106。半导体器件100还包括：在SONOS栅叠层104两侧中任一侧的源极区和漏极区110以定义沟道区112。SONOS栅叠层104包括：在ONO部分106上方形成并与ONO部分106相接触的多晶硅栅极层108。多晶硅栅极层108与硅衬底102通过ONO部分106电隔离。ONO部分106通常包括隧道氧化物层106A、氮化物或氧氮化物电荷俘获层106B和覆盖在氮化物或氧氮化物层106B上的顶部氧化物层106C。
传统的SONOS晶体管的一个问题是在氮化物层或氧氮化物层106B内差的数据保持，这造成了因为穿过层的泄漏电流而限制了半导体器件100的使用寿命和其在几个方面的应用。解决这个问题的一种尝试是着重于使用富硅的SONOS层，该尝试能够实现半导体器件的使用寿命开始时的编程电压和擦除电压之间大的初始间隔，但是却导致电荷存储能力快速衰退。另一种尝试着重于富氧层，该尝试能够降低电荷存储能力的衰退率，但是也减小了编程电压和擦除电压之间的初始间隔。这两种方法对数据保持随时间变化的影响可通过图形展示。图2和图3是传统非易失性电荷俘获存储器件的阈值电压(V)随保持时间(秒)变化的曲线图。
参考图2，富硅层的电荷存储能力的快速衰退由编程阈值电压(VTP)202和擦除阈值电压(VTE)204会聚至规定的最小值206来表示。参考图3，富氧层获得了VTP 302和VTE 304之间减小的间隔。如线条306所示，这种方法并没有明显延长器件的整个有用的使用寿命。
附图说明
本发明的实施方案通过举例而不是限制的方式在附图的各个图中说明，其中：
图1示出了传统非易失性电荷俘获存储器件的横截面视图。
图2是传统非易失性电荷俘获存储器件的阈值电压(V)随保持时间(秒)变化的曲线图。
图3是传统非易失性电荷俘获存储器件的阈值电压(V)随保持时间(秒)变化的曲线图。
图4示出了根据本发明的实施方案的非易失性电荷俘获存储器件的横截面视图。
图5示出了根据本发明的实施方案的非易失性电荷俘获存储器件的横截面视图。
图6A示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图6B示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图6C示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图6D示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图6E示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图6F示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图6G示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图6H示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图6I示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图7A示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图7B示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图7C示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的一个步骤的横截面视图。
图8A示出了包括ONNO叠层的非易失性电荷俘获存储器件的横截面视图。
图8B示出了包括ONONO叠层的非易失性电荷俘获存储器件的横截面视图。
图9示描绘了表示制造包括分离多层电荷俘获区的非易失性电荷俘获存储器件的方法的一系列操作的流程图。
图10A示出了包括分离电荷俘获区域的非平面多栅极器件。
图10B示出了图10A中的非平面多栅极器件的横截面视图。
图11A和图11B示出了包括分离电荷俘获区域和水平纳米线沟道的非平面多栅极器件。
图11C示出了图11A中的非平面多栅极器件的垂直串的横截面视图。
图12A和图12B示出了包括分离电荷俘获区域和垂直纳米线沟道的非平面多栅极器件。
具体描述
在此将对非易失性电荷俘获存储器件和形成该器件的方法进行描述。在下面的描述中，将阐述大量的具体细节，如具体尺寸，以便提供对本发明的全面理解。对本领域的技术人员明显的是，本发明可以在没有这些具体细节下被实践。在其他情形中，熟知的处理步骤，如图案化步骤或湿法化学清洗步骤，不进行细节描述以避免对本发明产生不必要的晦解。此外，应该理解的是，图中所示的不同实施方案是说明性的表示并不一定按比例绘制。
在此公开的是非易失性的电荷俘获存储器件。该器件可包括具有沟道区和一对源极区和漏极区的衬底。栅叠层可以形成在衬底上面，在沟道区上方并且在一对源极区和漏极区之间。在一个实施方案中，栅叠层包括具有第一氘化层的多层电荷俘获区。多层电荷俘获区还可以包括无氘电荷俘获层。可选择地，多层电荷俘获区可包括具有氘浓度低于第一氘化层的氘浓度的部分氘化电荷俘获区域。
包括具有氘化层的多层电荷俘获区的非易失性电荷俘获存储器件可以呈现改进的编程和擦除速度和数据保持。根据本发明的实施方案，氘化层形成在多层电荷俘获区的电荷俘获层和隧道介电层之间。在一个实施方案中，氘化层基本上是无陷阱的，并且消除擦除和编程循环期间的热电子衰退。通过在隧道介电层和多层电荷俘获区的电荷俘获层之间并入无陷阱层，擦除和编程循环中的Vt偏移可以被减小且保持可以被增强。根据本发明的另一个实施方案，第二氘化层也被形成在多层电荷俘获区的电荷俘获层和栅叠层的顶部介电层之间。
非易失性电荷俘获存储器件可包括具有氘化层的多层电荷俘获区。图4示出根据本发明的实施方案的非易失性电荷俘获存储器件的横截面视图。
参考图4，半导体器件400包括在衬底402上方形成的栅叠层404。半导体器件400还包括栅叠层404的任一侧上的在衬底402里的源极区和漏极区410，它们定义了在栅叠层404下面的衬底402里的沟道区412。栅叠层404包括隧道介电层404A、多层电荷俘获区404B、顶部介电层404C和栅极层404D。因此，栅极层404D与衬底402是电隔离的。多层电荷俘获区404B包括多层电荷俘获区404B的电荷俘获层408和隧道介电层404A之间的氘化层406。一对介电间隔物414隔离栅叠层404的侧壁。
半导体器件400可以是任何非易失性电荷俘获存储器件。在一个实施方案中，半导体器件400是闪存类型的器件，其中电荷俘获层是导体层或半导体层。根据本发明的另一实施方案，半导体器件400是SONOS类型的器件，其中电荷俘获层是绝缘层。通常，SONOS代表“半导体-氧化物-氮化物-氧化物-半导体”，其中第一个半导体是指沟道区的材料，第一个氧化物是指隧道介电层，“氮化物”是指电荷俘获介电层，第二个“氧化物”是指顶部介电层(也称为阻挡介电层(blocking dielectric layer))，并且第二个“半导体”是指栅极层。然而，SONOS类型的器件不受限于这些具体的材料，正如下面描述的。
因此，衬底402和沟道区412可以由适合于半导体器件制造的任何材料构成。在一个实施方案中，衬底402是由单晶体材料所构成的体衬底(bulk substrate)，该单晶体材料可以包括但不限于硅、锗、硅锗或III-V族化合半导体材料。另一实施方案中，衬底402包括具有顶部外延层的体层。在特定的实施方案中，体层由单晶体材料构成，该单晶体材料可以包括但不限于硅、锗、硅锗、III-V族化合物半导体材料和石英，而顶部外延层是由单晶体层构成，该单晶体层可包括，但不限于：硅、锗、硅锗和III-V族化合物半导体材料。另一实施方案中，衬底402包括在较低的体层上的中间隔离物层上的顶部外延层。该顶部外延层是由单晶体层构成，该单晶体层可包括但不限于硅(即，形成绝缘物上的硅(SOI)的半导体衬底)、锗、硅锗和III-V组化合物半导体材料。绝缘层是由可以包括但不限于二氧化硅、氮化硅、氧氮化硅的材料构成。较低的体层是由单晶体材料构成，该单晶体材料可以包括但不限于硅、锗、硅锗、III-V族化合物半导体材料和石英。因此，衬底402和沟道区412可以包括掺杂剂杂质原子。在特定实施方案中，沟道区412是P型掺杂，而在可选择的实施方案中，沟道区412是N型掺杂。
在衬底402中的源极区和漏极区410可以是与沟道区412具有相反导电性的任何区域，例如，根据本发明的实施方案中，源极区和漏极区410是N型掺杂区，而沟道区412是P型掺杂区。因此，在一个实施方案中，衬底402和沟道区412是由具有硼浓度范围为1×1015-1×1019个原子/cm3的硼掺杂单晶硅构成。源极区和漏极区410是由具有N型掺杂剂浓度范围为5×1016-5×1019个原子/cm3的磷或砷所掺杂的区域构成。在特定实施方案中，源极区和漏极区410在衬底402的深度范围是80-200纳米。根据本发明的可选择的实施方案，源极区和漏极区410是P型掺杂区域，而沟道区412是N型掺杂区域。
隧道介电层404A可以是适合于在所应用的栅极偏压下允许电荷载流子隧穿到电荷俘获层，同时在器件未受到偏压时保持合适的泄漏势垒的任何材料且具有任何适合的厚度。在一个实施方案中，隧道介电层404A是由热氧化工艺形成，并且由二氧化硅或氧氮化硅或其组合构成。在另一个实施方案中，隧道介电层404A是由化学气相沉积或原子层沉积形成，并且是由可以包括但不限于氮化硅、氧化铪、氧化锆、硅酸铪、氧氮化铪、锆铪氧化物、以及氧化镧的介电层构成。特定的实施方案中，隧道介电层404A的厚度范围为1-10纳米。在特别的实施方案中，隧道介电层404A的厚度约为2纳米。
多层电荷俘获区404B可以由适合于存储电荷且因此升高栅叠层404的阈值电压的任何材料构成且具有任何适合的厚度。在一个实施方案中，多层电荷俘获区404B由化学气相沉积工艺形成，并由介电材料构成，该介电材料包括，但不限于化学计量的氮化硅、富硅氮化硅以及氧氮化硅构成。根据本发明的实施方案，多层电荷俘获区404B包括在隧道介电层404A和电荷俘获层408之间的氘化层406，如图4所示。氘化层406和电荷俘获层408可以分别由具有相同材料的氘化衍生物和非氘化衍生物构成。例如，根据本发明的实施方案，氘化层406是氧氮化硅的氘化衍生物，而电荷俘获层408由氧氮化硅的氢化衍生物形成。在一个实施方案中，多层电荷俘获区404B的总厚度的范围是5-10纳米。在特定的实施方案中，氘化层406的厚度：电荷俘获层408的厚度的对应比约为1:1。
多层电荷俘获区404B可以在氘化层406和电荷俘获层408之间有一个陡峭界面。即，根据本发明的实施方案，电荷俘获层408是无氘的。可选择地，从氘化层406中的氘的高浓度变化延伸至电荷俘获层408中的氘的低浓度的氘原子浓度梯度可以被形成。因此，根据本发明的可选择的实施方案，电荷俘获层408是部分氘化层，但是具有低于氘化层406的氘浓度。
顶部介电层404C可以是适合于在没有显著减小栅叠层404的电容的情况下保持电荷泄漏势垒的任何材料且具有任何适合的厚度。在一个实施方案中，顶部介电层404C是由化学气相沉积工艺形成，并且由二氧化硅、氧氮化硅、氮化硅或其组合构成。在另一实施方案中，顶部介电层404C是由原子层沉积形成，并且由可以包括但不限于氧化铪、氧化锆、硅酸铪、氧氮化铪、锆铪氧化物和氧化镧的高k介电层构成。在特定的实施方案中，顶部介电层404C的厚度范围为1-20纳米。
栅极层404D可以由适合于调节SONOS型晶体管操作期间的偏压的任何导体或半导体材料构成。根据本发明的实施方案，栅极层404D由化学气相沉积工艺构成，并且由掺杂多晶硅构成。在另一个实施方案中，栅极层404D由物理气相沉积构成，并且由可以包括但不限于金属氮化物、金属碳化物、金属硅化物、铪、锆、钛、钽、铝、钌、钯、铂、钴和镍的含金属材料构成。
非易失性电荷俘获存储器件可以包括具有多于一个氘化层的多层电荷俘获区。图5示出了根据本发明的非易失性电荷俘获存储器件的横截面视图。
参考图5，半导体器件500包括在衬底502上形成的栅叠层504。半导体器件500还包括衬底502中在栅叠层504的任一侧上的源极区和漏极区510，它们定义了在衬底502中在栅叠层504下面的沟道区512。栅叠层504包括：隧道介电层504A、多层电荷俘获区504B、顶部介电层504C和栅极层504D。因此，栅极层504D与衬底502是电隔离的。多层电荷俘获区504B包括把多层电荷俘获区504B的电荷俘获层508夹在中间的第一氘化层506和第二氘化层516。一对介电间隔物514隔离栅叠层504的侧壁。
半导体器件500可以是关于图4中描述的半导体器件400的任何半导体器件。衬底502、源极区和漏极区510和沟道区512可以分别由结合图4中的衬底402、源极区和漏极区410和沟道区412所描述的任何材料和掺杂剂杂质的原子构成。隧道介电层504A、顶部介电层504C和栅极层504D可分别由结合图4中的隧道介电层404A、顶部介电层404C和栅极层404D所描述的任何材料构成。
然而，与半导体器件400相比，半导体器件500包括如图5中描绘的具有在电荷俘获层508上方的第二氘化层516的多层电荷俘获区504B。第一氘化层506和电荷俘获层508可分别由结合图4中的氘化层406和电荷俘获层408所描述的任何材料构成。此外，第二氘化层516也可以由结合图4中的氘化层406所描述的任何材料构成。然而，根据本发明的实施方案，多层电荷俘获区504B的总厚度的范围是5-10纳米，即，多层电荷俘获区504B与图4中的多层电荷俘获区404B有相同的厚度范围。因此，氘化层和电荷俘获层的相对的厚度比可以不同于半导体器件400的氘化层和电荷俘获层的厚度比。例如，在一个实施方案中，第一氘化层506的厚度：电荷俘获层508的厚度：第二氘化层516的厚度的对应厚度比约为1:2:1。
同图4中的多层电荷俘获区404B一样，多层电荷俘获区504B可以在第一氘化层506和电荷俘获层508之间有一个陡峭界面。同样地，第二陡峭界面可以存在于第二氘化层516和电荷俘获层508之间。即，根据本发明的实施方案中，电荷俘获层508是无氘的。可选择地，从第一氘化层506和第二氘化层516中的氘的高浓度变化延伸至电荷俘获层508的氘的低浓度的氘原子浓度梯度可以被形成。因此，根据本发明的可选择的实施方案，电荷俘获层508是部分氘化层，但是所具有的氘浓度低于氘化层506和516中的氘浓度。
非易失性电荷俘获存储器件可以被制造为包括含有氘化层的多层电荷俘获区。图6A-I示出了表示形成根据本发明的实施方案的非易失性电荷俘获存储器件的步骤的横截面视图。
参考图6A，衬底602被提供。衬底602可以分别由结合图4和图5中的衬底402和502所描述的任何材料构成且具有所描述的任何特性。
参考图6B，隧道介电层620形成在衬底602的表面之上。隧道介电层620可以分别由结合图4和图5中的隧道介电层404A和504A所描述的任何材料、任何工艺和任何厚度构成。
参考图6C，多层电荷俘获区622形成在隧道层620的顶面上。根据本发明的实施方案，多层电荷俘获区622包括在隧道介电层620和电荷俘获层626之间的氘化层624，如图6C所描绘。氘化层624和电荷俘获层626可以分别由结合图4中的氘化层406和电荷俘获层408所描述的任何材料构成且具有任何厚度。因此，多层电荷俘获区622、氘化层624和电荷俘获层626可以由适合于在隧道介电层620之上提供基本上均匀覆盖的任何工艺构成。根据本发明的实施方案，多层电荷俘获区622由化学气相沉积工艺形成。在一个实施方案中，首先使用氘化形成气体形成氘化层624，其后使用非氘化形成气体接着形成电荷俘获层626。在特定实施方案中，多层电荷俘获区622基本上是由氧氮化硅构成，其中，氘化层624是使用诸如但不限于氘代硅烷(SiD4)、氘代二氯硅烷(SiD2Cl2)、一氧化二氮(N2O)、重氨(ND3)和氧气(O2)的形成气体首先形成的。电荷俘获层626随后使用诸如但不限于非氘化双(叔丁基氨基(tert-butylamino))硅烷(非氘化BTBAS)、硅烷的形成气体形成，氘化层624和电荷俘获层626在同一工艺步骤中形成，即，它们被形成在同一工艺室内，且从氘化形成气体无缝转换到非氘化形成气体。
陡峭的氘化的和非氘化的接合可以存在于氘化层624和电荷俘获层626的界面。因此，根据本发明的实施方案，电荷俘获层626保持无氘。可选择地，在电荷俘获层626的沉积期间或在随后的高温工艺步骤期间，氘化层624中存在的一些氘可以转移到电荷俘获层626。即，从氘化层624中的氘的高浓度变化延伸至电荷俘获层626中的氘的低浓度的氘原子浓度梯度可能被形成。因此，根据本发明的可选择的实施方案，电荷俘获层626成为部分氘化层，但是所具有的氘浓度低于氘化层624中的氘浓度。在特定的实施方案中，氘化形成气体被用于形成具有氘浓度低于氘化层624的氘浓度的部分氘化电荷俘获层626。
参考图6D，顶部介电层628形成在多层电荷俘获区622的顶面上。顶部介电层628可以分别由结合图4和图5中的顶部介电层404C和504C所描述的任何材料、任何工艺和任何厚度构成。根据本发明的可选择的实施方案，顶部介电层628通过使用氘化形成气体形成。在这样的实施方案中，氘化顶部介电层628在随后的退火工艺期间充当形成多层电荷俘获区622中的无陷阱层的氘的来源。在特定的实施方案中，氘化的顶部介电层628是使用诸如但不限于SiD4、SiD2Cl2和N2O的形成气体形成的。
参考图6E，栅极层630形成在顶部介电层628的顶面上。栅极层630可以分别由结合图4和图5中的栅极层404D和504D所描述的任何材料和任何工艺构成。因此，栅叠层632可以在衬底602之上形成。
参考图6F，栅叠层632是被图案化的以形成衬底602上面的图案化的栅叠层604。图案化的栅叠层604包括图案化的隧道介电层604A、图案化的多层电荷俘获区604B、图案化的顶部介电层604C和图案化的栅极层604D。图案化的多层电荷俘获区604B包括图案化的氘化层606和图案化的电荷俘获层608。栅叠层632可以通过适合于为衬底602提供具有高选择性的栅叠层604的基本上垂直的侧壁的任何工艺被图案化以形成图案化的栅叠层604。根据本发明的一个实施方案，栅叠层632是被图案化的以通过光刻和蚀刻工艺形成图案化的栅叠层604。在特定的实施方案中，蚀刻工艺是利用诸如但是不限于四氟化碳(CF4)、O2、溴化氢(HBr)和氯气(Cl2)的气体的各向异性的蚀刻工艺。
参考图6G，将掺杂剂杂质原子640注入衬底604的暴露部分以形成源极和漏极顶端延伸区域650可能是期望的。如下所述，源极和漏极顶端延伸区域650将最终成为随后所形成的源极区和漏极区的一部分。因此，通过形成如图案化的栅叠层604的位置所定义的源极和漏极顶端延伸区域650，沟道区612可以被定义，如图6G所描绘。在一个实施方案中，用来形成源极和漏极顶端延伸区域650的导电类型和掺杂剂杂质原子的浓度与形成源极区和漏极区的导电类型和掺杂剂杂质原子的浓度是基本上相同的，将在下面描述。
参考图6H，在图案化的栅叠层604的侧壁上形成一对介电间隔物614可能是期望的。最后，参考图6I，通过将掺杂剂杂质原子660注入到衬底604暴露部分形成源极区和漏极区610。源极区和漏极区610可以分别具有结合图4和图5中的源极区和漏极区410和510所描述的任何特性。根据本发明的一个实施方案，源极区和漏极区610的轮廓是由介电间隔物614、图案化的栅叠层604和源极和漏极顶端延伸区域650来定义，如图6I所描述。
非易失性电荷俘获存储器件可以被制造为包括具有多于一个氘化层的多层电荷俘获区。图7A-C示出了表示根据本发明实施方案的非易失性电荷俘获存储器件的形成步骤的横截面视图。
参考图7A，提供了在衬底702的顶面上形成的隧道介电层720。衬底702可以分别由结合图4和图5中的衬底402和502所描述的任何材料和任何特性构成。隧道介电层720可以分别由结合图4和图5中的隧道介电层404A和504A所描述的任何材料、任何工艺、任何厚度构成。
参考图7B，多层电荷俘获区722是在隧道介电层720的顶面上形成的。根据本发明的一个实施方案，多层电荷俘获区722包括在隧道介电层720和电荷俘获层726之间的第一氘化层724。此外，多层电荷俘获区722包括在电荷俘获层726顶面上的第二氘化层727，如图7B中所描绘。第一氘化层724、电荷俘获层726和第二氘化层727可以分别由结合图5中的第一氘化层506、电荷俘获层508和第二氘化层516所述的任何材料构成且具有任何厚度。多层电荷俘获区722，以及由此导致的第一氘化层724、第二氘化层727和电荷俘获层726可以由适合于在隧道介电层720上提供基本上均匀覆盖的任何工艺形成。根据本发明的实施方案，多层电荷俘获区722是由化学气相沉积工艺形成的。在一个实施方案中，使用氘化形成气体首先形成第一氘化层724，使用非氘化形成气体接着形成电子俘获层726，并且，最后使用氘化形成气体形成第二氘化层727。在特定的实施方案中，多层电荷俘获区722基本由氧氮化硅构成，其中第一氘化层724是使用诸如但不限于SiD4、SiD2Cl2、N2O、ND3和O2的氘化形成气体先形成的。电荷俘获层626是使用诸如但不限于非氘化BTBAS、SiH4、SiH2Cl2、N2O、NH3和O2的形成气体随后形成的。最后，第二氘化层727是使用诸如但不限于SiD4、SiD2Cl2、N2O、ND3和O2的形成气体形成的。在特别的实施方案中，第一氘化层724、电荷俘获层726和第二氘化层727是由相同的工艺步骤构成，即，在相同的工艺室内且从氘化形成气体无缝转换到非氘化形成气体和返回氘化形成气体。
陡峭的氘化和非氘化的接合可以存在于第一氘化层724、第二氘化层727和电荷俘获层726的界面处。因此，根据本发明的实施方案，电荷俘获层726保持无氘。可选择地，在电荷俘获层726和第二氘化层727沉积期间或在随后的高温工艺步骤期间，第一氘化层724和第二氘化层727中存在的一些氘可以移动到电荷俘获层726。即，从第一氘化层724和第二氘化层727的氘的高浓度变化延伸至电荷俘获层726的氘的低浓度的氘原子浓度梯度可能被形成。因此，根据本发明的替代实施方案，电荷俘获层726成为部分氘化层，但是所具有的氘浓度低于第一氘化层724和第二氘化层中的氘浓度。在特定的实施方案中，氘化形成气体被利用来形成具有氘浓度低于氘化层724的氘浓度的部分氘化电荷俘获层726。
参考图7C，类似于结合图6D-6I中所描述的那些工艺步骤的工艺步骤被执行以形成含有多于一个氘化层的非易失性电荷俘获存储器件。因此，图案化的栅叠层704是在衬底702上方形成的。源极区和漏极区710是在图案化的栅叠层704的任一侧上形成，它们定义了沟道区712。图案化的栅叠层704包括图案化的隧道介电层704A、图案化的多层电荷俘获区704B、图案化的顶部介电层704C和图案化的栅极层704D。图案化的多层电荷俘获区域704B包括将图案化的电荷俘获层708夹在中间的图案化的第一氘化层706和图案化的第二氘化层716。
实施和可选方案
在一方面，本公开内容涉及包括一个或多个氘化层和具有两个或多于两个含氮化物层的分离多层电荷俘获区的电荷俘获存储器件。图8A是说明一个这样的实施方案的横截面侧视图的框图。
参考图8A，存储器器件800包括具有在硅衬底808的表面806上或衬底上所形成的硅层表面上所形成的分离多层电荷俘获区804的栅叠层802。通常，器件800还包括一个或多个扩散区域810，如对准栅叠层802并且由沟道区812分隔的源极区和漏极区或源极结构和漏极结构。
除了多层电荷俘获区804之外，栅叠层802还包括将栅叠层和沟道区812分隔或电隔离的薄的、隧道介电层814、顶部或阻挡介电层816和栅极层818。
多层电荷俘获区804一般包括具有硅、氧和氮的不同组成的至少两层。在一个实施方案中，多层电荷俘获区包括含有基本上无陷阱、富硅、富氧的氮化物的第一氮化物层820和含有陷阱密集、富硅、富氮且贫氧的氮化物的第二氮化物层822。已经发现富硅、富氧的第一氮化物层820减少了编程后和擦除后的电荷损失率，这表现在保持模式下的小电压偏移。富硅、富氮和贫氧的第二氮化物层816在不影响使用硅-氧化物-氧氮化物-氧化物-硅结构的实施方案制成的存储器件的电荷损失率的条件下，提高了速度并增加了编程电压和擦除电压之间的初始差，从而延长了器件的操作寿命。
除了第一氮化物层820和第二氮化物层822之外，多层电荷俘获区804还包括一个或多个氘化层。在所示的实施方案中，多层电荷俘获区804包括分隔第一氮化物层820和隧道介电层814的第一氘化层824，和分隔第二氮化物层822和阻挡介电层818的第二氘化层826。第一氘化层824和第二氘化层826可以由用来形成第一氮化物层820和第二氮化物层822的相同的材料的氘化衍生物构成。例如，在一个实施方案中，其中第一氮化物层820和第二氮化物层822包括氮化硅和/或氧氮化硅，第一氘化层824和第二氘化层826可以由氧氮化硅的氘化衍生物构成。
在一个实施方案中，多层电荷俘获区804的总厚度的范围是5-10纳米，单个氘化层的厚度和单个氮化物层的厚度是近似相等的。
多层电荷俘获区804在第一氘化层824和第一氮化物820之间可以有陡峭界面。即，根据一个实施方案，第一氮化物层820。可选择地，从第一氘化层824的氘的高浓度变化延伸至第一氮化物层820的氘的低浓度的氘原子浓度梯度可以被形成。因此，根据可选择的实施方案，第一氮化物层820是部分氘化层，但是所具有地氘浓度低于第一氘化层824中的氘浓度。
衬底808，以及由此导致的沟道区812可以由适合于半导体器件制造的任何材料构成。在一个实施方案中，衬底802是由可以包括，但不限于：硅、锗、硅锗或III-V族化合物半导体材料的材料构成的体衬底。在另一实施方案中，衬底808包括具有顶部外延层的体层，其中该外延层是由可以包括，但不限于硅、锗、硅锗、III-V族化合物半导体材料和石英材料构成的，在其上或其中可制造存储器件800。衬底808，以及由此导致的沟道区812可以包括掺杂剂杂质原子。在特定的实施方案中，沟道区812包括多晶硅(polycrystallince silicon)或多晶硅(polysilicon)，并且沟道区812是P型掺杂，或者，在一个可选择的实施方案中，沟道区是N型掺杂。在另一特定实施方案中，沟道区812包括重结晶多晶硅，并且沟道区812是P型掺杂或者N型掺杂。
衬底808中的源极区和漏极区810可以是具有与沟道区812相反导电性的任何区域。例如，在一个实施方案中，源极区和漏极区810是N型掺杂区域而沟道区812是P型掺杂区域。在这个实施方案的一个版本中，衬底808，以及由此导致的沟道区812是由含有硼浓度范围为1×1015-1×1019个原子/cm3的硼掺杂硅构成。源极区和漏极区810是由具有N型掺杂剂浓度范围为5×1016-5×1019个原子/cm3的磷或砷掺杂区域构成。在特定的实施方案中，源极区和漏极区810在衬底808具有范围是80-200纳米的深度。在可选择的实施方案中，源极区和漏极区810是P型掺杂区域而沟道区812是N型掺杂区域。
隧道介电层814可以是适合于在所应用的栅极偏压下允许电荷载流子隧穿到多层电荷俘获区804，同时在器件800未受到偏压时保持合适的泄漏势垒的任何材料且具有任何合适的厚度。在一个实施方案中，隧道介电层814是由热氧化作用工艺形成，并且由二氧化硅或氧氮化硅、或其组合构成。在另一个实施方案中，隧道介电层814是由化学气相沉积或原子层沉积形成，并且由包括但不限于：氮化硅、氧化铪、氧化锆、硅酸铪、氧氮化铪、锆铪氧化物和氧化镧的介电层构成。在特定的实施方案中，隧道介电层814的厚度范围是1-10纳米。在特别的实施方案中，隧道介电层814的厚度大约为2纳米。
阻挡介电层816可以是适合于在没有显著减小栅叠层802的电容的情况下保持电荷泄漏势垒的任何材料且具有任何适合的厚度。在一个实施方案中，阻挡介电层816是由化学气相沉积工艺形成并且由二氧化硅、氧氮化硅、氮化硅或其组合构成。在另一个实施方案中，阻挡介电层816是由原子层沉积形成并且由可以包括，但不限制于：氧化铪、氧化锆、硅酸铪、氧氮化铪、锆铪氧化物和氧化镧的高k介电层构成。在特定的实施方案中，阻挡介电层816的厚度的范围是1-20纳米。
栅极层818可以由适合于调节SONOS型晶体管操作期间的偏压的任何导体和半导体材料构成，其中包括掺杂多晶硅和含金属材料。在特定的实施方案中，栅极层818的厚度范围是1-20纳米。
在另一个如图8B所示的实施方案中，多层电荷俘获区804还包括带有分隔第一氮化物层820和第二氮化物层822的中间氧化物层或抗隧穿层828。在存储器件800擦除期间，空穴向阻挡介电层816移动，但是多数所俘获的空穴电荷却在第二氮化物层822中形成。在编程之后，电子电荷在第二氮化物层822的边界处积累，并且因此，第一氮化物层820的较低边界处的电荷积累量较少。此外，由于抗隧穿层828，由第二层822所俘获的电子电荷隧穿的概率显著降低。相比传统的存储器件，存储器件800导致较低的泄漏电流。
尽管如上面所示出的、所描述的有两个氮化物层，即，第一和第二层，但是本发明是没有这样的限制的，并且多层电荷俘获区可以包括数目为n的氮化物层，其中的任一氮化物层或所有氮化物层都可能由不同化学计量的氧、氮、和/或硅组成。特别地，含有多达五层，并且可能多于五层的多层电荷存储结构，其中每个氮化物层各自有不同的化学计量组成是被预期的。这些层中的至少一些层与其他层将由一个或多个相对薄的氧化物层分隔。然而，本领域的技术人员应该了解的是，一般期望的是，利用尽可能少的层来达到期望的结果、以减少生产器件必需的工艺步骤，并且由此，提出一种更简单和更可靠的制造工艺。此外，利用尽可能少的层还导致更高的产率，因为较少层的化学计量组成和尺寸的控制更简单。
参考图9的流程图，现在将对形成或制造根据一个实施方案的包括分离多层电荷俘获区的存储器件的方法进行描述。
参考图9，方法开始于在衬底表面上的含硅层上方形成隧道介电层(900)。如上所述，在一个实施方案中，隧道介电层包括二氧化硅(SiO2)，并且是由等离子体氧化工艺、原位蒸汽生成(ISSG)、或自由基氧化工艺形成或沉积，其中在自由基氧化工艺中，氢气(H2)和氧气(O2)被引入到工艺室中以在衬底的表面形成自由基来消耗衬底的一部分，在没有热解H2和O2的点燃事件的情况下，形成隧道介电层。
然后，在隧道介电层的表面上形成第一氘化层(902)。第一氘化层可以在使用包括诸如硅烷(SiH4)、氯硅烷(SiH3Cl)、二氯硅烷或DCS(SiH2Cl2)、四氯化硅(SiCl4)或双叔丁基氨基硅烷(BTBAS)的硅源；诸如氧气(O2)或N2O的氧源；以及如氘代氨(ND3)的含氘氮源的处理气体的低压CVD工艺中形成或沉积。
接着，多层电荷俘获区的第一氮化物层或含氮化物层形成在第一氘化层的表面上(904)。在一个实施方案中，第一氮化物层在使用诸如硅烷(SiH4)、氯硅烷(SiH3Cl)、二氯硅烷或DCS(SiH2Cl2)、四氯化硅(SiCl4)或双叔丁基氨基硅烷(BTBAS)的硅源；诸如氮气(N2)、氨气(NH3)、三氧化氮(NO3)或氧化亚氮(N2O)的氮源；以及诸如氧气(O2)或N2O的含氧气体的低压CVD工艺中被形成或沉积。例如，第一氮化物层可以通过在沉积室内放置衬底并引入包括N2O、NH3和DSC的处理气体被沉积在第一氘化层上，同时保持室处于大约5毫托(mT)到大约500毫托的压力，并且保持衬底处于大于700摄氏度到大约850摄氏度的温度，并且在某些实施方案中，从大约2.5分钟到20分钟的时间段内，衬底所处的温度是至少约760摄氏度。特别地，处理气体可以包括以约8:1到约1:8的比混合的N2O和NH3的第一气体混合物和以约1:7到约7:1的比混合的DCS和NH3的第二气体混合物，并且可以以每分钟大约5-200标准立方厘米(sccm)的流速被引入。已经发现在这些条件下产生或沉积的氮氧化物层能得到富硅、富氧的第一氮化物层。
然后，抗隧穿层在第一氮化物层的表面上形成或沉积(906)。如同隧穿氧化物层一样，抗隧穿层可以通过包括等离子体氧化工艺、原位蒸汽生成(ISSG)或自由基氧化工艺的任何方法形成或沉积。在一个实施方案中，自由基氧化工艺涉及将氢气(H2)和氧气(O2)流入批处理室或熔炉以通过氧化消耗第一氮化物层的一部分来实现抗隧穿层的增长。
然后，多层电荷俘获区域的第二氮化物层在抗隧穿层的表面上形成(908)。第二氮化物层可以通过在使用包括N2O、NH3和DCS的处理气体的CVD工艺中，在从大约5毫托-大约500毫托的室压力下，在从大约700摄氏度到大约850摄氏度的衬底温度下，并且在某些实施方案中至少约760摄氏度，持续从大约2.5分钟到大约20分钟的时间段，被沉积在抗隧穿层上方。特别地，处理气体可以包括以从大约8:1到大约1:8的比混合的N2O和NH3的第一气体混合物和以从大约1:7到大约7:1的比混合的DCS和NH3的第二气体混合物，并且可以以大约5到大约20sccm的流速被引入。已发现在这些条件下产生或沉积的氮氧化物层能得到富硅、富氮且贫氧的第二氮化物层。
在一些实施方案中，第二氮化物层可以在使用包括以从大约7:1到1:7的比混合的BTBAS和氨气(NH3)以还包括为增加其中的陷阱数量所选择的碳浓度的处理气体的CVD工艺中被沉积在抗隧穿层上方。第二氧氮化物层中的碳的选定浓度可以包括从大约5％到大约15％的碳浓度。
可选地，其中多层电荷俘获区包括制造存储器件的第二氘化层的方法，可以还包括在第二氮化物层上形成第二氘化层(910)。同第一氘化层一样，第二氘化层可以在使用包括诸如硅烷(SiH4)、氯硅烷(SiH3Cl)、二氯硅烷或DCS(SiH2Cl2)、四氯化硅(SiCl4)、或双叔丁基氨基硅烷(BTBAS)的硅源和诸如氧气(O2)或N2O的氧源，以及如氘代氨(ND3)的含氘的氮源的处理气体的低压CVD工艺中形成或沉积。
下一步，顶部或阻挡介电层在多层电荷俘获区的第二氮化物层的表面或第二氘化层的表面上形成(912)。如上所述，阻挡介电层可以包括任何合适的介电材料，该介电材料包括高k电介质、二氧化硅、氧氮化硅、氮化硅或其组合。在一个实施方案中，阻挡介电层包括使用CVD工艺热生长或沉积的相对厚的SiO2层。通常，工艺涉及在沉积室内将衬底暴露于诸如硅烷、氯硅烷或二氯硅烷的硅源和诸如O2或N2O的含氧气体，沉积室处于从大于50毫托到大约1000毫托的压力，持续从大约10分钟到大约120分钟的时段，同时保持衬底处于从大约650摄氏度到大约850摄氏度的温度。可选择地，同隧穿氧化物层一样，阻挡介电层可以由包括等离子体氧化、原位蒸汽生成(ISSG)或自由基氧化工艺的任何适合方法形成或沉积。
最后，栅极层被形成在阻挡介电层的表面上(914)。在一个实施方案中，栅极层由CVD工艺形成并且由掺杂多晶硅构成。在另一个实施方案中，栅极层由物理气相沉积形成并且由含金属材料构成，该含金属材料可以包括但不限于金属氮化物、金属碳化物、金属硅化物、铪、锆、钛、钽、铝、钌、钯、铂、钴和镍。
在另一个方面，本公开内容还涉及包括覆盖形成在衬底的表面上或衬底表面上方的沟道区的两个或多于两个侧面的电荷俘获区域的多栅极或多栅极表面存储器件，以及制造多栅极或多栅极表面存储器件的方法。多栅极器件包括平面器件和非平面器件。平面多栅极器件(未示出)一般包括双栅极平面器件，在该双栅极平面器件中，多个第一层被沉积以形成随后所形成的沟道区下面的第一栅极，并且多个第二层在第一栅极上被沉积以形成第二栅极。非平面多栅极器件一般包括水平或垂直沟道区，该水平或垂直沟道区在衬底表面上或在衬底表面上方形成，并且被栅极三面或多于三面包围。
图10A示出了包括电荷俘获区域的非平面多栅极存储器件的一个实施方案。参考图10A，存储器件1000，通常被称为鳍状FET，包括沟道区1002，该沟道区1002由半导体材料的薄膜或薄层构成，其覆盖衬底1006上的表面1004，并连接存储器件的源极1008和漏极1010。沟道区1002由形成器件的栅极1012的鳍状物(fin)三面包围。栅极1012的厚度(从源极到漏极的方向测量)决定器件的有效沟道长度。
根据本公开内容，图10A中的非平面多栅极存储器件1000可包括带有一个或多个氘化层的分离电荷俘获区域。图10B是图10A中包括衬底1006的一部分、沟道区1002的一部分、栅叠层1012的一部分的说明多层电荷俘获区1014的非平面存储器件的一部分的横截面视图。栅极1012还包括覆盖凸起的沟道区1002的隧道介电层1016、阻挡介电层1018、和覆盖阻挡层的栅极层1020以形成存储器件1000的控制栅极。同上面所描述的实施方案一样，在一些实施方案中，栅极层1020可以包括金属或掺杂多晶硅。沟道区1002和栅极1012可以在衬底1006上直接形成，或在诸如在衬底上或衬底上方形成的埋嵌的氧化物层的隔离层或介电层1022上形成。
参考图10B，在一个实施方案中，多层电荷俘获区1014包括覆盖隧道介电层1016的至少一个第一氘化层1024、覆盖第一氘化层1024的第一氮化物层1026和在第一氮化物层1026上或第一氮化物层1026上方布置的第二氮化物层1028。通常，第二氮化物层1028包括富硅、贫氧氮化物层，并且包括分布在多个电荷俘获层的大部分电荷陷阱，而第一氮化物层1026包括富氧氮化物或氧氮化硅，并且相对于顶部电荷俘获层是富氧的以减少其中的电荷陷阱数。由于富氧是指其中氧的浓度在第一氮化物层1026中是从约15％至约40％，反之，氧的浓度在顶部电荷俘获层1026中是小于约5％。
在一些实施方案中，如所示出的多层电荷俘获区1014还包括分隔第二氮化物层1028和第一氮化物层1026的至少一个薄的中间氧化物层或抗隧穿层1030。如上所述，抗隧穿层1030显著减少了编程期间积累在第二氮化物层1028边界处的电子电荷隧穿到第一氮化物层1026的概率。
同上述实施方案一样，第一氮化物层1026和第二氮化物层1028中的任一层或两层都可以包括氮化硅或氧氮化硅，并且可以通过如包括具有被调整为提供富硅和富氧氧氮化物层的比和流速的DCS/NH3和N2O/NH3的气体混合物的CVD工艺形成。然后，多层电荷俘获区的第二氮化物层在中间氧化物层上形成。第二氮化物层1028具有的氧、氮、和/或硅的化学计量组成不同于第一氮化物层1026的氧、氮、和/或硅的化学计量组成，并且也可以通过如包括具有被调整为提供富硅和贫氧的第二氮化物层1028的比和流速的DCS/NH3和N2O/NH3的气体混合物的CVD工艺形成。
在包括含有氧化物的抗隧穿层1030的那些实施方案中，抗隧穿层可以通过使用自由基氧化来将第一氮化物层1026氧化至所选择的深度来形成。例如，通过在1000-1100摄氏度的温度使用单晶片工具或在800-900摄氏度使用批处理反应器(batch reactor)工具执行自由基氧化。可以针对批处理工艺在300-500托的压力下使用H2和O2的混合物、或在使用单汽相工具时在10-15托的压力下使用H2和O2的混合物、在使用单晶片工具时使用H2和O2的混合物持续1-2分钟的一段时间、或在使用批处理工艺时使用H2和O2的混合物持续30分钟到1小时。
如所示出的，在一些实施方案中，多层电荷俘获区1014还包括覆盖第二氮化物层1028并且分隔第二氮化物层和阻挡介电层1018的第二氘化层1032。同上面所描述的实施方案一样，第二氘化层1032含有的氘浓度低于第一氘化层1024中的氘浓度。
在图11A和11B所示的另一个实施方案中，存储器件可以包括纳米线沟道，该纳米线沟道由覆盖衬底上的表面的半导体材料薄膜形成，并连接存储器件的源极和漏极。纳米线沟道的意思是在晶体硅材料的薄带中形成的导电沟道区，具有约10纳米(nm)或小于10纳米，并且更优选小于约6纳米的最大横截面尺寸。可选地，沟道区可以被形成为具有相对于沟道区长轴的<100>表面晶向。
参考图11A，存储器件1100包括水平纳米线沟道区1102，该纳米线沟道区1102由衬底1106的表面上或覆盖衬底1106的表面的半导体材料薄膜或薄层形成，且连接存储器件的源极1108和漏极1110。如实施方案所示，器件具有栅极全环绕(gate-all-around)(GAA)结构，在该栅极全环绕结构中，纳米线沟道区1102被器件的栅极1112在所有面上包围。栅极1112的厚度(从源极方向到漏极方向测量)决定器件沟道区的有效长度。
根据本公开内容，图11A中的非平面多栅极存储器件1100可以包括分离多层电荷俘获区。图11B是图11A的非平面存储器件的一部分横截面视图，该视图包括衬底1106、纳米线沟道区1102和栅极1112的一部分，用于阐释分离多层电荷俘获区。参考11B，除了分离多层电荷俘获区之外，栅极1112还包括覆盖纳米线沟道区1102的隧道介电层1114、阻挡介电层1116和覆盖阻挡层的栅极层1118以形成存储器件1100的控制栅极。栅极层1118可以包括金属或掺杂多晶硅。
分离多层电荷俘获区包括覆盖隧道介电层1114的至少一个第一氘化层1120、内部层或第一氮化物层1122或覆盖第一氘化层1120的包括氮化物的层、以及外部层或第二氮化物层1124或覆盖第一氮化物层1122的包括氮化物的层。通常，第二氮化物层1124包括富硅、贫氧氮化物层并且包括分布在分离多层电荷俘获区的大部分电荷陷阱，而第一氮化物层1122包括富氧氮化物或氧氮化硅，并且相对于第二氮化物层1124是富氧的以减少在第一氮化物层中的电荷数。
在所示出的一些实施方案中，多层电荷俘获区还包括分隔第二氮化物层1124和第一氮化物层1122的至少一个薄的中间氧化物层或抗隧穿层1126。如上所述，抗隧穿层1126显著减小了编程期间积累在第二氮化物层1124边界的电子电荷隧穿进入第一氮化物层1122的概率。
同上面所描述的实施方案一样，第一氮化物层1122和第二氮化物层1124中的任一层或两层都可以包括氮化硅或氧氮化硅。例如，第一氮化物层1122可以通过包括具有被调整为提供富硅和富氧的第一氮化物层的比和流速的N2O/NH3和DCS/NH3的气体混合物的CVD工艺形成。第二氮化物层1124所具有的氧、氮、和/或硅的化学计量组成不同于第一氮化物层1122的氧、氮、和/或硅的化学计量组成，并且也可以通过包括具有被调整为提供富硅贫氧的第二氮化物层的比和流速的DCS/NH3和N2O/NH3的气体混合物的CVD工艺形成或沉积。
在那些包括含有氧化物的抗隧穿层1126的实施方案中，抗隧穿层可以通过使用自由基氧化将第一氮化物层1122氧化至所选的深度来形成。例如，可以在1000-1100摄氏度的温度下使用单晶片工具、或在800-900摄氏度的温度下使用批处理反应器工具来进行自由基氧化。可以在300-500托的压力下针对批处理工艺使用H2和O2的气体混合物、或使用单汽相工具时在10-15托下使用H2和O2的气体混合物、在使用单晶片工具时持续使用H2和O2的气体混合物1-2分钟的时间段、或在使用批处理工艺时持续使用H2和O2的气体混合物30分钟-1小时。
在所示的一些实施方案中，多层电荷俘获区1014还包括覆盖第二氮化物层1124的、并且分隔第二氮化物层和阻挡介电层1116的第二氘化层1128。同上面所描述的实施方案一样，第二氘化层1128所具有的氘浓度低于第一氘化层1120中的氘浓度。
图11C示出了布置在比特成本可扩展(Bit-Cost Scalable)或BiCS结构1130中的、图11A中的非平面多栅极器件1100垂直串的横截面视图。结构1130包括非平面多栅极器件1100的垂直串或叠层，其中每个器件或单元都包括覆盖衬底1106的沟道区1102，并且沟道区1102连接存储器件的源极和漏极(没有在此图中示出)，并且具有栅极全环绕结构(GAA)，在该栅极全环绕结构中，纳米线沟道区1102被栅极1112全面封闭。相比简单的层堆叠，BiCS结构减少了关键的光刻步骤，导致每个存储比特的成本降低。
在另一个实施方案，存储器件是或包括含有垂直纳米线沟道的非平面的器件，该纳米线沟道是由在衬底上的许多导电层、半导体层上突出的或从许多导电层、半导体层中突出的半导体材料中或从所述半导体材料中形成的。在这个实施方案的一个版本中，如图12A的剖面图所示，存储器件1200包括：在半导体材料的圆柱体里形成的、连接器件的源极1204和漏极1206的垂直纳米线沟道区1202。沟道区1202被隧道介电层1208、多层电荷俘获区1210、阻挡层1212和覆盖阻挡层的栅极层1214包围以形成存储器件1200的控制栅极。沟道区1202可以包括环形区域，该环形区域位于半导体材料的基本上实心的圆柱体的外层中，或可以包括环形层，该环形层在介电填充材料的圆柱体上方形成。同上面所描述的水平纳米线一样，沟道区1202可以包括多晶硅或重结晶多晶硅以形成单晶硅沟道。可选地，其中沟道区1202包括结晶硅，沟道可以被形成以具有相对于沟道长轴的<100>表面晶向。
在一些实施方案中，如图12B所示，多层电荷俘获区1210可以是包括覆盖隧道介电层1208的至少一个第一氘化层1216、内部层或第一氮化物层1218或覆盖第一氘化层1216的包括氮化物的层、以及外部层或第二氮化物层1220或覆盖第一氮化物层1218的包括氮化物的层的分离多层电荷俘获区。可选地，如实施方案所示，第一氮化物层1218和第二氮化物层1220可以由中间氧化物层或抗隧穿层1222分隔。
同上面所描述的实施方案一样，第一氮化物层1218和第二氮化物层1220中的任一层或两层都可以包括氮化硅或氧氮化硅。例如，第一氮化物层1218可以通过包括具有被调整为提供富硅且富氧的第一氮化物层的比和流速的N2O/NH3和DCS/NH3气体混合物的CVD工艺形成。第二氮化物层1220具有不同于第一氮化物层1218的氧、氮和/或硅的化学计量组成，并且也可以通过使用包括具有被调整为提供富硅、贫氧的第二氮化物层的比和流速的DCS/NH3和N2O/NH3气体混合物的处理气体的CVD工艺被形成或沉积。
在所示出的一些实施方案中，多层电荷俘获区1210还包括覆盖第二氮化物层1220、并分隔第二氮化物层和阻挡介电层1212的第二氘化层1224。同上面所描述的一样，第二氘化层1224所具有的氘浓度低于第一氘化层1216中的氘浓度。
因此，非易失性电荷俘获存储器件已经被公开。器件包括具有沟道区和一对源极和漏极区的衬底。栅叠层在衬底的上面且在沟道区上方并且在一对源极和漏极区之间。根据本发明的实施方案，栅叠层包括具有第一氘化层的多层电荷俘获区。在一个实施方案中，多层电荷俘获区还包括无氘电荷俘获层。在可选择的实施方案中，多层电荷俘获区包括具有氘浓度低于第一氘化层中的氘浓度的部分氘化电荷俘获层。

Claims (20)

1.一种电荷俘获存储器件，包括：
衬底，其具有源极区、漏极区、以及电连接所述源极区和所述漏极区的沟道区；
隧道介电层，其被布置成在所述衬底上方并盖住所述沟道区；以及
多层电荷俘获区，其包括置于所述隧道介电层上的第一氘化层、置于所述第一氘化层上的第一氮化物层、以及置于所述第一氮化物层上的第二氮化物层。
2.根据权利要求1所述的存储器件，其中，所述第一氘化层包括用于形成所述第一氮化物层的材料的氘化衍生物。
3.根据权利要求2所述的存储器件，其中，所述第一氮化物层被氘化，并且其中，在所述第一氮化物层中的氘浓度低于所述第一氘化层中的氘浓度。
4.根据权利要求3所述的存储器件，其中，存在从所述第一氘化层的氘的高浓度到所述第一氮化物层中的氘的低浓度的氘原子浓度的梯度。
5.根据权利要求1所述的存储器件，其中，所述第一氮化物层包括基本上无陷阱的富氧的氮化物层，并且所述第二氮化物层包括陷阱密集的贫氧的氮化物层。
6.根据权利要求1所述的存储器件，还包括置于所述第二氮化物层之上的第二氘化层。
7.根据权利要求1所述的存储器件，其中，所述沟道区包括重结晶的多晶硅。
8.根据权利要求1所述的存储器件，其中，所述多层电荷俘获区还包括抗隧穿层，所述抗隧穿层包括分隔所述第一氮化物层和所述第二氮化物层的氧化物。
9.一种电荷俘获存储器件，包括：
衬底，其具有源极区、漏极区、以及由覆盖所述衬底上的表面的半导体材料的薄膜形成且电连接源极和漏极的沟道区；
隧道介电层，其布置成在所述衬底上方并盖住所述沟道区；以及
多层电荷俘获区，其包括置于所述隧道介电层上的第一氘化层、置于所述第一氘化层上的第一氮化物层、以及置于第一层上的第二氮化物层。
10.根据权利要求9所述的存储器件，其中，所述第一氮化物层被氘化，并且其中，所述第一氮化物层中的氘浓度低于所述第一氘化层中的氘浓度。
11.根据权利要求9所述的存储器件，还包括置于所述第二氮化物层上方的第二氘化层。
12.根据权利要求9所述的存储器件，其中，所述沟道区包括多晶硅。
13.根据权利要求12所述的存储器件，其中，所述沟道区包括重结晶的多晶硅。
14.一种电荷俘获存储器件，包括：
垂直沟道，其由从衬底上的表面上形成的第一扩散区域延伸到所述衬底的所述表面的上方形成的第二扩散区域的半导体材料的突起物形成，所述垂直沟道将所述第一扩散区域电连接到所述第二扩散区域；
隧道介电层，其邻接所述垂直沟道；
多层电荷俘获区，其包括邻接所述隧道介电层的第一氘化层、邻接所述第一氘化层的包括富氧氮化物的第一氮化物层、以及覆盖所述第一氮化物层的包括富硅贫氧氮化物的第二氮化物层。
15.根据权利14所述的存储器件，其中，所述第一氮化物层被氘化，并且其中，所述第一氮化物层中的氘浓度低于所述第一氘化层中的氘浓度。
16.根据权利要求14所述的存储器件，还包括覆盖所述第二氮化物层的第二氘化层。
17.根据权利要求14所述的存储器件，其中，所述沟道区包括重结晶的多晶硅。
18.根据权利要求14所述的存储器件，其中，所述多层电荷俘获区还包括抗隧穿层，所述抗隧穿层包括分隔所述第一氮化物层和所述第二氮化物层的氧化物。
19.根据权利要求18所述的存储器件，其中，所述沟道区包括多晶硅。
20.根据权利要求19所述的存储器件，其中，所述沟道区包括重结晶的多晶硅。
CN201380045640.8A 2012-07-01 2013-07-01 多层电荷俘获区具有氘化层的非易失性电荷俘获存储器件 Active CN104937721B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/539,459 US9716153B2 (en) 2007-05-25 2012-07-01 Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
US13/539,459 2012-07-01
PCT/US2013/048870 WO2014008157A1 (en) 2012-07-01 2013-07-01 Nonvolatile charge trap memory device having a deuterated layer in a multy-layer charge-trapping region

Publications (2)

Publication Number Publication Date
CN104937721A true CN104937721A (zh) 2015-09-23
CN104937721B CN104937721B (zh) 2018-02-16

Family

ID=49882444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380045640.8A Active CN104937721B (zh) 2012-07-01 2013-07-01 多层电荷俘获区具有氘化层的非易失性电荷俘获存储器件

Country Status (4)

Country Link
KR (1) KR102115156B1 (zh)
CN (1) CN104937721B (zh)
TW (2) TW201830705A (zh)
WO (1) WO2014008157A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254921B (zh) * 2012-03-27 2020-06-12 经度快闪存储解决方案有限责任公司 具有分离氮化物存储层的sonos堆栈
KR102424963B1 (ko) * 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN109300896B (zh) * 2018-09-03 2020-10-09 芯恩（青岛）集成电路有限公司 半导体器件结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080239818A1 (en) * 2007-03-27 2008-10-02 Sandisk 3D Llc Three dimensional nand memory
US20090096017A1 (en) * 2005-12-09 2009-04-16 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US20090101965A1 (en) * 2006-12-20 2009-04-23 Nanosys, Inc. Electron blocking layers for electronic devices
CN101636845A (zh) * 2007-05-25 2010-01-27 赛普拉斯半导体公司 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器
US20100178759A1 (en) * 2009-01-09 2010-07-15 Kim Jingyun Method of fabricating semiconductor device
CN101859702A (zh) * 2009-04-10 2010-10-13 赛普拉斯半导体公司 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870470A (en) * 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
TW540086B (en) * 2000-08-14 2003-07-01 Matrix Semiconductor Inc Dense arrays and charge storage devices, and methods for making same
US6677213B1 (en) * 2002-03-08 2004-01-13 Cypress Semiconductor Corp. SONOS structure including a deuterated oxide-silicon interface and method for making the same
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US20090179253A1 (en) * 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8536640B2 (en) * 2007-07-20 2013-09-17 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096017A1 (en) * 2005-12-09 2009-04-16 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US20090101965A1 (en) * 2006-12-20 2009-04-23 Nanosys, Inc. Electron blocking layers for electronic devices
US20080239818A1 (en) * 2007-03-27 2008-10-02 Sandisk 3D Llc Three dimensional nand memory
CN101636845A (zh) * 2007-05-25 2010-01-27 赛普拉斯半导体公司 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器
US20100178759A1 (en) * 2009-01-09 2010-07-15 Kim Jingyun Method of fabricating semiconductor device
CN101859702A (zh) * 2009-04-10 2010-10-13 赛普拉斯半导体公司 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈

Also Published As

Publication number Publication date
TW201830705A (zh) 2018-08-16
CN104937721B (zh) 2018-02-16
WO2014008157A1 (en) 2014-01-09
KR20150066512A (ko) 2015-06-16
KR102115156B1 (ko) 2020-05-27
WO2014008157A9 (en) 2014-05-22
TW201405824A (zh) 2014-02-01
TWI629788B (zh) 2018-07-11

Similar Documents

Publication Publication Date Title
US20200303563A1 (en) Nonvolatile charge trap memory device having a high dielectric constant blocking region
US10263087B2 (en) Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
US20210104402A1 (en) Sonos ono stack scaling
US12048162B2 (en) Method of ono integration into logic CMOS flow
CN101636845B (zh) 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器
US8163660B2 (en) SONOS type stacks for nonvolatile change trap memory devices and methods to form the same
US20090152621A1 (en) Nonvolatile charge trap memory device having a high dielectric constant blocking region
US20190319104A1 (en) Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
CN104769724B (zh) 具有多个电荷存储层的存储器晶体管
CN104769721A (zh) Sonos ono 叠层改进
WO2013148196A1 (en) Method of ono integration into logic cmos flow
CN111180525A (zh) 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
CN104937721B (zh) 多层电荷俘获区具有氘化层的非易失性电荷俘获存储器件
KR102146640B1 (ko) 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 라디칼 산화 프로세스
TWI676265B (zh) 具有高介電常數阻擋區域之非揮發性電荷擷取記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant