CN110112116A - 半导体封装件和形成半导体封装件的方法 - Google Patents

半导体封装件和形成半导体封装件的方法 Download PDF

Info

Publication number
CN110112116A
CN110112116A CN201811519533.5A CN201811519533A CN110112116A CN 110112116 A CN110112116 A CN 110112116A CN 201811519533 A CN201811519533 A CN 201811519533A CN 110112116 A CN110112116 A CN 110112116A
Authority
CN
China
Prior art keywords
remainder
conductive
hole
conducting wire
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811519533.5A
Other languages
English (en)
Other versions
CN110112116B (zh
Inventor
柳在雄
郑昭贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180112409A external-priority patent/KR20190093488A/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110112116A publication Critical patent/CN110112116A/zh
Application granted granted Critical
Publication of CN110112116B publication Critical patent/CN110112116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

半导体封装件和形成半导体封装件的方法。半导体封装件的封装基板包括设置在基体层的第一表面上的第一层的多个导线和设置在基体层的第二表面上的第二层的多个导线。开孔位于第一剩余部和第二剩余部之间以将第一剩余部和第二剩余部彼此分开。第一剩余部电连接到第二层的多个导线中的第一导线，并且第二剩余部电连接到第二层的多个导线中的第二导线。

Description

半导体封装件和形成半导体封装件的方法
技术领域
本公开总体涉及半导体封装件以及形成和测试所述半导体封装件的方法。
背景技术
各半导体封装件被配置为包括在其上安装有至少一个半导体芯片的封装基板。封装基板包括电连接到半导体芯片的互连线。互连线的一部分可以涂覆有镀覆层。镀覆层可以改进互连线和连接器之间的可接合性和导电性。
发明内容
根据一个实施方式，一种半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片。所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一接合指状物，所述第一接合指状物被设置在所述基体层的所述第一表面上；镀覆引线，所述镀覆引线以与所述第一接合指状物间隔开的方式设置在所述基体层的所述第一表面上；第一导电通孔，所述第一导电通孔被设置为基本穿透所述基体层并且电连接到所述第一接合指状物；第二导电通孔，所述第二导电通孔被设置为基本穿透所述基体层并且电连接到所述镀覆引线；第一球焊座和第二球焊座，所述第一球焊座和所述第二球焊座被设置在所述基体层的所述第二表面上并且分别连接到所述第一导电通孔和所述第二导电通孔；第一剩余部，所述第一剩余部电连接到所述第一导电通孔；第二剩余部，所述第二剩余部电连接到所述第二导电通孔；以及开孔，所述开孔联接在所述第一剩余部和所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开。所述第一球焊座可电连接到所述第一剩余部，所述第二球焊座可电连接到所述第二剩余部，并且其中，所述第一球焊座和所述第二球焊座二者联接到基本相同的操作电压。
根据一个实施方式，一种半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片。所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一层的多个导线，所述第一层的多个导线被设置在所述基体层的所述第一表面上；第二层的多个导线，所述第二层的多个导线被设置在所述基体层的所述第二表面上，并且电连接到所述第一层的多个导线中的相应导线；镀覆引线，所述镀覆引线电连接到所述第一层的多个导线中的第一导线；第一剩余部，所述第一剩余部电联接到所述第二层的多个导线中的第二导线；第二剩余部，所述第二剩余部电联接到所述第二层的多个导线中的第三导线；以及开孔，所述开孔联接在所述第一剩余部与所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开。所述第二导线和所述第三导线二者可以是导线并且可联接到基本相同的操作电压。
根据一个实施方式，一种半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片。所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一组导线和第二组导线，所述第一组导线和所述第二组导线被设置在所述基体层的所述第一表面上；第三组导线，所述第三组导线被设置在所述基体层的所述第二表面上并且电连接到所述第一组导线中的相应导线；第四组导线，所述第四组导线被设置在所述基体层的所述第二表面上并且电连接到所述第二组导线中的相应导线；第一镀覆引线，所述第一镀覆引线连接到所述第一组导线中的第一导线；第二镀覆引线，所述第二镀覆引线连接到所述第二组导线中的第二导线；第一开孔，所述第一开孔联接在第一剩余部与第二剩余部之间，以将所述第一剩余部和所述第二剩余部间隔开，并且使所述第三组导线彼此电断开；以及第二开孔，所述第二开孔联接在第三剩余部与第四剩余部之间，以将所述第三剩余部和所述第四剩余部间隔开，并且使所述第四组导线彼此电断开。所述第一剩余部和所述第二剩余部二者是导线并且联接至第一操作电压。所述第三剩余部和所述第四剩余部二者是另一导线并且联接至与所述第一操作电压不同的第二操作电压。
根据一个实施方式，一种形成半导体封装件的方法包括以下步骤：形成具有其第一表面和第二表面彼此相反的基体层的封装基板；在所述封装基板上安装半导体芯片；在所述基体层的所述第一表面上设置第一接合指状物；在所述基体层的所述第一表面上以与所述第一接合指状物间隔开的方式设置镀覆引线；设置基本穿透所述基体层以与所述第一接合指状物电连接的第一导电通孔；设置基本穿透所述基体层以与所述镀覆引线电连接的第二导电通孔；在所述基体层的所述第二表面上设置第一球焊座和第二球焊座，并使所述第一球焊座和所述第二球焊座分别与所述第一导电通孔和所述第二导电通孔连接；在所述基体层的所述第二表面上设置第一临时桥接线，以将所述第一导电通孔电连接到所述第二导电通孔；以及形成穿透所述第一临时桥接线上的电介质层并将所述第一临时桥接线切割开的开孔，以提供彼此间隔开的第一剩余部和第二剩余部。所述第一球焊座可电联接到所述第一剩余部，并且所述第二球焊座可电联接到所述第二剩余部。
根据一个实施方式，一种形成半导体封装件的方法包括以下步骤：形成具有其第一表面和第二表面彼此相反的基体层的封装基板；在所述封装基板上安装半导体芯片；在所述基体层的所述第一表面上设置第一层的多个导线；在所述基体层的所述第二表面上设置第二层的多个导线，所述第二层的多个导线电连接到所述第一层的多个导线中的相应导线；将镀覆引线电连接到所述第一层的多个导线中的第一导线；利用临时桥接线将所述第二层的多个导线彼此电连接；以及形成穿透所述临时桥接线上的电介质层并将所述临时桥接线切割开的开孔，以提供彼此间隔开的第一剩余部和第二剩余部。所述第二层的多个导线中的第二导线可电联接到所述第一剩余部，并且所述第二层的多个导线中的第三导线可电联接到所述第二剩余部。
根据一个实施方式，一种形成半导体封装件的方法包括以下步骤：形成具有其第一表面和第二表面彼此相反的基体层的封装基板；在所述封装基板上安装半导体芯片；在所述基体层的所述第一表面上设置第一组导线和第二组导线；在所述基体层的所述第二表面上设置第三组导线，并将所述第三组导线电连接到所述第一组导线中的相应导线；在所述基体层的所述第二表面上设置第四组导线，并将所述第四组导线电连接到所述第二组导线中的相应导线；将第一镀覆引线连接到所述第一组导线中的第一导线；将第二镀覆引线连接到所述第二组导线中的第二导线；设置第一组临时桥接线以将所述第三组导线彼此电连接；设置第二组临时桥接线以将所述第四组导线彼此电连接；形成穿透所述第一组临时桥接线上的电介质层并将所述第一组临时桥接线中的一条临时桥接线切割开的第一开孔，以提供彼此间隔开的第一剩余部和第二剩余部；以及形成穿透所述电介质层并将所述第一组临时桥接线中的另一条临时桥接线切割开的第二开孔，以提供彼此间隔开的第三剩余部和第四剩余部。
附图说明
图1是示出根据本公开的一个实施方式的半导体封装件的截面图。
图2是示意性示出本公开的一个实施方式中的形成开孔之前的封装基板的截面图。
图3是示意地示出图2中所示的封装基板的顶部电路布局的平面图。
图4是示意性示出图2中所示的封装基板的底部电路布局的平面图。
图5是示意性示出本公开的一个实施方式中的包括开孔的封装基板的截面图。
图6、图7、图8和图9是示意性示出本公开的一些实施方式中的包括开孔的封装基板的平面图。
图10是示出电压被施加到根据本公开的一个实施方式的半导体封装件的状态的截面图。
图11是示出半导体封装件中发生电化学迁移(ECM)现象的示例的截面图。
图12是示出根据本公开的一个实施方式的半导体封装件中所包括的封装基板的顶部电路布局的平面图。
图13是示出根据比较例的半导体封装件中所包括的封装基板的顶部电路布局的平面图。
图14是示出采用包括根据一个实施方式的半导体封装件的存储卡的电子系统的框图。
图15是示出包括根据一个实施方式的半导体封装件的另一电子系统的框图。
具体实施方式
本文所使用的术语可以对应于考虑了它们在实施方式中的功能而选择的词，并且术语的含义可以根据实施方式所属领域的普通技术人员而解释为不同。如果术语被详细定义，则可以根据定义来解释。除非另外定义，否则本文所使用的术语(包括科学术语和技术术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。
应当理解，尽管本文可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开，而不用于定义元件本身或意指特定序列。
还应理解，当元件或层被称为在另一元件或层的“上”、“上方”、“下”、“下方”、或“外侧”时，该元件或层可以与另一元件或层直接接触，或者可以存在中间元件或中间层。用于描述元件或层之间的关系的其它词语应以类似的方式进行解释(例如，“在...之间”与“直接在...之间”或“与…相邻”与“直接与…相邻”)。
诸如“在…下方”、“在…之下”、“下部的”、“在…上方”、“上部的”、“顶部的”、“底部的”等的空间相对术语可用于描述例如图中所示的元件和/或特征与另一个元件和/或特征的关系。应当理解，空间相对术语旨在涵盖除了图中所示的方向之外的装置在使用和/或操作中的不同方向。例如，当图中的装置翻转时，被描述为在其它元件或特征下面和/或下方的元件将定向在其它元件或特征上方。装置可以以其它方式定向(旋转90度或在其它方向)，并且相应地解释本文使用的空间相对描述符。
半导体封装件可以包括诸如半导体芯片或半导体晶片的电子器件。半导体芯片或半导体晶片可以通过使用晶片切割(die sawing)工艺将诸如晶圆的半导体基板分离成多个片来获得。半导体芯片可以对应于存储器芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上系统(SoC)。存储器芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁性随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电式随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。半导体封装件可用于诸如移动电话之类的通信系统、与生物技术或医疗保健相关的电子系统或可穿戴电子系统。
贯穿说明书，相同的附图标记表示相同的元件。尽管没有参照一附图提及或描述一附图标记，但是可以参照另一附图提及或描述该附图标记。另外，即使在一附图中未示出一附图标记，也可以在另一附图中示出该附图标记。
在半导体封装件中，半导体芯片可以安装在封装基板上。封装基板可以被配置为包括电连接到半导体芯片的互连线。互连线的一些部分可以涂覆有与半导体封装件的连接器接触的镀覆层。镀覆层可以改进互连线和连接器之间的可接合性以及互连线的导电性。
镀覆层可以使用电镀工艺形成。互连线可以连接到镀覆线以使用电镀工艺形成镀覆层。镀覆线可以是从封装基板的边缘延伸以与互连线(用作信号线)连接的长导电图案。镀覆线可以是电镀工艺所需的导线。然而，镀覆线在半导体封装件操作时不起用作信号线的互连线的作用。
当半导体封装件操作时，镀覆线可以用作诸如短截线(stub)之类的不期望的传输线。如果镀覆线连接到信号线，则镀覆线可以用作信号的迂回路径或信号的反射路径。由于镀覆线不期望地反射信号，所以镀覆线可以使信号的传输速度、半导体封装件的操作特性或半导体封装件的信号完整性劣化。本公开提供了各自包括具有总长度减小的镀覆线的封装基板的半导体封装件。
诸如湿度或温度之类的外部环境的变化可能导致封装基板的电化学迁移(ECM)失效。本公开提供了各自采用能够抑制或防止ECM失效的封装基板的半导体封装件。
图1是示意性示出根据本公开的一个实施方式的半导体封装件10的截面图。图2是示意性示出根据一个实施方式的半导体封装件中所包括的封装基板100的截面图。图2的封装基板100对应于图1中所示的在形成封装基板100F的开孔117之前的封装基板100F。图3是示意性示出图2中所示的封装基板100的顶部电路布局101的平面图。图4是示意性示出图2中所示的封装基板100的底部电路布局102的平面图。
参照图1，半导体封装件10可以包括安装在封装基板100F上的半导体芯片130。封装基板100F可以包括镀覆引线121、用于镀覆的临时桥接线126的第一剩余部122A以及用于镀覆的临时桥接线126的第二剩余部122B。开孔117可以将临时桥接线126切割成彼此面对的第一剩余部122A和第二剩余部122B两个部分。也就是说，用于镀覆的临时桥接线126的第一剩余部122A和第二剩余部122B可以通过开孔117彼此分开。临时桥接线126的第一剩余部122A和第二剩余部122B可以分别连接到施加有相同操作电压的互连线。
半导体芯片130可以安装在封装基板100F的第一电介质层115上。模制层139可以设置在封装基板100F的第一电介质层115上以覆盖半导体芯片130。可以设置接合线135以将半导体芯片130的接触焊盘131电连接到封装基板100F的接合指状物140。接合线135可以通过第一镀覆层151连接到接合指状物140。封装基板100F还可以包括第二镀覆层152，用作外连接器的焊球136可以附接到第二镀覆层152。
参照图2，封装基板100可以对应于具有形成图1中所示的开孔117之前的状态的预封装基板。封装基板100可以包括基体层110和设置在基体层110上的镀覆线。基体层110可以是用作封装基板100的主体或芯的电介质层。镀覆线可以包括镀覆引线121和用于镀覆的临时桥接线126。临时桥接线126可以包括第一临时桥接线122。如图3所示，临时桥接线126还可以包括第二临时桥接线123、第三临时桥接线124和第四临时桥接线125。
基体层110可以具有彼此相反的第一表面111和第二表面112。第一电介质层115可以设置在基体层110的第一表面111上，第二电介质层116可以设置在基体层110的第二表面112上。第一电介质层115和第二电介质层116中的每一个可以由包括阻焊层的材料层形成。封装基板100可以是印刷电路板(PCB)。封装基板100可以具有球栅阵列(BGA)结构。
封装基板100可以包括边界区域104和在平面图中被边界区域104包围的内部区域103。封装基板100还可以包括邻近内部区域103的另一内部区域103'，并且另一内部区域103'可以通过边界区域104连接到内部区域103。
半导体芯片130可以安装在封装基板100的内部区域103上。电连接到半导体芯片130的互连线可以设置在内部区域103中。半导体芯片130可以安装在基体层110的第一表面111上。半导体芯片130可以附接到第一电介质层115。可以在包封半导体芯片130的封装工艺的最后步骤中去除边界区域104。在通过模制层(图1的139)将安装在封装基板100上的多个半导体芯片(包括半导体芯片130)模制之后，可以通过用于将离散的半导体封装件彼此分离的切割工艺去除边界区域104。
参照图3，顶部电路布局101可以包括设置在基体层110的第一表面111上的顶部互连线。如图3的顶部电路布局101所示，顶部互连线可以包括接合指状物(bonding finger)140、第一层的迹线图案(trace pattern)160以及镀覆引线121。
接合指状物140可以按照彼此间隔开的方式设置在基体层110的第一表面111上。例如，接合指状物140可以包括以彼此间隔开的方式设置在基体层110的第一表面111上的第一接合指状物141、第二接合指状物142、第三接合指状物143和第四接合指状物144。接合指状物140可以设置在半导体芯片130的外围中以电连接到半导体芯片130。
接合指状物140中的第一接合指状物141、第三接合指状物143和第四接合指状物144可以用作向半导体芯片130传输信号的信号线的部分。第一接合指状物141、第三接合指状物143和第四接合指状物144所传输的信号可以包括数据信号、地址信号和命令信号。因此，信号可以通过第一接合指状物141、第三接合指状物143和第四接合指状物144被传输到半导体芯片130或从半导体芯片130输出。此外，第二接合指状物142可以是任意一条非信号线的一部分。非信号线可以包括电源线和接地线。因此，电源电压或接地电压可以通过第二接合指状物142被施加到半导体芯片130。
第一层的迹线图案160可以是从接合指状物140延伸出的导线。第一层的迹线图案160可以将接合指状物140电连接到导电通孔180。第一层的迹线图案160可以包括第一迹线图案161、第二迹线图案162、第三迹线图案163和第四迹线图案164。
参照图2和图4，底部电路布局102可以包括设置在基体层110的第二表面112上的底部互连线。如图4的底部电路布局102所示，底部互连线可以包括球焊座190、第二层的迹线图案170以及用于镀覆的临时桥接线126。第二层的迹线图案170可以设置在基体层110的第二表面112上。
导电通孔180可以将第一层的迹线图案160电连接到第二层的迹线图案170。导电通孔180的第一端可以分别连接到第一层的迹线图案160，而导电通孔180的第二端可以分别连接到第二层的迹线图案170。导电通孔180可以是垂直穿透基体层110的导电图案。第二层的迹线图案170可以包括第五迹线图案171、第六迹线图案172、第七迹线图案173和第八迹线图案174。迹线图案160和170中使用的术语“第一”至“第八”不应受这些术语的限制。这些术语“第一”至“第八”仅用于将一个元件与另一个元件区分开，而不用于仅限定元件本身或意指特定序列。
球焊座190可以分别电连接到第二层的迹线图案170。第二层的迹线图案170可以将导电通孔180电连接到球焊座190。外连接器(未示出)可以附接到球焊座190，以将封装基板100电连接到外部装置或外部系统。外连接器可以包括焊球。
参照图2和图3，接合指状物140可以通过内连接器连接到半导体芯片130。例如，第一接合指状物141可通过接合线135中的一条接合线电连接到半导体芯片130的接触焊盘131中的一个接触焊盘。虽然图3示出了接合线135用作内连接器的示例，但是内连接器可以是除接合线135之外的导电构件。例如，在一些其它实施方式中，内连接器可以是导电凸块。
第一镀覆层151可以形成在接合指状物140中的每一个的一部分上。第一镀覆层151可以改进接合线135和接合指状物140之间的可接合性。此外，第一镀覆层151可以改进接合线135和接合指状物140之间的接触电阻值。如果接合指状物140由铜层形成，则第一镀覆层151可以由能够防止铜层腐蚀和污染的材料层形成。可以使用电镀工艺形成第一镀覆层151。第一镀覆层151可以被形成为包含与接合指状物140不同的导电材料。例如，第一镀覆层151可以被形成为包括镍层和金层。
参照图2和图4，第二镀覆层152可以形成在球焊座190中的每一个上。第二镀覆层152可以由能够防止球焊座190被氧化的材料层形成。第二镀覆层152可以由当外连接器(例如，焊球)附接到球焊座190时能够抑制金属间化合物材料过度形成的材料层形成。第一镀覆层151和第二镀覆层152可以使用单个电镀工艺同时形成。另选地，第一镀覆层151和第二镀覆层152可以使用两个单独的电镀工艺独立形成。
再次参照图2，用于形成第一镀覆层151和第二镀覆层152的电镀工艺可要求在接合指状物140和球焊座190上施加镀覆电流。在这种情况下，可以通过包括镀覆引线121、用于镀覆的临时桥接线126和镀覆总线129的镀覆线结构将镀覆电流施加到接合指状物140和球焊座190上。
参照图3，镀覆总线129可以设置在封装基板100的边界区域104中。镀覆总线129可以在封装基板100的边界区域104中形成在基体层110的第一表面111上。镀覆引线121可以是从镀覆总线129分支出的导线。镀覆引线121可以从镀覆总线129延伸并且可以电连接到第二接合指状物142。例如，镀覆引线121可以联接到第二迹线图案162并且可以通过第二迹线图案162电连接到第二接合指状物142。虽然附图中未示出，但是在一些其它实施方式中，镀覆引线121可以直接连接到第二接合指状物142而无需任何中间元件。
镀覆引线121可以设置在基体层110的第一表面111上，并且可以仅与设置在基体层110的第一表面111上的接合指状物140当中的第二接合指状物142连接。镀覆引线121可以通过第二迹线图案162连接到第二接合指状物142。镀覆引线121可以按照与第一接合指状物141间隔开的方式设置在基体层110的第一表面111上。镀覆引线121可以不与基体层110的第一表面111上的第一迹线图案161、第三迹线图案163和第四迹线图案164直接连接。镀覆引线121可以不与基体层110的第一表面111上的第一接合指状物141、第三接合指状物143和第四接合指状物144直接连接。
第二接合指状物142和第二迹线图案162可以构成诸如电源线和接地线之类的非信号线中的任意一条的一部分。相对地，第一接合指状物141和第一迹线图案161可以构成信号线中的任意一条信号线的一部分，第三接合指状物143和第三迹线图案163可以构成信号线中的另一条信号线的一部分，并且第四接合指状物144和第四迹线图案164可以构成信号线中的又一条信号线的一部分。镀覆引线121可以仅与设置在基体层110的第一表面111上的非信号线连接，并且可以不与设置在基体层110的第一表面111上的信号线直接连接。
参照图2，当镀覆引线121和镀覆总线129设置在基体层110的第一表面111上时，用于镀覆的临时桥接线126可以设置在基体层110的第二表面112上。也就是说，镀覆引线121可以设置在基体层110的与用于镀覆的临时桥接线126相反的表面上，而用于镀覆的临时桥接线126可以设置在基体层110的与镀覆引线121相反的表面上。
参照图4，用于镀覆的临时桥接线126可以将彼此间隔开的导电通孔180彼此电连接。因此，导电通孔180之间的镀覆电流可以在电镀工艺期间流过用于镀覆的临时桥接线126，并且可以在电镀之后将用于镀覆的临时桥接线126切开。施加在镀覆引线121上的镀覆电流可以流过用于镀覆的临时桥接线126和导电通孔180，以到达第一接合指状物141、第三接合指状物143和第四接合指状物144。
参照图2和图4，与球焊座190中的第一球焊座191电连接的第五迹线图案171可以设置在基体层110的第二表面112上。第一球焊座191可以电连接到导电通孔180中的第一导电通孔181。第五迹线图案171可以连接到第一导电通孔181并且可以通过第一导电通孔181电连接到第一迹线图案161。第一球焊座191可以通过第五迹线图案171、第一导电通孔181和第一迹线图案161电连接到第一接合指状物141。第一球焊座191、第五迹线图案171、第一导电通孔181、第一迹线图案161和第一接合指状物141可以提供信号线中的一条信号线。
球焊座190中的第二球焊座192可以被设置为与第一球焊座191间隔开。第二球焊座192可以电连接到第二导电通孔182。临时桥接线126中的第一临时桥接线122可以将第一球焊座191电连接到第二球焊座192。第一临时桥接线122可以将第五迹线图案171电连接到第六迹线图案172。第五迹线图案171可以将第一球焊座191电连接到第一导电通孔181。第六迹线图案172可以将第二球焊座192电连接到第二导电通孔182。第一球焊座191可以通过第一临时桥接线122、第五迹线图案171和第六迹线图案172电连接到第二球焊座192。第一临时桥接线122可以将第一导电通孔181电连接到第二导电通孔182。第二球焊座192、第六迹线图案172、第二导电通孔182、第二迹线图案162和第二接合指状物142可以提供电源线或接地线。
第五迹线图案171和第六迹线图案172可以是以彼此间隔开的方式设置在基体层110的第二表面112上的导电图案。第二导电通孔182可以被设置为与第一导电通孔181间隔开。第二导电通孔182可以电连接到基体层110的第一表面111上的镀覆引线121。第一导电通孔181可以电连接到基体层110的第一表面111上的第一接合指状物141。
第一临时桥接线122可以将第一导电通孔181连接到第二导电通孔182。第一临时桥接线122可以将第一接合指状物141和第一球焊座191电连接到镀覆引线121。通过镀覆引线121施加的镀覆电流可以流过第一临时桥接线122以到达第一接合指状物141和第一球焊座191。
通过镀覆总线129施加的镀覆电流可以流过镀覆引线121、第二迹线图案162、第二导电通孔182、第六迹线图案172、第一临时桥接线122、第五迹线图案171、第一导电通孔181和第一迹线图案161，以到达第一接合指状物141。由于镀覆电流被施加在第一接合指状物141上，所以可以通过电镀技术在第一接合指状物141上形成第一镀覆层151。
施加在镀覆总线129上的镀覆电流可以流过镀覆引线121、第二迹线图案162、第二导电通孔182、第六迹线图案172、第一临时桥接线122和第五迹线图案171，以到达第一球焊座191。当镀覆电流被同时施加在第一接合指状物141和第一球焊座191上时，可以通过电镀技术分别在第一接合指状物141和第一球焊座191上同时形成第一镀覆层151和第二镀覆层152。
施加在镀覆总线129上的镀覆电流可以流过镀覆引线121、第二迹线图案162、第二导电通孔182和第六迹线图案172，以到达第二球焊座192。因为第二迹线图案162连接到第二接合指状物142(参见图3)，所以通过镀覆总线129施加的镀覆电流也可以到达第二接合指状物142。因此，可以通过电镀技术分别在第二接合指状物142和第二球焊座192上同时形成第一镀覆层151和第二镀覆层152。
参照图3和图4，临时桥接线126中的第二临时桥接线123和临时桥接线126中的第一临时桥接线122可以将镀覆引线121电连接到第三接合指状物143和球焊座190中的第三球焊座193。第二临时桥接线123可以将第一临时桥接线122电连接到第三导电通孔183以及与第三导电通孔183连接的第七迹线图案173。虽然图4示出了第二临时桥接线123直接连接到第一临时桥接线122的示例，但是在一些其它实施方式中，第二临时桥接线123可以直接连接到第一球焊座191和第二球焊座192或者第五迹线图案171和第六迹线图案172。
临时桥接线126中的第三临时桥接线124以及第一临时桥接线122和第二临时桥接线123可以将镀覆引线121电连接到第四接合指状物144和球焊座190中的第四球焊座194。第三临时桥接线124可以通过第二临时桥接线123电连接到第一临时桥接线122。导电通孔180中的第四导电通孔184可以通过第二临时桥接线123和第三临时桥接线124电连接到第一临时桥接线122。第二临时桥接线123可以通过第三临时桥接线124电连接到第八迹线图案174和第四导电通孔184。
临时桥接线中的第四临时桥接线125可以延伸，以将镀覆引线121电连接到接合指状物140中的附加接合指状物(未示出)和球焊座190中的附加球焊座(未示出)。也就是说，镀覆引线121可以通过第一临时桥接线122、第二临时桥接线123、第三临时桥接线124和第四临时桥接线125电连接到附加接合指状物和附加球焊座。
如上所述，临时桥接线126可被设置为将球焊座190彼此电连接。第一接合指状物141、第三接合指状物143和第四接合指状物144可以不直接连接到基体层110的第一表面111上的镀覆引线121。然而，第一接合指状物141、第三接合指状物143和第四接合指状物144可以通过临时桥接线126和导电通孔180电连接到镀覆引线121。
由于临时桥接线126的存在，在基体层110的第一表面111上可以不需要除镀覆引线121之外的附加镀覆引线。也就是说，根据一个实施方式，可以不需要用于将第一接合指状物141、第三接合指状物143和第四接合指状物144直接连接到镀覆总线129的附加镀覆引线。
当通过镀覆总线129、镀覆引线121和临时桥接线126施加镀覆电流时，可以通过电镀技术形成第一镀覆层151和第二镀覆层152。在形成第一镀覆层151和第二镀覆层152之后，可以将临时桥接线126切开。也就是说，每个临时桥接线126可以被切割以具有电开路状态。
图5是示意性示出本公开的一个实施方式中的包括开孔117的封装基板100F的截面图。图6是示意性示出本公开的一个实施方式中的包括开孔117的封装基板100F的底表面116S的平面图。图7是示出图5中所示的封装基板100F的顶部电路布局101的平面图。
参照图5至图7，在形成第一镀覆层151和第二镀覆层152之后，可以去除临时桥接线126的中心部分来形成开孔117。例如，可以去除第一临时桥接线122的中心部分122C以形成开孔117中的一个开孔。开孔117可以形成在封装基板100F的底表面116S处。封装基板100F的底表面116S可以由第二电介质层116的表面提供。开孔117可以被形成为穿透第二电介质层116。可以使用应用于第二电介质层116的一部分的蚀刻工艺来形成开孔117。开孔117中的一个可以通过去除第二电介质层116的一部分以使第一临时桥接线122的中心部分122C暴露并且通过去除第一临时桥接线122的所暴露的中心部分122C来形成。
临时桥接线126的剩余部的侧表面可以沿着开孔117的侧壁117W暴露。例如，第一临时桥接线122的第一剩余部122A和第二剩余部122B的侧表面可以沿着一个开孔117的侧壁117W暴露。第一剩余部122A和第二剩余部122B可以通过开孔117分离。当与第一临时桥接线122和第二临时桥接线123的接合处对应的中心部分122C被去除以形成开孔117时，第一临时桥接线122的第一剩余部122A和第二剩余部122B的侧表面以及第二临时桥接线123的剩余部123A的侧表面可以被暴露并且由开孔117的侧壁117W限定。
开孔117可以设置在第二电介质层116中。可以去除第一临时桥接线122的中心部分122C以提供开孔117。第一剩余部122A和第二剩余部122B通过开孔117彼此分开。由于第一临时桥接线122的第一剩余部122A和第二剩余部122B彼此物理地间隔开，所以第一临时桥接线122可以具有电开路状态。可以去除第一临时桥接线122和第二临时桥接线123的接合部，以提供开孔117。剩余部122A、122B和123A通过开孔117彼此分开。
图4中的球焊座190可以通过临时桥接线126彼此电连接。在图5至图7中，由于临时桥接线126在形成开孔117的同时被切割，所以球焊座190可以彼此电隔离。例如，第一球焊座191可以通过开孔117与第二球焊座192至第四球焊座194电断开。
参照图4和图6，第一球焊座191可以通过第五迹线图案171连接到第一临时桥接线122的第一剩余部122A。另外，第二球焊座192可以通过第六迹线图案172连接到第一临时桥接线122的第二剩余部122B。
参照图1、图4和图6，第一球焊座191和第二球焊座192可以与被施加用于操作半导体封装件10的半导体芯片130的操作电压的球焊座对应。施加到第一球焊座191和第二球焊座192的操作电压可以具有相同的电压电平。例如，当半导体芯片130操作时，具有1.17V的电压信号可以被施加到第一球焊座191并且可以被传输到第一接合指状物141。因此，第一球焊座191和第一接合指状物141之间的电通路可以对应于传输具有1.17V的电压信号的信号线。另外，具有1.17V的电源电压可以被施加到第二球焊座192。在这种情况下，第二球焊座192和第二接合指状物142之间的电通路对应于传输具有1.17V的电源电压的电源线。结果，可向第二球焊座192施加具有与施加到第一球焊座191的电压信号相同的电压电平的电源电压。也就是说，可以向第一球焊座191和第二球焊座192二者施加相同的操作电压。施加有相同操作电压的第一球焊座191和第二球焊座192可以通过第一临时桥接线122彼此电连接，如图4所示。在这种情况下，具有与1.17V不同的电源电压的电源线或具有接地电压的接地线可以不与第一临时桥接线122连接。
图8是示意性示出根据本公开的另一实施方式的封装基板100-1的顶部电路布局101-1的平面图。图9是示意性示出图8中所示的封装基板100-1的底部电路布局102-1的平面图。在图8和图9中，使用与图3、图4、图6和图7中相同的标号来表示相同的元件。
参照图8，封装基板100-1的顶部电路布局101-1可以具有镀覆线结构，该镀覆线结构包括彼此间隔开的第一镀覆引线121和第二镀覆引线121-1并且包括第一组临时桥接线126以及与第一组临时桥接线126间隔开的第二组临时桥接线126-1。顶部电路布局101-1还可以包括第一组导线160和第二组导线160-1。
第一镀覆引线121和第二镀覆引线121-1可以按照彼此间隔开的方式设置在基体层110的第一表面111上。第一镀覆引线121可以连接到第一组导线160中的一条导线，例如，第一导线162。第一导线162可以对应于图3中所示的第二迹线图案162。第一组导线160可以对应于图3中所示的第一层的迹线图案160。第一组导线160可以包括第一迹线图案161、第二迹线图案162、第三迹线图案163和第四迹线图案164。
第一组导线160可以将第一组接合指状物140连接到第一组导电通孔180。第一组接合指状物140可以对应于图3中所示的接合指状物140。因此，第一组接合指状物140可以包括第一接合指状物141至第四接合指状物144。第一组导电通孔180可以对应于图3中所示的导电通孔180。因此，第一组导电通孔180可以包括第一导电通孔181至第四导电通孔184。
第二镀覆引线121-1可以连接到第二组导线160-1中的一条导线，例如，第二导线161-1。第二组导线160-1可以包括第二导线161-1、第三导线162-1和第四导线163-1。第二组导线160-1可以将第二组接合指状物140-1连接到第二组导电通孔180-1。第二组接合指状物140-1可以包括第五接合指状物141-1、第六接合指状物142-1和第七接合指状物143-1。第二组导电通孔180-1可以包括第五导电通孔181-1、第六导电通孔182-1和第七导电通孔183-1。第一组导线160和第二组导线160-1可以按照彼此间隔开的方式设置在基体层110的第一表面111上。
参照图9，第三组导线170和第四组导线170-1可以设置在基体层110的第二表面112上。第一组临时桥接线126可以将第三组导线170彼此电连接。第三组导线170可以对应于图4中所示的第二层的迹线图案170。因此，第三组导线170可以包括第五迹线图案171至第八迹线图案174。第二组临时桥接线126-1可以将第四组导线170-1彼此电连接。第四组导线170-1可以包括第五导线171-1、第六导线172-1和第七导线173-1。
第二电介质层可以被图案化以提供第一开孔117和第二开孔117-1。第一开孔117可以穿透第一组临时桥接线126当中的第一临时桥接线122的中心部分122C，以将第一临时桥接线122切割成彼此分开的第一剩余部122A和第二剩余部122B。可以去除第一临时桥接线122的中心部分122C以形成第一开孔117。可以通过将第一临时桥接线122切割开的第一开孔117去除第二临时桥接线123的一部分，以提供与第一剩余部122A和第二剩余部122B分开的剩余部123A。可以按照与第一开孔117间隔开的方式附加设置第三开孔117-2。
第二开孔117-1可以穿透第二组临时桥接线126-1中的一个临时桥接线122-1的中心部分122C-1，以将临时桥接线122-1切割成彼此分开的第三剩余部122A-1和第四剩余部122B-1。可以去除第二组临时桥接线126-1中的一个临时桥接线122-1的中心部分122C-1，以形成第二开孔117-1。另外，第二开孔117-1还可切割第二组临时桥接线126-1中的另一临时桥接线123-1的一部分，以提供与第三剩余部122A-1和第四剩余部122B-1分开的剩余部123A-1。
第一剩余部122A和第二剩余部122B可以是被施加有具有第一电压电平的相同操作电压的导线。具有第一电压电平的操作电压可以被施加到分别与第一剩余部122A和第二剩余部122B连接的第一球焊座191和第二球焊座192。第一球焊座191和第二球焊座192可以被包括在与图4中所示的球焊座190对应的第一组球焊座190中。
第二剩余部122B可以连接到传输电源电压的电源线，而第一剩余部122A可以连接到传输数据信号、地址信号或命令信号的信号线。
第一剩余部122A可以与被配置为向半导体芯片传输数据输入/输出(DQ)的信号线连接。第二剩余部122B可以与被配置为向半导体芯片提供输出级漏极电源电压(VDDQ)的电源线连接。
第一剩余部122A可以与向半导体芯片传输数据信号、地址信号和命令信号中至少一个的第一信号线连接。第二剩余部122B可以连接到第二信号线。
第三剩余部122A-1和第四剩余部122B-1可以是被施加有具有第二电压电平的相同操作电压的导线。具有第二电压电平的操作电压可以被施加到分别与第三剩余部122A-1和第四剩余部122B-1连接的第一球焊座191-1和第二球焊座192-1。第一球焊座191-1和第二球焊座192-1可以被包括在第二组球焊座190-1中。第三剩余部122A-1可以与联接到半导体芯片130的第一接地线连接，第四剩余部122B-1可以与联接到半导体芯片130的第二接地线连接。
施加到第三组导线170的操作电压可以具有与施加到第四组导线170-1的操作电压的电压电平不同的电压电平。因此，施加到第一剩余部122A和第二剩余部122B的操作电压可以与施加到第三剩余部122A-1和第四剩余部122B-1的操作电压不同。第二组临时桥接线126-1可以仅将具有相同电压电平的互连线彼此电连接。
再次参照图1，半导体封装件10的封装基板100F可以包括镀覆引线121以及临时桥接线126的第一临时桥接线122中的任意一个的第一剩余部122A和第二剩余部122B。
参照图1和图7，镀覆引线121可以被限制为仅连接到第二导电通孔182和第二接合指状物142。另外，如图6和图7所示，可以通过形成开孔117来切割临时桥接线126以具有电开路状态。
再次参照图2和图3，封装基板100可以包括设置在基体层110的第一表面111上的第一层的导线。第一层的导线可以包括第一层的迹线图案160和接合指状物140。参照图2和图4，封装基板100可以包括设置在基体层110的第二表面112上的第二层的导线。第二层的导线可以包括第二层的迹线图案170和球焊座190。第二层的导线可以通过导电通孔180电连接到第一层的导线。镀覆引线121可以连接到第一层的导线当中的与第一导线相对应的第一迹线图案161。临时桥接线126可以将第二层的导线彼此电连接。
连接到镀覆引线121的导线(例如，第二迹线图案162)可以用作向半导体芯片130提供电源电压的电源线的一部分。另选地，第二迹线图案162可以用作向半导体芯片130提供接地电压的接地线的一部分。
参照图5，第一临时桥接线122的中心部分122C可以被切割以提供开孔117中的一个开孔。第一剩余部122A和第二剩余部122B通过开孔117中的一个开孔彼此分开。第一剩余部122A可以连接到第二层的导线当中的第二导线，而第二剩余部122B可以连接到第二层的导线当中的第三导线。第二导线可以对应于第五迹线图案171，第三导线可以对应于第六迹线图案172。可以向连接到第一剩余部122A的第二导线和连接到第二剩余部122B的第三导线二者施加相同的操作电压。
第二导线可以用作向半导体芯片130施加数据信号、地址信号或命令信号的信号线。第三导线可以用作向半导体芯片130提供电源电压的电源线。另选地，第二导线可以用作联接到半导体芯片130的第一接地线，第三导线可以用作联接到半导体芯片130的第二接地线。
第二导线可以被配置为向半导体芯片130传输数据输入/输出(DQ)。第三导线可以被配置为向半导体芯片130提供输出级漏极电源电压(VDDQ)。
第二导线可以被配置为用作向半导体芯片130传输数据信号、地址信号和命令信号中的至少一个的第一信号线。第三导线可以被配置为用作第二信号线。
图10是示出施加有操作电压V1和V2的半导体封装件10的截面图。图11是示出根据比较例的半导体封装件的封装基板10R中发生的电化学迁移(ECM)现象的截面图。
参照图10，可以对半导体封装件10执行可靠性测试。例如，可以执行高加速应力测试(HAST)作为可靠性测试。可以通过在高温和高湿条件下向半导体封装件10施加偏压来测试半导体封装件10的可靠性。施加到半导体封装件10的偏压可以是其电平与半导体封装件10的操作电压基本相同的电压偏压。例如，可向半导体封装件10的第二球焊座192施加第一电压V1，并且可向半导体封装件10的第一球焊座191施加第二电压V2。第一电压V1可以是大约1.17V，而第二电压V2可以是大约1.17V。
第二球焊座192、第二导电通孔182和第二接合指状物142可以构成被配置为向半导体芯片提供电源电压的电源线。第一球焊座191、第一导电通孔181和第一接合指状物141可以构成被配置为向半导体芯片传输数据信号、地址信号和命令信号中的至少一个的信号线。
第二球焊座192、第二导电通孔182和第二接合指状物142可以构成被配置为向半导体芯片传输数据输入/输出(DQ)的信号线。第一球焊座191、第一导电通孔181和第一接合指状物141可以构成被配置为向半导体芯片提供输出级漏极电源电压(VDDQ)的电源线。
第一球焊座191、第一导电通孔181和第一接合指状物141可以构成被配置为向半导体芯片提供接地电压的第一接地线。第二球焊座192、第二导电通孔182和第二接合指状物142可以构成被配置为向半导体芯片提供另一接地电压的第二接地线。
第一球焊座191、第一导电通孔181和第一接合指状物141可以构成被配置为向半导体芯片传输第一数据输入/输出(DQ)的第一信号线。第二球焊座192、第二导电通孔182和第二接合指状物142可以构成被配置为向半导体芯片传输第二数据输入/输出(DQ)的第二信号线。
第一球焊座191、第一导电通孔181和第一接合指状物141可以构成配置为向半导体芯片提供漏极电源电压(VDD)的电源线。第二球焊座192、第二导电通孔182和第二接合指状物142可以构成被配置为向半导体芯片传输列地址(CA)的信号线。
由于第一剩余部122A和第二剩余部122B的侧表面在开孔117的侧壁处被暴露，因此可以在第一剩余部122A和第二剩余部122B的侧表面暴露于测试环境的同时执行HAST。在这种情况下，可以向第一剩余部122A和第二剩余部122B二者施加相同的电压(例如，1.17V的电压)。也就是说，第一剩余部122A和第二剩余部122B之间的电压差在理论上可以为零。因此，在第一剩余部122A和第二剩余部122B之间的区域中不会发生ECM现象。
参照图11，比较例的封装基板10R可以包括基体层5100以及分别设置在基体层5100的顶表面和底表面上的第一电介质层5115和第二电介质层5116。开孔5117可以形成在第二电介质层5116中。可以切割临时桥接线以提供开孔5117。第一剩余部5122A和第二剩余部5122B通过开孔5117彼此间隔开。因此，第一剩余部5122A和第二剩余部5122B通过开孔5117彼此间隔开。因此，第一剩余部5122A和第二剩余部5122B的侧表面可以通过开孔5117暴露。当向第一剩余部5122A施加第三电压V3并且向第二剩余部5122B施加与第三电压V3不同的第四电压V4时，可以出现第一剩余部5122A和第二剩余部5122B之间的电压差。在这种情况下，可在第一剩余部5122A和第二剩余部5122B之间的区域中发生ECM现象。ECM现象可以在第一剩余部5122A和第二剩余部5122B之间引起金属离子的迁移和析出，以在第一剩余部5122A和第二剩余部5122B之间产生异常导电层5119。异常导电层5119可导致第一剩余部5122A和第二剩余部5122B之间的电短路故障。也就是说，异常导电层5119可以将与第一剩余部5122A联接的第一导线5171电连接到与第二剩余部5122B联接的第二导线5172。
再次参照图10，由于相同的电压被施加到第一剩余部122A和第二剩余部122B二者，所以在执行半导体封装件10的HAST的同时可以抑制第一剩余部122A和第二剩余部122B之间的ECM现象。因此，可以提高半导体封装件10的可靠性。
图12是示出根据本公开的一个实施方式的半导体封装件中所包括的封装基板200的顶部电路布局201的平面图。图13是示出根据比较例的半导体封装件中所包括的封装基板300的顶部电路布局301的平面图。
图12中所示的封装基板200的顶部电路布局201示出了设置在封装基板200的内部区域203上的互连线。镀覆引线221-1、221-2和221-3可以被设计成在封装基板200的基体层的第一表面211上不与第一导线260S直接连接。第一导线260S可以包括向安装在封装基板200上的半导体芯片230传输数据信号或命令/地址信号的信号线。第一导线260S可以包括第一迹线图案261-1、第一接合指状物241-1和第一导电通孔281。
镀覆引线221-1、221-2和221-3中的每一个可以被设置为连接到诸如电源线或接地面之类的非信号线。例如，镀覆引线221-1、221-2和221-3中的第一镀覆引线221-1可以从镀覆总线229分支出来并且可以连接到第二导线260P。第二导线260P可以包括第二迹线图案262-1、第二接合指状物242-1和第二导电通孔282。第二导线260P可以构成用于向半导体芯片230提供电源电压的第一电源线。镀覆引线221-1、221-2和221-3中的第二镀覆引线221-2可以被设置为将镀覆总线229连接到接地平面262-2。镀覆引线221-1、221-2和221-3中的第三镀覆引线221-3可以被设置为将第二电源线连接到镀覆总线229。
第一镀覆引线221-1、第二镀覆引线221-1和第三镀覆引线221-3可以被设置为在封装基板200的基体层的第一表面211上仅连接到电源线和接地平面。相反，图13所示的封装基板300的顶部电路布局301包括从镀覆总线329分支出的许多镀覆引线322。在顶部电路布局301中，镀覆引线322可以与分别电连接到封装基板300上所安装的半导体芯片330的信号线362连接。由此，镀覆引线322的数目可以远大于镀覆引线221-1、221-2和221-3的数目。
分别连接到信号线362的镀覆引线322可以在半导体封装件操作时充当与不希望的传输线对应的短截线。因此，当信号被输入到半导体芯片330或者从半导体芯片330输出时，镀覆引线322会引起不希望的信号反射，从而使半导体封装件的信号完整性劣化。
从图12和图13能够看出，镀覆引线221-1、221-2和221-3的数目远小于镀覆引线322的数目。也就是说，与封装基板300中所包括的镀覆引线322的总长度相比，封装基板200中所包括的镀覆引线221-1、221-2和221-3的总长度可以显著减小。此外，图12中的镀覆引线221-1、221-2和221-3可以不与信号线260S电连接。因此，可以防止镀覆引线221-1、221-2和221-3充当短截线。
根据实施方式，可以显著减少设置在半导体封装件中的镀覆引线的数目。也就是说，可以减少设置在半导体封装件的封装基板上的镀覆引线的数目。这可以导致镀覆引线的总长度减小。因此，镀覆引线使半导体封装件的操作特性或信号完整性劣化可得到抑制。半导体封装件的封装基板可以被配置为防止或抑制ECM现象。
图14是示出包括采用根据实施方式的半导体封装件中的至少一个的存储卡7800在内的电子系统的框图。存储卡7800包括诸如非易失性存储器装置之类的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读取所存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据实施方式的至少一个封装件。
存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，使得响应于来自主机7830的读取/写入请求而读出所存储的数据或对数据进行存储。
图15是示出包括根据实施方式的半导体封装件中的至少一个的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动的路径的总线8715彼此联接。
在一个实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同功能的逻辑装置。控制器8711或存储器8713可以包括根据本公开的实施方式的一个或更多个半导体封装件。输入/输出装置8712可以包括从小键盘、键盘、显示设备和触摸屏等中选择的至少一个。存储器8713是用于存储数据的设备。存储器8713可以存储要由控制器8711执行的数据和/或命令等。
存储器8713可以包括诸如DRAM之类的易失性存储器装置和/或诸如闪存之类的非易失性存储器装置。例如，闪存可以被安装到诸如移动终端或台式计算机之类的信息处理系统。闪存可以构成固态盘(SSD)。在这种情况下，电子系统8710可以将大量数据稳定地存储在闪存系统中。
电子系统8710还可以包括被配置为向通信网络发送数据以及从通信网络接收数据的接口8714。接口8714可以是有线或无线类型。例如，接口8714可以包括天线或者有线或无线收发器。
电子系统8710可以被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板电脑、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统以及信息发送/接收系统中的任意一个。
如果电子系统8710是能够执行无线通信的设备，则电子系统8710可以在使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDAM(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信系统中使用。
已经出于示例性目的公开了本公开的实施方式。本领域技术人员将理解的是，在不脱离本公开和所附权利要求的范围和精神的情况下，可以进行各种修改、添加和替换。
相关申请的交叉引用
本申请要求分别于2018年2月1日提交的韩国申请No.10-2018-0013120和于2018年9月19日提交的韩国申请No.10-2018-0112409的优先权，所述韩国专利申请通过引用全部合并于本文中。

Claims (26)

1.一种半导体封装件，该半导体封装件包括：
半导体芯片；以及
封装基板，在所述封装基板上安装有所述半导体芯片，
其中，所述封装基板包括：
基体层，所述基体层具有彼此相反的第一表面和第二表面；
第一接合指状物，所述第一接合指状物被设置在所述基体层的所述第一表面上；
镀覆引线，所述镀覆引线以与所述第一接合指状物间隔开的方式设置在所述基体层的所述第一表面上；
第一导电通孔，所述第一导电通孔被设置为基本穿透所述基体层并且电连接到所述第一接合指状物；
第二导电通孔，所述第二导电通孔被设置为基本穿透所述基体层并且电连接到所述镀覆引线；
第一球焊座和第二球焊座，所述第一球焊座和所述第二球焊座被设置在所述基体层的所述第二表面上并且分别连接到所述第一导电通孔和所述第二导电通孔；
第一剩余部，所述第一剩余部电连接到所述第一导电通孔；
第二剩余部，所述第二剩余部电连接到所述第二导电通孔；以及
开孔，所述开孔联接在所述第一剩余部和所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开，
其中，所述第一球焊座电连接到所述第一剩余部，所述第二球焊座电连接到所述第二剩余部，并且
其中，所述第一球焊座和所述第二球焊座二者联接到基本相同的操作电压。
2.根据权利要求1所述的半导体封装件，该半导体封装件还包括：
第一镀覆层，所述第一镀覆层形成在所述第一接合指状物上；以及
第二镀覆层，所述第二镀覆层形成在所述第一球焊座和所述第二球焊座上。
3.根据权利要求1所述的半导体封装件，其中，所述第二导电通孔通过所述开孔与所述第一导电通孔电分离，并且
所述镀覆引线通过所述开孔与所述第一接合指状物电分离。
4.根据权利要求1所述的半导体封装件，该半导体封装件还包括第二接合指状物，所述第二接合指状物以与所述第一接合指状物间隔开并且电连接到所述镀覆引线的方式设置在所述基体层的所述第一表面上。
5.根据权利要求4所述的半导体封装件，
其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片提供电源电压的电源线；并且
其中，所述第一球焊座、所述第一导电通孔和所述第一接合指状物构成被配置为向所述半导体芯片传输数据信号、地址信号和命令信号中的至少一个的信号线。
6.根据权利要求4所述的半导体封装件，
其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片传输数据输入/输出的信号线；并且
其中，所述第一球焊座、所述第一导电通孔和所述第一接合指状物构成被配置为向所述半导体芯片提供输出级漏极电源电压的电源线。
7.根据权利要求4所述的半导体封装件，
其中，所述第一球焊座、所述第一导电通孔和所述第一接合指状物构成被配置为向所述半导体芯片提供接地电压的第一接地线；并且
其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片提供另一接地电压的第二接地线。
8.根据权利要求4所述的半导体封装件，
其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片传输第一数据输入/输出的第一信号线；并且
其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片传输第二数据输入/输出的第二信号线。
9.根据权利要求4所述的半导体封装件，该半导体封装件还包括：
第一迹线图案，所述第一迹线图案被设置在所述基体层的所述第一表面上，以将所述第一接合指状物连接到所述第一导电通孔；以及
第二迹线图案，所述第二迹线图案与所述第一迹线图案间隔开，并且将所述第二接合指状物连接到所述第二导电通孔。
10.根据权利要求9所述的半导体封装件，该半导体封装件还包括：
第三接合指状物和第四接合指状物，所述第三接合指状物和第四接合指状物以与所述第一接合指状物和所述第二接合指状物间隔开并且彼此间隔开的方式设置在所述基体层的所述第一表面上；
第三导电通孔和第四导电通孔，所述第三导电通孔和所述第四导电通孔与所述第一导电通孔和所述第二导电通孔间隔开；
第三迹线图案，所述第三迹线图案将所述第三接合指状物连接到所述第三导电通孔；以及
第四迹线图案，所述第四迹线图案将所述第四接合指状物连接到所述第四导电通孔。
11.根据权利要求10所述的半导体封装件，该半导体封装件还包括第三剩余部，所述第三剩余部联接在所述第三导电通孔与所述开孔之间，
其中，所述开孔将所述第一剩余部和所述第二剩余部与所述第三剩余部间隔开。
12.一种半导体封装件，该半导体封装件包括：
半导体芯片；以及
封装基板，在所述封装基板上安装有所述半导体芯片，
其中，所述封装基板包括：
基体层，所述基体层具有彼此相反的第一表面和第二表面；
第一层的多个导线，所述第一层的多个导线被设置在所述基体层的所述第一表面上；
第二层的多个导线，所述第二层的多个导线被设置在所述基体层的所述第二表面上，并且电连接到所述第一层的多个导线中的相应导线；
镀覆引线，所述镀覆引线电连接到所述第一层的多个导线中的第一导线；
第一剩余部，所述第一剩余部电联接到所述第二层的多个导线中的第二导线；
第二剩余部，所述第二剩余部电联接到所述第二层的多个导线中的第三导线；以及
开孔，所述开孔联接在所述第一剩余部与所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开，
其中，所述第二导线和所述第三导线二者是导线并且联接到基本相同的操作电压。
13.根据权利要求12所述的半导体封装件，
其中，所述第二导线被配置为用作向所述半导体芯片传输数据信号、地址信号和命令信号中的至少一个的信号线；并且
其中，所述第三导线被配置为用作向所述半导体芯片提供电源电压的电源线。
14.根据权利要求12所述的半导体封装件，
其中，所述第二导线被配置为用作第一接地线并且被配置为向所述半导体芯片提供第一接地电压；并且
其中，所述第三导线被配置为用作第二接地线并且被配置为向所述半导体芯片提供第二接地电压。
15.根据权利要求12所述的半导体封装件，
其中，所述第二导线被配置为向所述半导体芯片传输数据输入/输出；并且
其中，所述第三导线被配置为向所述半导体芯片提供输出级漏极电源电压。
16.根据权利要求12所述的半导体封装件，
其中，所述第二导线被配置为用作向所述半导体芯片传输数据信号、地址信号和命令信号中的至少一个的第一信号线；并且
其中，所述第三导线被配置为用作第二信号线。
17.根据权利要求12所述的半导体封装件，该半导体封装件还包括：
第一镀覆层，所述第一镀覆层形成在所述第一层的多个导线中的每一个的一部分上；以及
第二镀覆层，所述第二镀覆层形成在所述第二层的多个导线中的每一个的一部分上。
18.一种半导体封装件，该半导体封装件包括：
半导体芯片；以及
封装基板，在所述封装基板上安装有所述半导体芯片，
其中，所述封装基板包括：
基体层，所述基体层具有彼此相反的第一表面和第二表面；
第一组导线和第二组导线，所述第一组导线和所述第二组导线被设置在所述基体层的所述第一表面上；
第三组导线，所述第三组导线被设置在所述基体层的所述第二表面上并且电连接到所述第一组导线中的相应导线；
第四组导线，所述第四组导线被设置在所述基体层的所述第二表面上并且电连接到所述第二组导线中的相应导线；
第一镀覆引线，所述第一镀覆引线连接到所述第一组导线中的第一导线；
第二镀覆引线，所述第二镀覆引线连接到所述第二组导线中的第二导线；
第一开孔，所述第一开孔联接在第一剩余部与第二剩余部之间，以将所述第一剩余部和所述第二剩余部间隔开，并且使所述第三组导线彼此电断开；以及
第二开孔，所述第二开孔联接在第三剩余部与第四剩余部之间，以将所述第三剩余部和所述第四剩余部间隔开，并且使所述第四组导线彼此电断开，
其中，所述第一剩余部和所述第二剩余部二者是导线并且联接至第一操作电压，并且
其中，所述第三剩余部和所述第四剩余部二者是另一导线并且联接至与所述第一操作电压不同的第二操作电压。
19.根据权利要求18所述的半导体封装件，
其中，所述第一剩余部与被配置为向所述半导体芯片传输数据信号、地址信号和命令信号中的至少一个的信号线连接；并且
其中，所述第二剩余部与被配置为向所述半导体芯片提供电源电压的电源线连接。
20.根据权利要求18所述的半导体封装件，
其中，所述第一剩余部与被配置为向所述半导体芯片传输数据输入/输出的信号线连接；并且
其中，所述第二剩余部与被配置为向所述半导体芯片提供输出级漏极电源电压的电源线连接。
21.根据权利要求18所述的半导体封装件，
其中，所述第一剩余部与向所述半导体芯片传输数据信号、地址信号和命令信号中的至少一个的第一信号线连接；并且
其中，所述第二剩余部与第二信号线连接。
22.根据权利要求18所述的半导体封装件，
其中，所述第三剩余部与被配置为向所述半导体芯片提供第一接地电压的第一接地线连接；并且
其中，所述第四剩余部与被配置为向所述半导体芯片提供第二接地电压的第二接地线连接。
23.一种形成半导体封装件的方法，该方法包括以下步骤：
形成具有第一表面和第二表面彼此相反的基体层的封装基板；
在所述封装基板上安装半导体芯片；
在所述基体层的所述第一表面上设置第一接合指状物；
在所述基体层的所述第一表面上以与所述第一接合指状物间隔开的方式设置镀覆引线；
设置基本穿透所述基体层以与所述第一接合指状物电连接的第一导电通孔；
设置基本穿透所述基体层以与所述镀覆引线电连接的第二导电通孔；
在所述基体层的所述第二表面上设置第一球焊座和第二球焊座，并使所述第一球焊座和所述第二球焊座分别与所述第一导电通孔和所述第二导电通孔连接；
在所述基体层的所述第二表面上设置第一临时桥接线，以将所述第一导电通孔电连接到所述第二导电通孔；以及
形成穿透所述第一临时桥接线上的电介质层并将所述第一临时桥接线切割开的开孔，以提供彼此间隔开的第一剩余部和第二剩余部，
其中，所述第一球焊座电联接到所述第一剩余部，并且所述第二球焊座电联接到所述第二剩余部。
24.根据权利要求23所述的方法，该方法还包括以下步骤：
在所述基体层的所述第一表面上以与所述第一接合指状物间隔开并电连接到所述镀覆引线的方式设置第二接合指状物；
在所述基体层的所述第一表面上以与所述第一接合指状物和所述第二接合指状物间隔开的方式设置第三接合指状物；
设置第三导电通孔以基本穿透所述基体层并通过迹线图案与所述第三接合指状物电连接；
设置第二临时桥接线以将所述第三导电通孔电连接到所述第一临时桥接线；以及利用所述开孔切割所述第一临时桥接线和所述第二临时桥接线的接合部，以提供所述第二临时桥接线的与所述第一剩余部和所述第二剩余部间隔开的剩余部。
25.一种形成半导体封装件的方法，该方法包括以下步骤：
形成具有第一表面和第二表面彼此相反的基体层的封装基板；
在所述封装基板上安装半导体芯片；
在所述基体层的所述第一表面上设置第一层的多个导线；
在所述基体层的所述第二表面上设置第二层的多个导线，所述第二层的多个导线电连接到所述第一层的多个导线中的相应导线；
将镀覆引线电连接到所述第一层的多个导线中的第一导线；
利用临时桥接线将所述第二层的多个导线彼此电连接；以及
形成穿透所述临时桥接线上的电介质层并将所述临时桥接线切割开的开孔，以提供彼此间隔开的第一剩余部和第二剩余部，
其中，所述第二层的多个导线中的第二导线电联接到所述第一剩余部，并且所述第二层的多个导线中的第三导线电联接到所述第二剩余部。
26.一种形成半导体封装件的方法，该方法包括以下步骤：
形成具有第一表面和第二表面彼此相反的基体层的封装基板；
在所述封装基板上安装半导体芯片；
在所述基体层的所述第一表面上设置第一组导线和第二组导线；
在所述基体层的所述第二表面上设置第三组导线，并将所述第三组导线电连接到所述第一组导线中的相应导线；
在所述基体层的所述第二表面上设置第四组导线，并将所述第四组导线电连接到所述第二组导线中的相应导线；
将第一镀覆引线连接到所述第一组导线中的第一导线；
将第二镀覆引线连接到所述第二组导线中的第二导线；
设置第一组临时桥接线以将所述第三组导线彼此电连接；
设置第二组临时桥接线以将所述第四组导线彼此电连接；
形成穿透所述第一组临时桥接线上的电介质层并将所述第一组临时桥接线中的一条临时桥接线切割开的第一开孔，以提供彼此间隔开的第一剩余部和第二剩余部；以及
形成穿透所述电介质层并将所述第一组临时桥接线中的另一条临时桥接线切割开的第二开孔，以提供彼此间隔开的第三剩余部和第四剩余部。
CN201811519533.5A 2018-02-01 2018-12-12 半导体封装件和形成半导体封装件的方法 Active CN110112116B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180013120 2018-02-01
KR10-2018-0013120 2018-02-01
KR10-2018-0112409 2018-09-19
KR1020180112409A KR20190093488A (ko) 2018-02-01 2018-09-19 반도체 패키지

Publications (2)

Publication Number Publication Date
CN110112116A true CN110112116A (zh) 2019-08-09
CN110112116B CN110112116B (zh) 2023-06-06

Family

ID=67392371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811519533.5A Active CN110112116B (zh) 2018-02-01 2018-12-12 半导体封装件和形成半导体封装件的方法

Country Status (3)

Country Link
US (2) US10950512B2 (zh)
KR (1) KR102708729B1 (zh)
CN (1) CN110112116B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123075A (zh) * 2019-12-30 2020-05-08 武汉新芯集成电路制造有限公司 封装器件的失效分析方法
WO2022156133A1 (zh) * 2021-01-21 2022-07-28 长鑫存储技术有限公司 封装基板以及封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112116B (zh) * 2018-02-01 2023-06-06 爱思开海力士有限公司 半导体封装件和形成半导体封装件的方法
DE102018006625A1 (de) * 2018-08-22 2020-02-27 Gentherm Gmbh Schaltungsmodell aus mehreren elektrisch leitend miteinander verbundenen Komponenten sowie Verfahren zur Herstellung eines solchen Schaltungsmoduls
KR20210045876A (ko) * 2019-10-17 2021-04-27 에스케이하이닉스 주식회사 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994222A (en) * 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
US20060076677A1 (en) * 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
US20070292993A1 (en) * 2006-06-14 2007-12-20 Tetsuhara Tanoue Manufacturing Method of Semiconductor Device
JP2010109425A (ja) * 2008-10-28 2010-05-13 Citizen Electronics Co Ltd エレクトレットコンデンサマイクロホン
WO2011148740A1 (ja) * 2010-05-27 2011-12-01 オムロン株式会社 音響センサ、音響トランスデューサ、該音響トランスデューサを利用したマイクロフォン、および音響トランスデューサの製造方法
US20140002935A1 (en) * 2012-06-27 2014-01-02 Mediatek Inc. Sgs or gsgsg pattern for signal transmitting channel, and pcb assembly, chip package using such sgs or gsgsg pattern
US20160300787A1 (en) * 2015-04-13 2016-10-13 SK Hynix Inc. Substrates and semiconductor packages including the same, electronic systems including the semiconductor packages, and memory cards including the semiconductor packages
CN107556740A (zh) * 2016-07-01 2018-01-09 味之素株式会社 树脂组合物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319750B1 (en) 2000-11-14 2001-11-20 Siliconware Precision Industries Co., Ltd. Layout method for thin and fine ball grid array package substrate with plating bus
US6617524B2 (en) 2001-12-11 2003-09-09 Motorola, Inc. Packaged integrated circuit and method therefor
JP2003243564A (ja) * 2002-02-08 2003-08-29 Samsung Electro Mech Co Ltd プリント回路基板ストリップのメッキのための設計方法及びこれを用いた半導体チップパッケージの製造方法
TWM267628U (en) 2004-12-06 2005-06-11 Pixart Imaging Inc Packaging structure with drill holes formed directly below an underfill layer
US7804177B2 (en) 2006-07-26 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based thin substrate and packaging schemes
KR100891334B1 (ko) 2007-05-25 2009-03-31 삼성전자주식회사 회로기판, 이를 구비하는 반도체 패키지, 회로기판의제조방법 및 반도체 패키지 제조방법
US7884481B2 (en) 2007-08-02 2011-02-08 Mediatek Inc. Semiconductor chip package and method for designing the same
KR101207273B1 (ko) * 2010-09-03 2012-12-03 에스케이하이닉스 주식회사 임베디드 패키지 및 그 형성방법
CN202435705U (zh) 2011-12-12 2012-09-12 汕头超声印制板（二厂）有限公司 耐电化学迁移的电路板
KR20160010246A (ko) 2014-07-17 2016-01-27 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20160141278A (ko) * 2015-05-29 2016-12-08 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
CN110112116B (zh) * 2018-02-01 2023-06-06 爱思开海力士有限公司 半导体封装件和形成半导体封装件的方法
CN110112117A (zh) * 2018-02-01 2019-08-09 爱思开海力士有限公司 半导体封装

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994222A (en) * 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
US20060076677A1 (en) * 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
US20070292993A1 (en) * 2006-06-14 2007-12-20 Tetsuhara Tanoue Manufacturing Method of Semiconductor Device
JP2010109425A (ja) * 2008-10-28 2010-05-13 Citizen Electronics Co Ltd エレクトレットコンデンサマイクロホン
WO2011148740A1 (ja) * 2010-05-27 2011-12-01 オムロン株式会社 音響センサ、音響トランスデューサ、該音響トランスデューサを利用したマイクロフォン、および音響トランスデューサの製造方法
US20140002935A1 (en) * 2012-06-27 2014-01-02 Mediatek Inc. Sgs or gsgsg pattern for signal transmitting channel, and pcb assembly, chip package using such sgs or gsgsg pattern
US20160300787A1 (en) * 2015-04-13 2016-10-13 SK Hynix Inc. Substrates and semiconductor packages including the same, electronic systems including the semiconductor packages, and memory cards including the semiconductor packages
CN107556740A (zh) * 2016-07-01 2018-01-09 味之素株式会社 树脂组合物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123075A (zh) * 2019-12-30 2020-05-08 武汉新芯集成电路制造有限公司 封装器件的失效分析方法
CN111123075B (zh) * 2019-12-30 2022-04-22 武汉新芯集成电路制造有限公司 封装器件的失效分析方法
WO2022156133A1 (zh) * 2021-01-21 2022-07-28 长鑫存储技术有限公司 封装基板以及封装结构

Also Published As

Publication number Publication date
KR102708729B1 (ko) 2024-09-24
KR20190093504A (ko) 2019-08-09
US20210159137A1 (en) 2021-05-27
US20190237376A1 (en) 2019-08-01
US10950512B2 (en) 2021-03-16
US11557523B2 (en) 2023-01-17
CN110112116B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
CN110112116A (zh) 半导体封装件和形成半导体封装件的方法
TWI732985B (zh) 包含堆疊晶片的半導體封裝
CN111490029B (zh) 包括桥接管芯的半导体封装
CN107316853B (zh) 半导体封装件
CN107464804B (zh) 包括散热器的半导体封装及其制造方法
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
CN106057788A (zh) 具有中介层的半导体封装及其制造方法
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
TWI713184B (zh) 包含直通模製球連接體的半導體封裝以及其製造方法
US20200035649A1 (en) Semiconductor package
CN110112117A (zh) 半导体封装
TWI821361B (zh) 半導體封裝件
CN111524879B (zh) 具有层叠芯片结构的半导体封装
TWI766130B (zh) 半導體封裝和形成半導體封裝的方法
US9412716B2 (en) Semiconductor package and method for manufacturing the same
CN105990369A (zh) 半导体存储装置
CN113921513A (zh) 包括层叠的半导体芯片的半导体封装
TWI766132B (zh) 半導體封裝
TW201935584A (zh) 半導體封裝
US10879160B2 (en) Semiconductor package with packaging substrate
CN106206335B (zh) 具有悬垂部分的半导体封装及其制造方法
TW202310278A (zh) 半導體封裝件
CN114639652A (zh) 包括层叠的半导体芯片的半导体封装件及其制造方法
CN114695291A (zh) 包括贯通电极的半导体芯片和包括其的半导体封装
CN114639664A (zh) 包括层叠的半导体芯片的半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant