CN111123075B - 封装器件的失效分析方法 - Google Patents

Abstract

本发明提供了一种封装器件的失效分析方法，包括：提供一包括自下向上的封装基体层、芯片主体层和封装盖板层的封装器件，封装基体层中的每条导电线路与对应的外接测试点电性连接，芯片主体层中的每个焊盘与对应的导电线路电性连接；获取每个焊盘通过对应的导电线路与对应的外接测试点之间的电性连接关系；通过外接测试点对芯片主体层进行电性测试，以获取电性测试出现异常的电性连接关系；以及，根据电性测试出现异常的电性连接关系，抓取芯片主体层中的热点，并在芯片主体层的顶表面标记热点的位置。本发明的技术方案使得能够在无损的条件下快速且准确地找到热点的位置，进而使得能够对芯片主体层进行快速且有效的失效分析。

Description

封装器件的失效分析方法

技术领域

本发明涉及集成电路制造领域，特别涉及一种封装器件的失效分析方法。

背景技术

芯片尺寸封装(CSP，chip scale package)器件包括自上而下的封装盖板层、芯片主体层和封装基体层。目前，对芯片尺寸封装器件中的芯片进行失效分析的方法包括两种：一种是通过正面物理研磨法去除芯片主体层上的封装盖板层，以裸露出芯片主体层的顶表面的测试焊盘(test pad)；另一种是通过化学煮酸法去除封装盖板层和封装基体层，以裸露出芯片主体层，从而使得芯片主体层顶表面的测试焊盘和底表面的焊接焊盘(bondingpad)均裸露出来。但是，上述两种方法都会对芯片主体层造成损伤，进而导致无法定位到失效位置。其中，物理研磨法会研磨损伤芯片主体层的顶表面的测试焊盘和芯片主体层的顶表面上的其它结构；化学煮酸法中的酸会与测试焊盘和焊接焊盘发生反应，这两种方法都会造成导电介质被去除，导致无法对测试焊盘和/或焊接焊盘进行扎针测试，进而无法定位到失效的位置。

因此，需要提出一种新的失效分析的方法，以准确定位失效的位置，进而使得能够对芯片进行有效的失效分析。

发明内容

本发明的目的在于提供一种封装器件的失效分析方法，使得能够在无损的条件下快速且准确地找到所述热点的位置，进而使得能够对所述芯片主体层进行快速且有效的失效分析。

为实现上述目的，本发明提供了一种封装器件的失效分析方法，包括：

提供一封装器件，所述封装器件包括自下向上的封装基体层、芯片主体层和封装盖板层，所述封装基体层具有多条导电线路和多个外接测试点，且每条所述导电线路与对应的所述外接测试点电性连接；所述芯片主体层具有多个焊盘，且每个所述焊盘与对应的所述导电线路电性连接；

获取每个所述焊盘通过对应的所述导电线路与对应的所述外接测试点之间的电性连接关系；

通过所述外接测试点对所述芯片主体层进行电性测试，以获取电性测试出现异常的所述电性连接关系；

根据电性测试出现异常的所述电性连接关系，抓取所述芯片主体层中的热点，并在所述芯片主体层的顶表面标记所述热点的位置；以及，

去除所述封装盖板层，并根据所述热点的位置对所述芯片主体层进行失效分析。

可选的，所述焊盘包括焊接焊盘和测试焊盘，所述焊接焊盘与所述测试焊盘电性连接，所述焊接焊盘与对应的所述导电线路电性连接。

可选的，所述芯片主体层还包括介质层，所述介质层将所述焊盘的顶表面暴露出来；所述热点的位置标记在所述介质层的顶表面。

可选的，通过对所述封装器件进行透视扫描，以获取每个所述焊盘通过对应的所述导电线路与对应的所述外接测试点之间的电性连接关系。

可选的，获取电性测试出现异常的所述电性连接关系的步骤包括：

将一个所述外接测试点接地且另一个所述外接测试点接入电压，以与对应的所述导电线路和所述焊盘构成测试回路；以及，

测试每个所述测试回路的电流随电压的变化关系，以获取电流随电压的变化出现异常的所述测试回路，进而获得电性测试出现异常的所述电性连接关系。

可选的，根据电性测试出现异常的所述电性连接关系，抓取所述芯片主体层中的热点的步骤包括：提供一个固定电压给电性测试出现异常的所述电性连接关系中的外接测试点，采用热点机台抓取所述热点。

可选的，在所述芯片主体层的顶表面标记所述热点的位置的步骤包括：采用热点机台调节激光的聚焦点，以使得激光穿过所述封装盖板层后聚焦在所述芯片主体层的顶表面，进而采用激光在所述芯片主体层的顶表面上的所述热点的位置外围打上至少三个标记，以定位所述热点在所述芯片主体层的顶表面上的位置。

可选的，所述热点的位置为直径不超过3μm的范围。

可选的，去除所述封装盖板层的方法包括：对所述封装盖板层进行研磨，或者，采用加热的酸性溶液去除所述封装盖板层。

可选的，根据所述热点的位置对所述芯片主体层进行失效分析的步骤包括：

从靠近所述热点的位置处开始对所述芯片主体层进行多次切割，且在每次切割的同时对切割面进行观察，直至切割到缺陷位置；以及，

对所述芯片主体层进行减薄，以对所述缺陷位置处的切割面进行形貌检测。

与现有技术相比，本发明提供的封装器件的失效分析方法通过提供一封装器件，所述封装器件包括自下向上的封装基体层、芯片主体层和封装盖板层，所述封装基体层具有多条导电线路和多个外接测试点，且每条所述导电线路与对应的所述外接测试点电性连接；所述芯片主体层具有多个焊盘，且每个所述焊盘与对应的所述导电线路电性连接；获取每个所述焊盘通过对应的所述导电线路与对应的所述外接测试点之间的电性连接关系；通过所述外接测试点对所述芯片主体层进行电性测试，以获取电性测试出现异常的所述电性连接关系；以及，根据电性测试出现异常的所述电性连接关系，抓取所述芯片主体层中的热点，并在所述芯片主体层的顶表面标记所述热点的位置，使得能够在无损的条件下快速且准确地找到所述热点的位置，进而使得在去除所述封装盖板层之后能够对所述芯片主体层进行快速且有效的失效分析。

附图说明

图1是一种封装器件的剖面结构示意图；

图2是本发明一实施例的封装器件的失效分析方法的流程图；

图3是本发明一实施例的封装器件的X-ray图；

图4是本发明一实施例的封装器件中的焊接焊盘的位置示意图；

图5是本发明一实施例的封装器件中的热点位置的示意图。

其中，附图1～5的附图标记说明如下：

11-封装盖板层；111-封装胶层；112-表面玻璃层；12-芯片主体层；1200-像素区；1201-外围区；121-承载芯片；1211-第一衬底；1212-第一介质层；1213-第二介质层；1214-第三介质层；1215-第一金属互连结构；1216-焊接焊盘；122-器件芯片；1221-第二衬底；1222-第四介质层；1223-第五介质层；1224-第二金属互连结构；1225-测试焊盘；123-图形化的介质层；124-颜色过滤层；125-导电插栓；13-封装基体层；131-基体层；1311-导电线路；132-外接测试点；14-热点；15-标记。

具体实施方式

一种封装器件的剖面结构如图1所示，图1中的封装器件为芯片尺寸封装的背照式影像传感器的部分区域，从图1中可看出，封装器件包括自上向下形成的封装盖板层11、芯片主体层12和封装基体层13。

其中，芯片主体层12包括自下向上键合形成的承载芯片121和器件芯片122，且承载芯片121与器件芯片122以正面对正面进行键合，承载芯片121的背面朝向封装基体层13，器件芯片122的背面朝向封装盖板层11，承载芯片121与器件芯片122均包括衬底以及形成于衬底上的多层的介质层和多层的金属互连结构等结构(例如器件芯片122中还包括栅极结构)。从图1中可看出，承载芯片121包括第一衬底1211以及依次形成于第一衬底1211上的第一介质层1212、第二介质层1213和第三介质层1214，还包括形成于各层介质层中的第一金属互连结构1215；器件芯片122包括第二衬底1221以及依次形成于第二衬底1221上的第四介质层1222和第五介质层1223，还包括形成于各层介质层中的第二金属互连结构1224；承载芯片121与器件芯片122的键合界面即是第三介质层1214与第五介质层1223的交界面，且第一金属互连结构1215与第二金属互连结构1224通过键合界面电性连接(第一金属互连结构1215与第二金属互连结构1224均可以理解为包括多层的金属互连线，且各层的金属互连线之间通过导电插栓电性连接)。键合之后，器件芯片122的第二衬底1221中以及器件芯片122的背面上还形成有图形化的介质层123等结构(例如形成于图形化的介质层123中的导电插栓125)。并且，芯片主体层12包括像素区1200和包围像素区1200的外围区1201，在外围区1201的承载芯片121中形成有焊接焊盘1216，且第一衬底1211的底表面将焊接焊盘1216暴露出来；在外围区1201的器件芯片122和图形化的介质层123中形成有测试焊盘1225，且图形化的介质层123的顶表面将测试焊盘1225暴露出来，焊接焊盘1216与测试焊盘1225的位置一一对应，且二者通过第一金属互连结构1215和第二金属互连结构1224实现电性连接；在像素区1200的部分厚度的图形化的介质层123中还形成有颜色过滤层124，图形化的介质层123的顶表面与颜色过滤层124的顶表面齐平。

封装盖板层11包括自下向上覆盖于外围区1201上的封装胶层111和覆盖于整个芯片主体层12上的表面玻璃层112，其中，像素区1200的芯片主体层12与表面玻璃层112之间是空气。

封装基体层13包括自上向下形成的基体层131和多个外接测试点132(例如锡球)，其中基体层131中包含有多条导电线路1311，每个外接测试点132通过对应的导电线路1311与对应的焊接焊盘1216实现电性连接。当然，外接测试点132下方还可焊接有电路板(未图示)。

从上述封装器件的结构可知，当封装盖板层11和封装基体层13被去除之后，测试焊盘1225和焊接焊盘1216均会被裸露出来，通过物理研磨法或化学煮酸法均会导致测试焊盘1225和焊接焊盘1216的结构受损，进而无法对芯片主体层12进行电性测试，从而无法定位失效的位置。因此，本发明提出了一种封装器件的失效分析方法，能够准确定位失效位置，进而使得能够对封装器件进行有效的失效分析。

为使本发明的目的、优点和特征更加清楚，以下结合附图1～5对本发明提出的封装器件的失效分析方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明一实施例提供一种封装器件的失效分析方法，参阅图2，图2是本发明一实施例的封装器件的失效分析方法的流程图，所述封装器件的失效分析方法包括：

步骤S1，提供一封装器件，所述封装器件包括自下向上的封装基体层、芯片主体层和封装盖板层，所述封装基体层具有多条导电线路和多个外接测试点，且每条所述导电线路与对应的所述外接测试点电性连接；所述芯片主体层具有多个焊盘，且每个所述焊盘与对应的所述导电线路电性连接；

步骤S2，获取每个所述焊盘通过对应的所述导电线路与对应的所述外接测试点之间的电性连接关系；

步骤S3，通过所述外接测试点对所述芯片主体层进行电性测试，以获取电性测试出现异常的所述电性连接关系；

步骤S4，根据电性测试出现异常的所述电性连接关系，抓取所述芯片主体层中的热点，并在所述芯片主体层的顶表面标记所述热点的位置；

步骤S5，去除所述封装盖板层，并根据所述热点的位置对所述芯片主体层进行失效分析。

下面更为详细的介绍本实施例提供的封装器件的失效分析方法。

按照步骤S1，提供一封装器件，所述封装器件包括自下向上的封装基体层、芯片主体层和封装盖板层。所述封装基体层具有多条导电线路和多个外接测试点，且每条所述导电线路与对应的所述外接测试点电性连接；所述芯片主体层具有多个焊盘，且每个所述焊盘与对应的所述导电线路电性连接。所述芯片主体层还包括介质层，所述介质层将所述焊盘的顶表面暴露出来，后续抓取的所述热点的位置可以标记在所述介质层的顶表面；其中，所述焊盘可以包括焊接焊盘和测试焊盘，所述焊接焊盘与所述测试焊盘电性连接，所述焊接焊盘与对应的所述导电线路电性连接，所述介质层将所述测试焊盘的顶表面暴露出来。

另外，所述芯片主体层可以包括单片芯片，或者包括至少两片芯片键合形成的堆叠芯片。当所述芯片主体层包括单片芯片时，所述介质层形成于所述单片芯片中的衬底上，所述介质层将所述测试焊盘的顶表面暴露出来，所述衬底将所述焊接焊盘的底表面暴露出来，且所述测试焊盘和所述焊接焊盘均形成于所述单片芯片的外围；当所述芯片主体层包括至少两片芯片键合形成的堆叠芯片时，所述介质层形成于所述堆叠芯片的顶表面上，所述介质层将所述测试焊盘的顶表面暴露出来，所述堆叠芯片中的最底部芯片中的衬底将所述焊接焊盘的底表面暴露出来，且所述测试焊盘和所述焊接焊盘均形成于所述堆叠芯片的外围。另外，所述介质层中可以包含颜色过滤层，也可以不包含颜色过滤层。其中，当所述芯片主体层为背照式影像传感器(BSI)芯片时，所述芯片主体层可以包括像素区和外围区，所述颜色过滤层位于所述像素区的所述堆叠芯片的顶表面上的介质层中，以用于对光线进行过滤处理。

下面以所述封装器件为芯片尺寸封装的背照式影像传感器为例，所述芯片主体层包括两片芯片键合形成的堆叠芯片(即承载芯片和器件芯片)，参阅图1以及图3～5，对所述封装器件的失效分析方法进行详细说明：

所述封装器件包括自下向上的封装基体层13、芯片主体层12和封装盖板层11。所述封装基体层13具有多条导电线路1311和多个外接测试点132，且每条所述导电线路1311与对应的所述外接测试点132电性连接。所述封装基体层13还具有基体层131，所述导电线路1311位于所述基体层131中，所述芯片主体层12可以通过导电固晶胶(未图示)固定在所述基体层131上，所述外接测试点132固定在所述基体层131的底表面上；所述导电线路1311的端点通过所述基体层131的顶表面和底表面暴露出来，以使得所述导电线路1311能够与所述基体层131上方的所述芯片主体层12中的焊盘电性连接，且与所述基体层131下方的所述外接测试点132电性连接。所述外接测试点132可以为锡球等导电材料。

所述芯片主体层12具有多个焊盘，且每个所述焊盘与对应的所述导电线路1311电性连接，所述焊盘用于外接电压以进行电性测试。如图1所示，所述芯片主体层12包括自下向上键合形成的承载芯片121和器件芯片122，键合界面为所述承载芯片121和器件芯片122的正面(即各种器件所在的面，与背面相对)，所述承载芯片121和器件芯片122分别由承载晶圆和器件晶圆制作而成；且所述承载芯片121和器件芯片122均包括像素区1200和包围所述像素区1200的外围区1201。所述焊盘包括焊接焊盘1216和测试焊盘1225，所述焊接焊盘1216位于所述承载芯片121的外围区1201，且所述焊接焊盘1216通过所述承载芯片121底部的第一衬底1211暴露出来，以使得所述焊接焊盘1216与对应的所述导电线路1311电性连接；所述测试焊盘1225位于所述器件芯片122的外围区1201，所述焊接焊盘1216与所述测试焊盘1225电性连接且位置一一对应，所述焊接焊盘1216与所述测试焊盘1225之间可以通过所述承载芯片121和所述器件芯片122中的金属互连结构(第一金属互连结构1215和第二金属互连结构1224等)电性连接。

所述芯片主体层12还包括位于所述器件芯片122背面的图形化的介质层123和颜色过滤层124，所述图形化的介质层123还部分形成于所述器件芯片122顶部的外围区1201的第二衬底1221中，所述测试焊盘1225形成于外围区1201的所述图形化的介质层123中且通过所述图形化的介质层123的顶表面暴露出来；所述颜色过滤层124位于所述像素区1200的部分厚度的所述图形化的介质层123中，所述颜色过滤层124的顶表面与所述颜色过滤层124外围的图形化的介质层123的顶表面齐平。在进行光学性能的测试时，所述颜色过滤层124用于对光线进行过滤处理。

所述封装盖板层11包括自下向上覆盖于所述外围区1201上的封装胶层111和覆盖于整个所述芯片主体层12上的表面玻璃层112，其中，所述像素区1200的芯片主体层12与表面玻璃层112之间是空气，也就是说，所述颜色过滤层124与所述表面玻璃层112之间没有被所述封装胶层111覆盖，且所述表面玻璃层112为透光材料，以使得所述颜色过滤层124上能够接收到光。

按照步骤S2，获取每个所述焊盘通过对应的所述导电线路1311与对应的所述外接测试点132之间的电性连接关系。可以通过对所述封装器件进行透视扫描，以获取每个所述焊盘通过对应的所述导电线路1311与对应的所述外接测试点132之间的电性连接关系。可以采用X-ray对所述封装器件进行透视扫描，如图3所示，X射线穿透所述封装盖板层11到达所述芯片主体层12和所述封装基体层13，将所述芯片主体层12中的所述焊接焊盘1216的位置(也是所述测试焊盘1225的位置)以及封装基体层13中的所述外接测试点132的位置和所述导电线路1311的位置显示出来，从图3中可看到每一条所述导电线路1311均与对应的所述焊接焊盘1216和所述外接测试点132电性连接。图4中所示的也是所述焊接焊盘1216在所述芯片主体层12上的分布位置，根据图3和图4即可获得每个所述焊接焊盘1216通过对应的所述导电线路1311与对应的所述外接测试点132之间的电性连接关系。

按照步骤S3，通过所述外接测试点132对所述芯片主体层12进行电性测试，以获取电性测试出现异常的所述电性连接关系。获取电性测试出现异常的所述电性连接关系的步骤包括：首先，将一个所述外接测试点132接地且另一个所述外接测试点132接入电压，以与对应的所述导电线路1311和所述焊盘(即所述焊接焊盘1216)构成测试回路；然后，测试每个所述测试回路的电流随电压的变化关系，以获取电流随电压的变化出现异常的所述测试回路，进而获得电性测试出现异常的所述电性连接关系。如图4所示，可将探针扎在所述外接测试点132上，一个接地(VGND)且另一个接工作电压(VDD)，通过不断变换探针测试的所述外接测试点132的位置，来对每一个所述电性连接关系对应的测试回路进行电性测试，以获取电性测试出现异常的所述测试回路，从而获得电性测试出现异常的所述电性连接关系。

按照步骤S4，根据电性测试出现异常的所述电性连接关系，抓取所述芯片主体层12中的热点，并在所述芯片主体层12的顶表面标记所述热点的位置。根据电性测试出现异常的所述电性连接关系抓取所述芯片主体层12中的热点的步骤包括：提供一个固定电压给电性测试出现异常的所述电性连接关系中的外接测试点132，采用热点机台抓取所述热点。其中，由于所述焊盘与所述芯片主体层12中的金属互连结构等导电结构电性连接，因此，在获取了电性测试出现异常的所述电性连接关系之后，与异常的所述电性连接关系中的所述焊盘电性连接的所述芯片主体层12中的金属互连结构等导电结构即可被找到；那么，在提供一个固定电压给电性测试出现异常的所述电性连接关系中的外接测试点132之后，与异常的所述电性连接关系中的所述焊盘电性连接的所述芯片主体层12中的金属互连结构等导电结构中的热点位置即可通过所述热点机台被抓到。

其中，所述热点机台包括微光显微镜(EMMI)和光束诱导电阻变化(OBIRCH)模式，微光显微镜能够提供高灵敏度非破坏性的故障定位方式，可侦测和定位非常弱的发光，由此捕捉各种器件中的缺陷或异常处所产生的漏电流可见光；光束诱导电阻变化模式是利用激光束在固定电压下的器件表面进行扫描，激光束的部分能量转化为热能，如果金属互连结构等导电结构中存在缺陷，那么，缺陷处的温度将无法迅速通过金属互连结构等导电结构传导散开，这将导致缺陷处的温度累计升高，并进一步引起金属互连结构等导电结构的电阻以及电流的变化，通过变化区域与激光束扫描位置的对应，接可以定位到缺陷位置。那么，可以采用微光显微镜和光束诱导电阻变化模式配合使用来抓取所述热点，在向电性测试出现异常的所述电性连接关系中的所述外接测试点132通入的固定电压下，采用光束诱导电阻变化模式发出的激光束对所述封装器件的顶表面进行扫描，定位到所述芯片主体层12中的缺陷位置；同时，采用微光显微镜抓取缺陷位置处所产生的漏电流可见光，从而抓到所述芯片主体层12中的所述热点。

在所述芯片主体层12的顶表面标记所述热点的位置的步骤可以包括：采用热点机台中的光束诱导电阻变化模式调节激光的聚焦点，以使得激光穿过所述封装盖板层11后聚焦在所述芯片主体层12的顶表面，进而采用激光在所述芯片主体层12的顶表面上的所述热点的位置外围打上至少三个标记，以定位所述热点在所述芯片主体层12的顶表面上的位置，为后续进一步的失效分析做准备。如图5所示，在所述芯片主体层12的顶表面上的所述热点14周围打四个标记15，以定位所述热点14的位置范围。

并且，所述热点的位置优选标记在所述图形化的介质层123的顶表面，也就是说，所述热点的位置可以标记在所述颜色过滤层124底部的或者外围的所述图形化的介质层123的顶表面上，以避免后续在去除所述封装盖板层11时，采用的酸性溶液或高温条件将所述颜色过滤层124和所述测试焊盘1225的表面损坏，进而避免激光在所述热点周围打的所述标记受到破坏；所述图形化的介质层123具有很好的耐酸性和耐高温性，使得所述图形化的介质层123上的所述标记不会受到破坏。

采用上述的步骤S1至步骤S4的方法抓取所述热点，能够在不去除所述封装盖板的情况下对所述芯片主体层中的热点进行抓取，使得能过够快速且精准地抓取到所述热点，进而使得后续能够快速且准确地找到失效位置；并且，避免了在去除所述封装盖板之后抓取热点造成的所述焊盘(即所述焊接焊盘和/或所述测试焊盘)的损坏，进而避免所述焊盘损坏导致的无法抓取到热点的问题；并且，能够将所述热点的位置缩小为直径不超过3μm的范围，进一步使得后续能够快速且精准地定位到失效的具体位置以及找到失效的原因，进而根据失效原因对器件进行改善。

按照步骤S5，去除所述封装盖板层11，并根据所述热点的位置对所述芯片主体层12进行失效分析。去除所述封装盖板层11的方法包括：对所述封装盖板层11进行研磨，或者，采用加热的酸性溶液去除所述封装盖板层11，以使得所述芯片主体层12的顶表面暴露出来。可以根据所述热点的标记位置选择合适的方法，例如，当所述热点的标记位置位于所述颜色过滤层124外围的所述图形化的介质层123的顶表面上时，可以选择加热的酸性溶液去除所述封装盖板层11，以避免采用研磨的方法时将所述图形化的介质层123的顶表面上的标记研磨掉；当所述热点的标记位置位于所述颜色过滤层124底部的所述图形化的介质层123的顶表面上时，选择加热的酸性溶液或研磨的方法去除所述封装盖板层11均可，此两种方法均不会导致所述图形化的介质层123的顶表面上的标记被去除掉。

根据所述热点的位置对所述芯片主体层12进行失效分析的步骤包括：首先，由于所述热点的位置为直径不超过3μm的范围，可以从靠近所述热点的位置处开始对所述芯片主体层12进行多次切割，可以采用聚焦离子束机台(FIB，Focused Ion Beam)进行切割，且在每次切割的同时对切割面进行观察，直至切割到缺陷位置后停止切割；然后，对所述芯片主体层12进行减薄，可以将所述芯片主体层12减薄至100nm的厚度，以使得能够将减薄后的所述芯片主体层12放入透射电子显微镜等机台中，进而能够对所述缺陷位置处的切割面进行形貌检测后找出失效的原因。

另外，上述的封装器件的失效分析方法中的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。

综上所述，本发明提供的封装器件的失效分析方法，包括：提供一封装器件，所述封装器件包括自下向上的封装基体层、芯片主体层和封装盖板层，所述封装基体层具有多条导电线路和多个外接测试点，且每条所述导电线路与对应的所述外接测试点电性连接；所述芯片主体层具有多个焊盘，且每个所述焊盘与对应的所述导电线路电性连接；获取每个所述焊盘通过对应的所述导电线路与对应的所述外接测试点之间的电性连接关系；通过所述外接测试点对所述芯片主体层进行电性测试，以获取电性测试出现异常的所述电性连接关系；根据电性测试出现异常的所述电性连接关系，抓取所述芯片主体层中的热点，并在所述芯片主体层的顶表面标记所述热点的位置；以及，去除所述封装盖板层，并根据所述热点的位置对所述芯片主体层进行失效分析。本发明的封装器件的失效分析方法能够在无损的条件下快速且准确地找到所述热点的位置，使得能够对所述芯片主体层进行快速且有效的失效分析。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种封装器件的失效分析方法，其特征在于，包括：

提供一封装器件，所述封装器件包括自下向上的封装基体层、芯片主体层和封装盖板层，所述封装基体层具有多条导电线路和多个外接测试点，且每条所述导电线路与对应的所述外接测试点电性连接；所述芯片主体层具有多个焊盘，且每个所述焊盘与对应的所述导电线路电性连接；

获取每个所述焊盘通过对应的所述导电线路与对应的所述外接测试点之间的电性连接关系；

通过所述外接测试点对所述芯片主体层进行电性测试，以获取电性测试出现异常的所述电性连接关系；

根据电性测试出现异常的所述电性连接关系，抓取所述芯片主体层中的热点，并在所述芯片主体层的顶表面标记所述热点的位置；以及，

去除所述封装盖板层，并根据所述热点的位置对所述芯片主体层进行失效分析。

2.如权利要求1所述的封装器件的失效分析方法，其特征在于，所述焊盘包括焊接焊盘和测试焊盘，所述焊接焊盘与所述测试焊盘电性连接，所述焊接焊盘与对应的所述导电线路电性连接。

3.如权利要求1所述的封装器件的失效分析方法，其特征在于，所述芯片主体层还包括介质层，所述介质层将所述焊盘的顶表面暴露出来；所述热点的位置标记在所述介质层的顶表面。

4.如权利要求1所述的封装器件的失效分析方法，其特征在于，通过对所述封装器件进行透视扫描，以获取每个所述焊盘通过对应的所述导电线路与对应的所述外接测试点之间的电性连接关系。

5.如权利要求1所述的封装器件的失效分析方法，其特征在于，获取电性测试出现异常的所述电性连接关系的步骤包括：

将一个所述外接测试点接地且另一个所述外接测试点接入电压，以与对应的所述导电线路和所述焊盘构成测试回路；以及，

测试每个所述测试回路的电流随电压的变化关系，以获取电流随电压的变化出现异常的所述测试回路，进而获得电性测试出现异常的所述电性连接关系。

6.如权利要求1所述的封装器件的失效分析方法，其特征在于，根据电性测试出现异常的所述电性连接关系，抓取所述芯片主体层中的热点的步骤包括：提供一个固定电压给电性测试出现异常的所述电性连接关系中的外接测试点，采用热点机台抓取所述热点。

7.如权利要求1所述的封装器件的失效分析方法，其特征在于，在所述芯片主体层的顶表面标记所述热点的位置的步骤包括：采用热点机台调节激光的聚焦点，以使得激光穿过所述封装盖板层后聚焦在所述芯片主体层的顶表面，进而采用激光在所述芯片主体层的顶表面上的所述热点的位置外围打上至少三个标记，以定位所述热点在所述芯片主体层的顶表面上的位置。

8.如权利要求1所述的封装器件的失效分析方法，其特征在于，所述热点的位置为直径不超过3μm的范围。

9.如权利要求1所述的封装器件的失效分析方法，其特征在于，去除所述封装盖板层的方法包括：对所述封装盖板层进行研磨，或者，采用加热的酸性溶液去除所述封装盖板层。

10.如权利要求1所述的封装器件的失效分析方法，其特征在于，根据所述热点的位置对所述芯片主体层进行失效分析的步骤包括：

从靠近所述热点的位置处开始对所述芯片主体层进行多次切割，且在每次切割的同时对切割面进行观察，直至切割到缺陷位置；以及，

对所述芯片主体层进行减薄，以对所述缺陷位置处的切割面进行形貌检测。

Images