KR20130083824A - 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR20130083824A
KR20130083824A KR1020127026320A KR20127026320A KR20130083824A KR 20130083824 A KR20130083824 A KR 20130083824A KR 1020127026320 A KR1020127026320 A KR 1020127026320A KR 20127026320 A KR20127026320 A KR 20127026320A KR 20130083824 A KR20130083824 A KR 20130083824A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit layer
wiring
inspection
layer
Prior art date
Application number
KR1020127026320A
Other languages
English (en)
Other versions
KR101878993B1 (ko
Inventor
도모노리 나카무라
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20130083824A publication Critical patent/KR20130083824A/ko
Application granted granted Critical
Publication of KR101878993B1 publication Critical patent/KR101878993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

서로 적층되는 집적 회로층(10 및 20)에, 복수의 검사용 정류 소자부(15 및 25)를 각각 형성한다. 복수의 검사용 정류 소자부(15(25))는, 복수의 접속용 단자(14(24))의 각각과 정전원 배선(13a(23a)) 및 접지 배선(13b(23b))의 사이에 접속되고, 정류 소자(15a, 15b(25a, 25b))를 포함하며 전류에 의해 발광한다. 복수의 접속용 단자(14 및 24)를 서로 전기적으로 접속한 후, 정전원 배선(13a)(또는 접지 배선(13b))과 접지 배선(23b)(또는 정전원 배선(23a))의 사이에 바이어스 전압을 인가하고, 검사용 정류 소자부(15)(또는 25)의 발광에 기초하여, 접속용 단자(14 및 24)의 접속 상태를 검사한다. 이것에 의해, 복수의 집적 회로층이 두께 방향으로 적층되어 이루어지는 반도체 집적 회로 장치의 층간 접속 불량의 유무를, 한층 적층할 때마다 단시간에 검사하는 것이 가능해진다.

Description

반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE INSPECTION METHOD AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치에 관한 것이다.
특허 문헌 1에는, 베이스 칩(base chip)과 탑재 칩(mounted chip)이 접합(接合)되어 이루어지는, 이른바 칩·온·칩(chip-on-chip) 구조를 가지는 반도체 장치가 개시되어 있다. 베이스 칩 및 탑재 칩의 전원부 및 접지부는 전기적으로 분리되어 있다. 각 칩의 접지 배선과 신호 배선의 사이, 및 전원 배선과 신호 배선의 사이에는 다이오드(보호 다이오드 또는 기생(寄生) 다이오드)가 역방향으로 접속되어 있다. 신호 접속 범프 사이의 접합 양부(良否)를 검사할 때, 베이스 칩의 신호 접속 범프와 탑재 칩에 접지 전위를 공급하기 위한 접지 접속 범프에 각각 테스트 프로브(test probe)를 갖다 대어 검사(檢査) 전압을 인가하여, 다이오드를 통하는 회로가 형성되어 있는지 여부를 검사한다.
특허 문헌 2에는, 복수의 칩을 적층하여 구성하는 적층 모듈에 관한 기술이 개시되어 있다. 이 적층 모듈은 적층된 복수의 칩과 그 복수의 칩의 하방(下方)에 배치된 기판을 가진다. 각 칩은 실장용 패드 및 검사용 도통 패드를 그 상면(上面)에 가지고, 실장용 단자, 검사용 도통 패드와 전기적으로 접속시킨 검사용 도통 단자, 및 검사용 도통 단자에 인접한 검사 신호용 단자를 그 하면(下面)에 가진다. 기판의 상면에는, 칩 하면의 검사용 도통 단자와 접합되는 검사용 접합부가 배치되고, 기판의 하면에는, 실장용 단자 및 검사용 도통 단자가 배치되어 있다. 이 적층 모듈에서는, 실장 완료 칩의 검사용 패드와 적층하는 칩의 검사용 단자를 접합하고, 검사용 패드와 전기적으로 도통한 실장 완료 칩의 검사용 단자로부터 검사용 신호를 입력하여 도통 검사가 행해진다.
특허 문헌 3에는, 복수의 메모리 모듈을 각각 메모리 서브 시스템으로서 포함하는 메모리 시스템에 관한 기술이 개시되어 있다. 이 메모리 시스템은 IO 칩 위에 적층된 복수의 DRAM 칩과, 각 DRAM 칩과 IO 칩을 접속하는 관통 전극을 구비하고 있고, 시스템 데이터 신호와 각 DRAM 칩 안의 내부 데이터 신호를 IO 칩으로 서로 변환한다.
특허 문헌 4에는, 발광 현미경 등을 이용해서 검출한 반응 개소(箇所)로부터 반응의 요인인 불량 위치를 추정하는 CAD툴 등의 프로그램, 및 이것을 이용한 불량 해석 방법에 관한 기술이 개시되어 있다. 이 불량 해석 방법에서는, 회로 내에 형성된 트랜지스터의 발광을 검출함으로써, 회로의 고장 개소를 좁힌다.
[특허 문헌 1] 일본국 특개 2001－135778호 공보 [특허 문헌 2] 일본국 특개 2004－281633호 공보 [특허 문헌 3] 일본국 특개 2004－327474호 공보 [특허 문헌 4] 일본국 특개 2003－86689호 공보
현재, 반도체 집적 회로의 미세화 기술은 현격히 진보했지만, 추가적인 미세화는 점차 곤란해져 가고 있다. 이에, 회로의 집적 밀도를 더욱 향상시키기 위해, 집적 회로가 형성된 기판이나 층이 두께 방향으로 다수 적층되어 이루어지는 반도체 집적 회로 장치가 개발되고 있다. 이 반도체 집적 회로 장치는 복수의 집적 회로층 사이에서 신호의 수수(授受)를 행할 필요성으로부터, 각 집적 회로층의 사이에 범프 전극 등의 전기적인 접속용 단자를 구비한다.
이와 같은 반도체 집적 회로 장치에서는, 각 집적 회로층의 집적 회로가 대규모일수록, 집적 회로층 끼리를 접속하기 위한 접속용 단자의 수가 많아진다. 따라서 접속 불량이 발생할 확률이 늘어나므로, 접속용 단자에 대한 도통 검사가 불가결하다. 특히, 한층 적층할 때마다 도통 검사를 행할 수 있으면, 접속 불량 개소를 가지는 집적 회로층 위에 새로운 집적 회로층을 적층하는 헛수고를 효과적으로 방지하는 것이 가능해진다.
그렇지만, 예를 들면 특허 문헌 1에 개시된 방법과 같이 접속용 단자마다 프로빙(probing)을 행하는 방법에서는, 반도체 집적 회로 장치가 다수의 접속용 단자를 가지는 경우에는 검사에 매우 많은 시간과 수고를 요구해 버린다. 또, 프로빙 에 의해서 패드 표면(表面)에 상처나 먼지가 발생하여, 접속 불량이 생길 우려가 있으므로, 한층 적층할 때마다 도통 검사를 행하는 인 라인 검사로의 적용은 곤란하다.
본 발명은 복수의 집적 회로층이 두께 방향으로 적층되어 이루어지는 반도체 집적 회로 장치의 층간 접속 불량의 유무를, 한층 적층할 때마다 단시간에 검사하는 것이 가능한 검사 방법 및 반도체 집적 회로 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시 형태에 관한 반도체 집적 회로 장치의 검사 방법은, 표면 및 이면(裏面)을 가지는 지지층과, 그 지지층의 표면에 형성된 반도체 소자군 및 배선을 각각 가지는 복수의 집적 회로층이 두께 방향으로 적층되어 이루어지는 반도체 집적 회로 장치를 검사하는 방법으로서, 하나의 집적 회로층을 제작할 때에, 다른 집적 회로층에 전기적으로 접속되기 위한 복수의 접속용 단자의 각각과 배선과의 사이에 접속되고, 정류 소자를 포함하며 전류에 의해 발광하는 복수의 제1 검사용 정류 소자부를 표면에 형성하고, 다른 집적 회로층을 제작할 때에, 하나의 집적 회로층에 전기적으로 접속되기 위한 복수의 접속용 단자의 각각과 배선과의 사이에 접속되고, 정류 소자를 포함하며 전류에 의해 발광하는 복수의 제2 검사용 정류 소자부를 표면에 형성하고, 하나의 집적 회로층과 다른 집적 회로층을 서로 적층할 때에, 그 다른 집적 회로층의 표면과 하나의 집적 회로층을 대향시키고, 하나의 집적 회로층의 복수의 접속용 단자와 다른 집적 회로층의 복수의 접속용 단자를 서로 전기적으로 접속한 후, 하나의 집적 회로층의 배선과 다른 집적 회로층의 배선을 통하여 제1 및 제2 검사용 정류 소자부에 바이어스 전압을 인가하고, 다른 집적 회로층의 이면측에서 관찰되는 제1 및 제2 검사용 정류 소자부의 발광에 기초하여, 하나의 집적 회로층의 복수의 접속용 단자와 다른 집적 회로층의 복수의 접속용 단자의 접속 상태를 검사하는 것을 특징으로 한다.
이 반도체 집적 회로 장치의 검사 방법에서는, 하나의 집적 회로층을 제작할 때에, 복수의 (층간) 접속용 단자의 각각과 배선과의 사이에, 제1 검사용 정류 소자부를 접속한다. 마찬가지로, 다른 집적 회로층을 제작할 때에, 복수의 (층간) 접속용 단자의 각각과 배선과의 사이에 제2 검사용 정류 소자부를 접속한다. 이들 제1 및 제2 검사용 정류 소자부는 정류 소자를 포함하고 있고, 전류 공급을 받아서 발광한다. 또한, 검사용 정류 소자부에 있어서, 정류 소자 자체가 발광해도 좋고, 정류 소자와는 별개로 마련된 발광 소자가 발광해도 좋다.
그리고 상기 하나의 집적 회로층의 복수의 접속용 단자와, 상기 다른 집적 회로층의 복수의 접속용 단자를, 예를 들면 범프 등에 의해 서로 전기적으로 접속한 후, 하나의 집적 회로층의 배선과 다른 집적 회로층의 배선을 통하여, 제1 및 제2 검사용 정류 소자부에 바이어스 전압을 인가한다. 이때, 하나의 집적 회로층의 접속용 단자와 다른 집적 회로층의 접속용 단자가 양호하게 접속되어 있는 경우에는, 하나의 집적 회로층의 배선 ~ 제1 검사용 정류 소자부 ~ 하나의 집적 회로층의 접속용 단자 ~ 다른 집적 회로층의 접속용 단자 ~ 제2 검사용 정류 소자부 ~ 다른 집적 회로층의 배선이라고 하는 전류 경로가 구성되므로, 제1 및 제2 검사용 정류 소자부가 발광하게 된다. 그러나 하나의 집적 회로층의 접속용 단자와 다른 집적 회로층의 접속용 단자가 접속 불량을 일으키고 있는 경우에는, 상기 전류 경로가 접속용 단자 사이에서 차단되므로, 제1 및 제2 검사용 정류 소자부는 발광하지 않거나, 혹은 소정의 발광량에 도달하지 않는다.
즉, 상술한 반도체 집적 회로 장치의 검사 방법에 의하면, 제1 및 제2 검사용 정류 소자부 중 적어도 한쪽의 발광에 기초하여, 하나의 집적 회로층의 복수의 접속용 단자와 다른 집적 회로층의 복수의 접속용 단자의 접속 상태를 검사할 수 있다. 따라서 다수의 접속용 단자의 각각에 대응하는 발광 유무를 일괄하여 관찰함으로써, 접속 불량의 유무를 용이하게 판단할 수 있으므로, 집적 회로층을 한층 적층할 때마다 접속 불량의 유무를 단시간에 검사할 수 있다.
또, 반도체 집적 회로 장치의 검사 방법은, 제1 및 제2 검사용 정류 소자부가 정류 소자와 직렬로 접속된 발광 소자를 추가로 포함하는 것을 특징으로 하여도 좋다. 혹은, 반도체 집적 회로 장치의 검사 방법은, 제1 및 제2 검사용 정류 소자부의 정류 소자가 전류에 의해 발광하는 것을 특징으로 하여도 좋다. 이 중 어느 한쪽의 구성에 의해서, 상술한 제1 및 제2 검사용 정류 소자부를 바람직하게 실현할 수 있다.
또, 반도체 집적 회로 장치의 검사 방법은, 하나의 집적 회로층 및 다른 집적 회로층 중 적어도 한쪽에, 당해 반도체 집적 회로 장치의 외부로부터의 에너지 입력에 의해서 바이어스 전압을 발생시키는 전압 인가부를 추가로 형성하는 것을 특징으로 하여도 좋다. 이것에 의해, 바이어스 전압의 인가를 프로빙을 이용해서 행하지 않고 끝나므로, 검사에 있어서의 프로빙 횟수를 더욱 작게 하는(혹은, 프로빙을 없애는) 것이 가능하게 된다. 이 경우, 전압 인가부는 당해 반도체 집적 회로 장치의 외부로부터 조사되는 광에 의해서 기전력(起電力)을 발생시키는 광전 변환 소자를 포함해도 좋다. 이것에 의해, 전압 인가부를 바람직하게 실현할 수 있다.
또, 반도체 집적 회로 장치의 검사 방법은, 하나의 집적 회로층의 배선이 반도체 소자군에 전원 전압을 공급하기 위해 지지층의 표면상에 형성된 정전원 배선 및 접지 배선 중 한쪽의 배선이고, 다른 집적 회로층의 배선이 반도체 소자군에 전원 전압을 공급하기 위해 지지층의 표면상에 형성된 정전원 배선 및 접지 배선 중 다른 쪽의 배선이며, 하나의 집적 회로층을 제작할 때에, 복수의 제1 검사용 정류 소자부의 정류 소자를 한쪽의 배선에 대해서 역방향으로 접속하고, 다른 집적 회로층을 제작할 때에, 복수의 제2 검사용 정류 소자부의 정류 소자를 다른 쪽의 배선에 대해서 역방향으로 접속하는 것을 특징으로 하여도 좋다.
이 검사 방법에서는, 하나의 집적 회로층에 있어서, 제1 검사용 정류 소자부의 정류 소자를 정전원 배선 및 접지 배선 중 한쪽의 배선에 대해서 역방향으로 접속하므로, 통상의 동작시에는 제1 검사용 정류 소자부에 전류는 흐르지 않는다. 마찬가지로, 다른 집적 회로층에 있어서, 제2 검사용 정류 소자부의 정류 소자를 정전원 배선 및 접지 배선 중 다른 쪽의 배선에 대해서 역방향으로 접속하므로, 통상의 동작시에는 제2 검사용 정류 소자부에도 전류는 흐르지 않는다. 그리고 검사시에, 하나의 집적 회로층의 상기 한쪽의 배선과 다른 집적 회로층의 상기 다른 쪽의 배선의 사이에, 제1 및 제2 검사용 정류 소자부에 대해서 순(順)방향이 되는(즉, 통상의 동작시에 있어서의 전원 전압과는 정부(正負)가 반대인) 검사용 전압을 인가함으로써, 제1 및 제2 검사용 정류 소자부에 전류를 공급하여 발광시킬 수 있다. 따라서 이 검사 방법에 의하면, 기존의 전원 배선 및 접지 배선을 이용하여 층간 접속 불량의 유무를 검사할 수 있다. 단, 복수의 집적 회로층의 배선은, 반도체 소자군으로부터 독립하여 검사용으로 마련된 것이어도 좋다.
본 발명에 의한 반도체 집적 회로 장치는, 표면 및 이면을 가지는 지지층과, 상기 지지층의 표면에 형성된 반도체 소자군 및 배선을 각각 가지는 복수의 집적 회로층이 두께 방향으로 적층되어 이루어지는 반도체 집적 회로 장치로서, 하나의 집적 회로층이, 다른 집적 회로층에 전기적으로 접속되기 위한 복수의 접속용 단자와, 표면에 형성되어 복수의 접속용 단자의 각각과 배선과의 사이에 접속되고, 정류 소자를 포함하며 전류에 의해 발광하는 복수의 제1 검사용 정류 소자부를 가지고, 다른 집적 회로층이, 하나의 집적 회로층에 전기적으로 접속되기 위한 복수의 접속용 단자와, 표면에 형성되어 복수의 접속용 단자의 각각과 배선과의 사이에 접속되고, 정류 소자를 포함하며 전류에 의해 발광하는 복수의 제2 검사용 정류 소자부를 가지며, 다른 집적 회로층의 표면과 하나의 집적 회로층이 서로 대향하고 있고, 하나의 집적 회로층의 복수의 접속용 단자와 다른 집적 회로층의 복수의 접속용 단자가 서로 전기적으로 접속되어 있으며, 하나의 집적 회로층의 배선과 다른 집적 회로층의 배선을 통하여 제1 및 제2 검사용 정류 소자부에 바이어스 전압을 인가하는 전압 인가부를 추가로 구비하는 것을 특징으로 한다.
이 반도체 집적 회로 장치에 있어서는, 하나의 집적 회로층이, 복수의 (층간) 접속용 단자의 각각과 배선과의 사이에 접속된 제1 검사용 정류 소자부를 가진다. 마찬가지로, 다른 집적 회로층이, 복수의 (층간) 접속용 단자의 각각과 배선과의 사이에 접속된 제2 검사용 정류 소자부를 가진다. 이들 제1 및 제2 검사용 정류 소자부는 정류 소자를 포함하고 있으며, 전류 공급을 받아서 발광한다.
그리고 상기 하나의 집적 회로층의 복수의 접속용 단자와, 상기 다른 집적 회로층의 복수의 접속용 단자는, 예를 들면 범프 등에 의해서 서로 전기적으로 접속된다. 또한, 전압 인가부가, 하나의 집적 회로층의 배선과 다른 집적 회로층의 배선을 통하여, 제1 및 제2 검사용 정류 소자부에 바이어스 전압을 인가한다. 이때, 하나의 집적 회로층의 접속용 단자와 다른 집적 회로층의 접속용 단자가 양호하게 접속되어 있는 경우에는, 상술한 검사 방법에 있어서 설명한 것처럼, 제1 및 제2 검사용 정류 소자부가 발광하게 된다. 그러나 하나의 집적 회로층의 접속용 단자와 다른 집적 회로층의 접속용 단자가 접속 불량을 일으키고 있는 경우에는, 제1 및 제2 검사용 정류 소자부는 발광하지 않는다.
즉, 상술한 반도체 집적 회로 장치에 의하면, 제1 및 제2 검사용 정류 소자부 중 적어도 한쪽의 발광에 기초하여, 하나의 집적 회로층의 복수의 접속용 단자와 다른 집적 회로층의 복수의 접속용 단자의 접속 상태를 검사할 수 있다. 따라서 다수의 접속용 단자의 각각에 대응하는 발광 유무를 일괄하여 관찰함으로써, 접속 불량의 유무를 용이하게 판단할 수 있으므로, 집적 회로층을 한층 적층할 때마다 접속 불량의 유무를 단시간에 검사할 수 있다.
또, 반도체 집적 회로 장치는, 제1 및 제2 검사용 정류 소자부가 정류 소자와 직렬로 접속된 발광 소자를 추가로 포함하는 것을 특징으로 하여도 좋다. 혹은, 반도체 집적 회로 장치는, 제1 및 제2 검사용 정류 소자부의 정류 소자가 전류에 의해 발광하는 것을 특징으로 하여도 좋다. 이들 중 어느 하나의 구성에 의해서, 상술한 제1 및 제2 검사용 정류 소자부를 바람직하게 실현할 수 있다.
또, 반도체 집적 회로 장치는, 전압 인가부가 하나의 집적 회로층 및 다른 집적 회로층 중 적어도 한쪽에 마련되고, 당해 반도체 집적 회로 장치의 외부로부터의 에너지 입력에 의해서 바이어스 전압을 발생시키는 것을 특징으로 하여도 좋다. 이것에 의해, 바이어스 전압의 인가를 프로빙을 이용해서 행하지 않고 끝나므로, 검사에 있어서의 프로빙 횟수를 더욱 작게 하는(혹은, 프로빙을 없애는) 것이 가능하게 된다. 이 경우, 전압 인가부는 당해 반도체 집적 회로 장치의 외부로부터 조사되는 광에 의해서 기전력을 발생시키는 광전 변환 소자를 포함해도 좋다. 이것에 의해, 전압 인가부를 바람직하게 실현할 수 있다.
또, 반도체 집적 회로 장치는, 하나의 집적 회로층의 배선이 반도체 소자군에 전원 전압을 공급하기 위해 지지층의 표면상에 형성된 정전원 배선 및 접지 배선 중 한쪽의 배선이고, 다른 집적 회로층의 배선이 반도체 소자군에 전원 전압을 공급하기 위해 지지층의 표면상에 형성된 정전원 배선 및 접지 배선 중 다른 쪽의 배선이며, 복수의 제1 검사용 정류 소자부의 정류 소자가 한쪽의 배선에 대해서 역방향으로 접속되어 있고, 복수의 제2 검사용 정류 소자부의 정류 소자가 다른 쪽의 배선에 대해서 역방향으로 접속되어 있는 것을 특징으로 하여도 좋다.
이 반도체 집적 회로 장치에서는, 하나의 집적 회로층에 있어서, 제1 검사용 정류 소자부의 정류 소자가 정전원 배선 및 접지 배선 중 한쪽의 배선에 대해서 역방향으로 접속되어 있으므로, 통상의 동작시에는 제1 검사용 정류 소자부에 전류는 흐르지 않는다. 마찬가지로, 다른 집적 회로층에 있어서, 제2 검사용 정류 소자부의 정류 소자가 정전원 배선 및 접지 배선 중 다른 쪽의 배선에 대해서 역방향으로 접속되어 있으므로, 통상의 동작시에는 제2 검사용 정류 소자부에도 전류는 흐르지 않는다. 그리고 검사시에, 하나의 집적 회로층의 상기 한쪽의 배선과 다른 집적 회로층의 상기 다른 쪽의 배선의 사이에, 제1 및 제2 검사용 정류 소자부에 대해서 순방향으로 되는(즉, 통상의 동작시에 있어서의 전원 전압과는 정부가 반대인) 검사용 전압이 인가됨으로써, 제1 및 제2 검사용 정류 소자부에 전류를 공급해 발광시킬 수 있다. 따라서 이 반도체 집적 회로 장치에 의하면, 기존의 전원 배선 및 접지 배선을 이용해 층간 접속 불량의 유무를 검사할 수 있다. 단, 복수의 집적 회로층의 배선은, 반도체 소자군으로부터 독립하여 검사용으로 마련된 것이어도 좋다.
본 발명에 의하면, 복수의 집적 회로층이 두께 방향으로 적층되어 이루어지는 반도체 집적 회로 장치의 층간 접속 불량의 유무를, 한층 적층할 때마다 단시간에 검사할 수 있다.
도 1은 본 발명에 관한 반도체 집적 회로 장치의 제1 실시 형태의 구성을 나타내는 단면도이다.
도 2는 검사용 정류 소자부의 구성을 나타내는 도면이다.
도 3은 반도체 집적 회로 장치의 검사 방법을 나타내는 순서도이다.
도 4는 검사용 정류 소자부의 구성을 나타내는 도면이다.
도 5는 검사용 정류 소자부의 구성을 나타내는 도면이다.
도 6은 검사용 정류 소자부의 구성을 나타내는 도면이다.
도 7은 제2 실시 형태로서의 반도체 집적 회로 장치의 구성을 나타내는 단면도이다.
도 8은 제3 실시 형태로서의 반도체 집적 회로 장치의 구성을 나타내는 단면도이다.
도 9는 제4 실시 형태로서의 반도체 집적 회로 장치의 구성을 나타내는 단면도이다.
도 10은 제5 실시 형태로서의 반도체 집적 회로 장치의 구성을 나타내는 단면도이다.
도 11은 제6 실시 형태로서의 반도체 집적 회로 장치의 구성을 나타내는 단면도이다.
도 12는 제7 실시 형태로서의 반도체 집적 회로 장치의 구성을 나타내는 단면도이다.
도 13은 제8 실시 형태로서의 전원 배선 및 접지 배선의 구성을 나타내는 도면이다.
도 14는 제9 실시 형태로서의 전압 인가부의 구성을 나타내는 도면이다.
도 15는 제10 실시 형태로서의 검사 장치의 구성을 나타내는 도면이다.
도 16은 제11 실시 형태로서의 검사 장치의 구성을 나타내는 도면이다.
이하, 첨부 도면을 참조하면서 본 발명에 의한 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치의 실시 형태를 상세하게 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 부여하고, 중복하는 설명을 생략 한다.
(제1 실시 형태)
도 1은 반도체 집적 회로 장치의 제1 실시 형태의 구성을 나타내는 단면도이다. 도 1에 도시된 바와 같이, 본 실시 형태의 반도체 집적 회로 장치(1A)는 제1 집적 회로층(10)과 제2 집적 회로층(20)이 두께 방향으로 적층되어 이루어진다. 또한, 본 실시 형태에서는, 집적 회로층(10)이 가지는 반도체 기판(11)의 표면(디바이스 형성면, 11a)과, 집적 회로층(20)이 가지는 반도체 기판(21)의 표면(디바이스 형성면, 21a)이 서로 대향하도록, 집적 회로층(10, 20)이 서로 접합되어 있다.
집적 회로층(10)은 표면(11a) 및 이면(11b)을 가지는 반도체 기판(11)과, 반도체 기판(11)의 표면(11a)에 마련된 디바이스층(12)과, 디바이스층(12)상에 마련된 배선층(13)과, 집적 회로층(20)에 전기적으로 접속되기 위한 복수의 접속용 단자(전극, 14)를 가진다. 마찬가지로, 집적 회로층(20)은 표면(21a) 및 이면(21b)을 가지는 반도체 기판(21)과, 반도체 기판(21)의 표면(21a)에 마련된 디바이스층(22)과, 디바이스층(22)상에 마련된 배선층(23)과, 집적 회로층(10)에 전기적으로 접속되기 위한 복수의 접속용 단자(전극, 24)를 가진다.
반도체 기판(11, 21)은, 예를 들면 실리콘으로 이루어진다. 반도체 기판(11, 21)은 집적 회로층(10, 20)의 지지층이다. 디바이스층(12, 22)은, 예를 들면 트랜지스터 등의 복수의 반도체 소자로 이루어지는 반도체 소자군을 포함한다. 복수의 반도체 소자는 반도체 기판(11, 21)의 표면(11a, 21a)에 있어서 이온 주입이라고 하는 반도체 프로세스를 거쳐 형성된 것이다. 또한, 복수의 반도체 소자는, 반도체 기판(11, 21)상에 반도체 결정이 에피택시얼 성장(epitaxial growth)됨으로써 형성된 것이어도 좋다. 또, 복수의 반도체 소자는, 예를 들면 ALD(Atomic Layer Deposition)라고 하는, 이온 주입을 이용하지 않는 반도체 프로세스에 의해서 형성된 것이어도 좋다.
배선층(13, 23)은 디바이스층(12, 22)에 포함되는 복수의 반도체 소자를 전기적으로 상호 접속하기 위한 복수의 배선을 포함한다. 이들 복수의 배선에는, 반도체 소자끼리를 접속하는 신호 배선 외, 복수의 반도체 소자에 전원 전압을 인가하기 위한 정전원 배선(13a, 23a) 및 접지 배선(13b, 23b)도 포함된다. 본 실시 형태에 있어서, 집적 회로층(10)의 정전원 배선(13a) 및 접지 배선(13b)과, 집적 회로층(20)의 정전원 배선(23a) 및 접지 배선(23b)은 서로 독립하여 배치되어 있고, 검사시에는 상호 접속은 되어 있지 않다.
복수의 접속용 단자(14, 24)는 각각 배선층(13, 23)상에 마련된다. 집적 회로층(10)의 복수의 접속용 단자(14) 각각과, 집적 회로층(20)의 복수의 접속용 단자(24) 각각은, 표면(11a)상 및 표면(21a)상에 있어서 서로 대향하는 위치에 배치되고, 또한 서로 접(接)함으로써 전기적으로 접속되어 있다. 복수의 접속용 단자(14, 24)의 각각은, 예를 들면 범프 전극에 의해서 바람직하게 구성된다.
또, 집적 회로층(10)은 복수의 제1 검사용 정류 소자부(15)를 추가로 가진다. 복수의 검사용 정류 소자부(15) 각각은, 디바이스층(12)에 형성되고, 신호 배선용인 복수의 접속용 단자(14) 각각에 일대일로 대응한다. 복수의 검사용 정류 소자부(15)는 정류 소자(15a 및 15b)를 각각 가진다. 정류 소자(15a 및 15b)는, 예를 들면 다이오드이다. 정류 소자(15a)는 집적 회로층(10)의 정전원 배선(13a)과 접속용 단자(14)의 사이에 역방향 접속되어 있고, 정류 소자(15b)는 집적 회로층(10)의 접지 배선(13b)과 접속용 단자(14)의 사이에 역방향 접속되어 있다. 보다 구체적으로는, 정류 소자(15a)의 캐소드(cathode)와 정전원 배선(13a)이 서로 접속되어 있고, 정류 소자(15a)의 애노드(anode)와 접속용 단자(14)가 서로 접속되어 있다. 또, 정류 소자(15b)의 애노드와 접지 배선(13b)이 서로 접속되어 있고, 정류 소자(15b)의 캐소드와 접속용 단자(14)가 서로 접속되어 있다. 또한, 도 1에서는 이해를 용이하게 하기 위해, 정류 소자(다이오드)(15a, 15b)의 회로 기호를 명시하고 있다.
검사용 정류 소자부(15)는 전류에 의해서 발광하기 위한 구성을 가진다. 이와 같은 구성은, 예를 들면 정류 소자(15a 및 15b) 자체가 전류에 의해서 발광함으로써 바람직하게 실현된다. 혹은, 검사용 정류 소자부(15)가 정류 소자(15a 및 15b)와 각각 직렬로 접속된 2개의 발광 소자를 추가로 가지는 것에 의해서도 바람직하게 실현된다.
집적 회로층(20)은 복수의 제2 검사용 정류 소자부(25)를 추가로 가진다. 복수의 검사용 정류 소자부(25) 각각은, 디바이스층(22)에 형성되고, 신호 배선용인 복수의 접속용 단자(24) 각각에 일대일로 대응한다. 복수의 검사용 정류 소자부(25)는 정류 소자(25a 및 25b)를 각각 가진다. 정류 소자(25a 및 25b)는, 예를 들면 다이오드이다. 정류 소자(25a)는 집적 회로층(20)의 정전원 배선(23a)과 접속용 단자(24)의 사이에 역방향 접속되어 있고, 정류 소자(25b)는 집적 회로층(20)의 접지 배선(23b)과 접속용 단자(24)의 사이에 역방향 접속되어 있다. 보다 구체적으로는, 정류 소자(25a)의 캐소드와 정전원 배선(23a)이 서로 접속되어 있고, 정류 소자(25a)의 애노드와 접속용 단자(24)가 서로 접속되어 있다. 또, 정류 소자(25b)의 애노드와 접지 배선(23b)이 서로 접속되어 있고, 정류 소자(25b)의 캐소드와 접속용 단자(24)가 서로 접속되어 있다. 또한, 도 1에서는 이해를 용이하게 하기 위해, 정류 소자(다이오드)(25a, 25b)의 회로 기호를 명시하고 있다.
검사용 정류 소자부(25)는 전류에 의해서 발광하기 위한 구성을 가진다. 이와 같은 구성은, 예를 들면 정류 소자(25a 및 25b) 자체가 전류에 의해서 발광함으로써 바람직하게 실현된다. 혹은, 검사용 정류 소자부(25)가, 정류 소자(25a 및 25b)와 각각 직렬로 접속된 2개의 발광 소자를 추가로 가지는 것에 의해서도 바람직하게 실현된다.
여기서, 정류 소자와 직렬로 접속된 발광 소자를 가지는 검사용 정류 소자부를 예시한다. 도 2는 검사용 정류 소자부(35a)의 구성을 나타내는 도면이다. 이 검사용 정류 소자부(35a)는, 도 1에 도시된 검사용 정류 소자부(15 및 25)로 치환될 수 있다.
도 2에 도시된 바와 같이, 검사용 정류 소자부(35a)는 접속용 단자(14 또는 24)와 정전원 배선(13a 또는 23a)의 사이에 역방향 접속된 정류 소자(35a)와, 이 정류 소자(35a)에 대해서 직렬로 접속된 발광 소자로서의 발광용 다이오드(35c)를 가진다. 또, 검사용 정류 소자부(35a)는 접속용 단자(14 또는 24)와, 접지 배선(13b 또는 23b)의 사이에 역방향 접속된 정류 소자(35b)와, 이 정류 소자(35b)에 대해서 직렬로 접속된 발광 소자로서의 발광용 다이오드(35d)를 가진다.
다시 도 1을 참조한다. 집적 회로층(20)은, 반도체 기판(21)의 표면(21a)상의 배선층(23)의 배선과 이면(21b)상의 복수의 접속용 단자(전극)(26)를 상호 접속하기 위해서, 복수의 관통 배선(Through Silicon Via：TSV)(27)을 추가로 가진다. 복수의 접속용 단자(26) 중 하나의 접속용 단자(26a)는, 관통 배선(27)을 통하여 집적 회로층(20)의 정전원 배선(23a)과 전기적으로 접속되어 있다. 복수의 접속용 단자(26) 중 하나의 접속용 단자(26b)는, 관통 배선(27)을 통하여 집적 회로층(20)의 접지 배선(23b)과 전기적으로 접속되어 있다. 복수의 접속용 단자(26) 중 하나의 접속용 단자(26c)는 관통 배선(27), 접속용 단자(24 및 14)를 통하여 집적 회로층(10)의 정전원 배선(13a)과 전기적으로 접속되어 있다. 복수의 접속용 단자(26) 중 하나의 접속용 단자(26d)는 관통 배선(27), 접속용 단자(24 및 14)를 통하여 집적 회로층(10)의 접지 배선(13b)과 전기적으로 접속되어 있다. 이와 같이, 본 실시 형태에서는, 집적 회로층(10 및 20)의 전원 계통을 서로 독립하여 배설하기 위해서, 접속용 단자(26a~26d)가 마련되어 있다. 접속용 단자(26a~26d) 및 이들에 접속된 관통 배선(27)은, 집적 회로층(10)의 정전원 배선(13a)(또는 접지 배선(13b))과 집적 회로층(20)의 접지 배선(23b)(또는 정전원 배선(23a))을 통하여 검사용 정류 소자부(15, 25)에 바이어스 전압을 인가하기 위한 전압 인가부를 구성한다.
반도체 집적 회로 장치(1A)는 접착층(7a)을 추가로 구비한다. 접착층(7a)은 집적 회로층(10)과 집적 회로층(20)의 극간(隙間)에 마련되어 있고, 집적 회로층(10) 및 집적 회로층(20)을 기계적으로 접합한다. 또한, 이 접착층(7a)은 검사용 정류 소자부(15)로부터의 광을 차폐(遮蔽)할 수 있는 재료를 포함하는 것이 바람직하다.
이상에 설명한 반도체 집적 회로 장치(1A)의 검사 방법에 대해서 설명한다. 도 3은 이 검사 방법을 나타내는 순서도이다.
우선, 집적 회로층(10 및 20)의 각각을 개별적으로 제작한다(집적 회로층 형성 스텝 S11). 구체적으로는, 집적 회로층(10)을 위한 반도체 기판(11)을 준비하고, 반도체 기판(11)의 표면(11a)에 디바이스층(12)을 형성한다. 이때, 반도체 소자군과 함께, 검사용 정류 소자부(15)(정류 소자(15a, 15b))를 디바이스층(12)에 형성한다. 다음으로, 디바이스층(12)상에 배선층(13)을 형성한다. 이때, 집적 회로층(20)에 전기적으로 접속되기 위한 복수의 접속용 단자(14)와, 정전원 배선(13a)과, 접지 배선(13b)을 배선층(13)의 내부나 배선층(13)상에 형성한다. 또, 접속용 단자(14)와 정전원 배선(13a)의 사이에 정류 소자(15a)를 접속하기 위한 배선, 및 접속용 단자(14)와 접지 배선(13b)의 사이에 정류 소자(15b)를 접속하기 위한 배선을 형성한다. 또한, 이 스텝 S11에 있어서, 집적 회로층(10)의 동작 테스트를 행함으로써, 디바이스층(12)의 반도체 소자군에 이상이 없는 것을 검사해 두는 것이 바람직하다.
집적 회로층(20)도 집적 회로층(10)과 마찬가지로 형성한다. 즉, 집적 회로층(20)을 위한 반도체 기판(21)을 준비하고, 반도체 기판(21)의 표면(21a)에 디바이스층(22)을 형성한다. 이때, 반도체 소자군과 함께, 검사용 정류 소자부(25)(정류 소자(25a, 25b))를 디바이스층(22)에 형성한다. 다음으로, 디바이스층(22)상에 배선층(23)을 형성한다. 이때, 집적 회로층(10)에 전기적으로 접속되기 위한 복수의 접속용 단자(24)와, 정전원 배선(23a)과, 접지 배선(23b)을 배선층(23)의 내부나 배선층(23)상에 형성한다. 또, 접속용 단자(24)와 정전원 배선(23a)의 사이에 정류 소자(25a)를 접속하기 위한 배선, 및 접속용 단자(24)와 접지 배선(23b)의 사이에 정류 소자(25b)를 접속하기 위한 배선을 형성한다. 또한, 이 스텝 S11에 있어서, 집적 회로층(20)의 동작 테스트를 행함으로써, 디바이스층(22)의 반도체 소자군에 이상이 없는 것을 검사해 두는 것이 바람직하다.
계속해서, 집적 회로층(10)과 집적 회로층(20)을 서로 접합한다(접합 스텝 S12). 즉, 반도체 기판(11)의 표면(11a)과 반도체 기판(21)의 표면(21a)이 서로 대향하도록, 집적 회로층(10)과 집적 회로층(20)을 접착층(7a)을 통하여 첩합(貼合)시킨다. 동시에, 집적 회로층(10)의 복수의 접속용 단자(14) 각각과, 집적 회로층(20)의 복수의 접속용 단자(24) 각각을 접합함으로써, 이들을 전기적으로 접속한다. 또한, 이 접합 단계에 있어서, 집적 회로층(10, 20)은 웨이퍼로부터 분할된 단일의 칩이어도 좋고, 복수의 칩을 포함하는 집합체여도 좋고, 혹은 분할전의 웨이퍼 상태여도 좋다.
계속해서, 검사용 정류 소자부(15, 25)에 바이어스 전압을 인가한다(제1 검사용 전압 인가 스텝 S13). 즉, 접속용 단자(26b 및 26c)에 프로브를 갖다 대고, 집적 회로층(10)의 정전원 배선(13a)과 집적 회로층(20)의 접지 배선(23b)의 사이에, 접지 배선(23b)측이 정(正)의 전위로 되는 검사용 바이어스 전압을 인가한다. 이것에 의해, 검사용 정류 소자부(15)의 정류 소자(15a) 및 검사용 정류 소자부(25)의 정류 소자(25b)에는, 순방향의 바이어스 전압이 인가된다. 따라서 정류 소자(15a 및 25b)에 순방향 전류가 흐르고, 접속용 단자(14)와 접속용 단자(24)의 접속이 정상적이면, 정류 소자(15a 및 25b)(혹은, 정류 소자(15a 및 25b)와 직렬로 접속된 다른 발광 소자)가 발광한다.
계속해서, 집적 회로층(20)의 이면(21b)측에서 관찰되는 검사용 정류 소자부(25)의 발광, 및 집적 회로층(10)의 이면(11b)측에서 관찰되는 검사용 정류 소자부(15)의 발광 중 적어도 한쪽에 기초하여, 집적 회로층(10)의 복수의 접속용 단자(14)와 집적 회로층(20)의 복수의 접속용 단자(24)의 접속 상태를 검사한다(제1 검사 스텝 S14). 구체적으로는, 집적 회로층(20)의 이면(21b)측으로부터 혹은 집적 회로층(10)의 이면(11b)측으로부터 반도체 집적 회로 장치(1A)를 촬상한다. 그리고 촬상 데이터에 포함되는 휘점(輝點)(검사용 정류 소자부(15)(또는 25)의 발광)과, 미리 준비해 둔 검사용 정류 소자부(15)(또는 25)의 발광 위치에 관한 데이터를 비교한다. 이 비교에 의해, 발광해야 할 위치에 있어서 검사용 정류 소자부(15)(또는 25)가 발광하고 있지 않은 경우, 혹은 소정의 발광량에 도달하지 않은 경우에는, 그 검사용 정류 소자부(15)(또는 25)와 대응하는 접속용 단자(14 및 24)가 접속 불량으로 판정된다.
계속해서, 검사용 정류 소자부(15, 25)에 바이어스 전압을 인가한다(제2 검사용 전압 인가 스텝 S15). 즉, 접속용 단자(26a 및 26d)에 프로브를 갖다 대고, 집적 회로층(10)의 접지 배선(13b)과 집적 회로층(20)의 정전원 배선(23a)의 사이에, 접지 배선(13b)측이 정의 전위가 되는 검사용 바이어스 전압을 인가한다. 이것에 의해, 검사용 정류 소자부(15)의 정류 소자(15b) 및 검사용 정류 소자부(25)의 정류 소자(25a)에는, 순방향의 바이어스 전압이 인가된다. 따라서 정류 소자(15b 및 25a)에 순방향 전류가 흐르고, 접속용 단자(14)와 접속용 단자(24)의 접속이 정상적이면 정류 소자(15b 및 25a)(혹은, 정류 소자(15b 및 25a)와 직렬로 접속된 다른 발광 소자)가 발광한다.
계속해서, 집적 회로층(20)의 이면(21b)측에서 관찰되는 검사용 정류 소자부(25)의 발광, 및 집적 회로층(10)의 이면(11b)측에서 관찰되는 검사용 정류 소자부(15)의 발광 중 적어도 한쪽에 기초하여, 집적 회로층(10)의 복수의 접속용 단자(14)와 집적 회로층(20)의 복수의 접속용 단자(24)의 접속 상태를 검사한다(제2 검사 스텝 S16). 구체적으로는, 집적 회로층(20)의 이면(21b)측으로부터 혹은 집적 회로층(10)의 이면(11b)측으로부터 반도체 집적 회로 장치(1A)를 촬상한다. 그리고 촬상 데이터에 포함되는 휘점(검사용 정류 소자부(15)(또는 25)의 발광)과, 미리 준비해 둔 검사용 정류 소자부(15)(또는 25)의 발광 위치에 관한 기준 데이터상의 휘점을 대비한다. 이 대비에 의해, 발광해야 할 위치에 있어서 검사용 정류 소자부(15)(또는 25)가 발광하고 있지 않은 경우, 혹은 소정의 발광량에 도달하지 않은 경우에는, 그 검사용 정류 소자부(15)(또는 25)와 대응하는 접속용 단자(14 및 24)가 접속 불량으로 판정된다.
촬상 데이터와 기준 데이터를 대비할 때, 이들의 위치를 맞추는 것이 필요하다. 이 때문에, 검사용 정류 소자부(15)(또는 25)로부터의 발광상(發光像)과, 집적 회로층(10 또는 20)이 가지는 집적 회로의 이면 패턴상을 순서대로 또는 동시에 취득하여, 집적 회로층(10 또는 20)의 레이아웃 데이터와 이면 패턴상의 사이에 위치 맞춤을 행하면 좋다. 또한, 검사용 정류 소자부(15)(또는 25)로부터의 발광상만 취득하고, 그 발광 위치와 발광 위치의 특징적인 배치에 관한 데이터를 대비함으로써, 위치 맞춤을 행하여도 좋다.
본 실시 형태의 검사 방법에 있어서는, 상술한 스텝 S13 및 S14와, 스텝 S15 및 S16의 조합(組合) 중, 어느 한 쪽의 조합만을 행하여도 좋다. 환언하면, 검사용 정류 소자부(15 및 25)는 각각 정류 소자(15a 및 25b)만을 가지고 있어도 좋고, 혹은 각각 정류 소자(15b 및 25a)만을 가져도 좋다. 또, 스텝 S13에서 얻어진 촬상 데이터와, 스텝 S14에서 얻어진 촬상 데이터를 비교(혹은 중첩)하여, 그 비교 데이터(혹은 중첩 데이터)와 기준 데이터를 대비함으로써, 접속 불량의 유무를 검사하여도 좋다. 예를 들면 정류 소자(15a 및 15b)의 위치가 서로 가까운 경우 등에, 정류 소자(15a)로부터의 광과 정류 소자(15b)로부터의 광을 합하여 관찰함으로써, 촬상 데이터의 신뢰도를 높일 수 있다.
이상에 설명한, 본 실시 형태에 의한 반도체 집적 회로 장치(1A)의 검사 방법 및 반도체 집적 회로 장치(1A)에 의해서 얻을 수 있는 효과를, 종래 기술의 과제와 함께 설명한다.
근년, 회로의 집적 밀도를 더욱 향상시키기 위해, 집적 회로가 형성된 기판이나 층이 두께 방향으로 다수 적층되어 이루어지는 반도체 집적 회로 장치가 개발되고 있다. 이 반도체 집적 회로 장치는 각 집적 회로층의 사이에 범프 전극 등의 전기적인 (층간) 접속용 단자를 구비한다. 각 집적 회로층의 집적 회로가 대규모일 수록 접속용 단자의 수는 많아지므로, 접속용 단자에 대한 도통 검사가 불가결하다. 또, 반도체 집적 회로 장치의 제조와 병행하여 접속 불량의 원인을 분석하고, 이것을 제조 기술에 피드백하는 것이 바람직하다.
그러나 반도체 집적 회로 장치가 완성된 다음에는, 층간 접속용 단자가 적층 구조의 내부에 숨어 버려서, 접속 불량의 발생 개소(箇所)를 특정하는 것은 용이하지 않다. 따라서 집적 회로층을 한층 적층할 때마다 층간 접속용 단자의 도통 검사를 행할 수 있으면, 접속 불량의 발생 개소를 특정할 수 있다. 더욱이는, 접속 불량 개소를 가지는 집적 회로층 위에 새로운 집적 회로층을 적층하는 헛수고를 효과적으로 막는 것이 가능해진다.
상술한 본 실시 형태에 의한 반도체 집적 회로 장치(1A)의 검사 방법에서는, 집적 회로층(10)의 복수의 접속용 단자(14)와, 상기 집적 회로층(20)의 복수의 접속용 단자(24)를, 예를 들면 범프 등에 의해 서로 전기적으로 접속한 후, 집적 회로층(10)의 정전원 배선(13a)(또는 접지 배선(13b))과, 집적 회로층(20)의 접지 배선(23b)(또는 정전원 배선(23a))을 통하여, 검사용 정류 소자부(15, 25)에 바이어스 전압을 인가하고 있다. 이때, 집적 회로층(10)의 접속용 단자(14)와 집적 회로층(20)의 접속용 단자(24)가 양호하게 접속되어 있는 경우에는, 집적 회로층(10)의 정전원 배선(13a)(또는 접지 배선(13b))~검사용 정류 소자부(15)~집적 회로층(10)의 접속용 단자(14)~집적 회로층(20)의 접속용 단자(24)~검사용 정류 소자부(25)~집적 회로층(20)의 접지 배선(23b)(또는 정전원 배선(23a))이라고 하는 전류 경로가 구성된다.
따라서 이 전류 경로를 흐르는 전류의 크기는 정전원 배선(13a)(또는 접지 배선(13b)) 및 접지 배선(23b)(또는 정전원 배선(23a))이 가지는 저항값, 접속용 단자(14 및 24)의 저항값, 및 검사용 정류 소자부(15 및 25)의 저항값을 합계한 저항값에 반비례한다. 많은 경우, 전원 배선 및 접지 배선의 저항값은 층간 접속용 단자의 저항값과 비교해서 현격히 작고, 또 검사용 정류 소자부(정류 소자)의 저항값은 이미 알고 있다. 따라서 검사용 정류 소자부(15, 25)의 발광량은 접속용 단자(14, 24)의 저항값에 주로 의존하고, 접속용 단자(14, 24)가 서로 비접속인 상태(즉, 저항값이 무한대)이면, 검사용 정류 소자부(15, 25)는 발광하지 않는다. 그래서, 검사용 정류 소자부(15, 25)의 발광 유무를 관찰함으로써 접속용 단자(14, 24)의 접속 불량을 검출하고, 또 발광량을 관찰함으로써 접속용 단자(14)와 접속용 단자(24)의 사이의 저항값을 추정할 수 있다.
즉, 상술한 반도체 집적 회로 장치(1A)의 검사 방법, 및 반도체 집적 회로 장치(1A)에 의하면, 검사용 정류 소자부(15, 25) 중 적어도 한쪽의 발광에 기초하여, 집적 회로층(10)의 복수의 접속용 단자(14)와 집적 회로층(20)의 복수의 접속용 단자(24)의 접속 상태를 검사할 수 있다. 따라서 다수의 접속용 단자(14, 24)의 각각에 대응하는 발광 유무를 일괄하여 관찰함으로써, 접속 불량의 유무를 용이하게 판단할 수 있으므로, 종래와 같이 프로빙에 의해서 복수의 단자를 순차적으로 검사하는 방법과 비교하여, 집적 회로층을 한층 적층할 때마다 접속 불량의 유무를 단시간에 검사할 수 있다.
또, 3층 이상의 집적 회로층을 적층하는 경우, 집적 회로층을 한층 적층할 때마다 프로빙에 의한 검사를 행하면, 패드의 상처나 요철, 먼지 등이 그 후의 적층 공정에 있어서 불량의 원인으로 될 수 있다. 본 실시 형태에 의하면, 적층마다의 프로빙 개수를 현격히 저감하고, 또는 완전히 없앨 수도 있으므로, 접속 불량을 저감할 수 있다.
또, 본 실시 형태에 의하면, 집적 회로층을 한층 적층할 때마다 접속 불량의 유무를 검사하는 것이 용이하게 할 수 있으므로, 접속 불량이 생긴 집적 회로층 위에 정상적인 집적 회로층을 적층하는 헛수고를 방지할 수 있다. 또, 접속 불량의 개소를 인 라인으로 간이하게 검출할 수 있으므로, 집적 회로층의 개량을 위한 피드백을 빠르게 하고, 수율 향상으로 이어지는 것이 가능해진다.
또, 본 실시 형태와 같이, 검사용 정류 소자부(15)에 검사용 바이어스 전압을 인가하기 위한 배선이, 디바이스층(12)의 반도체 소자군에 전원 전압을 공급하기 위한 정전원 배선(13a)이고, 또한 검사용 정류 소자부(25)에 검사용 바이어스 전압을 인가하기 위한 배선이, 디바이스층(22)의 반도체 소자군에 전원 전압을 공급하기 위한 접지 배선(23b)인 것이 바람직하다. 그리고 검사용 정류 소자부(15)의 정류 소자(15a)를 정전원 배선(13a)에 대해서 역방향으로 접속하고, 검사용 정류 소자부(25)의 정류 소자(25b)를 접지 배선(23b)에 대해서 역방향으로 접속하는 것이 바람직하다.
혹은, 검사용 정류 소자부(15)에 검사용 바이어스 전압을 인가하기 위한 배선이, 디바이스층(12)의 반도체 소자군에 전원 전압을 공급하기 위한 접지 배선(13b)이고, 또한 검사용 정류 소자부(25)에 검사용 바이어스 전압을 인가하기 위한 배선이, 디바이스층(22)의 반도체 소자군에 전원 전압을 공급하기 위한 정전원 배선(23a)인 것이 바람직하다. 그리고 검사용 정류 소자부(15)의 정류 소자(15b)를 접지 배선(13b)에 대해서 역방향으로 접속하고, 검사용 정류 소자부(25)의 정류 소자(25a)를 정전원 배선(23a)에 대해서 역방향으로 접속하는 것이 바람직하다.
반도체 집적 회로 장치(1A)가 상기 구성을 가지는 경우, 집적 회로층(10)에 있어서, 검사용 정류 소자부(15)의 정류 소자(15a 및 15b)를 정전원 배선(13a) 및 접지 배선(13b)에 대해서 각각 역방향으로 접속하므로, 통상의 동작시에는 검사용 정류 소자부(15)에 전류는 흐르지 않는다. 마찬가지로, 집적 회로층(20)에 있어서, 검사용 정류 소자부(25)의 정류 소자(25a, 25b)를 정전원 배선(23a) 및 접지 배선(23b)에 대해서 각각 역방향으로 접속하므로, 통상의 동작시에는 검사용 정류 소자부(25)에도 전류는 흐르지 않는다. 그리고 검사시에, 검사용 정류 소자부(15, 25)에 대해서 순방향으로 되는(즉, 통상의 동작시에 있어서의 전원 전압과는 정부가 반대인) 검사용 바이어스 전압을, 정전원 배선(13a) 및 접지 배선(23b)을 통하여, 혹은 접지 배선(13b) 및 정전원 배선(23a)을 통하여 인가함으로써, 검사용 정류 소자부(15, 25)에 전류를 공급해 발광시킬 수 있다. 따라서 반도체 집적 회로 장치(1A)가 상기 구성을 가짐으로써, 기존의 전원 배선 및 접지 배선을 이용해 층간 접속 불량의 유무를 검사할 수 있다.
또한, 검사용 정류 소자부(15 및 25)에 관해, 정류 소자와 직렬로 접속된 발광 소자를 가지는 구성의 예를 도 2에 도시하였지만, 발광 소자는 발광용 다이오드 이외의 것이어도 좋다. 예를 들면, 도 4는 검사용 정류 소자부(35B)의 구성을 나타내는 도면이다. 이 검사용 정류 소자부(35B)는 도 1에 도시된 검사용 정류 소자부(15 및 25)로 치환될 수 있다. 도 4에 도시된 바와 같이, 검사용 정류 소자부(35B)는 정류 소자(35a)와, 이 정류 소자(35a)에 대해서 직렬로 접속된 발광 소자로서의 발광용 트랜지스터(35e)를 가진다. 또, 검사용 정류 소자부(35B)는 정류 소자(35b)와, 이 정류 소자(35b)에 대해서 직렬로 접속된 발광 소자로서의 발광용 트랜지스터(35f)를 가진다.
도 5는 검사용 정류 소자부(35C)의 구성을 나타내는 도면이다. 이 검사용 정류 소자부(35C)는, 도 1에 도시된 검사용 정류 소자부(15 및 25)로 치환될 수 있다. 도 5에 도시된 바와 같이, 검사용 정류 소자부(35C)는 정류 소자(35a)와, 이 정류 소자(35a)에 대해서 직렬로 접속되고 또한 접속용 단자(14 또는 24)와 정전원 배선(13a 또는 23a)의 사이에 순방향 접속된 발광 소자로서의 저내압(低耐壓) 다이오드(35g)를 가진다. 또, 검사용 정류 소자부(35C)는 정류 소자(35b)와, 이 정류 소자(35b)에 대해서 직렬로 접속되고 또한 접속용 단자(14 또는 24)와 접지 배선(13b 또는 23b)의 사이에 순방향 접속된 발광 소자로서의 저내압 다이오드(35h)를 가진다.
도 6은 검사용 정류 소자부(35D)의 구성을 나타내는 도면이다. 이 검사용 정류 소자부(35D)는, 도 1에 도시된 검사용 정류 소자부(15 및 25)로 치환될 수 있다. 도 6에 도시된 바와 같이, 검사용 정류 소자부(35D)는 정류 소자(35a)와, 이 정류 소자(35a)에 대해서 직렬로 접속된 발광 소자로서의 터널 전류 콘덴서(35i)를 가진다. 또, 검사용 정류 소자부(35D)는 정류 소자(35b)와, 이 정류 소자(35b)에 대해서 직렬로 접속된 발광 소자로서의 터널 전류 콘덴서(35j)를 가진다.
검사용 정류 소자의 추가에 의한 부가 용량을 저감하기 위해서는, 접속용 단자나 관통 배선의 바로 옆에 정류 소자를 배치하는 것이 바람직하지만, 접속용 단자나 관통 배선이 발광 검출을 방해할 수 있다. 따라서 도 2 및 도 4 ~ 도 6에 도시된 것처럼, 발광 소자를 정류 소자와는 별개로 마련함으로써, 이 발광 소자를 관통 배선이나 접속용 단자로부터 이격하여 배치하는 것이 가능해져서, 발광을 관찰하기 쉬워진다. 또한, 발광 소자로서는 전류에 따라 발광하는 모든 반도체 소자를 적용할 수 있다. 또, 각 발광 소자의 발광 파장을 서로 다르게 해도 좋다.
정류 소자(15a 및 15b, 25a 및 25b, 및 35a 및 35b)로서는, 다음에 제시되는 각 소자가 매우 적합하다. 즉, 여기서 말하는 정류 소자란 바이어스 전압에 대해서 비선형으로 응답하여 전류가 흐르는 접합 구조를 가지는 소자(다이오드, 트랜지스터, 사이리스터(thyristor) 등)이다. 이와 같은 접합 구조로서는, P형 반도체와 N형 반도체의 접합인 PN 접합, P형 반도체와 불순물을 포함하지 않은 I(인트린직(intrinsic))형 반도체의 접합, I형 반도체와 N형 반도체의 접합, P형 반도체와 N형 반도체의 사이에 I형 반도체가 끼워진 PIN 접합, 반도체와 금속의 접합인 쇼트 키 접합, 및 경계 부분에 터널 전류가 흐르는 얇은 절연막(絶緣膜)이나 공극(空隙), 점접촉(点接觸) 부분을 사이에 둔 터널 접합을 들 수 있다. 이 중에서는, PN 접합이 가장 바람직하다. 또한, PN 접합 및 PIN 접합에 있어서의 순(順)바이어스 시의 발광은 재결합 발광이 주(主)이고, PN 접합 및 PIN 접합에 있어서의 역(逆)바이어스 시의 발광, 및 MOS 트랜지스터의 채널로부터의 발광은 핫 캐리어(hot carrier) 발광이 주이다. 터널 접합에 있어서는, 핫 캐리어 발광 및 재결합 발광의 쌍방이 생길 수 있다. 본 실시 형태에 있어서의 정류 소자로서는, 발광 기능도 겸비하는 PN 다이오드가 가장 바람직하다.
또한, 터널 접합 소자에는, 그 순방향 전류의 크기와 역방향 전류의 크기가 거의 동일한 경우가 있다. 그러나 터널 접합에는, 저바이어스 시에는 전류가 흐르지 않고, 고바이어스 시에는 큰 전류를 흘리는 특성이 있다. 따라서 검사시에 높은 바이어스 전압을 인가했을 때에 전류가 흐르고, 통상의 사용 조건에서는 전류가 흐르지 않게 하는 것이 가능하다. 또, 터널 접합 부분에는 주어진 전압차에 따른 핫 캐리어 발광이 생기고, 또한 터널 접합 부분을 구성하는 한쪽의 반도체가 P형이고 다른 쪽의 반도체가 N형이면 재결합 발광도 발생한다. 따라서 발광 기능을 겸(兼)하는 정류 소자로서 이용할 수 있고, 혹은 발광 소자로서 이용할 수도 있다.
또, 본 실시 형태에 의한 반도체 집적 회로 장치(1A)의 검사 방법에서는, 집적 회로층(10)의 검사용 정류 소자부(15)와 집적 회로층(20)의 검사용 정류 소자부(25)가 동시에 발광하지만, 이들 검사용 정류 소자부(15)와 검사용 정류 소자부(25)의 사이에는 각 집적 회로층(10, 20)의 배선층(13, 23)이 존재한다. 또, 집적 회로층(10)과 집적 회로층(20)의 사이에는, 접속용 단자(14, 24)로서의 범프 등도 존재한다. 따라서 검사용 정류 소자부(15, 25)로부터의 광은 배선층(13, 23)이나 접속용 단자(14, 24)에 의해서 차폐되므로, 검사용 정류 소자부(15)(또는 25)로부터의 광을 각각의 측에서 관찰할 때에, 검사용 정류 소자부(25)(또는 15)로부터의 광은 관찰 방해가 되기 어렵다. 또한, 이러한 광을 효과적으로 차폐하도록, 배선층(13, 23)의 배선 밀도 분포나 배선 형상을 고안하여도 좋다. 또, 이러한 광을 효과적으로 차폐하도록, 접착층(7a)의 재료나 성분을 선택해도 좋다.
(제2 실시 형태)
도 7은 제2 실시 형태로서의 반도체 집적 회로 장치(1B)의 구성을 나타내는 단면도이다. 본 실시 형태에 관한 반도체 집적 회로 장치(1B)는 집적 회로층(20 및 30)을 구비한다. 또한, 본 실시 형태에서는, 집적 회로층(30)이 가지는 반도체 기판(11)의 이면(11b)과 집적 회로층(20)이 가지는 반도체 기판(21)의 표면(21a)이 서로 대향하도록, 집적 회로층(30, 20)이 서로 접합되어 있다. 집적 회로층(30)에 있어서, 이하에 설명하는 구성을 제외한 다른 구성은, 상기 실시 형태의 집적 회로층(10)과 같다.
집적 회로층(30)은 표면(11a) 및 이면(11b)을 가지는 반도체 기판(지지층)(11)과, 반도체 기판(11)의 표면(11a)에 마련된 디바이스층(12)과, 디바이스층(12)상에 마련된 배선층(13)과, 집적 회로층(20)에 전기적으로 접속되기 위한 복수의 접속용 단자(전극)(34)를 가진다. 배선층(13)의 복수의 배선에는, 복수의 반도체 소자에 전원 전압을 인가하기 위한 정전원 배선(13a) 및 접지 배선(13b)도 포함된다.
복수의 접속용 단자(34)는 반도체 기판(11)의 이면(11b)상에 마련된다. 집적 회로층(30)의 복수의 접속용 단자(34) 각각과, 집적 회로층(20)의 복수의 접속용 단자(24) 각각은, 이면(11b)상 및 표면(21a)상에 있어서 서로 대향하는 위치에 배치되고, 또한 서로 접함으로써 전기적으로 접속되어 있다. 복수의 접속용 단자(34)는, 예를 들면 범프 전극에 의해서 바람직하게 구성된다.
또, 집적 회로층(30)은 신호 배선용인 복수의 접속용 단자(34) 각각과 일대일로 대응하는 복수의 제1 검사용 정류 소자부(15)를 가진다. 검사용 정류 소자부(15)의 구성은, 제1 실시 형태와 같다. 단, 정류 소자(15a)는 집적 회로층(10)의 정전원 배선(13a)과 접속용 단자(34)의 사이에 역방향 접속되어 있고, 정류 소자(15b)는 집적 회로층(10)의 접지 배선(13b)과 접속용 단자(34)의 사이에 역방향 접속되어 있다. 정류 소자(15a 및 15b)와 접속용 단자(34)는 관통 배선(37)을 통하여 접속되어 있다. 관통 배선(37)은 배선층(13)의 배선과 이면(11b)상의 복수의 접속용 단자(34)를 서로 접속하기 위한 TSV이다.
반도체 집적 회로 장치(1B)는 핸들링 기판(8)을 추가로 구비한다. 핸들링 기판(8)은 접착층(7b)을 통하여 집적 회로층(30)의 표면(11a)측에 접합되어 있다.
본 실시 형태에 관한 반도체 집적 회로 장치(1B)에서는, 도 3에 제시된 검사 방법에 의해서, 접속용 단자(34)와 접속용 단자(14)의 접속 상태가 바람직하게 검사된다. 단, 집적 회로층(30)의 검사용 정류 소자부(15)로부터의 광은, 배선층(13) 및 핸들링 기판(8)에 의해서 차폐되므로, 집적 회로층(20)의 검사용 정류 소자부(25)로부터의 광을 이면(21b)측에서 관찰하면 좋다. 이것에 의해, 상기 제1 실시 형태와 같은 작용 및 효과를 얻을 수 있다.
(제3 실시 형태)
도 8은 제3 실시 형태로서의 반도체 집적 회로 장치(1C)의 구성을 나타내는 단면도이다. 본 실시 형태에 관한 반도체 집적 회로 장치(1C)는 집적 회로층(10, 20, 및 40)이 두께 방향으로 적층되어 이루어진다. 또한, 본 실시 형태에서는, 집적 회로층(10 및 20)의 각 구성 및 접속 구조는 제1 실시 형태와 같고, 집적 회로층(20)이 가지는 반도체 기판(21)의 이면(21b)과 집적 회로층(40)이 가지는 반도체 기판(41)의 표면(41a)이 서로 대향하도록, 집적 회로층(20, 40)이 서로 접합되어 있다.
집적 회로층(40)은 표면(41a) 및 이면(41b)을 가지는 반도체 기판(지지층)(41)과, 반도체 기판(41)의 표면(41a)에 마련된 디바이스층(42)과, 디바이스층(42)상에 마련된 배선층(43)과, 집적 회로층(20)에 전기적으로 접속되기 위한 복수의 접속용 단자(전극)(44)를 가진다. 디바이스층(42)은 복수의 반도체 소자로 이루어지는 반도체 소자군을 포함한다.
배선층(43)은 디바이스층(42)에 포함되는 복수의 반도체 소자를 전기적으로 상호 접속하기 위한 복수의 배선을 포함한다. 이들 복수의 배선에는, 복수의 반도체 소자에 전원 전압을 인가하기 위한 정전원 배선(43a) 및 접지 배선(43b)이 포함된다. 본 실시 형태에 있어서, 집적 회로층(40)의 정전원 배선(43a) 및 접지 배선(43b)과, 집적 회로층(10, 20)의 정전원 배선(13a, 23a) 및 접지 배선(13b, 23b)은 서로 독립하여 배치되어 있으며, 상호의 접속은 되어 있지 않다.
복수의 접속용 단자(44)는 배선층(43)상에 마련된다. 집적 회로층(20)의 복수의 접속용 단자(26) 각각과, 복수의 접속용 단자(44) 각각은, 이면(21b)상 및 표면(41a)상에 있어서 서로 대향하는 위치에 배치되고, 또한 서로 접함으로써 전기적으로 접속되어 있다. 복수의 접속용 단자(44)의 각각은, 예를 들면 범프 전극에 의해서 바람직하게 구성된다.
또, 집적 회로층(40)은 복수의 검사용 정류 소자부(45)를 추가로 가진다. 복수의 검사용 정류 소자부(45) 각각은 디바이스층(42)에 형성되고, 신호 배선용인 복수의 접속용 단자(44) 각각에 일대일로 대응한다. 복수의 검사용 정류 소자부(45)는 정류 소자(45a 및 45b)를 각각 가진다. 정류 소자(45a)는 집적 회로층(40)의 정전원 배선(43a)과 접속용 단자(44)의 사이에 역방향 접속되어 있고, 정류 소자(45b)는 집적 회로층(40)의 접지 배선(43b)과 접속용 단자(44)의 사이에 역방향 접속되어 있다. 또한, 검사용 정류 소자부(45)의 상세한 구성예 및 변형예는 제1 실시 형태의 검사용 정류 소자부(15, 25)와 같다.
집적 회로층(40)은 반도체 기판(41)의 표면(41a)상의 배선층(43)의 배선과 이면(41b)상의 복수의 접속용 단자(전극)(46)를 상호 접속하기 위해서, 복수의 관통 배선(TSV)(47)을 추가로 가진다. 복수의 접속용 단자(46)는 접속용 단자(46a~46f)를 포함한다. 접속용 단자(46a 및 46b)는 각각 관통 배선(47)을 통하여 정전원 배선(43a) 및 접지 배선(43b)과 전기적으로 접속되어 있다. 접속용 단자(46c)는 관통 배선(47), 접속용 단자(44), 접속용 단자(26a), 및 관통 배선(27)을 통하여 집적 회로층(20)의 정전원 배선(23a)과 전기적으로 접속되어 있다. 접속용 단자(46d)는 관통 배선(47), 접속용 단자(44), 접속용 단자(26b), 및 관통 배선(27)을 통하여 집적 회로층(20)의 접지 배선(23b)과 전기적으로 접속되어 있다. 접속용 단자(46e)는 관통 배선(47), 접속용 단자(44), 접속용 단자(26c), 관통 배선(27), 접속용 단자(24 및 14)를 통하여 집적 회로층(10)의 정전원 배선(13a)과 전기적으로 접속되어 있다. 접속용 단자(46f)는 관통 배선(47), 접속용 단자(44), 접속용 단자(26d), 관통 배선(27), 접속용 단자(24 및 14)를 통하여 집적 회로층(10)의 접지 배선(13b)과 전기적으로 접속되어 있다. 이와 같이, 집적 회로층(10, 20, 및 40)의 각 전원 계통을 서로 독립하여 배설하기 위해서, 접속용 단자(46a~46f)가 마련되어 있다. 접속용 단자(46a~46f) 및 이들에 접속된 관통 배선이나 접속용 단자는, 검사용 정류 소자부(15, 25, 및 45)에 바이어스 전압을 인가하기 위한 전압 인가부를 구성한다.
반도체 집적 회로 장치(1C)는 접착층(6)을 추가로 구비한다. 접착층(6)은 집적 회로층(20)과 집적 회로층(40)의 극간에 마련되어 있고, 집적 회로층(20) 및 집적 회로층(40)을 기계적으로 접합한다. 또한, 이 접착층(6)은, 검사용 정류 소자부(25)로부터의 광을 차폐할 수 있는 재료를 포함하는 것이 바람직하다.
본 실시 형태에 관한 반도체 집적 회로 장치(1C)에서는, 도 3에 제시된 검사 방법에 있어서, 집적 회로층(10)을 집적 회로층(20)으로, 집적 회로층(20)을 집적 회로층(40)으로 각각 치환함으로써, 접속용 단자(44)와 접속용 단자(26)의 접속 상태가 바람직하게 검사된다. 단, 집적 회로층(20)의 검사용 정류 소자부(25)로부터의 광은, 배선층(43)에 의해서 차폐되므로, 집적 회로층(40)의 검사용 정류 소자부(45)로부터의 광을 이면(41b)측에서 관찰하면 좋다. 이것에 의해, 상기 제1 실시 형태와 같은 작용 및 효과를 얻을 수 있다.
(제4 실시 형태)
도 9는 제4 실시 형태로서의 반도체 집적 회로 장치(1D)의 구성을 나타내는 단면도이다. 본 실시 형태에 관한 반도체 집적 회로 장치(1D)는 집적 회로층(10, 50, 및 40)이 두께 방향으로 적층되어 이루어진다. 또한, 본 실시 형태에서는, 집적 회로층(10)의 구성은 제1 실시 형태와 같고, 집적 회로층(40)의 구성은 제3 실시 형태와 같다. 본 실시 형태에서는, 집적 회로층(10)의 반도체 기판(11)의 표면(11a)과 집적 회로층(50)의 반도체 기판(51)의 이면(51b)이 서로 대향하고, 반도체 기판(51)의 표면(51a)과 집적 회로층(40)의 반도체 기판(41)의 표면(41a)이 서로 대향하도록, 집적 회로층(10, 50, 및 40)이 서로 접합되어 있다.
집적 회로층(50)은 표면(51a) 및 이면(51b)을 가지는 반도체 기판(지지층)(51)과, 반도체 기판(51)의 표면(51a)에 마련된 디바이스층(52)과, 디바이스층(52)상에 마련된 배선층(53)과, 집적 회로층(40)에 전기적으로 접속되기 위한 복수의 접속용 단자(전극)(54)를 가진다. 디바이스층(52)은 복수의 반도체 소자로 이루어지는 반도체 소자군을 포함한다.
배선층(53)은 디바이스층(52)에 포함되는 복수의 반도체 소자를 전기적으로 서로 접속하기 위한 복수의 배선을 포함한다. 이들 복수의 배선에는, 복수의 반도체 소자에 전원 전압을 인가하기 위한 정전원 배선(53a) 및 접지 배선(53b)이 포함된다. 본 실시 형태에 있어서, 집적 회로층(10, 40, 및 50)의 각 정전원 배선(13a, 43a, 및 53a), 및 각 접지 배선(13b, 43b, 및 53b)은 서로 독립하여 배치되어 있고, 상호 접속은 되어 있지 않다.
복수의 접속용 단자(54)는 배선층(53)상에 마련된다. 복수의 접속용 단자(54) 각각과, 집적 회로층(40)의 복수의 접속용 단자(44) 각각은, 표면(51a)상 및 표면(41a)상에 있어서 서로 대향하는 위치에 배치되고, 또한 서로 접함으로써 전기적으로 접속되어 있다. 복수의 접속용 단자(54)의 각각은, 예를 들면 범프 전극에 의해서 바람직하게 구성된다.
또, 집적 회로층(50)은 복수의 검사용 정류 소자부(55)를 추가로 가진다. 복수의 검사용 정류 소자부(55) 각각은, 디바이스층(52)에 형성되고, 신호 배선용인 복수의 접속용 단자(54) 각각에 일대일로 대응한다. 복수의 검사용 정류 소자부(55)는 정류 소자(55a 및 55b)를 각각 가진다. 정류 소자(55a)는 집적 회로층(50)의 정전원 배선(53a)과 접속용 단자(54)의 사이에 역방향 접속되어 있고, 정류 소자(55b)는 집적 회로층(50)의 접지 배선(53b)과 접속용 단자(54)의 사이에 역방향 접속되어 있다. 또한, 검사용 정류 소자부(55)의 상세한 구성예 및 변형예는, 제1 실시 형태의 검사용 정류 소자부(15, 25)와 같다.
집적 회로층(50)은 반도체 기판(51)의 표면(51a)상의 배선층(53)의 배선과 이면(51b)상의 복수의 접속용 단자(전극)(56)를 상호 접속하기 위해서, 복수의 관통 배선(TSV)(57)을 추가로 가진다. 집적 회로층(40)의 접속용 단자(46c 및 46d)의 각각은, 관통 배선(47), 접속용 단자(44), 접속용 단자(54)를 통하여 집적 회로층(50)의 정전원 배선(53a) 및 접지 배선(53b)의 각각과 전기적으로 접속되어 있다. 또, 집적 회로층(40)의 접속용 단자(46e 및 46f)의 각각은, 관통 배선(47), 접속용 단자(44), 접속용 단자(54), 관통 배선(57), 접속용 단자(56), 접속용 단자(14)를 통하여 집적 회로층(10)의 정전원 배선(13a) 및 접지 배선(13b)의 각각과 전기적으로 접속되어 있다. 이와 같이, 집적 회로층(10, 50, 및 40)의 각 전원 계통을 서로 독립하여 배설하기 위해서, 접속용 단자(46a~46f)가 마련되어 있다. 접속용 단자(46a~46f) 및 이들에 접속된 관통 배선이나 접속용 단자는, 검사용 정류 소자부(15, 55, 및 45)에 바이어스 전압을 인가하기 위한 전압 인가부를 구성한다.
본 실시 형태에 관한 반도체 집적 회로 장치(1D)에서는, 도 3에 제시된 검사 방법에 있어서, 집적 회로층(10)을 집적 회로층(50)로, 집적 회로층(20)을 집적 회로층(40)로 각각 치환함으로써, 접속용 단자(54)와 접속용 단자(44)의 접속 상태가 바람직하게 검사된다. 단, 집적 회로층(50)의 검사용 정류 소자부(55)로부터의 광은, 배선층(43 및 53)에 의해서 차폐되므로, 집적 회로층(40)의 검사용 정류 소자부(45)로부터의 광을 이면(41b)측에서 관찰하면 좋다. 이것에 의해, 상기 제1 실시 형태와 같은 작용 및 효과를 얻을 수 있다.
(제5 실시 형태)
도 10은 제5 실시 형태로서의 반도체 집적 회로 장치(1E)의 구성을 나타내는 단면도이다. 본 실시 형태에 관한 반도체 집적 회로 장치(1E)는 집적 회로층(10A, 20A, 10B, 및 20B)이 두께 방향으로 적층되어 이루어진다. 본 실시 형태에서는, 집적 회로층(10A 및 20A) 각각의 구성 및 서로의 접합 구조는, 제1 실시 형태의 집적 회로층(10 및 20)과 같다. 또, 집적 회로층(10B 및 20B) 각각의 구성 및 서로의 접합 구조는, 하기의 점을 제외하고 제1 실시 형태의 집적 회로층(10 및 20)과 같다.
즉, 집적 회로층(10B)은 그 반도체 기판(11)의 이면(11b)이 집적 회로층(20A)의 반도체 기판(21)의 이면(21b)과 대향하도록, 접착층(7c)을 통하여 집적 회로층(20A)과 접합되어 있다.
또, 집적 회로층(10B)은 반도체 기판(11)의 표면(11a)상의 배선층(13)의 배선과 이면(11b)상의 복수의 접속용 단자(전극)(16)를 상호 접속하기 위해서, 복수의 관통 배선(TSV)(17)을 가진다. 복수의 접속용 단자(16)는 집적 회로층(20A)의 신호 배선용인 복수의 접속용 단자(26)와 일대일로 대응해서 배치되고, 집적 회로층(10B)의 복수의 접속용 단자(16)와 집적 회로층(20A)의 복수의 접속용 단자(26)가 서로 전기적으로 접속된다.
집적 회로층(20B)의 복수의 접속용 단자(26)는 단자 전극(26a~26f)을 포함한다. 접속용 단자(26a 및 26b)의 각각은, 관통 배선(27)을 통하여 집적 회로층(20B)의 정전원 배선(23a) 및 접지 배선(23b)의 각각과 전기적으로 접속되어 있다. 접속용 단자(26c)는 집적 회로층(20B)의 관통 배선(27) 및 접속용 단자(24), 집적 회로층(10B)의 접속용 단자(14), 관통 배선(17) 및 접속용 단자(16), 및 집적 회로층(20A)의 접속용 단자(26) 및 관통 배선(27)을 통하여, 집적 회로층(20A)의 정전원 배선(23a)과 전기적으로 접속되어 있다. 접속용 단자(26d)도 마찬가지 구성에 의해, 집적 회로층(20A)의 접지 배선(23b)과 전기적으로 접속되어 있다. 또, 접속용 단자(26e)는 집적 회로층(20B)의 관통 배선(27) 및 접속용 단자(24), 집적 회로층(10B)의 접속용 단자(14), 관통 배선(17) 및 접속용 단자(16), 집적 회로층(20A)의 접속용 단자(26), 관통 배선(27) 및 접속용 단자(24), 및 집적 회로층(10A)의 접속용 단자(14)를 통하여, 집적 회로층(10A)의 정전원 배선(13a)과 전기적으로 접속되어 있다. 접속용 단자(26f)도 마찬가지 구성에 의해, 집적 회로층(10A)의 접지 배선(13b)과 전기적으로 접속되어 있다.
이와 같이, 본 실시 형태에서는, 집적 회로층(10A, 20A, 및 20B)의 각 전원 계통을 서로 독립하여 배설하기 위해서, 집적 회로층(20B)에 접속용 단자(26a~26f)가 마련되어 있다. 접속용 단자(26a~26f) 및 이들에 접속된 관통 배선이나 접속용 단자는, 검사용 정류 소자부(15 및 25)에 바이어스 전압을 인가하기 위한 전압 인가부를 구성한다.
본 실시 형태에 관한 반도체 집적 회로 장치(1E)에서는, 도 3에 제시된 검사 방법에 있어서, 집적 회로층(10)을 집적 회로층(20A)으로, 집적 회로층(20)을 집적 회로층(20B)으로 각각 치환함으로써, 집적 회로층(20B)의 접속용 단자(24)로부터 집적 회로층(20A)의 접속용 단자(26)에 이르는 신호 경로의 접속 상태가 바람직하게 검사된다. 단, 집적 회로층(20A)의 검사용 정류 소자부(25)로부터의 광은, 집적 회로층(10B)의 배선층(13) 및 집적 회로층(20B)의 배선층(23)에 의해서 차폐되므로, 집적 회로층(20B)의 검사용 정류 소자부(25)로부터의 광을 집적 회로층(20B)의 이면(21b)측에서 관찰하면 좋다. 이것에 의해, 상기 제1 실시 형태와 같은 작용 및 효과를 얻을 수 있다.
특히, 집적 회로층이 3층 이상 적층되고, 또한 집적 회로층 사이에 공통되어서 마련되는 버스 배선이라고 하는 기판간 배선이 3층 이상에 걸쳐서 연속하는 경우에는, 본 실시 형태와 같이 최상부의 집적 회로층(20B)과 3층째 이후의 집적 회로층(20A)의 사이에 검사용 바이어스 전압을 인가함으로써, 3층 이상의 집적 회로층(20A, 10B, 및 20B)에 걸치는 접속 불량의 검출이나 저항값의 추측을 행할 수 있다. 본 실시 형태에서는, 집적 회로층(10A 및 20A)이 접합되어 이루어지는 적층물과, 집적 회로층(10B 및 20B)이 접합되어 이루어지는 적층물에서 개별적으로 검사를 행한 후, 하나의 적층물 위에 다른 적층물을 적층하고, 접속용 단자(26a 및 26d)의 사이, 또는 접속용 단자(26b 및 26c)의 사이에 검사용 바이어스 전압을 인가함으로써, 최상층(집적 회로층(20B))과 제2 층(집적 회로층(10B))의 층간 접속, 제2 층(집적 회로층(10B))과 제3 층(집적 회로층(20A))의 층간 접속, 및 제2 층 내 및 제3 층 내의 TSV의 접속 불량을 일괄하여 검출하는 것이 가능해진다.
또한, 본 실시 형태의 반도체 집적 회로 장치(1E)는 제1 실시 형태에 관한 2개의 반도체 집적 회로 장치(1A)를 접합한 구성을 구비하고 있지만, 이와 같이 접합되는 2개의 반도체 집적 회로 장치는, 상술한 제1 실시 형태 내지 제4 실시 형태 중 어느 구성을 구비하여도 좋고, 또 서로 다른 구성의 것을 조합시켜도 좋다.
(제6 실시 형태)
도 11은 제6 실시 형태로서의 반도체 집적 회로 장치(1F)의 구성을 나타내는 단면도이다. 본 실시 형태에 관한 반도체 집적 회로 장치(1F)는 집적 회로층(10C 및 20C)이 두께 방향으로 적층되어 이루어진다. 본 실시 형태에 있어서, 집적 회로층(10C 및 20C) 각각의 구성 및 서로의 접합 구조는, 하기의 점을 제외하고 제1 실시 형태의 집적 회로층(10 및 20) 각각의 구성과 같다.
본 실시 형태의 집적 회로층(10C 및 20C)은 제1 실시 형태의 접속용 단자(14 및 24)를 대신하여, 접속용 단자(14a 및 24a)를 각각 가진다. 접속용 단자(14a)는 제1 실시 형태와 같은 범프 전극이 아니고, 패드상의 전극이다. 또, 접속용 단자(24a)로서 TSV(28a)의 일단(一端)이 집적 회로층(20C)의 표면(21a)로부터 돌출하여 있고, 이 일단이 접속용 단자(14a)와 접해 있다. TSV(28a)의 타단(他端)은 신호 배선의 경우에는 반도체 기판(21)의 이면(21b)상에 마련된 재배선(29)과 접해 있고, 이 재배선(29)과 접하는 다른 TSV(28b)를 통하여 배선층(23)의 배선에 접속되어 있다. 또, TSV(28a)의 타단은, 전원 배선 또는 접지 배선의 경우에는, 반도체 기판(21)의 이면(21b)상에 마련된 접속용 단자(26)와 접해 있다.
본 실시 형태와 같은 층간 접속 구조는, 예를 들면 표면(11a 및 21a)이 서로 대향하는 방향으로 집적 회로층(10C)과 집적 회로층(20C)을 접합한 후, 반도체 기판(21)의 이면(21b)으로부터 집적 회로층(10C)의 접속용 단자(14a)에 이르는 제1 구멍, 및 이면(21b)으로부터 배선층(23)에 이르는 제2 구멍을 에칭 등에 의해 형성하고, 제1 및 제2 구멍에 금속 재료를 채워 넣은 후, 그 위에 재배선(29)을 형성함으로써 제작된다. 혹은, 집적 회로층(10C)과 집적 회로층(20C)을 접합한 후, 이면(21b)으로부터 접속용 단자(14a)에 이르는 구멍을 형성하고, 이 구멍에 금속 재료를 채워 넣은 후, 그 위에 접속용 단자(26)를 형성함으로써 제작된다. 제1 실시 형태에 있어서 설명한 작용 및 효과는, 본 실시 형태와 같은 층간 접속 구조에 있어서도 바람직하게 얻을 수 있다.
(제7 실시 형태)
도 12는 제7 실시 형태로서의 반도체 집적 회로 장치(1G)의 구성을 나타내는 단면도이다. 본 실시 형태에 관한 반도체 집적 회로 장치(1G)는 집적 회로층(20D 및 30D)가 두께 방향으로 적층되어 이루어진다. 본 실시 형태에 있어서, 집적 회로층(20D 및 30D) 각각의 구성 및 서로의 접합 구조는, 하기의 점을 제외하고 제1 변형예의 집적 회로층(20 및 30) 각각의 구성과 같다.
본 실시 형태의 집적 회로층(20D 및 30D)은, 이른바 SOI(Silicon On Insulator) 구조를 가지는 기판으로부터 실리콘층을 제거하여 제작된 것이고, 지지층으로서 산화막층(21D 및 11D)을 각각 가진다. 집적 회로층(20D)의 복수의 관통 배선(27)은 산화막층(21D)을 관통하여 형성되어 있고, 그것들의 이면(21b)측의 일단은 복수의 접속용 단자(26a)로서 산화막층(21D)으로부터 노출되어 있다. 마찬가지로, 집적 회로층(30D)의 복수의 관통 배선(37)은 산화막층(11D)을 관통하여 형성되어 있고, 그것들의 이면(31b)측의 일단은, 복수의 접속용 단자(34a)로서 산화막층(21D)으로부터 노출되어 있다. 복수의 접속용 단자(34a)의 각각은, 집적 회로층(20D)의 복수의 접속용 단자(24)의 각각과 전기적으로 접속되어 있다. 또한, 복수의 관통 배선(27 및 37)은, 상기 각 실시 형태와 같은 TSV가 아니고, 단순한 비아 콘택트(bia contact)가 된다.
본 실시 형태와 같이, 집적 회로층(20D 및 30D)이 지지층으로서 산화막층(21D 및 11D)을 가지는 경우에도, 제1 실시 형태에 있어서 설명한 작용 및 효과를 바람직하게 얻을 수 있다.
또한, 상술한 제1 실시 형태 내지 제7 실시 형태에 있어서, 접속용 단자로서의 범프 전극은 편측(片側) 범프여도 좋고, 범프 전극을 대신하여 TSV를 이용해도 좋다. 또, 범프 전극을 마련하지 않고, 접속용 단자로서의 금속막 끼리를 직접적으로 접합해도 좋다. 또, 상기 각 실시 형태에서는 집적 회로층끼리의 접합을 위해서 접착층이 이용되고 있지만, 각 집적 회로층의 접속용 단자 이외의 영역에 금속막을 각각 형성하고, 이 금속막 끼리를 직접적으로 접합해도 좋다. 또, 각 집적 회로층의 기계적 강도가 충분하다면, 2개의 집적 회로층의 사이를 공극(空隙)으로 해도 좋다.
(제8 실시 형태)
도 13은 제8 실시 형태로서의 전원 배선 및 접지 배선의 구성을 나타내는 도면이다. 도 13에 도시된 바와 같이, 본 실시 형태에서는, 복수의 검사용 정류 소자부(65)에 바이어스 전압을 인가하기 위해서, 하나의 집적 회로층(60)에 대해 적어도 2계통(본 실시 형태에서는 2계통)의 전원 배선(63a 및 63b)이 마련되어 있다. 또, 집적 회로층(60)의 복수의 접속용 단자(64)는 서로 직교하는 두 방향을 따라서 이차원 모양으로 배열되어 있다. 또한, 도 13에는 다른 집적 회로층의 검사용 정류 소자부(66) 및 접지 배선(67)이 합쳐져 도시되어 있다.
한쪽의 전원 배선(63a)은 복수의 접속용 단자(64) 가운데, 격자무늬 모양으로 배치되는 일부의 접속용 단자(64)와 전기적으로 접속된 검사용 정류 소자부(65)에 바이어스 전압을 인가한다. 또, 다른 쪽의 전원 배선(63b)은 복수의 접속용 단자(64) 가운데, 나머지의 접속용 단자(64)와 전기적으로 접속된 검사용 정류 소자부(65)에 바이어스 전압을 인가한다. 따라서 전원 배선(63a)으로부터 바이어스 전압이 인가되는 검사용 정류 소자부(65)에 접속된 접속용 단자(64)와, 전원 배선(63b)으로부터 바이어스 전압이 인가되는 검사용 정류 소자부(65)에 접속된 접속용 단자(64)는 상기 두 방향에 있어서 서로 이웃하는 경우는 없다.
본 실시 형태와 같이 전원 배선을 구성함으로써, 상기 일부의 접속용 단자(64)에 접속된 검사용 정류 소자부(65)로부터의 발광과, 나머지의 접속용 단자(64)에 접속된 검사용 정류 소자부(65)로부터의 발광을 나누어 관찰할 수 있다. 서로 이웃한 접속용 단자(64) 끼리의 단락이 없으면, 각 검사용 정류 소자부(65)는 대응하는 전원 배선(63a 또는 63b)으로부터 바이어스 전압이 인가되었을 때만 발광하지만, 서로 이웃한 접속용 단자(64) 끼리가 단락되어 있는 경우에는, 당해 검사용 정류 소자부(65)는 전원 배선(63a 및 63b) 중 어느 쪽에 바이어스 전압을 인가해도 발광한다. 이 발광을 관찰함으로써, 서로 이웃한 접속용 단자(64) 끼리가 단락되어 있는 것을 검출할 수 있다.
또한, 전원 배선을 적어도 2계통 마련하는 예에 대해서 설명했지만, 접지 배선을 적어도 2계통 마련하거나, 혹은 각 2계통 이상의 전원 배선 및 접지 배선을 조합함으로써, 상기와 같은 효과를 달성할 수 있다.
(제9 실시 형태)
도 14는 제9 실시 형태로서의 전압 인가부(68)의 구성을 나타내는 도면이다. 전압 인가부(68)는 도 1에 도시된 집적 회로층(20)의 정전원 배선(23a)과 집적 회로층(10)의 접지 배선(13b)의 사이(혹은, 정전원 배선(13a)과 접지 배선(23b)의 사이)에 접속된다. 이 전압 인가부(68)는 하나 이상의 광전 변환 소자(다이오드)(68a)를 포함한다. 도 14에 도시된 예에서는, 두 개의 광전 변환 소자(68a)가 직렬로 접속되어 있다. 광전 변환 소자(68a)의 애노드측은 정전원 배선(23a)(또는 정전원 배선(13a))과 접속되고, 광전 변환 소자(68a)의 캐소드측은 접지 배선(13b)(또는 접지 배선(23b))과 접속된다. 광전 변환 소자(68a)는 반도체 집적 회로 장치(1A)의 외부로부터의 에너지 입력(광 입력)에 의해서, 검사용 바이어스 전압을 발생시킨다.
본 실시 형태와 같은 전압 인가부(68)를 집적 회로층(10 및 20) 중 적어도 한층에 마련함으로써, 검사용 정류 소자부(15, 25)로의 바이어스 전압의 인가를 프로빙을 이용하지 않고 행할 수 있으므로, 검사에 있어서의 프로빙 횟수를 더욱 작게 하는(혹은, 프로빙을 없애는) 것이 가능하게 된다. 또한, 이와 같은 전압 인가부를 실현하는 소자는 광전 변환 소자에 한정되는 것이 아니고, 외부로부터의 에너지선의 입사에 의해서 기전력을 발생시킬 수 있는 것이면, 다른 종류의 소자를 적용해도 괜찮다. 예를 들면, 기전력 소자로서의 코일부를 집적 회로층(10 및 20) 중 적어도 한층에 마련해도 좋다. 이 경우, 코일부에 자장(磁場)을 조사함으로써 바이어스 전압을 발생시킬 수 있다.
(제10 실시 형태)
도 15는 제10 실시 형태로서의 검사 장치(100A)의 구성을 나타내는 도면이다. 이 검사 장치(100A)는 상술한 제1 실시 형태 내지 제9 실시 형태에 관한 반도체 집적 회로 장치(도면중에는 제1 실시 형태에 관한 반도체 집적 회로 장치(1A)를 대표하여 나타냄)의 검사 방법을 바람직하게 실시하기 위한 장치이다.
검사 장치(100A)는 반도체 집적 회로 장치(1A)의 검사용 정류 소자부(15)(또는 25)로부터의 발광을 화상으로서 촬상하기 위해서, 그 발광을 포함하는 상(像)을 촬상하는 카메라(101)와, 검사용인 충분한 크기의 바이어스 전압을 발생시키는 전원(102)과, 이 바이어스 전압을 검사용 정류 소자부(15)(또는 25)에 대해서 순방향으로 인가하기 위한 프로브(전압 인가 수단)(103a 및 103b)와, 카메라(101)로부터의 화상에 기초하여 접속 불량의 유무를 검사하는 제어 시스템(104)을 구비한다. 카메라(101)와 반도체 집적 회로 장치(1A)의 사이에는 대물 렌즈(109) 및 결상 렌즈(110)가 마련되고, 카메라(101)는 검사용 정류 소자부(15)(또는 25)로부터의 발광을 대물 렌즈(109) 및 결상 렌즈(110)를 통하여 촬상한다. 카메라(101)는 카메라 케이블(101a)을 통하여 제어 시스템(104)과 전기적으로 접속되어 있고, 제어 시스템(104)에 의해서 그 동작이 제어됨과 아울러, 촬상 데이터를 제어 시스템(104)으로 보낸다.
또, 검사 장치(100A)는 집적 회로의 패턴을 관찰하기 위한 조명계(105)를 추가로 구비한다. 조명계(105)는 라이트 가이드(106), 램프 광원(107), 및 빔 분할기(108)를 포함한다. 램프 광원(107)으로부터 출사된 광은, 라이트 가이드(106)를 통과하여 빔 분할기(108)에 이른다. 빔 분할기(108)는 대물 렌즈(109)와 결상 렌즈(110)의 사이에 배치되어 있고, 램프 광원(107)으로부터의 광을 반도체 집적 회로 장치(1A)를 향하여 반사함과 아울러, 반도체 집적 회로 장치(1A)로부터 나온 광을 투과한다. 이 조명계(105)에 의해, 카메라(101)는 검사용 정류 소자부(15)(또는 25)로부터의 발광에 더하여, 최상층의 집적 회로층(20)의 집적 회로 패턴을 촬상할 수 있다. 이 집적 회로 패턴을 포함한 화상은, 촬상 데이터와 기준 데이터를 대비할 때에, 레이아웃 데이터와 이면 패턴상의 사이에 위치 맞춤을 행할 때에 사용된다.
또한, 상술한 검사 장치(100A)의 구성요소 가운데, 제어 시스템(104) 및 램프 광원(107)을 제외한 구성요소는, 암(暗)상자(120)의 내부에 수용되어 있는 것이 바람직하다. 본 실시 형태에서는 카메라(101)가 반도체 집적 회로 장치(1A)의 상방에 배치되어 있지만, 카메라(101)는 반도체 집적 회로 장치(1A)의 하방에 배치되어도 좋다.
(제11 실시 형태)
도 16은 제11 실시 형태로서의 검사 장치(100B)의 구성을 나타내는 도면이다. 이 검사 장치(100B)는 상술한 제1 실시 형태 내지 제9 실시 형태에 관한 반도체 집적 회로 장치의 검사 방법을 바람직하게 실시하기 위한 장치이다.
이 검사 장치(100B)는 상술한 검사 장치(100A)(도 15)의 구성에 더하여, 레이저 광원(112), 레이저 스캐너(113), 및 파장 선택 미러(114)를 구비한다. 이러한 구성요소는, 예를 들면 도 14에 도시된 구성을 가지는 전압 인가부에 에너지선으로서의 레이저 광을 조사하기 위한 것이다. 레이저 광원(112)은 전압 인가부의 기전력 발생에 바람직한 파장의 레이저 광을 생성한다. 이 레이저 광원(112)은 레이저 컨트롤 케이블(112a)에 의해서 제어 시스템(104)과 전기적으로 접속되어 있고, 그 출사 타이밍 등이 제어 시스템(104)에 의해서 제어된다. 레이저 스캐너(113)는 레이저 광원(112)로부터 광 파이버 케이블(113a)을 통하여 레이저 광을 수신하고, 반도체 집적 회로 장치(1A)로의 레이저 광의 조사 위치를 변경한다. 레이저 스캐너(113)는 스캐너 컨트롤 케이블(113b)에 의해서 레이저 광원(112)과 전기적으로 접속되어 있고, 그 스캔 방향이 제어된다.
파장 선택 미러(114)는 빔 분할기(108)와 결상 렌즈(110)의 사이에 배치되어 있다. 파장 선택 미러(114)는 레이저 스캐너(113)로부터 출사된 레이저 광을, 반도체 집적 회로 장치(1A)를 향하여 반사한다. 또, 파장 선택 미러(114)는 반도체 집적 회로 장치(1A)로부터의 광상(光像)을, 카메라(101)를 향하여 통과시킨다.
본 실시 형태와 같이, 반도체 집적 회로 장치를 검사하기 위한 검사 장치는, 도 15에 도시된 프로브(103a 및 103b) 및 바이어스 전원(102)을 대신하여, 반도체 집적 회로 장치의 기전력 발생을 위한 에너지선을 조사하는 구성을 구비하여도 좋다. 또한, 레이저 광의 반사광이 카메라(101)에 입사하는 것을 방지하기 위해, 노치 필터(notch filter, 115)를 파장 선택 미러(114)와 카메라(101)의 사이에 마련하면 좋다. 혹은, 레이저 광을 레이저 현미경으로서도 이용하기 위해서, 레이저 광의 반사광을 검출하는 센서를 별도 마련해도 좋다. 또, 본 실시 형태에서는, 반도체 집적 회로 장치(1A)의 상방(카메라(101)와 같은 측)으로부터 레이저 광을 조사하고 있지만, 반도체 집적 회로 장치(1A)의 하방(카메라(101)와는 반대측)으로부터 레이저 광을 조사하는 구성으로 해도 좋다. 또, 레이저 광의 조사 위치(전압 인가부의 위치)를 특정하기 위해서, 반도체 집적 회로 장치(1A)로부터의 레이저 광의 반사를 이용해도 괜찮다. 구체적으로는, 레이저 스캐너(113)와 레이저 광원(112)을 접속하는 다른 광 파이버 케이블을 준비하고, 이 광 파이버 케이블에 의해 반도체 집적 회로 장치(1A)로부터의 반사광을 레이저 광원(112)으로 전달하고, 스캐너 위치 정보와 조합하여 화상화(畵像化)함으로써 적절한 조사 위치를 판단하면 좋다. 혹은, 본 실시 형태의 레이저 광원(112), 레이저 스캐너(113), 및 파장 선택 미러(114)에 의해서 LSM(Laser Scanning Microscpy)을 구성하고, 이 LSM을 이용하여 반도체 집적 회로 장치(1A)로부터의 반사 화상을 취득하고, 이 반사 화상에 기초하여 적절한 조사 위치(전압 인가부의 위치)를 검출하여, 당해 위치에 레이저 광을 조사해도 좋다.
본 발명에 의한 반도체 집적 회로 장치 및 그 검사 방법은, 상술한 각 실시 형태에 한정되는 것이 아니고, 그 밖에 다양한 변형이 가능하다. 예를 들면, 상술한 각 실시 형태에서는, 검사용 정류 소자부에 바이어스 전압을 인가하기 위한 배선으로서 전원 배선 및 접지 배선을 이용하고 있지만, 반도체 집적 회로 장치는 검사용 정류 소자부에 바이어스 전압을 인가하기 위한 전용 배선을 구비하여도 좋다. 바이어스 전압을 인가하기 위한 배선이 각 집적 회로층의 반도체 소자군으로부터 독립하여 검사용으로 마련된 것이어도, 상기 각 실시 형태와 같은 효과를 바람직하게 얻을 수 있다. 또, 상기 각 실시 형태에 의한 반도체 집적 회로 장치를 OBIRCH(Optical Beam Induced Resistance CHange)검사나 OBIC(Optical Beam Induced Current)검사 등에 이용할 수도 있다.
또, 상술한 각 실시 형태의 반도체 집적 회로 장치가 구비하는 검사용 정류 소자부는 검사를 위해서만 각 집적 회로층에 마련된 것이어도 좋고, 혹은 집적 회로층 내의 반도체 소자군을 포함하는 집적 회로에 기생하여 형성되는 정류 소자(다이오드 등)를 이용한 것이어도 괜찮다.
또, 상술한 각 실시 형태의 반도체 집적 회로 장치가 구비하는 검사용 정류 소자부의 정류 소자는, 실리콘 기판상에 절연 박막 및 전극막이 순서대로 적층된 구성을 가져도 좋다. 전극막과 실리콘 기판의 사이에 바이어스 전압을 인가했을 때의 절연 박막에 있어서의 터널 효과와 절연 박막을 전류가 통과할 때의 발광을 이용함으로써, 상기 각 실시 형태에 관한 검사용 정류 소자부를 바람직하게 실현할 수 있다.
또, 상술한 각 실시 형태에서는, 검사용 정류 소자부의 정류 소자에 순바이어스 전압을 인가하는 구성을 예시하고 있지만, 정류 소자의 역바이어스 내압을 낮게 함으로써, 검사시 및 통상 동작시의 쌍방에 있어서 정류 소자로의 바이어스 전압이 역바이어스가 되도록 해도 좋다. 이 경우, 검사용 정류 소자부에 바이어스 전압을 인가하기 위한 배선으로서, 하나의 집적 회로층의 전원 배선과 다른 집적 회로층의 전원 배선을 이용하면 좋다. 혹은, 검사용 정류 소자부에 바이어스 전압을 인가하기 위한 배선으로서, 하나의 집적 회로층의 접지 배선과 다른 집적 회로층의 접지 배선을 이용하면 좋다. 관찰측의 정류 소자가 역바이어스가 되도록 바이어스 전압을 인가하고, 핫 캐리어 발광 혹은 터널 전류에 의한 발광을 관찰함으로써, 다이오드에 순방향 전류를 흘렸을 경우의 재결합 발광과 비교하여, 발광 사이즈를 작게 할 수 있다.
또, 상술한 각 실시 형태에서는, 한쪽의 집적 회로층의 검사용 정류 소자부로부터의 발광을 접착층이나 배선층에 의해서 차광(遮光)함으로써, 다른 쪽의 집적 회로층의 검사용 정류 소자부로부터의 발광을 관찰하기 쉽게 하고 있지만, 이와 같은 차광 수단은 접착층이나 배선층으로 한정되지 않고, 다른 차광 부재를 이용해도 좋다.
또, 상술한 각 실시 형태에 있어서, 하나의 검사용 정류 소자부 당 발광 범위를 작게 함으로써, 복수의 검사용 정류 소자부로부터의 발광이 관찰하기 쉬워진다. 이 때문에, 예를 들면 검사용 정류 소자부의 정류 소자(혹은 정류 소자와는 별개로 마련된 발광 소자)의 캐리어 확산을 방지하기 위한 구조를 검사용 정류 소자부가 가지는 것이 바람직하다.
[산업상의 이용 가능성]
본 발명은 복수의 집적 회로층이 두께 방향으로 적층되어 이루어지는 반도체 집적 회로 장치의 층간 접속 불량의 유무를, 한층 적층할 때마다 단시간에 검사하는 것이 가능한 검사 방법 및 반도체 집적 회로 장치로서 이용 가능하다.
1A ~ 1G: 반도체 집적 회로 장치 6, 7a ~ 7c: 접착층
8: 핸들링 기판 10, 20: 집적 회로층
11, 21: 반도체 기판 12, 22: 디바이스층
13, 23: 배선층 13a, 23a: 정전원 배선
13b, 23b: 접지 배선 14, 24: 접속용 단자
15, 25: 검사용 정류 소자부 15a, 15b, 25a, 25b: 정류 소자
16, 26: 접속용 단자 17, 27: 관통 배선
68: 전압 인가부 68a: 광전 변환 소자
100A, 100B: 검사 장치 101: 카메라
102: 바이어스 전원 103a, 103b: 프로브
104: 제어 시스템 105: 조명계
107: 램프 광원 108: 빔 분할기
109: 대물렌즈 110: 결상 렌즈
112: 레이저 광원 113: 레이저 스캐너
114: 파장 선택 미러 115: 노치 필터

Claims (14)

  1. 표면 및 이면을 가지는 지지층과, 그 지지층의 상기 표면에 형성된 반도체 소자군 및 배선을 각각 가지는 복수의 집적 회로층이 두께 방향으로 적층되어 이루어지는 반도체 집적 회로 장치를 검사하는 방법으로서,
    하나의 상기 집적 회로층을 제작할 때에, 다른 상기 집적 회로층에 전기적으로 접속되기 위한 복수의 접속용 단자의 각각과 상기 배선과의 사이에 접속되고, 정류 소자를 포함하며 전류에 의해 발광하는 복수의 제1 검사용 정류 소자부를 상기 표면에 형성하고,
    상기 다른 집적 회로층을 제작할 때에, 상기 하나의 집적 회로층에 전기적으로 접속되기 위한 복수의 접속용 단자의 각각과 상기 배선과의 사이에 접속되고, 정류 소자를 포함하며 전류에 의해 발광하는 복수의 제2 검사용 정류 소자부를 상기 표면에 형성하고,
    상기 하나의 집적 회로층과 상기 다른 집적 회로층을 서로 적층할 때에, 그 다른 집적 회로층의 상기 표면과 상기 하나의 집적 회로층을 대향시키고,
    상기 하나의 집적 회로층의 상기 복수의 접속용 단자와 상기 다른 집적 회로층의 상기 복수의 접속용 단자를 서로 전기적으로 접속한 후, 상기 하나의 상기 집적 회로층의 상기 배선과 상기 다른 상기 집적 회로층의 상기 배선을 통하여 상기 제1 및 제2 검사용 정류 소자부에 바이어스 전압을 인가하고,
    상기 다른 집적 회로층의 상기 이면측에서 관찰되는 상기 제1 및 제2 검사용 정류 소자부 중 적어도 한쪽의 발광에 기초하여, 상기 하나의 집적 회로층의 상기 복수의 접속용 단자와 상기 다른 집적 회로층의 상기 복수의 접속용 단자의 접속 상태를 검사하는 것을 특징으로 하는 반도체 집적 회로 장치의 검사 방법.
  2. 청구항 1에 있어서,
    상기 제1 및 제2 검사용 정류 소자부가, 상기 정류 소자와 직렬로 접속된 발광 소자를 추가로 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 검사 방법.
  3. 청구항 1에 있어서,
    상기 제1 및 제2 검사용 정류 소자부의 상기 정류 소자가 전류에 의해 발광하는 것을 특징으로 하는 반도체 집적 회로 장치의 검사 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 하나의 집적 회로층 및 상기 다른 집적 회로층 중 적어도 한쪽에, 당해 반도체 집적 회로 장치의 외부로부터의 에너지 입력에 의해서 상기 바이어스 전압을 발생시키는 전압 인가부를 추가로 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 검사 방법.
  5. 청구항 4에 있어서,
    상기 전압 인가부는 당해 반도체 집적 회로 장치의 외부로부터 조사되는 광에 의해서 기전력(起電力)을 발생시키는 광전 변환 소자를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 검사 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 하나의 집적 회로층의 상기 배선은, 상기 반도체 소자군에 전원 전압을 공급하기 위해 상기 지지층의 상기 표면상에 형성된 정전원 배선 및 접지 배선 중 한쪽의 배선이고,
    상기 다른 집적 회로층의 상기 배선은, 상기 반도체 소자군에 전원 전압을 공급하기 위해 상기 지지층의 상기 표면상에 형성된 정전원 배선 및 접지 배선 중 다른 쪽의 배선이며,
    상기 하나의 집적 회로층을 제작할 때에, 상기 복수의 제1 검사용 정류 소자부의 상기 정류 소자를 상기 한쪽의 배선에 대해서 역방향으로 접속하고,
    상기 다른 집적 회로층을 제작할 때에, 상기 복수의 제2 검사용 정류 소자부의 상기 정류 소자를 상기 다른 쪽의 배선에 대해서 역방향으로 접속하는 것을 특징으로 하는 반도체 집적 회로 장치의 검사 방법.
  7. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 복수의 집적 회로층의 상기 배선은, 상기 반도체 소자군으로부터 독립하여 검사용으로 마련된 것인 것을 특징으로 하는 반도체 집적 회로 장치의 검사 방법.
  8. 표면 및 이면을 가지는 지지층과, 그 지지층의 상기 표면에 형성된 반도체 소자군 및 배선을 각각 가지는 복수의 집적 회로층이 두께 방향으로 적층되어 이루어지는 반도체 집적 회로 장치로서,
    하나의 상기 집적 회로층이,
    다른 상기 집적 회로층에 전기적으로 접속되기 위한 복수의 접속용 단자와,
    상기 표면에 형성되어, 상기 복수의 접속용 단자의 각각과 상기 배선과의 사이에 접속되고, 정류 소자를 포함하며 전류에 의해 발광하는 복수의 제1 검사용 정류 소자부를 가지고,
    상기 다른 집적 회로층이,
    상기 하나의 집적 회로층에 전기적으로 접속되기 위한 복수의 접속용 단자와,
    상기 표면에 형성되어, 상기 복수의 접속용 단자의 각각과 상기 배선과의 사이에 접속되고, 정류 소자를 포함하며 전류에 의해 발광하는 복수의 제2 검사용 정류 소자부를 가지고,
    상기 다른 집적 회로층의 상기 표면과 상기 하나의 집적 회로층이 서로 대향하고 있고,
    상기 하나의 집적 회로층의 상기 복수의 접속용 단자와 상기 다른 집적 회로층의 상기 복수의 접속용 단자가 서로 전기적으로 접속되어 있고,
    상기 하나의 상기 집적 회로층의 상기 배선과 상기 다른 상기 집적 회로층의 상기 배선을 통하여 상기 제1 및 제2 검사용 정류 소자부에 바이어스 전압을 인가하는 전압 인가부를 추가로 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  9. 청구항 8에 있어서,
    상기 제1 및 제2 검사용 정류 소자부가, 상기 정류 소자와 직렬로 접속된 발광 소자를 추가로 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  10. 청구항 8에 있어서,
    상기 제1 및 제2 검사용 정류 소자부의 상기 정류 소자가 전류에 의해 발광하는 것을 특징으로 하는 반도체 집적 회로 장치.
  11. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 전압 인가부는 하나의 집적 회로층 및 상기 다른 집적 회로층 중 적어도 한쪽에 마련되고, 당해 반도체 집적 회로 장치의 외부로부터의 에너지 입력에 의해서 상기 바이어스 전압을 발생시키는 것을 특징으로 하는 반도체 집적 회로 장치.
  12. 청구항 11에 있어서,
    상기 전압 인가부는 당해 반도체 집적 회로 장치의 외부로부터 조사되는 광에 의해서 기전력을 발생시키는 광전 변환 소자를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  13. 청구항 8 내지 청구항 12 중 어느 한 항에 있어서,
    상기 하나의 집적 회로층의 상기 배선은, 상기 반도체 소자군에 전원 전압을 공급하기 위해 상기 지지층의 상기 표면상에 형성된 정전원 배선 및 접지 배선 중 한쪽의 배선이고,
    상기 다른 집적 회로층의 상기 배선은, 상기 반도체 소자군에 전원 전압을 공급하기 위해 상기 지지층의 상기 표면상에 형성된 정전원 배선 및 접지 배선 중 다른 쪽의 배선이며,
    상기 복수의 제1 검사용 정류 소자부의 상기 정류 소자가 상기 한쪽의 배선에 대해서 역방향으로 접속되어 있고,
    상기 복수의 제2 검사용 정류 소자부의 상기 정류 소자가 상기 다른 쪽의 배선에 대해서 역방향으로 접속되어 있는 것을 특징으로 하는 반도체 집적 회로 장치.
  14. 청구항 8 내지 청구항 12 중 어느 한 항에 있어서,
    상기 복수의 집적 회로층의 상기 배선은, 상기 반도체 소자군으로부터 독립하여 검사용으로 마련된 것인 것을 특징으로 하는 반도체 집적 회로 장치.
KR1020127026320A 2010-06-17 2011-06-13 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 KR101878993B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010138554A JP5399982B2 (ja) 2010-06-17 2010-06-17 半導体集積回路装置の検査方法及び半導体集積回路装置
JPJP-P-2010-138554 2010-06-17
PCT/JP2011/063528 WO2011158803A1 (ja) 2010-06-17 2011-06-13 半導体集積回路装置の検査方法及び半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR20130083824A true KR20130083824A (ko) 2013-07-23
KR101878993B1 KR101878993B1 (ko) 2018-07-16

Family

ID=45348202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026320A KR101878993B1 (ko) 2010-06-17 2011-06-13 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치

Country Status (7)

Country Link
US (1) US20130082260A1 (ko)
EP (1) EP2584600A4 (ko)
JP (1) JP5399982B2 (ko)
KR (1) KR101878993B1 (ko)
CN (1) CN102947926B (ko)
TW (1) TW201216392A (ko)
WO (1) WO2011158803A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949503B1 (ko) * 2012-04-18 2019-02-18 에스케이하이닉스 주식회사 적층형 반도체 장치, 그 제조 방법 및 테스트 방법
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP5971208B2 (ja) * 2013-07-17 2016-08-17 信越半導体株式会社 半導体素子の評価方法及び半導体素子の評価装置
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
KR102360381B1 (ko) * 2014-12-01 2022-02-11 삼성전자주식회사 적층 구조를 갖는 반도체 소자 및 그 제조방법
KR102345675B1 (ko) * 2015-07-13 2021-12-31 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법
CN117012796A (zh) 2016-03-31 2023-11-07 株式会社尼康 摄像元件以及摄像装置
US10431614B2 (en) * 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
JP6496389B2 (ja) * 2017-11-28 2019-04-03 東芝メモリ株式会社 半導体装置及びその製造方法
KR20200047930A (ko) 2018-10-26 2020-05-08 삼성전자주식회사 테스트 패드를 포함하는 반도체 패키지
KR102611983B1 (ko) * 2018-10-29 2023-12-08 삼성전자주식회사 배선 회로 테스트 장치 및 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01301188A (ja) * 1988-05-30 1989-12-05 Sony Corp 半導体装置の検査方法
JP2001135778A (ja) 1999-11-04 2001-05-18 Rohm Co Ltd 半導体装置
JP2003021666A (ja) * 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd マルチチップモジュール及びその接続テスト方法
JP2003086689A (ja) 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用ｃａｄツール及び半導体の不良解析方法
JP2004281633A (ja) 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
JP2004327474A (ja) 2003-04-21 2004-11-18 Elpida Memory Inc メモリモジュール及びメモリシステム
KR20060001800A (ko) * 2004-06-30 2006-01-06 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
WO2007013386A1 (ja) * 2005-07-26 2007-02-01 Matsushita Electric Industrial Co., Ltd. 半導体装置の検査方法、半導体装置、半導体集積回路、半導体集積回路のテスト方法およびテスト装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203656A (ja) * 1985-03-06 1986-09-09 Nec Corp 集積回路ケ−ス
GB2249428A (en) * 1988-08-11 1992-05-06 Plessey Co Plc Connections for led arrays
JPH02144867A (ja) * 1988-11-24 1990-06-04 Nec Corp 不完全実装判別用接点付きパッケージ
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US7598523B2 (en) * 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias
KR100997272B1 (ko) * 2008-07-17 2010-11-29 주식회사 동부하이텍 반도체칩 및 반도체칩 적층 패키지
TW201129228A (en) * 2010-02-09 2011-08-16 Everlight Electronics Co Ltd Light emitting diode lighting apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01301188A (ja) * 1988-05-30 1989-12-05 Sony Corp 半導体装置の検査方法
JP2001135778A (ja) 1999-11-04 2001-05-18 Rohm Co Ltd 半導体装置
JP2003086689A (ja) 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用ｃａｄツール及び半導体の不良解析方法
JP2003021666A (ja) * 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd マルチチップモジュール及びその接続テスト方法
JP2004281633A (ja) 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
JP2004327474A (ja) 2003-04-21 2004-11-18 Elpida Memory Inc メモリモジュール及びメモリシステム
KR20060001800A (ko) * 2004-06-30 2006-01-06 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
WO2007013386A1 (ja) * 2005-07-26 2007-02-01 Matsushita Electric Industrial Co., Ltd. 半導体装置の検査方法、半導体装置、半導体集積回路、半導体集積回路のテスト方法およびテスト装置

Also Published As

Publication number Publication date
US20130082260A1 (en) 2013-04-04
EP2584600A1 (en) 2013-04-24
JP5399982B2 (ja) 2014-01-29
JP2012004383A (ja) 2012-01-05
EP2584600A4 (en) 2016-05-18
CN102947926B (zh) 2015-09-23
TW201216392A (en) 2012-04-16
WO2011158803A1 (ja) 2011-12-22
CN102947926A (zh) 2013-02-27
KR101878993B1 (ko) 2018-07-16

Similar Documents

Publication Publication Date Title
KR101878993B1 (ko) 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치
KR101776978B1 (ko) 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치
TW528874B (en) Non-destructive inspection method
TWI754151B (zh) 晶圓級測試方法及其測試結構
Kagawa et al. The scaling of Cu-Cu hybrid bonding for high density 3D chip stacking
CN111123075B (zh) 封装器件的失效分析方法
Jacobs et al. Optical beam-based defect localization methodologies for open and short failures in micrometer-scale 3-D TSV interconnects
US9229052B2 (en) Stack including inspection circuit, inspection method and inspection apparatus
US8378701B2 (en) Non-contact determination of joint integrity between a TSV die and a package substrate
CN112385025B (zh) 层叠型半导体装置及用于其的多个芯片
US6177989B1 (en) Laser induced current for semiconductor defect detection
KR101320934B1 (ko) 반도체 디바이스 및 그 제작 방법
JP3904418B2 (ja) 電子デバイスの製造方法および電子デバイス用ウエハ
WO2018079657A1 (ja) 太陽電池の検査方法および検査装置、太陽電池の製造方法および太陽電池モジュールの製造方法、ならびに検査用プログラムおよび記憶媒体
JP3997408B2 (ja) 半導体集積回路装置の保護膜の評価方法
CN112018084B (zh) 半导体测试结构及半导体器件的失效分析方法
CN105023897B (zh) 对预制的封装结构进行钻孔的方法及钻孔装置
JP4364401B2 (ja) コンタクトの合わせズレ量測定パターン
JP2011029364A (ja) 電子素子の検査装置および検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant