JPH01301188A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法Info
- Publication number
- JPH01301188A JPH01301188A JP63132111A JP13211188A JPH01301188A JP H01301188 A JPH01301188 A JP H01301188A JP 63132111 A JP63132111 A JP 63132111A JP 13211188 A JP13211188 A JP 13211188A JP H01301188 A JPH01301188 A JP H01301188A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- junction
- chip
- emitted
- infrared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000969 carrier Substances 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 abstract description 2
- 230000020169 heat generation Effects 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241000772415 Neovison vison Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばランチアップ現象の観察、その他等に
適用される半導体装置の検査方法に関する。
適用される半導体装置の検査方法に関する。
本発明は、半導体装置の検査方法において、半導体装置
のＰＮ接合から発生する光を検知してＰＮ接合に流れる
電流を検出することにより、例えばランチアップ現象等
をチップ表面から非破壊で観察できるようにしたもので
ある。
のＰＮ接合から発生する光を検知してＰＮ接合に流れる
電流を検出することにより、例えばランチアップ現象等
をチップ表面から非破壊で観察できるようにしたもので
ある。
ＭＯＳ−ＬＳＩの分野で主流となつている０ＭＯ５（相
補型ＭＯ５）ランジスタ）デバイスでは、寄生バイポー
ラトランジスタによるランチアンプという現象を起すこ
とがある。ラッチアップが発生すると、Ｔ１源−グラン
ド間に過電流が流れる為にＩＣの動作不良や破壊を引き
起す、このラフチアツブ現象は所謂バルク内部で発生す
る現象である為に、チップ表面からの観察は困難であっ
た。
補型ＭＯ５）ランジスタ）デバイスでは、寄生バイポー
ラトランジスタによるランチアンプという現象を起すこ
とがある。ラッチアップが発生すると、Ｔ１源−グラン
ド間に過電流が流れる為にＩＣの動作不良や破壊を引き
起す、このラフチアツブ現象は所謂バルク内部で発生す
る現象である為に、チップ表面からの観察は困難であっ
た。
ラッチアップをチップ表面から観察する方法としては、
ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃ
ｒｏｓｃｏｐｙ）を用いた電位コントラスト法が報告さ
れている。
ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃ
ｒｏｓｃｏｐｙ）を用いた電位コントラスト法が報告さ
れている。
又、他の方法としては、チップ表面に液晶を均一に塗布
し液晶の相転移（すなわち特定温度で液晶の光学的特性
が変化する〉を利用してチップ表面の発熱分布を検出す
ることによりラッチアップ発生箇所を観察する方法が知
られている（特開昭６２−１１２３３７号公報参照）、
この例では外部より赤外線を照射し液晶を加熱しながら
発熱分布を検出するようにしている。
し液晶の相転移（すなわち特定温度で液晶の光学的特性
が変化する〉を利用してチップ表面の発熱分布を検出す
ることによりラッチアップ発生箇所を観察する方法が知
られている（特開昭６２−１１２３３７号公報参照）、
この例では外部より赤外線を照射し液晶を加熱しながら
発熱分布を検出するようにしている。
しかし乍ら、上述の電位コントラスト法においては、装
置自体が大規模で高価であり、操作自体も複雑で高度な
技術を要するものであった。
置自体が大規模で高価であり、操作自体も複雑で高度な
技術を要するものであった。
一方、液晶の相転移を利用した発熱分布による検出方法
は、発熱範囲が広く、どの箇所でランチアンプが発生し
ているのか、正確に観察することができない（所謂分解
能が悪い）。また複雑箇所で発生しているランチアップ
の観察ができない。
は、発熱範囲が広く、どの箇所でランチアンプが発生し
ているのか、正確に観察することができない（所謂分解
能が悪い）。また複雑箇所で発生しているランチアップ
の観察ができない。
即ちこのときには全体が発熱して１つの広い発熱範囲に
なるか、或は各箇所で温度差があって相転移温度に達し
ないラッチアップ箇所は観察できない。
なるか、或は各箇所で温度差があって相転移温度に達し
ないラッチアップ箇所は観察できない。
本発明は、上述の点に鑑み、例えばランチアンプ発生箇
所の正確な検出等を可能にした半導体装置の検査方法を
提供するものである。
所の正確な検出等を可能にした半導体装置の検査方法を
提供するものである。
〔課題を解決するための手段〕
本発明の半導体装置の検査方法は、半導体装置のＰＮ接
合から発生する光を検知して、このＰＮ接合に流れるＴ
Ｉ流を検出することを特徴とする。
合から発生する光を検知して、このＰＮ接合に流れるＴ
Ｉ流を検出することを特徴とする。
順バイアスされたＳｉのＰＮ接合では、順方向電流が流
れる際、接合の両端で注入された少数キャリアがバルク
中の多数キャリアと再結合を起す。
れる際、接合の両端で注入された少数キャリアがバルク
中の多数キャリアと再結合を起す。
この時、再結合により発生するエネルギーの一部が、
１．２４
波長 λ＝ −’＝ １．１ Ｃμｍ１２ｇ
付近にピークを持つ赤外線として放出される。
この赤外線を検出することにより、電流が流れている箇
所が観察される。
所が観察される。
従って、例えばＣＭＯＳデバイスのランチアンプ現象の
観察に利用した場合、上記の赤外線を検出することによ
り、ランチアンプの発生している寄生トランジスタ即ち
ラッチアップ発生箇所が正確に検出され、また複数箇所
で発生しているラフチアツブの観察も可能となる。
観察に利用した場合、上記の赤外線を検出することによ
り、ランチアンプの発生している寄生トランジスタ即ち
ラッチアップ発生箇所が正確に検出され、また複数箇所
で発生しているラフチアツブの観察も可能となる。
また逆バイアスされたＰＮ接合がブレークダウンを起し
て過電流が流れた場合にも、同様にしてλ＝１．１
（μｍ〕付近にピークを持つ赤外線が放出されるので、
この赤外線を検出することにより、ブレークダウン発生
箇所の観察も可能である。
て過電流が流れた場合にも、同様にしてλ＝１．１
（μｍ〕付近にピークを持つ赤外線が放出されるので、
この赤外線を検出することにより、ブレークダウン発生
箇所の観察も可能である。
また、ＰＮ接合に流れる電流量が多ければ相対的に上記
赤外線の発光強度は大きくなる。この現象を利用すれば
、順バイアスされたＰＮ接合を流れる電流量を観察する
ことも可能となる。
赤外線の発光強度は大きくなる。この現象を利用すれば
、順バイアスされたＰＮ接合を流れる電流量を観察する
ことも可能となる。
以下、図面を参照して本発明の半導体装置の検査方法の
実施例を説明する。本例はＣＭ（ｉｓデバイスのランチ
アップ現象の観察に適用した場合である。
実施例を説明する。本例はＣＭ（ｉｓデバイスのランチ
アップ現象の観察に適用した場合である。
第１図は本発明に使用される観察装置の概要を示す、こ
の装置は光学顕微鏡（１１及び赤外線カメラ（２）から
なる赤外線顕微鏡（３）と、ＤＣ電源注入法によるラフ
チアツブ発生回路（４）と、画像処理装置（５）と、ビ
デオプリンター（６ンと、モニター（７）より構成され
る。（８）は検出されるべき試料本例ではＣＭＯ５−Ｉ
Ｃチップである。
の装置は光学顕微鏡（１１及び赤外線カメラ（２）から
なる赤外線顕微鏡（３）と、ＤＣ電源注入法によるラフ
チアツブ発生回路（４）と、画像処理装置（５）と、ビ
デオプリンター（６ンと、モニター（７）より構成され
る。（８）は検出されるべき試料本例ではＣＭＯ５−Ｉ
Ｃチップである。
赤外線カメラ（２）に使用している赤外線ビジコンの検
出可能な波長範囲は、０．４μｍ−１，９μｍであり、
物質の温度に基づく白熱光（主に遠赤外線：波長６μｍ
〜１０数μｍ）の影響はほとんど受けない、この為、チ
ップ（８）の温度に無関係に、ラッチアップ発生箇所よ
り放出される赤外線（波長〜１．１μｍ）のみが観察で
きる。
出可能な波長範囲は、０．４μｍ−１，９μｍであり、
物質の温度に基づく白熱光（主に遠赤外線：波長６μｍ
〜１０数μｍ）の影響はほとんど受けない、この為、チ
ップ（８）の温度に無関係に、ラッチアップ発生箇所よ
り放出される赤外線（波長〜１．１μｍ）のみが観察で
きる。
第２図はラッチアンプ発生回路を示すもので、同図中、
”（１１）はＶ０印加電源、（１２）はりミンク、（１
３）はラッチアップを起させるための注入電流１ｉ供給
用の電源、（１４）は切換スイッチ、（８）に検出され
るべきＣ門０３−Ｉ Ｃチ、プである。このラッチアン
プ発生回路（４）では電源電流ｔｏｏをリミッタ（１２
）で制御することによりランチアンプの発生形態を変化
させることができる。
”（１１）はＶ０印加電源、（１２）はりミンク、（１
３）はラッチアップを起させるための注入電流１ｉ供給
用の電源、（１４）は切換スイッチ、（８）に検出され
るべきＣ門０３−Ｉ Ｃチ、プである。このラッチアン
プ発生回路（４）では電源電流ｔｏｏをリミッタ（１２
）で制御することによりランチアンプの発生形態を変化
させることができる。
観察手順としては、先ずＩＣチップ（８）上のモールド
樹脂を除去し、ＩＣチップ（８）の表面を露出させる。
樹脂を除去し、ＩＣチップ（８）の表面を露出させる。
次にランチアンプ発生回路（４）によりＩＣチップ（８
）にラッチアンプを発生させる。そして、ラフデアツブ
発生箇所より放出される赤外線（〜１．１μｍ）を赤外
線顕微鏡を通して検出し、モニター（７）上でその赤外
線を観察する。
）にラッチアンプを発生させる。そして、ラフデアツブ
発生箇所より放出される赤外線（〜１．１μｍ）を赤外
線顕微鏡を通して検出し、モニター（７）上でその赤外
線を観察する。
観察例１
第３図及び第４図に示す試料Ａで発生したラフチアツブ
例である。
例である。
試料Ａは、ＮチャンネルトランジスタとＰチャンネルト
ランジスタから成るＣＭＯ３構造であり、第３図は平面
よりみた拡散領域のパターン図、第４図はそのＡ−Ａ線
上の断面を示す。このＣＭＯ５部分はＮ形シリコン基板
（２１）の・−面にＰ形つェル領域（２２）が形成され
、Ｐ形つェル領域にＮ形のソース領域（２３）及びドレ
イン領域（２４）が形成されてＮチャンネルトランジス
タが形成され、Ｎ形基板（２１）の−面にＰ形のソース
領域（２５）及びドレイン領域（２６）が形成されてＰ
チャンネルトランジスタが形成されて成る。（２７）は
ＳｉＯ□膜、（２８）は／ｌ電極、ｔ、は電源端子、ｔ
、はグランド端子を示す。
ランジスタから成るＣＭＯ３構造であり、第３図は平面
よりみた拡散領域のパターン図、第４図はそのＡ−Ａ線
上の断面を示す。このＣＭＯ５部分はＮ形シリコン基板
（２１）の・−面にＰ形つェル領域（２２）が形成され
、Ｐ形つェル領域にＮ形のソース領域（２３）及びドレ
イン領域（２４）が形成されてＮチャンネルトランジス
タが形成され、Ｎ形基板（２１）の−面にＰ形のソース
領域（２５）及びドレイン領域（２６）が形成されてＰ
チャンネルトランジスタが形成されて成る。（２７）は
ＳｉＯ□膜、（２８）は／ｌ電極、ｔ、は電源端子、ｔ
、はグランド端子を示す。
第５図がモニター（７）での試料Ａの赤外線像であり、
中央付近の２箇所で発光点（ａ） （ｂ）が確認される
。この赤外線像の部分は第３図に示すパターンに対応す
る。発光が観察される部分（ａ） （ｂ）は、Ｐチャン
ネルトランジスタのドレイン領域（２５）とＮチャンネ
ルトランジスタのソース領域（２３）の近接したエツジ
付近である。（２９）は発光部である。
中央付近の２箇所で発光点（ａ） （ｂ）が確認される
。この赤外線像の部分は第３図に示すパターンに対応す
る。発光が観察される部分（ａ） （ｂ）は、Ｐチャン
ネルトランジスタのドレイン領域（２５）とＮチャンネ
ルトランジスタのソース領域（２３）の近接したエツジ
付近である。（２９）は発光部である。
この場合、ランチアップ電流■。は、第４図に示す経路
で流れており、順バイアスされる２箇所のＰＮ接合と、
赤外線を放出している部分とは、よく一致する。
で流れており、順バイアスされる２箇所のＰＮ接合と、
赤外線を放出している部分とは、よく一致する。
なお、同様の試料Ａで発生するランチアップを液晶の相
転移を利用した発熱分布で観察した例を第６図に示す。
転移を利用した発熱分布で観察した例を第６図に示す。
領域（３１）がランチアップの発生にもとづく発熱で液
晶が相転移された部分である。
晶が相転移された部分である。
これによれば発熱範囲が広くラッチアンプ発生箇所を的
確に検出することができない。
確に検出することができない。
観察例２
第７図ＡＮＤに他の試料（ＣＭＯ５−Ｉ Ｃチップ）に
よるランチアップの観察例を示す。第７図Ａは初期のラ
ンチアップ発生形態である。ランチアップ電流■。を制
限（Ｉｎｎ” １ Ｂ Ｏｎ＋Ａ）することでラッチア
ップが最初に発生する箇所を推定できる。
よるランチアップの観察例を示す。第７図Ａは初期のラ
ンチアップ発生形態である。ランチアップ電流■。を制
限（Ｉｎｎ” １ Ｂ Ｏｎ＋Ａ）することでラッチア
ップが最初に発生する箇所を推定できる。
第７図Ｂ〜第７図りはランチアップ電流１１１１１を２
１０ｍＡ、 ２５０ｍＡ、 ＆ ＯＯａ＋Ａと増加さ
せていった場合のラッチアップ発生形態の変化を示す、
ラッチアップ電流Ｉゎ。の変化に伴いランチアンプが拡
大していく様子が見られる。
１０ｍＡ、 ２５０ｍＡ、 ＆ ＯＯａ＋Ａと増加さ
せていった場合のラッチアップ発生形態の変化を示す、
ラッチアップ電流Ｉゎ。の変化に伴いランチアンプが拡
大していく様子が見られる。
上述のラッチアップ現象の観察方法によれば、チップ内
部で発生するランチアップ現象をチップ表面から非破壊
で観察することができ、装置の構成及び掻作自体も簡単
である。そして、ラッチアップ現象に伴い放出される特
定波長領域の赤外線をイメージセンサで検出する為に高
精度な位置検出が可能となる。また、広範囲、又は複数
箇所で発生しているランチアップを観察することができ
る。また末法は特定波長領域の赤外線を検出するために
過電流による試料の発熱の影響を受けることがない。
部で発生するランチアップ現象をチップ表面から非破壊
で観察することができ、装置の構成及び掻作自体も簡単
である。そして、ラッチアップ現象に伴い放出される特
定波長領域の赤外線をイメージセンサで検出する為に高
精度な位置検出が可能となる。また、広範囲、又は複数
箇所で発生しているランチアップを観察することができ
る。また末法は特定波長領域の赤外線を検出するために
過電流による試料の発熱の影響を受けることがない。
また第７図Ａ−Ｄで示すようにラッチアップ電流［００
を制御することでラッチアップの発生過程が段階的に観
察できる。即ち、観察可能な電源電流の範囲が広く、ラ
ッチアップの発生からＴＣチップの破壊に至るまでの観
察ができる。
を制御することでラッチアップの発生過程が段階的に観
察できる。即ち、観察可能な電源電流の範囲が広く、ラ
ッチアップの発生からＴＣチップの破壊に至るまでの観
察ができる。
このようにＣＭＯ５−Ｉ Ｃにおいて、ラッチアップ発
生箇所を正確に検出することができるので、設計、プロ
セス段階における対策を的確に取る事ができ、不要な設
計、プロセス変更を行なわなくて済むため、パターン修
正に伴うコスト及び時間の増加を最少限に押えることが
できる。
生箇所を正確に検出することができるので、設計、プロ
セス段階における対策を的確に取る事ができ、不要な設
計、プロセス変更を行なわなくて済むため、パターン修
正に伴うコスト及び時間の増加を最少限に押えることが
できる。
尚、上側ではラッチアップ発生箇所の検出に適用した場
合であるが、その他逆バイアスされたＰＮ接合でのブレ
ークダウン発生箇所を検出する場合にも適用できる。
合であるが、その他逆バイアスされたＰＮ接合でのブレ
ークダウン発生箇所を検出する場合にも適用できる。
さらには、流れる電流量が多くなるに従って相対的に放
出される赤外線の発光強度は大きくなる ′ので、例
えば順バイアスされたＰＮ接合での順方向電流量を検出
することも可能である。
出される赤外線の発光強度は大きくなる ′ので、例
えば順バイアスされたＰＮ接合での順方向電流量を検出
することも可能である。
上述したように本発明によれば、半導体装置のＰＮ接合
からの光即ちＰＮ接合に電流が流れる際にキャリアの再
結合により発生する光を検知して、ＰＮ接合に流れる電
流を検出している。
からの光即ちＰＮ接合に電流が流れる際にキャリアの再
結合により発生する光を検知して、ＰＮ接合に流れる電
流を検出している。
従って、この検査方法を特にＣＭＯＳデバイスにおける
ラッチアップ現象の観察に用いた場合には、ランチアッ
プ現象を非破壊で観察することができ、しかも、そのラ
ッチアップ発生箇所を正確に検出することができる。ま
た複数箇所で発生したランチアップの観察、或はラッチ
アップ電流の制御でラッチアップの発生過程を段階的に
観察すること等が可能となる。
ラッチアップ現象の観察に用いた場合には、ランチアッ
プ現象を非破壊で観察することができ、しかも、そのラ
ッチアップ発生箇所を正確に検出することができる。ま
た複数箇所で発生したランチアップの観察、或はラッチ
アップ電流の制御でラッチアップの発生過程を段階的に
観察すること等が可能となる。
その他、本方法を用いることにより、例えば逆バイアス
されたＰＮ接合のブレークダウン発生箇所を観察するこ
ともできる。更に、ＰＮ接合からの光の発光強度によっ
て例えば順バイアスされたＰＮ接合に流れる電流量を検
出することも可能となる。
されたＰＮ接合のブレークダウン発生箇所を観察するこ
ともできる。更に、ＰＮ接合からの光の発光強度によっ
て例えば順バイアスされたＰＮ接合に流れる電流量を検
出することも可能となる。
第１図は本発明に使用される観察装置の例を示す構成図
、第２図はそのラフチアツブ発生回路図、第３図及び第
４図は検査されるべき試料の平面よりみたパターン図及
びそのＡ−Ａ線上の断面図、第５図は本発明法によるラ
ンチアップ観察例を示す赤外線像の図、第６図は液晶の
相転移を利用した検査方法で得られた発熱分布図、第７
図Ａ−Ｄは本発明法による他のラッチアップ観察の例を
示す赤外線像の図である。 （３）は赤外線顕微鏡、（１）は光学顕微鏡、（乃は赤
外線カメラ、（４）はラッチアンプ発生回路、（５）は
画像処理装置、（６）はビデオプリンター、（７）はモ
ニターである。
、第２図はそのラフチアツブ発生回路図、第３図及び第
４図は検査されるべき試料の平面よりみたパターン図及
びそのＡ−Ａ線上の断面図、第５図は本発明法によるラ
ンチアップ観察例を示す赤外線像の図、第６図は液晶の
相転移を利用した検査方法で得られた発熱分布図、第７
図Ａ−Ｄは本発明法による他のラッチアップ観察の例を
示す赤外線像の図である。 （３）は赤外線顕微鏡、（１）は光学顕微鏡、（乃は赤
外線カメラ、（４）はラッチアンプ発生回路、（５）は
画像処理装置、（６）はビデオプリンター、（７）はモ
ニターである。
Claims (1)
- 半導体装置のＰＮ接合から発生する光を検知して、該
ＰＮ接合に流れる電流を検出することを特徴とする半導
体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132111A JPH01301188A (ja) | 1988-05-30 | 1988-05-30 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132111A JPH01301188A (ja) | 1988-05-30 | 1988-05-30 | 半導体装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01301188A true JPH01301188A (ja) | 1989-12-05 |
Family
ID=15073693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63132111A Pending JPH01301188A (ja) | 1988-05-30 | 1988-05-30 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01301188A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130083824A (ko) * | 2010-06-17 | 2013-07-23 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 |
| JP2015032686A (ja) * | 2013-08-02 | 2015-02-16 | 信越半導体株式会社 | 半導体素子の評価方法及び半導体素子の評価装置 |
| EP2584599A4 (en) * | 2010-06-17 | 2016-05-18 | Hamamatsu Photonics Kk | DETECTION METHOD FOR INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE AND INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE |
-
1988
- 1988-05-30 JP JP63132111A patent/JPH01301188A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130083824A (ko) * | 2010-06-17 | 2013-07-23 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 |
| EP2584599A4 (en) * | 2010-06-17 | 2016-05-18 | Hamamatsu Photonics Kk | DETECTION METHOD FOR INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE AND INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE |
| EP2584600A4 (en) * | 2010-06-17 | 2016-05-18 | Hamamatsu Photonics Kk | INSPECTION PROCEDURE FOR INTEGRATED SEMICONDUCTOR SWITCHES AND INTEGRATED SEMICONDUCTOR SWITCHING DEVICE |
| KR101878993B1 (ko) * | 2010-06-17 | 2018-07-16 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 |
| JP2015032686A (ja) * | 2013-08-02 | 2015-02-16 | 信越半導体株式会社 | 半導体素子の評価方法及び半導体素子の評価装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753524B2 (en) | Inspection system and inspection process for wafer with circuit using charged-particle beam | |
| US7772867B2 (en) | Structures for testing and locating defects in integrated circuits | |
| US6586952B2 (en) | Method of inspecting pattern and inspecting instrument | |
| US20070238206A1 (en) | System and apparatus for using test structures inside of a chip during the fabrication of the chip | |
| JP2005515450A (ja) | 電荷または粒子センシング | |
| US20230043999A1 (en) | In-line device electrical property estimating method and test structure of the same | |
| Wang et al. | Direct correlation of defects and dark currents of InGaAs/InP photodetectors | |
| JPH01301188A (ja) | 半導体装置の検査方法 | |
| JP2718370B2 (ja) | 配線ショート箇所検出方法および配線ショート箇所検出装置 | |
| Polonsky et al. | Photon emission microscopy of inter/intra chip device performance variations | |
| JP4783072B2 (ja) | 半導体素子解析方法 | |
| Haraguchi | Microscopic optical beam induced current measurements and their applications | |
| JP4053252B2 (ja) | 半導体装置の製造方法および半導体検査装置 | |
| Hara et al. | Radiation Resistance of SOI Pixel Devices Fabricated With OKI 0.15$\mu {\rm m} $ FD-SOI Technology | |
| JP4694970B2 (ja) | 半導体素子解析方法 | |
| US20140306731A1 (en) | Method of testing semiconductor device and semiconductor testing system | |
| TW201334016A (zh) | 辨識基板上缺陷的方法及系統 | |
| TW202146919A (zh) | 半導體檢查方法及半導體檢查裝置 | |
| Pogany et al. | Thermal distribution during destructive pulses in ESD protection devices using a single-shot two-dimensional interferometric method | |
| Nazakat et al. | Novel techniques of FIB edit on VDD routing in internal circuit for IDDQ leakage failure analysis | |
| Haberer et al. | Charge induced instability in 709 operational amplifiers | |
| US20060063282A1 (en) | Test structure and method for yield improvement of double poly bipolar device | |
| Muschitiello et al. | Correlation between digital differential voltage contrast and infrared microscopy analysis of latch‐up in CMOS | |
| Vainer | Excess lateral photo-response caused by technological and constructive defects in the IR-sensitive hybrid microcircuits | |
| US11156565B2 (en) | Method for inspecting semiconductor device |