JP4053252B2 - 半導体装置の製造方法および半導体検査装置 - Google Patents
半導体装置の製造方法および半導体検査装置 Download PDFInfo
- Publication number
- JP4053252B2 JP4053252B2 JP2001145854A JP2001145854A JP4053252B2 JP 4053252 B2 JP4053252 B2 JP 4053252B2 JP 2001145854 A JP2001145854 A JP 2001145854A JP 2001145854 A JP2001145854 A JP 2001145854A JP 4053252 B2 JP4053252 B2 JP 4053252B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- probe
- charged beam
- image
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびそれに用いる半導体検査装置に関し、特に、半導体装置の不良解析に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
たとえば、ロジック回路を含むシステムＬＳＩのような半導体装置の不良解析においては、テスタによる不良検出が欠陥箇所の物理的位置の特定に直接結びつかないため、その欠陥位置の特定が困難となってきており、不良解析に要する時間の延長の原因となっている。そのため、発光顕微鏡、電子ビームテスタおよびＯＢＩＲＣＨ（Optical Beam Induced Resistance CHange）などの解析装置を整備し、これらの解析装置を駆使することで速やかに欠陥位置を特定することが図られている。
【０００３】
近年、半導体装置の配線系の不良として課題となっている高抵抗接続を含む断線系欠陥の解析手段として、荷電ビームを半導体装置の表面に照射し、配線から放出された２次電子を検出して画像化する、荷電ビーム吸収電流解析技術が注目されている。
【０００４】
たとえば、特開２０００−１４７０７０号公報には、半導体装置の特定の配線に電圧を印加した状態またはその配線を接地した状態で、荷電ビーム（電子ビームまたはイオンビーム）で半導体装置の表面を走査し、その際に発生する２次粒子を検出し、欠陥に起因している断線部または高抵抗接続部を２次粒子の検出量によって生じる画像のコントラスト差により顕在化する技術について開示されている。
【０００５】
また、特開平１１−１６０４０２号公報には、電子ビームにて半導体装置の表面を走査することにより半導体装置の回路パターンの２次電子像を取得し、同一の回路パターンを有する他の領域の２次電子像と比較することにより欠陥箇所を顕在化させる技術について開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の従来の技術においては、以下のような問題があることを本発明者らは見出した。
【０００７】
すなわち、欠陥に起因している高抵抗接続部を２次粒子の検出量によって生じる画像のコントラスト差により顕在化する場合、高抵抗接続状態の検出は、電位による２次電子放出率に差異が生じる現象を基にしている。そのため、たとえば１ＧΩ程度以上の高抵抗であれば、その高抵抗部の左右で電位差が発生し、高抵抗部の検出が可能であるが、それ以下の抵抗値である場合には抵抗部の左右で十分な電位差が発生せず、高抵抗部の検出が困難になるという問題がある。
【０００８】
また、半導体装置の回路パターンの２次電子像を取得し、同一の回路パターンを有する他の領域の２次電子像と比較することにより欠陥箇所を顕在化させる場合、半導体装置の表面に露出した配線に欠陥箇所が存在していれば、２つの２次電子像を比較することにより欠陥箇所を抽出することは可能である。しかしながら、たとえばスルーホールもしくはコンタクトホールなどの内部に断線もしくは高抵抗部が発生している場合には、欠陥箇所が半導体装置の表面に露出しておらず、次の解析工程で欠陥箇所を固定することが困難になる問題がある。
【０００９】
本発明の目的は、荷電ビームの照射により放出される２次粒子の検出量をもとに形成する画像からは検出が困難であった欠陥箇所を検出する技術を提供することにある。
【００１０】
本発明の目的は、荷電ビームを半導体装置の表面に照射し、配線に吸収された電流を検出して画像化し、半導体装置の不良解析を行うことのできる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
すなわち、本発明は所定の解析工程を含み、前記解析工程は、解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程とを含むものである。
【００１４】
また、本発明は所定の解析工程を含み、前記解析工程は、解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程と、切替手段により前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記第１プローブと前記増幅手段とを電気的に接続した後、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程と、前記切替手段により前記第１プローブと前記増幅手段とを電気的に切り離し、前記第２プローブと前記増幅手段とを電気的に接続する工程と、前記第２プローブと前記増幅手段とを電気的に接続した後、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第２プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第２画像を形成する工程と、前記第１画像および前記第２画像に対して所定の画像処理および画像計算を行うことにより、前記第１画像および前記第２画像より相対的にコントラストが強調された第３画像を形成する工程とを含むものである。
【００１５】
また、本発明は、第１導電型の第１ＭＩＳＦＥＴおよび第２導電型の第２ＭＩＳＦＥＴを有する半導体装置の解析工程を含み、前記解析工程は、前記第１ＭＩＳＦＥＴと電気的に接続する所定の第１配線もしくは前記第１配線に設けられたパッドに第１プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記第１ＭＩＳＦＥＴと電気的に接続する解析対象の第２配線に荷電ビームを第１加速電圧にて照射および走査し、前記第２配線に前記荷電ビームを吸収させる工程と、前記荷電ビームの照射により前記第１配線に流れる電流を前記第１プローブにより検出し、検出した前記電流の第１電流値を前記増幅手段にて増幅する工程と、増幅された前記第１電流値をもとに、前記第２配線を表示する第１画像を形成する工程と、前記第２ＭＩＳＦＥＴと電気的に接続する所定の第３配線もしくは前記第３配線に設けられたパッドに第１プローブを接触させる工程と、前記第２ＭＩＳＦＥＴと電気的に接続する解析対象の第４配線に荷電ビームを第２加速電圧にて照射および走査し、前記第４配線に前記荷電ビームを吸収させる工程と、前記荷電ビームの照射により前記第３配線に流れる電流を前記第１プローブにより検出し、検出した前記電流の第２電流値を前記増幅手段にて増幅する工程と、増幅された前記第２電流値をもとに、前記第４配線を表示する第１画像を形成する工程とを含むものである。
【００１６】
また、本発明は、第１導電型の第１ＭＩＳＦＥＴおよび第２導電型の第２ＭＩＳＦＥＴを有する第１回路を含む半導体装置において、前記第１回路に所定の第１電位と第２電位との間の第３電位が入力されたことを検知した場合において行う前記半導体装置の解析工程を含み、前記解析工程は、前記第１ＭＩＳＦＥＴと電気的に接続する所定の第１配線もしくは前記第１配線に設けられたパッドに第１プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記第１ＭＩＳＦＥＴと電気的に接続する解析対象の第２配線に第１極性の第１荷電ビームを照射および走査し、前記第２配線に前記荷電ビームを吸収させる工程と、前記荷電ビームの照射により前記第１配線に流れる電流を前記第１プローブにより検出し、検出した前記電流の第１電流値を前記増幅手段にて増幅する工程と、増幅された前記第１電流値をもとに、前記第２配線を表示する第１画像を形成する工程と、前記第２ＭＩＳＦＥＴと電気的に接続する所定の第３配線もしくは前記第３配線に設けられたパッドに第１プローブを接触させる工程と、前記第２ＭＩＳＦＥＴと電気的に接続する解析対象の第４配線に第２極性の第２荷電ビームを照射および走査し、前記第４配線に前記荷電ビームを吸収させる工程と、前記荷電ビームの照射により前記第３配線に流れる電流を前記第１プローブにより検出し、検出した前記電流の第２電流値を前記増幅手段にて増幅する工程と、増幅された前記第２電流値をもとに、前記第４配線を表示する第１画像を形成する工程とを含むものである。
【００１７】
また、本発明は所定の解析工程を含み、前記解析工程は、解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程と、前記配線上にマスキング層を形成する工程と、前記マスキング層が形成されていない所定の第１領域に前記荷電ビームを照射および走査し、前記第１プローブにより前記配線に流れる第１電流を検出する工程と、検出した前記第１電流を前記増幅手段にて増幅する工程と、増幅された前記第１電流をもとに第４画像を形成する工程とを含むものである。
【００１８】
また、本発明は所定の解析工程を含み、前記解析工程は、解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、第１電源より前記第１プローブに所定の第１電圧を印加し、第２電源より前記第２プローブに所定の第２電圧を印加する工程と、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程とを含むものである。
【００１９】
また、本発明は、多層に形成された配線の解析工程を含み、前記解析工程は、下層の第５配線と電気的に接続した第１部材に第１プローブを接触させ、前記第５配線と電気的に接続した他の第１部材に第２プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程とを含むものである。
【００２０】
また、本発明は、
（ａ）解析を行う配線へ荷電ビームの照射および走査を行う荷電ビーム機構と、（ｂ）前記配線に接触させる少なくとも２本のプローブと、
（ｃ）前記プローブのうちの第１プローブと電気的に接続され電流値を増幅する増幅手段と、
（ｄ）前記増幅手段と電気的に接続された画像処理手段と、
（ｅ）前記配線における欠陥箇所近傍の所定の位置にマークを形成するマーク形成手段とを有し、前記第１プローブは前記荷電ビームの前記配線への照射により前記配線に流れる電流を検出し、前記画像処理手段は前記第１プローブが検出した前記電流をもとに前記配線を表示する第１画像を形成し、前記第１画像より前記配線における欠陥箇所の位置を検出するものである。
【００２１】
また、本発明は、
（ａ）解析を行う配線へ荷電ビームの照射および走査を行う荷電ビーム機構と、
（ｂ）前記配線に接触させる少なくとも２本のプローブを有するプローブカードと、
（ｃ）前記プローブのうちの第１プローブと電気的に接続され電流値を増幅する増幅手段と、
（ｄ）前記増幅手段と電気的に接続された画像処理手段と、
（ｅ）前記配線における欠陥箇所近傍の所定の位置にマークを形成するマーク形成手段とを有し、前記第１プローブは前記荷電ビームの前記配線への照射により前記配線に流れる電流を検出し、前記画像処理手段は前記第１プローブが検出した前記電流をもとに前記配線を表示する第１画像を形成し、前記第１画像より前記配線における欠陥箇所の位置を検出するものである。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
図１は、本実施の形態１の半導体検査装置の要部の構成を示す説明図である。
【００２４】
半導体装置１には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子および配線が形成されている。また、半導体装置１は、個々の半導体チップに分割する前の半導体ウェハの状態であるものを例示する。
【００２５】
本実施の形態１の半導体検査装置においては、プローブ２を半導体装置１の表面に形成された配線３あるいはパッド４に接触させた状態で、荷電ビーム５を半導体装置１の表面上に走査させる。なお、荷電ビーム５は、たとえば０．１μＡ程度の大きさの電子ビームとする。この状況下で、半導体装置１の表面に露出した配線３に吸収され配線３を流れる電子ビーム（電流）をプローブ２により検出し、その検出した電流値を増幅器７（増幅手段）により増幅し、その電流値の変化を荷電ビーム５の走査と同期して吸収画像６（第１画像）として表示する。これにより、荷電ビーム５が照射され、プローブ２に電気的に接続された配線３を顕在化することができる。この時、配線４の経路に断線または高抵抗部などの欠陥箇所８が存在すると、その欠陥箇所８の両端で配線３に吸収された電流の流れ方が変化し、吸収画像６においては欠陥箇所８の前後でコントラストが変化するので、欠陥箇所８を検出することができる。
【００２６】
また、上記したプローブ２により検出した電流値の変化を吸収画像６として表示する手段と併せて、荷電ビーム５を走査した際に発生する２次粒子９を検出し、２次粒子９の検出量によって生じる画像のコントラスト差によって欠陥箇所８を検出する手段を用いてもよい。これにより、より多種の欠陥を確実に検出することができ、従来見逃していたコンタクトホール内またはスルーホール内に存在する欠陥箇所８の不良解析が可能となる。その結果、本実施の形態１の半導体装置の開発期間の短縮および歩留りの向上ができる。
【００２７】
図２は、図１に示した構成を含んだ本実施の形態１の半導体検査装置の構成を示す説明図である。
【００２８】
荷電ビーム光学系１０（荷電ビーム機構）は、荷電ビーム５を照射および走査するための荷電ビーム源と、荷電ビーム５を集束および偏向させるための集束・偏向系とを有している。
【００２９】
２次粒子検出系１１は、上記２次粒子９（図１参照）を検出し、半導体装置１の表面を観察するために設けられている。
【００３０】
ガスノズル系１２は、検出した欠陥箇所８（図１参照）の近傍にマークを形成するためのガスアシストデポジションを実施する。この時、用いるガスの種類としては、有機金属系ＣＶＤ（Chemical Vapor Deposition）ガスまたは炭素系ガスなどを例示することができる。なお、ガス処理の容易性という観点からは、炭素系ガスの方が有機系金属ＣＶＤガスよりも優位である。このマークを形成することにより、欠陥箇所８の検出後の解析を容易にすることができる。
【００３１】
ホルダ１３およびステージ系１４は、解析対象である半導体装置１を載置し、コントローラ１５により、このホルダ１３およびステージ系１４の動作を制御することができる。
【００３２】
プロセスチャンバ１６内には、上記荷電ビーム光学系１０、２次粒子検出系１１、ガスノズル系１２、ホルダ１３およびステージ系１４が収納され、半導体装置１が載置されたホルダ１３およびステージ系１４は、半導体装置１の表面を観察する際にローディングチャンバ１７からプロセスチャンバ１６内へ移動する。
【００３３】
ゲートバルブ１８などのバルブ系は、上記プロセスチャンバおよびローディングチャンバ１７内を真空に保ち、真空排気系１９は、そのバルブ系および真空ポンプなどを含むものとする。
【００３４】
架台２０は、上記プロセスチャンバ１６およびローディングチャンバ１７を載置する定盤とダンパーとからなる。
【００３５】
プローブ系２１は、上記プローブ２を含み、コントローラ２２によって操作することができる。本実施の形態１の半導体検査装置においては、プローブ系２１は２系統以上設けられ、たとえば、検査対象が半導体装置１のＭＩＳＦＥＴのソース、ドレインおよびゲートに電気的につながる配線である場合には、プローブ系２１を３系統設けることで検査を行うことができる。プローブ２から検出した電流は、増幅器７をによって増幅された後、回路系２３（画像処理手段）によってアナログ／デジタル変換（Ａ／Ｄ変換）されることにより画像化され、コンピュータ２４（画像処理手段）によってその画像は表示される。また、コンピュータ２４により、上記本実施の形態１の半導体検査装置の各部の操作および動作を制御することができる。
【００３６】
電源系２５は、上記本実施の形態１の半導体検査装置の各部へ電圧および電流を供給する電源となる。
【００３７】
上記の本実施の形態１の半導体検査装置を用いた半導体装置１の解析手順を説明する。
【００３８】
まず、解析対象である半導体装置１をローディングチャンバ１７内のホルダ１３上に載置する。続いて、真空排気系１９によりローディングチャンバ１７内を所定の真空度になるまで排気した後、半導体装置１を載置したホルダ１３をプロセスチャンバ１６内に導入する。
【００３９】
次に、半導体装置１の表面の解析箇所（配線３）を荷電ビーム光学系１０の下部へ移動させた後、配線３または配線３の端部に設けられたパッド４に荷電ビーム５を照射する。この時、配線３またはパッド４から発生する２次粒子９を２次粒子検出系１１により検出し、その検出量を基に画像を形成し観察する。
【００４０】
次に、図３に示すように、たとえば欠陥箇所８を有する配線系の両側にある配線３またはパッド４に２本のプローブ２（第１プローブ、第２プローブ）を接触させる。この時、前記プローブ２のうちの１本は接地させ、他の一本は増幅器７と接続する。
【００４１】
次いで、半導体装置１の表面に荷電ビーム５を照射および走査することで、配線３に荷電ビーム５を吸収させる。この時、増幅器７と接続されたプローブ２により配線３が吸収した荷電ビーム５（電流）を検出し、その検出した電流を増幅器７にて増幅する。増幅された電流は、回路系２３によりＡ／Ｄ変換を施すことにより画像信号に変換された後、コンピュータ２４へ送信され、コンピュータ２４の画面上で吸収画像６として表示することができる。すなわち、配線３に吸収された電流の電流値を基に吸収画像６を形成しているので、２次粒子９の検出量を基に形成された画像では検出が困難だったコンタクトホール内またはスルーホール内に存在する欠陥箇所８の検出、および配線３における断線と高抵抗接続とを含む断線系欠陥を検出することが可能となる。
【００４２】
荷電ビーム５の走査時において、配線３が吸収する荷電ビーム５（電流）の大きさは変化する。そのため、吸収画像６に示される配線パターンは、欠陥箇所８が存在する箇所を境に色調もしくは輝度が変化する。すなわち、吸収画像６より、欠陥箇所８の位置を視覚的に確認することが可能となる。また、上記２次粒子９の検出量を基に形成された画像から他の欠陥箇所８を検出する手段も併せて用ることにより、さらに多種の欠陥箇所８を検出することが可能となる。これにより、半導体装置１の不良解析に要する時間を短縮することができる。
【００４３】
次に、半導体装置１の表面上の欠陥箇所８が検出された領域に、ガスノズル系１２よりガスを供給しつつ荷電ビーム５を照射して、欠陥箇所８が存在することを示すマークを形成する。これにより、後の解析工程において、この欠陥箇所へのアクセスを容易にすることができる。
【００４４】
次に、同一の半導体装置１の表面において、別の解析箇所がある場合には、その解析箇所を荷電ビーム光学系１０の下部へ移動し、上記欠陥箇所８の検出工程と同様の工程により解析を行う。別の解析箇所がない場合には、プロセスチャンバ１６内のゲートバルブ１８近くに設けられたローディング位置へホルダ８を移動した後、プロセスチャンバ１６内およびローディングチャンバ１７内の真空度を確認する。続いて、真空排気系１９によりローディングチャンバ１７内を所定の真空度になるまで排気した後、ホルダ８をローディングチャンバ１７へ搬出する。
【００４５】
その後、ローディングチャンバ１７を大気圧にリークした後、上記解析の終了した半導体装置１をローディングチャンバ１７より取り出し、その半導体装置１を次の解析工程へ移送することができる。
【００４６】
（実施の形態２）
図４は、本実施の形態２の半導体検査装置の要部の構成を示す説明図である。
【００４７】
本実施の形態２の半導体検査装置は、前記実施の形態１の半導体検査装置の構成（図１および図２参照）に加えて、プローブ２が接触している検査対象の配線３の他の端部にプローブ２Ａ（第２プローブ）を接触させる。このプローブ２Ａは、可変抵抗Ｒｅを介して接地されている。荷電ビーム５により配線３に注入され、配線３よりプローブ２に流入する電流は、電流計３１によって計測することができる。なお、検査対象がトランジスタ回路の場合には、プローブ２Ａと同様のプローブを用い、そのプローブをプローブ２Ａと同様に可変抵抗を介して接地させることにより、トランジスタのゲートソースおよびドレイン（もしくはベース、エミッタおよびコレクタ）に対応させることができる。
【００４８】
解析対象の配線３中に、欠陥部抵抗Ｒｄ（欠陥箇所８）が存在する場合には、その欠陥部抵抗Ｒｄの両端での電流変化量が吸収画像６（図１参照）のコントラスト変化に対応する。この時、本発明者らが計算した結果によれば、配線３に流入する電流値を１ｎＡとし、配線３の配線抵抗を１ＭΩとすると、可変抵抗Ｒｅの抵抗値に対する欠陥部抵抗Ｒｄの両端での電流変化量は、欠陥部抵抗Ｒｄが１ＴΩ、１ＧΩ、１ＭΩおよび１ｋΩの場合において可変抵抗Ｒｅが小さくなるに従って欠陥部抵抗Ｒｄの両端での電流変化量が大きくなることがわかった（図５）。すなわち、欠陥部抵抗Ｒｄがどのような値であっても、可変抵抗Ｒｅが小さくなるに従って欠陥部抵抗Ｒｄの両端での電流変化量が大きくなることがわかった。それにより、可変抵抗Ｒｅを介して接地されたプローブ２Ａを用い、配線３に流れる電流を検出するプローブ２とは逆側に電荷を逃がす経路を設けることにより、欠陥部抵抗Ｒｄ（欠陥箇所８）の抵抗値が低い場合においても、その欠陥部抵抗Ｒｄ（欠陥箇所８）を吸収画像６のコントラスト変化として検出することが可能となる。なお、欠陥部抵抗Ｒｄが小さくなるに従って、配線３の配線抵抗に欠陥部抵抗Ｒｄが埋没していくため、欠陥部抵抗Ｒｄの両端での電流変化の幅も小さくなる。
【００４９】
本実施の形態２の半導体検査装置を用いた半導体装置１（図１〜図３参照）の解析手順は、前記実施の形態１の半導体検査装置を用いた場合の半導体装置１の解析手順に加えて、プローブ２が接触している検査対象の配線３において、欠陥部抵抗Ｒｄ（欠陥箇所８）についてプローブ２と対向する側にプローブ２Ａを接触させる。また、プローブ２Ａは接地され、配線３よりプローブ２へ流入した荷電ビーム５の電流を接地電位へと逃がすものである（図６）。
【００５０】
配線３中における欠陥部抵抗Ｒｄ（欠陥箇所８）を検出する手順については、前記実施の形態１の場合（図１〜図３参照）と同様である。ここで、本発明者らは、本実施の形態２における欠陥部抵抗Ｒｄ（欠陥箇所８）を検出する手順を回路図（図７（ａ）および図７（ｂ））で示した。図７中においては、荷電ビーム５を直流電源Ｖ１で示し、プローブ２に流入する電流を電子流ｅ１で示している。また、配線３の長さをＬとし、直流電源Ｖ１から配線３への電子流の流入位置（荷電ビーム５の照射位置）とプローブ２の接触位置との間の距離をｘとしている。
【００５１】
本発明者らは、上記回路図において、配線３の配線抵抗を１ＭΩとし、欠陥部抵抗Ｒｄ（欠陥箇所８）の位置を配線３の中央とし、直流電源Ｖ１を１ｎＡの電子流を出力する電流源とした際に、欠陥部抵抗Ｒｄ（欠陥箇所８）および可変抵抗Ｒｅをパラメータとして、プローブ２に流入する電子流ｅ１を計算した。その結果、可変抵抗Ｒｅが１０ＧΩの場合（図８）において、欠陥部抵抗Ｒｄが１００ＭΩの場合に、上記配線３への電子流の流入位置が欠陥部抵抗Ｒｄの存在する位置となる前後での電子流ｅ１の変化は小さいが、可変抵抗Ｒｅが１ＭΩの場合（図９）には電子流ｅ１の変化はその大きくなり、可変抵抗Ｒｅが１００Ωの場合（図１０）にはさらに大きくなることがわかった。すなわち、本実施の形態２の半導体検査装置においては、可変抵抗Ｒｅを適当な大きさに設定し、配線３よりプローブ２Ａへ流入した荷電ビーム５の電流を接地電位へと逃がすことにより、前記実施の形態１の半導体検査装置を用いた場合よりも抵抗値の小さい欠陥部抵抗Ｒｄ（欠陥箇所８）を検出することが可能となる。
【００５２】
また、図１１に示すように、配線３中に２個の欠陥部抵抗Ｒｄ１、Ｒｄ２（欠陥箇所８）が存在する場合には、まず、上記の欠陥部抵抗Ｒｄ（欠陥箇所８）を検出する手順と同様の手順により吸収画像６を得ることにより、欠陥部抵抗Ｒｄ１、Ｒｄ２の位置を確認する。
【００５３】
続いて、配線３中のＡ点（第１位置）に荷電ビーム５を照射した際のプローブ２に流入する電流値を電流計３１によって計測する。この場合、プローブ２に流入する電流は、欠陥部抵抗Ｒｄ１、Ｒｄ２を通らずにプローブ２へ流入することになる。
【００５４】
次に、荷電ビーム５を欠陥部抵抗Ｒｄ１と欠陥部抵抗Ｒｄ２との間のＢ点（第２位置）に照射する。この状況下で、プローブ２に流入する電流値がＡ点に荷電ビーム５を照射した場合の半分となるように可変抵抗Ｒｅを調整すると、欠陥部抵抗Ｒｄ２に可変抵抗Ｒｅを加えた抵抗値と欠陥部抵抗Ｒｄ１の抵抗値とが等しくなる。同様に、荷電ビーム５を欠陥部抵抗Ｒｄ２と可変抵抗Ｒｅとの間のＣ点に照射した状況下で、プローブ２に流入する電流値がＡ点に荷電ビーム５を照射した場合の半分となるように可変抵抗Ｒｅを調整すると、欠陥部抵抗Ｒｄ１に欠陥部抵抗Ｒｄ２を加えた抵抗値と可変抵抗Ｒｅの抵抗値とが等しくなる。これらの結果から、欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出することが可能となる。なお、配線３中に３個以上の欠陥部抵抗が存在する場合においても、上記の手順と同様の手順により各欠陥部抵抗の抵抗値を算出することが可能である。
【００５５】
配線３が一定の配線抵抗を有する場合には、プローブ２の接触位置から欠陥部抵抗Ｒｄ１までの配線長、欠陥部抵抗Ｒｄ１から欠陥部抵抗Ｒｄ２までの配線長および欠陥部抵抗Ｒｄ２からプローブ２Ａの接触位置までの配線長を上記吸収画像６より測定する。続いて、これらの配線長より各区間の配線抵抗値を求める。そして、上記した欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出する段階において、その配線３の各区間の配線抵抗値を考慮して可変抵抗Ｒｅの抵抗値を調整し、計算に補正をかけることによって、欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出することが可能となる。
【００５６】
なお、上記したように、本実施の形態２においては、可変抵抗Ｒｅを調整してプローブ２が検出する電流値を変化させることにより、欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出する場合について例示したが、他の手順によっても算出することができる。
【００５７】
たとえば、まず２本のプローブ２、２Ａを用いて欠陥部抵抗Ｒｄ１、Ｒｄ２の合計の抵抗値を求める。次に、荷電ビーム５の照射位置に対応してプローブ１へ流入する電流値を計測する。続いて、上記吸収画像６よりプローブ２の接触位置から欠陥部抵抗Ｒｄ１までの配線長およびプローブ２の接触位置から欠陥部抵抗Ｒｄ２までの配線長を求め、それぞれに対応した配線抵抗値を算出する。その後、上記の工程により求めた欠陥部抵抗Ｒｄ１、Ｒｄ２の合計の抵抗値、プローブ１へ流入する電流値および配線抵抗値を基に計算式を構築し、この計算式より欠陥部抵抗Ｒｄ１、Ｒｄ２を算出することができる。
【００５８】
（実施の形態３）
図１２は、本実施の形態３の半導体検査装置の構成を示す説明図である。
【００５９】
本実施の形態３の半導体検査装置は、前記実施の形態１の半導体検査装置の構成（図１および図２参照）に加えて、プローブ２が接触している検査対象の配線３の他の端部にプローブ２Ｂ（第２プローブ）を接触させる。プローブ２、２Ｂは、切替器３３（切替手段）を介して増幅器７に電気的に接続されている。この切替器３３を設けることにより、増幅器７に導入する電流信号をプローブ２もしくはプローブ２Ｂの所望の側に切り替えることができる（図１２）。
【００６０】
本実施の形態３の半導体検査装置を用いた半導体装置１（図１〜図３参照）の解析手順は、まず切替器３３のスイッチをプローブ２側に接続する。続いて、前記実施の形態１において図３を用いて説明した工程と同様の工程により、プローブ２が検出した電流を画像信号に変換し吸収画像６を形成する。次に、切替器３３のスイッチをプローブ２Ｂ側に接続した後、上記吸収画像６を形成した工程と同様の工程により吸収画像６Ｂ（第２画像）を形成する。ここで、上記プローブ２とプローブ２Ｂとは、欠陥部抵抗Ｒｄを挟んで配線３の両端に接触しているので、吸収画像６と吸収画像６Ｂとは、そのコントラストが反転し、相補的な関係になる。
【００６１】
欠陥部抵抗Ｒｄの抵抗値が小さい場合には、吸収画像６および吸収画像６Ｂにおいて、欠陥部抵抗Ｒｄの前後でコントラストの変化が不明確な場合がある。そこで、本実施の形態２においては、上記吸収画像６および吸収画像６Ｂに画像処理を施し、それぞれのコントラストを強調する。その後、画像処理が施された吸収画像６および吸収画像６Ｂの差分を画像計算により求め、この求めた結果から、さらにコントラストが強調された差分画像６Ｃ（第３画像）を得る。このようにして形成された差分画像６Ｃにおいては、抵抗値が小さい欠陥部抵抗Ｒｄの前後でもコントラストの変化を明確にすることができる。すなわち、差分画像６Ｃを得ることにより、欠陥部抵抗Ｒｄの抵抗値が小さい場合でも、配線３における欠陥部抵抗Ｒｄの位置の確認を容易にすることが可能となる。
【００６２】
また、前記実施の形態２において図５に示したような配線３中に複数の欠陥部抵抗が存在する場合には、プローブ２またはプローブ２Ｂから見て最初の欠陥部抵抗の抵抗値が高いと、吸収画像６または吸収画像６Ｂにおいては、後の欠陥部抵抗に進むに従って、その前後でのコントラスト変化が小さくなっていく。しかしながら、本実施の形態３においては、上記したように吸収画像６および吸収画像６Ｂに画像処理を施し、それぞれのコントラストを強調し、それらの差分からさらにコントラストが強調された差分画像６Ｃを得ることにより欠陥部抵抗の位置を確認する。すなわち、配線３中に複数の欠陥部抵抗が存在する場合においても、各欠陥部抵抗の存在する位置を顕在化することができる。
【００６３】
なお、本実施の形態３においては、コントラストが強調された差分画像６Ｃを得ることにより欠陥部抵抗Ｒｄの位置を検出する手段について例示したが、吸収画像６および吸収画像６Ｂに画像処理を施し、それぞれの輪郭を強調した後に差分を求め、この求めた結果からさらに輪郭が強調された画像を得て観察することにより欠陥部抵抗Ｒｄの位置を検出してもよい。
【００６４】
（実施の形態４）
図１３は、本実施の形態４の半導体検査装置の構成を示す説明図である。
【００６５】
前記実施の形態３においては、増幅器７に接続されるプローブ（図１２参照）を切替器３３（図１２参照）によって切替えていたが、本実施の形態４の半導体検査装置においては、切替器３３を用いずに、プローブ２、２Ｂのそれぞれに１個ずつ増幅器７を接続するものである。このような本実施の形態４の半導体検査装置を用いた半導体装置１（図１〜図３参照）の解析においては、１回の荷電ビーム５による配線３の走査で、プローブ２、２Ｂそれぞれへ流入した電流値を基に吸収画像６、６Ｂを得ることができる。なお、本実施の形態４の半導体検査装置においては、プローブ２、２Ｂそれぞれへ流入した電流値を吸収画像６、６Ｂに変換する画像化回路基板（図示は省略）が、増幅器７と吸収画像６、６Ｂとの間に設けられている。
【００６６】
その後、前記実施の形態３において図１２を用いて説明した工程と同様の工程により、差分画像６Ｃを得ることができる。
【００６７】
上記のような本実施の形態４の半導体検査装置によれば、荷電ビーム５による配線３の走査は１回で済むので、配線３における欠陥部抵抗Ｒｄを解析する時間を短縮することができる。
【００６８】
また、荷電ビーム５による配線３の走査は１回で済むことから、多数解の荷電ビームの照射によって半導体装置１にダメージを与えてしまうことを防ぐことができる。特に、荷電ビーム５として、電子ビームではなく集束イオンビームを用いた場合には、その粒子が大きいことから半導体装置１の表面がスパッタリングされダメージを負う場合があるが、本実施の形態４の半導体検査装置においては、荷電ビーム５による配線３の走査は１回であるから、その半導体装置１のスパッタリングによるダメージを低減できる。
【００６９】
さらに、荷電ビーム５がＧａ（ガリウム）イオンからなる集束イオンビームであった場合には、金属イオンであるＧａイオンが半導体装置１の表面から打ち込まれて半導体装置１の表面を汚染する（配線間を短絡させる）ことにより、半導体装置１の表面に電流リークを発生させて欠陥部抵抗Ｒｄの解析を困難にしてしまう場合がある。しかしながら、本実施の形態４の半導体検査装置においては、荷電ビーム５による走査は１回のみであるので、Ｇａイオンの半導体装置１の表面への打ち込みを低減することができる。
【００７０】
なお、本実施の形態４においても、コントラストが強調された差分画像６Ｃを得ることにより欠陥部抵抗Ｒｄの位置を検出する手段について例示したが、吸収画像６および吸収画像６Ｂに画像処理を施し、それぞれの輪郭を強調した後に差分を求め、この求めた結果からさらに輪郭が強調された画像を得て観察することにより欠陥部抵抗Ｒｄの位置を検出してもよい。
【００７１】
（実施の形態５）
本実施の形態５の半導体検査装置は、たとえば相補ＭＯＳ（ＣＭＯＳ；Complementary Metal Oxide Semiconductor）回路を有する半導体装置の解析に適用するものであり、図１４は、その構成を示す説明図である。
【００７２】
本実施の形態５の半導体検査装置は、図１４に示すように、前記実施の形態１の半導体検査装置にて用いた荷電ビーム光学系１０（図２参照）を、電子ビーム光学系１０Ａ（荷電ビーム機構）および集束イオンビーム光学系１０Ｂ（荷電ビーム機構）の２個の光学系に置き換えたものである。なお、増幅器７および回路系２３は、前記実施の形態３において図１２を用いて説明した切替器３３（図１４中での図示は省略）を用いて、ＣＭＯＳ回路の電源側（ｐチャネル型（第１導電型）ＭＩＳＦＥＴ（第１ＭＩＳＦＥＴ）側）および基板側（ｎチャネル型（第２導電型）ＭＩＳＦＥＴ（第２ＭＩＳＦＥＴ）側）の所望の側に、その電気的接続が切替えられるようになっている。また、切替器３３を用いる代わりに、前記実施の形態４において図１３を用いて説明したような、ＣＭＯＳ型ＭＩＳＦＥＴの電源側および基板側のそれぞれに増幅器７および回路系２３を電気的に接続する構成としてもよい。プローブ２が検出した電流は、増幅器７をによって増幅された後、回路系２３によって画像化され、コンピュータ２４によってその画像は表示される。
【００７３】
上記集束イオンビーム光学系１０Ｂが発する集束イオンビームのイオン源としては、希ガス（Ｈ（水素）またはＨｅ（ヘリウム）など）の電界放射型イオン源を用いる。そのため、たとえば集束イオンビームがＧａイオンである場合に比べてその粒子が小さいので、半導体装置１の表面のスパッタリングによるダメージを低減することができる。また、イオン源として希ガスを用いた場合には、Ｇａイオンである場合に比べてその粒子が小さくなることから、Ｇａイオンの場合よりも集束イオンビームを微小な領域に集束させることができる。
【００７４】
さらに、集束イオンビームがＧａイオンなどの金属イオンである場合には、その金属イオンが半導体装置１の表面から打ち込まれることに起因する半導体装置１の表面の金属汚染（配線間の短絡）が懸念されるが、本実施の形態５の半導体検査装置においては、集束イオンビームのイオン源として希ガスのイオン源を用いるので、半導体装置１の表面の金属汚染を防ぐことができる。
【００７５】
図１５（ａ）に示すように、半導体装置１において、解析対象のＣＭＯＳ回路の電源側に当るｐチャネル型ＭＩＳＦＥＴのゲート電極３５Ｐに生じたリークを解析する場合には、負の極性（第１極性）を有する電子ビームである荷電ビーム５Ａ（第１荷電ビーム）からの電子流ｅ１は、そのリークの生じた位置よりゲート電極３５Ｐへ流入し、ｎ型ウェル３６Ｎおよびｐ型半導体領域３７ＰからなるＰＮ接合部を順方向で流れる。そのため、その電子流ｅ１をプローブ２により検出し、プローブ２が検出した電子流ｅ１を増幅器７により増幅することができる。つまり、コンピュータ２４に表示される画像により、ゲート電極３５Ｐにおけるリークの生じている位置を特定することができる。
【００７６】
一方、図１５（ｂ）に示すように、解析対象のＣＭＯＳ回路の基板側に当るｎチャネル型ＭＩＳＦＥＴのゲート電極３５Ｎに生じたリークを解析する場合においては、そのリークの生じた位置からゲート電極３５Ｎに流入した荷電ビーム５Ａからの電子流ｅ１は、ｐ型ウェル３６Ｐおよびｎ型半導体領域３７ＮからなるＰＮ接合部に逆方向で進入することになる。そのため、電子流ｅ１は、ＰＮ接合部にて停止してしまい、プローブ２にて検出することができなくなる。つまり、ゲート電極３５Ｎにおけるリークの生じている位置を特定することができなくなる。
【００７７】
そこで、図１５（ｃ）に示すように、電子ビームである荷電ビーム５Ａを正の極性（第２極性）を有する集束イオンビームである荷電ビーム５Ｂ（第２荷電ビーム）に変える。この場合、正電荷をゲート電極３５Ｎに与えることになるので、荷電ビーム５Ｂの照射によりリークの生じた位置からゲート電極３５Ｎに流入した電流Ｉ１は、ｐ型ウェル３６Ｐおよびｎ型半導体領域３７ＮからなるＰＮ接合部を流れることができる。これにより、そのＰＮ接合部を通過した電流Ｉ１をプローブ２により検出し、プローブ２が検出した電流Ｉ１を増幅器７により増幅することができるようになる。その結果、コンピュータ２４に表示される画像により、ゲート電極３５Ｎにおけるリークの生じている位置を特定することが可能になる。
【００７８】
本実施の形態５の半導体検査装置を用いた半導体装置１の解析手順は、まず、たとえばプラズマエッチング法などによって半導体装置１の表面の絶縁膜を除去することにより、解析対象のＣＭＯＳ回路をなす配線を露出させる。
【００７９】
次に、電子ビーム光学系１０Ａにより荷電ビーム５Ａを半導体装置１の所定の解析領域（配線（第２配線））に照射し、ゲート電極３５Ｐへ流入した電流（電子流ｅ１）をＣＭＯＳ回路の電源側（ｐチャネル型ＭＩＳＦＥＴ側）の配線（第１配線）もしくはパッド（図示は省略）に接触させたプローブ２にて検出する。続いて、そのプローブ２が検出した電流の電流値（第１電流値）を増幅器７により増幅した後、回路系２３によって画像化し、コンピュータ２４によって表示する。その後、コンピュータ２４によって表示された画像により、ゲート電極３５Ｐにおけるリークの生じている位置を確認する。
【００８０】
次に、集束イオンビーム光学系１０Ｂ荷電ビーム５Ａを半導体装置１の所定の解析領域（配線（第４配線））に照射し、ゲート電極３５Ｎへ流入した電流Ｉ１をＣＭＯＳ回路の基板側（ｎチャネル型ＭＩＳＦＥＴ側）の配線（第３配線）もしくはパッド（図示は省略）に接触させたプローブ２にて検出する。続いて、そのプローブ２が検出した電流Ｉ１の電流値（第２電流値）を増幅器７により増幅した後、回路系２３によって画像化し、コンピュータ２４によって表示する。その後、コンピュータ２４によって表示された画像により、ゲート電極３５Ｎにおけるリークの生じている位置を確認する。
【００８１】
ところで、図１５（ａ）および図１５（ｂ）に示した場合において、電子ビームである荷電ビーム５Ａの加速電圧が所定の大きさより大きくなると、荷電ビーム５Ａの照射量に比べて、その照射位置から放出される２次電子量が多くなる。つまり、ゲート電極３５Ｎもしくはゲート電極３５Ｐに正電荷が流入する状況と同様の状況になる。また、ゲート電極３５Ｎとゲート電極３５Ｐとは電気的に接続していることから、ゲート電極３５Ｐに生じたリークを解析する場合において、荷電ビーム５Ａの照射量に比べて放出される２次電子量が多くなると、ｎ型ウェル３６Ｎおよびｐ型半導体領域３７ＰからなるＰＮ接合部を電子流ｅ１が流れない状態となり、上記リークの解析が困難となる。一方、ゲート電極３５Ｎに生じたリークを解析する場合において、荷電ビーム５Ａの照射量に比べて放出される２次電子量が多くなると、図１５（ｃ）に示したような、電流Ｉ１がｐ型ウェル３６Ｐおよびｎ型半導体領域３７ＮからなるＰＮ接合部を流れる状況と同様の状況を作り出すことになる。すなわち、集束イオンビーム光学系１０Ｂ（図１４参照）を用いずに、電子ビーム光学系１０Ａのみを用い、ゲート電極３５Ｐに生じたリークを解析する場合には、荷電ビーム５Ａを所定値より小さな加速電圧（第１加速電圧）とし、ゲート電極３５Ｎに生じたリークを解析する場合には荷電ビーム５Ａを所定値より大きな加速電圧（第２加速電圧）とすることにより、それらリーク位置の解析を行うことができる。これにより、集束イオンビーム光学系１０Ｂを省略できるので、本実施の形態５の半導体検査装置の構成を簡略化することができる。
【００８２】
上記のように本実施の形態５の半導体検査装置を用いることにより、ＣＭＯＳ回路が有するｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴの双方のゲート電極について、リークの生じた位置を解析することが可能となる。
【００８３】
（実施の形態６）
図１６は、本実施の形態６の半導体検査装置の構成を示す説明図である。
【００８４】
本実施の形態６の半導体検査装置は、前記実施の形態５の半導体検査装置の構成（図１４参照）におけるプローブ２をプローブカード４０に置き換えたものである。このプローブカード４０は、半導体装置１への電源の供給を行い、さらに半導体装置１との間で各種信号の入出力を行うものである。
【００８５】
本実施の形態６においては、半導体ウェハの状態である半導体装置１は、電源が供給される系統（以下、電源系統と略す）を複数有し、各電源系統に対応するアース（接地）ラインを有するものとする。また、各電源系統は、半導体装置１内においてさらに複数のブロックに区分けされていてもよい。プローブカード４０は、電源系統に流れる電流を検出する複数のプローブを有し、これら複数のプローブは上記の各電源系統およびアースラインと接触している。これら複数のプローブにより検出された電流は、それぞれに対応した複数の配線４１により増幅器７（図１４参照）へ送られる。
【００８６】
切替・接続器４２は、その内部に増幅器７および回路系２３（図１４参照）を含み、増幅器７を上記複数の配線４１のうちの適当なものに接続する機能を有する。
【００８７】
ステージ系１４Ａは、プローブカード４０が有するプローブを半導体装置１に接触させる機構（Ｚステージ）およびプローブカード４０によるプロービングを自動化する機構（ＸＹステージ）からなり、プローブと半導体装置１との接触および半導体装置１をプローブからの退避を連動させる自動プロービング機能を有する。
【００８８】
コントローラ４３は、ＣＡＤ（Computer Aided Design）ナビゲーション機能を有し、コンピュータ２４に半導体装置１が有する配線のレイアウトデータを表示させる。
【００８９】
本実施の形態６の半導体検査装置を用いた半導体装置１の解析手順は、前記実施の形態５の場合と同様に、まず解析対象のＣＭＯＳ回路をなす配線を露出させる。
【００９０】
次に、半導体ウェハの状態である半導体装置１内の所定の半導体チップ取得位置が、プローブカード４０の下部へ来るようにステージ系１４Ａを操作する。
【００９１】
次に、切替・接続器４２を制御することにより、上記配線４１の中から適当なものを選択することにより、解析対象のＭＩＳＦＥＴのゲート電極と電気的に接続している上記電源系統と接触しているプローブ、またはその電源系統に対応するアースラインと接触しているプローブを増幅器７に電気的に接続する。すなわち、電源系統からの検査に観点を置いた解析とアースライン（接地電位）からの検査に観点を置いた解析とを容易に切替えることができる。
【００９２】
次に、電子ビーム光学系１０Ａもしくは集束イオンビーム光学系１０Ｂから、荷電ビーム５Ａ（図１５参照）もしくは荷電ビーム５Ｂ（図１５参照）を半導体装置１の所定の解析領域（配線）に照射し、上記電源系統もしくはアースラインに流入した電流を上記プローブにて検出する。続いて、そのプローブが検出した電流を増幅器７により増幅した後、回路系２３によって画像化し、コンピュータ２４によって表示する。これにより、リークの生じているゲート電極と接続している配線を確認できるので、コントローラ４３によりコンピュータ２４に表示された半導体装置１が有する配線のレイアウトデータと対比させることにより、リークの生じているゲート電極およびその配線の位置関係を確認することができる。
【００９３】
次に、上記ゲート電極のリークの生じている位置付近に、ガスノズル系（図示は省略）よりガスを供給しつつ荷電ビームを照射して、リークが生じていることを示すマークを形成する。これにより、後の解析工程において、この欠陥箇所へのアクセスを容易にすることができる。
【００９４】
次に、プローブカード４０を所定の位置に退避させる。この後、半導体ウェハの状態である半導体装置１の他のチップ取得位置について解析が必要な場合には、そのチップ取得位置がプローブカード４０の下部へ来るようにステージ系１４Ａを操作し、上記解析手順と同様の手順により、そのチップ取得位置についても解析を行う。
【００９５】
所定の解析がすべて終了した後、半導体装置１をローディングチャンバ１７へ搬出する。続いて、半導体装置１をローディングチャンバ１７より取り出し、その半導体装置１を次の解析工程へ移送することができる。
【００９６】
上記のように本実施の形態６の半導体検査装置を用いることにより、半導体ウェハの状態である半導体装置１の解析において自動プロービングが可能になる。その結果、手動（マニュアル動作）でプロービングを行う場合に比べて、半導体装置１の解析効率を向上することができる。
【００９７】
（実施の形態７）
図１７は、本実施の形態７の半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【００９８】
本実施の形態７の半導体検査装置は、ＣＭＯＳ回路（第１回路）が含むｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴの両方のチャネルが半ば開いた、いわゆる中間電位状態となる欠陥を解析するものである。なお、本実施の形態７の半導体検査装置は、前記実施の形態６の半導体検査装置の構成（図１６参照）におけるコントローラ４３を省略したものである。
【００９９】
たとえば、図１７に示すように、電子ビーム光学系１０Ａ（図１６参照）から電子ビームである荷電ビーム５Ａ（図１５参照）を半導体装置１の所定の解析領域（配線）に照射する。この時、図１８に示すように、ＣＭＯＳ回路の入力（ｉｎ）端子にｈｉｇｈの信号（第１電位）が入力されるとｎチャネルはオンになり、電流計３１Ａは電流の変化を検知する。一方、ｐチャネルはオフになり電流を流さないので、電流計３１Ｂは電流の変化を検知しない。また、ＣＭＯＳ回路の入力端子にｌｏｗの信号（第２電位）が入力されるとｎチャネルはオフになり電流を流さないので、電流計３１Ａは電流の変化を検知しない。一方、ｐチャネルはオンになり、電流計３１Ｂは電流の変化を検知する。
【０１００】
ここで、ＣＭＯＳ回路を構成する配線もしくはＭＩＳＦＥＴに短絡もしくは開放となる欠陥が生じていると、ＣＭＯＳ回路に中間電位となる信号（第３電位）が入力される場合がある。この時、電流計３１Ａおよび電流計３１Ｂの両方が電流の変化を検知するので、ｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴの両方のチャネルが半ば開いた中間電位状態となっていることを検知することができる。つまり、上記の短絡もしくは開放となる欠陥を検知することができる。
【０１０１】
ｎチャネル型ＭＩＳＦＥＴのソースもしくはドレインと電気的に接続した電流計３１Ａおよびｐチャネル型ＭＩＳＦＥＴのソースもしくはドレインと電気的に接続した電流計３１Ｂの両方が電流の変化を検知した場合、前記実施の形態６の場合と同様の工程により、プローブカード４０（図１６参照）が有するプローブにより電流計３１Ａおよび電流計３１Ｂの両方に流入する電流を検出する。
【０１０２】
続いて、そのプローブが検出した電流を増幅器７（図１６参照）により増幅した後、回路系２３（図１６参照）によって画像化し、コンピュータ２４（図１６参照）によって表示することができる。この後、図１９に示すように、電流計３１Ａに流入する電流値の変化を基に形成された画像４４Ａと電流計３１Ｂに流入する電流値の変化を基に形成された画像４４Ｂとを重ね合わせる。この時、上記した中間電位状態となっている箇所（欠陥箇所８）のみが、画像４４Ａ中および画像４４Ｂ中の両方において明部として表示されるので、画像４４Ａおよび画像４４Ｂの重ね合わせにより、中間電位状態となっている箇所（欠陥箇所８）のみを明部として表示することができる。
【０１０３】
さらに、この重ね合わせによりできた画像にコントラスト調整などを施すことにより、中間電位状態となっている箇所（欠陥箇所８）がさらに明瞭に表示された画像Ｃを形成することができる。これにより、前記実施の形態６において示したＣＡＤナビゲーション機能を有するコントローラ４３（図１６参照）を用いることなく、コンピュータ２４の画面上において中間電位状態となっている箇所（欠陥箇所８）を視覚的に確認することができる。
【０１０４】
（実施の形態８）
本実施の形態８は、たとえば規則的な配線パターンを有するＴＥＧ（Test Element Group）における短絡欠陥箇所を検出するものである。
【０１０５】
たとえば、図２０に示すような櫛歯型ショートチェックパターン４５Ａ、４５Ｂを有する半導体装置において、櫛歯型ショートチェックパターン４５Ａ櫛歯型ショートチェックパターン４５Ｂとの間に、図２０（ａ）に示すような高抵抗短絡箇所４６Ａもしくは図２０（ｂ）に示すような低抵抗短絡箇所４６Ｂが存在する場合には、前記実施の形態１において例示した半導体検査装置（図１〜図３参照）を用いて櫛歯型ショートチェックパターン４５Ａ、４５Ｂの解析を行う場合を想定する。この時、吸収画像６（図１参照）中では、高抵抗短絡箇所４６Ａもしくは低抵抗短絡箇所４６Ｂの抵抗値に起因して、櫛歯型ショートチェックパターン４５Ａ、４５Ｂの両方が明もしくは一方のみが暗となるが、櫛歯型ショートチェックパターン４５Ａ、４５Ｂはそれぞれ全体にわたって同一コントラストのパターン像となってしまう。つまり、高抵抗短絡箇所４６Ａもしくは低抵抗短絡箇所４６Ｂの位置を顕在化することができない。
【０１０６】
そこで、本実施の形態８においては、上記高抵抗短絡箇所４６Ａもしくは低抵抗短絡箇所４６Ｂの位置を顕在化するために以下のような方法を用いる。
【０１０７】
まず、プローブ２を櫛歯型ショートチェックパターン４５Ａ、４５Ｂに接触させてから、コンピュータ２４の画面上で吸収画像６として表示するまでの工程は、前記実施の形態１の場合と同様である（図２１（ａ））。この段階において、短絡箇所４６（上記高抵抗短絡箇所４６Ａおよび低抵抗短絡箇所４６Ｂを含む）が低抵抗短絡箇所４６Ｂである場合には、櫛歯型ショートチェックパターン４５Ａ、４５Ｂのパターンおよび短絡箇所４６は、吸収画像６中においてすべて明として表示されるため、短絡箇所４６を検出することはできない。
【０１０８】
次に、荷電ビーム５（図１〜図３参照）の走査領域４７において、吸収画像６中で明として表示される配線の存在する部分にマスキング４８（マスキング層）を施す（図２１（ｂ））。櫛歯型ショートチェックパターン４５Ａ、４５ＢがＴＥＧパターンである場合には、一般に配線は一定間隔で形成されているので、コンピュータ２４にて最初の配線（マスキング領域）を指定し、さらに配線間の間隔を指定することによって、後の工程において荷電ビーム５を効果良く走査することができきる。
【０１０９】
次に、マスキング４８が施されていない領域（第１領域）に、荷電ビーム５を走査するための走査線４９を設定する（図２１（ｃ））。なお、図２１（ｃ）中においては、走査線４９をわかりやすくするために、マスキング４８の図示は省略している。続いて、その走査線４９に沿って荷電ビーム５を走査し、前記吸収画像６と同様の吸収画像（第４画像（図示は省略））を形成する。この時、マスキング４８が施されていない領域には配線が存在しないことから、短絡箇所４６のみに電流（第１電流）は流れ込むことになる。すなわち、その吸収画像中において、短絡箇所４６のみを明として表示することができる。
【０１１０】
次に、上記吸収画像に擬似カラー処理を施した後、その吸収画像と上記吸収画像６とを重ね合わせる。これにより、櫛歯型ショートチェックパターン４５Ａ、４５Ｂのパターン中における短絡箇所４６の位置を顕在化することができる。
【０１１１】
次に、前記実施の形態１の場合と同様に、顕在化した短絡箇所４６付近にガスノズル系１２（図２参照）よりガスを供給しつつ荷電ビーム５を照射して、短絡箇所４６（実施の形態１においては欠陥箇所８）が存在することを示すマークを形成する。その後の工程は、前記実施の形態１と同様である。
【０１１２】
上記のような本実施の形態８の短絡箇所４６の解析工程によれば、ＴＥＧのように配線が一定間隔で形成されている配線パターンにおいて、断線もしくは高抵抗接続による欠陥箇所８の他に、配線間の短絡箇所４６も検出することが可能となる。
【０１１３】
また、前記実施の形態６において示したＣＡＤナビゲーション機能を有するコントローラ４３を併用することにより、たとえばロジック回路などのような複雑な配線パターンに対しても、上記走査線４９と同様の走査線を設定することが可能となる。すなわち、複雑な配線パターンについても配線間の短絡箇所を検出することが可能となる。さらに、複雑な配線パターンについての解析時において、荷電ビーム５の照射の不要な領域へのビーム照射を低減できるので、配線パターンに与えるビーム照射によるダメージを低減することができる。
【０１１４】
（実施の形態９）
図２２は、本実施の形態９の半導体検査装置の構成およびそれを用いた半導体装置の解析手順を示す説明図である。
【０１１５】
本実施の形態９の半導体検査装置は、前記実施の形態１の半導体検査装置の構成（図１および図２参照）に加えて、プローブ２が接触している検査対象の配線３の他の端部にプローブ２Ｃ（第２プローブ）を接触させるものである。また、プローブ２には、直流電源５０（第１電源）より所定の正の電圧（第１電圧）が印加されており、プローブ２Ｃには、直流電源５０Ｃ（第２電源）より所定の負の電圧（第２電圧）が印加されている。
【０１１６】
欠陥部抵抗Ｒｄ（欠陥箇所８）が存在する配線３の両端に直流電源５０、５０Ｃより所定の電圧を印加すると、配線３は欠陥部抵抗Ｒｄから見てプローブ２側では正の電位になり、プローブ２Ｃ側では負の電位となる。この状況下において、負の電位となっている配線３に荷電ビーム５を照射すると、配線３より放出される２次電子５１は配線３と反発することになり、配線３より逃げていく。一方、正の電位となっている配線３と引き付け合うことになるので、配線３に戻っていく。プローブ２、２Ｃが検出する電流値は、この２次電子５１の配線３からの逃げ量または配線３への戻り量に依存することになる。さらに、プローブ２、２Ｃが検出する電流のオフセットは、配線３の配線抵抗、欠陥部抵抗Ｒｄおよび直流電源５０、５０Ｃの電圧によって決定される。従って、プローブ２またはプローブ２Ｃが検出する電流値の変化を画像化することにより、上記２次電子５１を検出することにより形成する画像と同等の画像を形成することが可能となる。
【０１１７】
上記のような本実施の形態９の半導体検査装置を用いた半導体装置１（図１〜図３参照）の解析手順は、前記実施の形態１の半導体検査装置を用いた半導体装置１の解析手順（図１〜図３参照）と同様である。前記実施の形態１においては、荷電ビーム５の照射により配線３に流入する電流値の変化をプローブ２により検出することで吸収画像６を形成したが、本実施の形態９においては、プローブ２が荷電ビーム５の照射により配線３に流入する電流値の変化に加えて、上記２次電子５１の配線３からの逃げ量または配線３への戻り量も検出する。これにより、本実施の形態９の半導体検査装置は、前記実施の形態１の半導体検査装置よりも欠陥部抵抗Ｒｄ（欠陥箇所８）を検出する感度を向上することができる。
【０１１８】
（実施の形態１０）
本実施の形態１０は、たとえば多層に配線が形成された半導体装置において、下層の配線中の欠陥箇所を検出するものである。
【０１１９】
図２３は、本実施の形態１０において解析する半導体装置１Ａを、その解析対象の配線が形成された箇所について（ａ）、（ｂ）、（ｃ）および（ｄ）の順に順次拡大して示したものである。
【０１２０】
半導体装置１Ａには、多層に配線が形成されているものとし、たとえば下層から順に配線Ｍ１、Ｍ２、Ｍ３が形成されているとする。これら配線Ｍ１、Ｍ２、Ｍ３は、それぞれ半導体装置１Ａの外周部に形成されたリード５２（第１部材）のうち所定のものに電気的に接続されている。解析対象の配線が電気的に接続されたリード５２にはプローブ２が接触されており、このプローブ２が検出した電流値は増幅器７により増幅され、その後、コンピュータ２４の画面上に吸収画像６（図１参照）として表示することができる。本実施の形態１０の半導体検査装置のその他の構成は前記実施の形態１の半導体検査装置（図１〜図３参照）と同様である。
【０１２１】
たとえば、配線Ｍ３の下層に位置する配線Ｍ２（第５配線）上に、層間絶縁膜の平坦化を目的とした格子状のダミーパターン５３が形成されている場合を想定する。この時、配線Ｍ２の上層の層間絶縁膜および保護膜などはプラズマエッチング法などを用いて予め除去しておくものとする。ここで、配線Ｍ２について解析を行うために配線Ｍ２へ荷電ビームを照射すると、ダミーパターン５３中の開口部５４がいわゆるファラデーカップと似た作用をするため、その荷電ビームの照射により配線Ｍ２より放出された２次電子は半導体装置１Ａから外部へ放出されない。そのため、その２次電子を検出し、その検出量から配線Ｍ２の画像を形成する手段を用いることはできない。
【０１２２】
本実施の形態１０においては、たとえば前記実施の形態１と同様に荷電ビームの照射により解析対象の配線に流れた電流を検出することにより、上記吸収画像６を形成する。そのため、荷電ビームが配線Ｍ２に届く限りは配線Ｍ２の解析を行うことができる。すなわち、配線Ｍ２とダミーパターン５３とが、図２４（ａ）に示すような位置関係になっている場合、配線Ｍ２のうち、上部にダミーパターン５３が上部に存在する領域は、荷電ビームが届かないために吸収画像６中においてコントラストをつけられないが、それ以外の領域については荷電ビームが届くのでコントラストをつけることができる。すなわち、図２４（ｂ）に示すように、配線Ｍ２のみにコントラストをつけた吸収画像６を得ることができる。
【０１２３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２４】
たとえば、前記実施の形態１〜９において、解析対象の半導体装置として個々の半導体チップに分割する前の半導体ウェハの状態であるものを例示したが、半導体チップの状態であってもよい。
【０１２５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
（１）解析対象の配線を荷電ビームにて走査し、その配線に流れる電流値の変化を検出することにより配線パターンの画像を形成するので、荷電ビームの照射により放出される２次電子を検出することで配線パターンの画像を形成する手段に比べて、抵抗値の低い欠陥箇所を検出することができる。
（２）解析対象の配線を荷電ビームにて走査し、その配線に流れる電流値の変化を検出することにより配線パターンの画像を形成するので、荷電ビームの照射により放出される２次電子を検出することで配線パターンの画像を形成する手段では検出できなかったコンタクトホール内またはスルーホール内の欠陥箇所を検出することができるようになる。
（３）解析対象の配線の両端に１本ずつプローブを接触させ、その配線を荷電ビームにて走査し、両プローブが検出する電流値よりそれぞれ配線パターンの画像を形成し、それぞれの画像に画像処理を施すことによりコントラストを強調するので、配線中の欠陥箇所を確実に顕在化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体検査装置の要部の構成を示す説明図である。
【図２】本発明の一実施の形態である半導体検査装置の構成を示す説明図である。
【図３】本発明の一実施の形態である半導体検査装置による欠陥箇所検出工程を示す説明図である。
【図４】本発明の他の実施の形態である半導体検査装置の要部の構成を示す説明図である。
【図５】図４に示した半導体検査装置を用いた場合における電荷逃散側抵抗（可変抵抗）値と欠陥部の両端での電流変化量との関係を示した説明図である。
【図６】図４に示した半導体検査装置を用いた解析手順を示す説明図である。
【図７】（ａ）および（ｂ）は、それぞれ図４に示した半導体検査装置を用いた解析手順を示す回路図である。
【図８】図４に示した半導体検査装置を用いた場合において、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）をパラメータとして、荷電ビームを照射する位置と電流流入量との関係を示す説明図である。
【図９】図４に示した半導体検査装置を用いた場合において、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）をパラメータとして、荷電ビームを照射する位置と電流流入量との関係を示す説明図である。
【図１０】図４に示した半導体検査装置を用いた場合において、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）をパラメータとして、荷電ビームを照射する位置と電流流入量との関係を示す説明図である。
【図１１】図４に示した半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【図１２】本発明の他の実施の形態である半導体検査装置の構成を示す説明図である。
【図１３】本発明の他の実施の形態である半導体検査装置の構成を示す説明図である。
【図１４】本発明の他の実施の形態である半導体検査装置の構成を示す説明図である。
【図１５】（ａ）〜（ｃ）は、それぞれ図１４に示した半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【図１６】本発明の他の実施の形態である半導体検査装置の構成を示す説明図である。
【図１７】本発明の他の実施の形態である半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【図１８】本発明の他の実施の形態である半導体検査装置を用いた半導体装置の解析時における、半導体検査装置が検知した電流値変化から確認されるスタンバイ状態となる欠陥を説明する説明図である。
【図１９】本発明の他の実施の形態である半導体検査装置を用いた半導体装置の解析時における、欠陥箇所の顕在化方法を示す説明図である。
【図２０】（ａ）および（ｂ）は、それぞれ櫛歯型ショートチェックパターン間に存在する高抵抗短絡箇所もしくは低抵抗短絡箇所を説明する説明図である。
【図２１】（ａ）〜（ｄ）は、本発明の他の実施の形態である半導体装置の解析時における、欠陥箇所の顕在化方法を示す説明図である。
【図２２】本発明の他の実施の形態である半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【図２３】（ａ）〜（ｄ）は、本発明の他の実施の形態である半導体検査装置を用いて解析される配線の構造を順次拡大して示した説明図である。
【図２４】（ａ）および（ｂ）は、本発明の他の実施の形態である半導体検査装置を用いて解析される配線付近を拡大して示した平面図である。
【符号の説明】
１ 半導体装置
１Ａ 半導体装置
２ プローブ（第１プローブ、第２プローブ）
２Ａ プローブ（第２プローブ）
２Ｂ プローブ（第２プローブ）
２Ｃ プローブ（第２プローブ）
３ 配線
４ パッド
５ 荷電ビーム
５Ａ 荷電ビーム（第１荷電ビーム）
５Ｂ 荷電ビーム（第２荷電ビーム）
６ 吸収画像（第１画像）
６Ｂ 吸収画像（第２画像）
６Ｃ 差分画像（第３画像）
７ 増幅器（増幅手段）
８ 欠陥箇所
９ ２次粒子
１０ 荷電ビーム光学系（荷電ビーム機構）
１０Ａ 電子ビーム光学系（荷電ビーム機構）
１０Ｂ 集束イオンビーム光学系（荷電ビーム機構）
１１ ２次粒子検出系
１２ ガスノズル系
１３ ホルダ
１４ ステージ系
１４Ａ ステージ系
１５ コントローラ
１６ プロセスチャンバ
１７ ローディングチャンバ
１８ ゲートバルブ
１９ 真空排気系
２０ 架台
２１ プローブ系
２２ コントローラ
２３ 回路系（画像処理手段）
２４ コンピュータ（画像処理手段）
２５ 電源系
３１ 電流計
３１Ａ 電流計
３１Ｂ 電流計
３３ 切替器（切替手段）
３５Ｎ ゲート電極
３５Ｐ ゲート電極
３６Ｎ ｎ型ウェル
３６Ｐ ｐ型ウェル
３７Ｎ ｎ型半導体領域
３７Ｐ ｐ型半導体領域
４０ プローブカード
４１ 配線
４２ 切替・接続器
４３ コントローラ
４４Ａ 画像
４４Ｂ 画像
４４Ｃ 画像
４５Ａ 櫛歯型ショートチェックパターン
４５Ｂ 櫛歯型ショートチェックパターン
４６ 短絡箇所
４６Ａ 高抵抗短絡箇所
４６Ｂ 低抵抗短絡箇所
４７ 走査領域
４８ マスキング（マスキング層）
４９ 走査線
５０ 直流電源（第１電源）
５０Ｃ 直流電源（第２電源）
５１ ２次電子
５２ リード（第１部材）
５３ ダミーパターン
５４ 開口部
ｅ１ 電子流
Ｉ１ 電流
Ｍ１ 配線
Ｍ２ 配線（第５配線）
Ｍ３ 配線
Ｒｄ 欠陥部抵抗
Ｒｄ１ 欠陥部抵抗
Ｒｄ２ 欠陥部抵抗
Ｒｅ 可変抵抗
Ｖ１ 直流電源
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびそれに用いる半導体検査装置に関し、特に、半導体装置の不良解析に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
たとえば、ロジック回路を含むシステムＬＳＩのような半導体装置の不良解析においては、テスタによる不良検出が欠陥箇所の物理的位置の特定に直接結びつかないため、その欠陥位置の特定が困難となってきており、不良解析に要する時間の延長の原因となっている。そのため、発光顕微鏡、電子ビームテスタおよびＯＢＩＲＣＨ（Optical Beam Induced Resistance CHange）などの解析装置を整備し、これらの解析装置を駆使することで速やかに欠陥位置を特定することが図られている。
【０００３】
近年、半導体装置の配線系の不良として課題となっている高抵抗接続を含む断線系欠陥の解析手段として、荷電ビームを半導体装置の表面に照射し、配線から放出された２次電子を検出して画像化する、荷電ビーム吸収電流解析技術が注目されている。
【０００４】
たとえば、特開２０００−１４７０７０号公報には、半導体装置の特定の配線に電圧を印加した状態またはその配線を接地した状態で、荷電ビーム（電子ビームまたはイオンビーム）で半導体装置の表面を走査し、その際に発生する２次粒子を検出し、欠陥に起因している断線部または高抵抗接続部を２次粒子の検出量によって生じる画像のコントラスト差により顕在化する技術について開示されている。
【０００５】
また、特開平１１−１６０４０２号公報には、電子ビームにて半導体装置の表面を走査することにより半導体装置の回路パターンの２次電子像を取得し、同一の回路パターンを有する他の領域の２次電子像と比較することにより欠陥箇所を顕在化させる技術について開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の従来の技術においては、以下のような問題があることを本発明者らは見出した。
【０００７】
すなわち、欠陥に起因している高抵抗接続部を２次粒子の検出量によって生じる画像のコントラスト差により顕在化する場合、高抵抗接続状態の検出は、電位による２次電子放出率に差異が生じる現象を基にしている。そのため、たとえば１ＧΩ程度以上の高抵抗であれば、その高抵抗部の左右で電位差が発生し、高抵抗部の検出が可能であるが、それ以下の抵抗値である場合には抵抗部の左右で十分な電位差が発生せず、高抵抗部の検出が困難になるという問題がある。
【０００８】
また、半導体装置の回路パターンの２次電子像を取得し、同一の回路パターンを有する他の領域の２次電子像と比較することにより欠陥箇所を顕在化させる場合、半導体装置の表面に露出した配線に欠陥箇所が存在していれば、２つの２次電子像を比較することにより欠陥箇所を抽出することは可能である。しかしながら、たとえばスルーホールもしくはコンタクトホールなどの内部に断線もしくは高抵抗部が発生している場合には、欠陥箇所が半導体装置の表面に露出しておらず、次の解析工程で欠陥箇所を固定することが困難になる問題がある。
【０００９】
本発明の目的は、荷電ビームの照射により放出される２次粒子の検出量をもとに形成する画像からは検出が困難であった欠陥箇所を検出する技術を提供することにある。
【００１０】
本発明の目的は、荷電ビームを半導体装置の表面に照射し、配線に吸収された電流を検出して画像化し、半導体装置の不良解析を行うことのできる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
すなわち、本発明は所定の解析工程を含み、前記解析工程は、解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程とを含むものである。
【００１４】
また、本発明は所定の解析工程を含み、前記解析工程は、解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程と、切替手段により前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記第１プローブと前記増幅手段とを電気的に接続した後、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程と、前記切替手段により前記第１プローブと前記増幅手段とを電気的に切り離し、前記第２プローブと前記増幅手段とを電気的に接続する工程と、前記第２プローブと前記増幅手段とを電気的に接続した後、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第２プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第２画像を形成する工程と、前記第１画像および前記第２画像に対して所定の画像処理および画像計算を行うことにより、前記第１画像および前記第２画像より相対的にコントラストが強調された第３画像を形成する工程とを含むものである。
【００１５】
また、本発明は、第１導電型の第１ＭＩＳＦＥＴおよび第２導電型の第２ＭＩＳＦＥＴを有する半導体装置の解析工程を含み、前記解析工程は、前記第１ＭＩＳＦＥＴと電気的に接続する所定の第１配線もしくは前記第１配線に設けられたパッドに第１プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記第１ＭＩＳＦＥＴと電気的に接続する解析対象の第２配線に荷電ビームを第１加速電圧にて照射および走査し、前記第２配線に前記荷電ビームを吸収させる工程と、前記荷電ビームの照射により前記第１配線に流れる電流を前記第１プローブにより検出し、検出した前記電流の第１電流値を前記増幅手段にて増幅する工程と、増幅された前記第１電流値をもとに、前記第２配線を表示する第１画像を形成する工程と、前記第２ＭＩＳＦＥＴと電気的に接続する所定の第３配線もしくは前記第３配線に設けられたパッドに第１プローブを接触させる工程と、前記第２ＭＩＳＦＥＴと電気的に接続する解析対象の第４配線に荷電ビームを第２加速電圧にて照射および走査し、前記第４配線に前記荷電ビームを吸収させる工程と、前記荷電ビームの照射により前記第３配線に流れる電流を前記第１プローブにより検出し、検出した前記電流の第２電流値を前記増幅手段にて増幅する工程と、増幅された前記第２電流値をもとに、前記第４配線を表示する第１画像を形成する工程とを含むものである。
【００１６】
また、本発明は、第１導電型の第１ＭＩＳＦＥＴおよび第２導電型の第２ＭＩＳＦＥＴを有する第１回路を含む半導体装置において、前記第１回路に所定の第１電位と第２電位との間の第３電位が入力されたことを検知した場合において行う前記半導体装置の解析工程を含み、前記解析工程は、前記第１ＭＩＳＦＥＴと電気的に接続する所定の第１配線もしくは前記第１配線に設けられたパッドに第１プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記第１ＭＩＳＦＥＴと電気的に接続する解析対象の第２配線に第１極性の第１荷電ビームを照射および走査し、前記第２配線に前記荷電ビームを吸収させる工程と、前記荷電ビームの照射により前記第１配線に流れる電流を前記第１プローブにより検出し、検出した前記電流の第１電流値を前記増幅手段にて増幅する工程と、増幅された前記第１電流値をもとに、前記第２配線を表示する第１画像を形成する工程と、前記第２ＭＩＳＦＥＴと電気的に接続する所定の第３配線もしくは前記第３配線に設けられたパッドに第１プローブを接触させる工程と、前記第２ＭＩＳＦＥＴと電気的に接続する解析対象の第４配線に第２極性の第２荷電ビームを照射および走査し、前記第４配線に前記荷電ビームを吸収させる工程と、前記荷電ビームの照射により前記第３配線に流れる電流を前記第１プローブにより検出し、検出した前記電流の第２電流値を前記増幅手段にて増幅する工程と、増幅された前記第２電流値をもとに、前記第４配線を表示する第１画像を形成する工程とを含むものである。
【００１７】
また、本発明は所定の解析工程を含み、前記解析工程は、解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程と、前記配線上にマスキング層を形成する工程と、前記マスキング層が形成されていない所定の第１領域に前記荷電ビームを照射および走査し、前記第１プローブにより前記配線に流れる第１電流を検出する工程と、検出した前記第１電流を前記増幅手段にて増幅する工程と、増幅された前記第１電流をもとに第４画像を形成する工程とを含むものである。
【００１８】
また、本発明は所定の解析工程を含み、前記解析工程は、解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、第１電源より前記第１プローブに所定の第１電圧を印加し、第２電源より前記第２プローブに所定の第２電圧を印加する工程と、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程とを含むものである。
【００１９】
また、本発明は、多層に形成された配線の解析工程を含み、前記解析工程は、下層の第５配線と電気的に接続した第１部材に第１プローブを接触させ、前記第５配線と電気的に接続した他の第１部材に第２プローブを接触させる工程と、前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程と、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程と、前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程と、前記増幅手段にて増幅された前記電流値をもとに前記配線を表示する第１画像を形成する工程とを含むものである。
【００２０】
また、本発明は、
（ａ）解析を行う配線へ荷電ビームの照射および走査を行う荷電ビーム機構と、（ｂ）前記配線に接触させる少なくとも２本のプローブと、
（ｃ）前記プローブのうちの第１プローブと電気的に接続され電流値を増幅する増幅手段と、
（ｄ）前記増幅手段と電気的に接続された画像処理手段と、
（ｅ）前記配線における欠陥箇所近傍の所定の位置にマークを形成するマーク形成手段とを有し、前記第１プローブは前記荷電ビームの前記配線への照射により前記配線に流れる電流を検出し、前記画像処理手段は前記第１プローブが検出した前記電流をもとに前記配線を表示する第１画像を形成し、前記第１画像より前記配線における欠陥箇所の位置を検出するものである。
【００２１】
また、本発明は、
（ａ）解析を行う配線へ荷電ビームの照射および走査を行う荷電ビーム機構と、
（ｂ）前記配線に接触させる少なくとも２本のプローブを有するプローブカードと、
（ｃ）前記プローブのうちの第１プローブと電気的に接続され電流値を増幅する増幅手段と、
（ｄ）前記増幅手段と電気的に接続された画像処理手段と、
（ｅ）前記配線における欠陥箇所近傍の所定の位置にマークを形成するマーク形成手段とを有し、前記第１プローブは前記荷電ビームの前記配線への照射により前記配線に流れる電流を検出し、前記画像処理手段は前記第１プローブが検出した前記電流をもとに前記配線を表示する第１画像を形成し、前記第１画像より前記配線における欠陥箇所の位置を検出するものである。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
図１は、本実施の形態１の半導体検査装置の要部の構成を示す説明図である。
【００２４】
半導体装置１には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子および配線が形成されている。また、半導体装置１は、個々の半導体チップに分割する前の半導体ウェハの状態であるものを例示する。
【００２５】
本実施の形態１の半導体検査装置においては、プローブ２を半導体装置１の表面に形成された配線３あるいはパッド４に接触させた状態で、荷電ビーム５を半導体装置１の表面上に走査させる。なお、荷電ビーム５は、たとえば０．１μＡ程度の大きさの電子ビームとする。この状況下で、半導体装置１の表面に露出した配線３に吸収され配線３を流れる電子ビーム（電流）をプローブ２により検出し、その検出した電流値を増幅器７（増幅手段）により増幅し、その電流値の変化を荷電ビーム５の走査と同期して吸収画像６（第１画像）として表示する。これにより、荷電ビーム５が照射され、プローブ２に電気的に接続された配線３を顕在化することができる。この時、配線４の経路に断線または高抵抗部などの欠陥箇所８が存在すると、その欠陥箇所８の両端で配線３に吸収された電流の流れ方が変化し、吸収画像６においては欠陥箇所８の前後でコントラストが変化するので、欠陥箇所８を検出することができる。
【００２６】
また、上記したプローブ２により検出した電流値の変化を吸収画像６として表示する手段と併せて、荷電ビーム５を走査した際に発生する２次粒子９を検出し、２次粒子９の検出量によって生じる画像のコントラスト差によって欠陥箇所８を検出する手段を用いてもよい。これにより、より多種の欠陥を確実に検出することができ、従来見逃していたコンタクトホール内またはスルーホール内に存在する欠陥箇所８の不良解析が可能となる。その結果、本実施の形態１の半導体装置の開発期間の短縮および歩留りの向上ができる。
【００２７】
図２は、図１に示した構成を含んだ本実施の形態１の半導体検査装置の構成を示す説明図である。
【００２８】
荷電ビーム光学系１０（荷電ビーム機構）は、荷電ビーム５を照射および走査するための荷電ビーム源と、荷電ビーム５を集束および偏向させるための集束・偏向系とを有している。
【００２９】
２次粒子検出系１１は、上記２次粒子９（図１参照）を検出し、半導体装置１の表面を観察するために設けられている。
【００３０】
ガスノズル系１２は、検出した欠陥箇所８（図１参照）の近傍にマークを形成するためのガスアシストデポジションを実施する。この時、用いるガスの種類としては、有機金属系ＣＶＤ（Chemical Vapor Deposition）ガスまたは炭素系ガスなどを例示することができる。なお、ガス処理の容易性という観点からは、炭素系ガスの方が有機系金属ＣＶＤガスよりも優位である。このマークを形成することにより、欠陥箇所８の検出後の解析を容易にすることができる。
【００３１】
ホルダ１３およびステージ系１４は、解析対象である半導体装置１を載置し、コントローラ１５により、このホルダ１３およびステージ系１４の動作を制御することができる。
【００３２】
プロセスチャンバ１６内には、上記荷電ビーム光学系１０、２次粒子検出系１１、ガスノズル系１２、ホルダ１３およびステージ系１４が収納され、半導体装置１が載置されたホルダ１３およびステージ系１４は、半導体装置１の表面を観察する際にローディングチャンバ１７からプロセスチャンバ１６内へ移動する。
【００３３】
ゲートバルブ１８などのバルブ系は、上記プロセスチャンバおよびローディングチャンバ１７内を真空に保ち、真空排気系１９は、そのバルブ系および真空ポンプなどを含むものとする。
【００３４】
架台２０は、上記プロセスチャンバ１６およびローディングチャンバ１７を載置する定盤とダンパーとからなる。
【００３５】
プローブ系２１は、上記プローブ２を含み、コントローラ２２によって操作することができる。本実施の形態１の半導体検査装置においては、プローブ系２１は２系統以上設けられ、たとえば、検査対象が半導体装置１のＭＩＳＦＥＴのソース、ドレインおよびゲートに電気的につながる配線である場合には、プローブ系２１を３系統設けることで検査を行うことができる。プローブ２から検出した電流は、増幅器７をによって増幅された後、回路系２３（画像処理手段）によってアナログ／デジタル変換（Ａ／Ｄ変換）されることにより画像化され、コンピュータ２４（画像処理手段）によってその画像は表示される。また、コンピュータ２４により、上記本実施の形態１の半導体検査装置の各部の操作および動作を制御することができる。
【００３６】
電源系２５は、上記本実施の形態１の半導体検査装置の各部へ電圧および電流を供給する電源となる。
【００３７】
上記の本実施の形態１の半導体検査装置を用いた半導体装置１の解析手順を説明する。
【００３８】
まず、解析対象である半導体装置１をローディングチャンバ１７内のホルダ１３上に載置する。続いて、真空排気系１９によりローディングチャンバ１７内を所定の真空度になるまで排気した後、半導体装置１を載置したホルダ１３をプロセスチャンバ１６内に導入する。
【００３９】
次に、半導体装置１の表面の解析箇所（配線３）を荷電ビーム光学系１０の下部へ移動させた後、配線３または配線３の端部に設けられたパッド４に荷電ビーム５を照射する。この時、配線３またはパッド４から発生する２次粒子９を２次粒子検出系１１により検出し、その検出量を基に画像を形成し観察する。
【００４０】
次に、図３に示すように、たとえば欠陥箇所８を有する配線系の両側にある配線３またはパッド４に２本のプローブ２（第１プローブ、第２プローブ）を接触させる。この時、前記プローブ２のうちの１本は接地させ、他の一本は増幅器７と接続する。
【００４１】
次いで、半導体装置１の表面に荷電ビーム５を照射および走査することで、配線３に荷電ビーム５を吸収させる。この時、増幅器７と接続されたプローブ２により配線３が吸収した荷電ビーム５（電流）を検出し、その検出した電流を増幅器７にて増幅する。増幅された電流は、回路系２３によりＡ／Ｄ変換を施すことにより画像信号に変換された後、コンピュータ２４へ送信され、コンピュータ２４の画面上で吸収画像６として表示することができる。すなわち、配線３に吸収された電流の電流値を基に吸収画像６を形成しているので、２次粒子９の検出量を基に形成された画像では検出が困難だったコンタクトホール内またはスルーホール内に存在する欠陥箇所８の検出、および配線３における断線と高抵抗接続とを含む断線系欠陥を検出することが可能となる。
【００４２】
荷電ビーム５の走査時において、配線３が吸収する荷電ビーム５（電流）の大きさは変化する。そのため、吸収画像６に示される配線パターンは、欠陥箇所８が存在する箇所を境に色調もしくは輝度が変化する。すなわち、吸収画像６より、欠陥箇所８の位置を視覚的に確認することが可能となる。また、上記２次粒子９の検出量を基に形成された画像から他の欠陥箇所８を検出する手段も併せて用ることにより、さらに多種の欠陥箇所８を検出することが可能となる。これにより、半導体装置１の不良解析に要する時間を短縮することができる。
【００４３】
次に、半導体装置１の表面上の欠陥箇所８が検出された領域に、ガスノズル系１２よりガスを供給しつつ荷電ビーム５を照射して、欠陥箇所８が存在することを示すマークを形成する。これにより、後の解析工程において、この欠陥箇所へのアクセスを容易にすることができる。
【００４４】
次に、同一の半導体装置１の表面において、別の解析箇所がある場合には、その解析箇所を荷電ビーム光学系１０の下部へ移動し、上記欠陥箇所８の検出工程と同様の工程により解析を行う。別の解析箇所がない場合には、プロセスチャンバ１６内のゲートバルブ１８近くに設けられたローディング位置へホルダ８を移動した後、プロセスチャンバ１６内およびローディングチャンバ１７内の真空度を確認する。続いて、真空排気系１９によりローディングチャンバ１７内を所定の真空度になるまで排気した後、ホルダ８をローディングチャンバ１７へ搬出する。
【００４５】
その後、ローディングチャンバ１７を大気圧にリークした後、上記解析の終了した半導体装置１をローディングチャンバ１７より取り出し、その半導体装置１を次の解析工程へ移送することができる。
【００４６】
（実施の形態２）
図４は、本実施の形態２の半導体検査装置の要部の構成を示す説明図である。
【００４７】
本実施の形態２の半導体検査装置は、前記実施の形態１の半導体検査装置の構成（図１および図２参照）に加えて、プローブ２が接触している検査対象の配線３の他の端部にプローブ２Ａ（第２プローブ）を接触させる。このプローブ２Ａは、可変抵抗Ｒｅを介して接地されている。荷電ビーム５により配線３に注入され、配線３よりプローブ２に流入する電流は、電流計３１によって計測することができる。なお、検査対象がトランジスタ回路の場合には、プローブ２Ａと同様のプローブを用い、そのプローブをプローブ２Ａと同様に可変抵抗を介して接地させることにより、トランジスタのゲートソースおよびドレイン（もしくはベース、エミッタおよびコレクタ）に対応させることができる。
【００４８】
解析対象の配線３中に、欠陥部抵抗Ｒｄ（欠陥箇所８）が存在する場合には、その欠陥部抵抗Ｒｄの両端での電流変化量が吸収画像６（図１参照）のコントラスト変化に対応する。この時、本発明者らが計算した結果によれば、配線３に流入する電流値を１ｎＡとし、配線３の配線抵抗を１ＭΩとすると、可変抵抗Ｒｅの抵抗値に対する欠陥部抵抗Ｒｄの両端での電流変化量は、欠陥部抵抗Ｒｄが１ＴΩ、１ＧΩ、１ＭΩおよび１ｋΩの場合において可変抵抗Ｒｅが小さくなるに従って欠陥部抵抗Ｒｄの両端での電流変化量が大きくなることがわかった（図５）。すなわち、欠陥部抵抗Ｒｄがどのような値であっても、可変抵抗Ｒｅが小さくなるに従って欠陥部抵抗Ｒｄの両端での電流変化量が大きくなることがわかった。それにより、可変抵抗Ｒｅを介して接地されたプローブ２Ａを用い、配線３に流れる電流を検出するプローブ２とは逆側に電荷を逃がす経路を設けることにより、欠陥部抵抗Ｒｄ（欠陥箇所８）の抵抗値が低い場合においても、その欠陥部抵抗Ｒｄ（欠陥箇所８）を吸収画像６のコントラスト変化として検出することが可能となる。なお、欠陥部抵抗Ｒｄが小さくなるに従って、配線３の配線抵抗に欠陥部抵抗Ｒｄが埋没していくため、欠陥部抵抗Ｒｄの両端での電流変化の幅も小さくなる。
【００４９】
本実施の形態２の半導体検査装置を用いた半導体装置１（図１〜図３参照）の解析手順は、前記実施の形態１の半導体検査装置を用いた場合の半導体装置１の解析手順に加えて、プローブ２が接触している検査対象の配線３において、欠陥部抵抗Ｒｄ（欠陥箇所８）についてプローブ２と対向する側にプローブ２Ａを接触させる。また、プローブ２Ａは接地され、配線３よりプローブ２へ流入した荷電ビーム５の電流を接地電位へと逃がすものである（図６）。
【００５０】
配線３中における欠陥部抵抗Ｒｄ（欠陥箇所８）を検出する手順については、前記実施の形態１の場合（図１〜図３参照）と同様である。ここで、本発明者らは、本実施の形態２における欠陥部抵抗Ｒｄ（欠陥箇所８）を検出する手順を回路図（図７（ａ）および図７（ｂ））で示した。図７中においては、荷電ビーム５を直流電源Ｖ１で示し、プローブ２に流入する電流を電子流ｅ１で示している。また、配線３の長さをＬとし、直流電源Ｖ１から配線３への電子流の流入位置（荷電ビーム５の照射位置）とプローブ２の接触位置との間の距離をｘとしている。
【００５１】
本発明者らは、上記回路図において、配線３の配線抵抗を１ＭΩとし、欠陥部抵抗Ｒｄ（欠陥箇所８）の位置を配線３の中央とし、直流電源Ｖ１を１ｎＡの電子流を出力する電流源とした際に、欠陥部抵抗Ｒｄ（欠陥箇所８）および可変抵抗Ｒｅをパラメータとして、プローブ２に流入する電子流ｅ１を計算した。その結果、可変抵抗Ｒｅが１０ＧΩの場合（図８）において、欠陥部抵抗Ｒｄが１００ＭΩの場合に、上記配線３への電子流の流入位置が欠陥部抵抗Ｒｄの存在する位置となる前後での電子流ｅ１の変化は小さいが、可変抵抗Ｒｅが１ＭΩの場合（図９）には電子流ｅ１の変化はその大きくなり、可変抵抗Ｒｅが１００Ωの場合（図１０）にはさらに大きくなることがわかった。すなわち、本実施の形態２の半導体検査装置においては、可変抵抗Ｒｅを適当な大きさに設定し、配線３よりプローブ２Ａへ流入した荷電ビーム５の電流を接地電位へと逃がすことにより、前記実施の形態１の半導体検査装置を用いた場合よりも抵抗値の小さい欠陥部抵抗Ｒｄ（欠陥箇所８）を検出することが可能となる。
【００５２】
また、図１１に示すように、配線３中に２個の欠陥部抵抗Ｒｄ１、Ｒｄ２（欠陥箇所８）が存在する場合には、まず、上記の欠陥部抵抗Ｒｄ（欠陥箇所８）を検出する手順と同様の手順により吸収画像６を得ることにより、欠陥部抵抗Ｒｄ１、Ｒｄ２の位置を確認する。
【００５３】
続いて、配線３中のＡ点（第１位置）に荷電ビーム５を照射した際のプローブ２に流入する電流値を電流計３１によって計測する。この場合、プローブ２に流入する電流は、欠陥部抵抗Ｒｄ１、Ｒｄ２を通らずにプローブ２へ流入することになる。
【００５４】
次に、荷電ビーム５を欠陥部抵抗Ｒｄ１と欠陥部抵抗Ｒｄ２との間のＢ点（第２位置）に照射する。この状況下で、プローブ２に流入する電流値がＡ点に荷電ビーム５を照射した場合の半分となるように可変抵抗Ｒｅを調整すると、欠陥部抵抗Ｒｄ２に可変抵抗Ｒｅを加えた抵抗値と欠陥部抵抗Ｒｄ１の抵抗値とが等しくなる。同様に、荷電ビーム５を欠陥部抵抗Ｒｄ２と可変抵抗Ｒｅとの間のＣ点に照射した状況下で、プローブ２に流入する電流値がＡ点に荷電ビーム５を照射した場合の半分となるように可変抵抗Ｒｅを調整すると、欠陥部抵抗Ｒｄ１に欠陥部抵抗Ｒｄ２を加えた抵抗値と可変抵抗Ｒｅの抵抗値とが等しくなる。これらの結果から、欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出することが可能となる。なお、配線３中に３個以上の欠陥部抵抗が存在する場合においても、上記の手順と同様の手順により各欠陥部抵抗の抵抗値を算出することが可能である。
【００５５】
配線３が一定の配線抵抗を有する場合には、プローブ２の接触位置から欠陥部抵抗Ｒｄ１までの配線長、欠陥部抵抗Ｒｄ１から欠陥部抵抗Ｒｄ２までの配線長および欠陥部抵抗Ｒｄ２からプローブ２Ａの接触位置までの配線長を上記吸収画像６より測定する。続いて、これらの配線長より各区間の配線抵抗値を求める。そして、上記した欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出する段階において、その配線３の各区間の配線抵抗値を考慮して可変抵抗Ｒｅの抵抗値を調整し、計算に補正をかけることによって、欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出することが可能となる。
【００５６】
なお、上記したように、本実施の形態２においては、可変抵抗Ｒｅを調整してプローブ２が検出する電流値を変化させることにより、欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出する場合について例示したが、他の手順によっても算出することができる。
【００５７】
たとえば、まず２本のプローブ２、２Ａを用いて欠陥部抵抗Ｒｄ１、Ｒｄ２の合計の抵抗値を求める。次に、荷電ビーム５の照射位置に対応してプローブ１へ流入する電流値を計測する。続いて、上記吸収画像６よりプローブ２の接触位置から欠陥部抵抗Ｒｄ１までの配線長およびプローブ２の接触位置から欠陥部抵抗Ｒｄ２までの配線長を求め、それぞれに対応した配線抵抗値を算出する。その後、上記の工程により求めた欠陥部抵抗Ｒｄ１、Ｒｄ２の合計の抵抗値、プローブ１へ流入する電流値および配線抵抗値を基に計算式を構築し、この計算式より欠陥部抵抗Ｒｄ１、Ｒｄ２を算出することができる。
【００５８】
（実施の形態３）
図１２は、本実施の形態３の半導体検査装置の構成を示す説明図である。
【００５９】
本実施の形態３の半導体検査装置は、前記実施の形態１の半導体検査装置の構成（図１および図２参照）に加えて、プローブ２が接触している検査対象の配線３の他の端部にプローブ２Ｂ（第２プローブ）を接触させる。プローブ２、２Ｂは、切替器３３（切替手段）を介して増幅器７に電気的に接続されている。この切替器３３を設けることにより、増幅器７に導入する電流信号をプローブ２もしくはプローブ２Ｂの所望の側に切り替えることができる（図１２）。
【００６０】
本実施の形態３の半導体検査装置を用いた半導体装置１（図１〜図３参照）の解析手順は、まず切替器３３のスイッチをプローブ２側に接続する。続いて、前記実施の形態１において図３を用いて説明した工程と同様の工程により、プローブ２が検出した電流を画像信号に変換し吸収画像６を形成する。次に、切替器３３のスイッチをプローブ２Ｂ側に接続した後、上記吸収画像６を形成した工程と同様の工程により吸収画像６Ｂ（第２画像）を形成する。ここで、上記プローブ２とプローブ２Ｂとは、欠陥部抵抗Ｒｄを挟んで配線３の両端に接触しているので、吸収画像６と吸収画像６Ｂとは、そのコントラストが反転し、相補的な関係になる。
【００６１】
欠陥部抵抗Ｒｄの抵抗値が小さい場合には、吸収画像６および吸収画像６Ｂにおいて、欠陥部抵抗Ｒｄの前後でコントラストの変化が不明確な場合がある。そこで、本実施の形態２においては、上記吸収画像６および吸収画像６Ｂに画像処理を施し、それぞれのコントラストを強調する。その後、画像処理が施された吸収画像６および吸収画像６Ｂの差分を画像計算により求め、この求めた結果から、さらにコントラストが強調された差分画像６Ｃ（第３画像）を得る。このようにして形成された差分画像６Ｃにおいては、抵抗値が小さい欠陥部抵抗Ｒｄの前後でもコントラストの変化を明確にすることができる。すなわち、差分画像６Ｃを得ることにより、欠陥部抵抗Ｒｄの抵抗値が小さい場合でも、配線３における欠陥部抵抗Ｒｄの位置の確認を容易にすることが可能となる。
【００６２】
また、前記実施の形態２において図５に示したような配線３中に複数の欠陥部抵抗が存在する場合には、プローブ２またはプローブ２Ｂから見て最初の欠陥部抵抗の抵抗値が高いと、吸収画像６または吸収画像６Ｂにおいては、後の欠陥部抵抗に進むに従って、その前後でのコントラスト変化が小さくなっていく。しかしながら、本実施の形態３においては、上記したように吸収画像６および吸収画像６Ｂに画像処理を施し、それぞれのコントラストを強調し、それらの差分からさらにコントラストが強調された差分画像６Ｃを得ることにより欠陥部抵抗の位置を確認する。すなわち、配線３中に複数の欠陥部抵抗が存在する場合においても、各欠陥部抵抗の存在する位置を顕在化することができる。
【００６３】
なお、本実施の形態３においては、コントラストが強調された差分画像６Ｃを得ることにより欠陥部抵抗Ｒｄの位置を検出する手段について例示したが、吸収画像６および吸収画像６Ｂに画像処理を施し、それぞれの輪郭を強調した後に差分を求め、この求めた結果からさらに輪郭が強調された画像を得て観察することにより欠陥部抵抗Ｒｄの位置を検出してもよい。
【００６４】
（実施の形態４）
図１３は、本実施の形態４の半導体検査装置の構成を示す説明図である。
【００６５】
前記実施の形態３においては、増幅器７に接続されるプローブ（図１２参照）を切替器３３（図１２参照）によって切替えていたが、本実施の形態４の半導体検査装置においては、切替器３３を用いずに、プローブ２、２Ｂのそれぞれに１個ずつ増幅器７を接続するものである。このような本実施の形態４の半導体検査装置を用いた半導体装置１（図１〜図３参照）の解析においては、１回の荷電ビーム５による配線３の走査で、プローブ２、２Ｂそれぞれへ流入した電流値を基に吸収画像６、６Ｂを得ることができる。なお、本実施の形態４の半導体検査装置においては、プローブ２、２Ｂそれぞれへ流入した電流値を吸収画像６、６Ｂに変換する画像化回路基板（図示は省略）が、増幅器７と吸収画像６、６Ｂとの間に設けられている。
【００６６】
その後、前記実施の形態３において図１２を用いて説明した工程と同様の工程により、差分画像６Ｃを得ることができる。
【００６７】
上記のような本実施の形態４の半導体検査装置によれば、荷電ビーム５による配線３の走査は１回で済むので、配線３における欠陥部抵抗Ｒｄを解析する時間を短縮することができる。
【００６８】
また、荷電ビーム５による配線３の走査は１回で済むことから、多数解の荷電ビームの照射によって半導体装置１にダメージを与えてしまうことを防ぐことができる。特に、荷電ビーム５として、電子ビームではなく集束イオンビームを用いた場合には、その粒子が大きいことから半導体装置１の表面がスパッタリングされダメージを負う場合があるが、本実施の形態４の半導体検査装置においては、荷電ビーム５による配線３の走査は１回であるから、その半導体装置１のスパッタリングによるダメージを低減できる。
【００６９】
さらに、荷電ビーム５がＧａ（ガリウム）イオンからなる集束イオンビームであった場合には、金属イオンであるＧａイオンが半導体装置１の表面から打ち込まれて半導体装置１の表面を汚染する（配線間を短絡させる）ことにより、半導体装置１の表面に電流リークを発生させて欠陥部抵抗Ｒｄの解析を困難にしてしまう場合がある。しかしながら、本実施の形態４の半導体検査装置においては、荷電ビーム５による走査は１回のみであるので、Ｇａイオンの半導体装置１の表面への打ち込みを低減することができる。
【００７０】
なお、本実施の形態４においても、コントラストが強調された差分画像６Ｃを得ることにより欠陥部抵抗Ｒｄの位置を検出する手段について例示したが、吸収画像６および吸収画像６Ｂに画像処理を施し、それぞれの輪郭を強調した後に差分を求め、この求めた結果からさらに輪郭が強調された画像を得て観察することにより欠陥部抵抗Ｒｄの位置を検出してもよい。
【００７１】
（実施の形態５）
本実施の形態５の半導体検査装置は、たとえば相補ＭＯＳ（ＣＭＯＳ；Complementary Metal Oxide Semiconductor）回路を有する半導体装置の解析に適用するものであり、図１４は、その構成を示す説明図である。
【００７２】
本実施の形態５の半導体検査装置は、図１４に示すように、前記実施の形態１の半導体検査装置にて用いた荷電ビーム光学系１０（図２参照）を、電子ビーム光学系１０Ａ（荷電ビーム機構）および集束イオンビーム光学系１０Ｂ（荷電ビーム機構）の２個の光学系に置き換えたものである。なお、増幅器７および回路系２３は、前記実施の形態３において図１２を用いて説明した切替器３３（図１４中での図示は省略）を用いて、ＣＭＯＳ回路の電源側（ｐチャネル型（第１導電型）ＭＩＳＦＥＴ（第１ＭＩＳＦＥＴ）側）および基板側（ｎチャネル型（第２導電型）ＭＩＳＦＥＴ（第２ＭＩＳＦＥＴ）側）の所望の側に、その電気的接続が切替えられるようになっている。また、切替器３３を用いる代わりに、前記実施の形態４において図１３を用いて説明したような、ＣＭＯＳ型ＭＩＳＦＥＴの電源側および基板側のそれぞれに増幅器７および回路系２３を電気的に接続する構成としてもよい。プローブ２が検出した電流は、増幅器７をによって増幅された後、回路系２３によって画像化され、コンピュータ２４によってその画像は表示される。
【００７３】
上記集束イオンビーム光学系１０Ｂが発する集束イオンビームのイオン源としては、希ガス（Ｈ（水素）またはＨｅ（ヘリウム）など）の電界放射型イオン源を用いる。そのため、たとえば集束イオンビームがＧａイオンである場合に比べてその粒子が小さいので、半導体装置１の表面のスパッタリングによるダメージを低減することができる。また、イオン源として希ガスを用いた場合には、Ｇａイオンである場合に比べてその粒子が小さくなることから、Ｇａイオンの場合よりも集束イオンビームを微小な領域に集束させることができる。
【００７４】
さらに、集束イオンビームがＧａイオンなどの金属イオンである場合には、その金属イオンが半導体装置１の表面から打ち込まれることに起因する半導体装置１の表面の金属汚染（配線間の短絡）が懸念されるが、本実施の形態５の半導体検査装置においては、集束イオンビームのイオン源として希ガスのイオン源を用いるので、半導体装置１の表面の金属汚染を防ぐことができる。
【００７５】
図１５（ａ）に示すように、半導体装置１において、解析対象のＣＭＯＳ回路の電源側に当るｐチャネル型ＭＩＳＦＥＴのゲート電極３５Ｐに生じたリークを解析する場合には、負の極性（第１極性）を有する電子ビームである荷電ビーム５Ａ（第１荷電ビーム）からの電子流ｅ１は、そのリークの生じた位置よりゲート電極３５Ｐへ流入し、ｎ型ウェル３６Ｎおよびｐ型半導体領域３７ＰからなるＰＮ接合部を順方向で流れる。そのため、その電子流ｅ１をプローブ２により検出し、プローブ２が検出した電子流ｅ１を増幅器７により増幅することができる。つまり、コンピュータ２４に表示される画像により、ゲート電極３５Ｐにおけるリークの生じている位置を特定することができる。
【００７６】
一方、図１５（ｂ）に示すように、解析対象のＣＭＯＳ回路の基板側に当るｎチャネル型ＭＩＳＦＥＴのゲート電極３５Ｎに生じたリークを解析する場合においては、そのリークの生じた位置からゲート電極３５Ｎに流入した荷電ビーム５Ａからの電子流ｅ１は、ｐ型ウェル３６Ｐおよびｎ型半導体領域３７ＮからなるＰＮ接合部に逆方向で進入することになる。そのため、電子流ｅ１は、ＰＮ接合部にて停止してしまい、プローブ２にて検出することができなくなる。つまり、ゲート電極３５Ｎにおけるリークの生じている位置を特定することができなくなる。
【００７７】
そこで、図１５（ｃ）に示すように、電子ビームである荷電ビーム５Ａを正の極性（第２極性）を有する集束イオンビームである荷電ビーム５Ｂ（第２荷電ビーム）に変える。この場合、正電荷をゲート電極３５Ｎに与えることになるので、荷電ビーム５Ｂの照射によりリークの生じた位置からゲート電極３５Ｎに流入した電流Ｉ１は、ｐ型ウェル３６Ｐおよびｎ型半導体領域３７ＮからなるＰＮ接合部を流れることができる。これにより、そのＰＮ接合部を通過した電流Ｉ１をプローブ２により検出し、プローブ２が検出した電流Ｉ１を増幅器７により増幅することができるようになる。その結果、コンピュータ２４に表示される画像により、ゲート電極３５Ｎにおけるリークの生じている位置を特定することが可能になる。
【００７８】
本実施の形態５の半導体検査装置を用いた半導体装置１の解析手順は、まず、たとえばプラズマエッチング法などによって半導体装置１の表面の絶縁膜を除去することにより、解析対象のＣＭＯＳ回路をなす配線を露出させる。
【００７９】
次に、電子ビーム光学系１０Ａにより荷電ビーム５Ａを半導体装置１の所定の解析領域（配線（第２配線））に照射し、ゲート電極３５Ｐへ流入した電流（電子流ｅ１）をＣＭＯＳ回路の電源側（ｐチャネル型ＭＩＳＦＥＴ側）の配線（第１配線）もしくはパッド（図示は省略）に接触させたプローブ２にて検出する。続いて、そのプローブ２が検出した電流の電流値（第１電流値）を増幅器７により増幅した後、回路系２３によって画像化し、コンピュータ２４によって表示する。その後、コンピュータ２４によって表示された画像により、ゲート電極３５Ｐにおけるリークの生じている位置を確認する。
【００８０】
次に、集束イオンビーム光学系１０Ｂ荷電ビーム５Ａを半導体装置１の所定の解析領域（配線（第４配線））に照射し、ゲート電極３５Ｎへ流入した電流Ｉ１をＣＭＯＳ回路の基板側（ｎチャネル型ＭＩＳＦＥＴ側）の配線（第３配線）もしくはパッド（図示は省略）に接触させたプローブ２にて検出する。続いて、そのプローブ２が検出した電流Ｉ１の電流値（第２電流値）を増幅器７により増幅した後、回路系２３によって画像化し、コンピュータ２４によって表示する。その後、コンピュータ２４によって表示された画像により、ゲート電極３５Ｎにおけるリークの生じている位置を確認する。
【００８１】
ところで、図１５（ａ）および図１５（ｂ）に示した場合において、電子ビームである荷電ビーム５Ａの加速電圧が所定の大きさより大きくなると、荷電ビーム５Ａの照射量に比べて、その照射位置から放出される２次電子量が多くなる。つまり、ゲート電極３５Ｎもしくはゲート電極３５Ｐに正電荷が流入する状況と同様の状況になる。また、ゲート電極３５Ｎとゲート電極３５Ｐとは電気的に接続していることから、ゲート電極３５Ｐに生じたリークを解析する場合において、荷電ビーム５Ａの照射量に比べて放出される２次電子量が多くなると、ｎ型ウェル３６Ｎおよびｐ型半導体領域３７ＰからなるＰＮ接合部を電子流ｅ１が流れない状態となり、上記リークの解析が困難となる。一方、ゲート電極３５Ｎに生じたリークを解析する場合において、荷電ビーム５Ａの照射量に比べて放出される２次電子量が多くなると、図１５（ｃ）に示したような、電流Ｉ１がｐ型ウェル３６Ｐおよびｎ型半導体領域３７ＮからなるＰＮ接合部を流れる状況と同様の状況を作り出すことになる。すなわち、集束イオンビーム光学系１０Ｂ（図１４参照）を用いずに、電子ビーム光学系１０Ａのみを用い、ゲート電極３５Ｐに生じたリークを解析する場合には、荷電ビーム５Ａを所定値より小さな加速電圧（第１加速電圧）とし、ゲート電極３５Ｎに生じたリークを解析する場合には荷電ビーム５Ａを所定値より大きな加速電圧（第２加速電圧）とすることにより、それらリーク位置の解析を行うことができる。これにより、集束イオンビーム光学系１０Ｂを省略できるので、本実施の形態５の半導体検査装置の構成を簡略化することができる。
【００８２】
上記のように本実施の形態５の半導体検査装置を用いることにより、ＣＭＯＳ回路が有するｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴの双方のゲート電極について、リークの生じた位置を解析することが可能となる。
【００８３】
（実施の形態６）
図１６は、本実施の形態６の半導体検査装置の構成を示す説明図である。
【００８４】
本実施の形態６の半導体検査装置は、前記実施の形態５の半導体検査装置の構成（図１４参照）におけるプローブ２をプローブカード４０に置き換えたものである。このプローブカード４０は、半導体装置１への電源の供給を行い、さらに半導体装置１との間で各種信号の入出力を行うものである。
【００８５】
本実施の形態６においては、半導体ウェハの状態である半導体装置１は、電源が供給される系統（以下、電源系統と略す）を複数有し、各電源系統に対応するアース（接地）ラインを有するものとする。また、各電源系統は、半導体装置１内においてさらに複数のブロックに区分けされていてもよい。プローブカード４０は、電源系統に流れる電流を検出する複数のプローブを有し、これら複数のプローブは上記の各電源系統およびアースラインと接触している。これら複数のプローブにより検出された電流は、それぞれに対応した複数の配線４１により増幅器７（図１４参照）へ送られる。
【００８６】
切替・接続器４２は、その内部に増幅器７および回路系２３（図１４参照）を含み、増幅器７を上記複数の配線４１のうちの適当なものに接続する機能を有する。
【００８７】
ステージ系１４Ａは、プローブカード４０が有するプローブを半導体装置１に接触させる機構（Ｚステージ）およびプローブカード４０によるプロービングを自動化する機構（ＸＹステージ）からなり、プローブと半導体装置１との接触および半導体装置１をプローブからの退避を連動させる自動プロービング機能を有する。
【００８８】
コントローラ４３は、ＣＡＤ（Computer Aided Design）ナビゲーション機能を有し、コンピュータ２４に半導体装置１が有する配線のレイアウトデータを表示させる。
【００８９】
本実施の形態６の半導体検査装置を用いた半導体装置１の解析手順は、前記実施の形態５の場合と同様に、まず解析対象のＣＭＯＳ回路をなす配線を露出させる。
【００９０】
次に、半導体ウェハの状態である半導体装置１内の所定の半導体チップ取得位置が、プローブカード４０の下部へ来るようにステージ系１４Ａを操作する。
【００９１】
次に、切替・接続器４２を制御することにより、上記配線４１の中から適当なものを選択することにより、解析対象のＭＩＳＦＥＴのゲート電極と電気的に接続している上記電源系統と接触しているプローブ、またはその電源系統に対応するアースラインと接触しているプローブを増幅器７に電気的に接続する。すなわち、電源系統からの検査に観点を置いた解析とアースライン（接地電位）からの検査に観点を置いた解析とを容易に切替えることができる。
【００９２】
次に、電子ビーム光学系１０Ａもしくは集束イオンビーム光学系１０Ｂから、荷電ビーム５Ａ（図１５参照）もしくは荷電ビーム５Ｂ（図１５参照）を半導体装置１の所定の解析領域（配線）に照射し、上記電源系統もしくはアースラインに流入した電流を上記プローブにて検出する。続いて、そのプローブが検出した電流を増幅器７により増幅した後、回路系２３によって画像化し、コンピュータ２４によって表示する。これにより、リークの生じているゲート電極と接続している配線を確認できるので、コントローラ４３によりコンピュータ２４に表示された半導体装置１が有する配線のレイアウトデータと対比させることにより、リークの生じているゲート電極およびその配線の位置関係を確認することができる。
【００９３】
次に、上記ゲート電極のリークの生じている位置付近に、ガスノズル系（図示は省略）よりガスを供給しつつ荷電ビームを照射して、リークが生じていることを示すマークを形成する。これにより、後の解析工程において、この欠陥箇所へのアクセスを容易にすることができる。
【００９４】
次に、プローブカード４０を所定の位置に退避させる。この後、半導体ウェハの状態である半導体装置１の他のチップ取得位置について解析が必要な場合には、そのチップ取得位置がプローブカード４０の下部へ来るようにステージ系１４Ａを操作し、上記解析手順と同様の手順により、そのチップ取得位置についても解析を行う。
【００９５】
所定の解析がすべて終了した後、半導体装置１をローディングチャンバ１７へ搬出する。続いて、半導体装置１をローディングチャンバ１７より取り出し、その半導体装置１を次の解析工程へ移送することができる。
【００９６】
上記のように本実施の形態６の半導体検査装置を用いることにより、半導体ウェハの状態である半導体装置１の解析において自動プロービングが可能になる。その結果、手動（マニュアル動作）でプロービングを行う場合に比べて、半導体装置１の解析効率を向上することができる。
【００９７】
（実施の形態７）
図１７は、本実施の形態７の半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【００９８】
本実施の形態７の半導体検査装置は、ＣＭＯＳ回路（第１回路）が含むｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴの両方のチャネルが半ば開いた、いわゆる中間電位状態となる欠陥を解析するものである。なお、本実施の形態７の半導体検査装置は、前記実施の形態６の半導体検査装置の構成（図１６参照）におけるコントローラ４３を省略したものである。
【００９９】
たとえば、図１７に示すように、電子ビーム光学系１０Ａ（図１６参照）から電子ビームである荷電ビーム５Ａ（図１５参照）を半導体装置１の所定の解析領域（配線）に照射する。この時、図１８に示すように、ＣＭＯＳ回路の入力（ｉｎ）端子にｈｉｇｈの信号（第１電位）が入力されるとｎチャネルはオンになり、電流計３１Ａは電流の変化を検知する。一方、ｐチャネルはオフになり電流を流さないので、電流計３１Ｂは電流の変化を検知しない。また、ＣＭＯＳ回路の入力端子にｌｏｗの信号（第２電位）が入力されるとｎチャネルはオフになり電流を流さないので、電流計３１Ａは電流の変化を検知しない。一方、ｐチャネルはオンになり、電流計３１Ｂは電流の変化を検知する。
【０１００】
ここで、ＣＭＯＳ回路を構成する配線もしくはＭＩＳＦＥＴに短絡もしくは開放となる欠陥が生じていると、ＣＭＯＳ回路に中間電位となる信号（第３電位）が入力される場合がある。この時、電流計３１Ａおよび電流計３１Ｂの両方が電流の変化を検知するので、ｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴの両方のチャネルが半ば開いた中間電位状態となっていることを検知することができる。つまり、上記の短絡もしくは開放となる欠陥を検知することができる。
【０１０１】
ｎチャネル型ＭＩＳＦＥＴのソースもしくはドレインと電気的に接続した電流計３１Ａおよびｐチャネル型ＭＩＳＦＥＴのソースもしくはドレインと電気的に接続した電流計３１Ｂの両方が電流の変化を検知した場合、前記実施の形態６の場合と同様の工程により、プローブカード４０（図１６参照）が有するプローブにより電流計３１Ａおよび電流計３１Ｂの両方に流入する電流を検出する。
【０１０２】
続いて、そのプローブが検出した電流を増幅器７（図１６参照）により増幅した後、回路系２３（図１６参照）によって画像化し、コンピュータ２４（図１６参照）によって表示することができる。この後、図１９に示すように、電流計３１Ａに流入する電流値の変化を基に形成された画像４４Ａと電流計３１Ｂに流入する電流値の変化を基に形成された画像４４Ｂとを重ね合わせる。この時、上記した中間電位状態となっている箇所（欠陥箇所８）のみが、画像４４Ａ中および画像４４Ｂ中の両方において明部として表示されるので、画像４４Ａおよび画像４４Ｂの重ね合わせにより、中間電位状態となっている箇所（欠陥箇所８）のみを明部として表示することができる。
【０１０３】
さらに、この重ね合わせによりできた画像にコントラスト調整などを施すことにより、中間電位状態となっている箇所（欠陥箇所８）がさらに明瞭に表示された画像Ｃを形成することができる。これにより、前記実施の形態６において示したＣＡＤナビゲーション機能を有するコントローラ４３（図１６参照）を用いることなく、コンピュータ２４の画面上において中間電位状態となっている箇所（欠陥箇所８）を視覚的に確認することができる。
【０１０４】
（実施の形態８）
本実施の形態８は、たとえば規則的な配線パターンを有するＴＥＧ（Test Element Group）における短絡欠陥箇所を検出するものである。
【０１０５】
たとえば、図２０に示すような櫛歯型ショートチェックパターン４５Ａ、４５Ｂを有する半導体装置において、櫛歯型ショートチェックパターン４５Ａ櫛歯型ショートチェックパターン４５Ｂとの間に、図２０（ａ）に示すような高抵抗短絡箇所４６Ａもしくは図２０（ｂ）に示すような低抵抗短絡箇所４６Ｂが存在する場合には、前記実施の形態１において例示した半導体検査装置（図１〜図３参照）を用いて櫛歯型ショートチェックパターン４５Ａ、４５Ｂの解析を行う場合を想定する。この時、吸収画像６（図１参照）中では、高抵抗短絡箇所４６Ａもしくは低抵抗短絡箇所４６Ｂの抵抗値に起因して、櫛歯型ショートチェックパターン４５Ａ、４５Ｂの両方が明もしくは一方のみが暗となるが、櫛歯型ショートチェックパターン４５Ａ、４５Ｂはそれぞれ全体にわたって同一コントラストのパターン像となってしまう。つまり、高抵抗短絡箇所４６Ａもしくは低抵抗短絡箇所４６Ｂの位置を顕在化することができない。
【０１０６】
そこで、本実施の形態８においては、上記高抵抗短絡箇所４６Ａもしくは低抵抗短絡箇所４６Ｂの位置を顕在化するために以下のような方法を用いる。
【０１０７】
まず、プローブ２を櫛歯型ショートチェックパターン４５Ａ、４５Ｂに接触させてから、コンピュータ２４の画面上で吸収画像６として表示するまでの工程は、前記実施の形態１の場合と同様である（図２１（ａ））。この段階において、短絡箇所４６（上記高抵抗短絡箇所４６Ａおよび低抵抗短絡箇所４６Ｂを含む）が低抵抗短絡箇所４６Ｂである場合には、櫛歯型ショートチェックパターン４５Ａ、４５Ｂのパターンおよび短絡箇所４６は、吸収画像６中においてすべて明として表示されるため、短絡箇所４６を検出することはできない。
【０１０８】
次に、荷電ビーム５（図１〜図３参照）の走査領域４７において、吸収画像６中で明として表示される配線の存在する部分にマスキング４８（マスキング層）を施す（図２１（ｂ））。櫛歯型ショートチェックパターン４５Ａ、４５ＢがＴＥＧパターンである場合には、一般に配線は一定間隔で形成されているので、コンピュータ２４にて最初の配線（マスキング領域）を指定し、さらに配線間の間隔を指定することによって、後の工程において荷電ビーム５を効果良く走査することができきる。
【０１０９】
次に、マスキング４８が施されていない領域（第１領域）に、荷電ビーム５を走査するための走査線４９を設定する（図２１（ｃ））。なお、図２１（ｃ）中においては、走査線４９をわかりやすくするために、マスキング４８の図示は省略している。続いて、その走査線４９に沿って荷電ビーム５を走査し、前記吸収画像６と同様の吸収画像（第４画像（図示は省略））を形成する。この時、マスキング４８が施されていない領域には配線が存在しないことから、短絡箇所４６のみに電流（第１電流）は流れ込むことになる。すなわち、その吸収画像中において、短絡箇所４６のみを明として表示することができる。
【０１１０】
次に、上記吸収画像に擬似カラー処理を施した後、その吸収画像と上記吸収画像６とを重ね合わせる。これにより、櫛歯型ショートチェックパターン４５Ａ、４５Ｂのパターン中における短絡箇所４６の位置を顕在化することができる。
【０１１１】
次に、前記実施の形態１の場合と同様に、顕在化した短絡箇所４６付近にガスノズル系１２（図２参照）よりガスを供給しつつ荷電ビーム５を照射して、短絡箇所４６（実施の形態１においては欠陥箇所８）が存在することを示すマークを形成する。その後の工程は、前記実施の形態１と同様である。
【０１１２】
上記のような本実施の形態８の短絡箇所４６の解析工程によれば、ＴＥＧのように配線が一定間隔で形成されている配線パターンにおいて、断線もしくは高抵抗接続による欠陥箇所８の他に、配線間の短絡箇所４６も検出することが可能となる。
【０１１３】
また、前記実施の形態６において示したＣＡＤナビゲーション機能を有するコントローラ４３を併用することにより、たとえばロジック回路などのような複雑な配線パターンに対しても、上記走査線４９と同様の走査線を設定することが可能となる。すなわち、複雑な配線パターンについても配線間の短絡箇所を検出することが可能となる。さらに、複雑な配線パターンについての解析時において、荷電ビーム５の照射の不要な領域へのビーム照射を低減できるので、配線パターンに与えるビーム照射によるダメージを低減することができる。
【０１１４】
（実施の形態９）
図２２は、本実施の形態９の半導体検査装置の構成およびそれを用いた半導体装置の解析手順を示す説明図である。
【０１１５】
本実施の形態９の半導体検査装置は、前記実施の形態１の半導体検査装置の構成（図１および図２参照）に加えて、プローブ２が接触している検査対象の配線３の他の端部にプローブ２Ｃ（第２プローブ）を接触させるものである。また、プローブ２には、直流電源５０（第１電源）より所定の正の電圧（第１電圧）が印加されており、プローブ２Ｃには、直流電源５０Ｃ（第２電源）より所定の負の電圧（第２電圧）が印加されている。
【０１１６】
欠陥部抵抗Ｒｄ（欠陥箇所８）が存在する配線３の両端に直流電源５０、５０Ｃより所定の電圧を印加すると、配線３は欠陥部抵抗Ｒｄから見てプローブ２側では正の電位になり、プローブ２Ｃ側では負の電位となる。この状況下において、負の電位となっている配線３に荷電ビーム５を照射すると、配線３より放出される２次電子５１は配線３と反発することになり、配線３より逃げていく。一方、正の電位となっている配線３と引き付け合うことになるので、配線３に戻っていく。プローブ２、２Ｃが検出する電流値は、この２次電子５１の配線３からの逃げ量または配線３への戻り量に依存することになる。さらに、プローブ２、２Ｃが検出する電流のオフセットは、配線３の配線抵抗、欠陥部抵抗Ｒｄおよび直流電源５０、５０Ｃの電圧によって決定される。従って、プローブ２またはプローブ２Ｃが検出する電流値の変化を画像化することにより、上記２次電子５１を検出することにより形成する画像と同等の画像を形成することが可能となる。
【０１１７】
上記のような本実施の形態９の半導体検査装置を用いた半導体装置１（図１〜図３参照）の解析手順は、前記実施の形態１の半導体検査装置を用いた半導体装置１の解析手順（図１〜図３参照）と同様である。前記実施の形態１においては、荷電ビーム５の照射により配線３に流入する電流値の変化をプローブ２により検出することで吸収画像６を形成したが、本実施の形態９においては、プローブ２が荷電ビーム５の照射により配線３に流入する電流値の変化に加えて、上記２次電子５１の配線３からの逃げ量または配線３への戻り量も検出する。これにより、本実施の形態９の半導体検査装置は、前記実施の形態１の半導体検査装置よりも欠陥部抵抗Ｒｄ（欠陥箇所８）を検出する感度を向上することができる。
【０１１８】
（実施の形態１０）
本実施の形態１０は、たとえば多層に配線が形成された半導体装置において、下層の配線中の欠陥箇所を検出するものである。
【０１１９】
図２３は、本実施の形態１０において解析する半導体装置１Ａを、その解析対象の配線が形成された箇所について（ａ）、（ｂ）、（ｃ）および（ｄ）の順に順次拡大して示したものである。
【０１２０】
半導体装置１Ａには、多層に配線が形成されているものとし、たとえば下層から順に配線Ｍ１、Ｍ２、Ｍ３が形成されているとする。これら配線Ｍ１、Ｍ２、Ｍ３は、それぞれ半導体装置１Ａの外周部に形成されたリード５２（第１部材）のうち所定のものに電気的に接続されている。解析対象の配線が電気的に接続されたリード５２にはプローブ２が接触されており、このプローブ２が検出した電流値は増幅器７により増幅され、その後、コンピュータ２４の画面上に吸収画像６（図１参照）として表示することができる。本実施の形態１０の半導体検査装置のその他の構成は前記実施の形態１の半導体検査装置（図１〜図３参照）と同様である。
【０１２１】
たとえば、配線Ｍ３の下層に位置する配線Ｍ２（第５配線）上に、層間絶縁膜の平坦化を目的とした格子状のダミーパターン５３が形成されている場合を想定する。この時、配線Ｍ２の上層の層間絶縁膜および保護膜などはプラズマエッチング法などを用いて予め除去しておくものとする。ここで、配線Ｍ２について解析を行うために配線Ｍ２へ荷電ビームを照射すると、ダミーパターン５３中の開口部５４がいわゆるファラデーカップと似た作用をするため、その荷電ビームの照射により配線Ｍ２より放出された２次電子は半導体装置１Ａから外部へ放出されない。そのため、その２次電子を検出し、その検出量から配線Ｍ２の画像を形成する手段を用いることはできない。
【０１２２】
本実施の形態１０においては、たとえば前記実施の形態１と同様に荷電ビームの照射により解析対象の配線に流れた電流を検出することにより、上記吸収画像６を形成する。そのため、荷電ビームが配線Ｍ２に届く限りは配線Ｍ２の解析を行うことができる。すなわち、配線Ｍ２とダミーパターン５３とが、図２４（ａ）に示すような位置関係になっている場合、配線Ｍ２のうち、上部にダミーパターン５３が上部に存在する領域は、荷電ビームが届かないために吸収画像６中においてコントラストをつけられないが、それ以外の領域については荷電ビームが届くのでコントラストをつけることができる。すなわち、図２４（ｂ）に示すように、配線Ｍ２のみにコントラストをつけた吸収画像６を得ることができる。
【０１２３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２４】
たとえば、前記実施の形態１〜９において、解析対象の半導体装置として個々の半導体チップに分割する前の半導体ウェハの状態であるものを例示したが、半導体チップの状態であってもよい。
【０１２５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
（１）解析対象の配線を荷電ビームにて走査し、その配線に流れる電流値の変化を検出することにより配線パターンの画像を形成するので、荷電ビームの照射により放出される２次電子を検出することで配線パターンの画像を形成する手段に比べて、抵抗値の低い欠陥箇所を検出することができる。
（２）解析対象の配線を荷電ビームにて走査し、その配線に流れる電流値の変化を検出することにより配線パターンの画像を形成するので、荷電ビームの照射により放出される２次電子を検出することで配線パターンの画像を形成する手段では検出できなかったコンタクトホール内またはスルーホール内の欠陥箇所を検出することができるようになる。
（３）解析対象の配線の両端に１本ずつプローブを接触させ、その配線を荷電ビームにて走査し、両プローブが検出する電流値よりそれぞれ配線パターンの画像を形成し、それぞれの画像に画像処理を施すことによりコントラストを強調するので、配線中の欠陥箇所を確実に顕在化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体検査装置の要部の構成を示す説明図である。
【図２】本発明の一実施の形態である半導体検査装置の構成を示す説明図である。
【図３】本発明の一実施の形態である半導体検査装置による欠陥箇所検出工程を示す説明図である。
【図４】本発明の他の実施の形態である半導体検査装置の要部の構成を示す説明図である。
【図５】図４に示した半導体検査装置を用いた場合における電荷逃散側抵抗（可変抵抗）値と欠陥部の両端での電流変化量との関係を示した説明図である。
【図６】図４に示した半導体検査装置を用いた解析手順を示す説明図である。
【図７】（ａ）および（ｂ）は、それぞれ図４に示した半導体検査装置を用いた解析手順を示す回路図である。
【図８】図４に示した半導体検査装置を用いた場合において、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）をパラメータとして、荷電ビームを照射する位置と電流流入量との関係を示す説明図である。
【図９】図４に示した半導体検査装置を用いた場合において、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）をパラメータとして、荷電ビームを照射する位置と電流流入量との関係を示す説明図である。
【図１０】図４に示した半導体検査装置を用いた場合において、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）をパラメータとして、荷電ビームを照射する位置と電流流入量との関係を示す説明図である。
【図１１】図４に示した半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【図１２】本発明の他の実施の形態である半導体検査装置の構成を示す説明図である。
【図１３】本発明の他の実施の形態である半導体検査装置の構成を示す説明図である。
【図１４】本発明の他の実施の形態である半導体検査装置の構成を示す説明図である。
【図１５】（ａ）〜（ｃ）は、それぞれ図１４に示した半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【図１６】本発明の他の実施の形態である半導体検査装置の構成を示す説明図である。
【図１７】本発明の他の実施の形態である半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【図１８】本発明の他の実施の形態である半導体検査装置を用いた半導体装置の解析時における、半導体検査装置が検知した電流値変化から確認されるスタンバイ状態となる欠陥を説明する説明図である。
【図１９】本発明の他の実施の形態である半導体検査装置を用いた半導体装置の解析時における、欠陥箇所の顕在化方法を示す説明図である。
【図２０】（ａ）および（ｂ）は、それぞれ櫛歯型ショートチェックパターン間に存在する高抵抗短絡箇所もしくは低抵抗短絡箇所を説明する説明図である。
【図２１】（ａ）〜（ｄ）は、本発明の他の実施の形態である半導体装置の解析時における、欠陥箇所の顕在化方法を示す説明図である。
【図２２】本発明の他の実施の形態である半導体検査装置を用いた半導体装置の解析手順を示す説明図である。
【図２３】（ａ）〜（ｄ）は、本発明の他の実施の形態である半導体検査装置を用いて解析される配線の構造を順次拡大して示した説明図である。
【図２４】（ａ）および（ｂ）は、本発明の他の実施の形態である半導体検査装置を用いて解析される配線付近を拡大して示した平面図である。
【符号の説明】
１ 半導体装置
１Ａ 半導体装置
２ プローブ（第１プローブ、第２プローブ）
２Ａ プローブ（第２プローブ）
２Ｂ プローブ（第２プローブ）
２Ｃ プローブ（第２プローブ）
３ 配線
４ パッド
５ 荷電ビーム
５Ａ 荷電ビーム（第１荷電ビーム）
５Ｂ 荷電ビーム（第２荷電ビーム）
６ 吸収画像（第１画像）
６Ｂ 吸収画像（第２画像）
６Ｃ 差分画像（第３画像）
７ 増幅器（増幅手段）
８ 欠陥箇所
９ ２次粒子
１０ 荷電ビーム光学系（荷電ビーム機構）
１０Ａ 電子ビーム光学系（荷電ビーム機構）
１０Ｂ 集束イオンビーム光学系（荷電ビーム機構）
１１ ２次粒子検出系
１２ ガスノズル系
１３ ホルダ
１４ ステージ系
１４Ａ ステージ系
１５ コントローラ
１６ プロセスチャンバ
１７ ローディングチャンバ
１８ ゲートバルブ
１９ 真空排気系
２０ 架台
２１ プローブ系
２２ コントローラ
２３ 回路系（画像処理手段）
２４ コンピュータ（画像処理手段）
２５ 電源系
３１ 電流計
３１Ａ 電流計
３１Ｂ 電流計
３３ 切替器（切替手段）
３５Ｎ ゲート電極
３５Ｐ ゲート電極
３６Ｎ ｎ型ウェル
３６Ｐ ｐ型ウェル
３７Ｎ ｎ型半導体領域
３７Ｐ ｐ型半導体領域
４０ プローブカード
４１ 配線
４２ 切替・接続器
４３ コントローラ
４４Ａ 画像
４４Ｂ 画像
４４Ｃ 画像
４５Ａ 櫛歯型ショートチェックパターン
４５Ｂ 櫛歯型ショートチェックパターン
４６ 短絡箇所
４６Ａ 高抵抗短絡箇所
４６Ｂ 低抵抗短絡箇所
４７ 走査領域
４８ マスキング（マスキング層）
４９ 走査線
５０ 直流電源（第１電源）
５０Ｃ 直流電源（第２電源）
５１ ２次電子
５２ リード（第１部材）
５３ ダミーパターン
５４ 開口部
ｅ１ 電子流
Ｉ１ 電流
Ｍ１ 配線
Ｍ２ 配線（第５配線）
Ｍ３ 配線
Ｒｄ 欠陥部抵抗
Ｒｄ１ 欠陥部抵抗
Ｒｄ２ 欠陥部抵抗
Ｒｅ 可変抵抗
Ｖ１ 直流電源
Claims (5)
- 所定の解析工程を含む半導体装置の製造方法であって、前記解析工程は、
（ａ）解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程、
（ｂ）前記第１プローブと電流値を増幅する増幅手段とを電気的に接続し、前記第２プローブを接地する工程、
（ｃ）前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程、
（ｄ）前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程、
（ｅ）前記（ｄ）工程にて増幅された前記電流値をもとに、前記配線を表示する第１画像を形成する工程、
を含むことを特徴とする半導体装置の製造方法。 - 所定の解析工程を含む半導体装置の製造方法であって、前記解析工程は、
（ａ）解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程、
（ｂ）前記第１プローブと電流値を増幅する増幅手段とを電気的に接続し、前記第２プローブを可変抵抗を介して接地する工程、
（ｃ）前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程、
（ｄ）前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程、
（ｅ）前記（ｄ）工程にて増幅された前記電流値をもとに、前記配線を表示する第１画像を形成する工程、
（ｆ）前記第１画像より前記配線中の欠陥箇所の位置を確認する工程、
（ｇ）前記配線の所定の第１位置に所定の強度の荷電ビームを照射し、前記第１プローブが検出する電流値を測定する工程、
（ｈ）前記配線の所定の第２位置に所定の強度の荷電ビームを照射し、前記可変抵抗を調節し、前記第１プローブが検出する電流値を測定することで、所定の計算式に基づき、前記欠陥箇所の抵抗値を算出する工程、
を含むことを特徴とする半導体装置の製造方法。 - 所定の解析工程を含む半導体装置の製造方法であって、前記解析工程は、
（ａ）解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程、
（ｂ）前記第１プローブと電流値を増幅する増幅手段とを電気的に接続する工程、
（ｃ）前記（ｂ）工程後、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程、
（ｄ）前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程、
（ｅ）前記（ｄ）工程にて増幅された前記電流値をもとに、前記配線を表示する第１画像を形成する工程、
（ｆ）前記第２プローブと前記増幅手段とを電気的に接続する工程、
（ｇ）前記（ｆ）工程後、前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程、
（ｈ）前記第２プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程、
（ｉ）前記（ｈ）工程にて増幅された前記電流値をもとに、前記配線を表示する第２画像を形成する工程、
（ｊ）前記第１画像および前記第２画像に対して所定の画像処理および画像計算を行うことにより、前記第１画像および前記第２画像より相対的に欠陥部前後または欠陥部のコントラストが強調された第３画像を形成する工程、
を含むことを特徴とする半導体装置の製造方法。 - 解析を行う配線へ荷電ビームの照射および走査を行う荷電ビーム機構と、
前記配線に接触させる少なくとも２本のプローブと、
前記プローブのうちの第１プローブと電気的に接続され電流値を増幅する増幅手段と、
前記増幅手段と電気的に接続された画像処理手段と、
前記配線における欠陥箇所近傍の所定の位置にマークを形成するマーク形成手段とを有し、
前記第１プローブは前記荷電ビームの前記配線への照射により前記配線に流れる電流を検出し、
前記画像処理手段は前記第１プローブが検出した前記電流をもとに前記配線を表示する第１画像を形成し、
前記第１画像より前記配線における欠陥箇所の位置または欠陥起因で明示される前記配線に短絡している別配線を検出することを特徴とする半導体検査装置。 - 所定の解析工程を含む半導体装置の製造方法であって、前記解析工程は、
（ａ）解析を行う配線の一端部またはその端部に設けられたパッドに第１プローブを接触させ、前記配線の他の端部またはその端部に設けられたパッドに第２プローブを接触させる工程、
（ｂ）前記第１プローブと電流値を増幅する増幅手段とを電気的に接続し、前記第２プローブを接地する工程、
（ｃ）前記配線に荷電ビームを照射および走査し、前記配線に前記荷電ビームを吸収させる工程、
（ｄ）前記第１プローブにより前記配線が吸収した前記荷電ビームを検出し、検出した前記荷電ビームの電流値を前記増幅手段にて増幅する工程、
（ｅ）前記（ｄ）工程にて増幅された前記電流値をもとに、前記配線を表示する第１画像を形成する工程、
（ｆ）前記第１画像より前記配線中の欠陥箇所の位置を確認する工程、
（ｇ）前記（ｆ）工程にて確認した前記欠陥箇所の位置の近傍に、上記工程での状態に比較して高いガス圧力雰囲気を形成し、前記荷電ビームを照射し、前記ガスを分解して析出物を形成せしめる工程、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145854A JP4053252B2 (ja) | 2001-05-16 | 2001-05-16 | 半導体装置の製造方法および半導体検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145854A JP4053252B2 (ja) | 2001-05-16 | 2001-05-16 | 半導体装置の製造方法および半導体検査装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002343843A JP2002343843A (ja) | 2002-11-29 |
| JP2002343843A5 JP2002343843A5 (ja) | 2006-03-30 |
| JP4053252B2 true JP4053252B2 (ja) | 2008-02-27 |
Family
ID=18991597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001145854A Expired - Fee Related JP4053252B2 (ja) | 2001-05-16 | 2001-05-16 | 半導体装置の製造方法および半導体検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4053252B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531954B1 (ko) * | 2003-01-30 | 2005-11-30 | 동부아남반도체 주식회사 | 반도체 제조공정 중 에피택셜 증착 후 크리스탈 결함모니터 방법 |
| TWI513989B (zh) | 2005-09-13 | 2015-12-21 | Ebara Corp | 半導體裝置 |
| JP4467588B2 (ja) | 2007-02-28 | 2010-05-26 | 株式会社日立ハイテクノロジーズ | 試料検査装置及び吸収電流像の作成方法 |
| JP5276921B2 (ja) | 2008-08-08 | 2013-08-28 | 株式会社日立ハイテクノロジーズ | 検査装置 |
| JP2010135684A (ja) * | 2008-12-08 | 2010-06-17 | Renesas Technology Corp | 電子ビーム吸収電流解析方法及び電子ビーム吸収電流解析器 |
| JP5315076B2 (ja) | 2009-02-06 | 2013-10-16 | 株式会社日立ハイテクノロジーズ | 電子線の影響を考慮した半導体検査方法及び装置 |
| JP5324534B2 (ja) | 2010-07-29 | 2013-10-23 | 株式会社日立ハイテクノロジーズ | 検査方法及び装置 |
| TW201704766A (zh) * | 2015-03-19 | 2017-02-01 | 帝喜科技股份有限公司 | 加熱粒子束以識別缺陷 |
| CN111508858B (zh) * | 2020-05-06 | 2022-11-08 | 中国电子科技集团公司第四十四研究所 | Emccd倍增区电极短路的检测方法 |
-
2001
- 2001-05-16 JP JP2001145854A patent/JP4053252B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002343843A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160299103A1 (en) | Application of electron-beam induced plasma probes to inspection, test, debug and surface modifications | |
| US20060076490A1 (en) | Inspection method and inspection apparatus using electron beam | |
| JP2007281136A (ja) | 半導体基板および基板検査方法 | |
| JP4053252B2 (ja) | 半導体装置の製造方法および半導体検査装置 | |
| US7525325B1 (en) | System and method for floating-substrate passive voltage contrast | |
| WO2020003458A1 (ja) | 半導体検査装置 | |
| TWI733174B (zh) | 時間相依缺陷檢測設備 | |
| TW201704766A (zh) | 加熱粒子束以識別缺陷 | |
| JP4629493B2 (ja) | 半導体装置の検査方法 | |
| JP3955445B2 (ja) | 半導体装置の検査方法及び試料検査装置 | |
| JP3833928B2 (ja) | 半導体素子の電気的欠陥検査装置を用いた半導体素子の電気的欠陥検査方法 | |
| US5053699A (en) | Scanning electron microscope based parametric testing method and apparatus | |
| JP3813336B2 (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
| JP2004296771A (ja) | 半導体検査装置及び検査方法 | |
| US9304160B1 (en) | Defect inspection apparatus, system, and method | |
| JP4625375B2 (ja) | 検査装置 | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| TW201439564A (zh) | 半導體裝置之檢測方法以及半導體裝置之檢測系統 | |
| JPH1187451A (ja) | 半導体装置の検査方法および半導体装置検査器 | |
| JP2002296314A (ja) | 半導体デバイスのコンタクト不良検査方法及びその装置 | |
| JP2006258445A (ja) | 欠陥検査方法 | |
| JP2005347773A (ja) | 試料検査装置 | |
| CN114252680B (zh) | 检测源漏间漏电的电压衬度方法 | |
| Fredrickson et al. | Combining electron beam methods, EBIC and EBAC, with traditional approaches for highly effective fault isolation | |
| JP2005354085A (ja) | 荷電粒子ビームによる検査方法および検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |