CN114252680B - 检测源漏间漏电的电压衬度方法 - Google Patents

Abstract

本发明公开了一种检测源漏间漏电的电压衬度方法：第一步，将芯片样品研磨至第一层金属M1露出；第二步，对芯片样品怀疑区域进行初始的电压衬度像；对于NMOS和PMOS之间有互联情况的，则NMOS的源漏端的电压衬度像分两种情况：仅有与PMOS连接的一端的电压衬度像为亮，或者是NMOS的源端和漏端的衬度像均为亮；第三步，进一步研磨至接触孔层次，再次进行电压衬度；对于NMOS和PMOS之间没有互联情况时，上述步骤无法验证，则再进行第四步；第四步，寻找距离怀疑区域最近的电压衬度像为亮的接触孔层，将PMOS的的源、漏端以及NMOS的源端或者漏端中的任意一端进行人工的电性连接，再次进行电压衬度像进行判定。

Description

检测源漏间漏电的电压衬度方法

技术领域

本发明涉及集成电路设计及失效分析领域，特别是指一种集成电路失效分析中，检测源漏漏电的电压衬度方法。

背景技术

在集成电路制造过程中，由于工艺缺陷、设备误差甚至是人为等原因，可能会在芯片内部造成短路。这种短路可以是多晶硅与多晶硅、多晶硅与金属、金属与金属、金属与有源区、有源区与有源区及有源区与多晶硅之间发生。而这种异常短接却可以引起芯片功耗增大、功能异常、数据丢失等严重问题。能够及时监测发现集成电路制造过程中发生的缺陷对于良率的提升非常重要，由于制造工艺的特征尺寸不断的缩小，发生异常短接的位置可能会比较微小，在不确定具体短接位置的情况下，查找这些异常可能会非常困难，容易被忽略。

目前业内普遍采用的检测方法是用聚焦离子束（FIB：Focus Ion Beam）切割设备，步进式推进，对问题芯片怀疑区域进行大面积断面观察，从而找到异常短接的位置。这种方法操作时由于缺陷位置不确定，目的性不强，需要耗费大量的人力及设备机时资源，效果却不佳。而且，由于分辨率的问题，很可能弱短接在切割的过程中被遗忘或忽略。

因此，需要一种更高效的电压衬度方法来检测分析这些异常问题。电压衬度（VC:Voltage Contrast）是SEM中由于试样表面电位差别而形成的衬度。当电子束(离子束)扫描样品表面时，会与表面产生非弹性碰撞，并放射出一些低能(≤50eV)的二次电子。这些电子一般仅能离开表面30nm以内，利用侦测器前端外加几百伏特的电压将这些二次电子吸收并成像。样品表面的电位会影响二次电子的产率，电位越高放射二次电子量越少，电位越低放射量越多，利用此电压衬度像（VC:Voltage Contrast）可以判断连接线（包括金属、多晶、接触孔等）的短路与断路。

实际应用中，一般采用低压电子束或者高压离子束进行电压衬度实验，此时浮栅以及其连接孔显示为暗。利用对样品表面电位状态敏感的信号，如二次电子，作为显像管的调制信号，可得到分辨率较高的、明暗对比明显的电压衬度像，能有效地显示试样表面的微观形貌。由于NMOS S&D 均是暗的，此时若源漏之间有漏电，通过Contact 电压衬度，无法确认是否异常。如图1所示。若S & D之间存在短路，因为两者在电压衬度下均表现为暗，所以电压衬度无法发现异常。

发明内容

本发明所要解决的技术问题在于提供一种检测源漏间漏电的电压衬度方法，确认MOS管的源漏间是否漏电。

为解决上述问题，本发明所述的检测源漏间漏电的电压衬度方法，包含如下的步骤：

第一步，对芯片样品进行研磨，研磨至第一层金属M1露出。

第二步，对芯片样品怀疑区域进行初始的电压衬度像，进行初步判断；对于NMOS和PMOS之间有互联情况的，则NMOS的源漏端的电压衬度像分两种情况：仅有与PMOS连接的一端的电压衬度像为亮，或者是NMOS的源端和漏端的衬度像均为亮。

第三步，进一步研磨至接触孔层次，再次进行电压衬度，此时若NMOS源端和漏端的电压衬度像均为暗，则证明NMOS的源端和漏端之间存在漏电；若NMOS仅有与PMOS相连的一端为亮，则证明原NMOS的源端和漏端之间不漏电。

对于NMOS和PMOS之间没有互联情况时，上述步骤无法验证，则再进行第四步。

第四步，寻找距离怀疑区域最近的电压衬度像为亮的接触孔层，将PMOS的的源、漏端与NMOS的源端或者漏端中的任意一端进行人工的电性连接，再次进行电压衬度像进行判定。

进一步地改进是，所述第二步中，初始电压衬度像采用低压电子束或者是高压离子束形成。

进一步地改进是，所述第二步中，由于PMOS与NMOS之间有互联，则电压衬度时，NMOS与PMOS连接的一端的电压衬度像会被PMOS的电压衬度像带亮；当NMOS的源漏端之间存在漏电时，则NMOS的源漏端的电压衬度像均为亮；当NMOS的源漏端之间不存在漏电时，则只有与PMOS连接的一端的电压衬度像为亮。

进一步地改进是，所述第四步中，通过生长铂金属条将怀疑区域与最近的发亮的金属进行连接，再次进行第二步中的判断。

进一步地改进是，所述的生长铂金属条的方式包括电镀。

进一步地改进是，所述第四步中，如果NMOS未与PMOS直接连接的剩余一端电压衬度像显示为亮，则证明NMOS的源漏端之间存在漏电，若NMOS的剩余一端的电压衬度显示为暗，则表明NMOS的源漏端之间不存在漏电。

进一步地改进是，对于PMOS和NMOS之间没有互联的，能简化步骤，直接研磨到接触孔层次，然后进行人工互联，进行电压衬度。

进一步地改进是，若NMOS管中源极或者漏极被任意一方的电压衬度像带亮，则可判断源漏之间漏电。

本发明所述的检测源漏间漏电的电压衬度方法，通过生长铂金属条进行手动建立连接，改变NMOS器件电压衬度的明暗，达到检测源漏间是否漏电的目的。

附图说明

图1 是CMOS研磨至接触孔层次的正常状态下的电压衬度像。

图2 是研磨至第一金属层后的正常状态下的电压衬度像。

图3 是研磨至第一金属层后的异常状态下的电压衬度像。

图4 是NMOS源漏之间有漏电，研磨至接触孔层次的电压衬度像，和正常状态下电压衬度像是相同的。

图5 是研磨至接触孔层次且生长金属条手动连接后的电压衬度像。

图6 是第一金属层的俯视平面电压衬度示意图。

图7 是接触孔层的俯视平面电压衬度示意图。

图8 是接触孔层的俯视平面TEM（透镜电子显微镜）验证示意图。

图9 是本发明方法步骤流程图。

具体实施方式

以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

本发明所述的检测源漏间漏电的电压衬度方法，包含如下的步骤：

第一步，对芯片样品进行研磨，研磨至第一层金属M1露出。

第二步，进行初始的电压衬度像，进行初步判断，初始电压衬度像采用低压电子束或者是高压离子束形成。如图2及图3所示，图2中是对芯片样品研磨至第一层金属M1之后形成的电压衬度，在正常情况下的电压衬度像是PMOS的源端和漏端亮，NMOS的源端和漏端是暗，但由于图2中所示的结构，PMOS与NMOS之间有金属连接，假定PMOS的源端与NMOS的漏端由一段金属相连，那么NMOS的漏端由于与PMOS连接所以其电压衬度也会被PMOS带亮，这是该连接结构下的正常情况的电压衬度像。而如果NMOS的源漏之间再存在漏电的情况下，如图3所示，则NMOS的源端也会由于源漏之间漏电而被漏端带亮，使得整个电压衬度像全部显示为亮。因此可以反推在这种情况下原NMOS的源漏端均为亮则其源漏之间漏电，若源漏之间不漏电，则仅有与PMOS相连的漏端电压衬度像为亮。

第三步，继续研磨至接触孔层次，进行电压衬度像，再次进行判断。如果到接触孔层次，电压衬度像如图4所示，此时连接NMOS和PMOS之间的金属层被去除，NMOS与PMOS之间的连接解除。此时进行电压衬度，如果其电压衬度像和图1所示相同，也就是和正常情况相同，则可以确定图3中的异常是NMOS源漏端之间在漏电导致的。

如果芯片上本来没有NMOS和PMOS源漏互联的则进行如下判定。

由于NMOS和PMOS器件之间没有连接，各自独立，在进行初始的如图1所示的电压衬度之后，直接研磨至接触孔层次，电压衬度VC 结果正常，寻找距离怀疑区域最近的电压衬度像发亮的接触孔层，将PMOS端的源漏以及NMOS的源端或者是漏端中的任一端生长金属条形成连接，如铂金属条进行人工连接如图5所示，再次进行电压衬度像，如果NMOS剩余一端电压衬度显示为亮，则证明NMOS的源漏端之间存在漏电，若NMOS的剩余一端的电压衬度显示为暗，这表明NMOS的源漏端之间不存在漏电。

如图6 所示，第一金属层上看到NMOS的源端电压衬度像，被和PMOS 源相连的漏端带亮，并且接触孔层次的电压衬度像如图7所示，推测是NMOS 源漏之间有漏电，进过平面TEM 验证有贯穿源漏之间的位错（如图8所示）导致其源漏漏电，证明前述的电压衬度判断准确。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种检测源漏间漏电的电压衬度方法，其特征在于：包含如下的步骤：

第一步，对芯片样品进行研磨，研磨至第一层金属M1露出；

第二步，对芯片样品怀疑区域进行初始的电压衬度像，进行初步判断；对于NMOS和PMOS之间有互联情况的，则NMOS的源漏端的电压衬度像分两种情况：仅有与PMOS连接的一端的电压衬度像为亮，或者是NMOS的源端和漏端的衬度像均为亮；由于PMOS与NMOS之间有互联，则电压衬度时，NMOS与PMOS连接的一端的电压衬度像会被PMOS的电压衬度像带亮；当NMOS的源漏端之间存在漏电时，则NMOS的源漏端的电压衬度像均为亮；当NMOS的源漏端之间不存在漏电时，则只有与PMOS连接的一端的电压衬度像为亮；

第三步，进一步研磨至接触孔层次，再次进行电压衬度，此时若NMOS源端和漏端的电压衬度像均为暗，则证明NMOS的源端和漏端之间存在漏电；若NMOS仅有与PMOS相连的一端为亮，则证明原NMOS的源端和漏端之间不漏电；

对于NMOS和PMOS之间没有互联情况时，上述步骤无法验证，则再进行第四步；

第四步，寻找距离怀疑区域最近的电压衬度像为亮的接触孔层，将PMOS的源、漏端以及NMOS的源端或者漏端中的任意一端进行人工的电性连接，再次进行电压衬度像进行判定；如果NMOS未与PMOS直接连接的剩余一端电压衬度像显示为亮，则证明NMOS的源漏端之间存在漏电，若NMOS的剩余一端的电压衬度显示为暗，则表明NMOS的源漏端之间不存在漏电。

2.如权利要求1所述的检测源漏间漏电的电压衬度方法，其特征在于：所述第二步中，初始电压衬度像采用低压电子束或者是高压离子束形成。

3.如权利要求1所述的检测源漏间漏电的电压衬度方法，其特征在于：所述第四步中，通过生长铂金属条将怀疑区域与最近的发亮的金属进行电性连接，再次进行第二步中的判断。

4.如权利要求3所述的检测源漏间漏电的电压衬度方法，其特征在于：所述的生长铂金属条的方式包括电镀。

5.如权利要求1所述的检测源漏间漏电的电压衬度方法，其特征在于：对于PMOS和NMOS之间没有互联的，能简化步骤，直接研磨到接触孔层次，然后进行人工互联，进行电压衬度。

6.如权利要求1所述的检测源漏间漏电的电压衬度方法，其特征在于：若NMOS管中源极或者漏极被任意一方的电压衬度像带亮，则可判断源漏之间漏电。