JP2002343843A - 半導体装置の製造方法および半導体検査装置 - Google Patents

Abstract

(57)【要約】 【課題】 荷電ビームの照射により放出される２次粒子
の検出量をもとに形成する画像からは検出が困難であっ
た欠陥箇所を検出する。 【解決手段】 欠陥箇所８を有する配線系の両側にある
配線３またはパッド４に２本のプローブ２を接触させ、
プローブ２のうちの１本は接地させ、他の一本は増幅器
７と接続する。次いで、半導体装置１の表面に荷電ビー
ム５を照射および走査することで、配線３に荷電ビーム
５を吸収させ、増幅器７と接続されたプローブ２により
配線３が吸収した荷電ビーム５（電流）を検出し、その
検出した電流を増幅器７にて増幅する。続いて、増幅さ
れた電流を画像信号に変換した後、コンピュータの画面
上で吸収画像６として表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法およびそれに用いる半導体検査装置に関し、特に、
半導体装置の不良解析に適用して有効な技術に関するも
のである。

【０００２】

【従来の技術】たとえば、ロジック回路を含むシステム
ＬＳＩのような半導体装置の不良解析においては、テス
タによる不良検出が欠陥箇所の物理的位置の特定に直接
結びつかないため、その欠陥位置の特定が困難となって
きており、不良解析に要する時間の延長の原因となって
いる。そのため、発光顕微鏡、電子ビームテスタおよび
ＯＢＩＲＣＨ（Optical Beam Induced Resistance CHan
ge）などの解析装置を整備し、これらの解析装置を駆使
することで速やかに欠陥位置を特定することが図られて
いる。

【０００３】近年、半導体装置の配線系の不良として課
題となっている高抵抗接続を含む断線系欠陥の解析手段
として、荷電ビームを半導体装置の表面に照射し、配線
から放出された２次電子を検出して画像化する、荷電ビ
ーム吸収電流解析技術が注目されている。

【０００４】たとえば、特開２０００−１４７０７０号
公報には、半導体装置の特定の配線に電圧を印加した状
態またはその配線を接地した状態で、荷電ビーム（電子
ビームまたはイオンビーム）で半導体装置の表面を走査
し、その際に発生する２次粒子を検出し、欠陥に起因し
ている断線部または高抵抗接続部を２次粒子の検出量に
よって生じる画像のコントラスト差により顕在化する技
術について開示されている。

【０００５】また、特開平１１−１６０４０２号公報に
は、電子ビームにて半導体装置の表面を走査することに
より半導体装置の回路パターンの２次電子像を取得し、
同一の回路パターンを有する他の領域の２次電子像と比
較することにより欠陥箇所を顕在化させる技術について
開示されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
従来の技術においては、以下のような問題があることを
本発明者らは見出した。

【０００７】すなわち、欠陥に起因している高抵抗接続
部を２次粒子の検出量によって生じる画像のコントラス
ト差により顕在化する場合、高抵抗接続状態の検出は、
電位による２次電子放出率に差異が生じる現象を基にし
ている。そのため、たとえば１ＧΩ程度以上の高抵抗で
あれば、その高抵抗部の左右で電位差が発生し、高抵抗
部の検出が可能であるが、それ以下の抵抗値である場合
には抵抗部の左右で十分な電位差が発生せず、高抵抗部
の検出が困難になるという問題がある。

【０００８】また、半導体装置の回路パターンの２次電
子像を取得し、同一の回路パターンを有する他の領域の
２次電子像と比較することにより欠陥箇所を顕在化させ
る場合、半導体装置の表面に露出した配線に欠陥箇所が
存在していれば、２つの２次電子像を比較することによ
り欠陥箇所を抽出することは可能である。しかしなが
ら、たとえばスルーホールもしくはコンタクトホールな
どの内部に断線もしくは高抵抗部が発生している場合に
は、欠陥箇所が半導体装置の表面に露出しておらず、次
の解析工程で欠陥箇所を固定することが困難になる問題
がある。

【０００９】本発明の目的は、荷電ビームの照射により
放出される２次粒子の検出量をもとに形成する画像から
は検出が困難であった欠陥箇所を検出する技術を提供す
ることにある。

【００１０】本発明の目的は、荷電ビームを半導体装置
の表面に照射し、配線に吸収された電流を検出して画像
化し、半導体装置の不良解析を行うことのできる技術を
提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１３】すなわち、本発明は所定の解析工程を含
み、前記解析工程は、解析を行う配線の一端部またはそ
の端部に設けられたパッドに第１プローブを接触させ、
前記配線の他の端部またはその端部に設けられたパッド
に第２プローブを接触させる工程と、前記第１プローブ
と電流値を増幅する増幅手段とを電気的に接続する工程
と、前記配線に荷電ビームを照射および走査し、前記配
線に前記荷電ビームを吸収させる工程と、前記第１プロ
ーブにより前記配線が吸収した前記荷電ビームを検出
し、検出した前記荷電ビームの電流値を前記増幅手段に
て増幅する工程と、前記増幅手段にて増幅された前記電
流値をもとに前記配線を表示する第１画像を形成する工
程とを含むものである。

【００１４】また、本発明は所定の解析工程を含み、前
記解析工程は、解析を行う配線の一端部またはその端部
に設けられたパッドに第１プローブを接触させ、前記配
線の他の端部またはその端部に設けられたパッドに第２
プローブを接触させる工程と、切替手段により前記第１
プローブと電流値を増幅する増幅手段とを電気的に接続
する工程と、前記第１プローブと前記増幅手段とを電気
的に接続した後、前記配線に荷電ビームを照射および走
査し、前記配線に前記荷電ビームを吸収させる工程と、
前記第１プローブにより前記配線が吸収した前記荷電ビ
ームを検出し、検出した前記荷電ビームの電流値を前記
増幅手段にて増幅する工程と、前記増幅手段にて増幅さ
れた前記電流値をもとに前記配線を表示する第１画像を
形成する工程と、前記切替手段により前記第１プローブ
と前記増幅手段とを電気的に切り離し、前記第２プロー
ブと前記増幅手段とを電気的に接続する工程と、前記第
２プローブと前記増幅手段とを電気的に接続した後、前
記配線に荷電ビームを照射および走査し、前記配線に前
記荷電ビームを吸収させる工程と、前記第２プローブに
より前記配線が吸収した前記荷電ビームを検出し、検出
した前記荷電ビームの電流値を前記増幅手段にて増幅す
る工程と、前記増幅手段にて増幅された前記電流値をも
とに前記配線を表示する第２画像を形成する工程と、前
記第１画像および前記第２画像に対して所定の画像処理
および画像計算を行うことにより、前記第１画像および
前記第２画像より相対的にコントラストが強調された第
３画像を形成する工程とを含むものである。

【００１５】また、本発明は、第１導電型の第１ＭＩＳ
ＦＥＴおよび第２導電型の第２ＭＩＳＦＥＴを有する半
導体装置の解析工程を含み、前記解析工程は、前記第１
ＭＩＳＦＥＴと電気的に接続する所定の第１配線もしく
は前記第１配線に設けられたパッドに第１プローブを接
触させる工程と、前記第１プローブと電流値を増幅する
増幅手段とを電気的に接続する工程と、前記第１ＭＩＳ
ＦＥＴと電気的に接続する解析対象の第２配線に荷電ビ
ームを第１加速電圧にて照射および走査し、前記第２配
線に前記荷電ビームを吸収させる工程と、前記荷電ビー
ムの照射により前記第１配線に流れる電流を前記第１プ
ローブにより検出し、検出した前記電流の第１電流値を
前記増幅手段にて増幅する工程と、増幅された前記第１
電流値をもとに、前記第２配線を表示する第１画像を形
成する工程と、前記第２ＭＩＳＦＥＴと電気的に接続す
る所定の第３配線もしくは前記第３配線に設けられたパ
ッドに第１プローブを接触させる工程と、前記第２ＭＩ
ＳＦＥＴと電気的に接続する解析対象の第４配線に荷電
ビームを第２加速電圧にて照射および走査し、前記第４
配線に前記荷電ビームを吸収させる工程と、前記荷電ビ
ームの照射により前記第３配線に流れる電流を前記第１
プローブにより検出し、検出した前記電流の第２電流値
を前記増幅手段にて増幅する工程と、増幅された前記第
２電流値をもとに、前記第４配線を表示する第１画像を
形成する工程とを含むものである。

【００１６】また、本発明は、第１導電型の第１ＭＩＳ
ＦＥＴおよび第２導電型の第２ＭＩＳＦＥＴを有する第
１回路を含む半導体装置において、前記第１回路に所定
の第１電位と第２電位との間の第３電位が入力されたこ
とを検知した場合において行う前記半導体装置の解析工
程を含み、前記解析工程は、前記第１ＭＩＳＦＥＴと電
気的に接続する所定の第１配線もしくは前記第１配線に
設けられたパッドに第１プローブを接触させる工程と、
前記第１プローブと電流値を増幅する増幅手段とを電気
的に接続する工程と、前記第１ＭＩＳＦＥＴと電気的に
接続する解析対象の第２配線に第１極性の第１荷電ビー
ムを照射および走査し、前記第２配線に前記荷電ビーム
を吸収させる工程と、前記荷電ビームの照射により前記
第１配線に流れる電流を前記第１プローブにより検出
し、検出した前記電流の第１電流値を前記増幅手段にて
増幅する工程と、増幅された前記第１電流値をもとに、
前記第２配線を表示する第１画像を形成する工程と、前
記第２ＭＩＳＦＥＴと電気的に接続する所定の第３配線
もしくは前記第３配線に設けられたパッドに第１プロー
ブを接触させる工程と、前記第２ＭＩＳＦＥＴと電気的
に接続する解析対象の第４配線に第２極性の第２荷電ビ
ームを照射および走査し、前記第４配線に前記荷電ビー
ムを吸収させる工程と、前記荷電ビームの照射により前
記第３配線に流れる電流を前記第１プローブにより検出
し、検出した前記電流の第２電流値を前記増幅手段にて
増幅する工程と、増幅された前記第２電流値をもとに、
前記第４配線を表示する第１画像を形成する工程とを含
むものである。

【００１７】また、本発明は所定の解析工程を含み、前
記解析工程は、解析を行う配線の一端部またはその端部
に設けられたパッドに第１プローブを接触させ、前記配
線の他の端部またはその端部に設けられたパッドに第２
プローブを接触させる工程と、前記第１プローブと電流
値を増幅する増幅手段とを電気的に接続する工程と、前
記配線に荷電ビームを照射および走査し、前記配線に前
記荷電ビームを吸収させる工程と、前記第１プローブに
より前記配線が吸収した前記荷電ビームを検出し、検出
した前記荷電ビームの電流値を前記増幅手段にて増幅す
る工程と、前記増幅手段にて増幅された前記電流値をも
とに前記配線を表示する第１画像を形成する工程と、前
記配線上にマスキング層を形成する工程と、前記マスキ
ング層が形成されていない所定の第１領域に前記荷電ビ
ームを照射および走査し、前記第１プローブにより前記
配線に流れる第１電流を検出する工程と、検出した前記
第１電流を前記増幅手段にて増幅する工程と、増幅され
た前記第１電流をもとに第４画像を形成する工程とを含
むものである。

【００１８】また、本発明は所定の解析工程を含み、前
記解析工程は、解析を行う配線の一端部またはその端部
に設けられたパッドに第１プローブを接触させ、前記配
線の他の端部またはその端部に設けられたパッドに第２
プローブを接触させる工程と、前記第１プローブと電流
値を増幅する増幅手段とを電気的に接続する工程と、第
１電源より前記第１プローブに所定の第１電圧を印加
し、第２電源より前記第２プローブに所定の第２電圧を
印加する工程と、前記配線に荷電ビームを照射および走
査し、前記配線に前記荷電ビームを吸収させる工程と、
前記第１プローブにより前記配線が吸収した前記荷電ビ
ームを検出し、検出した前記荷電ビームの電流値を前記
増幅手段にて増幅する工程と、前記増幅手段にて増幅さ
れた前記電流値をもとに前記配線を表示する第１画像を
形成する工程とを含むものである。

【００１９】また、本発明は、多層に形成された配線の
解析工程を含み、前記解析工程は、下層の第５配線と電
気的に接続した第１部材に第１プローブを接触させ、前
記第５配線と電気的に接続した他の第１部材に第２プロ
ーブを接触させる工程と、前記第１プローブと電流値を
増幅する増幅手段とを電気的に接続する工程と、前記配
線に荷電ビームを照射および走査し、前記配線に前記荷
電ビームを吸収させる工程と、前記第１プローブにより
前記配線が吸収した前記荷電ビームを検出し、検出した
前記荷電ビームの電流値を前記増幅手段にて増幅する工
程と、前記増幅手段にて増幅された前記電流値をもとに
前記配線を表示する第１画像を形成する工程とを含むも
のである。

【００２０】また、本発明は、（ａ）解析を行う配線へ
荷電ビームの照射および走査を行う荷電ビーム機構と、
（ｂ）前記配線に接触させる少なくとも２本のプローブ
と、（ｃ）前記プローブのうちの第１プローブと電気的
に接続され電流値を増幅する増幅手段と、（ｄ）前記増
幅手段と電気的に接続された画像処理手段と、（ｅ）前
記配線における欠陥箇所近傍の所定の位置にマークを形
成するマーク形成手段とを有し、前記第１プローブは前
記荷電ビームの前記配線への照射により前記配線に流れ
る電流を検出し、前記画像処理手段は前記第１プローブ
が検出した前記電流をもとに前記配線を表示する第１画
像を形成し、前記第１画像より前記配線における欠陥箇
所の位置を検出するものである。

【００２１】また、本発明は、（ａ）解析を行う配線へ
荷電ビームの照射および走査を行う荷電ビーム機構と、
（ｂ）前記配線に接触させる少なくとも２本のプローブ
を有するプローブカードと、（ｃ）前記プローブのうち
の第１プローブと電気的に接続され電流値を増幅する増
幅手段と、（ｄ）前記増幅手段と電気的に接続された画
像処理手段と、（ｅ）前記配線における欠陥箇所近傍の
所定の位置にマークを形成するマーク形成手段とを有
し、前記第１プローブは前記荷電ビームの前記配線への
照射により前記配線に流れる電流を検出し、前記画像処
理手段は前記第１プローブが検出した前記電流をもとに
前記配線を表示する第１画像を形成し、前記第１画像よ
り前記配線における欠陥箇所の位置を検出するものであ
る。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。

【００２３】（実施の形態１）図１は、本実施の形態１
の半導体検査装置の要部の構成を示す説明図である。

【００２４】半導体装置１には、ＭＩＳＦＥＴ（Metal
Insulator Semiconductor Field Effect Transistor）
などの半導体素子および配線が形成されている。また、
半導体装置１は、個々の半導体チップに分割する前の半
導体ウェハの状態であるものを例示する。

【００２５】本実施の形態１の半導体検査装置において
は、プローブ２を半導体装置１の表面に形成された配線
３あるいはパッド４に接触させた状態で、荷電ビーム５
を半導体装置１の表面上に走査させる。なお、荷電ビー
ム５は、たとえば０．１μＡ程度の大きさの電子ビーム
とする。この状況下で、半導体装置１の表面に露出した
配線３に吸収され配線３を流れる電子ビーム（電流）を
プローブ２により検出し、その検出した電流値を増幅器
７（増幅手段）により増幅し、その電流値の変化を荷電
ビーム５の走査と同期して吸収画像６（第１画像）とし
て表示する。これにより、荷電ビーム５が照射され、プ
ローブ２に電気的に接続された配線３を顕在化すること
ができる。この時、配線４の経路に断線または高抵抗部
などの欠陥箇所８が存在すると、その欠陥箇所８の両端
で配線３に吸収された電流の流れ方が変化し、吸収画像
６においては欠陥箇所８の前後でコントラストが変化す
るので、欠陥箇所８を検出することができる。

【００２６】また、上記したプローブ２により検出した
電流値の変化を吸収画像６として表示する手段と併せ
て、荷電ビーム５を走査した際に発生する２次粒子９を
検出し、２次粒子９の検出量によって生じる画像のコン
トラスト差によって欠陥箇所８を検出する手段を用いて
もよい。これにより、より多種の欠陥を確実に検出する
ことができ、従来見逃していたコンタクトホール内また
はスルーホール内に存在する欠陥箇所８の不良解析が可
能となる。その結果、本実施の形態１の半導体装置の開
発期間の短縮および歩留りの向上ができる。

【００２７】図２は、図１に示した構成を含んだ本実施
の形態１の半導体検査装置の構成を示す説明図である。

【００２８】荷電ビーム光学系１０（荷電ビーム機構）
は、荷電ビーム５を照射および走査するための荷電ビー
ム源と、荷電ビーム５を集束および偏向させるための集
束・偏向系とを有している。

【００２９】２次粒子検出系１１は、上記２次粒子９
（図１参照）を検出し、半導体装置１の表面を観察する
ために設けられている。

【００３０】ガスノズル系１２は、検出した欠陥箇所８
（図１参照）の近傍にマークを形成するためのガスアシ
ストデポジションを実施する。この時、用いるガスの種
類としては、有機金属系ＣＶＤ（Chemical Vapor Depos
ition）ガスまたは炭素系ガスなどを例示することがで
きる。なお、ガス処理の容易性という観点からは、炭素
系ガスの方が有機系金属ＣＶＤガスよりも優位である。
このマークを形成することにより、欠陥箇所８の検出後
の解析を容易にすることができる。

【００３１】ホルダ１３およびステージ系１４は、解析
対象である半導体装置１を載置し、コントローラ１５に
より、このホルダ１３およびステージ系１４の動作を制
御することができる。

【００３２】プロセスチャンバ１６内には、上記荷電ビ
ーム光学系１０、２次粒子検出系１１、ガスノズル系１
２、ホルダ１３およびステージ系１４が収納され、半導
体装置１が載置されたホルダ１３およびステージ系１４
は、半導体装置１の表面を観察する際にローディングチ
ャンバ１７からプロセスチャンバ１６内へ移動する。

【００３３】ゲートバルブ１８などのバルブ系は、上記
プロセスチャンバおよびローディングチャンバ１７内を
真空に保ち、真空排気系１９は、そのバルブ系および真
空ポンプなどを含むものとする。

【００３４】架台２０は、上記プロセスチャンバ１６お
よびローディングチャンバ１７を載置する定盤とダンパ
ーとからなる。

【００３５】プローブ系２１は、上記プローブ２を含
み、コントローラ２２によって操作することができる。
本実施の形態１の半導体検査装置においては、プローブ
系２１は２系統以上設けられ、たとえば、検査対象が半
導体装置１のＭＩＳＦＥＴのソース、ドレインおよびゲ
ートに電気的につながる配線である場合には、プローブ
系２１を３系統設けることで検査を行うことができる。
プローブ２から検出した電流は、増幅器７をによって増
幅された後、回路系２３（画像処理手段）によってアナ
ログ／デジタル変換（Ａ／Ｄ変換）されることにより画
像化され、コンピュータ２４（画像処理手段）によって
その画像は表示される。また、コンピュータ２４によ
り、上記本実施の形態１の半導体検査装置の各部の操作
および動作を制御することができる。

【００３６】電源系２５は、上記本実施の形態１の半導
体検査装置の各部へ電圧および電流を供給する電源とな
る。

【００３７】上記の本実施の形態１の半導体検査装置を
用いた半導体装置１の解析手順を説明する。

【００３８】まず、解析対象である半導体装置１をロー
ディングチャンバ１７内のホルダ１３上に載置する。続
いて、真空排気系１９によりローディングチャンバ１７
内を所定の真空度になるまで排気した後、半導体装置１
を載置したホルダ１３をプロセスチャンバ１６内に導入
する。

【００３９】次に、半導体装置１の表面の解析箇所（配
線３）を荷電ビーム光学系１０の下部へ移動させた後、
配線３または配線３の端部に設けられたパッド４に荷電
ビーム５を照射する。この時、配線３またはパッド４か
ら発生する２次粒子９を２次粒子検出系１１により検出
し、その検出量を基に画像を形成し観察する。

【００４０】次に、図３に示すように、たとえば欠陥箇
所８を有する配線系の両側にある配線３またはパッド４
に２本のプローブ２（第１プローブ、第２プローブ）を
接触させる。この時、前記プローブ２のうちの１本は接
地させ、他の一本は増幅器７と接続する。

【００４１】次いで、半導体装置１の表面に荷電ビーム
５を照射および走査することで、配線３に荷電ビーム５
を吸収させる。この時、増幅器７と接続されたプローブ
２により配線３が吸収した荷電ビーム５（電流）を検出
し、その検出した電流を増幅器７にて増幅する。増幅さ
れた電流は、回路系２３によりＡ／Ｄ変換を施すことに
より画像信号に変換された後、コンピュータ２４へ送信
され、コンピュータ２４の画面上で吸収画像６として表
示することができる。すなわち、配線３に吸収された電
流の電流値を基に吸収画像６を形成しているので、２次
粒子９の検出量を基に形成された画像では検出が困難だ
ったコンタクトホール内またはスルーホール内に存在す
る欠陥箇所８の検出、および配線３における断線と高抵
抗接続とを含む断線系欠陥を検出することが可能とな
る。

【００４２】荷電ビーム５の走査時において、配線３が
吸収する荷電ビーム５（電流）の大きさは変化する。そ
のため、吸収画像６に示される配線パターンは、欠陥箇
所８が存在する箇所を境に色調もしくは輝度が変化す
る。すなわち、吸収画像６より、欠陥箇所８の位置を視
覚的に確認することが可能となる。また、上記２次粒子
９の検出量を基に形成された画像から他の欠陥箇所８を
検出する手段も併せて用ることにより、さらに多種の欠
陥箇所８を検出することが可能となる。これにより、半
導体装置１の不良解析に要する時間を短縮することがで
きる。

【００４３】次に、半導体装置１の表面上の欠陥箇所８
が検出された領域に、ガスノズル系１２よりガスを供給
しつつ荷電ビーム５を照射して、欠陥箇所８が存在する
ことを示すマークを形成する。これにより、後の解析工
程において、この欠陥箇所へのアクセスを容易にするこ
とができる。

【００４４】次に、同一の半導体装置１の表面におい
て、別の解析箇所がある場合には、その解析箇所を荷電
ビーム光学系１０の下部へ移動し、上記欠陥箇所８の検
出工程と同様の工程により解析を行う。別の解析箇所が
ない場合には、プロセスチャンバ１６内のゲートバルブ
１８近くに設けられたローディング位置へホルダ８を移
動した後、プロセスチャンバ１６内およびローディング
チャンバ１７内の真空度を確認する。続いて、真空排気
系１９によりローディングチャンバ１７内を所定の真空
度になるまで排気した後、ホルダ８をローディングチャ
ンバ１７へ搬出する。

【００４５】その後、ローディングチャンバ１７を大気
圧にリークした後、上記解析の終了した半導体装置１を
ローディングチャンバ１７より取り出し、その半導体装
置１を次の解析工程へ移送することができる。

【００４６】（実施の形態２）図４は、本実施の形態２
の半導体検査装置の要部の構成を示す説明図である。

【００４７】本実施の形態２の半導体検査装置は、前記
実施の形態１の半導体検査装置の構成（図１および図２
参照）に加えて、プローブ２が接触している検査対象の
配線３の他の端部にプローブ２Ａ（第２プローブ）を接
触させる。このプローブ２Ａは、可変抵抗Ｒｅを介して
接地されている。荷電ビーム５により配線３に注入さ
れ、配線３よりプローブ２に流入する電流は、電流計３
１によって計測することができる。なお、検査対象がト
ランジスタ回路の場合には、プローブ２Ａと同様のプロ
ーブを用い、そのプローブをプローブ２Ａと同様に可変
抵抗を介して接地させることにより、トランジスタのゲ
ートソースおよびドレイン（もしくはベース、エミッタ
およびコレクタ）に対応させることができる。

【００４８】解析対象の配線３中に、欠陥部抵抗Ｒｄ
（欠陥箇所８）が存在する場合には、その欠陥部抵抗Ｒ
ｄの両端での電流変化量が吸収画像６（図１参照）のコ
ントラスト変化に対応する。この時、本発明者らが計算
した結果によれば、配線３に流入する電流値を１ｎＡと
し、配線３の配線抵抗を１ＭΩとすると、可変抵抗Ｒｅ
の抵抗値に対する欠陥部抵抗Ｒｄの両端での電流変化量
は、欠陥部抵抗Ｒｄが１ＴΩ、１ＧΩ、１ＭΩおよび１
ｋΩの場合において可変抵抗Ｒｅが小さくなるに従って
欠陥部抵抗Ｒｄの両端での電流変化量が大きくなること
がわかった（図５）。すなわち、欠陥部抵抗Ｒｄがどの
ような値であっても、可変抵抗Ｒｅが小さくなるに従っ
て欠陥部抵抗Ｒｄの両端での電流変化量が大きくなるこ
とがわかった。それにより、可変抵抗Ｒｅを介して接地
されたプローブ２Ａを用い、配線３に流れる電流を検出
するプローブ２とは逆側に電荷を逃がす経路を設けるこ
とにより、欠陥部抵抗Ｒｄ（欠陥箇所８）の抵抗値が低
い場合においても、その欠陥部抵抗Ｒｄ（欠陥箇所８）
を吸収画像６のコントラスト変化として検出することが
可能となる。なお、欠陥部抵抗Ｒｄが小さくなるに従っ
て、配線３の配線抵抗に欠陥部抵抗Ｒｄが埋没していく
ため、欠陥部抵抗Ｒｄの両端での電流変化の幅も小さく
なる。

【００４９】本実施の形態２の半導体検査装置を用いた
半導体装置１（図１〜図３参照）の解析手順は、前記実
施の形態１の半導体検査装置を用いた場合の半導体装置
１の解析手順に加えて、プローブ２が接触している検査
対象の配線３において、欠陥部抵抗Ｒｄ（欠陥箇所８）
についてプローブ２と対向する側にプローブ２Ａを接触
させる。また、プローブ２Ａは接地され、配線３よりプ
ローブ２へ流入した荷電ビーム５の電流を接地電位へと
逃がすものである（図６）。

【００５０】配線３中における欠陥部抵抗Ｒｄ（欠陥箇
所８）を検出する手順については、前記実施の形態１の
場合（図１〜図３参照）と同様である。ここで、本発明
者らは、本実施の形態２における欠陥部抵抗Ｒｄ（欠陥
箇所８）を検出する手順を回路図（図７（ａ）および図
７（ｂ））で示した。図７中においては、荷電ビーム５
を直流電源Ｖ１で示し、プローブ２に流入する電流を電
子流ｅ１で示している。また、配線３の長さをＬとし、
直流電源Ｖ１から配線３への電子流の流入位置（荷電ビ
ーム５の照射位置）とプローブ２の接触位置との間の距
離をｘとしている。

【００５１】本発明者らは、上記回路図において、配線
３の配線抵抗を１ＭΩとし、欠陥部抵抗Ｒｄ（欠陥箇所
８）の位置を配線３の中央とし、直流電源Ｖ１を１ｎＡ
の電子流を出力する電流源とした際に、欠陥部抵抗Ｒｄ
（欠陥箇所８）および可変抵抗Ｒｅをパラメータとし
て、プローブ２に流入する電子流ｅ１を計算した。その
結果、可変抵抗Ｒｅが１０ＧΩの場合（図８）におい
て、欠陥部抵抗Ｒｄが１００ＭΩの場合に、上記配線３
への電子流の流入位置が欠陥部抵抗Ｒｄの存在する位置
となる前後での電子流ｅ１の変化は小さいが、可変抵抗
Ｒｅが１ＭΩの場合（図９）には電子流ｅ１の変化はそ
の大きくなり、可変抵抗Ｒｅが１００Ωの場合（図１
０）にはさらに大きくなることがわかった。すなわち、
本実施の形態２の半導体検査装置においては、可変抵抗
Ｒｅを適当な大きさに設定し、配線３よりプローブ２Ａ
へ流入した荷電ビーム５の電流を接地電位へと逃がすこ
とにより、前記実施の形態１の半導体検査装置を用いた
場合よりも抵抗値の小さい欠陥部抵抗Ｒｄ（欠陥箇所
８）を検出することが可能となる。

【００５２】また、図１１に示すように、配線３中に２
個の欠陥部抵抗Ｒｄ１、Ｒｄ２（欠陥箇所８）が存在す
る場合には、まず、上記の欠陥部抵抗Ｒｄ（欠陥箇所
８）を検出する手順と同様の手順により吸収画像６を得
ることにより、欠陥部抵抗Ｒｄ１、Ｒｄ２の位置を確認
する。

【００５３】続いて、配線３中のＡ点（第１位置）に荷
電ビーム５を照射した際のプローブ２に流入する電流値
を電流計３１によって計測する。この場合、プローブ２
に流入する電流は、欠陥部抵抗Ｒｄ１、Ｒｄ２を通らず
にプローブ２へ流入することになる。

【００５４】次に、荷電ビーム５を欠陥部抵抗Ｒｄ１と
欠陥部抵抗Ｒｄ２との間のＢ点（第２位置）に照射す
る。この状況下で、プローブ２に流入する電流値がＡ点
に荷電ビーム５を照射した場合の半分となるように可変
抵抗Ｒｅを調整すると、欠陥部抵抗Ｒｄ２に可変抵抗Ｒ
ｅを加えた抵抗値と欠陥部抵抗Ｒｄ１の抵抗値とが等し
くなる。同様に、荷電ビーム５を欠陥部抵抗Ｒｄ２と可
変抵抗Ｒｅとの間のＣ点に照射した状況下で、プローブ
２に流入する電流値がＡ点に荷電ビーム５を照射した場
合の半分となるように可変抵抗Ｒｅを調整すると、欠陥
部抵抗Ｒｄ１に欠陥部抵抗Ｒｄ２を加えた抵抗値と可変
抵抗Ｒｅの抵抗値とが等しくなる。これらの結果から、
欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を算出することが可
能となる。なお、配線３中に３個以上の欠陥部抵抗が存
在する場合においても、上記の手順と同様の手順により
各欠陥部抵抗の抵抗値を算出することが可能である。

【００５５】配線３が一定の配線抵抗を有する場合に
は、プローブ２の接触位置から欠陥部抵抗Ｒｄ１までの
配線長、欠陥部抵抗Ｒｄ１から欠陥部抵抗Ｒｄ２までの
配線長および欠陥部抵抗Ｒｄ２からプローブ２Ａの接触
位置までの配線長を上記吸収画像６より測定する。続い
て、これらの配線長より各区間の配線抵抗値を求める。
そして、上記した欠陥部抵抗Ｒｄ１、Ｒｄ２の抵抗値を
算出する段階において、その配線３の各区間の配線抵抗
値を考慮して可変抵抗Ｒｅの抵抗値を調整し、計算に補
正をかけることによって、欠陥部抵抗Ｒｄ１、Ｒｄ２の
抵抗値を算出することが可能となる。

【００５６】なお、上記したように、本実施の形態２に
おいては、可変抵抗Ｒｅを調整してプローブ２が検出す
る電流値を変化させることにより、欠陥部抵抗Ｒｄ１、
Ｒｄ２の抵抗値を算出する場合について例示したが、他
の手順によっても算出することができる。

【００５７】たとえば、まず２本のプローブ２、２Ａを
用いて欠陥部抵抗Ｒｄ１、Ｒｄ２の合計の抵抗値を求め
る。次に、荷電ビーム５の照射位置に対応してプローブ
１へ流入する電流値を計測する。続いて、上記吸収画像
６よりプローブ２の接触位置から欠陥部抵抗Ｒｄ１まで
の配線長およびプローブ２の接触位置から欠陥部抵抗Ｒ
ｄ２までの配線長を求め、それぞれに対応した配線抵抗
値を算出する。その後、上記の工程により求めた欠陥部
抵抗Ｒｄ１、Ｒｄ２の合計の抵抗値、プローブ１へ流入
する電流値および配線抵抗値を基に計算式を構築し、こ
の計算式より欠陥部抵抗Ｒｄ１、Ｒｄ２を算出すること
ができる。

【００５８】（実施の形態３）図１２は、本実施の形態
３の半導体検査装置の構成を示す説明図である。

【００５９】本実施の形態３の半導体検査装置は、前記
実施の形態１の半導体検査装置の構成（図１および図２
参照）に加えて、プローブ２が接触している検査対象の
配線３の他の端部にプローブ２Ｂ（第２プローブ）を接
触させる。プローブ２、２Ｂは、切替器３３（切替手
段）を介して増幅器７に電気的に接続されている。この
切替器３３を設けることにより、増幅器７に導入する電
流信号をプローブ２もしくはプローブ２Ｂの所望の側に
切り替えることができる（図１２）。

【００６０】本実施の形態３の半導体検査装置を用いた
半導体装置１（図１〜図３参照）の解析手順は、まず切
替器３３のスイッチをプローブ２側に接続する。続い
て、前記実施の形態１において図３を用いて説明した工
程と同様の工程により、プローブ２が検出した電流を画
像信号に変換し吸収画像６を形成する。次に、切替器３
３のスイッチをプローブ２Ｂ側に接続した後、上記吸収
画像６を形成した工程と同様の工程により吸収画像６Ｂ
（第２画像）を形成する。ここで、上記プローブ２とプ
ローブ２Ｂとは、欠陥部抵抗Ｒｄを挟んで配線３の両端
に接触しているので、吸収画像６と吸収画像６Ｂとは、
そのコントラストが反転し、相補的な関係になる。

【００６１】欠陥部抵抗Ｒｄの抵抗値が小さい場合に
は、吸収画像６および吸収画像６Ｂにおいて、欠陥部抵
抗Ｒｄの前後でコントラストの変化が不明確な場合があ
る。そこで、本実施の形態２においては、上記吸収画像
６および吸収画像６Ｂに画像処理を施し、それぞれのコ
ントラストを強調する。その後、画像処理が施された吸
収画像６および吸収画像６Ｂの差分を画像計算により求
め、この求めた結果から、さらにコントラストが強調さ
れた差分画像６Ｃ（第３画像）を得る。このようにして
形成された差分画像６Ｃにおいては、抵抗値が小さい欠
陥部抵抗Ｒｄの前後でもコントラストの変化を明確にす
ることができる。すなわち、差分画像６Ｃを得ることに
より、欠陥部抵抗Ｒｄの抵抗値が小さい場合でも、配線
３における欠陥部抵抗Ｒｄの位置の確認を容易にするこ
とが可能となる。

【００６２】また、前記実施の形態２において図５に示
したような配線３中に複数の欠陥部抵抗が存在する場合
には、プローブ２またはプローブ２Ｂから見て最初の欠
陥部抵抗の抵抗値が高いと、吸収画像６または吸収画像
６Ｂにおいては、後の欠陥部抵抗に進むに従って、その
前後でのコントラスト変化が小さくなっていく。しかし
ながら、本実施の形態３においては、上記したように吸
収画像６および吸収画像６Ｂに画像処理を施し、それぞ
れのコントラストを強調し、それらの差分からさらにコ
ントラストが強調された差分画像６Ｃを得ることにより
欠陥部抵抗の位置を確認する。すなわち、配線３中に複
数の欠陥部抵抗が存在する場合においても、各欠陥部抵
抗の存在する位置を顕在化することができる。

【００６３】なお、本実施の形態３においては、コント
ラストが強調された差分画像６Ｃを得ることにより欠陥
部抵抗Ｒｄの位置を検出する手段について例示したが、
吸収画像６および吸収画像６Ｂに画像処理を施し、それ
ぞれの輪郭を強調した後に差分を求め、この求めた結果
からさらに輪郭が強調された画像を得て観察することに
より欠陥部抵抗Ｒｄの位置を検出してもよい。

【００６４】（実施の形態４）図１３は、本実施の形態
４の半導体検査装置の構成を示す説明図である。

【００６５】前記実施の形態３においては、増幅器７に
接続されるプローブ（図１２参照）を切替器３３（図１
２参照）によって切替えていたが、本実施の形態４の半
導体検査装置においては、切替器３３を用いずに、プロ
ーブ２、２Ｂのそれぞれに１個ずつ増幅器７を接続する
ものである。このような本実施の形態４の半導体検査装
置を用いた半導体装置１（図１〜図３参照）の解析にお
いては、１回の荷電ビーム５による配線３の走査で、プ
ローブ２、２Ｂそれぞれへ流入した電流値を基に吸収画
像６、６Ｂを得ることができる。なお、本実施の形態４
の半導体検査装置においては、プローブ２、２Ｂそれぞ
れへ流入した電流値を吸収画像６、６Ｂに変換する画像
化回路基板（図示は省略）が、増幅器７と吸収画像６、
６Ｂとの間に設けられている。

【００６６】その後、前記実施の形態３において図１２
を用いて説明した工程と同様の工程により、差分画像６
Ｃを得ることができる。

【００６７】上記のような本実施の形態４の半導体検査
装置によれば、荷電ビーム５による配線３の走査は１回
で済むので、配線３における欠陥部抵抗Ｒｄを解析する
時間を短縮することができる。

【００６８】また、荷電ビーム５による配線３の走査は
１回で済むことから、多数解の荷電ビームの照射によっ
て半導体装置１にダメージを与えてしまうことを防ぐこ
とができる。特に、荷電ビーム５として、電子ビームで
はなく集束イオンビームを用いた場合には、その粒子が
大きいことから半導体装置１の表面がスパッタリングさ
れダメージを負う場合があるが、本実施の形態４の半導
体検査装置においては、荷電ビーム５による配線３の走
査は１回であるから、その半導体装置１のスパッタリン
グによるダメージを低減できる。

【００６９】さらに、荷電ビーム５がＧａ（ガリウム）
イオンからなる集束イオンビームであった場合には、金
属イオンであるＧａイオンが半導体装置１の表面から打
ち込まれて半導体装置１の表面を汚染する（配線間を短
絡させる）ことにより、半導体装置１の表面に電流リー
クを発生させて欠陥部抵抗Ｒｄの解析を困難にしてしま
う場合がある。しかしながら、本実施の形態４の半導体
検査装置においては、荷電ビーム５による走査は１回の
みであるので、Ｇａイオンの半導体装置１の表面への打
ち込みを低減することができる。

【００７０】なお、本実施の形態４においても、コント
ラストが強調された差分画像６Ｃを得ることにより欠陥
部抵抗Ｒｄの位置を検出する手段について例示したが、
吸収画像６および吸収画像６Ｂに画像処理を施し、それ
ぞれの輪郭を強調した後に差分を求め、この求めた結果
からさらに輪郭が強調された画像を得て観察することに
より欠陥部抵抗Ｒｄの位置を検出してもよい。

【００７１】（実施の形態５）本実施の形態５の半導体
検査装置は、たとえば相補ＭＯＳ（ＣＭＯＳ；Compleme
ntary Metal Oxide Semiconductor）回路を有する半導
体装置の解析に適用するものであり、図１４は、その構
成を示す説明図である。

【００７２】本実施の形態５の半導体検査装置は、図１
４に示すように、前記実施の形態１の半導体検査装置に
て用いた荷電ビーム光学系１０（図２参照）を、電子ビ
ーム光学系１０Ａ（荷電ビーム機構）および集束イオン
ビーム光学系１０Ｂ（荷電ビーム機構）の２個の光学系
に置き換えたものである。なお、増幅器７および回路系
２３は、前記実施の形態３において図１２を用いて説明
した切替器３３（図１４中での図示は省略）を用いて、
ＣＭＯＳ回路の電源側（ｐチャネル型（第１導電型）Ｍ
ＩＳＦＥＴ（第１ＭＩＳＦＥＴ）側）および基板側（ｎ
チャネル型（第２導電型）ＭＩＳＦＥＴ（第２ＭＩＳＦ
ＥＴ）側）の所望の側に、その電気的接続が切替えられ
るようになっている。また、切替器３３を用いる代わり
に、前記実施の形態４において図１３を用いて説明した
ような、ＣＭＯＳ型ＭＩＳＦＥＴの電源側および基板側
のそれぞれに増幅器７および回路系２３を電気的に接続
する構成としてもよい。プローブ２が検出した電流は、
増幅器７をによって増幅された後、回路系２３によって
画像化され、コンピュータ２４によってその画像は表示
される。

【００７３】上記集束イオンビーム光学系１０Ｂが発す
る集束イオンビームのイオン源としては、希ガス（Ｈ
（水素）またはＨｅ（ヘリウム）など）の電界放射型イ
オン源を用いる。そのため、たとえば集束イオンビーム
がＧａイオンである場合に比べてその粒子が小さいの
で、半導体装置１の表面のスパッタリングによるダメー
ジを低減することができる。また、イオン源として希ガ
スを用いた場合には、Ｇａイオンである場合に比べてそ
の粒子が小さくなることから、Ｇａイオンの場合よりも
集束イオンビームを微小な領域に集束させることができ
る。

【００７４】さらに、集束イオンビームがＧａイオンな
どの金属イオンである場合には、その金属イオンが半導
体装置１の表面から打ち込まれることに起因する半導体
装置１の表面の金属汚染（配線間の短絡）が懸念される
が、本実施の形態５の半導体検査装置においては、集束
イオンビームのイオン源として希ガスのイオン源を用い
るので、半導体装置１の表面の金属汚染を防ぐことがで
きる。

【００７５】図１５（ａ）に示すように、半導体装置１
において、解析対象のＣＭＯＳ回路の電源側に当るｐチ
ャネル型ＭＩＳＦＥＴのゲート電極３５Ｐに生じたリー
クを解析する場合には、負の極性（第１極性）を有する
電子ビームである荷電ビーム５Ａ（第１荷電ビーム）か
らの電子流ｅ１は、そのリークの生じた位置よりゲート
電極３５Ｐへ流入し、ｎ型ウェル３６Ｎおよびｐ型半導
体領域３７ＰからなるＰＮ接合部を順方向で流れる。そ
のため、その電子流ｅ１をプローブ２により検出し、プ
ローブ２が検出した電子流ｅ１を増幅器７により増幅す
ることができる。つまり、コンピュータ２４に表示され
る画像により、ゲート電極３５Ｐにおけるリークの生じ
ている位置を特定することができる。

【００７６】一方、図１５（ｂ）に示すように、解析対
象のＣＭＯＳ回路の基板側に当るｎチャネル型ＭＩＳＦ
ＥＴのゲート電極３５Ｎに生じたリークを解析する場合
においては、そのリークの生じた位置からゲート電極３
５Ｎに流入した荷電ビーム５Ａからの電子流ｅ１は、ｐ
型ウェル３６Ｐおよびｎ型半導体領域３７ＮからなるＰ
Ｎ接合部に逆方向で進入することになる。そのため、電
子流ｅ１は、ＰＮ接合部にて停止してしまい、プローブ
２にて検出することができなくなる。つまり、ゲート電
極３５Ｎにおけるリークの生じている位置を特定するこ
とができなくなる。

【００７７】そこで、図１５（ｃ）に示すように、電子
ビームである荷電ビーム５Ａを正の極性（第２極性）を
有する集束イオンビームである荷電ビーム５Ｂ（第２荷
電ビーム）に変える。この場合、正電荷をゲート電極３
５Ｎに与えることになるので、荷電ビーム５Ｂの照射に
よりリークの生じた位置からゲート電極３５Ｎに流入し
た電流Ｉ１は、ｐ型ウェル３６Ｐおよびｎ型半導体領域
３７ＮからなるＰＮ接合部を流れることができる。これ
により、そのＰＮ接合部を通過した電流Ｉ１をプローブ
２により検出し、プローブ２が検出した電流Ｉ１を増幅
器７により増幅することができるようになる。その結
果、コンピュータ２４に表示される画像により、ゲート
電極３５Ｎにおけるリークの生じている位置を特定する
ことが可能になる。

【００７８】本実施の形態５の半導体検査装置を用いた
半導体装置１の解析手順は、まず、たとえばプラズマエ
ッチング法などによって半導体装置１の表面の絶縁膜を
除去することにより、解析対象のＣＭＯＳ回路をなす配
線を露出させる。

【００７９】次に、電子ビーム光学系１０Ａにより荷電
ビーム５Ａを半導体装置１の所定の解析領域（配線（第
２配線））に照射し、ゲート電極３５Ｐへ流入した電流
（電子流ｅ１）をＣＭＯＳ回路の電源側（ｐチャネル型
ＭＩＳＦＥＴ側）の配線（第１配線）もしくはパッド
（図示は省略）に接触させたプローブ２にて検出する。
続いて、そのプローブ２が検出した電流の電流値（第１
電流値）を増幅器７により増幅した後、回路系２３によ
って画像化し、コンピュータ２４によって表示する。そ
の後、コンピュータ２４によって表示された画像によ
り、ゲート電極３５Ｐにおけるリークの生じている位置
を確認する。

【００８０】次に、集束イオンビーム光学系１０Ｂ荷電
ビーム５Ａを半導体装置１の所定の解析領域（配線（第
４配線））に照射し、ゲート電極３５Ｎへ流入した電流
Ｉ１をＣＭＯＳ回路の基板側（ｎチャネル型ＭＩＳＦＥ
Ｔ側）の配線（第３配線）もしくはパッド（図示は省
略）に接触させたプローブ２にて検出する。続いて、そ
のプローブ２が検出した電流Ｉ１の電流値（第２電流
値）を増幅器７により増幅した後、回路系２３によって
画像化し、コンピュータ２４によって表示する。その
後、コンピュータ２４によって表示された画像により、
ゲート電極３５Ｎにおけるリークの生じている位置を確
認する。

【００８１】ところで、図１５（ａ）および図１５
（ｂ）に示した場合において、電子ビームである荷電ビ
ーム５Ａの加速電圧が所定の大きさより大きくなると、
荷電ビーム５Ａの照射量に比べて、その照射位置から放
出される２次電子量が多くなる。つまり、ゲート電極３
５Ｎもしくはゲート電極３５Ｐに正電荷が流入する状況
と同様の状況になる。また、ゲート電極３５Ｎとゲート
電極３５Ｐとは電気的に接続していることから、ゲート
電極３５Ｐに生じたリークを解析する場合において、荷
電ビーム５Ａの照射量に比べて放出される２次電子量が
多くなると、ｎ型ウェル３６Ｎおよびｐ型半導体領域３
７ＰからなるＰＮ接合部を電子流ｅ１が流れない状態と
なり、上記リークの解析が困難となる。一方、ゲート電
極３５Ｎに生じたリークを解析する場合において、荷電
ビーム５Ａの照射量に比べて放出される２次電子量が多
くなると、図１５（ｃ）に示したような、電流Ｉ１がｐ
型ウェル３６Ｐおよびｎ型半導体領域３７ＮからなるＰ
Ｎ接合部を流れる状況と同様の状況を作り出すことにな
る。すなわち、集束イオンビーム光学系１０Ｂ（図１４
参照）を用いずに、電子ビーム光学系１０Ａのみを用
い、ゲート電極３５Ｐに生じたリークを解析する場合に
は、荷電ビーム５Ａを所定値より小さな加速電圧（第１
加速電圧）とし、ゲート電極３５Ｎに生じたリークを解
析する場合には荷電ビーム５Ａを所定値より大きな加速
電圧（第２加速電圧）とすることにより、それらリーク
位置の解析を行うことができる。これにより、集束イオ
ンビーム光学系１０Ｂを省略できるので、本実施の形態
５の半導体検査装置の構成を簡略化することができる。

【００８２】上記のように本実施の形態５の半導体検査
装置を用いることにより、ＣＭＯＳ回路が有するｐチャ
ネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴの
双方のゲート電極について、リークの生じた位置を解析
することが可能となる。

【００８３】（実施の形態６）図１６は、本実施の形態
６の半導体検査装置の構成を示す説明図である。

【００８４】本実施の形態６の半導体検査装置は、前記
実施の形態５の半導体検査装置の構成（図１４参照）に
おけるプローブ２をプローブカード４０に置き換えたも
のである。このプローブカード４０は、半導体装置１へ
の電源の供給を行い、さらに半導体装置１との間で各種
信号の入出力を行うものである。

【００８５】本実施の形態６においては、半導体ウェハ
の状態である半導体装置１は、電源が供給される系統
（以下、電源系統と略す）を複数有し、各電源系統に対
応するアース（接地）ラインを有するものとする。ま
た、各電源系統は、半導体装置１内においてさらに複数
のブロックに区分けされていてもよい。プローブカード
４０は、電源系統に流れる電流を検出する複数のプロー
ブを有し、これら複数のプローブは上記の各電源系統お
よびアースラインと接触している。これら複数のプロー
ブにより検出された電流は、それぞれに対応した複数の
配線４１により増幅器７（図１４参照）へ送られる。

【００８６】切替・接続器４２は、その内部に増幅器７
および回路系２３（図１４参照）を含み、増幅器７を上
記複数の配線４１のうちの適当なものに接続する機能を
有する。

【００８７】ステージ系１４Ａは、プローブカード４０
が有するプローブを半導体装置１に接触させる機構（Ｚ
ステージ）およびプローブカード４０によるプロービン
グを自動化する機構（ＸＹステージ）からなり、プロー
ブと半導体装置１との接触および半導体装置１をプロー
ブからの退避を連動させる自動プロービング機能を有す
る。

【００８８】コントローラ４３は、ＣＡＤ（Computer A
ided Design）ナビゲーション機能を有し、コンピュー
タ２４に半導体装置１が有する配線のレイアウトデータ
を表示させる。

【００８９】本実施の形態６の半導体検査装置を用いた
半導体装置１の解析手順は、前記実施の形態５の場合と
同様に、まず解析対象のＣＭＯＳ回路をなす配線を露出
させる。

【００９０】次に、半導体ウェハの状態である半導体装
置１内の所定の半導体チップ取得位置が、プローブカー
ド４０の下部へ来るようにステージ系１４Ａを操作す
る。

【００９１】次に、切替・接続器４２を制御することに
より、上記配線４１の中から適当なものを選択すること
により、解析対象のＭＩＳＦＥＴのゲート電極と電気的
に接続している上記電源系統と接触しているプローブ、
またはその電源系統に対応するアースラインと接触して
いるプローブを増幅器７に電気的に接続する。すなわ
ち、電源系統からの検査に観点を置いた解析とアースラ
イン（接地電位）からの検査に観点を置いた解析とを容
易に切替えることができる。

【００９２】次に、電子ビーム光学系１０Ａもしくは集
束イオンビーム光学系１０Ｂから、荷電ビーム５Ａ（図
１５参照）もしくは荷電ビーム５Ｂ（図１５参照）を半
導体装置１の所定の解析領域（配線）に照射し、上記電
源系統もしくはアースラインに流入した電流を上記プロ
ーブにて検出する。続いて、そのプローブが検出した電
流を増幅器７により増幅した後、回路系２３によって画
像化し、コンピュータ２４によって表示する。これによ
り、リークの生じているゲート電極と接続している配線
を確認できるので、コントローラ４３によりコンピュー
タ２４に表示された半導体装置１が有する配線のレイア
ウトデータと対比させることにより、リークの生じてい
るゲート電極およびその配線の位置関係を確認すること
ができる。

【００９３】次に、上記ゲート電極のリークの生じてい
る位置付近に、ガスノズル系（図示は省略）よりガスを
供給しつつ荷電ビームを照射して、リークが生じている
ことを示すマークを形成する。これにより、後の解析工
程において、この欠陥箇所へのアクセスを容易にするこ
とができる。

【００９４】次に、プローブカード４０を所定の位置に
退避させる。この後、半導体ウェハの状態である半導体
装置１の他のチップ取得位置について解析が必要な場合
には、そのチップ取得位置がプローブカード４０の下部
へ来るようにステージ系１４Ａを操作し、上記解析手順
と同様の手順により、そのチップ取得位置についても解
析を行う。

【００９５】所定の解析がすべて終了した後、半導体装
置１をローディングチャンバ１７へ搬出する。続いて、
半導体装置１をローディングチャンバ１７より取り出
し、その半導体装置１を次の解析工程へ移送することが
できる。

【００９６】上記のように本実施の形態６の半導体検査
装置を用いることにより、半導体ウェハの状態である半
導体装置１の解析において自動プロービングが可能にな
る。その結果、手動（マニュアル動作）でプロービング
を行う場合に比べて、半導体装置１の解析効率を向上す
ることができる。

【００９７】（実施の形態７）図１７は、本実施の形態
７の半導体検査装置を用いた半導体装置の解析手順を示
す説明図である。

【００９８】本実施の形態７の半導体検査装置は、ＣＭ
ＯＳ回路（第１回路）が含むｐチャネル型ＭＩＳＦＥＴ
およびｎチャネル型ＭＩＳＦＥＴの両方のチャネルが半
ば開いた、いわゆる中間電位状態となる欠陥を解析する
ものである。なお、本実施の形態７の半導体検査装置
は、前記実施の形態６の半導体検査装置の構成（図１６
参照）におけるコントローラ４３を省略したものであ
る。

【００９９】たとえば、図１７に示すように、電子ビー
ム光学系１０Ａ（図１６参照）から電子ビームである荷
電ビーム５Ａ（図１５参照）を半導体装置１の所定の解
析領域（配線）に照射する。この時、図１８に示すよう
に、ＣＭＯＳ回路の入力（ｉｎ）端子にｈｉｇｈの信号
（第１電位）が入力されるとｎチャネルはオンになり、
電流計３１Ａは電流の変化を検知する。一方、ｐチャネ
ルはオフになり電流を流さないので、電流計３１Ｂは電
流の変化を検知しない。また、ＣＭＯＳ回路の入力端子
にｌｏｗの信号（第２電位）が入力されるとｎチャネル
はオフになり電流を流さないので、電流計３１Ａは電流
の変化を検知しない。一方、ｐチャネルはオンになり、
電流計３１Ｂは電流の変化を検知する。

【０１００】ここで、ＣＭＯＳ回路を構成する配線もし
くはＭＩＳＦＥＴに短絡もしくは開放となる欠陥が生じ
ていると、ＣＭＯＳ回路に中間電位となる信号（第３電
位）が入力される場合がある。この時、電流計３１Ａお
よび電流計３１Ｂの両方が電流の変化を検知するので、
ｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦ
ＥＴの両方のチャネルが半ば開いた中間電位状態となっ
ていることを検知することができる。つまり、上記の短
絡もしくは開放となる欠陥を検知することができる。

【０１０１】ｎチャネル型ＭＩＳＦＥＴのソースもしく
はドレインと電気的に接続した電流計３１Ａおよびｐチ
ャネル型ＭＩＳＦＥＴのソースもしくはドレインと電気
的に接続した電流計３１Ｂの両方が電流の変化を検知し
た場合、前記実施の形態６の場合と同様の工程により、
プローブカード４０（図１６参照）が有するプローブに
より電流計３１Ａおよび電流計３１Ｂの両方に流入する
電流を検出する。

【０１０２】続いて、そのプローブが検出した電流を増
幅器７（図１６参照）により増幅した後、回路系２３
（図１６参照）によって画像化し、コンピュータ２４
（図１６参照）によって表示することができる。この
後、図１９に示すように、電流計３１Ａに流入する電流
値の変化を基に形成された画像４４Ａと電流計３１Ｂに
流入する電流値の変化を基に形成された画像４４Ｂとを
重ね合わせる。この時、上記した中間電位状態となって
いる箇所（欠陥箇所８）のみが、画像４４Ａ中および画
像４４Ｂ中の両方において明部として表示されるので、
画像４４Ａおよび画像４４Ｂの重ね合わせにより、中間
電位状態となっている箇所（欠陥箇所８）のみを明部と
して表示することができる。

【０１０３】さらに、この重ね合わせによりできた画像
にコントラスト調整などを施すことにより、中間電位状
態となっている箇所（欠陥箇所８）がさらに明瞭に表示
された画像Ｃを形成することができる。これにより、前
記実施の形態６において示したＣＡＤナビゲーション機
能を有するコントローラ４３（図１６参照）を用いるこ
となく、コンピュータ２４の画面上において中間電位状
態となっている箇所（欠陥箇所８）を視覚的に確認する
ことができる。

【０１０４】（実施の形態８）本実施の形態８は、たと
えば規則的な配線パターンを有するＴＥＧ（Test Eleme
nt Group）における短絡欠陥箇所を検出するものであ
る。

【０１０５】たとえば、図２０に示すような櫛歯型ショ
ートチェックパターン４５Ａ、４５Ｂを有する半導体装
置において、櫛歯型ショートチェックパターン４５Ａ櫛
歯型ショートチェックパターン４５Ｂとの間に、図２０
（ａ）に示すような高抵抗短絡箇所４６Ａもしくは図２
０（ｂ）に示すような低抵抗短絡箇所４６Ｂが存在する
場合には、前記実施の形態１において例示した半導体検
査装置（図１〜図３参照）を用いて櫛歯型ショートチェ
ックパターン４５Ａ、４５Ｂの解析を行う場合を想定す
る。この時、吸収画像６（図１参照）中では、高抵抗短
絡箇所４６Ａもしくは低抵抗短絡箇所４６Ｂの抵抗値に
起因して、櫛歯型ショートチェックパターン４５Ａ、４
５Ｂの両方が明もしくは一方のみが暗となるが、櫛歯型
ショートチェックパターン４５Ａ、４５Ｂはそれぞれ全
体にわたって同一コントラストのパターン像となってし
まう。つまり、高抵抗短絡箇所４６Ａもしくは低抵抗短
絡箇所４６Ｂの位置を顕在化することができない。

【０１０６】そこで、本実施の形態８においては、上記
高抵抗短絡箇所４６Ａもしくは低抵抗短絡箇所４６Ｂの
位置を顕在化するために以下のような方法を用いる。

【０１０７】まず、プローブ２を櫛歯型ショートチェッ
クパターン４５Ａ、４５Ｂに接触させてから、コンピュ
ータ２４の画面上で吸収画像６として表示するまでの工
程は、前記実施の形態１の場合と同様である（図２１
（ａ））。この段階において、短絡箇所４６（上記高抵
抗短絡箇所４６Ａおよび低抵抗短絡箇所４６Ｂを含む）
が低抵抗短絡箇所４６Ｂである場合には、櫛歯型ショー
トチェックパターン４５Ａ、４５Ｂのパターンおよび短
絡箇所４６は、吸収画像６中においてすべて明として表
示されるため、短絡箇所４６を検出することはできな
い。

【０１０８】次に、荷電ビーム５（図１〜図３参照）の
走査領域４７において、吸収画像６中で明として表示さ
れる配線の存在する部分にマスキング４８（マスキング
層）を施す（図２１（ｂ））。櫛歯型ショートチェック
パターン４５Ａ、４５ＢがＴＥＧパターンである場合に
は、一般に配線は一定間隔で形成されているので、コン
ピュータ２４にて最初の配線（マスキング領域）を指定
し、さらに配線間の間隔を指定することによって、後の
工程において荷電ビーム５を効果良く走査することがで
ききる。

【０１０９】次に、マスキング４８が施されていない領
域（第１領域）に、荷電ビーム５を走査するための走査
線４９を設定する（図２１（ｃ））。なお、図２１
（ｃ）中においては、走査線４９をわかりやすくするた
めに、マスキング４８の図示は省略している。続いて、
その走査線４９に沿って荷電ビーム５を走査し、前記吸
収画像６と同様の吸収画像（第４画像（図示は省略））
を形成する。この時、マスキング４８が施されていない
領域には配線が存在しないことから、短絡箇所４６のみ
に電流（第１電流）は流れ込むことになる。すなわち、
その吸収画像中において、短絡箇所４６のみを明として
表示することができる。

【０１１０】次に、上記吸収画像に擬似カラー処理を施
した後、その吸収画像と上記吸収画像６とを重ね合わせ
る。これにより、櫛歯型ショートチェックパターン４５
Ａ、４５Ｂのパターン中における短絡箇所４６の位置を
顕在化することができる。

【０１１１】次に、前記実施の形態１の場合と同様に、
顕在化した短絡箇所４６付近にガスノズル系１２（図２
参照）よりガスを供給しつつ荷電ビーム５を照射して、
短絡箇所４６（実施の形態１においては欠陥箇所８）が
存在することを示すマークを形成する。その後の工程
は、前記実施の形態１と同様である。

【０１１２】上記のような本実施の形態８の短絡箇所４
６の解析工程によれば、ＴＥＧのように配線が一定間隔
で形成されている配線パターンにおいて、断線もしくは
高抵抗接続による欠陥箇所８の他に、配線間の短絡箇所
４６も検出することが可能となる。

【０１１３】また、前記実施の形態６において示したＣ
ＡＤナビゲーション機能を有するコントローラ４３を併
用することにより、たとえばロジック回路などのような
複雑な配線パターンに対しても、上記走査線４９と同様
の走査線を設定することが可能となる。すなわち、複雑
な配線パターンについても配線間の短絡箇所を検出する
ことが可能となる。さらに、複雑な配線パターンについ
ての解析時において、荷電ビーム５の照射の不要な領域
へのビーム照射を低減できるので、配線パターンに与え
るビーム照射によるダメージを低減することができる。

【０１１４】（実施の形態９）図２２は、本実施の形態
９の半導体検査装置の構成およびそれを用いた半導体装
置の解析手順を示す説明図である。

【０１１５】本実施の形態９の半導体検査装置は、前記
実施の形態１の半導体検査装置の構成（図１および図２
参照）に加えて、プローブ２が接触している検査対象の
配線３の他の端部にプローブ２Ｃ（第２プローブ）を接
触させるものである。また、プローブ２には、直流電源
５０（第１電源）より所定の正の電圧（第１電圧）が印
加されており、プローブ２Ｃには、直流電源５０Ｃ（第
２電源）より所定の負の電圧（第２電圧）が印加されて
いる。

【０１１６】欠陥部抵抗Ｒｄ（欠陥箇所８）が存在する
配線３の両端に直流電源５０、５０Ｃより所定の電圧を
印加すると、配線３は欠陥部抵抗Ｒｄから見てプローブ
２側では正の電位になり、プローブ２Ｃ側では負の電位
となる。この状況下において、負の電位となっている配
線３に荷電ビーム５を照射すると、配線３より放出され
る２次電子５１は配線３と反発することになり、配線３
より逃げていく。一方、正の電位となっている配線３と
引き付け合うことになるので、配線３に戻っていく。プ
ローブ２、２Ｃが検出する電流値は、この２次電子５１
の配線３からの逃げ量または配線３への戻り量に依存す
ることになる。さらに、プローブ２、２Ｃが検出する電
流のオフセットは、配線３の配線抵抗、欠陥部抵抗Ｒｄ
および直流電源５０、５０Ｃの電圧によって決定され
る。従って、プローブ２またはプローブ２Ｃが検出する
電流値の変化を画像化することにより、上記２次電子５
１を検出することにより形成する画像と同等の画像を形
成することが可能となる。

【０１１７】上記のような本実施の形態９の半導体検査
装置を用いた半導体装置１（図１〜図３参照）の解析手
順は、前記実施の形態１の半導体検査装置を用いた半導
体装置１の解析手順（図１〜図３参照）と同様である。
前記実施の形態１においては、荷電ビーム５の照射によ
り配線３に流入する電流値の変化をプローブ２により検
出することで吸収画像６を形成したが、本実施の形態９
においては、プローブ２が荷電ビーム５の照射により配
線３に流入する電流値の変化に加えて、上記２次電子５
１の配線３からの逃げ量または配線３への戻り量も検出
する。これにより、本実施の形態９の半導体検査装置
は、前記実施の形態１の半導体検査装置よりも欠陥部抵
抗Ｒｄ（欠陥箇所８）を検出する感度を向上することが
できる。

【０１１８】（実施の形態１０）本実施の形態１０は、
たとえば多層に配線が形成された半導体装置において、
下層の配線中の欠陥箇所を検出するものである。

【０１１９】図２３は、本実施の形態１０において解析
する半導体装置１Ａを、その解析対象の配線が形成され
た箇所について（ａ）、（ｂ）、（ｃ）および（ｄ）の
順に順次拡大して示したものである。

【０１２０】半導体装置１Ａには、多層に配線が形成さ
れているものとし、たとえば下層から順に配線Ｍ１、Ｍ
２、Ｍ３が形成されているとする。これら配線Ｍ１、Ｍ
２、Ｍ３は、それぞれ半導体装置１Ａの外周部に形成さ
れたリード５２（第１部材）のうち所定のものに電気的
に接続されている。解析対象の配線が電気的に接続され
たリード５２にはプローブ２が接触されており、このプ
ローブ２が検出した電流値は増幅器７により増幅され、
その後、コンピュータ２４の画面上に吸収画像６（図１
参照）として表示することができる。本実施の形態１０
の半導体検査装置のその他の構成は前記実施の形態１の
半導体検査装置（図１〜図３参照）と同様である。

【０１２１】たとえば、配線Ｍ３の下層に位置する配線
Ｍ２（第５配線）上に、層間絶縁膜の平坦化を目的とし
た格子状のダミーパターン５３が形成されている場合を
想定する。この時、配線Ｍ２の上層の層間絶縁膜および
保護膜などはプラズマエッチング法などを用いて予め除
去しておくものとする。ここで、配線Ｍ２について解析
を行うために配線Ｍ２へ荷電ビームを照射すると、ダミ
ーパターン５３中の開口部５４がいわゆるファラデーカ
ップと似た作用をするため、その荷電ビームの照射によ
り配線Ｍ２より放出された２次電子は半導体装置１Ａか
ら外部へ放出されない。そのため、その２次電子を検出
し、その検出量から配線Ｍ２の画像を形成する手段を用
いることはできない。

【０１２２】本実施の形態１０においては、たとえば前
記実施の形態１と同様に荷電ビームの照射により解析対
象の配線に流れた電流を検出することにより、上記吸収
画像６を形成する。そのため、荷電ビームが配線Ｍ２に
届く限りは配線Ｍ２の解析を行うことができる。すなわ
ち、配線Ｍ２とダミーパターン５３とが、図２４（ａ）
に示すような位置関係になっている場合、配線Ｍ２のう
ち、上部にダミーパターン５３が上部に存在する領域
は、荷電ビームが届かないために吸収画像６中において
コントラストをつけられないが、それ以外の領域につい
ては荷電ビームが届くのでコントラストをつけることが
できる。すなわち、図２４（ｂ）に示すように、配線Ｍ
２のみにコントラストをつけた吸収画像６を得ることが
できる。

【０１２３】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。

【０１２４】たとえば、前記実施の形態１〜９におい
て、解析対象の半導体装置として個々の半導体チップに
分割する前の半導体ウェハの状態であるものを例示した
が、半導体チップの状態であってもよい。

【０１２５】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。 （１）解析対象の配線を荷電ビームにて走査し、その配
線に流れる電流値の変化を検出することにより配線パタ
ーンの画像を形成するので、荷電ビームの照射により放
出される２次電子を検出することで配線パターンの画像
を形成する手段に比べて、抵抗値の低い欠陥箇所を検出
することができる。 （２）解析対象の配線を荷電ビームにて走査し、その配
線に流れる電流値の変化を検出することにより配線パタ
ーンの画像を形成するので、荷電ビームの照射により放
出される２次電子を検出することで配線パターンの画像
を形成する手段では検出できなかったコンタクトホール
内またはスルーホール内の欠陥箇所を検出することがで
きるようになる。 （３）解析対象の配線の両端に１本ずつプローブを接触
させ、その配線を荷電ビームにて走査し、両プローブが
検出する電流値よりそれぞれ配線パターンの画像を形成
し、それぞれの画像に画像処理を施すことによりコント
ラストを強調するので、配線中の欠陥箇所を確実に顕在
化することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体検査装置の
要部の構成を示す説明図である。

【図２】本発明の一実施の形態である半導体検査装置の
構成を示す説明図である。

【図３】本発明の一実施の形態である半導体検査装置に
よる欠陥箇所検出工程を示す説明図である。

【図４】本発明の他の実施の形態である半導体検査装置
の要部の構成を示す説明図である。

【図５】図４に示した半導体検査装置を用いた場合にお
ける電荷逃散側抵抗（可変抵抗）値と欠陥部の両端での
電流変化量との関係を示した説明図である。

【図６】図４に示した半導体検査装置を用いた解析手順
を示す説明図である。

【図７】（ａ）および（ｂ）は、それぞれ図４に示した
半導体検査装置を用いた解析手順を示す回路図である。

【図８】図４に示した半導体検査装置を用いた場合にお
いて、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）を
パラメータとして、荷電ビームを照射する位置と電流流
入量との関係を示す説明図である。

【図９】図４に示した半導体検査装置を用いた場合にお
いて、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）を
パラメータとして、荷電ビームを照射する位置と電流流
入量との関係を示す説明図である。

【図１０】図４に示した半導体検査装置を用いた場合に
おいて、欠陥部抵抗および電荷逃散側抵抗（可変抵抗）
をパラメータとして、荷電ビームを照射する位置と電流
流入量との関係を示す説明図である。

【図１１】図４に示した半導体検査装置を用いた半導体
装置の解析手順を示す説明図である。

【図１２】本発明の他の実施の形態である半導体検査装
置の構成を示す説明図である。

【図１３】本発明の他の実施の形態である半導体検査装
置の構成を示す説明図である。

【図１４】本発明の他の実施の形態である半導体検査装
置の構成を示す説明図である。

【図１５】（ａ）〜（ｃ）は、それぞれ図１４に示した
半導体検査装置を用いた半導体装置の解析手順を示す説
明図である。

【図１６】本発明の他の実施の形態である半導体検査装
置の構成を示す説明図である。

【図１７】本発明の他の実施の形態である半導体検査装
置を用いた半導体装置の解析手順を示す説明図である。

【図１８】本発明の他の実施の形態である半導体検査装
置を用いた半導体装置の解析時における、半導体検査装
置が検知した電流値変化から確認されるスタンバイ状態
となる欠陥を説明する説明図である。

【図１９】本発明の他の実施の形態である半導体検査装
置を用いた半導体装置の解析時における、欠陥箇所の顕
在化方法を示す説明図である。

【図２０】（ａ）および（ｂ）は、それぞれ櫛歯型ショ
ートチェックパターン間に存在する高抵抗短絡箇所もし
くは低抵抗短絡箇所を説明する説明図である。

【図２１】（ａ）〜（ｄ）は、本発明の他の実施の形態
である半導体装置の解析時における、欠陥箇所の顕在化
方法を示す説明図である。

【図２２】本発明の他の実施の形態である半導体検査装
置を用いた半導体装置の解析手順を示す説明図である。

【図２３】（ａ）〜（ｄ）は、本発明の他の実施の形態
である半導体検査装置を用いて解析される配線の構造を
順次拡大して示した説明図である。

【図２４】（ａ）および（ｂ）は、本発明の他の実施の
形態である半導体検査装置を用いて解析される配線付近
を拡大して示した平面図である。

【符号の説明】

１ 半導体装置 １Ａ 半導体装置 ２ プローブ（第１プローブ、第２プローブ） ２Ａ プローブ（第２プローブ） ２Ｂ プローブ（第２プローブ） ２Ｃ プローブ（第２プローブ） ３ 配線 ４ パッド ５ 荷電ビーム ５Ａ 荷電ビーム（第１荷電ビーム） ５Ｂ 荷電ビーム（第２荷電ビーム） ６ 吸収画像（第１画像） ６Ｂ 吸収画像（第２画像） ６Ｃ 差分画像（第３画像） ７ 増幅器（増幅手段） ８ 欠陥箇所 ９ ２次粒子 １０ 荷電ビーム光学系（荷電ビーム機構） １０Ａ 電子ビーム光学系（荷電ビーム機構） １０Ｂ 集束イオンビーム光学系（荷電ビーム機構） １１ ２次粒子検出系 １２ ガスノズル系 １３ ホルダ １４ ステージ系 １４Ａ ステージ系 １５ コントローラ １６ プロセスチャンバ １７ ローディングチャンバ １８ ゲートバルブ １９ 真空排気系 ２０ 架台 ２１ プローブ系 ２２ コントローラ ２３ 回路系（画像処理手段） ２４ コンピュータ（画像処理手段） ２５ 電源系 ３１ 電流計 ３１Ａ 電流計 ３１Ｂ 電流計 ３３ 切替器（切替手段） ３５Ｎ ゲート電極 ３５Ｐ ゲート電極 ３６Ｎ ｎ型ウェル ３６Ｐ ｐ型ウェル ３７Ｎ ｎ型半導体領域 ３７Ｐ ｐ型半導体領域 ４０ プローブカード ４１ 配線 ４２ 切替・接続器 ４３ コントローラ ４４Ａ 画像 ４４Ｂ 画像 ４４Ｃ 画像 ４５Ａ 櫛歯型ショートチェックパターン ４５Ｂ 櫛歯型ショートチェックパターン ４６ 短絡箇所 ４６Ａ 高抵抗短絡箇所 ４６Ｂ 低抵抗短絡箇所 ４７ 走査領域 ４８ マスキング（マスキング層） ４９ 走査線 ５０ 直流電源（第１電源） ５０Ｃ 直流電源（第２電源） ５１ ２次電子 ５２ リード（第１部材） ５３ ダミーパターン ５４ 開口部 ｅ１ 電子流 Ｉ１ 電流 Ｍ１ 配線 Ｍ２ 配線（第５配線） Ｍ３ 配線 Ｒｄ 欠陥部抵抗 Ｒｄ１ 欠陥部抵抗 Ｒｄ２ 欠陥部抵抗 Ｒｅ 可変抵抗 Ｖ１ 直流電源

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０１Ｒ 31/302 Ｇ０１Ｒ 31/28 Ｌ (72)発明者 真島 敏幸 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 野副 真理 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 2G003 AA02 AA10 AB18 AF03 AF08 AG03 AG06 AH05 AH10 2G011 AC04 AE02 AE03 2G014 AA02 AA03 AB51 AB59 AC07 AC10 AC11 AC14 AC15 2G132 AD15 AE16 AF13 AH03 AL12 4M106 AA01 AB01 BA01 BA02 BA03 CA16 DD10 DJ11 DJ23

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定の解析工程を含む半導体装置の製造
   方法であって、前記解析工程は、（ａ）解析を行う配線
   の一端部またはその端部に設けられたパッドに第１プロ
   ーブを接触させ、前記配線の他の端部またはその端部に
   設けられたパッドに第２プローブを接触させる工程、
   （ｂ）前記第１プローブと電流値を増幅する増幅手段と
   を電気的に接続し、前記第２プローブを接地する工程、
   （ｃ）前記配線に荷電ビームを照射および走査し、前記
   配線に前記荷電ビームを吸収させる工程、（ｄ）前記第
   １プローブにより前記配線が吸収した前記荷電ビームを
   検出し、検出した前記荷電ビームの電流値を前記増幅手
   段にて増幅する工程、（ｅ）前記（ｄ）工程にて増幅さ
   れた前記電流値をもとに、前記配線を表示する第１画像
   を形成する工程、を含むことを特徴とする半導体装置の
   製造方法。
2. 【請求項２】 所定の解析工程を含む半導体装置の製造
   方法であって、前記解析工程は、（ａ）解析を行う配線
   の一端部またはその端部に設けられたパッドに第１プロ
   ーブを接触させ、前記配線の他の端部またはその端部に
   設けられたパッドに第２プローブを接触させる工程、
   （ｂ）前記第１プローブと電流値を増幅する増幅手段と
   を電気的に接続し、前記第２プローブを可変抵抗を介し
   て接地する工程、（ｃ）前記配線に荷電ビームを照射お
   よび走査し、前記配線に前記荷電ビームを吸収させる工
   程、（ｄ）前記第１プローブにより前記配線が吸収した
   前記荷電ビームを検出し、検出した前記荷電ビームの電
   流値を前記増幅手段にて増幅する工程、（ｅ）前記
   （ｄ）工程にて増幅された前記電流値をもとに、前記配
   線を表示する第１画像を形成する工程、（ｆ）前記第１
   画像より前記配線中の欠陥箇所の位置を確認する工程、
   （ｇ）前記配線の所定の第１位置に所定の強度の荷電ビ
   ームを照射し、前記第１プローブが検出する電流値を測
   定する工程、（ｈ）前記配線の所定の第２位置に所定の
   強度の荷電ビームを照射し、前記可変抵抗を調節するこ
   とにより、前記第１プローブが検出する電流値が前記
   （ｇ）工程で測定した電流値の半分になるようにする工
   程、を含むことを特徴とする半導体装置の製造方法。
3. 【請求項３】 所定の解析工程を含む半導体装置の製造
   方法であって、前記解析工程は、（ａ）解析を行う配線
   の一端部またはその端部に設けられたパッドに第１プロ
   ーブを接触させ、前記配線の他の端部またはその端部に
   設けられたパッドに第２プローブを接触させる工程、
   （ｂ）前記第１プローブと電流値を増幅する増幅手段と
   を電気的に接続する工程、（ｃ）前記（ｂ）工程後、前
   記配線に荷電ビームを照射および走査し、前記配線に前
   記荷電ビームを吸収させる工程、（ｄ）前記第１プロー
   ブにより前記配線が吸収した前記荷電ビームを検出し、
   検出した前記荷電ビームの電流値を前記増幅手段にて増
   幅する工程、（ｅ）前記（ｄ）工程にて増幅された前記
   電流値をもとに、前記配線を表示する第１画像を形成す
   る工程、（ｆ）前記第２プローブと前記増幅手段とを電
   気的に接続する工程、（ｇ）前記（ｆ）工程後、前記配
   線に荷電ビームを照射および走査し、前記配線に前記荷
   電ビームを吸収させる工程、（ｈ）前記第２プローブに
   より前記配線が吸収した前記荷電ビームを検出し、検出
   した前記荷電ビームの電流値を前記増幅手段にて増幅す
   る工程、（ｉ）前記（ｈ）工程にて増幅された前記電流
   値をもとに、前記配線を表示する第２画像を形成する工
   程、（ｊ）前記第１画像および前記第２画像に対して所
   定の画像処理および画像計算を行うことにより、前記第
   １画像および前記第２画像より相対的にコントラストが
   強調された第３画像を形成する工程、を含むことを特徴
   とする半導体装置の製造方法。
4. 【請求項４】 所定の解析工程を含む半導体装置の製造
   方法であって、前記半導体装置は第１導電型の第１ＭＩ
   ＳＦＥＴおよび第２導電型の第２ＭＩＳＦＥＴを有し、
   前記解析工程は、（ａ）前記第１ＭＩＳＦＥＴと電気的
   に接続する所定の第１配線もしくは前記第１配線に設け
   られたパッドに第１プローブを接触させる工程、（ｂ）
   前記第１プローブと電流値を増幅する増幅手段とを電気
   的に接続する工程、（ｃ）前記第１ＭＩＳＦＥＴと電気
   的に接続する解析対象の第２配線に第１極性の第１荷電
   ビームを照射および走査し、前記第２配線に前記荷電ビ
   ームを吸収させる工程、（ｄ）前記（ｃ）工程により、
   前記第１配線に流れる電流を前記第１プローブにより検
   出し、検出した前記電流の第１電流値を前記増幅手段に
   て増幅する工程、（ｅ）前記（ｄ）工程にて増幅された
   前記第１電流値をもとに、前記第２配線を表示する第１
   画像を形成する工程、（ｆ）前記第２ＭＩＳＦＥＴと電
   気的に接続する所定の第３配線もしくは前記第３配線に
   設けられたパッドに第１プローブを接触させる工程、
   （ｇ）前記第２ＭＩＳＦＥＴと電気的に接続する解析対
   象の第４配線に第２極性の第２荷電ビームを照射および
   走査し、前記第４配線に前記荷電ビームを吸収させる工
   程、（ｈ）前記（ｇ）工程により、前記第３配線に流れ
   る電流を前記第１プローブにより検出し、検出した前記
   電流の第２電流値を前記増幅手段にて増幅する工程、
   （ｉ）前記（ｈ）工程にて増幅された前記第２電流値を
   もとに、前記第４配線を表示する第１画像を形成する工
   程、を含むことを特徴とする半導体装置の製造方法。
5. 【請求項５】 解析を行う配線へ荷電ビームの照射およ
   び走査を行う荷電ビーム機構と、前記配線に接触させる
   少なくとも２本のプローブと、前記プローブのうちの第
   １プローブと電気的に接続され電流値を増幅する増幅手
   段と、前記増幅手段と電気的に接続された画像処理手段
   と、前記配線における欠陥箇所近傍の所定の位置にマー
   クを形成するマーク形成手段とを有し、前記第１プロー
   ブは前記荷電ビームの前記配線への照射により前記配線
   に流れる電流を検出し、前記画像処理手段は前記第１プ
   ローブが検出した前記電流をもとに前記配線を表示する
   第１画像を形成し、前記第１画像より前記配線における
   欠陥箇所の位置を検出することを特徴とする半導体検査
   装置。