JP2718370B2 - 配線ショート箇所検出方法および配線ショート箇所検出装置 - Google Patents
配線ショート箇所検出方法および配線ショート箇所検出装置Info
- Publication number
- JP2718370B2 JP2718370B2 JP6177872A JP17787294A JP2718370B2 JP 2718370 B2 JP2718370 B2 JP 2718370B2 JP 6177872 A JP6177872 A JP 6177872A JP 17787294 A JP17787294 A JP 17787294A JP 2718370 B2 JP2718370 B2 JP 2718370B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- short
- laser beam
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は配線ショート箇所検出方
法および配線ショート箇所検出装置に関し、特にＬＳＩ
製造工程中の試験における半導体基板上に形成した電源
回路のレーザ照射による非接触解析手法を用いた配線シ
ョート箇所検出方法および配線ショート箇所検出装置に
関する。
法および配線ショート箇所検出装置に関し、特にＬＳＩ
製造工程中の試験における半導体基板上に形成した電源
回路のレーザ照射による非接触解析手法を用いた配線シ
ョート箇所検出方法および配線ショート箇所検出装置に
関する。
【０００２】
【従来の技術】ゲートアレイに代表される特定用途向け
集積回路（ＡＳＩＣ）は、ユーザの特注回路を短時間で
実現するために、スタンダードセルやゲートアレイなど
の標準化機能回路を含みある程度規格化された半導体素
子上にコンピュータ支援設計（ＣＡＤ）処理により配線
設計を行っている。この配線設計完了後配線系マスクを
作成し、すでに拡散工程の完了済の上記半導体基板上に
配線を形成して所要の機能回路を製造している。
集積回路（ＡＳＩＣ）は、ユーザの特注回路を短時間で
実現するために、スタンダードセルやゲートアレイなど
の標準化機能回路を含みある程度規格化された半導体素
子上にコンピュータ支援設計（ＣＡＤ）処理により配線
設計を行っている。この配線設計完了後配線系マスクを
作成し、すでに拡散工程の完了済の上記半導体基板上に
配線を形成して所要の機能回路を製造している。
【０００３】しかしながら、ＣＡＤ処理における配線デ
ータのバグやこれら配線の座標の設定ミスさらには配線
の重畳などにより生じた形成電源ラインのオーバラップ
等が、しばしば複数の電源配線相互間のショートの発生
要因となった。この種の電源配線間のショートは、ＡＳ
ＩＣの主要機能回路である論理回路の不完全動作の要因
となるため、ショート箇所の検出がたいへん困難であ
る。
ータのバグやこれら配線の座標の設定ミスさらには配線
の重畳などにより生じた形成電源ラインのオーバラップ
等が、しばしば複数の電源配線相互間のショートの発生
要因となった。この種の電源配線間のショートは、ＡＳ
ＩＣの主要機能回路である論理回路の不完全動作の要因
となるため、ショート箇所の検出がたいへん困難であ
る。
【０００４】従来、この種の配線ショート箇所検出方法
としては配線マスクパターンの人手によるチェックにて
検出するという方法があるが、大規模なレイアウトにお
いては完全なチェックは不可能であった。
としては配線マスクパターンの人手によるチェックにて
検出するという方法があるが、大規模なレイアウトにお
いては完全なチェックは不可能であった。
【０００５】従来の人手によらない物理的な配線ショー
ト箇所検出方法としては、液晶を用いた発熱箇所の検出
による第１の方法と、高電流を流すことにより配線ショ
ート箇所を焼切る第２の方法との２つがあった。
ト箇所検出方法としては、液晶を用いた発熱箇所の検出
による第１の方法と、高電流を流すことにより配線ショ
ート箇所を焼切る第２の方法との２つがあった。
【０００６】従来の第１の配線ショート箇所検出方法に
ついては、１９８８年１０月フランスのストラスブール
で開催された「信頼性および保守性に関する第６回国際
会議（６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆ
ｅｒｅｎｃｅ ｏｎ Ｒｅｌｉａｂｉｌｉｔｙ ａｎｄ
Ｍａｉｎｔａｎａｂｉｌｉｔｙ（Ｓｔｒａｓｂｏｕｒ
ｇ Ｆｒａｎｃｅ）Ｏｃｔ．１９８８）」の予稿集第５
１６〜５２１頁所載の論文「液晶を用いたＬＳＩのホッ
トスポットの高感度検出（Ｖｅｒｙ Ｓｅｎｓｉｔｉｖ
ｅ Ｄｅｔｅｃｔｉｏｎ ｆｏｒ ＬＳＩ’ｓ Ｈｏｔ
Ｓｐｏｔ ｕｓｉｎｇ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌｓ）」（文献１）に記載されており、２つの電源配
線、例えば、５Ｖ電源（ＶＤＤ）と接地（ＧＮＤ）間の
ショート箇所は電源ＶＤＤの電圧の上昇に対応する電流
の増加により発熱する。一方、液晶は温度上昇により分
子構造が液晶構造から液体に変化する。同時に、光学特
性が複屈折性から等方性に変化する。その変化は偏向顕
微鏡により観察できる。したがって、検出対象のＬＳＩ
上に均一な厚さの液晶薄膜を塗布して電源を印加する
と、電源配線のショート箇所の温度が上昇することによ
り検出が可能となるという方法である。
ついては、１９８８年１０月フランスのストラスブール
で開催された「信頼性および保守性に関する第６回国際
会議（６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆ
ｅｒｅｎｃｅ ｏｎ Ｒｅｌｉａｂｉｌｉｔｙ ａｎｄ
Ｍａｉｎｔａｎａｂｉｌｉｔｙ（Ｓｔｒａｓｂｏｕｒ
ｇ Ｆｒａｎｃｅ）Ｏｃｔ．１９８８）」の予稿集第５
１６〜５２１頁所載の論文「液晶を用いたＬＳＩのホッ
トスポットの高感度検出（Ｖｅｒｙ Ｓｅｎｓｉｔｉｖ
ｅ Ｄｅｔｅｃｔｉｏｎ ｆｏｒ ＬＳＩ’ｓ Ｈｏｔ
Ｓｐｏｔ ｕｓｉｎｇ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌｓ）」（文献１）に記載されており、２つの電源配
線、例えば、５Ｖ電源（ＶＤＤ）と接地（ＧＮＤ）間の
ショート箇所は電源ＶＤＤの電圧の上昇に対応する電流
の増加により発熱する。一方、液晶は温度上昇により分
子構造が液晶構造から液体に変化する。同時に、光学特
性が複屈折性から等方性に変化する。その変化は偏向顕
微鏡により観察できる。したがって、検出対象のＬＳＩ
上に均一な厚さの液晶薄膜を塗布して電源を印加する
と、電源配線のショート箇所の温度が上昇することによ
り検出が可能となるという方法である。
【０００７】検出のために流す検出用電流をできるだけ
小さくするために、上記液晶は取扱いの便利な常温にて
液晶であり、常温よりやや高い３５℃以上にて相転移を
行う物質を選んで用いる。さらに、相転移までの温度上
昇をできるだけ小さくするために図５（Ａ）に示すよう
に温度コントローラを用いＬＳＩ全体の温度を相転移温
度（Ｔｃ）点に設定するか、あるいは図５（Ｂ）に示す
ようにＬＳＩ全体を相転移させたのち冷却により相転移
温度（Ｔｃ）点をよぎるその瞬間を利用して微小な発熱
を検出する工夫がなされている。しかしながら微小発熱
といえども電源配線ショート箇所の検出のためには検出
用電流の増加が必須である。
小さくするために、上記液晶は取扱いの便利な常温にて
液晶であり、常温よりやや高い３５℃以上にて相転移を
行う物質を選んで用いる。さらに、相転移までの温度上
昇をできるだけ小さくするために図５（Ａ）に示すよう
に温度コントローラを用いＬＳＩ全体の温度を相転移温
度（Ｔｃ）点に設定するか、あるいは図５（Ｂ）に示す
ようにＬＳＩ全体を相転移させたのち冷却により相転移
温度（Ｔｃ）点をよぎるその瞬間を利用して微小な発熱
を検出する工夫がなされている。しかしながら微小発熱
といえども電源配線ショート箇所の検出のためには検出
用電流の増加が必須である。
【０００８】消費電力Ｐは、周知のようにＰ＝Ｖ・Ｉ＝
Ｒ・Ｉ2 で表される。発熱量の上昇のためには消費電力
を上昇する必要がある。しかしながら配線間ショートは
インピーダンスＲが極端に小さいため消費電力の増加は
電流Ｉを大きくする必要があるためでである。
Ｒ・Ｉ2 で表される。発熱量の上昇のためには消費電力
を上昇する必要がある。しかしながら配線間ショートは
インピーダンスＲが極端に小さいため消費電力の増加は
電流Ｉを大きくする必要があるためでである。
【０００９】従来の第２の配線ショート箇所検出方法
は、検出対象の電源配線に高電流を流し、配線ショート
箇所に電流が集中することを利用してその箇所の電流密
度を増加させ溶断することにより検出する方法である。
は、検出対象の電源配線に高電流を流し、配線ショート
箇所に電流が集中することを利用してその箇所の電流密
度を増加させ溶断することにより検出する方法である。
【００１０】ショートした電源配線を溶断するには、シ
ョート箇所がそれ以外の電源配線部分に比べて高電流密
度となることを利用して、電流のキャリアである電子と
金属格子との運動量交換による配線パターンの電流投入
側の空洞発生と他方側の隆起や針状結晶成長とをそれぞ
れ生ずる現象であるエレクトロマイグレーションを発生
させる。特に、ＡＳＩＣの場合、内部論理回路の電源配
線は網の目状に形成されているため上記ショート箇所を
頂点として電流密度が極端に小さくなる。そのため高電
流印加による最初の溶断箇所はショート箇所となる。し
かしながら高電流通電は高電圧印加を伴なうのでショー
ト箇所とは無関係な半導体素子を破壊する危険性があ
り、この回避のため電流値をある程度制限せざるを得ず
ショート箇所の正確な絞込みが困難である。
ョート箇所がそれ以外の電源配線部分に比べて高電流密
度となることを利用して、電流のキャリアである電子と
金属格子との運動量交換による配線パターンの電流投入
側の空洞発生と他方側の隆起や針状結晶成長とをそれぞ
れ生ずる現象であるエレクトロマイグレーションを発生
させる。特に、ＡＳＩＣの場合、内部論理回路の電源配
線は網の目状に形成されているため上記ショート箇所を
頂点として電流密度が極端に小さくなる。そのため高電
流印加による最初の溶断箇所はショート箇所となる。し
かしながら高電流通電は高電圧印加を伴なうのでショー
ト箇所とは無関係な半導体素子を破壊する危険性があ
り、この回避のため電流値をある程度制限せざるを得ず
ショート箇所の正確な絞込みが困難である。
【００１１】
【発明が解決しようとする課題】上述した従来の第１お
よび第２の配線ショート箇所検出方法および配線ショー
ト箇所検出装置は、いずれもショート箇所の検出のため
高電流通電による温度上昇の発生を必要とするため、大
電流の通電を必要とするという欠点があった。
よび第２の配線ショート箇所検出方法および配線ショー
ト箇所検出装置は、いずれもショート箇所の検出のため
高電流通電による温度上昇の発生を必要とするため、大
電流の通電を必要とするという欠点があった。
【００１２】また、従来の第２の配線ショート箇所検出
方法は、高電流通電に伴なう高電圧印加による半導体素
子の破壊の回避のため電流値の制限によりショート箇所
の正確な絞込みが困難であるという欠点があった。
方法は、高電流通電に伴なう高電圧印加による半導体素
子の破壊の回避のため電流値の制限によりショート箇所
の正確な絞込みが困難であるという欠点があった。
【００１３】
【課題を解決するための手段】本発明の配線ショート箇
所検出方法は、半導体チップの一主面に形成された電源
配線を含む機能回路の第１および第２の電源端子間にこ
の機能回路を構成するトランジスタを遮断状態に保持す
るよう予め定めた電圧の電源を供給するとともにこれら
第１，第２の電源端子以外の端子を解放状態とし、前記
一主面を所定の順序で走査するレーザ光により照射し、
前記レーザ光の照射の受光に応答して発生する前記電源
配線の抵抗変化に起因する前記第１および第２の電源端
子の流入電流値の変化を測定することにより前記電源配
線のショート箇所を検出することを特徴とするものであ
る。
所検出方法は、半導体チップの一主面に形成された電源
配線を含む機能回路の第１および第２の電源端子間にこ
の機能回路を構成するトランジスタを遮断状態に保持す
るよう予め定めた電圧の電源を供給するとともにこれら
第１，第２の電源端子以外の端子を解放状態とし、前記
一主面を所定の順序で走査するレーザ光により照射し、
前記レーザ光の照射の受光に応答して発生する前記電源
配線の抵抗変化に起因する前記第１および第２の電源端
子の流入電流値の変化を測定することにより前記電源配
線のショート箇所を検出することを特徴とするものであ
る。
【００１４】本発明の配線ショート箇所検出装置は、検
出用のレーザ光を発生するレーザ発生手段と、電源配線
を含む機能回路を有する配線ショート箇所検出対象の半
導体チップの一主面に前記レーザ光を照射するための光
学系およびレーザ光の走査系を含むレーザ走査光学手段
と、前記半導体チップに前記機能回路を構成するトラン
ジスタを遮断状態に保持するよう予め定めた電圧の電源
を供給する定電圧電源と、前記レーザ光の照射に応答し
て生じた前記電源配線の抵抗変化に起因する前記電源電
流の微小電流変化を検出する電流検出手段と、検出動作
全体の制御用の検出制御手段と、検出結果の出力用の出
力手段とを備えて構成されている。
出用のレーザ光を発生するレーザ発生手段と、電源配線
を含む機能回路を有する配線ショート箇所検出対象の半
導体チップの一主面に前記レーザ光を照射するための光
学系およびレーザ光の走査系を含むレーザ走査光学手段
と、前記半導体チップに前記機能回路を構成するトラン
ジスタを遮断状態に保持するよう予め定めた電圧の電源
を供給する定電圧電源と、前記レーザ光の照射に応答し
て生じた前記電源配線の抵抗変化に起因する前記電源電
流の微小電流変化を検出する電流検出手段と、検出動作
全体の制御用の検出制御手段と、検出結果の出力用の出
力手段とを備えて構成されている。
【００１５】
【実施例】次に、本発明の実施例をブロックで示す図１
を参照すると、この図に示す本実施例の配線ショート箇
所検出装置は、配線ショート箇所検出対象のＬＳＩチッ
プ４を照射する検出用のレーザ光を発生するレーザ発生
部１と、所定の光学系およびレーザ光走査系を含む顕微
鏡鏡筒２と、顕微鏡筒２の先端に設置されＬＳＩチップ
４に上記レーザ光を照射する対物レンズ３と、ＬＳＩチ
ップ４に電源を供給する定電圧電源５と、レーザ照射に
応答して生じた微小電流変化を検出する高感度の電流検
出計６と、検出動作全体の制御用のコンピュータ７と、
検出結果の監視用のＣＲＴディスプレイ８と、検出結果
の出力用の出力装置９とを備える。
を参照すると、この図に示す本実施例の配線ショート箇
所検出装置は、配線ショート箇所検出対象のＬＳＩチッ
プ４を照射する検出用のレーザ光を発生するレーザ発生
部１と、所定の光学系およびレーザ光走査系を含む顕微
鏡鏡筒２と、顕微鏡筒２の先端に設置されＬＳＩチップ
４に上記レーザ光を照射する対物レンズ３と、ＬＳＩチ
ップ４に電源を供給する定電圧電源５と、レーザ照射に
応答して生じた微小電流変化を検出する高感度の電流検
出計６と、検出動作全体の制御用のコンピュータ７と、
検出結果の監視用のＣＲＴディスプレイ８と、検出結果
の出力用の出力装置９とを備える。
【００１６】次に、図１を参照して本実施例の動作につ
いて説明すると、まず、レーザ発生部１から顕微鏡鏡筒
２に供給されたレーザ光は対物レンズ３を経由してビー
ムを走査しながらＬＳＩチップ４上に照射される。ＬＳ
Ｉチップ４は定電圧電源５より電源端子ＶＤＤおよびＧ
ＮＤのみに電圧が供給されそれ以外の入出力端子はオー
プン状態になっている。さらにこれら電源端子ＶＤＤお
よびＧＮＤの各々は高感度電流検出計６を介してそれぞ
れ定電圧電源５の高電位端子ＶＤと低電位端子Ｇの各々
に接続されている。
いて説明すると、まず、レーザ発生部１から顕微鏡鏡筒
２に供給されたレーザ光は対物レンズ３を経由してビー
ムを走査しながらＬＳＩチップ４上に照射される。ＬＳ
Ｉチップ４は定電圧電源５より電源端子ＶＤＤおよびＧ
ＮＤのみに電圧が供給されそれ以外の入出力端子はオー
プン状態になっている。さらにこれら電源端子ＶＤＤお
よびＧＮＤの各々は高感度電流検出計６を介してそれぞ
れ定電圧電源５の高電位端子ＶＤと低電位端子Ｇの各々
に接続されている。
【００１７】ＣＭＯＳ論理回路およびバイポーラ論理回
路に電源電圧のみを印加した時の電圧−電流特性をそれ
ぞれ示す図２を併せて参照して電源配線ショート箇所の
検出動作について説明すると、定電圧電源５の供給電圧
はＬＳＩチップ４上の各機能回路が非動作状態に留まる
ような電圧値とする。ＣＭＯＳ論理回路は印加電圧が１
Ｖ以下の時、ＮチャネルトランジスタおよびＰチャネル
トランジスタのいずれもオフ状態となり、したがって非
動作状態となる。またバイポーラ論理回路は上記印加電
圧がＰＮ接合の順方向バイアスすなわち０．６Ｖ以下の
とき全トランジスタがオフ状態となり、したがって回路
全体が非動作状態となる。
路に電源電圧のみを印加した時の電圧−電流特性をそれ
ぞれ示す図２を併せて参照して電源配線ショート箇所の
検出動作について説明すると、定電圧電源５の供給電圧
はＬＳＩチップ４上の各機能回路が非動作状態に留まる
ような電圧値とする。ＣＭＯＳ論理回路は印加電圧が１
Ｖ以下の時、ＮチャネルトランジスタおよびＰチャネル
トランジスタのいずれもオフ状態となり、したがって非
動作状態となる。またバイポーラ論理回路は上記印加電
圧がＰＮ接合の順方向バイアスすなわち０．６Ｖ以下の
とき全トランジスタがオフ状態となり、したがって回路
全体が非動作状態となる。
【００１８】上述の非動作状態にＬＳＩチップ４を設定
して、上述のように検出対象の配線上にレーザ光を照射
する。レーザ発生部１のレーザ光源としては波長６３
２．８ｎｍ，出力約２ｍＷのＨｅ−Ｎｅレーザを用い
る。レーザ光が上記配線上に照射されると照射点を中心
にこの配線の温度が上昇する。このレーザ光照射による
配線の温度上昇のシミュレーションによれば約２度の温
度上昇が見込まれる。この温度上昇の結果、上記照射点
の配線抵抗が上昇する。さらに上記シミュレーションに
よりこの配線抵抗の上昇は約２％となる。この場合、供
給電圧を一定にしておくとオームの法則により電流の変
化分ΔＩｐは次式で与えられる。
して、上述のように検出対象の配線上にレーザ光を照射
する。レーザ発生部１のレーザ光源としては波長６３
２．８ｎｍ，出力約２ｍＷのＨｅ−Ｎｅレーザを用い
る。レーザ光が上記配線上に照射されると照射点を中心
にこの配線の温度が上昇する。このレーザ光照射による
配線の温度上昇のシミュレーションによれば約２度の温
度上昇が見込まれる。この温度上昇の結果、上記照射点
の配線抵抗が上昇する。さらに上記シミュレーションに
よりこの配線抵抗の上昇は約２％となる。この場合、供
給電圧を一定にしておくとオームの法則により電流の変
化分ΔＩｐは次式で与えられる。
【００１９】 ΔＩｐ＝Ｖ／ΔＲ（ΔＲ：配線抵抗の変動分）…（１） したがって、電流の変化分ΔＩｐを算出することにより
配線ショート箇所の検出ができる。
配線ショート箇所の検出ができる。
【００２０】ＬＳＩチップ４の内部論理回路の内部セル
４２に電源を供給する電源配線４１の配置の一例を示す
図３を参照すると、この電源配線４１は網の目状に配置
されている。そのためショート箇所を頂点として電流密
度が極端に小さくなる。したがって、ショート箇所は電
流密度が最も大きい場所となる。ＬＳＩチップ４内部の
電位分布をみた時、ショート箇所の電位が最大値となる
ため、ΔＩｐの値も最大値となる。レーザビームを走査
しながら照射点（Ｘｉ，Ｙｉ）に対する電流変動値（Δ
Ｉｐ）をコンピュータ７に記憶していく。
４２に電源を供給する電源配線４１の配置の一例を示す
図３を参照すると、この電源配線４１は網の目状に配置
されている。そのためショート箇所を頂点として電流密
度が極端に小さくなる。したがって、ショート箇所は電
流密度が最も大きい場所となる。ＬＳＩチップ４内部の
電位分布をみた時、ショート箇所の電位が最大値となる
ため、ΔＩｐの値も最大値となる。レーザビームを走査
しながら照射点（Ｘｉ，Ｙｉ）に対する電流変動値（Δ
Ｉｐ）をコンピュータ７に記憶していく。
【００２１】ＬＳＩパターンレイアウト上に表示した電
流変動値の高低差の３次元表示の例を示す図４を参照し
てこの３次元表示動作を説明すると、まず、ＬＳＩチッ
プ４の大きさおよび座標位置をイニシャライズし、これ
らチップサイズおよび座標位置のデータをコンピュータ
に登録する。次にレーザ照射点の位置を決定する。本実
施例の対象ＡＳＩＣ製品は、配線チャネルが規格化され
ているため、一定ステップの走査により上記電流変動値
の取込みが可能である。
流変動値の高低差の３次元表示の例を示す図４を参照し
てこの３次元表示動作を説明すると、まず、ＬＳＩチッ
プ４の大きさおよび座標位置をイニシャライズし、これ
らチップサイズおよび座標位置のデータをコンピュータ
に登録する。次にレーザ照射点の位置を決定する。本実
施例の対象ＡＳＩＣ製品は、配線チャネルが規格化され
ているため、一定ステップの走査により上記電流変動値
の取込みが可能である。
【００２２】さらに、上述のように、予めＬＳＩチップ
４の大きさおよび座標位置をイニシャライズしているた
め、その後のレーザ照射点の位置はコンピュータ７を用
いた走査距離の計算により自動的な読取りが可能であ
る。
４の大きさおよび座標位置をイニシャライズしているた
め、その後のレーザ照射点の位置はコンピュータ７を用
いた走査距離の計算により自動的な読取りが可能であ
る。
【００２３】記憶された各々の電流変動値はコンピュー
タ７の処理によりそれぞれの高低値を図４（Ａ）に示す
棒グラフとして表示する。図４（Ｂ）は電流変動値の最
大の箇所を出力したリストの一例を示す。上記の手法に
よりコンピュータ７に入力したデータは、ＬＳＩチップ
４上のすべての格子点でのチェックが終了した段階でそ
れらのデータより最大値を選び上記リストを出力する。
タ７の処理によりそれぞれの高低値を図４（Ａ）に示す
棒グラフとして表示する。図４（Ｂ）は電流変動値の最
大の箇所を出力したリストの一例を示す。上記の手法に
よりコンピュータ７に入力したデータは、ＬＳＩチップ
４上のすべての格子点でのチェックが終了した段階でそ
れらのデータより最大値を選び上記リストを出力する。
【００２４】レーザ光の照射時間は１ポイントあたり１
秒と高速測定が可能であるので、短時間での検出が可能
となる。さらにビジュアルな出力により一目でショート
箇所を判別できる。
秒と高速測定が可能であるので、短時間での検出が可能
となる。さらにビジュアルな出力により一目でショート
箇所を判別できる。
【００２５】また、検出対象のショート箇所が多ポイン
トである場合は、機能回路単位のラフな測定から異常エ
リアを検出し、次にその異常エリア内の細部に至る測定
を行なうことにより時間や工数の効率化が図れる。
トである場合は、機能回路単位のラフな測定から異常エ
リアを検出し、次にその異常エリア内の細部に至る測定
を行なうことにより時間や工数の効率化が図れる。
【００２６】このように、本発明は全く新しい方法であ
り、従来不可能であったＬＳＩチップ上の電流値および
電流密度の各分布をビジュアルに観察できるので、今後
その利用価値が広がることを確信する。
り、従来不可能であったＬＳＩチップ上の電流値および
電流密度の各分布をビジュアルに観察できるので、今後
その利用価値が広がることを確信する。
【００２７】
【発明の効果】以上説明したように、本発明の配線ショ
ート箇所検出方法および配線ショート箇所検出装置は、
大電流の通電することなしに電源配線のショート箇所を
非接触で検出できるため、誤判定およびＬＳＩの機能回
路の破壊の要因を除去するとともに、短時間での検出が
可能となるという効果がある。
ート箇所検出方法および配線ショート箇所検出装置は、
大電流の通電することなしに電源配線のショート箇所を
非接触で検出できるため、誤判定およびＬＳＩの機能回
路の破壊の要因を除去するとともに、短時間での検出が
可能となるという効果がある。
【図１】本発明の配線ショート箇所検出方法に用いる本
発明の配線ショート箇所検出装置の一実施例を示すブロ
ック図である。
発明の配線ショート箇所検出装置の一実施例を示すブロ
ック図である。
【図２】本実施例の検出対象のＣＭＯＳ論理回路および
バイポーラ論理回路に電源電圧のみを印加した時の電圧
−電流特性を示す特性図である。
バイポーラ論理回路に電源電圧のみを印加した時の電圧
−電流特性を示す特性図である。
【図３】本実施例の検出対象のＬＳＩチップの内部論理
回路の電源配線網の一例を示すレイアウト図である。
回路の電源配線網の一例を示すレイアウト図である。
【図４】本実施例における電流変動値の測定結果の３次
元表示の一例を示すグラフおよびこの電流変動値の最大
箇所を出力したリストの一例を示す図である。
元表示の一例を示すグラフおよびこの電流変動値の最大
箇所を出力したリストの一例を示す図である。
【図５】ＬＳＩチップ全体の温度を相転移温度点に設定
する例およびＬＳＩ全体の相転移後冷却し相転移温度点
をよぎらせる例をそれぞれ示すグラフである。
する例およびＬＳＩ全体の相転移後冷却し相転移温度点
をよぎらせる例をそれぞれ示すグラフである。
１ レーザ発生部 ２ 顕微鏡鏡筒 ３ 対物レンズ ４ ＬＳＩチップ ５ 定電圧電源 ６ 電流検出計 ７ コンピュータ ８ ＣＲＴ ９ 出力装置
Claims (4)
- 【請求項１】 半導体チップの一主面に形成された電源
配線を含む機能回路の第１および第２の電源端子間にこ
の機能回路を構成するトランジスタを遮断状態に保持す
るよう予め定めた電圧の電源を供給するとともにこれら
第１，第２の電源端子以外の端子を解放状態とし、 前記一主面を所定の順序で走査するレーザ光により照射
し、前 記レーザ光の照射の受光に応答して発生する前記電源
配線の抵抗変化に起因する前記第１および第２の電源端
子の流入電流値の変化を測定することにより前記電源配
線のショート箇所を検出することを特徴とする配線ショ
ート箇所検出方法。 - 【請求項２】 前記流入電流値の変化の前記測定を、前
記一主面を第１および第２の座標から成る２次元座標系
で表現しこの２次元座標の各点対応の前記流入電流値の
各々をこの２次元座標系上の第３の座標対応の棒グラフ
で示す３次元座標系で表現することにより行い、 前記ショート箇所が、前記棒グラフの最大値に対応する
前記第１および第２の座標位置であることから検出する
ことを特徴とする請求項１記載の配線ショート箇所検出
方法。 - 【請求項３】 検出用のレーザ光を発生するレーザ発生
手段と、電源配線を含む機能回路を有する 配線ショート箇所検出
対象の半導体チップの一主面に前記レーザ光を照射する
ための光学系およびレーザ光の走査系を含むレーザ走査
光学手段と、 前記半導体チップに前記機能回路を構成するトランジス
タを遮断状態に保持するよう予め定めた電圧の電源を供
給する定電圧電源と、 前記レーザ光の照射に応答して生じた前記電源配線の抵
抗変化に起因する前記電源電流の微小電流変化を検出す
る電流検出手段と、 検出動作全体の制御用の検出制御手段と、 検出結果の出力用の出力手段とを備えることを特徴とす
る配線ショート箇所検出装置。 - 【請求項４】 前記レーザ発生手段が、Ｈｅ−Ｎｅレー
ザを備えることを特徴とする請求項１記載の配線ショー
ト箇所検出装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177872A JP2718370B2 (ja) | 1994-07-29 | 1994-07-29 | 配線ショート箇所検出方法および配線ショート箇所検出装置 |
| EP95111526A EP0694961B1 (en) | 1994-07-29 | 1995-07-21 | Method and apparatus for detecting short circuit point between wiring patterns |
| DE69523234T DE69523234T2 (de) | 1994-07-29 | 1995-07-21 | Verfahren und Vorrichtung zum Ermitteln einer Kurzschlussstelle zwischen Leitungsschemata |
| KR1019950022660A KR100190482B1 (ko) | 1994-07-29 | 1995-07-28 | 배선 패턴간의 단락 지점 검출 방법 및 장치 |
| US08/506,982 US5640099A (en) | 1994-07-29 | 1995-07-28 | Method and apparatus for detecting short circuit point between wiring patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177872A JP2718370B2 (ja) | 1994-07-29 | 1994-07-29 | 配線ショート箇所検出方法および配線ショート箇所検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846001A JPH0846001A (ja) | 1996-02-16 |
| JP2718370B2 true JP2718370B2 (ja) | 1998-02-25 |
Family
ID=16038540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6177872A Expired - Fee Related JP2718370B2 (ja) | 1994-07-29 | 1994-07-29 | 配線ショート箇所検出方法および配線ショート箇所検出装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5640099A (ja) |
| EP (1) | EP0694961B1 (ja) |
| JP (1) | JP2718370B2 (ja) |
| KR (1) | KR100190482B1 (ja) |
| DE (1) | DE69523234T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937030A (zh) * | 2009-06-26 | 2011-01-05 | 日本电产理德株式会社 | 基板检查方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986461A (en) * | 1996-09-17 | 1999-11-16 | Intel Corporation | UV methods for screening open circuit defects in CMOS integrated circuits |
| JP3340659B2 (ja) * | 1997-10-31 | 2002-11-05 | 日本碍子株式会社 | 電子部品の外観検査装置及び電子部品の外観検査方法 |
| US6118285A (en) * | 1998-01-28 | 2000-09-12 | Probot, Inc | Non-contact plasma probe for testing electrical continuity of printed wire boards |
| US5952674A (en) * | 1998-03-18 | 1999-09-14 | International Business Machines Corporation | Topography monitor |
| US6141093A (en) * | 1998-08-25 | 2000-10-31 | International Business Machines Corporation | Method and apparatus for locating power plane shorts using polarized light microscopy |
| EP0990918B1 (en) * | 1998-09-28 | 2009-01-21 | NEC Electronics Corporation | Device and method for nondestructive inspection on semiconductor device |
| US6366108B2 (en) | 1998-12-01 | 2002-04-02 | Agilent Technologies, Inc. | System and method for detecting defects within an electrical circuit by analyzing quiescent current |
| US6653851B2 (en) | 1999-01-14 | 2003-11-25 | Lomanoha Ventures | Refocusing wavelengths to a common focal plane for electrical trace testing |
| US6560556B1 (en) | 1999-11-30 | 2003-05-06 | International Business Machines Corporation | Non-invasive process for circuit defect isolation using thermal expansion property of thermodynamics |
| TW528874B (en) * | 2000-10-26 | 2003-04-21 | Nec Electronics Corp | Non-destructive inspection method |
| JP2004053257A (ja) | 2002-07-16 | 2004-02-19 | Renesas Technology Corp | 半導体故障解析装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102977A (en) * | 1978-01-31 | 1979-08-13 | Nec Home Electronics Ltd | Test method for semiconductor element |
| US4706018A (en) * | 1984-11-01 | 1987-11-10 | International Business Machines Corporation | Noncontact dynamic tester for integrated circuits |
| US4698587A (en) * | 1985-03-28 | 1987-10-06 | The United States Of America As Represented By The Secretary Of The Air Force | Method of characterizing critical timing paths and analyzing timing related failure modes in very large scale integrated circuits |
| JPS622552A (ja) * | 1985-06-27 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査方法 |
| US4703260A (en) * | 1985-09-23 | 1987-10-27 | International Business Machines Corporation | Full chip integrated circuit tester |
| JPH01216548A (ja) * | 1988-02-25 | 1989-08-30 | Nec Corp | 半導体装置の不良解析装置 |
| US5017863A (en) * | 1989-10-20 | 1991-05-21 | Digital Equipment Corporation | Electro-emissive laser stimulated test |
| US5053699A (en) * | 1990-05-25 | 1991-10-01 | Texas Instruments Incorporated | Scanning electron microscope based parametric testing method and apparatus |
| KR960002145B1 (ko) * | 1991-07-30 | 1996-02-13 | 가부시기가이샤 히다찌세이사구쇼 | 박막트랜지스터 액정기판의 검사방법 및 그 장치 |
-
1994
- 1994-07-29 JP JP6177872A patent/JP2718370B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-21 EP EP95111526A patent/EP0694961B1/en not_active Expired - Lifetime
- 1995-07-21 DE DE69523234T patent/DE69523234T2/de not_active Expired - Fee Related
- 1995-07-28 US US08/506,982 patent/US5640099A/en not_active Expired - Fee Related
- 1995-07-28 KR KR1019950022660A patent/KR100190482B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| 日経マクロデバイス［８］（１９９１）日経ＢＰ社ｐ．ｐ．１０５−１０８ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937030A (zh) * | 2009-06-26 | 2011-01-05 | 日本电产理德株式会社 | 基板检查方法 |
| CN101937030B (zh) * | 2009-06-26 | 2013-03-27 | 日本电产理德株式会社 | 基板检查方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5640099A (en) | 1997-06-17 |
| KR100190482B1 (ko) | 1999-06-01 |
| EP0694961A1 (en) | 1996-01-31 |
| DE69523234T2 (de) | 2002-07-11 |
| DE69523234D1 (de) | 2001-11-22 |
| EP0694961B1 (en) | 2001-10-17 |
| JPH0846001A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2718370B2 (ja) | 配線ショート箇所検出方法および配線ショート箇所検出装置 | |
| US9285417B2 (en) | Low-voltage IC test for defect screening | |
| US20060181297A1 (en) | Method and Apparatus for Non-Invasively Testing Integrated Circuits | |
| JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
| KR20020032383A (ko) | 비파괴 검사 방법 | |
| JP5886004B2 (ja) | 配線検査方法および配線検査装置 | |
| JP5868064B2 (ja) | 未知の半導体装置の機能の非破壊的な決定 | |
| JPH0645418A (ja) | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 | |
| US6941530B2 (en) | Method of cross-mapping integrated circuit design formats | |
| Soden et al. | IC failure analysis: Magic, mystery, and science | |
| Melis et al. | Analog and mixed-signal circuits simulation for product level EMMI analysis | |
| Bodoh et al. | LADA and SDL: Powerful Techniques for Marginal Failures | |
| Chapman et al. | Test vehicle for a wafer-scale thermal pixel scene simulator | |
| Beaudoin et al. | Implementing thermal laser stimulation in a failure analysis laboratory | |
| Beauchêne et al. | Thermal laser stimulation and NB-OBIC techniques applied to ESD defect localization | |
| US6836132B1 (en) | High resolution heat exchange | |
| Tanjidur Rahman et al. | Failure Analysis for Hardware Assurance and Security | |
| US7151387B2 (en) | Analysis module, integrated circuit, system and method for testing an integrated circuit | |
| Lewis et al. | Implementing laser-based failure analysis methodologies using test vehicles | |
| JPH06281700A (ja) | 半導体装置の故障解析方法及びその故障解析装置 | |
| Keow et al. | Logic circuit failure analysis & micro-probing on floating signal net | |
| Bodoh et al. | LADA and SDL—Powerful Techniques for Marginal Failures (2022 Update) | |
| Audet et al. | Yield improvement of a large area magnetic field sensor array using redundancy schemes | |
| Veendrick et al. | Failure Analysis | |
| JP2814953B2 (ja) | 故障モードの特定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971014 |
|
| LAPS | Cancellation because of no payment of annual fees |