CN117012796A - 摄像元件以及摄像装置 - Google Patents

摄像元件以及摄像装置 Download PDF

Info

Publication number
CN117012796A
CN117012796A CN202310976000.4A CN202310976000A CN117012796A CN 117012796 A CN117012796 A CN 117012796A CN 202310976000 A CN202310976000 A CN 202310976000A CN 117012796 A CN117012796 A CN 117012796A
Authority
CN
China
Prior art keywords
signal
layer
wiring
substrate
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310976000.4A
Other languages
English (en)
Inventor
松本繁
高木彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN117012796A publication Critical patent/CN117012796A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种摄像元件具备：具有设有光电转换部的第一半导体基板和设有传送信号的布线的第一布线层的第一电路层；具有第二布线层和第二半导体基板的第二电路层，第二布线层具有与第一布线层的布线连接且传送信号的布线，在第二半导体基板设有与第二布线层的布线连接的电路和传送信号的贯穿电极；第三电路层，其具有设有与第二电路层的贯穿电极连接的贯穿电极的第三半导体基板和设有与第三半导体基板的贯穿电极连接的布线的第三布线层；多个第一连接部，其将第一布线层的布线和第二布线层的布线电连接；以及多个第二连接部，其将第二半导体基板的多个贯穿电极和第三半导体基板的多个贯穿电极电连接，多个第一连接部的配置间隔比第二连接部的配置间隔窄。

Description

摄像元件以及摄像装置
本发明申请是国际申请日为2017年2月28日、国际申请号为PCT/JP2017/007937、进入中国国家阶段的国家申请号为201780033571.7、发明名称为“摄像元件以及摄像装置”的发明申请的分案申请。
技术领域
本发明涉及摄像元件以及摄像装置。
背景技术
已知一种由具有光电二极管的第一半导体芯片、具有模拟/数字转换部的第二半导体芯片和具有存储元件的第三半导体芯片层叠而构成的摄像元件(专利文献1)。但是，在现有技术中，无法对从光电二极管输出的信号同时进行高速处理。
现有技术文献
专利文献
专利文献1：日本特开2014-195112号公报
发明内容
根据本发明的第一实施方式，摄像元件具有：第一电路层，其具有第一半导体基板和第一布线层，所述第一半导体基板具有对入射来的光进行光电转换而生成电荷的光电转换部，所述第一布线层具有将基于由所述光电转换部生成的电荷的信号读出的布线；第二电路层，其具有第二布线层和第二半导体基板，所述第二布线层具有与所述第一布线层的布线连接的布线，所述第二半导体基板具有与所述第二布线层的布线连接的贯穿电极；第三电路层，其具有第三半导体基板和第三布线层，所述第三半导体基板具有与所述第二电路层的贯穿电极连接的贯穿电极，所述第三布线层具有与所述第三半导体基板的贯穿电极连接的布线；及第四电路层，其具有第四布线层和第四半导体基板，所述第四布线层具有与所述第三布线层的布线连接的布线，所述第四半导体基板与所述第四布线层的布线连接，从光入射的一侧起设置有所述第一电路层、所述第二电路层、所述第三电路层和所述第四电路层。
根据本发明的第二实施方式，摄像元件具有：第一电路层，其具有第一半导体基板和第一布线层，所述第一半导体基板具有对入射来的光进行光电转换而生成电荷的光电转换部，所述第一布线层具有将基于由所述光电转换部生成的电荷的信号读出的布线；第二电路层，其具有第二布线层和第二半导体基板，所述第二布线层具有与所述第一布线层的布线连接的布线的第二布线层，所述第二半导体基板具有与所述第二布线层的布线连接的贯穿电极；以及第三电路层，其具有第三半导体基板和第三布线层，所述第三半导体基板具有与所述第二电路层的贯穿电极连接的贯穿电极，所述第三布线层具有与所述第三半导体基板的贯穿电极连接的布线，从光入射的一侧起设置有所述第一半导体基板、所述第一布线层、所述第二布线层、所述第二半导体基板、所述第三半导体基板和第三布线层。
根据本发明的第三实施方式，摄像元件具有：第一电路层，其具有第一半导体基板和第一布线层，所述第一半导体基板具有对入射来的光进行光电转换而生成电荷的光电转换部，所述第一布线层具有将基于由所述光电转换部生成的电荷的信号读出的布线；第二电路层，其具有第二布线层和第二半导体基板，所述第二布线层具有与所述第一布线层的布线连接的布线，所述第二半导体基板具有与所述第二布线层的布线连接的贯穿电极；以及第三电路层，其具有第三半导体基板和第三布线层，所述第三半导体基板具有与所述第二电路层的贯穿电极连接的贯穿电极，所述第三布线层具有与所述第三半导体基板的贯穿电极连接的布线，从光入射的一侧起设置有所述第一布线层、所述第一半导体基板、所述第二半导体基板、所述第二布线层、第三布线层和所述第三半导体基板。
根据本发明的第四实施方式，摄像装置具有：第一～第三中任一实施方式的摄像元件；以及基于来自所述摄像元件的信号来生成图像数据的图像生成部。
附图说明
图1是示出第一实施方式的摄像装置的构成的框图。
图2是示出第一实施方式的摄像元件的截面构造的图。
图3是示出第一实施方式的摄像元件的构成的框图。
图4是示出第一实施方式的像素的构成的电路图。
图5是示出第一实施方式的摄像元件的构成的详细情况的框图。
图6是示出第一实施方式的摄像元件的制造方法的图。
图7是示出第一实施方式的摄像元件的制造方法的图。
图8是示出第二实施方式的摄像元件的构成的框图。
图9是示出第二实施方式的摄像元件的构成的详细情况的框图。
图10是示出第三实施方式的摄像元件的AD转换部的构成的框图。
图11是示出第三实施方式的摄像元件的截面构造的图。
具体实施方式
(第一实施方式)
图1是示出第一实施方式的摄像装置的构成的框图。摄像装置1具有拍摄光学系统2、摄像元件3以及控制部4。摄像装置1例如是照相机。拍摄光学系统2将被摄体像成像于摄像元件3。摄像元件3拍摄由拍摄光学系统2成像的被摄体像并生成图像信号。摄像元件3例如是CMOS图像传感器。控制部4向摄像元件3输出用于控制摄像元件3的动作的控制信号。另外，控制部4作为对从摄像元件3输出的图像信号施加各种图像处理来生成图像数据的图像生成部发挥功能。此外，拍摄光学系统2也可以被设置为能够从摄像装置1装拆。
图2是示出第一实施方式的摄像元件的截面构造的图。图2所示的摄像元件3是背面照射型的摄像元件。摄像元件3具有第一基板111、第二基板112、第三基板113以及第四基板114。第一基板111、第二基板112、第三基板113以及第四基板114分别由半导体基板等构成。第一基板111隔着布线层140和布线层141而层叠于第二基板112上。第二基板112隔着基板间连接层142和基板间连接层143而层叠于第三基板113上。第三基板113隔着布线层144和布线层145而层叠于第四基板114。由空心箭头表示的入射光L朝向Z轴正方向入射。另外，如坐标轴所示，以与Z轴正交的纸面右方向作为X轴正方向，以与Z轴及X轴正交的纸面近前方向作为Y轴正方向。在摄像元件3中，在入射光L入射的方向上，第一基板111、第二基板112、第三基板113以及第四基板114层叠。
摄像元件3还有微透镜层101、彩色滤光片层102和钝化层103。上述的钝化层103、彩色滤光片层102以及微透镜层101依次层叠于第一基板111。微透镜层101具有多个微透镜ML。微透镜ML将入射的光集光于后述的光电转换部12。彩色滤光片层102具有多个彩色滤光片F。钝化层103由氮化膜或氧化膜构成。
第一基板111、第二基板112、第三基板113以及第四基板114分别具有用于设置栅电极等的电极和栅极绝缘膜的第一面105a、106a、107a、108a以及与第一面不同的第二面105b、106b、107b、108b。在第一面105a、106a、107a、108a中的每一个面上设置有具有上述栅电极等的晶体管等各种元件。在第一基板111的第一面105a、第二基板112的第一面106a、第三基板113的第一面107a以及第四基板114的第一面108a上分别层叠设置有布线层140、141、144、145。另外，在第二基板112的第二面106b和第三基板113的第二面107b上分别层叠设置有基板间连接层142、143。布线层140、141、144、145和基板间连接层142、143是包含导体膜(金属膜)以及绝缘膜在内的层，并分别配置有布线和过孔等。
设于第一基板111的第一面105a的晶体管等各种元件以及设于第二基板112的第一面106a的晶体管等各种元件隔着布线层140、141通过凸块或电极(例如焊垫)等连接部151、152相互电连接。同样，设于第三基板113的第一面107a的晶体管等各种元件以及设于第四基板114的第一面108a的晶体管等各种元件隔着布线层144、145通过凸块或电极等连接部155、156电连接。另外，第二基板112和第三基板113分别具有硅贯穿电极等多个贯穿电极118、119。第二基板112的贯穿电极118将分别设于第二基板112的第一面106a和第二面106b的电路相互连接，第三基板113的贯穿电极119将分别设于第三基板113的第一面107a和第二面107b的电路相互连接。另外，在与光入射的方向交叉的面(XY平面)，连接部153的面积设置得比贯穿电极118的面积大，连接部154的面积设置得比连接部119的面积大。通过这样，当将第二基板与第三基板层叠时，贯穿电极118与贯穿电极119易于导通。换言之，当将第二基板与第三基板层叠时，用于使贯穿电极118与贯穿电极119导通的基板彼此之间的对准变简单。设于第二基板112的第二面106b的电路以及设于第三基板113的第二面107b的电路隔着基板间连接层142、143通过凸块或电极等连接部153、154电连接。连接部151～156例如由金属构成，例如是金属膜等。
将第一基板111、第二基板112、第三基板113以及第四基板114也分别称为半导体层、第一半导体层、第二半导体层以及第三半导体层。半导体层111、布线层140、连接部151和钝化层103构成光电转换层161。第一半导体层112、布线层141、基板间连接层142和连接部152、153构成第一电路层162。第二半导体层113、布线层144、基板间连接层143和连接部154、155构成第二电路层163。第三半导体层114、布线层145、连接部156构成第三电路层164。
图3是示出第一实施方式的摄像元件的构成的框图。第一基板111具有被配置为二维状的多个像素10。像素10在如图2所示的X轴方向和Y轴方向上配置有多个。像素10向第二基板112输出后述的光电转换信号以及噪声信号。第二基板112具有多个模拟/数字转换部(AD转换部)100。AD转换部100针对每一个像素10而设置，并由比较器电路和锁存电路等构成。AD转换部100将从像素10输出的光电转换信号以及噪声信号依次转换为数字信号。由AD转换部100转换成的数字信号经由第三基板113被输出至第四基板114。
第四基板114具有多个ALU(Arithmetic and Logic Unit：算术逻辑单元)即运算单元80。运算单元80针对每一个像素10而设置，并进行基于光电转换信号的数字信号与噪声信号的数字信号之间的减法的相关双采样(CDS；Correlated Double Sampling)以及针对每一个像素10生成的信号之间的运算等的信号处理。运算单元80构成为包含加法电路、减法电路、触发器电路以及移位电路等。各运算单元80经由信号线和开关SW等而相互连接。
第三基板113具有用于控制运算单元80的ALU控制部70(以下，称为控制部70)。控制部70针对每一个像素10而设置，并向配置于第四基板114的运算单元80或开关SW等输出控制信号，来控制运算单元80所进行的运算内容等。例如，控制部70控制规定的开关SW导通来选择像素的信号，与该控制部70对应的运算单元80对选择出的多个像素的信号进行运算处理。
像素10和AD转换部100各自由多个晶体管等构成。在如图2所示的第一基板111的第一面105a上设有像素10所具有的晶体管的栅电极，在第二基板112的第一面106a上设有AD转换部100所具有的晶体管的栅电极。另外，控制部70和运算单元80各自由多个晶体管等构成。在如图2所示的第三基板113的第一面107a上设有控制部70所具有的晶体管的栅电极，在第四基板114的第一面108a上设有运算单元80所具有的晶体管的栅电极。
在本实施方式中，摄像元件3由设有像素10的光电转换层161、第一电路层162、第二电路层163和第三电路层164层叠而构成。因此，能够将用于处理来自像素10的信号的电路等分开配置在与光电转换层161不同的第一电路层162、第二电路层163以及第三电路层164。其结果是，不必增大芯片面积，就能够配置用于处理来自像素10的信号的多个电路等。另外，能够防止像素10所具有的开口率降低。
光电转换层161的设有栅电极的第一面105a与第一电路层162的设有栅电极的第一面106a相对地层叠，第二电路层163的设有栅电极的第一面107a与第三电路层164的设有栅电极的第一面108a相对地层叠。因此，设于光电转换层161的电路与设于第一电路层162的电路能够经由例如多个凸块而电连接。由于利用能够以比通常形成贯穿电极的情况更窄的节距形成的凸块来连接，所以能够将光电转换层161的各像素10的大量的信号同时传输至第一电路层162。同样，能够将大量的信号从第二电路层163传输至第三电路层164。如此，在本实施方式中，如图2中示意性地所示，能够形成比贯穿电极118、119的数量更多的连接部151、152、155、156。另外，在摄像元件3中，能够形成比连接部153、154的数量更多的连接部151、152、155、156。也可以配置比连接部153、154多的连接部151、152，也可以配置比连接部153、154多的连接部155、156。在摄像元件3中，根据第一基板111～第四基板114上设置的电路和布线数等，配置有多个连接部151、152、155、156。
在本实施方式中，第一基板111的各像素10与第二基板112的各AD转换部100能够经由多个凸块连接。因此，能够将来自各像素10的信号同时输出至针对每一个像素10而设置的各AD转换部100。通过这样，能够在各AD转换部100同时进行AD转换。另外，第三基板113的控制部70从图2所示的Z轴方向对第四基板114的运算单元80供给控制信号来控制运算单元80。因此，不必增大摄像元件3的芯片面积，就能够针对任意的像素10的信号进行运算。
在专利文献1所记载的技术中，连接设于不同的基板的电路之间的两个贯穿电极正对着接合。因此，需要用于形成贯穿两个基板的较长的贯穿电极的宽节距，从而设置大量的贯穿电极很困难。另外，由于需要将两个贯穿电极形成于相同的位置，所以对基板内的布局产生了限制。在本实施方式中，第一电路层162的电路与第二电路层163的电路经由贯穿电极118、119、基板间连接层142、143和连接部153、154而连接。由于贯穿电极118和贯穿电极119经由基板间连接层142、143和连接部153、154而连接，所以能够将贯穿电极118以及贯穿电极119分别设于不同的位置。另外，无需形成贯穿两个基板那么长的贯穿电极，能够防止摄像元件的成品率变差或芯片面积增大。
图4是示出第一实施方式的摄像元件的像素的构成的电路图。像素10具有例如光电二极管(PD)等光电转换部12以及读出部20。光电转换部12具有将入射的光转换为电荷并积累光电转换成的电荷的功能。读出部20具有传送部13、释放部14、浮动扩散节点(Floating Diffusion)(FD)15、放大部16、电流源17。
传送部13通过信号Vtx控制，将由光电转换部12进行光电转换得到的电荷传送至浮动扩散节点15。即，传送部13在光电转换部12以及浮动扩散节点15之间形成电荷传送路。浮动扩散节点15保持(积累)电荷。放大部16将基于在浮动扩散节点15保持的电荷的信号放大并输出至信号线18。在如图4所示的例子中，放大部16由漏极端子、栅极端子以及源极端子分别与电源VDD、浮动扩散节点15以及电流源17连接的晶体管M3构成。
释放部(复位部)14通过信号Vrst控制，将浮动扩散节点15的电荷释放，将浮动扩散节点15的电位复位到复位电位(基准电位)。传送部13和释放部14例如分别由晶体管M1、晶体管M2构成。晶体管M1～M3的栅电极设于如图2所示的第一基板111的第一面105a。
读出部20将与由传送部13从光电转换部12传送至浮动扩散节点15的电荷相应的信号(光电转换信号)和当将浮动扩散节点15的电位复位到复位电位时的暗信号(噪声信号)依次读出至信号线18。此外，如图4所示的像素构成是一个例子，能够采用不同的构成。另外，也可以将构成像素的多个晶体管中的一部分晶体管配置于与第一基板111不同的基板上。
图5是示出第一实施方式的摄像元件的构成的详细情况的框图。摄像元件3具有多个像素10、定时发生器200、DA转换部210、全局计数器220、移位寄存器230、VSCAN电路(垂直扫描电路)240、HSCAN电路(水平扫描电路)250、读出放大器300、线路存储器310、以及输入输出部320。摄像元件3还具有AD转换部100、控制部70、运算单元(ALU)80、存储部83、多路分配器(DEMUX)81、多路分配器84、以及多路复用器(MUX)85。AD转换部100构成为包含比较部30、存储部40以及多路分配器43。另外，存储部40具有光电转换信号所对应的数字信号用的信号用存储部41以及噪声信号所对应的数字信号用的噪声用存储部42。信号用存储部41以及噪声用存储部42与存储的信号的位(bit)数对应地由多个锁存电路构成。例如，信号用存储部41以及噪声用存储部42各自由12个锁存电路构成，信号用存储部41以及噪声用存储部42中存储的数字信号分别是12位的并行信号。
在摄像元件3的第一层即第一基板111上，设置有像素10和定时发生器200的一部分。定时发生器200由多个电路构成，并分开配置于第一基板111～第四基板114。此外，在图5中，将第一基板111、第二基板112、第三基板113以及第四基板114分别称为第一层、第二层、第三层以及第四层。构成定时发生器200的各电路被配置于用于配置像素10、AD转换部100、控制部70、运算单元80的区域的外围部。在第二层即第二基板112上，设置有比较部30、信号用存储部41、噪声用存储部42、多路分配器43、DA转换部210、全局计数器220、移位寄存器230、以及定时发生器200的一部分。
在第三基板113上，设置有控制部70、VSCAN电路240、HSCAN电路250、定时发生器200的一部分。在第四基板114上，设置有运算单元80、存储部83、多路分配器81、多路分配器84、多路复用器85、读出放大器300、线路存储器310、以及输入输出部320。另外，DA转换部210、全局计数器220、移位寄存器230、VSCAN电路240、HSCAN电路250、读出放大器300、线路存储器310、以及输入输出部320在各基板上配置于外围部。
定时发生器200由脉冲发生电路等构成，定时发生器200基于从摄像装置1的控制部4输出的寄存器设定值而生成脉冲信号等，并将该脉冲信号等输出至各像素10、DA转换部210、全局计数器220、移位寄存器230、VSCAN电路240以及HSCAN电路250。寄存器设定值根据例如快门速度(光电转换部的电荷积累时间)、ISO感光度、图像修正的有无等来设定。DA转换部210基于来自定时发生器200的脉冲信号，生成信号电平变化的斜坡(Ramp)信号作为基准信号。另外，DA转换部210共同连接到针对每一个像素10而设置的各比较部30，并将基准信号输出至各比较部30。全局计数器220基于来自定时发生器200的脉冲信号，生成表示计数值的信号(例如时钟信号)，并将该表示计数值的信号输出至信号用存储部41以及噪声用存储部42。移位寄存器230基于来自定时发生器200的脉冲信号，生成定时信号并输出至信号用存储部41以及噪声用存储部42。信号用存储部41以及噪声用存储部42基于来自移位寄存器230的定时信号，将各自存储的并行信号转换为串行信号并输出至运算单元80。信号用存储部41以及噪声用存储部42发挥将数字信号作为串行信号来输出的信号处理部的功能。
VSCAN电路240以及HSCAN电路250基于来自定时发生器200的信号来依次选择各控制部70，将表示由运算单元80进行的运算内容(四则运算)以及作为运算对象的像素10等的信号输出至各控制部70。针对每一个像素10而设置的各多路复用器85与信号线123以及信号线124连接。信号线123以及信号线124例如在第四基板114上沿着行方向以及列方向呈二维状配置。多路复用器85由控制部70控制，并从被输入至信号线123以及信号线124的信号中选择作为运算单元80的运算对象的信号。
读出放大器300与输入有由每一个像素10的各运算单元80计算出的信号的信号线122连接，将被输入至信号线122的信号放大并读出，由此高速地读出信号。在线路存储器310中存储由读出放大器300读出的信号。输入输出部320对从线路存储器310输出的信号进行信号的位宽的调整和同步代码的附加等信号处理，并将处理过的信号作为图像信号输出至摄像装置1的控制部4。输入输出部320由与例如LVDS或SLVS等高速接口对应的输入输出电路等构成，并高速地传输信号。
AD转换部100分别针对从像素10依次读出的光电转换信号以及噪声信号来依次进行AD转换。运算单元80在进行了CDS处理之后，进行像素的信号间的运算，该CDS处理是将基于由AD转换部100转换成的光电转换信号的数字信号与基于噪声信号的数字信号进行减法的处理。以下，进行详细说明。
当各像素10的噪声信号被输出至比较部30时，由比较器电路等构成的比较部30将从像素10输出的噪声信号与由DA转换部210供给的基准信号进行比较，并将比较结果经由多路分配器43输出至噪声用存储部42。噪声用存储部42基于比较部30的比较结果和来自全局计数器220的时钟信号，将与从比较部30的比较开始时间至比较结果输出时间为止的经过时间相应的计数值作为噪声信号所对应的数字信号来存储。当各像素10的光电转换信号被输出至比较部30时，比较部30将光电转换信号与基准信号进行比较，并将比较结果经由多路分配器43输出至信号用存储部41。信号用存储部41基于比较部30的比较结果和时钟信号，将与从比较部30的比较开始时间至比较结果输出时间为止的经过时间相应的计数值作为光电转换信号所对应的数字信号而存储。这样一来，在本实施方式中，在信号用存储部41以及噪声用存储部42中分别存储12位的数字信号。
噪声用存储部42基于来自移位寄存器230的定时信号，随着时间的推移使噪声用存储部42中存储的12位的数字信号一位一位地移位，并依次输出至图5所示的信号线121。输出至信号线121的串行信号经由多路分配器81被输入至运算单元80。运算单元80将噪声信号所对应的数字信号依次存储于存储部83。在存储部83中存储与噪声信号相关的12位的数字信号。
信号线121是用于连结第二基板112的存储部40与第四基板114的多路分配器81的信号线，是使用了图2所示的贯穿电极118、119和凸块等的信号线。一般地，很难以窄节距形成大量的贯穿电极，也很难从第二基板112向第四基板114同时传输大量的并行信号。在本实施方式中，将第二基板112的存储部40中存储的并行信号转换为串行信号，并输出至第四基板114。因此，能够减少用于连结第二基板112与第四基板114的布线，能够针对各像素10同时输出数字信号。另外，能够防止形成大量的贯穿电极等而导致芯片面积增大。
在向存储部83输入了基于噪声信号的12位的数字信号之后，信号用存储部41基于来自移位寄存器230的定时信号，将与信号用存储部41中存储的光电转换信号相应的数字信号转换为串行信号，并将该串行信号经由信号线121以及多路分配器81输出至运算单元80。运算单元80基于来自控制部70的控制信号，将与存储部83中存储的噪声信号相应的12位的数字信号经由多路分配器84一位一位地输出(反馈)至运算单元80。
运算单元80将从信号用存储部41一位一位地输出的光电转换信号所对应的数字信号与从存储部83一位一位地输出的噪声信号所对应的数字信号进行减法来生成修正信号。运算单元80将针对每1位而生成的修正信号依次存储于存储部83。运算单元80根据存储部40中存储的信号的位数进行多次减法，并将作为减法结果的修正信号依次存储于存储部83。在本实施方式中，在构成存储部40的信号用存储部41以及噪声用存储部42中分别存储12位的数字信号，因此进行12次减法处理。在存储部83中存储12位的噪声信号所对应的数字信号和12位的修正信号。因此，存储部83由24个锁存电路等构成。如此，在本实施方式中，进行光电转换信号的数字信号与噪声信号的数字信号的差分处理的数字CDS是针对每1位分时地进行的。另外，运算单元80针对每一个像素10而设置，并且在全部的像素10中同时进行数字CDS。
运算单元80在进行了数字CDS之后，进行针对每一个像素10而生成的修正信号之间的运算。在图5中，进行与分别配置于例如相互邻接的区域A以及区域B的两个像素10相关的修正信号之间的运算。即，区域A的存储部83中存储的区域A的像素10的12位的修正信号经由多路分配器84被一位一位地输入(反馈)至区域A的运算单元80。同样，区域B的存储部83中存储的区域B的像素10的12位的修正信号分别经由区域B的多路分配器84、区域B的多路复用器85以及区域A的多路复用器85被一位一位地输入至区域A的运算单元80。区域A的运算单元80将如此输入的区域A的12位的修正信号以及区域B的12位的修正信号一位一位地计算，来生成像素信号。运算单元80根据修正信号的位数进行多次运算，将作为运算结果的像素信号依次存储于存储部83。在修正信号间的运算后，在存储部83中存储12位的修正信号和12位的像素信号。
运算单元80将存储部83中存储的像素信号经由多路分配器84输出至信号线122。读出放大器300将被输出至信号线122的像素信号放大并读出。针对每一个像素10而设置的各运算单元80使信号线122依次输出信号，读出放大器300依次读出被输出至信号线122的信号。在线路存储器310中依次存储由读出放大器300读出的像素信号。输入输出部320对从线路存储器310依次输出的信号进行信号处理，将信号处理后的信号作为图像信号来输出。
图6以及图7是示出第一实施方式的摄像元件的制造方法的图。首先，如图6的(a)所示，准备第一基板111～第四基板114。第一基板111～第四基板114是半导体基板，使用任意的导电型的半导体基板即可。在第一基板111的第一面105a、第二基板112的第一面106a、第三基板113的第一面107a、第四基板114的第一面108a分别形成晶体管等各种元件。在第一面105a、106a、107a、108a分别形成栅电极或栅极绝缘膜。然后，如图6的(b)所示，在第一面105a、106a、107a、108a分别形成包含导体膜以及绝缘膜的布线层140、141、144、145。在布线层140、141、144、145形成例如多个布线和布线间的绝缘膜。在形成了布线层140、141、144、145之后，形成凸块和电极等连接部151、152、155、156。连接部151、152、155、156用金属材料形成。各种元件和布线层、电极的形成能够使用一般的半导体工艺，因此省略说明。
接着，如图6的(c)所示，将第一基板111的第一面105a与第二基板112的第一面106a配置为相互对置，并用连接部151以及连接部152接合。同样，将第三基板113的第一面107a与第四基板114的第一面108a配置为相互对置，用连接部155以及连接部156接合。在经由连接部将基板接合了之后，在图6的(d)中，通过蚀刻或CMP(Chemical MechanicalPolishing：化学机械研磨)等去除第一基板111以及第三基板113的一部分，并削薄第一基板111以及第三基板113的厚度。另外，在第一基板111的第二面105b形成钝化层103。
接着，如图7的(a)所示，在第一基板111的第二面105b隔着钝化层103贴合支承基板400。而且，通过蚀刻等去除第二基板112的一部分，削薄第二基板112的厚度。接着，如图7的(b)所示，在第二基板112以及第三基板113分别形成贯穿电极118、119。贯穿电极118以及贯穿电极119的形成能够使用已知的半导体工艺。在形成了贯穿电极118、119之后，在第二基板112的第二面106b形成基板间连接层142和凸块、电极等连接部153，在第三基板113的第二面107b形成基板间连接层143和凸块、电极等连接部154。此外，针对贯穿电极118以及贯穿电极119，也可以在图6的(b)的阶段，分别从第二基板112的第一面106a侧、第三基板113的第一面107a侧来形成。
接着，如图7的(c)所示，将第二基板112的第二面106b与第三基板113的第二面107b配置为相互对置，用连接部153以及连接部154接合。在经由连接部将基板接合了之后，在图7的(d)中，去除支承基板400。然后，在第一基板111的第二面105b隔着钝化层103依次形成彩色滤光片层102以及微透镜层101。通过如以上所述的制造方法，能够制造图2所示的摄像元件3。此外，图6以及图7所示的摄像元件的制造方法只不过是一个例子，也可以采用不同的制造方法。能够通过各种各样的制造方法制造摄像元件。
根据上述的实施方式，可以得到以下作用效果。
(1)摄像元件3具有：光电转换层161，具有用于对入射的光进行光电转换的光电转换部12；第一电路层162，层叠于光电转换层161，并具有第一电路；第二电路层163，层叠于第一电路层162，并具有第二电路；第三电路层164，层叠于第二电路层163，并具有第三电路。将光电转换层161的设有电极(栅电极)的面(第一面105a)与第一电路层162的设有电极(栅电极)的面(第一面106a)相对地层叠，将第二电路层163的设有电极(栅电极)的面(第一面107a)与第三电路层164的设有电极(栅电极)的面(第一面108a)相对地层叠。由于如此配置，因此不必增大芯片面积，就能够配置用于处理来自像素10的信号的多个电路等。另外，能够防止像素10所具有的开口率降低。进一步地，设于光电转换层161的电路与设于第一电路层162的电路能够经由例如多个凸块电连接，能够将光电转换层161的各像素10产生的大量的信号同时传输至第一电路层162。
(2)摄像元件3具有：光电转换层161，具有半导体层111和布线层140，该半导体层111具有对入射的光进行光电转换的光电转换部12；第一电路层162，层叠于光电转换层161的布线层140侧，并具有第一半导体层112以及与光电转换层161的布线层140电连接的第一布线层141；第二电路层163，层叠于第一电路层162的第一半导体层112侧，并具有第二半导体层113以及与第一布线层141电连接的第二布线层144；第三电路层164，层叠于第二电路层163的第二布线层144侧，并具有第三半导体层114以及与第二布线层144电连接的第三布线层145。由于如此配置，所以不必增大芯片面积，就能够配置用于处理来自像素10的信号的多个电路等。另外，能够防止像素10所具有的开口率降低。
(3)第一电路层162设置于与设有电极(栅电极)的面不同的面，并具有与第一电路电连接的第一连接部153；第二电路层163设置于与设有电极(栅电极)的面不同的面，并具有与第一连接部153及第二电路电连接的第二连接部154；第一电路与第二电路经由第一连接部153和第二连接部154连接。由于如此配置，所以能够在第一电路层162的电路与第二电路层163的电路之间传输大量的信号。
(4)具有：第一贯穿电极118，设于第一电路层162，并将第一电路与第一连接部153电连接；第二贯穿电极119，设于第二电路层163，并将第二电路与第二连接部154电连接。在本实施方式中，贯穿电极118以及贯穿电极119经由连接部153以及连接部154连接。因此，能够将贯穿电极118以及贯穿电极119分别设置于不同的位置。另外，不需要形成贯穿两个基板那么长的贯穿电极，能够防止摄像元件的成品率变差以及芯片面积的增大。
(5)第一电路层162具有将从光电转换部12输出的信号进行AD转换而输出数字信号的AD转换部100，第三电路层164具有对数字信号进行运算处理的运算部(运算单元80)，第二电路层163具有控制运算部的控制部70。由于如此配置，因此光电转换层161的像素10与第一电路层162的AD转换部100能够经由多个凸块连接。因此，能够将来自各像素10的信号同时输出至针对每一个像素而设置的各AD转换部100。通过这样，各AD转换部100能够同时进行AD转换。另外，第二电路层163的控制部70与第三电路层164的运算单元80能够经由多个凸块连接。因此，第二电路层163的各控制部70从图2所示的Z轴方向对第三电路层164的运算单元80供给控制信号，并对运算单元80的运算内容等进行控制。其结果是，不必增大摄像元件3的芯片面积，就能够针对任意的像素10的信号进行运算。能够针对邻接的像素之间或者配置于分开的区域的像素之间进行运算。
(6)第一电路层162具有将数字信号作为串行信号而输出的信号处理部(信号用存储部41、噪声用存储部42)。由于如此配置，所以能够减少用于连结第一电路层162与第三电路层164的布线，能够将针对各像素10的数字信号同时输出。另外，能够防止形成大量的贯穿电极等导致芯片面积增大。
(第二实施方式)
参照图8以及图9，说明第二实施方式的摄像元件。此外，图中，在与第一实施方式相同或相当的部分添加相同的附图标记，并主要说明与第一实施方式的摄像元件的区别点。图8是示出第二实施方式的摄像元件的构成的框图。第一基板111具有呈二维状配置的多个像素10，第二基板112具有多个比较部30。比较部30将从像素10输出的信号与基准信号进行比较，并将比较结果输出至第三基板113以及第四基板114。
第三基板113具有多个第一存储部50。第四基板114具有多个第二存储部60以及输出部90。第一存储部50以及第二存储部60针对每一个像素10而设置，并由锁存电路等构成。AD转换部100构成为包含比较部30、第一存储部50和第二存储部60，并将从像素10输出的信号转换为规定的位数的数字信号。第一存储部50存储规定的位数的数字信号中的低位的位的数字信号，第二存储部60存储规定的位数的数字信号中的高位的位的数字信号。分别从图9所示的全局计数器220向第一存储部50以及第二存储部60供给表示计数值的时钟信号。此处，低位的位是指，从全局计数器220输出的时钟信号中的、由相对高的频率的信号生成的数字信号的位。另外，高位的位是指，从全局计数器220输出的时钟信号中的、由相对低的频率的信号生成的数字信号的位。即，被输入至第一存储部50的时钟信号的频率高于被输入至第二存储部60的时钟信号的频率。
图9是示出第二实施方式的摄像元件的构成的详细的框图。在第一基板111上，设置有像素10以及定时发生器200的一部分。在第二基板112上，设置有比较部30、DA转换部210、全局计数器220以及定时发生器200的一部分。在第三基板113上，设置有第一存储部50以及定时发生器200的一部分。在第四基板114上，设置有第二存储部60、输出部90、定时发生器200的一部分、读出放大器300、线路存储器310以及输入输出部320。此外，在图9中，将第一基板111、第二基板112、第三基板113以及第四基板114分别称为第一层、第二层、第三层以及第四层。
全局计数器220使用来自定时发生器200的信号进行计测，生成用于表示计数值的多个信号(例如时钟信号)，并将该多个信号输出至第一存储部50以及第二存储部60，该多个信号的频率不同。第一存储部50以及第二存储部60基于从比较部30输出的信号，将与直到从像素10输出的信号的电平和斜坡信号(基准信号)的电平之间的大小关系发生变化(逆转)为止的时间相应的计数值存储为数字信号。第一存储部50以及第二存储部60将作为计测出的结果的计数值存储为数字信号。即，第一存储部50以及第二存储部60分别存储基于在多个不同频率的时钟信号下计测出的结果的数字信号。
第一存储部50存储基于如下的计测结果的数字信号，该计测结果是当由比较部30将从像素10输出的信号与来自DA转换部210的基准信号进行比较时，以第一频率的时钟信号计测直到从像素10输出的信号和基准信号之间的大小关系发生变化为止的时间而得到的结果。第二存储部60存储基于如下的计测结果的数字信号，该计测结果是以频率比第一频率的时钟信号低的第二频率的时钟信号计测直到从像素10输出的信号和基准信号之间的大小关系发生变化为止的时间的结果。第一存储部50以及第二存储部60中存储的数字信号被输出至输出部90。
用于传输比较部30的输出信号的信号线121是连结第二基板112的比较部30、第三基板113的第一存储部50与第四基板114的第二存储部60的信号线，是使用了图2所示的贯穿电极118、119和凸块等的信号线。在位于与第二基板112的比较部30分开的位置的第四基板114上，因布线的寄生电容或层间的结电容等导致比较器输出信号的延迟或迟钝，产生像素间的偏差。因此，进行锁存动作的锁存定时产生偏离。在本实施方式中，在第一存储部50以及第二存储部60中，将用于存储低位的数字信号的第一存储部50配置于比第二存储部60更靠近比较部30的位置。即，第一存储部50设于比较部30与第二存储部60之间。在图8以及图9中，具有第一存储部50的第三基板113设于具有比较部30的第二基板112与具有第二存储部60的第四基板114之间。
来自比较部30的输出信号向第二存储部60输入的输入定时有时会延迟。但是，表示被输入至第二存储部60的计数值的时钟信号的频率低，即变为高位的位的计数值的变化较慢，因此能够减小锁存定时错位的影响，减小AD转换的转换误差。如此，将存储基于频率比第二频率高的第一频率的时钟信号的数字信号的第一存储部50设于比第二存储部60更靠近比较部30的位置，由此能够减小来自比较部30的信号的信号延迟产生的影响。通过这样，能够实现高精度的AD转换。
第一存储部50以及第二存储部60中存储的数字信号通过针对每一个像素10而设置的输出部90而输出至信号线122。针对每一个像素10而设置的各输出部90依次将信号输出至信号线122，读出放大器300将被输出至信号线122的信号依次读出。在线路存储器310中，依次存储由读出放大器300读出的信号。输入输出部320对从线路存储器310依次输出的信号进行信号处理，输出信号处理后的信号来作为图像信号。
此外，在本实施方式中，低位用的第一存储部50设于第三层113，高位用的第二存储部60设于第四层114；但也可以相反，即，低位用的第一存储部50设于第四层114，高位用的第二存储部60设于第三层113。如此，将第一存储部50和第二存储部60配置于不同的基板，由此不必增大芯片面积地就能够配置多个存储部，能够提高AD转换的位数(分辨率)。进一步地，第一存储部50以及第二存储部60与各自对应的像素10层叠而设置。因此，能够防止像素10所具有的开口率降低。
根据上述的实施方式，除了与第一实施方式同样的作用效果以外，还可得到以下的作用效果。
(7)第一电路层162具有将从光电转换部12输出的信号与基准信号进行比较的比较部30，第二电路层163具有基于比较部30的比较结果来存储规定位数的数字信号中的第一位数的数字信号的第一存储部50，第三电路层164具有基于比较部30的比较结果来存储规定位数的数字信号中的第二位数的数字信号的第二存储部60，比较部30、第一存储部50和第二存储部60构成用于将从光电转换部12读出的信号转换为规定位数的数字信号的AD转换部100。在本实施方式中，将第一存储部50配置于第二电路层163，将第二存储部60配置于第三电路层164。因此，不必增大芯片面积，就能够配置多个存储部，能够提高AD转换的分辨率。另外，第一存储部50以及第二存储部60与各自对应的像素10层叠而设置。因此，能够防止像素10所具有的开口率降低。
(8)第一存储部50基于第一频率的时钟信号来存储第一位数的数字信号，第二存储部60基于比第一频率低的第二频率的时钟信号来存储第二位数的数字信号。在本实施方式中，在第一存储部50以及第二存储部60中，将用于存储低位的位的数字信号的第一存储部50配置于靠近比较部30的位置。因此，能够减小因来自比较部30的信号的信号延迟产生的影响，能够实现高精度的AD转换。
(第三实施方式)
参照图10以及图11，说明第三实施方式的摄像元件。此外，图中，在与第一以及第二实施方式相同或者相当的部分添加相同的附图标记，主要说明与第一以及第二实施方式的摄像元件的区别点。图10是示出第三实施方式的摄像元件的AD转换部100的构成的框图。AD转换部100构成为包含比较部30、第一存储部50、第二存储部60和电平转换部(电平移位器)180。
电平转换部180构成为包含第一电容C1、第二电容C2以及缓冲器(放大部)130。电平转换部180将比较部30的输出信号的电压电平从比较部30等所使用的模拟电源的电平转换为缓冲器130或第一存储部50、第二存储部60等所使用的数字电源的电平。第一电容C1以及第二电容C2串联连接。向缓冲器130的输入端子131输入如下的信号，该信号是与比较部30的输出信号的电压电平以及第一电容C1与第二电容C2的电容的大小之比对应的信号。缓冲器130将输入的信号的电平转换为数字电源的电平并输出至第一存储部50以及第二存储部60。第一电容C1设于图11所示的第一电容层171，第二电容C2设于图11所示的第二电容层172。此外，缓冲器130可以配置于第三基板113，也可以配置于第四基板114。另外，还可以将缓冲器130配置于与第三基板113以及第四基板114不同的基板。
图11是示出第三实施方式的摄像元件的截面构造的图。第三实施方式的摄像元件具有第一电容层171以及第二电容层172。第一电容层171具有绝缘部161，第二电容层172具有绝缘部162。绝缘部161、162由绝缘材料构成，例如由绝缘膜等构成。绝缘部161连接在连接部153与凸块或电极等连接部157之间，绝缘部162连接在连接部154与连接部157之间。连接部153、154、157分别由金属构成。绝缘部161、连接部153和连接部157构成第一电容C1，绝缘部162、连接部154和连接部157构成第二电容C2。
在本实施方式中，设于第二基板112的比较部30的元件经由第一电容层171以及第二电容层172与设于第三基板113、第四基板114中的每一个基板上的元件连接。在第一电容层171以及第二电容层172上配置用于从模拟电源的电平转换为数字电源的电平的第一电容C1以及第二电容C2。因此，不必在第二基板112或第三基板113上配置第一电容C1以及第二电容C2，能够减小配置在第二基板112或第三基板113上的电路的面积。
根据上述的实施方式，除了与第一以及第二实施方式同样的作用效果以外，还可得到以下的作用效果。
(9)具有：第一电容层171，设于第一电路层162的第二电路层163侧，并具有与第一连接部153连接的第一电容C1；第二电容层172，设于第二电路层163的第一电路层162侧，并具有与第二连接部154连接且与第一电容C1串联连接的第二电容C2。由于如此配置，所以能够减小配置在第二基板112或第三基板113等上的电路的面积。
如下的变形也在本发明的范围内，还能够将变形例中的一个或者多个与上述的实施方式组合。
(变形例1)
在上述的第一实施方式中，说明了将作为像素间运算的结果的像素信号经由信号线122依次输出至读出放大器300的例子。但是，也可以将存储部83中存储的修正信号作为像素信号而经由信号线122输出至读出放大器300。另外，还可以将信号用存储部41中存储的光电转换信号所对应的数字信号以及噪声用存储部42中存储的噪声信号所对应的数字信号中的每一个数字信号经由多路分配器81输出至信号线122。
(变形例2)
在上述的第一实施方式中，说明了针对每1位分时地进行CDS处理以及像素间运算的例子。但是，也可以由控制部70控制运算单元80等来针对每多个位数进行运算。例如，可以针对每2位进行运算，也可以针对位数比噪声用存储部42中存储的数字信号的位数少的每多个位数进行运算。
(变形例3)
在上述的第一实施方式中，说明了在进行各像素10的信号间的运算前进行数字CDS的例子。但是，也可以在进行各像素10的信号间的运算前进行模拟CDS。例如，在AD转换部100中，进行光电转换信号与噪声信号的差分处理，将基于信号间的差分的模拟信号转换为数字信号。在这种情况下，在各存储部中存储将每一个像素10的噪声信号成分去除了的数字信号。
(变形例4)
在上述的第一实施方式中，说明了第一基板111具有多个像素10、第二基板112具有多个AD转换部100、第三基板113具有多个控制部70、第四基板114具有多个运算单元80、4个基板层叠的例子。但是，基板的数量并不限定于4个。也可以将摄像元件3设置为3个基板层叠而成的结构。另外，在上述的第一实施方式中，说明了光电转换层161的第一面105a与第一电路层162的第一面106a相对地层叠，第二电路层163的第一面107a与第三电路层164的第一面108a相对地层叠的例子。但是，也可以将光电转换层161的第二面105b与第一电路层162的第二面106b相对地层叠，将第二电路层163的第二面107b与第三电路层164的第一面108a相对地层叠。在摄像元件3中，例如，从入射光L入射一侧起，设置有布线层140、第一基板111、第二基板112、布线层141、布线层144、第三基板113、布线层145、第四基板114。在这种情况下，也可以将摄像元件3设置为3个基板(第一基板111～第三基板113)层叠而成的结构。还可以在第一基板111与第二基板112之间设置基板间连接层。
在上述的第二实施方式中，说明了第一基板111具有多个像素10、第二基板112具有多个比较部30、第三基板113具有多个第一存储部50、第四基板114具有多个第二存储部60、4个基板层叠的例子。但是，基板的数量并不限定于4个。像素10和比较部30也可以设于相同的基板上。另外，比较部30和第一存储部50也可以设于相同的基板上。另外，第一存储部50和第二存储部60也可以设于相同的基板上。在这种情况下，第一存储部50设于比第二存储部60更靠近比较部30的位置。进一步地，还可以在光电转换层161与第一电路层162之间设置两层电连接的其他电路层。
另外，具有存储部(锁存电路等)的基板也可以是包括第三基板113、第四基板114在内的3个以上基板。例如，用于存储12位的数字信号的12个存储部(锁存电路)可以在3个基板中的每一个基板上设置4个，也可以在12个基板中的每一个基板上设置1个。
在上述的第二实施方式中，说明了设置与低位对应的第一存储部50、以及与高位对应的第二存储部60的例子。但是，也可以设置用于存储相对于高位的位以及低位的位而处于中位的位的数字信号的第三存储部。在这种情况下，基于从比较部30输出的信号，以频率比第二频率的时钟信号低的第三频率的时钟信号计测直到从像素10输出的信号和基准信号之间的大小关系发生变化为止的时间。第三存储部基于在第三频率的时钟信号下计测出的结果来存储第三信号。将基于第一频率的时钟信号的数字信号作为低位的位的数字信号，将基于第二频率的时钟信号的数字信号作为中位的位的数字信号，将基于第三频率的时钟信号的数字信号作为高位的位的数字信号。
可以将第一存储部、第二存储部和第三存储部配置于相互不同的基板。也可以将具有第二存储部60的基板设置于具有第一存储部50的基板与具有第三存储部的基板之间，以使第二存储部60位于第一存储部50与第三存储部之间。还可以将第一存储部50和第二存储部60设置于相同的基板，而仅将第三存储部设置于不同的基板。第一存储部50设置于比第二存储部60更靠近比较部30的位置。另外，也可以将具有第一存储部50和第二存储部60的基板设置于具有比较部30的基板与具有第三存储部的基板之间。还可以将第二存储部60与第三存储部设置于同一基板上。
(变形例5)
在上述的实施方式中，说明了进行向12位的数字信号的AD转换的例子。但是，也能够同样地应用于任意的位数的AD转换。也可以设置与任意的位数相应的多个锁存电路(存储部)。
(变形例6)
在上述的实施方式中，说明了摄像元件3是背面照射型的结构的例子。但是，也可以将摄像元件3设置为在光入射的入射面侧设置布线层140的表面照射型的结构。
(变形例7)
在上述的实施方式中，说明了使用光电二极管作为光电转换部12的例子。但是，也可以使用光电转换膜作为光电转换部12。
(变形例8)
在上述的实施方式中，说明了针对每一个像素10而设置AD转换部100的例子。但是，也可以针对每多个像素10而设置AD转换部100。例如，在按照RGGB的4色拜耳(Bayer)阵列配置像素的情况下，可以针对每一个由RGGB的4个像素构成的像素块而设置AD转换部100，还可以针对由沿着行方向以及列方向配置了相同数量且为偶数个的像素构成的像素块的每一个而设置AD转换部100。
(变形例9)
在上述的实施方式以及变形例中，说明了使用使基准信号的信号电平随着时间而变化来进行AD转换的积分型的AD转换电路作为AD转换部100的例子。但是，也可以使用逐次比较型等的其他的电路结构。例如，逐次比较型的AD转换部构成为包含比较部、存储部以及电容部。在电容部中设置根据AD转换的分辨率而与数字信号的位数对应的多个电容以及用于切换各电容的连接状态的多个开关。电容部生成根据输入的信号(电压信号)和各电容的连接状态而决定的基准信号并向比较部输出。
比较部将从像素10输入的信号(光电转换信号、噪声信号)与从电容部输入的基准信号进行比较，并输出作为比较结果的输出信号。存储部基于比较部的输出信号，将与从像素10输出的信号对应的数字信号存储于存储部。逐次比较型的AD转换部基于比较部的比较结果来切换电容部的各电容的连接状态，由此使由电容部生成的基准信号依次变化来进行多次二分查找，生成与从像素10输出的信号对应的数字信号。
在将逐次比较型的AD转换部配置于摄像元件的情况下，将电容部的多个电容分开配置于多个基板上。例如，在电容部具有第三电容以及电容值比第三电容大的第四电容的情况下，将比较部配置于第一电路层162上，将第三电容配置于第二电路层163上，将第四电容配置于第三电路层164上。第三电容是用于决定低位的位的数字信号的电容。通过这样，不必增大芯片面积，就能够提高AD转换的位数(分辨率)。另外，由于具有小电容值的电容受到寄生电容的影响大，因此配置于比具有大电容值的电容更靠近比较部的位置。通过这样，能够减小对具有较小电容值的电容产生的寄生电容的影响。其结果是，能够实现高精度的AD转换。
(变形例10)
在上述的实施方式中说明的摄像元件3也可以应用于照相机和智能手机、平板电脑、PC中内置的照相机和车载照相机等。
在上述的内容中说明了各种各样的实施方式以及变形例，但本发明并不限定于上述的内容。在本发明的技术思想的范围内可想到的其他实施方式也包含在本发明的范围内。
以下的优先权基础申请的公开内容作为引用文献被援引至此。
日本国专利申请2016年第70960号(2016年3月31日申请)
附图标记的说明
3摄像元件，12光电转换部，10像素，30比较部，70控制部，80运算单元，100AD转换部。

Claims (17)

1.一种摄像元件，其特征在于，具备：
第一电路层，其具有设有对光进行光电转换而生成电荷的光电转换部的第一半导体基板、以及设有对基于由所述光电转换部生成的电荷的信号进行传送的布线的第一布线层；
第二电路层，其具有第二布线层以及第二半导体基板，所述第二布线层具有与所述第一布线层的布线连接且传送从所述第一布线层的布线传送来的信号的布线，在第二半导体基板设有与所述第二布线层的布线连接且对从所述第二布线层的布线传送来的信号进行处理的电路和传送由所述电路处理后的信号的贯穿电极；
第三电路层，其具有设有与所述第二电路层的贯穿电极连接的贯穿电极的第三半导体基板、以及设有与所述第三半导体基板的贯穿电极连接的布线的第三布线层；
多个第一连接部，其设在所述第一电路层与所述第二电路层之间，用于将所述第一布线层的布线和所述第二布线层的布线电连接；以及
多个第二连接部，其设在所述第二电路层与所述第三电路层之间，用于将所述第二半导体基板的多个贯穿电极和所述第三半导体基板的多个贯穿电极电连接，
多个所述第一连接部的配置间隔比所述第二连接部的配置间隔窄。
2.根据权利要求1所述的摄像元件，其特征在于，
所述第一连接部的数量比所述第二连接部的数量多。
3.根据权利要求1所述的摄像元件，其特征在于，
所述第一连接部的数量比所述第二半导体基板的贯穿电极的数量、或者所述第三半导体基板的贯穿电极的数量多。
4.根据权利要求1所述的摄像元件，其特征在于，
在与光入射的方向交叉的面上，所述第二连接部的面积比所述第二半导体基板的贯穿电极的面积大。
5.根据权利要求1所述的摄像元件，其特征在于，
在与光入射的方向交叉的面上，所述第二连接部的面积比所述第三半导体基板的贯穿电极的面积大。
6.根据权利要求1所述的摄像元件，其特征在于，
从光入射一侧起设有所述第一半导体基板、所述第一布线层、所述第二布线层、所述第二半导体基板、所述第三半导体基板、所述第三布线层。
7.根据权利要求1所述的摄像元件，其特征在于，
所述第二电路层的电路具有对基于由所述光电转换部生成的电荷的信号与基准信号进行比较的比较部，
所述第三电路层具有存储基于从所述比较部输出的信号生成的信号的存储部。
8.根据权利要求1所述的摄像元件，其特征在于，
所述第二电路层的电路具有对基于由所述光电转换部生成的电荷的信号进行AD转换并输出数字信号的AD转换部，
所述第三电路层具有记录所述数字信号的存储部。
9.一种摄像装置，其特征在于，具备：
权利要求1～8中任一项所述的摄像元件；以及
基于来自所述摄像元件的信号生成图像数据的图像生成部。
10.根据权利要求1所述的摄像元件，其特征在于，具备：
第四电路层，其具有设有与所述第三布线层的布线连接的布线的第四布线层、以及与所述第四布线层的布线连接的第四半导体基板；以及
多个第三连接部，其设在所述第三电路层与所述第四电路层之间，用于将所述第三布线层的布线与所述第四布线层的布线电连接，
多个所述第三连接部的配置间隔比所述第二连接部的配置间隔窄。
11.根据权利要求10所述的摄像元件，其特征在于，
所述第三连接部的数量比所述第二连接部的数量多。
12.根据权利要求10所述的摄像元件，其特征在于，
所述第三连接部的数量比所述第二半导体基板的贯穿电极的数量、或者所述第三半导体基板的贯穿电极的数量多。
13.根据权利要求10所述的摄像元件，其特征在于，
从光入射一侧起设有所述第一半导体基板、所述第一布线层、所述第二布线层、所述第二半导体基板、所述第三半导体基板、所述第三布线层、所述第四布线层、所述第四半导体基板。
14.根据权利要求10所述的摄像元件，其特征在于，
所述第二电路层的电路具有对基于由所述光电转换部生成的电荷的信号进行AD转换并输出数字信号的AD转换部，
所述第四电路层具有对数字信号进行运算处理的运算部，
所述第三电路层具有控制所述运算部的控制部。
15.根据权利要求10所述的摄像元件，其特征在于，
所述第二电路层的电路具有对基于由所述光电转换部生成的电荷的信号与基准信号进行比较的比较部，
所述第三电路层具有存储基于从所述比较部输出的信号生成的信号中的第一信号的第一存储部，
所述第四电路层具有存储基于从所述比较部输出的信号生成的信号中的第二信号的第二存储部。
16.根据权利要求10所述的摄像元件，其特征在于，
所述第二电路层的电路具有对基于由所述光电转换部生成的电荷的信号进行AD转换并输出数字信号的AD转换部，
所述第三电路层具有记录所述数字信号的存储部，
所述第四电路层具有对所述数字信号进行运算处理的运算部。
17.一种摄像装置，其特征在于，具备：
权利要求10～16中任一项所述的摄像元件；以及
基于来自所述摄像元件的信号生成图像数据的图像生成部。
CN202310976000.4A 2016-03-31 2017-02-28 摄像元件以及摄像装置 Pending CN117012796A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-070960 2016-03-31
JP2016070960 2016-03-31
CN201780033571.7A CN109196647B (zh) 2016-03-31 2017-02-28 摄像元件以及摄像装置
PCT/JP2017/007937 WO2017169480A1 (ja) 2016-03-31 2017-02-28 撮像素子および撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780033571.7A Division CN109196647B (zh) 2016-03-31 2017-02-28 摄像元件以及摄像装置

Publications (1)

Publication Number Publication Date
CN117012796A true CN117012796A (zh) 2023-11-07

Family

ID=59963995

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202310975996.7A Pending CN116995085A (zh) 2016-03-31 2017-02-28 摄像元件
CN202310976000.4A Pending CN117012796A (zh) 2016-03-31 2017-02-28 摄像元件以及摄像装置
CN201780033571.7A Active CN109196647B (zh) 2016-03-31 2017-02-28 摄像元件以及摄像装置
CN202310975241.7A Pending CN116995084A (zh) 2016-03-31 2017-02-28 摄像元件以及摄像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310975996.7A Pending CN116995085A (zh) 2016-03-31 2017-02-28 摄像元件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201780033571.7A Active CN109196647B (zh) 2016-03-31 2017-02-28 摄像元件以及摄像装置
CN202310975241.7A Pending CN116995084A (zh) 2016-03-31 2017-02-28 摄像元件以及摄像装置

Country Status (5)

Country Link
US (4) US10720465B2 (zh)
EP (1) EP3439039B1 (zh)
JP (4) JPWO2017169480A1 (zh)
CN (4) CN116995085A (zh)
WO (1) WO2017169480A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225498A (zh) 2016-03-24 2021-08-06 株式会社尼康 摄像元件和摄像装置
WO2017169446A1 (ja) 2016-03-29 2017-10-05 株式会社ニコン 撮像素子および撮像装置
US10720465B2 (en) * 2016-03-31 2020-07-21 Nikon Corporation Image sensor and image capture device
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
TW202315106A (zh) * 2017-10-30 2023-04-01 日商索尼半導體解決方案公司 固體攝像裝置及電子機器
JP6704944B2 (ja) * 2018-02-09 2020-06-03 キヤノン株式会社 撮像装置、撮像システム、移動体
KR20230170980A (ko) 2018-03-14 2023-12-19 소니 어드밴스드 비주얼 센싱 아게 3d-ic 기술로 제조된 이벤트-기반 비전 센서
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11600645B2 (en) 2018-06-21 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device, operation method thereof, and electronic device
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
JP7134782B2 (ja) * 2018-08-20 2022-09-12 キヤノン株式会社 Ａｄ変換装置、撮像装置、撮像システム及び移動体
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
JP2021184510A (ja) 2018-08-31 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
TW202101744A (zh) * 2018-12-20 2021-01-01 日商索尼半導體解決方案公司 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器
KR20200098802A (ko) * 2019-02-12 2020-08-21 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
KR102618358B1 (ko) 2019-06-05 2023-12-28 삼성전자주식회사 이미지 센서
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
KR20210001733A (ko) * 2019-06-28 2021-01-06 삼성전자주식회사 디지털 픽셀 및 이를 포함하는 이미지 센서
WO2021019972A1 (ja) * 2019-08-01 2021-02-04 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の駆動方法
US11310451B1 (en) 2019-09-05 2022-04-19 Waymo Llc Smart sensor with region of interest capabilities
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11284021B1 (en) * 2019-12-30 2022-03-22 Waymo Llc Smart sensor scheduler
US11428550B2 (en) 2020-03-03 2022-08-30 Waymo Llc Sensor region of interest selection based on multisensor data
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
JP7167086B2 (ja) * 2020-05-11 2022-11-08 キヤノン株式会社 回路、チップ、撮像装置、撮像システム、移動体
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
KR20220021159A (ko) * 2020-08-13 2022-02-22 삼성전자주식회사 이미지 센서
JP2022040579A (ja) * 2020-08-31 2022-03-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US20220141405A1 (en) * 2020-11-04 2022-05-05 Facebook Technologies, Llc Digital pixel sensor with adaptive noise reduction
US11756283B2 (en) 2020-12-16 2023-09-12 Waymo Llc Smart sensor implementations of region of interest operating modes
WO2022210917A1 (ja) * 2021-03-31 2022-10-06 株式会社ニコン 撮像素子および撮像装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP5040427B2 (ja) * 2007-05-11 2012-10-03 ソニー株式会社 データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
JP5512102B2 (ja) 2007-08-24 2014-06-04 本田技研工業株式会社 半導体装置
WO2010109815A1 (ja) 2009-03-24 2010-09-30 コニカミノルタオプト株式会社 固体撮像装置
JP5521721B2 (ja) 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
US9171799B2 (en) * 2010-03-25 2015-10-27 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor
JP5399982B2 (ja) * 2010-06-17 2014-01-29 浜松ホトニクス株式会社 半導体集積回路装置の検査方法及び半導体集積回路装置
JP5348176B2 (ja) * 2011-05-16 2013-11-20 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP2013232473A (ja) 2012-04-27 2013-11-14 Nikon Corp 撮像素子およびチップ積層構造
CN110572586A (zh) 2012-05-02 2019-12-13 株式会社尼康 拍摄元件及电子设备
JP6119117B2 (ja) * 2012-06-05 2017-04-26 株式会社ニコン 電子機器
CN109068074B (zh) * 2012-06-08 2022-01-25 株式会社尼康 拍摄元件
JP6074985B2 (ja) * 2012-09-28 2017-02-08 ソニー株式会社 半導体装置、固体撮像装置、および半導体装置の製造方法
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
JP2014131147A (ja) 2012-12-28 2014-07-10 Canon Inc 光電変換装置、撮像システム、および光電変換装置の駆動方法
JP6314477B2 (ja) * 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP6319426B2 (ja) * 2014-03-31 2018-05-09 株式会社ニコン 検出装置、電子機器および製造方法
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
US9281333B2 (en) * 2014-05-01 2016-03-08 Visera Technologies Company Limited Solid-state imaging devices having light shielding partitions with variable dimensions
CN113225498A (zh) 2016-03-24 2021-08-06 株式会社尼康 摄像元件和摄像装置
WO2017169446A1 (ja) * 2016-03-29 2017-10-05 株式会社ニコン 撮像素子および撮像装置
US10720465B2 (en) * 2016-03-31 2020-07-21 Nikon Corporation Image sensor and image capture device

Also Published As

Publication number Publication date
EP3439039A1 (en) 2019-02-06
JP2024038309A (ja) 2024-03-19
US20200258934A1 (en) 2020-08-13
US11177312B2 (en) 2021-11-16
US20190081100A1 (en) 2019-03-14
EP3439039B1 (en) 2023-08-02
CN116995085A (zh) 2023-11-03
WO2017169480A1 (ja) 2017-10-05
CN116995084A (zh) 2023-11-03
US11682690B2 (en) 2023-06-20
US20220013570A1 (en) 2022-01-13
US10720465B2 (en) 2020-07-21
US20230268373A1 (en) 2023-08-24
JP2020065072A (ja) 2020-04-23
JP2022046686A (ja) 2022-03-23
CN109196647A (zh) 2019-01-11
EP3439039A4 (en) 2019-09-18
JPWO2017169480A1 (ja) 2019-01-31
CN109196647B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
CN109196647B (zh) 摄像元件以及摄像装置
JP7491335B2 (ja) 撮像素子、及び撮像装置
US11557624B2 (en) Image sensor and image capturing device
JP2011066241A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2018049855A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination