TW202101744A - 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器 - Google Patents

背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器 Download PDF

Info

Publication number
TW202101744A
TW202101744A TW108141330A TW108141330A TW202101744A TW 202101744 A TW202101744 A TW 202101744A TW 108141330 A TW108141330 A TW 108141330A TW 108141330 A TW108141330 A TW 108141330A TW 202101744 A TW202101744 A TW 202101744A
Authority
TW
Taiwan
Prior art keywords
semiconductor element
state imaging
imaging device
wiring
solid
Prior art date
Application number
TW108141330A
Other languages
English (en)
Inventor
駒井尚紀
吉岡浩孝
脇山悟
山本雄一
高地泰三
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202101744A publication Critical patent/TW202101744A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明係關於一種可降低製造成本之背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器。 將經單片化之記憶電路及邏輯電路佈局於水平方向，藉由氧化膜埋入而加以平坦化後，以於平面方向內包之方式積層於固體攝像元件之下。本發明可應用於攝像裝置。

Description

背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器
本發明係關於一種背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器，尤其關於一種可降低製造成本之背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器。
固體攝像裝置以高保真、4 k×2 k超高保真、進而超級慢動作功能等形式高畫質化，伴隨於此像素數變多，幀頻變高且階調變高。
傳送速率係像素數×幀頻×階調，故而例如於像素為4 k×2 k＝8 M、幀頻為240 f/s、階調為14 bit之情形時，傳送速率為8 M×240 f/s×14 bit＝26 Gbps。
於固體攝像元件之後段之信號處理後，由於為色彩協調之RGB之輸出，故而需要進行更高速達到26 G×3＝78 Gbps之傳送。
若藉由較少之連接端子數進行高速之傳送則每1個連接端子之信號速率變高，用以獲得高速傳送路徑之阻抗匹配之難度變高，並且時鐘頻率較高損失亦變大，故而消耗電力增大。
為了避免上述情況，可使連接端子數增多將傳送分割而延緩信號速率。然而，使連接端子數增多就會配置固體攝像元件與後段之信號處理電路、或記憶電路等之連接所需之端子，故而各電路之封裝變大。
又，後段之信號處理電路、或記憶電路所需之電氣配線之基板亦因積層配線而需要配線密度更微細者，進而配線路徑長度變長，伴隨於此消耗電力變大。
若各電路之封裝變大則安裝之基板本身亦變大，最終導致搭載固體攝像元件之攝像裝置構成本身變大。
因此，作為用以使攝像裝置之構成小型化之技術，提出有藉由將固體攝像元件與信號處理電路、或記憶電路等電路以晶圓之狀態接合之WoW(Wafer on Wafer，晶圓堆疊)而積層之技術(參照專利文獻1)。
藉由使用利用WoW之積層技術，可藉由較多之微細配線連接半導體，故而每1條之傳送速度變低，從而可抑制消耗電力。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2014-099582號公報
[發明所欲解決之問題]
然而，於WoW之情形時，積層之晶圓之晶片只要為相同尺寸即可，但若晶圓中所構成之各晶片尺寸不同，則必須使尺寸與最大之晶片尺寸一致，從而每個電路之理論產量變差且成本上升。
又，積層之各晶圓之良率係各晶圓之晶片之不良亦會導致所積層之其他晶圓之晶片成為不良，由於積層整體之晶圓之良率為各晶圓之良率之積(乘積)，故而良率變差從而成本上升。
又，亦提出有將晶片尺寸不同之晶片形成小型之凸塊而連接之技術。於此情形時，將經良品篩選後之不同尺寸之晶片經由凸塊連接，故而各晶圓之理論產量差、或各晶片之良率之影響較少。
然而，由於難以形成小型之凸塊，又，連接間距受限，故而無法較WoW多地獲得連接端子數。又，由於在安裝製程中進行連接，故而若連接端子數變多，則因連接引起良率降低導致成本上升。又，安裝製程之連接中亦各自進行接合，故而連接所耗費之時間變長，因此製程成本增加。
本發明係鑒於此種狀況而完成者，尤其可降低固體攝像裝置之製造成本。 [解決問題之技術手段]
本發明之第1態樣之背面照射型固體攝像裝置、攝像裝置、及電子機器包含：第1半導體元件，其具有以像素單位產生像素信號之攝像元件；第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接。
於本發明之第1態樣中，包含：第1半導體元件，其具有以像素單位產生像素信號之攝像元件；第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接。
本發明之第2態樣之背面照射型固體攝像裝置之製造方法係如下背面照射型固體攝像裝置之製造方法，該背面照射型固體攝像裝置包含：第1半導體元件，其具有以像素單位產生像素信號之攝像元件；第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接；且該背面照射型固體攝像裝置之製造方法係於具有藉由半導體製程而形成之上述攝像元件之晶圓，再配置包含藉由半導體製程而形成之上述第2半導體元件及上述第3半導體元件的上述信號處理電路中、藉由電性檢查而判定為良品之上述第2半導體元件及上述第3半導體元件，藉由上述埋入構件予以埋入，形成將上述第2半導體元件及上述第3半導體元件之間電性連接之互連配線，且以將上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之間之配線電性連接之方式進行氧化膜接合而積層後，予以單片化。
於本發明之第2態樣中，一種背面照射型固體攝像裝置之製造方法係如下之背面照射型固體攝像裝置之製造方法，該背面照射型固體攝像裝置包含：第1半導體元件，其具有以像素單位產生像素信號之攝像元件；第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接；且該背面照射型固體攝像裝置之製造方法係於具有藉由半導體製程而形成之上述攝像元件之晶圓，再配置包含藉由半導體製程而形成之上述第2半導體元件及上述第3半導體元件的上述信號處理電路中、藉由電性檢查而判定為良品之上述第2半導體元件及上述第3半導體元件，藉由上述埋入構件予以埋入，形成將上述第2半導體元件及上述第3半導體元件之間電性連接之互連配線，且以將上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之間之配線電性連接之方式進行氧化膜接合而積層後，予以單片化，而製造背面照射型固體攝像裝置。
本發明之第3態樣之背面照射型固體攝像裝置具備：第1半導體元件層，其具有以像素單位產生像素信號之攝像元件；第2半導體元件層，其具有第2半導體元件及第3半導體元件，該等第2半導體元件及第3半導體元件小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及支持基板；上述第2半導體元件層設置於上述第1半導體元件層與上述支持基板之間，且上述第1半導體元件層與上述第2半導體元件層藉由直接接合而接合。
於本發明之第3態樣中，設置：第1半導體元件層，其具有以像素單位產生像素信號之攝像元件；第2半導體元件層，其具有第2半導體元件及第3半導體元件，該等第2半導體元件及第3半導體元件小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及支持基板；上述第2半導體元件層設置於上述第1半導體元件層與上述支持基板之間，且上述第1半導體元件層與上述第2半導體元件層藉由直接接合而接合。
以下，一面參照隨附圖式，一面對本發明之較佳之實施形態進行詳細說明。再者，於本說明書及圖式中，對具有實質上相同之功能構成之構成要素標註相同符號，藉此省略重複說明。
又，以如下順序進行說明。 1.本發明之概要 2.第1實施形態 3.第2實施形態 4.第2實施形態之應用例 5.第3實施形態 6.第4實施形態 7.第5實施形態 8.第6實施形態 9.第7實施形態 10.第8實施形態 11.第9實施形態 12.第9實施形態之應用例 13.第10實施形態 14.第10實施形態之第1應用例 15.第10實施形態之第2應用例 16.對電子機器之適用例 17.固體攝像裝置之使用例 18.對內視鏡手術系統之應用例 19.對移動體之應用例
＜＜1.本發明之概要＞＞ 本發明係降低固體攝像裝置之製造成本者。
此處，於說明本發明時，對專利文獻1所揭示之WoW(Wafer on Wafer)進行說明。
WoW例如係如圖1所示將固體攝像裝置與信號處理電路、或包含記憶電路等IC(intergrated circuit，積體電路)的電路以晶圓之狀態接合並積層之技術。
圖1模式性地表示將形成有複數個固體攝像元件11之晶圓W1、形成有複數個記憶電路12之晶圓W2、及形成有複數個邏輯電路13之晶圓W3於精巧地對位之狀態下接合並積層之WoW。
藉由將以此方式積層之構成單片化，例如形成如圖2所示之固體攝像裝置。
於圖2之固體攝像裝置1中，自上方依序積層晶載透鏡及晶載彩色濾光片10、固體攝像元件11、記憶電路12、邏輯電路13、以及支持基板14而構成。
此處，藉由適用WoW之技術，將固體攝像元件11與記憶電路12電性連接之配線21-1、及將記憶電路12與邏輯電路13電性連接之配線21-2可進行微細間距下之連接。
其結果，可增大配線數，故而可降低各信號線中之傳送速度，因此可謀求省電力化。
然而，積層之固體攝像元件11、記憶電路12、及邏輯電路13各自所需之面積不同，故而於面積小於最大之固體攝像元件11之記憶電路12之圖中之左右，產生既未形成電路亦未形成配線之空間Z1。又，於面積小於記憶電路12之邏輯電路13之圖中之左右，產生既未形成電路亦未形成配線之空間Z2。
即，該空間Z1、Z2係因固體攝像元件11、記憶電路12、及邏輯電路13各自所需之面積不同而產生者，於圖2中，產生以需要最大面積之固體攝像元件11為基準積層之結果。
由此，與固體攝像裝置1之製造有關之理論產量降低，其結果，使與製造有關之成本增加。
又，於圖1中，對於分別形成於晶圓W1至W3之固體攝像元件11、記憶電路12、及邏輯電路13中之成為不良之構成，塗滿網格而加以表現。即，於圖1中，示出了於各晶圓W1至W3分別各產生有2個不良。
如圖1所示，分別形成於晶圓W1至W3之固體攝像元件11、記憶電路12、及邏輯電路13中所產生之不良未必產生於同一位置。因此，如圖1所示，作為積層而形成之固體攝像裝置1，產生在固體攝像元件11之晶圓W1上標註有叉號之6個不良。
由此，對於6個不良之固體攝像裝置1，儘管各固體攝像元件11、記憶電路12、及邏輯電路13之3個零件中之至少2個零件並非不良，但分別被處理為6個不良，從而對於各零件，本來可為2個不良，但卻分別成為將晶圓之片數累計所得之6個不良。
其結果，使固體攝像裝置1之良率降低，從而使製造成本增加。
又，考慮如圖3所示，將晶片尺寸不同之固體攝像元件11、記憶電路12、及邏輯電路13單片化之後，僅選擇性地配置良品，並形成小型之凸塊進行連接。
於圖3之固體攝像裝置1中，自上方積層晶載透鏡及晶載彩色濾光片10、固體攝像元件11，於其下，記憶電路12及邏輯電路13積層於同一層，且於該層之下設置並積層支持基板14。又，固體攝像元件11與配置於同一層之記憶電路12及邏輯電路13經由小型之凸塊31電性連接。
於圖3之固體攝像裝置1中，經良品篩選之不同尺寸之晶片經由凸塊31連接，而各晶圓之理論產量差、或各晶片之良率之影響得以降低。
然而，難以形成小型之凸塊31，如圖3所示，連接間距d2之減小有極限，故而無法小於使用WoW之情形時之圖2之連接間距d1。
因此，使用凸塊積層之圖3之固體攝像裝置1無法相較於藉由WoW積層之圖2之固體攝像裝置1較多地獲得連接端子數。又，於如圖3之固體攝像裝置1般使用凸塊之連接之情形時，若連接端子數變多，則由於在安裝製程中進行接合，故而產生與接合有關之良率之降低從而使成本增加。進而，安裝製程中之凸塊之連接亦各自成為作業，故而各製程之時間較長，從而製程成本亦增加。
根據以上情況，本發明之攝像元件係就理論產量、安裝成本、及製程成本之觀點而言使與製造有關之成本降低者。
＜＜2.第1實施形態＞＞ 圖4係說明藉由製造本發明之固體攝像裝置時所適用之CoW(Chip on Wafer，晶圓上晶片)技術與WoW技術之組合積層複數個晶圓所得之構造的圖。
於製造本發明之固體攝像裝置時，將2片晶圓於已精密地進行配線之對位之狀態下積層，該等2片晶圓包含形成有複數個固體攝像元件(CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)影像感測器或CCD(Charge Coupled Device，電荷耦合元件))120之晶圓101、以及再配置有記憶電路121及邏輯電路122之晶圓102。再者，以下對於固體攝像元件120，於圖中，作為CMOS影像感測器(CMOS Image Sensor)進行記載，亦簡單稱為CIS120。
於晶圓101中，藉由半導體製程形成有複數個固體攝像元件120。
於晶圓102中，再配置有複數個記憶電路121，該等複數個記憶電路121係藉由半導體製程形成於晶圓103上並進行單片化之後分別進行電性檢查而被確認為良品晶片。
又，於晶圓102中，再配置有複數個邏輯電路122，該等複數個邏輯電路122係藉由半導體製程形成於晶圓104上並進行單片化之後分別進行電性檢查而被確認為良品晶片。
＜藉由利用圖4之WoW技術積層之晶圓形成的固體攝像裝置之構成例＞ 利用如圖4所示之WoW技術積層複數個晶圓之後進行單片化，藉此形成本發明之固體攝像裝置111(圖5)。
本發明之固體攝像裝置例如設為如圖5所示之構成。再者，圖5之上段為側面剖視圖，下段為表示自固體攝像元件120、記憶電路121、及邏輯電路122之上表面觀察之水平方向配置關係之圖。
圖5之上段之固體攝像裝置111係自圖中上方積層彩色濾光片及晶載透鏡131、以及固體攝像元件120，於其下，記憶電路121及邏輯電路122左右配置地積層於同一層，且於該層之下形成有支持基板132。即，如圖5之上段所示，圖5之固體攝像裝置111包含半導體元件層E1及半導體元件層E2，該半導體元件層E1包含由晶圓101形成之固體攝像元件120，該半導體元件層E2包含形成於晶圓102上之記憶電路121及邏輯電路122。
固體攝像元件120之配線120a中之記憶電路121上之配線120a與記憶電路121之配線121a藉由配線134電性連接，該配線134藉由CuCu連接進行連接。
又，固體攝像元件120之配線120a中之邏輯電路122上之配線120a與邏輯電路122之配線122a藉由配線134電性連接，該配線134藉由CuCu連接進行連接。
於形成有記憶電路121、及邏輯電路122之半導體元件層E2中之記憶電路121、及邏輯電路122之周邊部之空間中，成為填滿有氧化膜133之狀態。藉此，於半導體元件層E2中，記憶電路121、及邏輯電路122成為由氧化膜133埋入之狀態。
氧化膜133若為無機膜，則就耐熱性及成膜後之翹曲量之視角而言，較理想為SiO2 、SiO、SRO等Si系氧化膜。又，氧化膜133亦可置換為有機膜。此情形時之有機膜較佳為容易確保高耐熱性之聚醯亞胺系(PI(polyimide，聚醯亞胺)、PBO(polybenzoxazole，聚苯并噁唑)等)、聚醯胺系等。
又，形成有固體攝像元件120之半導體元件層E1與形成有記憶電路121、及邏輯電路122之半導體元件層E2之交界藉由氧化膜接合形成氧化膜接合層135而接合。進而，記憶電路121、及邏輯電路122之半導體元件層E2與支持基板132藉由氧化膜接合形成氧化膜接合層135而接合。
又，如圖5之下段所示，自上表面觀察，記憶電路121及邏輯電路122以內包於最上層之固體攝像元件120所存在之範圍內之方式配置。藉由此種配置，於記憶電路121、及邏輯電路122之層中，除記憶電路121、及邏輯電路122以外之空閒空間縮小，故而可提高理論產量。
於圖4之晶圓102上，將各固體攝像裝置111單片化時，記憶電路121及邏輯電路122以自各自之上表面觀察配置於固體攝像元件120之範圍內之方式被精細地調整而再配置。
＜圖5之固體攝像裝置之製造方法＞ 其次，參照圖6至圖9，對圖5之固體攝像裝置111之製造方法進行說明。再者，圖6至圖9之側面剖視圖6A至6L表示固體攝像裝置111之側面剖視圖。
於第1工序中，如圖6之側面剖視圖6A所示，將進行電性檢查之後被確認為良品之記憶電路121及邏輯電路122以成為如圖5之下段所示之佈局之方式再配置於再配置基板151上。於再配置基板151上塗佈有黏著劑152，記憶電路121及邏輯電路122藉由黏著劑152再配置並固定於再配置基板151上。
於第2工序中，如圖6之側面剖視圖6B所示，以側面剖視圖6A所示之記憶電路121及邏輯電路122之上表面成為下表面之方式進行反轉後成膜氧化膜，並於經平坦化之支持基板161上形成氧化膜接合層135，而進行氧化膜接合。
於第3工序中，如圖6之側面剖視圖6C所示，使再配置基板151與黏著劑152一起脫膠並剝離而去除。
於第4工序中，如圖7之側面剖視圖6D所示，使記憶電路121、及邏輯電路122之圖中之上表面部分之矽層變薄至不對元件(device)之特性產生影響之高度A。
於第5工序中，如圖7之側面剖視圖6E所示，成膜作為絕緣膜發揮功能之氧化膜133，將包含再配置之記憶電路121、及邏輯電路122之晶片埋入。此時，以對應於記憶電路121、及邏輯電路122之高度將氧化膜133之面平坦化。
於第6工序中，如圖7之側面剖視圖6F所示，於經平坦化之氧化膜133上藉由氧化膜接合形成氧化膜接合層135而接合支持基板171。
於第7工序中，如圖8之側面剖視圖6G所示，將支持基板171藉由脫膠或蝕刻而去除。藉由第1工序至第7工序之處理，將記憶電路121及邏輯電路122以圖5之下段所示之佈局再配置，並藉由包含氧化膜133之絕緣膜埋入，而成為完成於經平坦化之最上表面形成有氧化膜接合層135之狀態之晶圓102之狀態。
於第8工序中，如圖8之側面剖視圖6H所示，對用以與固體攝像元件120電性連接之記憶電路121之配線121a、及邏輯電路122之配線122a形成配線134。
於第9工序中，如圖8之側面剖視圖6I所示，將自晶圓102中之記憶電路121之配線121a及邏輯電路122之配線122a的配線134與自晶圓101中之固體攝像元件(CIS)120之配線120a之配線134適當地以成為對向之位置之之方式進行對位。
於第10工序中，如圖9之側面剖視圖6J所示，將自晶圓102中之記憶電路121之配線121a及邏輯電路122之配線122a的配線134與自晶圓101中之固體攝像元件120之配線120a之配線134藉由CuCu接合而連接，以此方式藉由WoW將晶圓101、102貼合。藉由該處理，成為晶圓102之各記憶電路121及邏輯電路122與晶圓101之各固體攝像元件120電性連接之狀態。
於第11工序中，如圖9之側面剖視圖6K所示，將固體攝像元件120之圖中上部之層即矽層薄壁化。
於第12工序中，如圖9之側面剖視圖6L所示，將彩色濾光片及晶載透鏡131設置於固體攝像元件120上並進行單片化，藉此完成固體攝像裝置111。
藉由如上工序，製造包含形成有固體攝像元件120之第1層、以及形成有記憶電路121及邏輯電路122之第2層之固體攝像裝置111。
藉由此種構成，固體攝像元件120與記憶電路121及邏輯電路122之電路間之連接可與WoW相同地藉由半導體之微影之技術以微細配線之配線密度形成端子而連接，故而可使連接端子數增多，從而可降低各配線中之信號處理速度，因此可謀求消耗電力之減少。
又，記憶電路121及邏輯電路122由於僅連接良品晶片，故而作為WoW之缺點之各晶圓之不良減少，因此可減少良率損失之產生。
進而，與WoW不同，連接之記憶電路121及邏輯電路122可與固體攝像元件120之晶片尺寸無關地設為儘可能小之尺寸，而如圖5之下段所示分別配置為獨立之島形狀，故而可提高連接之記憶電路121、及邏輯電路122之理論產量。
上述情況由於固體攝像元件120需要用以與光學之光反應之必要最低限度之像素尺寸，故而於固體攝像元件120之製造程序中無需微細配線之製程，因此可降低製程成本。又，邏輯電路122之製造程序藉由使用最尖端之微細配線之製程，可減少消耗電力。進而，可提高記憶電路121、及邏輯電路122之理論產量。其結果，可降低與固體攝像裝置111之製造有關之成本。
又，由於為可將晶片重新排列而接合於晶圓之構造，故而即便存在難以於相同晶圓內製作藉由與電源IC、時鐘等類比電路、及邏輯電路122完全不同之製程構成者之不同種類之製程、或晶圓尺寸之不同，亦可積層於1晶片。
又，以上對使用記憶電路121及邏輯電路122作為連接於固體攝像元件120之電路之例進行了說明，但只要為與固體攝像元件120之控制有關之電路、及與拍攝之像素信號之處理有關之電路等固體攝像元件120之動作所需之信號處理電路，則亦可為除記憶電路121及邏輯電路122以外之電路。作為固體攝像元件120之動作所需之信號處理電路，例如亦可為電源電路、圖像信號壓縮電路、時鐘電路、及光通信轉換電路等。
＜＜3.第2實施形態＞＞ 以上對包含2層構成之固體攝像裝置111進行了說明，該2層構成係積層形成固體攝像元件120之層、以及再配置有記憶電路121及邏輯電路122之層。
然而，於以上述方式於1各晶片搭載複數個晶片之CoC(Chip On Chip)(於1個固體攝像元件120之晶片上搭載包含記憶電路121及邏輯電路122之2個晶片之CoC)中，如圖10所示，必須將用以連接包含排列配置在平面上之記憶電路121及邏輯電路122之2個晶片的配線(以下亦稱為互連配線)形成於尺寸較大之半導體元件(固體攝像元件120)之表面。
圖10係更詳細地表示構成圖5所示之固體攝像裝置111之固體攝像元件(CIS)120、記憶電路121及邏輯電路122各自之內部之端子或配線的固體攝像裝置111之側面剖視圖。再者，以下存在為了便於說明而將氧化膜接合層135自記載中省略之情況。
如圖10所示，於固體攝像元件120與記憶電路121之對向之接合面F1，與各配線120a、121a電性連接之焊墊120b、121b相互CuCu接合。同樣地，於固體攝像元件120與邏輯電路122之對向之接合面F1，與各配線120a、122a電性連接之焊墊120b、122b相互CuCu連接。
又，固體攝像元件120之各焊墊120b經由配線120c而連接於各種電路、配線120a、或其他焊墊120b。又，記憶電路121之焊墊121b經由配線121c而連接於配線121a。進而，邏輯電路122之焊墊122b經由配線122c而連接於配線122a。
再者，圖5中之配線134成為將配線120c、焊墊120b、121b、及配線121c彙總而成之構成。
又，對於對配線120a、121a、122a、焊墊120b、121b、122b、配線120c、121c、122c之各者需要特別進行區別之構成，於各符號之末尾附加「-」並另外附加符號。
即，邏輯電路122之焊墊122b-1、122b-2與固體攝像元件120之焊墊120b-1、120b-2進行CuCu接合，記憶電路121之焊墊121b-2、121b-1與固體攝像元件120之焊墊120b-3、120b-4進行CuCu接合。
又，固體攝像元件120之焊墊120b-1與配線120c-1連接。又，焊墊120b-2、120b-3經由配線120c-2而相互連接。進而，焊墊120c-4與配線120c-3連接。
藉由此種構成，固體攝像元件120與記憶電路121經由配線120c-2電性連接。
記憶電路121與邏輯電路122經由晶片面積為最大之固體攝像元件120中之配線120c-2而連接。
即，於圖10中，配線120c-2作為記憶電路121與邏輯電路122之互連配線發揮功能。
此處，參照圖11，並參照選取以成為互連配線之配線120c-2為中心之固體攝像元件120之焊墊120b-1至120b-4、配線120c-1至120c-3、記憶電路121之配線121a-1、121a-2、焊墊121b-1、121b-2、及配線121c-1、121c-2、以及邏輯電路122之配線122a-1、122a-2、焊墊122b-1、122b-2、及配線122c-1、122c-2的構成，對配線之構成進行說明。
如圖11所示，於配線120c-2作為記憶電路121及邏輯電路122之互連配線發揮功能之情形時，記憶電路121、及邏輯電路122經由配線(焊墊)121a-2、配線121c-2、焊墊121b-2、120b-3、配線120c-2、焊墊120b-2、122b-2、配線122c-2、及配線(焊墊)122a-2電性連接。
若設為此種配線構成，則於固體攝像元件120之製造程序中，用以形成互連配線之工序增加，從而產生與工序增加相對應之良率損失。又，記憶電路121及邏輯電路122因經由固體攝像元件120之配線120c-2，而因佈局上之規制導致信號線距離增大，或成為集合配線，由此消耗電力增加。
因此，於本發明之第2實施形態之構成例中之固體攝像裝置111中，如圖12所示，於形成有記憶電路121及邏輯電路122之半導體元件層E2內形成將記憶電路121與邏輯電路122間連接之互連配線，而將焊墊121b、122b相互電性連接。
即，於圖12之固體攝像裝置111中，與圖10之固體攝像裝置111不同之方面如下：半導體元件層E2之構成不同。
其中，圖12之固體攝像元件120之焊墊120b-11至120b-14、及配線120c-11、120c-14係分別對應於圖10之固體攝像元件120之焊墊120b-1至120b-4、及配線120c-1、120c-3之構成。
又，圖12之記憶電路121之配線121a-11、121a-12、焊墊121b-11、121b-12、及配線121c-11、121c-12分別對應於圖10之記憶電路121之配線121a-1、121a-2、焊墊121b-1、121b-2、及配線121c-1、121c-2。
進而，圖12之邏輯電路122之配線122a-11、122a-12、焊墊122b-11、122b-12、及配線122c-11、122c-12分別對應於圖10之邏輯電路122之配線122a-1、122a-2、焊墊122b-1、122b-2、及配線122c-1、122c-2。
即，於圖12之半導體元件層E2中，於記憶電路121及邏輯電路122與焊墊121b、122b之間形成有配線層，且形成有將配線121c、122c擴張所得之配線121c'-1、122c'-1。
進而，於形成配線121c'-1、122c'-1之同一配線層，形成有將記憶電路121之配線121c-12與邏輯電路122之配線122c-12連接之互連配線T。
又，如圖13所示，可將記憶電路121及邏輯電路122不經由固體攝像元件120之配線120c而藉由互連配線T直接電性連接。
即，如圖13之虛線之範圍Z1所示，無需於固體攝像元件120形成互連配線或將用以形成互連配線之其他配線集合，故而可抑制固體攝像元件120之工序增加，從而可提高良率。
又，可抑制配線路徑之距離之增大，故而可抑制消耗電力之增大。
進而，由於記憶電路121及邏輯電路122之合計面積小於固體攝像元件120，故而藉由利用其空地，例如可如圖12所示，將121c'-1、122c'-1之配線間距擴大至與固體攝像元件120之面積相對應。
藉此，圖13之虛線之範圍Z2內之配線間距擴大，藉此缺陷之影響變小，故而可提高良率，並且可減少消耗電力。
＜圖12之固體攝像裝置之製造方法＞ 其次，參照圖14之流程圖及圖15至圖22之側面剖視圖，對圖12之固體攝像裝置111之製造方法進行說明。
首先，對邏輯電路122之製造方法進行說明。
於步驟S11之工序(邏輯(Logic)_FEOL)中，例如於圖4之晶圓104中，藉由FEOL(Front-End-Of-Line：基板工序)，於各邏輯電路122之基板上形成配線圖案。
於步驟S12之工序(邏輯_BEOL)中，藉由BEOL(Back-End-Of-Line：配線工序)，沿著邏輯電路122之基板上之配線圖案，藉由包含Al或Cu等之金屬形成配線。
於步驟S13之工序(邏輯_檢查(KGD(Known Good Die，已知良裸晶粒)))中，如圖15之側面剖視圖15A所示，使用測定端子C，進行邏輯電路122之配線(焊墊)122c之檢查，並基於檢查結果篩選成為良品之邏輯電路122。
於步驟S14之工序(焊墊(Pad)埋入)中，如圖15之側面剖視圖15B所示，藉由電漿CVD(Chemical Vapor Deposition，化學氣相沈積)以氧化Si膜122L將邏輯電路122之配線(焊墊)122c埋入。
於步驟S15之工序(埋入平坦化)中，如圖15之側面剖視圖15C所示，藉由CMP(Chemical Mechanical Polishing，化學機械研磨)對邏輯電路122之由氧化Si膜122L構成之埋入階差LD(參照側面剖視圖15B)進行研磨而使其平坦化。
於步驟S16之工序(邏輯_切晶(Dicing))中，藉由切晶將晶圓104中之邏輯電路122單片化，並抽選良品。
以如上方式，藉由步驟S11至S16之工序製造邏輯電路122。
其次，對記憶電路121之製造方法進行說明。
於步驟S21之工序(記憶(Memory)_FEOL)中，例如於圖4之晶圓103中，藉由FEOL(Front-End-Of-Line：基板工序)，於各記憶電路121之基板上形成配線圖案。
於步驟S22之工序(記憶_BEOL)中，藉由BEOL(Back-End-Of-Line：配線工序)，沿著記憶電路121之基板上之配線圖案，藉由包含Al或Cu等之金屬形成配線。
於步驟S23之工序(記憶_檢查(KGD：Known Good Die))中，如圖16之側面剖視圖16A所示，使用測定端子C，進行記憶電路121之配線(焊墊)121c之檢查，並基於檢查結果篩選成為良品之記憶電路121。
於步驟S24之工序(焊墊埋入)中，如圖16之側面剖視圖16B所示，藉由電漿CVD(Chemical Vapor Deposition)以氧化Si膜121M將記憶電路121之配線(焊墊)121c埋入。
於步驟S25之工序(埋入平坦化)中，如圖16之側面剖視圖16C所示，藉由CMP(Chemical Mechanical Polishing)對記憶電路121之由氧化Si膜121M構成之埋入階差MD(參照側面剖視圖16B)進行研磨而使其平坦化。
於步驟S26之工序(記憶_切晶)中，藉由切晶將晶圓103中之記憶電路121單片化，並抽選良品。
以如上方式，藉由步驟S21至S26之工序製造記憶電路121。
其次，對將所製造之記憶電路121及邏輯電路122再配置於再配置基板151之處理進行說明。
於步驟S31之工序(記憶_晶粒(die) CoW)中，如圖17之側面剖視圖17A所示，藉由CVD法於再配置基板151形成接合用氧化Si膜，並將記憶電路121以設置有配線(焊墊)121c之面抵接於再配置基板151之方式(面朝下(Face down))暫時連接於該再配置基板151。暫時連接之連接方法係電漿接合等氧化膜接合等。
又，暫時連接亦可為除電漿接合等氧化膜接合以外之方法，例如亦可使用市售之暫時接合膠帶等。再者，藉由在再配置基板151側預先形成CoW之對準標記，可提高連接品質。
於步驟S32之工序(邏輯_晶粒 CoW)中，如圖17之側面剖視圖17B所示，將邏輯電路122以設置有配線(焊墊)122c之面抵接於再配置基板151之方式(面朝下)暫時連接於該再配置基板151。
於步驟S33之工序(晶粒埋入)中，如圖17之側面剖視圖17C所示，藉由電漿CVD法以氧化膜133將記憶電路121及邏輯電路122之各者之間之間隙(一部分)填埋並進行單片化，使所得之記憶電路121及邏輯電路122固定於再配置基板151。
於步驟S34之工序(晶粒薄壁化)中，如圖18之側面剖視圖18A所示，將經單片化之記憶電路121及邏輯電路122之Si基板薄壁化。更具體而言，藉由研磨機以高速進行研削，為了改善表面品質而進行CMP。
於步驟S35之工序(晶粒埋入)中，如圖18之側面剖視圖18B所示，為了填埋經薄壁化之記憶電路121及邏輯電路122之間隙，再次藉由電漿CVD法等，形成氧化膜133直至將階差埋入為止。
於步驟S36之工序(埋入面CMP)中，如圖18之側面剖視圖18C所示，藉由CMP法將形成於記憶電路121及邏輯電路122之表面之階差KD平坦化。此時，以記憶電路121及邏輯電路122之Si膜厚控制於1 μm至10 μm左右之厚度之方式進行精加工。
藉由至此為止之處理，成為於再配置基板151上再配置記憶電路121及邏輯電路122且由氧化膜133將該等記憶電路121及邏輯電路122埋入之狀態。
其次，對將再配置於再配置基板151上之記憶電路121及邏輯電路122形成於支持基板132上之工序進行說明。
於步驟S41之工序(永久接合WoW)中，如圖19之側面剖視圖19A所示，藉由電漿接合將形成有氧化Si膜之支持基板132永久接合於再配置於再配置基板151上之記憶電路121及邏輯電路122上。
於步驟S42之工序(再配置基板脫膠)中，如圖19之側面剖視圖19B所示，使再配置基板151脫膠而剝離。
於步驟S43之工序(互連配線形成)中，如圖20之側面剖視圖20B所示，進一步疊加氧化膜133。繼而，如圖20之側面剖視圖20C所示，形成將記憶電路121與邏輯電路122連接之互連配線T。
於步驟S44之工序(Cu-Cu連接配線(等)形成)中，如圖20之側面剖視圖20C所示，形成用以與固體攝像元件120電性連接之焊墊121b、122b。
再者，關於互連配線T，亦可如圖21所示，如互連配線T1至T5所表示般對應於焊墊121b、122b之間距構成複數條數。又，亦可如互連配線T3至T5所表示般形成於超過記憶電路121及邏輯電路122之配置區域之範圍。
進而，焊墊121b、122b亦可形成於此後積層之固體攝像元件120之區域內之柵格上。又，互連配線亦可如互連配線T6所表示般，連接於除記憶電路121及邏輯電路122以外之其他電路等，從而記憶電路121、或邏輯電路122分別與其他電路連接。
再者，圖21之上段為支持基板132之俯視圖，下段為側視圖。又，圖21之俯視圖中之虛線之範圍為供積層固體攝像元件120之範圍。
藉由以上工序，形成再配置有記憶電路121及邏輯電路122之晶圓之後，藉由互連配線T將記憶電路121與邏輯電路122連接，進而，形成用以與固體攝像元件120連接之焊墊121b、122b。
其次，對固體攝像元件120之製造進行說明。
於步驟S51之工序(CIS_FEOL)中，例如於圖4之晶圓101中，藉由FEOL(Front-End-Of-Line：基板工序)，於各固體攝像元件120之基板上形成配線圖案。
於步驟S52之工序(CIS_BEOL)中，藉由BEOL(Back-End-Of-Line：配線工序)，沿著固體攝像元件120之基板上之配線圖案，藉由包含Al或Cu等之金屬形成配線。
於步驟S53之工序(埋入平坦化)中，雖省略圖示，但藉由電漿CVD(Chemical Vapor Deposition)以氧化Si膜將固體攝像元件120之焊墊120b埋入，並藉由CMP(Chemical Mechanical Polishing)對由氧化Si膜構成之埋入階差進行研磨而使其平坦化。
於步驟S54之工序(Cu-Cu連接配線(等)形成)中，如圖22之側面剖視圖22A所示，形成用以與固體攝像元件120電性連接之焊墊120b，從而完成固體攝像元件120之晶圓101。
以如上方式，藉由步驟S51至S54之工序製造固體攝像元件120。
其次，對將再配置有記憶電路121及邏輯電路122並形成有相互之互連配線T之晶圓102與固體攝像元件120之晶圓101接合而製造固體攝像裝置111的工序進行說明。
於步驟S61之工序(永久(Cu-Cu接合WoW))中，如圖22之側面剖視圖22B所示，將固體攝像元件120之焊墊120b與記憶電路之焊墊121b及邏輯電路122之焊墊122b進行CuCu接合(直接接合)。
於步驟S62之工序(背面CIS工序)中，如圖22之側面剖視圖22C所示，將固體攝像元件120薄壁化並形成保護膜之後，如圖22之側面剖視圖22D所示，形成彩色濾光片及晶載透鏡131。
藉由以上一連串工序，製造不經由固體攝像元件120而形成有記憶電路121及邏輯電路122之互連配線的圖12之固體攝像裝置111。
其結果，無需形成經由固體攝像元件120之互連配線，故而可抑制固體攝像元件120之製造中之工序增加，而可提高良率。
又，由於配線之引繞之自由度提高，故而可縮短配線長度或增加配線，從而可實現電源穩定化或低消耗電力化。
進而，改善用於應對熱載子之遮光膜之形成自由度。
又，由於可於固體攝像元件120之面積以上之範圍內引繞互連配線，故而可擴大配線間距，而可抑制良率降低。
進而，無需彙集配線從而配線密度降低，藉此可降低電阻，故而可謀求消耗電力減少。
＜＜4.第2實施形態之應用例＞＞ 以上，對記憶電路121及邏輯電路122之互連配線T形成於半導體元件層E2內之與固體攝像元件120之交界側之例進行了說明，但只要可接合記憶電路121及邏輯電路122，則亦可為其他範圍。
例如，互連配線亦可設置於半導體元件層E2內之與支持基板132之交界側。
於圖23中，示出在半導體元件層E2內之與支持基板132之交界側形成有互連配線T'之固體攝像裝置111。
於圖23之固體攝像裝置111之情形，亦可獲得與形成有互連配線T之圖12之固體攝像裝置111中之效果同樣之效果。
再者，關於圖23之固體攝像裝置111，互連配線T'形成於記憶電路121及邏輯電路122之與支持基板132之交界側，除此以外，與圖12之固體攝像裝置111相同，故而省略關於製造方法之說明。
＜＜5.第3實施形態＞＞ 以上，固體攝像元件120與記憶電路121及邏輯電路122之連接係於接合面F2上將所要連接之焊墊120b與焊墊121b、122b進行CuCu接合之配線間進行。
然而，固體攝像元件120與記憶電路121及邏輯電路122只要電性連接即可，故亦可藉由其他方法連接。
固體攝像元件120與記憶電路121及邏輯電路122之電性連接例如亦可經由貫通電極TCV(Through Chip Via，晶片穿孔)。
即，於圖24之固體攝像裝置111中，固體攝像元件120與記憶電路121經由貫通電極TCV1連接，固體攝像元件120與邏輯電路122經由貫通電極TCV2連接。貫通電極TCV1、TCV2包含Cu，且於其表面形成絕緣膜。
更詳細而言，於記憶電路121設置與貫通電極TCV1連接之焊墊121b，於邏輯電路122設置與貫通電極TCV2連接之焊墊122b。
又，記憶電路121之焊墊121b、及邏輯電路122之焊墊122b係於形成互連配線T時形成。
藉由設為此種構成，可省略形成固體攝像元件120中之焊墊120b、記憶電路121之焊墊121b、及邏輯電路122之焊墊122b之工序，故而可提高良率。
又，可佈線於供設置固體攝像元件120中之焊墊120b、記憶電路121之焊墊121b、及邏輯電路122之焊墊122b之空間，故而可降低因配線引起之阻抗而減少消耗電力。
＜圖24之固體攝像裝置之製造方法＞ 其次，參照圖25之流程圖，對圖24之固體攝像裝置111之製造方法進行說明。
再者，於圖25之流程圖中，圖14之流程圖中之對記憶電路121、邏輯電路122、及再配置基板151之製造工序相同，故而省略。
又，關於圖25之步驟S71、S72、S81至S83、S91、S93之各工序，由於與參照圖14說明之步驟S41、S42、S51至S53、S61、S62之工序相同，故而省略其說明。
即，於圖25之流程圖中，於步驟S73之工序(互連配線(等)形成)中形成互連配線T。此時，將用於與貫通電極TCV1、TCV2連接之記憶電路121之焊墊121b、及邏輯電路122之焊墊122b形成於與貫通電極TCV1、TCV2對應之位置。
而且，於步驟S92之工序(上下晶粒連接(TCV))中，於固體攝像元件120之Si基板中，將貫通孔形成於圖24之貫通電極TCV1、TCV2之位置之後填充Cu而形成為電極。
藉由此種工序，製造圖24之固體攝像裝置111。
又，由於可佈線於供設置固體攝像元件120中之焊墊120b、記憶電路121之焊墊121b、及邏輯電路122之焊墊122b之空間，故而可降低因配線引起之阻抗而減少消耗電力。
＜＜6.第4實施形態＞＞ 以上對在記憶電路121及邏輯電路122之配線層側與固體攝像元件120之配線層側對向之狀態下形成接合面F2之例進行了說明，但亦可於記憶電路121及邏輯電路122之與配線層相反之面(Si基板側之面)形成貫通電極而與固體攝像元件120接合。
圖26示出固體攝像裝置111，該固體攝像裝置111係於記憶電路121及邏輯電路122之與配線層相反之面形成貫通電極TSV(Through Silicon Via，矽穿孔)而將記憶電路121及邏輯電路122與固體攝像元件120接合。
即，於圖26之固體攝像裝置111中，與圖12之固體攝像裝置111不同之方面如下：記憶電路121及邏輯電路122成為將圖中之上下反轉而成之構成，於背面側(成為圖26之上表面之Si基板側)分別形成貫通電極121d、122d，且配線121c'、122c'經由貫通電極(TSV)而連接於焊墊121b、122b。
藉由此種構成，可發揮與第1實施形態中之固體攝像裝置111同樣之效果。
＜圖26之固體攝像裝置之製造方法＞ 其次，參照圖27之流程圖及圖28至圖32之側面剖視圖，對圖26之固體攝像裝置111之製造方法進行說明。
再者，於圖27之流程圖中，記憶電路121及邏輯電路122之製造工序由於與圖14之流程圖中之步驟S11至S16及步驟S21至S26相同，故而省略其說明。
又，固體攝像元件120之製造工序即步驟S111至S114之工序由於與圖14之步驟S51至S54之工序相同，故而省略其說明。
進而，由於如下所述不使用再配置基板151，故而不存在再配置基板151中之工序。
即，於步驟S101之工序(記憶_晶粒 CoW)中，如圖28之側面剖視圖28A所示，藉由CVD法將接合用氧化Si膜形成於支持基板132，並將記憶電路121以設置有配線(焊墊)121c之面抵接於支持基板132之方式(面朝下)連接於該支持基板132。連接方法係電漿接合等氧化膜接合等。
又，連接亦可為除電漿接合等氧化膜接合以外之方法，例如亦可使用市售之暫時接合膠帶等。再者，藉由在支持基板132側預先形成CoW之對準標記，可提高連接品質。
於步驟S102之工序(邏輯_晶粒 CoW)中，如圖28之側面剖視圖28B所示，將邏輯電路122以設置有配線122c之面抵接於支持基板132之方式(面朝下)連接於該支持基板132。
於步驟S103之工序(晶粒薄壁化)中，如圖28之側面剖視圖28C所示，藉由電漿CVD法以氧化膜133將記憶電路121及邏輯電路122之各者之間之間隙(一部分)填埋並進行單片化，使所得之記憶電路121及邏輯電路122固定於支持基板132。
進而，如圖29之側面剖視圖29A所示，將經單片化之記憶電路121及邏輯電路122之Si基板薄壁化。更具體而言，藉由研磨機以高速進行研削，為了改善表面品質而進行CMP。
於步驟S104之工序(晶粒埋入)中，如圖29之側面剖視圖29B所示，為了填埋經薄壁化之記憶電路121及邏輯電路122之間隙，再次藉由電漿CVD法等，形成氧化膜133直至將階差埋入為止。
進而，如圖29之側面剖視圖29C所示，藉由CMP法將形成於記憶電路121及邏輯電路122之表面之階差KD平坦化。此時，以記憶電路121及邏輯電路122之Si膜厚控制於1 μm至10 μm左右之厚度之方式進行精加工。
藉由至此為止之處理，成為於支持基板132上再配置記憶電路121及邏輯電路122且由氧化膜133將該等記憶電路121及邏輯電路122埋入之狀態。
於步驟S105之工序(再配線＆焊墊形成)中，為了將進行CMP後之記憶電路121及邏輯電路122之Si膜絕緣，而以成為100 nm至1500 nm左右之方式形成電漿SiO2 。
繼而，如圖30之側面剖視圖30A所示，藉由抗蝕劑圖案化及氧化膜乾式蝕刻法形成相當於連接記憶電路121及邏輯電路122之配線之槽部121e、122e、Te。
此時，槽部121e、122e、Te形成至不到達記憶電路121及邏輯電路122之Si之深度。
進而，如圖30之側面剖視圖30A所示，自上述所形成之槽部121e、122e之區域以貫通記憶電路121及邏輯電路122之Si之方式，開口至即將到達多層配線層之最下層之銅配線之前的深度，或者開口至即將到達位於最上層之Al焊墊之前之深度，從而形成貫通孔121f、122f。貫通孔121f、122f之直徑例如為1 μm至5 μm左右。
又，將藉由上述加工露出之Si之側壁於形成包含SiO2 之絕緣膜之後回蝕，藉此將形成為貫通孔121f、122f之底部之保護膜之SiO2 去除，並且使記憶電路121及邏輯電路122之配線層露出。
繼而，如圖30之側面剖視圖30B所示，形成障壁金屬之後將Cu等金屬埋入至貫通孔121f、122f，並藉由CMP(Chemical Mechanical Polishing)法研磨表面，而僅使槽部121e、122e、Te及貫通孔121f、122f之導電材料殘存。
藉此，於絕緣間隔層內之區域中，形成將記憶電路121與邏輯電路122間連接之互連配線T、以及自記憶電路121及邏輯電路122之貫通電極121d、122d之引出配線121c'、122c'。
進而，如圖30之側面剖視圖30C所示，形成用以與固體攝像元件120進行CuCu(混合)接合之焊墊121b、122b。
再者，關於互連配線T，亦可如圖31之互連配線T1至T5所表示般，對應於焊墊121b、122b之間距構成複數條數。又，亦可如互連配線T3至T5所表示般，形成於固體攝像元件120之配置區域內且超過記憶電路121及邏輯電路122之配置區域之範圍。
進而，焊墊121b、122b亦可形成於此後積層之固體攝像元件120之區域內之柵格上。又，互連配線亦可如互連配線T6所表示般，連接於除記憶電路121及邏輯電路122以外之其他電路等，從而記憶電路121、或邏輯電路122分別與其他電路連接。
再者，圖31之上段為支持基板132之俯視圖，下段為側視圖。又，圖31之俯視圖中之虛線之範圍為供積層固體攝像元件120之範圍。
藉由以上工序，形成再配置有記憶電路121及邏輯電路122之晶圓之後，藉由互連配線T將記憶電路121與邏輯電路122連接，進而，形成用以與固體攝像元件120連接之焊墊121b、122b。
又，於步驟S111至步驟S114之工序(Cu-Cu連接配線(等)形成)中，如圖32之側面剖視圖32A所示，形成用以與記憶電路121及邏輯電路122之焊墊121b、122b電性連接之焊墊120b，從而完成固體攝像元件120之晶圓101。
繼而，於步驟S115之工序(永久(Cu-Cu接合WoW))中，如圖32之側面剖視圖32B所示，將固體攝像元件120之焊墊120b與記憶電路之焊墊121b及邏輯電路122之焊墊122b進行CuCu接合(直接接合)。
於步驟S116之工序(背面CIS工序)中，如圖32之側面剖視圖32C所示，將固體攝像元件120薄壁化並形成保護膜之後，如圖32之側面剖視圖32D所示，形成彩色濾光片及晶載透鏡130。
藉由以上一連串工序，製造不經由固體攝像元件120而形成有記憶電路121及邏輯電路122之互連配線的圖26之固體攝像裝置111。
其結果，無需形成經由固體攝像元件120之互連配線，故而可抑制固體攝像元件120之製造中之工序增加，而可減少不良之產生。
又，由於配線之引繞之自由度提高，故而可縮短配線長度或增加配線，從而可實現電源之穩定化或低消耗電力化。
進而，用於應對熱載子之遮光膜之形成自由度改善。
又，由於可於固體攝像元件120之面積以上之範圍內引繞互連配線，故而可擴大配線間距，而可抑制良率之降低。
進而，無需彙集配線而配線密度降低，藉此可降低電阻，故而可謀求消耗電力之減少。
＜＜7.第5實施形態＞＞ 以上對在記憶電路121、邏輯電路122及固體攝像元件120分別形成配線層且於分別對向之狀態下形成接合面F2之例進行了說明，但亦可進而於支持基板132上亦形成配線層，且於支持基板132上之配線層形成記憶電路121與邏輯電路122之互連配線。
圖33示出固體攝像裝置111之構成例，該固體攝像裝置111於支持基板132上亦形成配線層，且經由支持基板132上之配線層形成記憶電路121與邏輯電路122之互連配線。
即，於圖33之固體攝像裝置111中，與圖26之固體攝像裝置111不同之構成係如下方面：固體攝像元件120與記憶電路121及邏輯電路122於接合面F4-1中電性連接，並且記憶電路121及邏輯電路122與支持基板於接合面F4-2中電性連接。
於記憶電路121及邏輯電路122中，在與支持基板132對向之面焊墊121b'及122b'形成於與支持基板132之形成配線層之焊墊132b對應之位置。
又，於支持基板132中，焊墊132b形成於與記憶電路121及邏輯電路122對向之位置，並且進而於圖33中之下部形成有配線132a及記憶電路121與邏輯電路122之互連配線T''。
配線132a亦可用於電性連接，亦可藉由用作對準標記而用於定位。
支持基板132之焊墊132b與記憶電路121之焊墊121b'及邏輯電路122之焊墊122b'進行CuCu連接。
於圖33之固體攝像裝置111中，示出記憶電路121及邏輯電路122之互連配線包含2條即互連配線T、T''之例，但亦可僅設置其中任一條。
藉由如上構成，無需形成經由固體攝像元件120之互連配線，故而抑制工序增加，並且無需彙集固體攝像元件120內之配線，而配線密度降低，故而可減少不良之產生。又，因同樣之理由，可降低電阻，故而可謀求消耗電力之減少。
＜圖33之固體攝像裝置之製造方法＞ 其次，參照圖34之流程圖及圖35至圖38之側面剖視圖，對圖33之固體攝像裝置111之製造方法進行說明。
再者，於圖34之流程圖中，記憶電路121及邏輯電路122之製造工序除步驟S126、S136之工序以外，與圖14之流程圖中之步驟S11至S16及步驟S21至S26相同，故而省略其說明。
又，對支持基板132之工序即步驟S142至S147之工序由於與圖27之步驟S101至S106之工序相同，故而省略其說明。
進而，固體攝像元件120之製造工序即步驟S151至S154之工序由於與圖14之步驟S51至S54之工序相同，故而省略其說明。
即，於步驟S126之工序(Cu-Cu連接焊墊形成)中，對如圖35之側面剖視圖35A所示於晶圓104上製成之邏輯電路122，如圖35之側面剖視圖35B所示，形成用以與支持基板132之焊墊132b進行CuCu接合之焊墊122b'。
又，焊墊122b'係藉由與參照圖27之流程圖說明之步驟S106之工序中形成圖26之固體攝像裝置111中之貫通電極122d、配線122c'、及焊墊122b'之情形同樣之方法而形成。形成焊墊121b'之後對將晶圓104上之邏輯電路122進行切晶，並抽選良品。
再者，於步驟S136中，於記憶電路121中亦藉由同樣之方法，形成焊墊121b'後進行切晶，並抽選良品。
又，於步驟S141之工序(互連配線(等)形成)中，如圖36所示，於支持基板132上形成配線132a、互連配線T''、及焊墊132b。
更詳細而言，於不具有元件構造之支持基板(裸Si)132形成熱氧化膜或LP-SiN等，而與Si進行絕緣。
繼而，將電漿SiO2 形成100 nm至1500 nm左右，並對應於記憶電路121及邏輯電路122之焊墊121b'、122b'之佈局，對線間距寬度0.5 μm至5 μm之用於晶片間連接之配線圖案進行抗蝕圖案形成，並藉由乾式蝕刻形成深度100 nm至1000 nm之槽部。
對該槽部形成Ta或Ti系之障壁金屬之後，藉由電鍍法埋入銅，並藉由CMP法去除場部分之剩餘之銅，藉此形成晶片間連接、及自各晶片之配線132a。
繼而，藉由與形成貫通電極122d、配線122c'、及焊墊122b之情形同樣之方法，形成用於CuCu連接之焊墊132b。
再者，此時使用配線132a同時形成用於晶片連接之對準標記，藉此可提高在支持基板132形成互連配線T''時之對準精度。
於步驟S142、S143之工序(記憶_晶粒 CoW、邏輯_晶粒 CoW)中，如圖37之側面剖視圖37A所示，將記憶電路121及邏輯電路122之焊墊121b'、122b'以成為與焊墊132b對應之位置之方式CuCu接合(直接接合)並電性連接於形成有互連配線T''、焊墊132b、及作為對準標記之配線132a之支持基板132上。
於步驟S144之工序(晶粒薄壁化)中，藉由電漿CVD法以氧化膜133將記憶電路121及邏輯電路122之各者之間之間隙(一部分)填埋並進行單片化，使所得之記憶電路121及邏輯電路122固定於支持基板132。
進而，將經單片化之記憶電路121及邏輯電路122之Si基板薄壁化。更具體而言，藉由研磨機以高速進行研削，為了改善表面品質而進行CMP。
於步驟S145之工序(晶粒埋入)中，如圖37之側面剖視圖37B所示，為了填埋經薄壁化之記憶電路121及邏輯電路122之間隙，再次藉由電漿CVD法等，形成氧化膜133直至將階差埋入為止。
進而，藉由CMP法將形成於記憶電路121及邏輯電路122之表面之階差平坦化。此時，以記憶電路121及邏輯電路122之Si膜厚控制於1 μm至10 μm左右之厚度之方式進行精加工。
於步驟S146之工序(TSV形成)中，為了將進行CMP後之記憶電路121及邏輯電路122之Si膜絕緣，而以成為100 nm至1500 nm左右之方式形成電漿SiO2 。
繼而，如圖37之側面剖視圖37C所示，藉由抗蝕劑圖案化及氧化膜乾式蝕刻法形成相當於連接記憶電路121及邏輯電路122之配線之槽部121e、122e、Te。
此時，槽部121e、122e、Te形成至不到達記憶電路121及邏輯電路122之Si之深度。
進而，繼而自上述所形成之槽部121e、122e之區域以貫通記憶電路121及邏輯電路122之Si之方式，開口至即將到達多層配線層之最下層之銅配線之前的深度，或者開口至即將到達位於最上層之Al焊墊之前之深度，從而形成貫通孔121f、122f。貫通孔121f、122f之直徑例如為1 μm至5 μm左右。
於步驟S147之工序(再配線＆焊墊形成)中，如圖37之側面剖視圖37D所示，將藉由上述加工露出之Si之側壁於形成包含SiO2 之絕緣膜之後回蝕，藉此將形成為貫通孔121f、122f之底部之保護膜之SiO2 去除，並且使記憶電路121及邏輯電路122之配線層露出。
繼而，形成障壁金屬之後將Cu等金屬埋入至貫通孔121f、122f，並藉由CMP(Chemical Mechanical Polishing)法研磨表面，而僅使槽部121e、122e、Te及貫通孔121f、122f之導電材料殘存。
藉此，於絕緣間隔層內之區域中，形成將記憶電路121與邏輯電路122間連接之互連配線T、以及自記憶電路121及邏輯電路122之貫通電極121d、122d之引出配線121c'、122c'。
進而，形成用以與固體攝像元件120混合(Cu-Cu)連接之焊墊121b、122b。
藉由以上工序，形成再配置有記憶電路121及邏輯電路122之晶圓之後，藉由互連配線T、T''將記憶電路121與邏輯電路122連接，進而，形成用以與固體攝像元件120連接之焊墊121b、122b。
又，於步驟S151至步驟S154之工序(Cu-Cu連接配線(等)形成)中，形成焊墊120b從而完成固體攝像元件120之晶圓101。
繼而，於步驟S155之工序(永久(Cu-Cu接合WoW))中，如圖38之側面剖視圖38A所示，將固體攝像元件120之焊墊120b與記憶電路之焊墊121b及邏輯電路122之焊墊122b進行CuCu接合。
於步驟S156之工序(背面CIS工序)中，如圖38之側面剖視圖32B所示，將固體攝像元件120薄壁化並形成保護膜之後，如圖38之側面剖視圖38C所示，形成彩色濾光片及晶載透鏡130。
藉由以上一連串工序，製造不經由固體攝像元件120而形成有記憶電路121及邏輯電路122之互連配線T、T''的圖33之固體攝像裝置111。
其結果，無需形成經由固體攝像元件120之互連配線，故而可抑制固體攝像元件120之製造中之工序增加，而可提高良率。
又，由於配線之引繞之自由度提高，故而可縮短配線長度或增加配線，從而可實現電源之穩定化或低消耗電力化。
進而，用於應對熱載子之遮光膜之形成自由度改善。
又，由於可於固體攝像元件120之面積以上之範圍內引繞互連配線，故而可擴大配線間距，而可抑制良率之降低。
進而，無需彙集配線而配線密度降低，藉此可降低電阻，故而可謀求消耗電力之減少。
＜＜8.第6實施形態＞＞ 以上對在具備互連配線之支持基板132上再配置記憶電路121及邏輯電路122並積層固體攝像元件120之固體攝像裝置111進行了說明，但亦可設為如下構成：將具備記憶電路121之功能之記憶元件基板代替支持基板132於其上積層邏輯電路122並於邏輯電路122上積層固體攝像元件120。
圖39示出固體攝像裝置111之構成例，該固體攝像裝置111係將具備記憶電路121之功能之記憶元件基板代替支持基板132於其上積層邏輯電路122並於邏輯電路122上積層固體攝像元件120。
圖39之固體攝像裝置111之構成係設為如下構成：設置具備記憶電路121之功能之記憶元件基板201代替支持基板132，於記憶元件基板201上以由氧化膜133埋入之方式積層邏輯電路122，進而於邏輯電路122上積層固體攝像元件120。
又，固體攝像元件120與邏輯電路122及記憶元件基板201係於接合面F5-1中焊墊120b與焊墊201b'、122b進行CuCu接合而電性連接。
更詳細而言，於埋入有邏輯電路122之氧化膜133中，焊墊201b'、配線201c、及貫通電極201d以連接之狀態形成，且記憶元件基板201之焊墊201b與貫通電極201d於接合面F5-2中連接。
藉此，記憶元件201與固體攝像元件120經由焊墊201b'、配線201c、及貫通電極201d、以及焊墊201b電性連接。
進而，邏輯電路122與記憶元件基板201係於接合面F5-2中焊墊201b、122b進行CuCu接合而電性連接。換言之，CuCu接合之焊墊201b、122b實質上作為互連配線發揮功能。
藉由此種構成，記憶元件基板201與邏輯電路122藉由積層而無需互連配線，故而無需經由固體攝像元件120形成互連配線，從而可抑制工序增加。
又，無需彙集固體攝像元件120內之配線而配線密度降低，故而可提高良率，並且可降低電阻，故而可謀求消耗電力之減少。
再者，於圖39之固體攝像裝置111中，示出如下構成例：設置具備記憶電路121中之功能之記憶元件基板201代替支持基板132，並以與固體攝像元件120之間夾著邏輯電路122之方式進行積層。然而，亦可設為如下構成：設置具備邏輯電路122中之功能之邏輯元件基板代替支持基板132，並以與固體攝像元件120之間夾著記憶電路121之方式進行積層。
＜圖39之固體攝像裝置之製造方法＞ 其次，參照圖40之流程圖及圖41至圖43之側面剖視圖，對圖39之固體攝像裝置111之製造方法進行說明。
再者，於圖40之流程圖中，邏輯電路122之製造工序由於與圖34之流程圖中之步驟S121至S127相同，故而省略其說明。又，固體攝像元件120之製造工序即步驟S191至S194之工序由於與圖14之流程圖中之步驟S51至S54之工序相同，故而省略其說明。
於步驟S171、S172之工序(記憶_FEOL、記憶_BEOL)中，與圖14之步驟S21、S22之工序同樣地，於記憶元件基板201中，形成用以實現作為記憶電路121之功能之配線圖案，並藉由包含Al或Cu等之金屬形成配線。
再者，於步驟S172之工序(記憶_BEOL)之後，亦可進行檢查而預先明確良品晶粒及不良晶粒。
於步驟S173之工序(再配線＆Cu-Cu連接焊墊形成)中，形成配線201a及焊墊201b。此處，亦形成用於連接之對準標記。
於步驟S174之工序(邏輯_晶粒 CoW)中，如圖41之側面剖視圖41A所示，將記憶元件基板201之焊墊201b與邏輯電路122之焊墊122b'進行CuCu接合。再者，於圖41中，對僅連接邏輯電路122之例進行說明，但亦可與功能相對應地連接複數個電路晶片。
於步驟S175之工序(晶粒薄壁化)中，藉由將氧化膜133填充於記憶元件基板201上之邏輯電路122之周邊而將邏輯電路122固定於記憶元件基板201上之後，進行邏輯電路122之薄壁化。
於步驟S176之工序(晶粒埋入)中，如圖41之側面剖視圖41B所示，反覆進行步驟S175之工序，藉此將邏輯電路122埋入至氧化膜133內。
於步驟S177、S178之工序(TSV形成、記憶體連接通孔形成)中，如圖42之側面剖視圖42A至42C所示，形成貫通邏輯電路122之Si之貫通電極122d、及用以與記憶元件基板201連接之貫通電極201d。
更詳細而言，如圖42之側面剖視圖42A所示，為了將進行CMP後之Si絕緣，以成為100 nm至1500 nm之方式形成包含電漿SiO2 之絕緣膜221。繼而，藉由抗蝕劑圖案化及氧化膜乾式蝕刻法形成將記憶元件基板201與固體攝像元件120連接之焊墊201b'、配線201c、及貫通電極201d所形成之區域、及相當於將固體攝像元件120與邏輯電路122連接時所使用之襯墊配線之槽部222。此時，槽部222形成至不到達邏輯電路122或記憶元件201之Si之深度。
繼而，去除用於槽部222之加工之抗蝕劑，其後如圖42之側面剖視圖42B所示，將用以與記憶元件基板201連接之通孔223、及用以與邏輯電路122連接之通孔224圖案化，而開始進行氧化膜133之乾式蝕刻。
由於邏輯電路122上之氧化膜133較薄，故而於形成記憶元件基板201之通孔223之中途，通孔224到達Si，但由於SiO2 與Si之選擇比較高，故而Si不會被加工，從而形成深度不同之通孔223、224。
再者，此時於通孔223到達記憶元件基板201上之焊墊201b之前，通孔224之SiO2 加工被終止。
其後，變更蝕刻條件，而加工通孔223、224。即，去除加工抗蝕劑之後，形成用以將Si絕緣之包含電漿SiO2 之絕緣膜221，其後進行回蝕，藉此如圖42之側面剖視圖42C所示，同時形成通孔223'、254'。
於步驟S179之工序(再配線＆焊墊形成)中，如圖43之側面剖視圖43A所示，形成障壁金屬之後將Cu等金屬埋入至通孔223'、224'，並藉由CMP(Chemical Mechanical Polishing)法研磨表面。
藉由該工序，僅殘存配線122c'、201c及貫通電極122d、201d之導電材料。藉此，形成自記憶元件基板201及邏輯電路122之引出配線即配線122c'、201c及貫通電極122d、201d。
進而，形成用以與固體攝像元件120進行CuCu連接之焊墊201b、122b。
於步驟S195之工序(永久(Cu-Cu)接合WoW)中，如圖43之側面剖視圖43B所示，將固體攝像元件120之焊墊120b與記憶元件基板201及邏輯電路122之焊墊201b、122b'進行CuCu接合。
於步驟S196之工序(背面CIS工序)中，如圖43之側面剖視圖43C所示，將固體攝像元件120壁薄化並形成保護膜之後，如圖43之側面剖視圖43D所示，形成彩色濾光片及晶載透鏡131。
藉由以上工序製造之固體攝像裝置111可削減面積較大之固體攝像元件120接合前之工序數，從而可提高與工序削減相對應之良率。
又，可不利用固體攝像元件120之配線而形成記憶元件基板201及邏輯電路122之配線，故而可提高配線之引繞之自由度。
其結果，可縮短配線長度或增加配線，從而可實現電源之穩定化或低消耗電力化。又，可提高用於應對熱載子之遮光膜之形成自由度。
再者，由於可將記憶電路121、及邏輯電路122之至少任一者於檢查後接合，故而可提高最終之背面照射型固體攝像裝置111之良率。
＜＜9.第7實施形態＞＞ ＜將記憶電路及邏輯電路積層於固體攝像元件上之製造方法＞ 以上對如下之例進行了說明：將記憶電路121及邏輯電路122積層於再配置基板151、或支持基板132上並埋入至氧化膜133內，且將固體攝像元件120積層於記憶電路121及邏輯電路122之上，藉此製造固體攝像裝置111。
然而，亦可將記憶電路121及邏輯電路122積層於固體攝像元件120上並埋入至氧化膜133內，且將支持基板132積層於記憶電路121及邏輯電路122之上。
關於所完成之固體攝像裝置111之構成，基本上與圖10相同。因此，此處參照圖44至圖46之側面剖視圖，對固體攝像裝置111之製造方法進行說明，該固體攝像裝置111之製造方法係將記憶電路121及邏輯電路122積層於固體攝像元件120上並埋入至氧化膜133內，且將支持基板132積層於記憶電路121及邏輯電路122之上。
再者，設為製造固體攝像元件120、記憶電路121、及邏輯電路122並對記憶電路121及邏輯電路122進行切晶，藉由檢查選擇良品。
於第1工序中，如圖44之側面剖視圖44A所示，於固體攝像元件120中形成配線120a及焊墊120b。
於第2工序中，如圖44之側面剖視圖44B所示，於固體攝像元件120上積層記憶電路121及邏輯電路122，並將焊墊120b與焊墊121b、122b進行CuCu接合。此時，由於在親水化處理後進行氧化膜連接，故而於CuCu連接時可進行常溫下之連接，而能以較高之精度確保固體攝像元件120與記憶電路121及邏輯電路122之對準。
例如，對準精度為可滿足1 μm＜3σ之水準。又，如圖44之側面剖視圖44B所示，對準後使記憶電路121傾斜而成為一部分抵接於固體攝像元件120上之狀態，其後使整體接合，藉由以此方式進行安裝，可抑制夾帶空隙從而提高固體攝像元件120、記憶電路121、及邏輯電路122之動作可靠性。進而，於所安裝之記憶電路121及邏輯電路122之高度不同之情形時亦可容易地應對。再者，於圖44之側面剖視圖44B中，示出僅使記憶電路121傾斜而使其一部分抵接於固體攝像元件120之狀態，亦藉由同樣之方法安裝邏輯電路122。
於第3工序中，如圖44之側面剖視圖44C所示，將記憶電路121及邏輯電路122之Si薄壁化。考慮到藉由氧化膜133之埋入性，記憶電路121、及邏輯電路122於氧化膜133等之埋入工序前儘可能變薄為宜。就確保氧化膜133等之埋入平坦化性、翹曲量增加之視角而言，較佳為將記憶電路121及邏輯電路122中之厚度例如設為20 μm以下左右。
於第4工序中，如圖45之側面剖視圖45A所示，記憶電路121及邏輯電路122由氧化膜133埋入。氧化膜133若為無機膜，則就耐熱性及成膜後之翹曲量視角而言，較理想為SiO2 、SiO、SRO等Si系氧化膜。又，氧化膜133於有機膜之情形時，較佳為容易確保高耐熱性之聚醯亞胺系氧化膜(PI、PBO等)、聚醯胺系氧化膜等。
於第5工序中，如圖45之側面剖視圖45B所示，藉由抗蝕劑圖案化及氧化膜乾式蝕刻法形成相當於連接記憶電路121及邏輯電路122之配線之槽部121e'、122e'、Te'。
此時，槽部121e'、122e'、Te'形成至不到達記憶電路121及邏輯電路122之Si之深度。
進而，繼而自上述所形成之槽部121e'、122e'之區域以貫通記憶電路121及邏輯電路122之Si之方式，開口至即將到達多層配線層之最下層之銅配線之前的深度，或者開口至即將到達位於最上層之Al焊墊之前之深度，從而形成貫通孔121f'、122f'。貫通孔121f'、122f'之直徑例如為1 μm至5 μm左右。
於第6工序中，如圖45之側面剖視圖45C所示，將藉由上述加工露出之Si之側壁於形成包含SiO2 之絕緣膜之後回蝕，藉此將形成為貫通孔121f'、122f'之底部之保護膜之SiO2 去除，並且使記憶電路121及邏輯電路122之配線層露出。
繼而，形成障壁金屬之後將Cu等金屬埋入至貫通孔121f'、122f'，並藉由CMP(Chemical Mechanical Polishing)法研磨表面，而僅使槽部121e'、122e'、Te'及貫通孔121f'、122f'之導電材料殘存。
藉此，於絕緣間隔層內之區域中，形成將記憶電路121與邏輯電路122間連接之互連配線T'''、以及記憶電路121及邏輯電路122之貫通電極121d'、122d'。
於第7工序中，如圖46之側面剖視圖46A所示，自圖45之側面剖視圖45C中之狀態將上下反轉，然後連接於支持基板132上。
繼而，於第8工序中，如圖46之側面剖視圖46B所示，將固體攝像元件120之Si基板壁薄化之後，形成彩色濾光片及晶載透鏡131。
藉由以上處理，可增大理論產量，從而可降低成本。
又，於作為固體攝像元件120之構成採用使用有機光電轉換膜之構成的情形時，於第8工序中，亦可如圖46之側面剖視圖46C所示，除了形成晶載透鏡(圖46中不包含彩色濾光片)131以外，還於晶載透鏡131與固體攝像元件120之間形成有機光電轉換膜241。
於固體攝像元件120為近年來為了提高像素特性而提出之利用有機光電轉換膜241的攝像元件之情形時，有機光電轉換膜241之耐熱溫度較低，無法承受需要200℃以上之加熱之焊接溫度。
然而，於本發明之第7實施形態中，可於晶片積層化後形成耐熱性較低之有機光電轉換膜241，且可適用微細之CuCu接合技術，故而可實現具備固體攝像元件120之固體攝像裝置111，該固體攝像元件120保持較高之外部量子效率並且具有較低之暗電流特性。
＜＜10.第8實施形態＞＞ ＜將積層之記憶電路及邏輯電路積層於固體攝像元件上之製造方法＞ 以上對如下之例進行了說明：將記憶電路121及邏輯電路122排列積層於固體攝像元件120上並埋入至氧化膜133內，且將支持基板132積層於記憶電路121及邏輯電路122之上，藉此製造固體攝像裝置111。
然而，亦可將記憶電路121及邏輯電路122積層配置於固體攝像元件120上並埋入至氧化膜133內，且將支持基板132積層於積層之記憶電路121、及邏輯電路122之上，藉此製造固體攝像裝置111。
圖47示出固體攝像裝置111之構成例，該固體攝像裝置111係藉由將記憶電路121及邏輯電路122積層配置於固體攝像元件120上並埋入至氧化膜133內且將支持基板132積層於記憶電路121及邏輯電路122之上而製造。
即，於支持基板132上積層有邏輯電路122，進而，於邏輯電路122上於水平方向上排列積層有2片記憶電路121-1、121-2，而且，於記憶電路121-1、121-2上積層有固體攝像元件120。
又，於記憶電路121-1、121-2形成有貫通電極(TSV)231、232，經由貫通電極231將固體攝像元件120與邏輯電路122電性連接，且經由貫通電極232將記憶電路121與邏輯電路122電性連接。即，貫通電極232作為互連配線發揮功能。
再者，積層記憶電路121及邏輯電路122之順序亦可相反，例如亦可為圖47之將記憶電路121及邏輯電路122上下反轉而成之構成。
於此種構成中，亦可積層良品之記憶電路121及邏輯電路122製造固體攝像裝置111，故而可提高理論產量，從而可降低成本。
又，亦可藉由同樣之方法，例如將記憶電路121或邏輯電路122進而積層複數層，故而可實現記憶體之大容量化。
尤其是，於如使用利用有機光電轉換膜241(圖46)之固體攝像元件120之情形時，由於針對RGB之波長之每一者均存在像素信號，故而需要於進行信號處理前進行一次資料之記憶之大容量記憶體。因此，藉由設為多段地積層記憶電路121之構造，可有效地增大記憶體容量，從而可有效地利用有機光電轉換膜241。
＜圖47之固體攝像裝置之製造方法＞ 其次，使用圖48、49，對圖47之固體攝像裝置111之製造方法進行說明。
再者，設為與記憶電路121及邏輯電路122同樣地製造固體攝像元件120、記憶元件基板201、及邏輯電路122並對邏輯電路122進行切晶，藉由檢查選擇良品。
於第1工序中，如圖48之側面剖視圖48A所示，於固體攝像元件120中形成配線120a及焊墊120b。
於第2工序中，如圖48之側面剖視圖48B所示，於固體攝像元件120上積層邏輯電路122，並將焊墊120b與焊墊122b進行CuCu接合。
於第3工序中，如圖48之側面剖視圖48C所示，將邏輯電路122之Si薄壁化，並形成貫通電極231、232。貫通電極231與固體攝像元件120之焊墊120b連接，貫通電極232與邏輯電路之焊墊122b連接。
於第4工序中，如圖48之側面剖視圖48D所示，於邏輯電路122上排列配置記憶電路121-1、121-2，並將貫通電極231、232與記憶電路121-1、121-2之焊墊121b-1、121b-2進行CuCu連接。
於第5工序中，如圖49之側面剖視圖49A所示，將記憶電路121-1、121-2藉由氧化膜133埋入而形成，進而，藉由CMP將表面平坦化。
於第6工序中，如圖49之側面剖視圖49B所示，自側面剖視圖49A之狀態上下反轉，將記憶電路121-1、121-2連接並固定於支持基板132上。
於第7工序中，如圖49之側面剖視圖49C所示，將固體攝像元件120之Si基板薄壁化之後，形成彩色濾光片及晶載透鏡131。
再者，於進一步積層記憶電路121之情形時，藉由反覆進行參照圖48之側面剖視圖48D、及圖49之側面剖視圖49A說明之第4及第5工序，使記憶電路121積層所需段數。
於藉由以上工序製造之固體攝像裝置111中，亦可積層良品之記憶電路121及邏輯電路122而製造固體攝像裝置111，故而可提高理論產量，從而可降低成本。
又，藉由將記憶電路121進一步積層為多段，可實現記憶體容量之大容量化，從而可更穩定地實現如使用有機光電轉換膜241之固體攝像元件120中之信號處理。
＜＜11.第9實施形態＞＞ ＜於支持基板側形成配線層並形成打線接合之端子之固體攝像裝置之構成例＞ 以上對在固體攝像元件120上積層良品之記憶電路121及邏輯電路122而製造固體攝像裝置111之例進行了說明，但亦可於支持基板側形成配線層並形成打線接合之端子。
圖50示出在支持基板側形成配線層並形成打線接合之端子之固體攝像裝置111之構成例。
於圖50之固體攝像裝置111中，設為於支持基板261形成有配線261a且與左右端部之端子261b電性連接之構成。配線261a經由貫通記憶電路121及邏輯電路122之Si基板之貫通電極251、252而與各配線121a、122a連接。又，記憶電路121及邏輯電路122之焊墊121b、122b與固體攝像元件120之配線120a進行CuCu接合，故而配線261a經由記憶電路121及邏輯電路122亦與固體攝像元件120電性連接。
於端子261b設置有連接導線272之接合部271，從而固體攝像裝置111構成為能夠經由接合部271並經由導線272與外部裝置收發信號。
＜圖50之固體攝像裝置之製造方法＞ 其次，參照圖51、圖52，對圖50之固體攝像裝置111之製造方法進行說明。再者，設為製造固體攝像元件120、記憶電路121、及邏輯電路122並對記憶電路121及邏輯電路122進行切晶，藉由檢查選擇良品。
又，設為於固體攝像元件120形成配線120a及焊墊120b，於固體攝像元件120上積層記憶電路121及邏輯電路122，將焊墊120b與焊墊121b、122b進行CuCu接合並由氧化膜133埋入，然後使記憶電路121及邏輯電路122之Si薄壁化、平坦化，以下進行說明。
於第1工序中，如圖51之側面剖視圖51A所示，對於記憶電路121及邏輯電路122之Si基板，針對配線121a、122a形成貫通電極251、252。
於第2工序中，如圖51之側面剖視圖51B所示，將圖51之側面剖視圖51A之構成上下反轉，並接合於形成有配線261a及端子261b之支持基板261。此時，貫通電極251、252與支持基板261之配線261a接合。
於第3工序中，如圖51之側面剖視圖51C所示，使固體攝像元件120之Si基板薄壁化。
於第4工序中，如圖52之側面剖視圖52A所示，於固體攝像元件120上形成彩色濾光片及晶載透鏡131。
於第5工序中，如圖52之側面剖視圖52B所示，切下存在於圖中之虛線所包圍之端子261b之上部的氧化膜133及固體攝像元件120，而成為端子261b露出之狀態。
於第6工序中，如圖52之側面剖視圖52C所示，將導線272與端子261b經由接合部271連接，從而完成固體攝像裝置111。
於此種製造方法中，也能提高理論產量，故而可降低成本。
又，藉由利用此種工序製造，例如若如圖53之上段左部所示，於端子261b上設置貫通孔282並藉由接合部271連接導線272，則產生確保與透鏡281之距離之需要，故而妨礙固體攝像裝置111之低高度化。
即，如圖53之上段左部所示，於經由貫通孔282引繞導線272之情形時，為了對應於導線272之彎折而進行繞接所需之空間變大，故而必須將至透鏡281之距離設為距離A。
相對於此，於以本發明之製造方法製造之固體攝像裝置111之情形，如圖53之上段右部所示，可減小繞接導線272所需之空間，故而可將固體攝像元件120與透鏡281之距離設為小於距離A之距離B。
其結果，可實現固體攝像裝置111之低高度化。
又，如圖53之下段左部所示，於在支持基板261上直接配置固體攝像元件120之情形時，如虛線之箭頭所示，會有因被導線272反射之入射光而產生重影或眩光之虞。
相對於此，於藉由本發明之製造方法製造之固體攝像裝置111之情形，如圖53之下段右部所示，由導線272反射之入射光入射至固體攝像元件120之側面部或記憶電路121及邏輯電路122之側面部，故而可抑制重影或眩光產生。
＜＜12.第9實施形態之應用例＞＞ (第9實施形態之第1應用例) 以上，對如下之例進行了說明：自記憶電路121及邏輯電路122各自形成貫通電極251、252，將來自固體攝像元件120之信號經由記憶電路121及邏輯電路122、支持基板261之配線261a、及端子261b並經由連接於接合部271之導線272輸出至外部。
然而，例如亦可如圖54之側面剖視圖54A所示，形成不貫通記憶電路121及邏輯電路122而貫通氧化膜133、將固體攝像元件120之焊墊120b與支持基板261之配線261a連接之貫通電極291。
於此情形時，固體攝像元件120與支持基板261之配線261a經由貫通電極291直接連接。惟於此情形時，記憶電路121及邏輯電路122成為不與支持基板261電性連接之狀態，但可經由固體攝像元件120內之配線及貫通電極291向外部輸出。
(第9實施形態之第2應用例) 以上，對設置貫通電極251、252、或貫通電極291之任一者之例進行了說明，但亦可設為全數設置之構成。
即，亦可如圖54中之側面剖視圖54B所示，分別設置將固體攝像元件120之焊墊120b與支持基板261之配線261a連接之貫通電極291、將記憶電路121之配線121a與配線261a連接之貫通電極251、及將邏輯電路122之配線122a與配線261a連接之貫通電極251。
於此情形時，固體攝像元件120、記憶電路121及邏輯電路122各自獨立地與支持基板261電性連接，故而無需設置互連配線等。
(第9實施形態之第3應用例) 以上對設置貫通電極251、252、及貫通電極291之任一者之例進行了說明，但亦可不經由貫通電極251、252、271並經由支持基板261輸出至外部，而以與記憶電路121及邏輯電路122之供設置焊墊121b、122b之配線層電性連接之狀態設置端子。
即，於圖54之側面剖視圖54C之固體攝像裝置111中，以與記憶電路121及邏輯電路122之供設置焊墊121b、122b之配線層電性連接之狀態設置有端子261b'。
藉由設為此種構成，可於相較於固體攝像元件120之入射面更靠入射方向上之後段之位置形成端子261b'及接合部271，從而可不設置貫通電極而抑制導線272之繞接之空間。藉此，不如參照圖53之上段說明般於固體攝像裝置111設置貫通電極，而可縮短與透鏡之距離從而實現低高度化。
＜＜13.第10實施形態＞＞ 以上對自支持基板之端部上表面並自接合部引出導線而將信號輸出至外部之例進行了說明，但亦可設為能夠自支持基板之背面直接輸出固體攝像元件120之信號。
圖55示出固體攝像裝置111之構成例，該固體攝像裝置111係可自連接於固體攝像元件120之貫通電極301直接輸出信號而不自支持基板132之背面經由記憶電路121及邏輯電路122。
藉由如圖55之固體攝像裝置111之構成，可提高理論產量藉此降低成本，並且將來自固體攝像元件120之信號於支持基板132自背面引出。
藉此，可於固體攝像裝置111之背面積層信號處理電路等而構成。
＜圖55之固體攝像裝置之製造方法＞ 其次，參照圖56、圖57，對圖55之固體攝像裝置111之製造方法進行說明。再者，於圖56之側面剖視圖56A中，示出製造圖12之固體攝像裝置111後之狀態。將圖55之固體攝像裝置111設為對圖12之固體攝像裝置111加工而產生者，從而展開說明。
於第1工序中，如圖56之側面剖視圖56B所示，將圖56之側面剖視圖56A之構成上下反轉，並介隔包含可保護固體攝像元件120上之彩色濾光片及晶載透鏡131且具備250℃以上之耐熱性之樹脂等的干涉部312載置於支持基板311上。
於第2工序中，如圖56之側面剖視圖56C所示，將支持基板132薄壁化。
於第3工序中，如圖57之側面剖視圖57A所示，以自支持基板132上貫通氧化膜133並到達固體攝像元件120之配線120a之方式形成貫通電極301。
於第4工序中，如圖57之側面剖視圖57B所示，將包含彩色濾光片及晶載透鏡131之固體攝像元件120表面自干涉部312剝離之後，如側面剖視圖57C所示使上下反轉，藉此完成圖55之固體攝像裝置111。
藉由如上製造方法，可製造固體攝像裝置111，該固體攝像裝置111可自固體攝像裝置111之支持基板132之背面直接引出固體攝像元件120之信號。
＜＜14.第10實施形態之第1應用例＞＞ 以上對藉由自支持基板之背面形成貫通電極301而可直接輸出固體攝像元件120之信號之例進行了說明，但貫通電極越深，則因傾斜而貫通電極之陷入部分變得越粗。因此，亦可設為積層針對每層個別地形成貫通孔者最終形成貫通電極而並非一次性形成貫通電極，藉此使貫通電極之粗度能夠變細。
此處，參照圖58至圖60，對針對每層個別地形成貫通電極並積層之固體攝像裝置111之製造方法進行說明。
再者，此處以抽選記憶電路121及邏輯電路122中之良品載置於再配置基板151上之情況為前提展開說明。
於第1工序中，於支持基板132上預先於相當於圖55之貫通電極301之位置形成特定深度之貫通電極371。繼而，如圖58之側面剖視圖58A所示，將支持基板132以上下反轉後之狀態固定於再配置基板151上所載置之記憶電路121及邏輯電路122上。
於第2工序中，如圖58之側面剖視圖58B所示，將圖58之側面剖視圖58A之狀態上下反轉之後，將再配置基板151卸除。
於第3工序中，如圖58之側面剖視圖58C所示，藉由氧化膜133將記憶電路121及邏輯電路122埋入後進行平坦化。
於第4工序中，如圖59之側面剖視圖59A所示，於氧化膜133中形成互連配線T及焊墊121b、122b之後，於相當於圖55之貫通電極301之位置形成貫通電極381。即，貫通電極381成為與貫通電極371電性連接之狀態。
於第5工序中，於固體攝像元件120之相當於圖55之貫通電極301之位置形成貫通電極391之後，如圖59之側面剖視圖59B所示，進行上下反轉並接合於記憶電路121及邏輯電路122上。即，貫通電極391成為與貫通電極381電性連接之狀態。即，藉由至此為止之工序，貫通電極371、381、391構成為一體之貫通電極。
於第6工序中，如圖59之側面剖視圖59C所示，將固體攝像元件120薄壁化之後，於攝像面上形成彩色濾光片及晶載透鏡131。
於第7工序中，如圖60之側面剖視圖60A所示，於將圖59之側面剖視圖59C之狀態上下反轉後之狀態下，介隔包含可保護固體攝像元件120上之彩色濾光片及晶載透鏡131且具備250℃以上之耐熱性之樹脂等的干涉部312載置於支持基板311上。
於第8工序中，如圖60之側面剖視圖60B所示，將支持基板132薄壁化，而進行貫通電極371之出頭。
於第9工中，如圖60之側面剖視圖60C所示，將干涉部312自包含彩色濾光片及晶載131之固體攝像元件120表面剝離之後使上下反轉，藉此完成圖55之固體攝像裝置111。
藉由如上製造方法，於形成將固體攝像元件120之信號直接引出至支持基板132之背面之貫通電極時，於各層中形成貫通電極371、381、391，藉此可相較於一次性形成較深之貫通電極形成較細之貫通電極。
＜＜15.第10實施形態之第2應用例＞＞ 以上對形成貫通電極且形成自成為固體攝像裝置111之背面之支持基板132之背面直接引出固體攝像元件120之信號之貫通電極之例進行了說明，但亦可於記憶電路121及邏輯電路122分別形成貫通電極而自支持基板132之背面直接引出。
即，亦可如圖61所示，以連接於構成固體攝像裝置111之記憶電路121及邏輯電路122之各自之配線121a、122a的方式，自支持基板132之背面形成貫通電極401、402。
再者，關於圖61之固體攝像裝置111之製造方法，由於與形成圖55之固體攝像裝置111之製造方法中之貫通電極301、或貫通電極371、381、391之情形相同，故而省略其說明。
＜＜16.對電子機器之適用例＞＞ 上述攝像元件例如可適用於數位靜態相機或數位視訊相機等攝像裝置、具備攝像功能之行動電話機、或具備攝像功能之其他機器等各種電子機器。
圖62係表示作為適用本技術之電子機器之攝像裝置之構成例的方塊圖。
圖62所示之攝像裝置501具備光學系統502、快門裝置503、固體攝像元件504、驅動電路505、信號處理電路506、監視器507、及記憶體508而構成，可拍攝靜止圖像及動態圖像。
光學系統502具有1片或複數片透鏡而構成，將來自被攝體之光(入射光)導引至固體攝像元件504並使之成像於固體攝像元件504之受光面。
快門裝置503配置於光學系統502與固體攝像元件504之間，並依照驅動電路505之控制而控制對固體攝像元件504之光照射期間及遮光期間。
固體攝像元件504由包含上述固體攝像元件之封裝構成。固體攝像元件504根據經由光學系統502及快門裝置503成像於受光面之光，於固定期間儲存信號電荷。依照自驅動電路505供給之驅動信號(時序信號)，傳送儲存於固體攝像元件504之信號電荷。
驅動電路505輸出控制固體攝像元件504之傳送動作、及快門裝置503之快門動作之驅動信號，而驅動固體攝像元件504及快門裝置503。
信號處理電路506對自固體攝像元件504輸出之信號電荷實施各種信號處理。藉由信號處理電路506實施信號處理而獲得之圖像(圖像資料)被供給至監視器507進行顯示，或被供給至記憶體508而被記憶(記錄)。
於以此方式構成之攝像裝置501中，藉由將上述固體攝像裝置111適用於光學系統502及固體攝像元件204，亦可提高良率，從而降低與製造有關之成本。 ＜＜17.固體攝像裝置之使用例＞＞
圖63係表示使用上述固體攝像裝置111之使用例之圖。
如下所述，上述固體攝像裝置例如可用於感測可見光、或紅外光、紫外光、X射線等光之各種實例。
・數位相機、或附相機功能之行動機器等拍攝供鑒賞用之圖像之裝置 ・為了自動停止等安全駕駛、或駕駛者狀態之辨識等拍攝汽車之前方或後方、周圍、車內等之車載用感測器、監視行駛車輛或道路之監視相機、進行車輛間等之測距之測距感測器等供交通用之裝置 ・為了拍攝使用者之手勢並進行依照該手勢之機器操作而用於TV(television，電視)、或冰箱、空氣調節器等家電之裝置 ・內視鏡、或藉由紅外光之受光進行血管拍攝之裝置等供醫療或保健用之裝置 ・防盜用途之監視相機、或人物驗證用途之相機等供安全用之裝置 ・拍攝皮膚之皮膚測定器、或拍攝頭皮之顯微鏡等供美容用之裝置 ・適於體育用途等之動作相機或可穿戴相機等供體育用之裝置 ・用以監視旱田或作物之狀態之相機等供農業用之裝置
＜＜18.對內視鏡手術系統之應用例＞＞ 本發明之技術(本技術)可應用於各種製品。例如，本發明之技術可適用於內視鏡手術系統。
圖64係表示可適用本發明之技術(本技術)之內視鏡手術系統之概略性之構成之一例的圖。
於圖64中，圖示出手術者(醫師)11131使用內視鏡手術系統11000對病床11133上之患者11132進行手術之情況。如圖示般，內視鏡手術系統11000包含內視鏡11100、氣腹管11111或能量手術器具11112等其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之手推車11200。
內視鏡11100包含自前端起特定長度之區域插入至患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之相機鏡頭11102。於圖示之例中，圖示有構成為具有硬性之鏡筒11101之所謂硬性鏡之內視鏡11100，內視鏡11100亦可構成為具有軟性之鏡筒之所謂軟性鏡。
於鏡筒11101之前端，設置有嵌入有物鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光由延伸設置於鏡筒11101之內部之導光件導引至該鏡筒之前端，並經由物鏡朝向患者11132之體腔內之觀察對象照射。再者，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。
於相機鏡頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統聚光於該攝像元件。藉由該攝像元件對觀察光進行光電轉換，而產生對應於觀察光之電信號、即對應於觀察圖像之圖像信號。該圖像信號以原始(RAW)資料之形式發送至相機控制單元(CCU：Camera Control Unit)11201。
CCU11201包含CPU(Central Processing Unit，中央處理單元)或GPU(Graphics Processing Unit，圖形處理單元)等，統括地控制內視鏡11100及顯示裝置11202之動作。進而，CCU11201自相機鏡頭11102接收圖像信號，並對該圖像信號，例如實施顯影處理(解馬賽克處理)等用以顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由自CCU11201之控制，顯示基於由該CCU11201實施圖像處理所得之圖像信號之圖像。
光源裝置11203例如由LED(Light Emitting Diode，發光二極體)等光源構成，將拍攝手術部位等時之照射光供給至內視鏡11100。
輸入裝置11204係對內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之拍攝條件(照射光之種類、倍率及焦點距離等)之意旨之指示等。
手術器具控制裝置11205控制用以組織之燒灼、切開或血管之閉合等之能量手術器具11112之驅動。氣腹裝置11206為了以確保內視鏡11100之視野及確保手術者之作業空間為目的，使患者11132之體腔膨脹，而經由氣腹管11111將氣體送入至該體腔內。記錄器11207係可記錄與手術相關之各種資訊之裝置。印表機11208係可將與手術相關之各種資訊以文本、圖像或圖形等各種形式印刷之裝置。
再者，對內視鏡11100供給拍攝手術部位時之照射光之光源裝置11203例如可包含由LED、雷射光源或該等之組合構成之白色光源。於藉由RGB雷射光源之組合構成白色光源之情形時，可高精度地控制各色(各波長)之輸出強度及輸出時序，故而於光源裝置11203中可進行拍攝圖像之白平衡之調整。又，於此情形時，藉由將來自RGB雷射光源之各者之雷射光分時照射至觀察對象，並與該照射時序同步地控制相機鏡頭11102之攝像元件之驅動，亦可分時拍攝對應於RGB各者之圖像。根據該方法，即便不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。
又，關於光源裝置11203，亦能以每隔特定時間變更要輸出之光之強度之方式控制其驅動。與該光之強度之變更之時序同步地控制相機鏡頭11102之攝像元件之驅動而分時獲取圖像，藉由合成該圖像，可產生不存在所謂黑色飽和及暈光之高動態範圍之圖像。
又，光源裝置11203亦可構成為可供給對應於特殊光觀察之特定之波長頻帶之光。於特殊光觀察中，例如進行所謂窄頻帶光觀察(Narrow Band Imaging，窄頻影像)，該窄頻帶光觀察係利用人體組織中之光之吸收之波長依存性，照射較通常之觀察時之照射光(即白色光)窄之頻帶之光，藉此以高對比度拍攝黏膜表層之血管等特定組織。或者，於特殊光觀察中，亦可進行利用藉由照射激發光產生之螢光獲得圖像之螢光觀察。於螢光觀察中，可進行如下操作等：對人體組織照射激發光而觀察來自該人體組織之螢光(自體螢光觀察)、或將靛青綠(ICG)等試劑局部注射至人體組織並且對該人體組織照射對應於該試劑之螢光波長之激發光而獲得螢光圖像。光源裝置11203可構成為能夠供給對應於此種特殊光觀察之窄頻帶光及/或激發光。
圖65係表示圖64所示之相機鏡頭11102及CCU11201之功能構成之一例的方塊圖。
相機鏡頭11102包含透鏡單元11401、攝像部11402、驅動部11403、通信部11404、及相機鏡頭控制部11405。CCU11201包含通信部11411、圖像處理部11412、及控制部11413。相機鏡頭11102與CCU11201藉由傳送電纜11400可相互通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端取入之觀察光被導引至相機鏡頭11102，並入射至該透鏡單元11401。透鏡單元11401係將包含變焦透鏡及聚焦透鏡之複數個透鏡組合而構成。
攝像部11402由攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂單板式)，亦可為複數個(所謂多板式)。於攝像部11402由多板式構成之情形時，例如亦可藉由各攝像元件產生分別對應於RGB之圖像信號，並藉由將該等圖像信號合成而獲得彩色圖像。或者，攝像部11402亦可構成為包含用以分別獲取對應於3D(3 Dimensional，三維)顯示之右眼用及左眼用之圖像信號之1對攝像元件。藉由進行3D顯示，手術者11131可更精確地掌握手術部位之生物組織之深度。再者，於攝像部11402由多板式構成之情形時，對應於各攝像元件，透鏡單元11401亦可設置複數個系統。
又，攝像部11402亦可並非設置於相機鏡頭11102。例如，攝像部11402亦可於鏡筒11101之內部設置於物鏡之正後方。
驅動部11403由致動器構成，藉由自相機鏡頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿著光軸移動特定距離。藉此，可適當調整攝像部11402之拍攝圖像之倍率及焦點。
通信部11404由用以與CCU11201之間收發各種資訊之通信裝置構成。通信部11404將自攝像部11402獲得之圖像信號作為原始資料經由傳送電纜11400發送至CCU11201。
又，通信部11404自CCU11201接收用以控制相機鏡頭11102之驅動之控制信號，並將其供給至相機鏡頭控制部11405。於該控制信號中，例如包括指定拍攝圖像之幀頻之意旨之資訊、指定拍攝時之曝光值之意旨之資訊、及/或指定拍攝圖像之倍率及焦點之意旨之資訊等與拍攝條件相關之資訊。
再者，上述幀頻或曝光值、倍率、焦點等拍攝條件可由使用者適當指定，亦可基於所獲取之圖像信號藉由CCU11201之控制部11413自動地設定。於後者之情形時，於內視鏡11100搭載有所謂AE(Auto Exposure，自動曝光)功能、AF(Auto Focus，自動聚焦)功能及AWB(Auto White Balance，自動白平衡)功能。
相機鏡頭控制部11405基於經由通信部11404接收之來自CCU11201之控制信號，控制相機鏡頭11102之驅動。
通信部11411由用以與相機鏡頭11102之間收發各種資訊之通信裝置構成。通信部11411自相機鏡頭11102接收經由傳送電纜11400發送之圖像信號。
又，通信部11411對相機鏡頭11102發送用以控制相機鏡頭11102之驅動之控制信號。圖像信號或控制信號可藉由電通信或光通信等發送。
圖像處理部11412對作為自相機鏡頭11102發送之原始資料之圖像信號實施各種圖像處理。
控制部11413進行與利用內視鏡11100之對手術部位等之攝像、及藉由手術部位等之拍攝獲得之拍攝圖像之顯示相關的各種控制。例如，控制部11413產生用以控制相機鏡頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412實施圖像處理所得之圖像信號，使反映手術部位等之拍攝圖像顯示於顯示裝置11202。此時，控制部11413亦可使用各種圖像辨識技術辨識拍攝圖像內之各種物體。例如，控制部11413可藉由檢測拍攝圖像中所包含之物體之邊緣之形狀或顏色等，辨識出鉗子等手術器具、特定之生物部位、出血、使用能量手術器具11112時之薄霧等。控制部11413亦可於使拍攝圖像顯示於顯示裝置11202時，使用該辨識結果，使各種手術支援資訊重疊顯示於該手術部位之圖像。藉由重疊顯示手術支援資訊並對手術者11131提示，可減輕手術者11131之負擔，或使手術者11131確實地進行手術。
連接相機鏡頭11102及CCU11201之傳送電纜11400係對應於電信號之通信之電信號電纜、對應於光通信之光纖、或其等之複合電纜。
此處，於圖示之例中，使用傳送電纜11400以有線之方式進行通信，但相機鏡頭11102與CCU11201之間之通信亦能以無線之方式進行。
以上，對可適用本發明之技術之內視鏡手術系統之一例進行了說明。本發明之技術可適用於以上所說明之構成中之內視鏡11100、或相機鏡頭11102(之攝像部11402)等。具體而言，本發明之固體攝像裝置111可適用於攝像部10402。藉由將本發明之技術適用於內視鏡11100、或相機鏡頭11102(之攝像部11402)等，可提高良率，從而降低與製造有關之成本。
再者，此處，對作為一例之內視鏡手術系統進行了說明，但本發明之技術此外亦可適用於例如顯微鏡手術系統等。
＜＜19.對移動體之應用例＞＞ 本發明之技術(本技術)可應用於各種製品。例如，本發明之技術亦可實現為搭載於汽車、電動汽車、油電混合車、機車、腳踏車、個人移動載具、飛機、無人機、船舶、機器人等任一種移動體之裝置。
圖66係表示作為可適用本發明之技術之移動體控制系統之一例的車輛控制系統之概略性之構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖66所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車身系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface，介面)12053。
驅動系統控制單元12010依照各種程式控制與車輛之驅動系統相關之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。
車身系統控制單元12020依照各種程式控制裝備於車體之各種裝置之動作。例如，車身系統控制單元12020作為免鑰匙啟動系統、智慧鑰匙系統、電動車窗裝置、或者頭燈、尾燈、刹車燈、轉向燈或霧燈等各種燈之控制裝置發揮功能。於此情形時，可對車身系統控制單元12020，輸入自代替鑰匙之攜帶式設備發送之電波或各種開關之信號。車身系統控制單元12020接收該等電波或信號之輸入，而控制車輛之門鎖裝置、電動車窗裝置、燈等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛之外部之資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，並且接收所拍攝之圖像。車外資訊檢測單元12030亦可基於所接收之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光並輸出與該光之受光量相對應之電信號之光感測器。攝像部12031可將電信號以圖像之形式輸出，亦能以測距之資訊之形式輸出。又，攝像部12031所接收之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040，例如連接檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041例如包含拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或集中程度，亦可判別駕駛者是否打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040獲取之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，並對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以包含車輛之碰撞規避或衝擊緩和、基於車間距離之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等在內的ADAS(Advanced Driver Assistance System，先進駕駛輔助系統)之功能實現為目的之協調控制。
又，微電腦12051可進行以自動駕駛等為目的之協調控制，該自動駕駛係藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040獲取之車輛之周圍之資訊控制驅動力產生裝置、轉向機構或制動裝置等，而不取決於駕駛者之操作地自主行駛。
又，微電腦12051可基於由車外資訊檢測單元12030獲取之車外之資訊，對車身系統控制單元12020輸出控制指令。例如，微電腦12051可進行根據由車外資訊檢測單元12030檢測出之前車或對向車之位置控制頭燈將遠光切換為近光等以謀求防眩為目的之協調控制。
聲音圖像輸出部12052將聲音及圖像中之至少一者之輸出信號發送至可對車輛之搭乘者或車外視覺性或聽覺性地通知資訊之輸出裝置。於圖66之例中，例示有聲頻揚聲器12061、顯示部12062及儀錶板12063作為輸出裝置。顯示部12062例如亦可包含車載顯示器及抬頭顯示器中之至少一者。
圖67係表示攝像部12031之設置位置之例之圖。
於圖67中，車輛12100包含攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險杠、側鏡、後保險杠、後車門及車室內之前窗玻璃之上部等位置。前保險杠所具備之攝像部12101及車室內之前窗玻璃之上部所具備之攝像部12105主要獲取車輛12100之前方之圖像。側鏡所具備之攝像部12102、12103主要獲取車輛12100之側方之圖像。後保險杠或後車門所具備之攝像部12104主要獲取車輛12100之後方之圖像。由攝像部12101及12105獲取之前方之圖像主要用於檢測前車或行人、障礙物、信號燈、交通標識或車道等。
再者，於圖67中，示出攝像部12101至12104之攝影範圍之一例。攝像範圍12111表示設置於前保險杠之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設置於側鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險杠或後車門之攝像部12104之攝像範圍。例如，藉由將由攝像部12101至12104拍攝之圖像資料重合，可獲得自上方觀察車輛12100所得之俯瞰圖像。
亦可攝像部12101至12104中之至少一者具有獲取距離資訊之功能。例如，攝像部12101至12104中之至少一者可為包含複數個攝像元件之立體相機，亦可為具有用於相位差檢測之像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104獲得之距離資訊，求出攝像範圍12111至12114內之至各立體物之距離、及該距離之時間性變化(相對於車輛12100之相對速度)，藉此尤其可抽選位於車輛12100之行進路上之最近之立體物且於與車輛12100大致相同之方向上以特定速度(例如0 km/h以上)行駛之立體物為前車。進而，微電腦12051可設定在前車之近前預先應確保之車間距離，而進行自動刹車控制(亦包括追隨停止控制)或自動加速控制(亦包括追隨發動控制)等。如此一來，可進行以不取決於駕駛者之操作地自主行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104獲得之距離資訊，將與立體物相關之立體物資料分類為2輪車、普通車輛、大型車輛、行人、電線桿等或其他立體物並抽選，而用於自動規避障礙物。例如，微電腦12051將車輛12100之周邊之障礙物識別為車輛12100之駕駛者可視認之障礙物及難以視認之障礙物。而且，微電腦12051判斷表示與各障礙物之碰撞之危險度之碰撞風險，於碰撞風險為設定值以上而存在碰撞可能性之狀況時，經由聲頻揚聲器12061或顯示部12062對駕駛者輸出警報，或者經由驅動系統控制單元12010進行強制減速或規避轉向，藉此可進行用以規避碰撞之駕駛支援。
亦可攝像部12101至12104中之至少一者為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定在攝像部12101至12104之拍攝圖像中是否存在行人而辨別行人。該行人之辨別例如藉由抽選作為紅外線相機之攝像部12101至12104之拍攝圖像中之特徵點之程序、及對表示物體之輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之程序進行。若微電腦12051判定在攝像部12101至12104之拍攝圖像中存在行人而辨識出行人，則聲音圖像輸出部12052以對該所辨識出之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦能以將表示行人之圖標等顯示於所需位置之方式控制顯示部12062。
以上，對可適用本發明之技術之車輛控制系統之一例進行了說明。本發明之技術可適用於以上所說明之構成中之例如攝像部12031等。具體而言，本發明之固體攝像裝置111可適用於攝像部12031。藉由將本發明之技術適用於攝像部12031，可提高良率，從而降低與製造有關之成本。
本發明之技術可適用於如上固體攝像裝置。
再者，本發明亦可採取如下構成。 ＜1＞一種背面照射型固體攝像裝置，其包含：第1半導體元件，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接。 ＜2＞如＜1＞之背面照射型固體攝像裝置，其中 上述互連配線形成於同一層。 ＜3＞如＜1＞或＜2＞之背面照射型固體攝像裝置，其中 於上述第1半導體元件之相對於入射光之入射方向之背面，積層上述第2半導體元件及上述第3半導體元件，且 上述互連配線相對於上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之交界，形成於上述第1半導體元件側。 ＜4＞如＜1＞或＜2＞之背面照射型固體攝像裝置，其中 於上述第1半導體元件之相對於入射光之入射方向之背面積層上述第2半導體元件及上述第3半導體元件，且 上述互連配線相對於上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之交界，形成於上述第2半導體元件及上述第3半導體元件側。 ＜5＞如＜4＞之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之與上述入射光之入射方向對向之面。 ＜6＞如＜5＞之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於與上述入射光之入射方向對向之面。 ＜7＞如＜5＞之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於相對於上述入射光之入射方向之背面。 ＜8＞如＜7＞之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於相對於上述入射光之入射方向之背面，且經由形成於各個基板之貫通電極而形成上述互連配線。 ＜9＞如＜5＞之背面照射型固體攝像裝置，其中 於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之背面側連接支持基板，且 上述互連配線形成於上述支持基板。 ＜10＞如＜4＞之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之入射方向之背面。 ＜11＞如＜10＞之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之入射方向之背面側的支持基板之前表面。 ＜12＞如＜4＞之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件藉由貫通上述第1半導體元件之貫通電極而與上述第1半導體元件電性連接。 ＜13＞如＜4＞之背面照射型固體攝像裝置，其中 上述第1半導體元件、上述第2半導體元件及上述第3半導體元件相對於上述入射光之入射方向按照上述第1半導體元件、上述第2半導體元件及上述第3半導體元件之順序積層，且藉由電性連接與上述第2半導體元件及上述第3半導體元件之接合面相互對向地形成之焊墊，而作為上述互連配線發揮功能。 ＜14＞如＜1＞之背面照射型固體攝像裝置，其中 上述第1半導體元件、上述第2半導體元件及上述第3半導體元件相對於入射光之入射方向按照上述第1半導體元件、上述第2半導體元件及上述第3半導體元件之順序積層，上述第1半導體元件與上述第3半導體元件藉由貫通上述第2半導體元件形成之貫通電極電性連接。 ＜15＞如＜4＞之背面照射型固體攝像裝置，其中 於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之背面側連接支持基板， 將上述第1半導體元件、上述第2半導體元件、及上述第3半導體元件之至少任一者之上述配線以貫通電極連接，並引出至上述支持基板之相對於上述入射光之入射方向之背面側。 ＜16＞如＜4＞之背面照射型固體攝像裝置，其中 上述互連配線係佈線於上述第1半導體元件之於與上述入射光垂直之方向上所佔有之範圍內。 ＜17＞如＜3＞之背面照射型固體攝像裝置，其中 於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之背面側連接支持基板，且 於上述支持基板形成配線，將上述支持基板之上述配線與上述第1半導體元件、上述第2半導體元件、及上述第3半導體元件之至少任一者之配線以貫通電極連接，並於上述支持基板之形成有上述第2半導體元件、及上述第3半導體元件之外側形成將信號線引出之端子。 ＜18＞一種攝像裝置，其具備背面照射型固體攝像裝置，該背面照射型固體攝像裝置包含：第1半導體元件，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接。 ＜19＞一種電子機器，其具備背面照射型固體攝像裝置，該背面照射型固體攝像裝置包含：第1半導體元件，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接。 ＜20＞一種背面照射型固體攝像裝置之製造方法，該背面照射型固體攝像裝置包含： 第1半導體元件，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接；且 該背面照射型固體攝像裝置之製造方法係於具有藉由半導體製程而形成之上述攝像元件之晶圓， 再配置包含藉由半導體製程而形成之上述第2半導體元件及上述第3半導體元件的上述信號處理電路中、藉由電性檢查而判定為良品之上述第2半導體元件及上述第3半導體元件， 藉由上述埋入構件予以埋入， 形成將上述第2半導體元件及上述第3半導體元件之間電性連接之互連配線，且 以將上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之間之配線電性連接之方式進行氧化膜接合而積層後，予以單片化。 ＜21＞一種背面照射型固體攝像裝置，其具備：第1半導體元件層，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件層，其具有第2半導體元件及第3半導體元件，該等第2半導體元件及第3半導體元件小於上述第1半導體元件，且上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 支持基板； 上述第2半導體元件層設置於上述第1半導體元件層與上述支持基板之間，且 上述第1半導體元件層與上述第2半導體元件層藉由直接接合而接合。 ＜22＞如＜21＞之背面照射型固體攝像裝置，其中 將上述第2半導體元件與上述第3半導體元件之間電性連接之互連配線，設置於上述第2半導體元件層或上述支持基板。 ＜23＞如＜22＞之背面照射型固體攝像裝置，其中 上述互連配線設置於上述第2半導體元件層之上述第1半導體元件層側。 ＜24＞如＜22＞之背面照射型固體攝像裝置，其中 上述互連配線設置於上述第2半導體元件層之上述支持基板側。 ＜25＞如＜22＞或＜23＞之背面照射型固體攝像裝置，其中 上述支持基板進而於上述第2半導體元件層側具有配線層，且 上述互連配線設置於上述支持基板之上述配線層。 ＜26＞如＜22＞之背面照射型固體攝像裝置，其中 於上述第1半導體元件之相對於入射光之入射方向之背面，積層上述第2半導體元件及上述第3半導體元件，且 上述互連配線相對於上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之交界，形成於上述第2半導體元件及上述第3半導體元件側。 ＜27＞如＜26＞之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之與上述入射光之入射方向對向之面。 ＜28＞如＜27＞之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於與上述入射光之入射方向對向之面。 ＜29＞如＜27＞之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於相對於上述入射光之入射方向之背面。 ＜30＞如＜29＞之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於相對於上述入射光之入射方向之背面，且經由形成於各個基板之貫通電極而形成上述互連配線。 ＜31＞如＜27＞之背面照射型固體攝像裝置，其中 於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之背面側連接支持基板，且 上述互連配線形成於上述支持基板。 ＜32＞如＜26＞之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之入射方向之背面。 ＜33＞如＜32＞之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之入射方向之背面側的支持基板之前表面。
1:固體攝像裝置 10:晶載透鏡及晶載彩色濾光片 11:固體攝像元件 12:記憶電路 13:邏輯電路 14:支持基板 21-1:配線 21-2:配線 31:凸塊 101:晶圓 102:晶圓 103:晶圓 104:晶圓 111:固體攝像裝置 120:固體攝像元件 120a:配線 120b:焊墊 120b-1:焊墊 120b-2:焊墊 120b-3:焊墊 120b-4:焊墊 120b-11:焊墊 120b-12:焊墊 120b-13:焊墊 120b-14:焊墊 120c:配線 120c-1:配線 120c-2:配線 120c-3:配線 120c-11:配線 120c-12:配線 120c-13:配線 120c-14:配線 121:記憶電路 121-1:記憶電路 121-2:記憶電路 121a:配線 121a-1:配線 121a-2:配線 121a-3:配線 121a-4:配線 121a-11:配線 121a-12:配線 121a-13:配線 121a-14:配線 121b:焊墊 121b':焊墊 121b-1:焊墊 121b-2:焊墊 121b-3:焊墊 121b-4:焊墊 121b-11:焊墊 121b-12:焊墊 121b-13:焊墊 121b-14:焊墊 121c:配線 121c':配線 121c-1:配線 121c-2:配線 121c-3:配線 121c-4:配線 121c-11:配線 121c'-11:配線 121c-12:配線 121c-13:配線 121c-14:配線 121d:貫通電極 121d':貫通電極 121e:槽部 121e':槽部 121f:貫通孔 121f':貫通孔 121M:氧化Si膜 122:邏輯電路 122a:配線 122a-1:配線 122a-2:配線 122a-3:配線 122a-4:配線 122a-11:配線 122a-12:配線 122a-13:配線 122a-14:配線 122b:焊墊 122b':焊墊 122b-1:焊墊 122b-2:焊墊 122b-3:焊墊 122b-4:焊墊 122b-11:焊墊 122b-12:焊墊 122b-13:焊墊 122b-14:焊墊 122c:配線 122c':配線 122c-1:配線 122c-2:配線 122c-11:配線 122c'-11:配線 122c-12:配線 122d:貫通電極 122d':貫通電極 122e:槽部 122e':槽部 122f:貫通孔 122f':貫通孔 122L:氧化Si膜 131:彩色濾光片及晶載透鏡 132:支持基板 132a:配線 132b:焊墊 133:氧化膜 134:配線 134-1:配線 134-2:配線 134A:配線 134B:配線 134C:配線 134D:配線 134E:配線 134F:配線 134G:配線 134H:配線 135:氧化膜接合層 151:再配置基板 152:黏著劑 161:支持基板 171:支持基板 201:記憶元件基板 201a:配線 201b:焊墊 201b':焊墊 201c:配線 201d:貫通電極 221:絕緣膜 222:槽部 223:通孔 223':通孔 224:通孔 224':通孔 231:貫通電極 232:貫通電極 241:有機光電轉換膜 251:貫通電極 252:貫通電極 261:支持基板 261a:配線 261b:端子 261b':端子 271:接合部 272:導線 281:透鏡 282:貫通孔 291:貫通電極 301:貫通電極 311:支持基板 312:干涉部 371:貫通電極 381:貫通電極 391:貫通電極 401:貫通電極 402:貫通電極 501:攝像裝置 502:光學系統 503:快門裝置 504:固體攝像元件 505:驅動電路 506:信號處理電路 507:監視器 508:記憶體 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機鏡頭 11110:手術器具 11111:氣腹管 11112:能量手術器具 11120:支持臂裝置 11131:手術者 11132:患者 11133:病床 11200:手推車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:手術器具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送電纜 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405:相機鏡頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車身系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:聲頻揚聲器 12062:顯示部 12063:儀錶板 12100:車輛 12101:攝像部 12102:攝像部 12103:攝像部 12104:攝像部 12105:攝像部 12111:攝像範圍 12112:攝像範圍 12113:攝像範圍 12114:攝像範圍 A:高度 A:距離 B:距離 C:測定端子 d1:連接間距 d2:連接間距 E1:半導體元件層 E2:半導體元件層 F1:接合面 F2:接合面 F4-1:接合面 F4-2:接合面 F5-1:接合面 F5-2:接合面 KD:階差 LD:埋入階差 MD:埋入階差 T:互連配線 T':互連配線 T'':互連配線 T''':互連配線 T1:互連配線 T2:互連配線 T3:互連配線 T4:互連配線 T5:互連配線 T6:互連配線 Te:槽部 Te':槽部 TCV1:貫通電極 TCV2:貫通電極 W1:晶圓 W2:晶圓 W3:晶圓 Z1:空間 Z2:空間
圖1係說明良率之圖。 圖2係說明理論產量之降低之圖。 圖3係說明使用凸塊之連接之圖。 圖4係說明本發明之第1實施形態之固體攝像裝置之製造方法之概要的圖。 圖5係說明本發明之第1實施形態之固體攝像裝置之構成例之圖。 圖6係說明圖5之固體攝像裝置之製造方法之圖。 圖7係說明圖5之固體攝像裝置之製造方法之圖。 圖8係說明圖5之固體攝像裝置之製造方法之圖。 圖9係說明圖5之固體攝像裝置之製造方法之圖。 圖10係說明本發明之第1實施形態之固體攝像裝置中之記憶電路與邏輯電路的互連配線之構成例之圖。 圖11係說明圖10之固體攝像裝置中之記憶電路與邏輯電路的互連配線之周邊之構成之圖。 圖12係說明本發明之第2實施形態之固體攝像裝置之構成例的圖。 圖13係說明圖12之固體攝像裝置中之記憶電路與邏輯電路的互連配線之周邊之構成之圖。 圖14係說明圖12之固體攝像裝置之製造方法之流程圖。 圖15係說明圖12之固體攝像裝置之製造方法之圖。 圖16係說明圖12之固體攝像裝置之製造方法之圖。 圖17係說明圖12之固體攝像裝置之製造方法之圖。 圖18係說明圖12之固體攝像裝置之製造方法之圖。 圖19係說明圖12之固體攝像裝置之製造方法之圖。 圖20係說明圖12之固體攝像裝置之製造方法之圖。 圖21係說明圖12之固體攝像裝置之製造方法之圖。 圖22係說明圖12之固體攝像裝置之製造方法之圖。 圖23係說明本發明之第2實施形態之固體攝像裝置之應用例的圖。 圖24係說明本發明之第3實施形態之固體攝像裝置之構成例的圖。 圖25係說明圖24之固體攝像裝置之製造方法之流程圖。 圖26係說明本發明之第4實施形態之固體攝像裝置之構成例的圖。 圖27係說明圖26之固體攝像裝置之製造方法之流程圖。 圖28係說明圖26之固體攝像裝置之製造方法之圖。 圖29係說明圖26之固體攝像裝置之製造方法之圖。 圖30係說明圖26之固體攝像裝置之製造方法之圖。 圖31係說明圖26之固體攝像裝置之製造方法之圖。 圖32係說明圖26之固體攝像裝置之製造方法之圖。 圖33係說明本發明之第5實施形態之固體攝像裝置之構成例的圖。 圖34係說明圖33之固體攝像裝置之製造方法之流程圖。 圖35係說明圖33之固體攝像裝置之製造方法之圖。 圖36係說明圖33之固體攝像裝置之製造方法之圖。 圖37係說明圖33之固體攝像裝置之製造方法之圖。 圖38係說明圖33之固體攝像裝置之製造方法之圖。 圖39係說明本發明之第6實施形態之固體攝像裝置之構成例的圖。 圖40係說明圖39之固體攝像裝置之製造方法之流程圖。 圖41係說明圖39之固體攝像裝置之製造方法之圖。 圖42係說明圖39之固體攝像裝置之製造方法之圖。 圖43係說明圖39之固體攝像裝置之製造方法之圖。 圖44係說明本發明之第7實施形態之固體攝像裝置之製造方法的圖。 圖45係說明本發明之第7實施形態之固體攝像裝置之製造方法的圖。 圖46係說明本發明之第7實施形態之固體攝像裝置之製造方法的圖。 圖47係說明本發明之第8實施形態之固體攝像裝置之構成例的圖。 圖48係說明圖47之固體攝像裝置之製造方法之圖。 圖49係說明圖47之固體攝像裝置之製造方法之圖。 圖50係說明本發明之第9實施形態之固體攝像裝置之構成例的圖。 圖51係說明圖50之固體攝像裝置之製造方法之圖。 圖52係說明圖50之固體攝像裝置之製造方法之圖。 圖53係說明圖50之固體攝像裝置之效果之圖。 圖54係說明本發明之第9實施形態之固體攝像裝置之應用例的圖。 圖55係說明本發明之第10實施形態之固體攝像裝置之構成例的圖。 圖56係說明圖55之固體攝像裝置之製造方法之圖。 圖57係說明圖55之固體攝像裝置之製造方法之圖。 圖58係說明本發明之第10實施形態之固體攝像裝置之製造方法之第1應用例的圖。 圖59係說明本發明之第10實施形態之固體攝像裝置之製造方法之第1應用例的圖。 圖60係說明本發明之第10實施形態之固體攝像裝置之製造方法之第1應用例的圖。 圖61係說明本發明之第10實施形態之固體攝像裝置之製造方法之第2應用例的圖。 圖62係表示作為適用本發明之攝像裝置之構成之電子機器的攝像裝置之構成例之方塊圖。 圖63係說明適用本發明之技術之攝像裝置之使用例的圖。 圖64係表示內視鏡手術系統之概略性之構成之一例的圖。 圖65係表示相機鏡頭及CCU之功能構成之一例的方塊圖。 圖66係表示車輛控制系統之概略性之構成之一例的方塊圖。 圖67係表示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
111:固體攝像裝置
120:固體攝像元件
120a:配線
121:記憶電路
121a:配線
122:邏輯電路
122a:配線
131:晶載透鏡及晶載彩色濾光片
132:支持基板
133:氧化膜
134:配線
135:氧化膜接合層
E1:半導體元件層
E2:半導體元件層

Claims (33)

  1. 一種背面照射型固體攝像裝置，其包含： 第1半導體元件，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接。
  2. 如請求項1之背面照射型固體攝像裝置，其中 上述互連配線形成於同一層。
  3. 如請求項1之背面照射型固體攝像裝置，其中 於上述第1半導體元件之相對於入射光之入射方向之背面，積層上述第2半導體元件及上述第3半導體元件，且 上述互連配線相對於上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之交界，形成於上述第1半導體元件側。
  4. 如請求項1之背面照射型固體攝像裝置，其中 於上述第1半導體元件之相對於入射光之入射方向之背面積層上述第2半導體元件及上述第3半導體元件，且 上述互連配線相對於上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之交界，形成於上述第2半導體元件及上述第3半導體元件側。
  5. 如請求項4之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之與上述入射光之入射方向對向之面。
  6. 如請求項5之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於與上述入射光之入射方向對向之面。
  7. 如請求項5之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於相對於上述入射光之入射方向之背面。
  8. 如請求項7之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於相對於上述入射光之入射方向之背面，且經由形成於各個基板之貫通電極而形成上述互連配線。
  9. 如請求項5之背面照射型固體攝像裝置，其中 於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之背面側連接支持基板，且 上述互連配線形成於上述支持基板。
  10. 如請求項4之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之入射方向之背面。
  11. 如請求項10之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之入射方向之背面側的支持基板之前表面。
  12. 如請求項4之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件藉由貫通上述第1半導體元件之貫通電極而與上述第1半導體元件電性連接。
  13. 如請求項4之背面照射型固體攝像裝置，其中 上述第1半導體元件、上述第2半導體元件及上述第3半導體元件相對於上述入射光之入射方向按照上述第1半導體元件、上述第2半導體元件及上述第3半導體元件之順序積層，且藉由電性連接與上述第2半導體元件及上述第3半導體元件之接合面相互對向地形成之焊墊，而作為上述互連配線發揮功能。
  14. 如請求項1之背面照射型固體攝像裝置，其中 上述第1半導體元件、上述第2半導體元件及上述第3半導體元件相對於入射光之入射方向按照上述第1半導體元件、上述第2半導體元件及上述第3半導體元件之順序積層，藉由貫通電極至少將上述第2半導體元件與上述第3半導體元件電性連接，而作為互連配線發揮功能。
  15. 如請求項4之背面照射型固體攝像裝置，其中 於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之背面側連接支持基板， 將上述第1半導體元件、上述第2半導體元件、及上述第3半導體元件之至少任一者之配線以貫通電極連接，並引出至上述支持基板之相對於上述入射光之入射方向之背面側。
  16. 如請求項4之背面照射型固體攝像裝置，其中 上述互連配線係佈線於上述第1半導體元件之於與上述入射光垂直之方向上所佔有之範圍內。
  17. 如請求項3之背面照射型固體攝像裝置，其中 於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之背面側連接支持基板，且 於上述支持基板形成配線，將上述支持基板之上述配線與上述第1半導體元件、上述第2半導體元件、及上述第3半導體元件之至少任一者之上述配線以貫通電極連接，並於上述支持基板之形成有上述第2半導體元件、及上述第3半導體元件之外側形成將信號線引出之端子。
  18. 一種攝像裝置，其具備背面照射型固體攝像裝置，該背面照射型固體攝像裝置包含： 第1半導體元件，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接。
  19. 一種電子機器，其具備背面照射型固體攝像裝置，該背面照射型固體攝像裝置包含： 第1半導體元件，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接。
  20. 一種背面照射型固體攝像裝置之製造方法，該背面照射型固體攝像裝置包含： 第1半導體元件，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件及第3半導體元件，其等小於上述第1半導體元件，且其等之上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 互連配線，其將上述第2半導體元件及上述第3半導體元件之間電性連接；且 該背面照射型固體攝像裝置之製造方法係於具有藉由半導體製程而形成之上述攝像元件之晶圓， 再配置包含藉由半導體製程而形成之上述第2半導體元件及上述第3半導體元件的上述信號處理電路中、藉由電性檢查而判定為良品之上述第2半導體元件及上述第3半導體元件， 藉由上述埋入構件予以埋入， 形成將上述第2半導體元件及上述第3半導體元件之間電性連接之互連配線，且 以將上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之間之配線電性連接之方式進行氧化膜接合而積層後，予以單片化。
  21. 一種背面照射型固體攝像裝置，其具備： 第1半導體元件層，其具有以像素單位產生像素信號之攝像元件； 第2半導體元件層，其具有第2半導體元件及第3半導體元件，該等第2半導體元件及第3半導體元件小於上述第1半導體元件，且上述像素信號之信號處理所需之信號處理電路由埋入構件埋入；以及 支持基板； 上述第2半導體元件層設置於上述第1半導體元件層與上述支持基板之間，且 上述第1半導體元件層與上述第2半導體元件層藉由直接接合而接合。
  22. 如請求項21之背面照射型固體攝像裝置，其中 將上述第2半導體元件與上述第3半導體元件之間電性連接之互連配線，設置於上述第2半導體元件層或上述支持基板。
  23. 如請求項22之背面照射型固體攝像裝置，其中 上述互連配線設置於上述第2半導體元件層之上述第1半導體元件層側。
  24. 如請求項22之背面照射型固體攝像裝置，其中 上述互連配線設置於上述第2半導體元件層之上述支持基板側。
  25. 如請求項22之背面照射型固體攝像裝置，其中 上述支持基板進而於上述第2半導體元件層側具有配線層，且 上述互連配線設置於上述支持基板之上述配線層。
  26. 如請求項22之背面照射型固體攝像裝置，其中 於上述第1半導體元件之相對於入射光之入射方向之背面，積層上述第2半導體元件及上述第3半導體元件，且 上述互連配線相對於上述第1半導體元件與上述第2半導體元件及上述第3半導體元件之交界，形成於上述第2半導體元件及上述第3半導體元件側。
  27. 如請求項26之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之與上述入射光之入射方向對向之面。
  28. 如請求項27之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於與上述入射光之入射方向對向之面。
  29. 如請求項27之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於相對於上述入射光之入射方向之背面。
  30. 如請求項29之背面照射型固體攝像裝置，其中 上述第2半導體元件及上述第3半導體元件之形成有配線之面形成於相對於上述入射光之入射方向之背面，且經由形成於各個基板之貫通電極而形成上述互連配線。
  31. 如請求項27之背面照射型固體攝像裝置，其中 於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之背面側連接支持基板，且 上述互連配線形成於上述支持基板。
  32. 如請求項26之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之入射方向之背面。
  33. 如請求項32之背面照射型固體攝像裝置，其中 上述互連配線形成於上述第2半導體元件及上述第3半導體元件之相對於上述入射光之入射方向之背面側的支持基板之前表面。
TW108141330A 2018-12-20 2019-11-14 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器 TW202101744A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-238191 2018-12-20
JP2018238191 2018-12-20

Publications (1)

Publication Number Publication Date
TW202101744A true TW202101744A (zh) 2021-01-01

Family

ID=71101668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141330A TW202101744A (zh) 2018-12-20 2019-11-14 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器

Country Status (7)

Country Link
US (1) US20220037382A1 (zh)
EP (1) EP3902005A4 (zh)
JP (1) JPWO2020129686A1 (zh)
KR (1) KR20210104675A (zh)
CN (1) CN113169202A (zh)
TW (1) TW202101744A (zh)
WO (1) WO2020129686A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022091615A1 (zh) * 2020-10-26 2022-05-05
WO2022196188A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法、および電子機器
JP2023035059A (ja) * 2021-08-31 2023-03-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置、及び電子機器
WO2023074136A1 (ja) * 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、機器及び半導体装置の製造方法
WO2023238924A1 (ja) * 2022-06-10 2023-12-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
WO2024095805A1 (ja) * 2022-11-01 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218042A (ja) * 1988-02-26 1989-08-31 Nec Corp 半導体装置
JP4940667B2 (ja) * 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
DE102006001767B4 (de) * 2006-01-12 2009-04-30 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP2012178496A (ja) * 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9443824B1 (en) * 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US9786632B2 (en) * 2015-07-30 2017-10-10 Mediatek Inc. Semiconductor package structure and method for forming the same
KR102500813B1 (ko) * 2015-09-24 2023-02-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP6922887B2 (ja) * 2016-03-01 2021-08-18 ソニーグループ株式会社 半導体装置、電子モジュール、電子機器、および半導体装置の製造方法
EP3439039B1 (en) * 2016-03-31 2023-08-02 Nikon Corporation Imaging element and imaging device
JP2018074065A (ja) * 2016-11-01 2018-05-10 富士通株式会社 半導体装置
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
KR102275684B1 (ko) * 2017-04-18 2021-07-13 삼성전자주식회사 반도체 패키지
TW202315106A (zh) * 2017-10-30 2023-04-01 日商索尼半導體解決方案公司 固體攝像裝置及電子機器
JP2020150112A (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Also Published As

Publication number Publication date
KR20210104675A (ko) 2021-08-25
CN113169202A (zh) 2021-07-23
EP3902005A1 (en) 2021-10-27
WO2020129686A1 (ja) 2020-06-25
EP3902005A4 (en) 2022-03-09
US20220037382A1 (en) 2022-02-03
JPWO2020129686A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
WO2019087764A1 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
KR102671085B1 (ko) 고체 촬상 장치 및 전자 기기
TW202101744A (zh) 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器
TWI782058B (zh) 固體攝像裝置
JP7128178B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
CN111033743B (zh) 固态摄像单元、固态摄像单元的制造方法和电子设备
US20240006355A1 (en) Semiconductor device and manufacturing method of semiconductor device
WO2018186198A1 (ja) 固体撮像装置、及び電子機器
TW202118280A (zh) 攝像裝置、電子機𠾖及製造方法
US20240096919A1 (en) Semiconductor device, imaging device, and manufacturing method
WO2023074136A1 (ja) 半導体装置、機器及び半導体装置の製造方法
KR20240091074A (ko) 고체 촬상 장치 및 전자 기기