JP7128178B2 - 半導体装置、半導体装置の製造方法、及び電子機器 - Google Patents

半導体装置、半導体装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP7128178B2
JP7128178B2 JP2019511080A JP2019511080A JP7128178B2 JP 7128178 B2 JP7128178 B2 JP 7128178B2 JP 2019511080 A JP2019511080 A JP 2019511080A JP 2019511080 A JP2019511080 A JP 2019511080A JP 7128178 B2 JP7128178 B2 JP 7128178B2
Authority
JP
Japan
Prior art keywords
substrate
substrates
semiconductor device
electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019511080A
Other languages
English (en)
Other versions
JPWO2018186026A1 (ja
Inventor
嘉彦 長濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018186026A1 publication Critical patent/JPWO2018186026A1/ja
Application granted granted Critical
Publication of JP7128178B2 publication Critical patent/JP7128178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03612—Physical or chemical etching by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80902—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of a further bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Description

本開示は、半導体装置、半導体装置の製造方法、及び電子機器に関する。
高集積化を実現するために、複数のチップが積層された積層型の半導体装置が開発されている。例えば、特許文献１には、画素部が設けられる画素チップと、固体撮像装置の動作に係る各種の信号処理を実行するロジック回路が搭載されるロジックチップと、当該画素において取得された画素信号を保持するメモリ回路が搭載されるメモリチップと、が積層された３層積層型の固体撮像装置が開示されている。
なお、本明細書では、半導体装置の構造について説明する際に、積層される各チップを構成する、半導体基板と、当該半導体基板上に形成される多層配線層と、を合わせた構成を、「基板」とも呼称する。そして、当該「基板」のことを、積層構造における上側から下側に向かって、順に、「第１基板」、「第２基板」、「第３基板」、・・・と、それぞれ呼称して、区別する。なお、積層型の半導体装置は、各基板がウエハの状態で積層された後、複数個の積層型半導体装置（積層型半導体装置チップ）へとダイシングされることにより、製造される。本明細書では、便宜的に、「基板」とは、ダイシング前のウエハの状態も意味し得るし、ダイシング後のチップの状態も意味し得ることとする。
特開２０１４－９９５８２号公報
積層型の半導体装置においては、積層された基板間における配線同士を電気的に接続するために、各基板の貼り合わせ面にそれぞれ設けられた電極同士を互いに接触させるようにこれらの基板を貼り合わせた後、熱処理を行うことにより、当該電極同士を接合させる方法が用いられることがある。この際、当該電極の形状に異常が生じると、電極同士の接合に不良が生じ、半導体装置の正常な動作が妨げられる恐れがある。
上記事情に鑑みれば、積層型の半導体装置においては、基板を貼り合わせる際の電極間の接合を良好に行うことにより、より信頼性の高い半導体装置を実現する技術が求められていた。そこで、本開示では、信頼性をより向上させることが可能な、新規かつ改良された半導体装置、半導体装置の製造方法、及び電子機器を提案する。
本開示によれば、所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、をそれぞれ有する複数の基板が積層されて構成され、前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアの少なくともいずれかについて、前記電極及び前記ビアを構成する導電材料の内部に当該導電材料の拡散を防止するための保護膜が埋め込まれた構造が存在する、半導体装置が提供される。
また、本開示によれば、所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、を有する複数の基板をそれぞれ作製する工程と、前記複数の基板を積層する工程と、を含み、前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアを形成する工程は、前記基板の一面から前記配線にまで至る貫通孔を、当該貫通孔の内部の一部領域に柱状の柱状部を残存させた状態で形成する工程と、少なくとも前記貫通孔の側壁、及び前記柱状部の側壁に、前記電極及び前記ビアを構成する導電材料の拡散を防止するための保護膜を形成する工程と、前記貫通孔内に、前記導電材料を埋め込む工程と、前記柱状部を除去することにより、前記柱状部が存在した領域に、前記保護膜によって側面が囲まれた空間を形成する工程と、を含む、半導体装置の製造方法が提供される。
また、本開示によれば、観察対象を電子的に撮影する固体撮像装置、を備え、前記固体撮像装置は、所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、をそれぞれ有する複数の基板が積層されて構成され、前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアの少なくともいずれかについて、前記電極及び前記ビアを構成する導電材料の内部に当該導電材料の拡散を防止するための保護膜が埋め込まれた構造が存在する、電子機器が提供される。
本開示によれば、積層型の半導体装置において、積層される２つの基板を電気的に接続する電極接合構造が設けられる。そして、当該２つの基板のうちの少なくともいずれかの基板において、当該電極接合構造を構成する電極、及び当該電極を当該基板の多層配線層内の配線に接続するためのビアの少なくともいずれかについて、当該電極及び当該ビアを構成する導電材料の内部に、当該導電材料の拡散を防止するための保護膜によって側面が囲まれた空間が存在する。かかる構成を有することにより、電極接合構造を形成するための熱処理工程において、電極及びビアを構成する導電材料が熱膨張したとしても、その膨張が当該空間によって吸収される。従って、電極が、接合される他の電極の方に向かって突出する現象（すなわち、ポンピング）の発生が抑制され得る。よって、電極接合構造をより安定的に形成することができるとともに、ポンピングによって基板同士が剥離する危険性を低減することができる。従って、より信頼性の高い半導体装置が実現され得る。
以上説明したように本開示によれば、半導体装置において、信頼性をより向上させることが可能になる。なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、又は上記の効果に代えて、本明細書に示されたいずれかの効果、又は本明細書から把握され得る他の効果が奏されてもよい。
本実施形態に係る半導体装置の概略構成を示す縦断面図である。 電極接合構造を構成するビア及び電極の、既存の形成方法について説明するための図である。 電極接合構造を構成するビア及び電極の、既存の形成方法について説明するための図である。 電極接合構造を構成するビア及び電極の、既存の形成方法について説明するための図である。 電極接合構造を構成するビア及び電極の、既存の形成方法について説明するための図である。 電極のポンピングについて説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る電極接合構造を構成するビア及び電極の形成方法について説明するための図である。 本実施形態に係る形成方法によって形成された第２基板のビア及び電極、並びに第３基板のビア及び電極における、熱処理時のＣｕの挙動について説明するための図である。 柱状部及び空間の他の構成例を示す図である。 柱状部及び空間の他の構成例を示す図である。 積層型の固体撮像装置２３０２０の構成例を示す断面図である。 本実施形態に係る半導体装置が適用され得る電子機器の一例である、スマートフォンの外観を示す図である。 本実施形態に係る半導体装置が適用され得る電子機器の一例である、デジタルカメラの外観を示す図である。 本実施形態に係る半導体装置が適用され得る電子機器の一例である、デジタルカメラの外観を示す図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、以下に説明する実施形態では、一例として、半導体装置が固体撮像装置である場合について説明する。ただし、本開示はかかる例に限定されず、本開示に係る技術は、複数の基板が積層されて構成される積層型の半導体装置であれば、各種の半導体装置に対して適用可能である。
また、以下に示す各図面では、説明のため、一部の構成部材の大きさを誇張して表現している場合がある。各図面において図示される各構成部材の相対的な大きさは、必ずしも実際の構成部材間における大小関係を正確に表現するものではない。
なお、説明は以下の順序で行うものとする。
１．半導体装置の全体構成
２．既存の技術に対する検討
３．電極接合構造の形成方法
４．適用例
５．補足
（１．半導体装置の全体構成）
図１を参照して、本開示の一実施形態に係る半導体装置の構成について説明する。図１は、本実施形態に係る半導体装置の概略構成を示す縦断面図である。
図１に示すように、本実施形態に係る半導体装置１は、第１基板１１０Ａと、第２基板１１０Ｂと、第３基板１１０Ｃと、が積層されて構成される、３層積層型の固体撮像装置である。図中において、破線Ａ－Ａは、第１基板１１０Ａと第２基板１１０Ｂとの貼り合わせ面を示しており、破線Ｂ－Ｂは、第２基板１１０Ｂと第３基板１１０Ｃとの貼り合わせ面を示している。第１基板１１０Ａは、画素部が設けられる画素基板である。第２基板１１０Ｂ及び第３基板１１０Ｃには、半導体装置１の動作に係る各種の信号処理を行うための回路が設けられる。第２基板１１０Ｂ及び第３基板１１０Ｃは、例えば、ロジック回路が設けられるロジック基板又はメモリ回路が設けられるメモリ基板である。半導体装置１は、第１基板１１０Ａの後述する裏面側から入射した光を画素部において光電変換する、裏面照射型のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサである。なお、以下、図１についての説明では、一例として、第２基板１１０Ｂがロジック基板であり、第３基板１１０Ｃがメモリ基板である場合について説明する。
積層型の半導体装置１では、各基板の機能に対応するように、各回路をより適切に構成することが可能であるため、半導体装置１の高機能化をより容易に実現することができる。図示する構成例であれば、第１基板１１０Ａにおける画素部と、第２基板１１０Ｂ及び第３基板１１０Ｃにおけるロジック回路又はメモリ回路と、を各基板の機能に対応するように適切に構成することができるため、高機能な半導体装置１を実現することができる。
なお、以下では、第１基板１１０Ａ、第２基板１１０Ｂ及び第３基板１１０Ｃの積層方向をｚ軸方向とも呼称する。また、ｚ軸方向において第１基板１１０Ａが位置する方向をｚ軸の正方向と定義する。また、ｚ軸方向と垂直な面（水平面）上において互いに直交する２方向を、それぞれ、ｘ軸方向及びｙ軸方向とも呼称する。また、以下では、各基板において、後述するＳｉ基板１０１、１２１、１３１が設けられる側を裏面側とも呼称し、後述する多層配線層１０５、１２５、１３５が設けられる側を表面側とも呼称する。
第１基板１１０Ａは、半導体基板の一例であるシリコン基板１０１（Ｓｉ基板１０１）と、当該Ｓｉ基板１０１上に積層される多層配線層１０５と、を主に有する。Ｓｉ基板１０１上には、画素が２次元状に並べられた画素部と、画素信号を処理する画素信号処理回路と、が主に形成される。各画素は、観察対象からの光（観察光）を受光し光電変換するフォトダイオード（ＰＤ）と、当該ＰＤによって取得された観察光に対応する電気信号（画素信号）を読み出すためのトランジスタ等を有する駆動回路と、から主に構成される。画素信号処理回路において、画素信号に対して、例えばアナログ－デジタル変換（ＡＤ変換）等の各種の信号処理が実行される。なお、本実施形態では、画素部は、画素が２次元状に配列されて構成されるものに限定されず、画素が３次元状に配列されて構成されてもよい。また、本実施形態では、Ｓｉ基板１０１に代えて、Ｓｉ以外の半導体材料からなる基板が用いられてもよい。あるいは、Ｓｉ基板１０１に代えて、半導体以外の材料からなる基板が用いられてもよい。例えば、半導体以外の材料からなる基板としては、サファイア基板が用いられ得る。この場合、当該サファイア基板の上に光電変換を行う膜（例えば有機光電変換膜）が堆積されて画素が形成される形態が適用されてもよい。
画素部及び画素信号処理回路が形成されたＳｉ基板１０１の表面には、絶縁膜１０３が積層される。絶縁膜１０３は、例えばシリコン酸化物（ＳｉＯ２）からなる。絶縁膜１０３の内部には、画素信号、及び駆動回路のトランジスタを駆動するための駆動信号等の各種の信号を伝達するための信号線配線を含む多層配線層１０５が形成される。多層配線層１０５には、更に、電源配線やグランド配線（ＧＮＤ配線）等が含まれる。なお、以下では、簡単のため、信号線配線のことを単に信号線と記載することがある。また、電源配線及びＧＮＤ配線を併せて電源線と記載することがある。多層配線層１０５の最下層の配線は、例えばタングステン（Ｗ）等の導電材料が埋め込まれたコンタクト１０７によって、画素部又は画素信号処理回路と電気的に接続され得る。なお、実際には、所定の厚さの層間絶縁膜の形成と、配線層の形成と、を繰り返すことにより、複数層の配線層が形成され得るが、図１では、簡単のため、これら複数層の層間絶縁膜を絶縁膜１０３と総称し、複数層の配線層を多層配線層１０５と総称する。
なお、多層配線層１０５の最上層には、絶縁膜１０３からその金属面が露出するように、電極１６１が形成される。電極１６１は、ビア１７１によって、多層配線層１０５の所定の配線と電気的に接続されている。かかる電極１６１は、後述するように、第１基板１１０Ａと第２基板１１０Ｂとを貼り合わせる際に、これらの基板同士を電気的に接続するための電極接合構造１５９ａを構成する。なお、本明細書では、簡単のため、一の基板内の配線と他の基板内の配線とが電気的に接続されることを、単に、一の基板と他の基板とが電気的に接続される、と略記することがある。このとき、基板同士が電気的に接続される際に電気的に接続される配線は、信号線であってもよいし、電源線であってもよい。
第２基板１１０Ｂは、例えばロジック基板である。第２基板１１０Ｂは、半導体基板の一例であるＳｉ基板１２１と、当該Ｓｉ基板１２１上に積層される多層配線層１２５と、を主に有する。Ｓｉ基板１２１上には、ロジック回路が形成される。当該ロジック回路では、半導体装置１の動作に係る各種の信号処理が実行される。例えば、当該ロジック回路では、第１基板１１０Ａの画素部を駆動するための駆動信号の制御（すなわち、画素部の駆動制御）や、外部との信号のやり取りが制御され得る。なお、本実施形態では、Ｓｉ基板１２１に代えて、Ｓｉ以外の半導体材料からなる基板が用いられてもよい。あるいは、Ｓｉ基板１２１に代えて、半導体以外の材料からなる基板が用いられてもよい。例えば、半導体以外の材料からなる基板としては、サファイア基板が用いられ得る。この場合、当該サファイア基板の上に半導体膜（例えばＳｉ膜）が堆積され、当該半導体膜においてロジック回路が形成される形態が適用されてもよい。
ロジック回路が形成されたＳｉ基板１２１の表面には、絶縁膜１２３が積層される。絶縁膜１２３は、例えばＳｉＯ２からなる。絶縁膜１２３の内部には、ロジック回路の動作に係る各種の信号を伝達するための多層配線層１２５が形成される。多層配線層１２５には、更に、電源配線やＧＮＤ配線等が含まれる。多層配線層１２５の最下層の配線は、例えばＷ等の導電材料が埋め込まれたコンタクト１２７によって、ロジック回路と電気的に接続され得る。なお、第１基板１１０Ａの絶縁膜１０３及び多層配線層１０５と同様に、第２基板１１０Ｂについても、絶縁膜１２３は複数層の層間絶縁膜の総称であり、多層配線層１２５は複数層の配線層の総称であり得る。
なお、多層配線層１２５の最上層には、絶縁膜１２３からその金属面が露出するように、電極１６２が形成される。電極１６２は、ビア１７２によって、多層配線層１２５の所定の配線と電気的に接続されている。かかる電極１６２は、後述するように、第１基板１１０Ａと第２基板１１０Ｂとを貼り合わせる際に、これらの基板同士を電気的に接続するための電極接合構造１５９ａを構成する。また、多層配線層１２５には、電源信号及びＧＮＤ信号等の各種の信号を外部とやり取りするための外部入出力部（Ｉ／Ｏ部）として機能する、パッド１５１が形成され得る。パッド１５１は、チップの外周に沿った領域に設けられ得る。
第３基板１１０Ｃは、例えばメモリ基板である。第３基板１１０Ｃは、半導体基板の一例であるＳｉ基板１３１と、当該Ｓｉ基板１３１上に積層される多層配線層１３５と、を主に有する。Ｓｉ基板１３１上には、メモリ回路が形成される。当該メモリ回路では、第１基板１１０Ａの画素部で取得され、画素信号処理回路によってＡＤ変換された画素信号が、一時的に保持される。メモリ回路に画素信号を一旦保持することにより、グローバルシャッター方式が実現されるとともに、半導体装置１から外部への当該画素信号の読み出しをより高速で行うことが可能になる。従って、高速撮影時においても、歪みの抑制された、より高品質な画像を撮影することが可能になる。なお、本実施形態では、Ｓｉ基板１３１に代えて、Ｓｉ以外の半導体材料からなる基板が用いられてもよい。あるいは、Ｓｉ基板１３１に代えて、半導体以外の材料からなる基板が用いられてもよい。例えば、半導体以外の材料からなる基板としては、サファイア基板が用いられ得る。この場合、当該サファイア基板の上にメモリ素子を形成するための膜（例えば相変化材料膜）が堆積され、当該膜を用いてメモリ回路が形成される形態が適用されてもよい。
メモリ回路が形成されたＳｉ基板１３１の表面には、絶縁膜１３３が積層される。絶縁膜１３３は、例えばＳｉＯ２からなる。絶縁膜１３３の内部には、メモリ回路の動作に係る各種の信号を伝達するための多層配線層１３５が形成される。多層配線層１３５には、更に、電源配線やＧＮＤ配線等が含まれる。多層配線層１３５の最下層の配線は、例えばＷ等の導電材料が埋め込まれたコンタクト１３７によって、メモリ回路と電気的に接続され得る。なお、第１基板１１０Ａの絶縁膜１０３及び多層配線層１０５と同様に、第３基板１１０Ｃについても、絶縁膜１３３は複数層の層間絶縁膜の総称であり、多層配線層１３５は複数層の配線層の総称であり得る。
なお、多層配線層１３５の最上層には、絶縁膜１３３からその金属面が露出するように、電極１６４が形成される。電極１６４は、ビア１７４によって、多層配線層１３５の所定の配線と電気的に接続されている。かかる電極１６４は、後述するように、第２基板１１０Ｂと第３基板１１０Ｃとを貼り合わせる際に、これらの基板同士を電気的に接続するための電極接合構造１５９ｂを構成する。また、多層配線層１３５には、Ｉ／Ｏ部として機能する、パッド１５１が形成され得る。パッド１５１は、チップの外周に沿った領域に設けられ得る。
第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃが、それぞれウエハの状態で作製される。その後、これらが貼り合わされ、電気的な接続を取るための各工程が行われる。
具体的には、まず、第２基板１１０Ｂの裏面（Ｓｉ基板１２１が設けられる側の面）と、第３基板１１０Ｃの表面（多層配線層１３５が設けられる側の面）と、が対向するように、ウエハ状態である第２基板１１０Ｂと、ウエハ状態である第３基板１１０Ｃと、が貼り合わされる。以下では、このような、２つの基板がその表面と裏面とを対向させて貼り合わされる状態を、Ｆａｃｅ ｔｏ Ｂａｃｋ（ＦｔｏＢ）ともいう。
この際、第２基板１１０Ｂについては、貼り合わせ工程の前に、Ｓｉ基板１２１が薄肉化され、その裏面側に例えばＳｉＯ２からなる所定の厚さの絶縁膜１２９が形成される。更に、絶縁膜１２９には、当該絶縁膜１２９からその金属面が露出するように、電極１６３が形成される。電極１６３は、Ｓｉ基板１２１を貫通して設けられるビア１７３（すなわち、ＴＳＶ）によって、多層配線層１２５内の所定の配線と電気的に接続されている。これらの、Ｓｉ基板１２１の薄肉化、絶縁膜１２９の形成、並びに電極１６３及びビア１７３の形成は、例えば第２基板１１０Ｂの表面側に支持基板を貼り合わせ、当該支持基板によって当該第２基板１１０Ｂを支持しながら行われてもよい。
第２基板１１０Ｂと第３基板１１０Ｃの表面とを貼り合わせる際には、第２基板１１０Ｂの裏面に形成された当該電極１６３と、第３基板１１０Ｃの多層配線層１３５の最上層に形成された電極１６４と、が接触するように、当該第２基板１１０Ｂと当該第３基板１１０Ｃとが貼り合わされる。そして、熱処理（例えばアニーリング）が行われることにより、電極同士が接合し、第２基板１１０Ｂと第３基板１１０Ｃとが電気的に接続される。本明細書では、このような、基板同士を電気的に接続するための、電極同士が直接接合される構造のことを、電極接合構造とも呼称する。以下、この第２基板１１０Ｂと第３基板１１０Ｃとの間の電極接合構造のことを、後述する第１基板１１０Ａと第２基板１１０Ｂとの間の電極接合構造と区別するために、電極接合構造１５９ｂとも記載する。なお、両者を特に区別する必要がない場合には、これらの一方又は両方を指して、単に、電極接合構造１５９とも記載する。
なお、電極接合構造１５９ｂにおいては、必ずしも、水平面内において略同じ位置に存在する第２基板１１０Ｂの多層配線層１２５内の配線と、第３基板１１０Ｃの多層配線層１３５内の配線と、が電気的に接続されなくてもよい。つまり、電極接合構造１５９ｂにおいては、当該電極接合構造１５９ｂを構成する電極１６３、１６４のうちの一方又は両方が水平面内方向に延伸するように形成され、水平面内において異なる位置に存在する多層配線層１２５内の配線と、多層配線層１３５内の配線と、が電気的に接続されてもよい。この場合、電極１６３、１６４のうちの水平面内方向に延伸されるものは、電極としての機能とともに、配線としての機能も併せ持つことができる。図示する例であれば、図１に示す３つの電極接合構造１５９ｂのうち、最も右側に位置する電極接合構造１５９ｂでは、電極１６３が水平面内方向に延伸し、配線としても機能している。
次に、第１基板１１０Ａの表面（多層配線層１０５が設けられる側の面）と、第２基板１１０Ｂの表面（多層配線層１２５が設けられる側の面）と、が対向するように、ウエハ状態である第１基板１１０Ａと、ウエハ状態である第２基板１１０Ｂ及び第３基板１１０Ｃの積層構造体と、が貼り合わされる。以下では、このような、２つの基板が表面同士を対向させて貼り合わされる状態を、Ｆａｃｅ ｔｏ Ｆａｃｅ（ＦｔｏＦ）ともいう。
この際、第１基板１１０Ａの多層配線層１０５の最上層の電極１６１と、第２基板１１０Ｂの多層配線層１２５の最上層の電極１６２と、が接触するように、当該第１基板１１０Ａと当該第２基板１１０Ｂとが貼り合わされる。そして、熱処理（例えばアニーリング）が行われることにより、電極同士が接合して電極接合構造１５９ａが形成され、第１基板１１０Ａと第２基板１１０Ｂとが電気的に接続される。なお、電極接合構造１５９ａ、１５９ｂを形成するための熱処理は、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃを貼り合わせた後に、一括して行われてもよい。
なお、電極接合構造１５９ａにおいても、電極接合構造１５９ｂと同様に、当該電極接合構造１５９ａを構成する電極１６１、１６２のうちの一方又は両方が水平面内方向に延伸するように形成され、配線として機能し得る。図示する例であれば、図１に示す２つの電極接合構造１５９ａのうち、左側に位置する電極接合構造１５９ａでは、電極１６１が水平面内方向に延伸し、配線としても機能している。
次に、第１基板１１０ＡのＳｉ基板１０１が薄肉化され、その裏面上に例えばＳｉＯ２からなる絶縁膜１０９が形成される。そして、第１基板１１０ＡのＳｉ基板１０１の裏面側に、当該絶縁膜１０９を介して、カラーフィルタ層１１１（ＣＦ層１１１）及びマイクロレンズアレイ１１３（ＭＬアレイ１１３）が形成される。
ＣＦ層１１１は、複数のＣＦが２次元状に配列されて構成される。ＭＬアレイ１１３は、複数のＭＬが２次元状に配列されて構成される。ＣＦ層１１１及びＭＬアレイ１１３は、画素部の直上に形成され、１つの画素のＰＤに対して１つのＣＦ及び１つのＭＬが配設される。
ＣＦ層１１１の各ＣＦは、例えば赤色、緑色、及び青色のいずれかの色を有する。ＣＦを通過した観察光が画素のＰＤに入射し、画素信号が取得されることにより、観察対象について、当該カラーフィルタの色の成分の画素信号が取得されることとなる（すなわち、カラーでの撮像が可能となる）。実際には、１つのＣＦに対応する１つの画素が副画素として機能し、複数の副画素によって１つの画素が形成され得る。例えば、半導体装置１では、赤色のＣＦが設けられる画素（すなわち、赤色の画素）、緑色のＣＦが設けられる画素（すなわち、緑色の画素）、青色のＣＦが設けられる画素（すなわち、青色の画素）、及びＣＦが設けられない画素（すなわち、白色の画素）の４色の副画素によって、１つの画素が形成され得る。ただし、本明細書では、説明のため、便宜的に、副画素と画素を区別せず、１つの副画素に対応する構成のことも、単に画素と呼称することとする。なお、ＣＦの配列方法は特に限定されず、例えば、デルタ配列、ストライプ配列、ダイアゴナル配列、又はレクタングル配列等、各種の配列であってよい。
ＭＬアレイ１１３は、各ＣＦの直上に各ＭＬが位置するように形成される。ＭＬアレイ１１３が設けられることにより、ＭＬによって集光された観察光がＣＦを介して画素のＰＤに入射することとなるため、観察光の集光効率を向上させ、感度を向上させる効果を得ることができる。
ＣＦ層１１１及びＭＬアレイ１１３が形成されたら、次に、第２基板１１０Ｂの多層配線層１２５、及び第３基板１１０Ｃの多層配線層１３５に設けられるパッド１５１の表面を露出させるために、パッド開口部１５３ｂ、１５３ａが形成される。パッド開口部１５３ｂは、第１基板１１０Ａの裏面側から、第１基板１１０Ａを貫通し、第２基板１１０Ｂの多層配線層１２５に設けられるパッド１５１まで達するように形成される。パッド開口部１５３ａは、第１基板１１０Ａの裏面側から、第１基板１１０Ａ及び第２基板１１０Ｂを貫通し、第３基板１１０Ｃの多層配線層１３５に設けられるパッド１５１まで達するように形成される。パッド開口部１５３ａ、１５３ｂを介して、例えばワイヤボンディングによって、パッド１５１と外部の他の回路とが電気的に接続される。つまり、当該外部の他の回路を介して、第２基板１１０Ｂ及び第３基板１１０Ｃが電気的に接続され得る。
そして、ウエハ状態で積層され加工された積層ウエハ構造体を、個々の半導体装置１ごとにダイシングすることにより、半導体装置１が完成する。
以上、半導体装置１の概略構成について説明した。以上説明したように、半導体装置１では、電極接合構造１５９ａによって第１基板１１０Ａ及び第２基板１１０Ｂが電気的に接続され、電極接合構造１５９ｂによって第２基板１１０Ｂ及び第３基板１１０Ｃが電気的に接続され、パッド開口部１５３ａ、１５３ｂによって露出させられるパッド１５１同士を、半導体装置１の外部に備わる配線や基板等の電気的接続手段を介して接続することによって、第２基板１１０Ｂ及び第３基板１１０Ｃが電気的に接続される。つまり、電極接合構造１５９ａ、１５９ｂ、パッド１５１、及びパッド開口部１５３ａ、１５３ｂを介して、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃが電気的に接続される。
なお、第１基板１１０Ａの多層配線層１０５、第２基板１１０Ｂの多層配線層１２５、及び第３基板１１０Ｃの多層配線層１３５は、比較的低抵抗である銅（Ｃｕ）によって形成される複数のＣｕ配線層１４１が積層されて構成され得る。Ｃｕ配線を用いることにより、より高速での信号のやり取りが可能となる。電極接合構造１５９ａ、１５９ｂを構成する、電極１６１～１６４を構成する金属、及びビア１７１～１７４に埋め込まれる金属も、Ｃｕである。ただし、パッド１５１については、ワイヤボンディングのワイヤとの接着性等を考慮して、アルミニウム（Ａｌ）によって形成され得る。従って、図示する構成例では、パッド１５１が設けられる第２基板１１０Ｂの多層配線層１２５及び第３基板１１０Ｃの多層配線層１３５には、当該パッド１５１と同層に、Ａｌによって形成されるＡｌ配線層１４３が含まれる。Ａｌ配線は、パッド１５１の他、例えば、一般的に幅広な配線として形成される電源配線やＧＮＤ配線として用いられ得る。
なお、各基板のＳｉ基板１０１、１２１、１３１に形成される各構成（第１基板１１０Ａに設けられる画素部及び画素信号処理回路、第２基板１１０Ｂに設けられるロジック回路、及び第３基板１１０Ｃに設けられるメモリ回路）、多層配線層１０５、１２５、１３５、並びに絶縁膜１０３、１０９、１２３、１２９、１３３の具体的な構成や、形成方法は、各種の公知のものと同様であってよいため、ここでは詳細な説明を省略する。
例えば、上記では、絶縁膜１０３、１０９、１２３、１２９、１３３を構成する絶縁材料として、ＳｉＯ２を挙げていたが、本実施形態はかかる例に限定されない。これらの絶縁膜１０３、１０９、１２３、１２９、１３３は、絶縁材料によって形成されればよく、その材料は限定されない。絶縁膜１０３、１０９、１２３、１２９、１３３は、例えば、シリコン窒化物（ＳｉＮ）によって形成されてもよい。また、絶縁膜１０３、１０９、１２３、１２９、１３３のそれぞれは、１つの種類の絶縁材料によって形成されなくてもよく、複数の種類の絶縁材料が積層されて形成されてもよい。また、例えば、絶縁膜１０３、１２３、１３３において、より高速での信号の伝達が求められる配線が形成される領域については、絶縁性を有するＬｏｗ－ｋ材料が用いられてもよい。Ｌｏｗ－ｋ材料を用いることにより、配線間の寄生容量を小さくすることができるため、信号の高速伝送により寄与することが可能になる。
また、例えば、上記では、多層配線層１０５、１２５、１３５の各配線層を構成する導電材料として、Ｃｕ及びＡｌを挙げていたが、本実施形態はかかる例に限定されない。これらの配線層は、導電材料によって形成されればよく、その材料は限定されない。当該材料としては、各種の導電材料が用いられてよい。また、２種類の金属を用いるのではなく、パッド１５１、及び多層配線層１０５、１２５、１３５の全てが同一の金属によって形成されてもよい。
その他、各基板のＳｉ基板１０１、１２１、１３１に形成される各構成、多層配線層１０５、１２５、１３５、及び絶縁膜１０３、１０９、１２３、１２９、１３３の具体的な構成や形成方法については、例えば、本願出願人による先行出願である特許文献１、特開２０１４－７２４１８号公報、特開２０１５－１３５９３８号公報、国際公開第２０１６／００９８３２号、及び国際公開第２０１５／１５９７６６号に記載等のものを適宜適用することができる。
また、以上説明した構成例では、第１基板１１０Ａに、画素信号に対してＡＤ変換等の信号処理を行う画素信号処理回路が搭載されていたが、本実施形態はかかる例に限定されない。当該画素信号処理回路の機能のうちの一部又は全てが、第２基板１１０Ｂに設けられてもよい。この場合には、例えば、複数個の画素を列（カラム）方向と行（ロウ）方向の双方に向かって並べるようにアレイ状に配置した画素アレイにおいて、各画素に備えられるＰＤによって取得された画素信号が、画素ごとに第２基板１１０Ｂの画素信号処理回路に伝送されて、画素ごとにＡＤ変換が行われる、いわゆる画素ごとアナログ－デジタルコンバージョン（画素ＡＤＣ）方式の半導体装置１が実現され得る。これにより、画素アレイの列ごとに１つのＡＤ変換回路を備えて、列に含まれる複数個の画素のＡＤ変換を逐次行う、一般的なカラムごとアナログ－デジタルコンバージョン（カラムＡＤＣ）方式の半導体装置１に比べて、より高速で画素信号のＡＤ変換及び読み出しを行うことが可能となる。なお、画素ＡＤＣを実行可能に半導体装置１を構成する場合には、画素信号の伝送のために、画素ごとに、第１基板１１０Ａと第２基板１１０Ｂとを電気的に接続する電極接合構造１５９が設けられることとなる。
また、以上説明した構成例では、第２基板１１０Ｂがロジック基板であり、第３基板１１０Ｃがメモリ基板である場合について説明したが、本実施形態はかかる例に限定されない。第２基板１１０Ｂ及び第３基板１１０Ｃは画素基板以外の機能を有する基板であればよく、その機能は任意に決定されてよい。例えば、半導体装置１は、メモリ回路を有しなくてもよい。この場合には、例えば、第２基板１１０Ｂ及び第３基板１１０Ｃは、いずれもロジック基板として機能し得る。あるいは、ロジック回路及びメモリ回路が、第２基板１１０Ｂ及び第３基板１１０Ｃに分散して形成され、これらの基板が協働して、ロジック基板及びメモリ基板としての機能を果たしてもよい。あるいは、第２基板１１０Ｂがメモリ基板であり、第３基板１１０Ｃがロジック基板であってもよい。
また、以上説明した構成例では、第２基板１１０Ｂの裏面に形成される絶縁膜１２９に内には、電極接合構造１５９ｂを構成する電極１６３のみが形成されていた（すなわち、絶縁膜１２９内には、配線層が電極１６３に係る１層のみ形成されていた）が、本実施形態はかかる例に限定されない。絶縁膜１２９内には、多層配線層が設けられてもよい。絶縁膜１２９内に多層配線層が設けられることにより、半導体装置１全体としての配線層の数を増加させることができるため、配線の設計の自由度が向上する。なお、この場合、当該多層配線層の最上層に、絶縁膜１２９から表面が露出するように、電極１６３として機能する配線層が形成されることとなる。
また、以上説明した構成例では、各基板において、半導体基板としてＳｉ基板１０１、１２１、１３１が用いられていたが、本実施形態はかかる例に限定されない。Ｓｉ基板１０１、１２１、１３１に代えて、例えば、ガリウムヒ素（ＧａＡｓ）基板や、シリコンカーバイド（ＳｉＣ）基板等、他の種類の半導体基板が用いられてもよい。あるいは、上述したように、Ｓｉ基板１０１、１２１、１３１に代えて、例えばサファイア基板等、半導体以外の材料によって形成される基板が用いられてもよい。
また、以上説明した構成例では、まず、第２基板１１０Ｂと第３基板１１０Ｃとを貼り合わせ、次に、その第２基板１１０Ｂ及び第３基板１１０Ｃの積層構造体に対して第１基板１１０Ａを貼り合わすことにより、半導体装置１が作製されていたが、本実施形態はかかる例に限定されない。順番を逆にして、まず、第１基板１１０Ａと第２基板１１０Ｂとを貼り合わせ、次に、その第１基板１１０Ａ及び第２基板１１０Ｂの積層構造体に対して第３基板１１０Ｃを貼り合わすことにより、半導体装置１が作製されてもよい。
また、図１及び以降の各図面においては図示を省略している場合があるが、半導体装置１において、Ｃｕ及びＡｌがＳｉ基板１０１、１２１、１３１と接触しているように図示されている部位については、この両者を電気的に絶縁するための絶縁材料が存在している。当該絶縁材料は、例えば、ＳｉＯ２又はＳｉＮ等、各種の公知の材料であってよい。当該絶縁材料は、導電材料とＳｉ基板１０１、１２１、１３１との間に介在するように存在してもよいし、両者の接触部位から離れたＳｉ基板１０１、１２１、１３１の内部に存在してもよい。また、図１及び以降の各図面においては図示を省略している場合があるが、ＣｕがＳｉ基板１０１、１２１、１３１又は絶縁膜１０３、１０９、１２３、１２９、１３３と接触している部位については、Ｃｕの拡散を防止するためにバリアメタルが存在している。当該バリアメタルとしては、各種の公知の材料が用いられてよい。
（２．既存の技術に対する検討）
図１に示す半導体装置１では、第１基板１１０Ａと第２基板１１０Ｂとが電極接合構造１５９ａによって電気的に接続されており、第２基板１１０Ｂと第３基板１１０Ｃとが、電極接合構造１５９ｂによって電気的に接続されている。ここで、電極接合構造は、既存の積層型の半導体装置においても、基板間の導通を取るために一般的に用いられる構造である。しかしながら、既存の技術によって電極接合構造を構成するビア及び電極を形成しようとすると、その電極の形状に異常が生じ、当該電極接合構造が正常に形成されない恐れがある。ここでは、本実施形態に係る電極接合構造１５９の形成方法について詳細に説明するに先立ち、本開示をより明確なものとするために、既存の電極接合構造の形成方法について説明する。
図２Ａ～図２Ｄを参照して、既存の電極接合構造の形成方法について説明する。図２Ａ～図２Ｄは、電極接合構造を構成するビア及び電極の、既存の形成方法について説明するための図である。図２Ａ～図２Ｄは、電極接合構造を構成するある基板におけるビア及び電極のｚ軸方向と平行な断面を、当該ビア及び当該電極の形成方法における工程順に概略的に図示したものであり、当該形成方法におけるプロセスフローを表すものである。図２Ａ～図２Ｄは、一例として、図１に示す半導体装置１の第２基板１１０Ｂに設けられているビア１７３及び電極１６３を、仮に、既存の技術で形成した場合におけるプロセスフローを示している。以下では、本実施形態に係るビア１７３及び電極１６３と区別するために、既存の形成方法によって形成された場合における当該ビア１７３及び当該電極１６３のことを、ビア２０５及び電極２０６とも記載する。つまり、図２Ａ～図２Ｄに示すプロセスフローは、ビア２０５が、第２基板１１０ＢのＳｉ基板１２１の裏面側（絶縁膜１２９が形成される側）から、当該絶縁膜１２９及びＳｉ基板１２１を貫通し、多層配線層１２５の所定の配線までの間に形成され、電極２０６が、当該Ｓｉ基板１２１の裏面側の絶縁膜１２９中に、ビア２０５と電気的に接続されつつ、その表面が当該裏面側に露出するように形成される場合における、既存の形成方法に係るプロセスフローである。
ビア及び電極の既存の形成方法では、まず、Ｓｉ基板１２１の裏面側の絶縁膜１２９から、当該絶縁膜１２９及び当該Ｓｉ基板１２１を貫通し多層配線層１２５の配線１８１に達する貫通孔２０１が形成される（図２Ａ）。配線１８１は、図１に示す、多層配線層１２５の中の、ビア１７３が電気的に接続される配線に対応するものである。
次に、貫通孔２０１の側壁及び底部に、例えばＳｉＯ２からなる絶縁膜２０２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜される。当該絶縁膜２０２は、最終的に形成されるビア２０５をＳｉ基板１２１と電気的に絶縁するためのものである。次に、貫通孔２０１内の絶縁膜２０２の底部が、例えばドライエッチング法によって除去される（すなわち、貫通孔２０１の底部において配線１８１が露出させられる）。次に、この状態で、貫通孔２０１の側壁及び底部に、バリアメタル膜２０３が、例えばスパッタリング法によって成膜される（図２Ｂ）。バリアメタル膜２０３としては、例えば、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、又はタングステン窒化物（ＷＮ）等が成膜される。
次に、Ｃｕシードが、例えばスパッタリング法によって貫通孔２０１の側壁及び底部に成膜された後、Ｃｕ２０４が、当該貫通孔２０１にめっき成膜法によって埋め込まれる（図２Ｃ）。
そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって、貫通孔２０１に埋め込まれたＣｕ２０４と、周囲の絶縁膜１２９が平坦化されることにより、ビア２０５と、絶縁膜１２９の表面に露出される電極２０６が形成される（図２Ｄ）。このように、ビア２０５及び電極２０６は、いわゆるＤｕａｌ Ｄａｍａｓｃｅｎｅ法によって形成される。
対向する第３基板１１０Ｃに対しても、同様に既存の形成方法によって、ビア１７４及び電極１６４に対応するビア及び電極が形成される（以下、後述する図３に示すように、これらを、ビア２０７及び電極２０８と記載する）。そして、第２基板１１０Ｂに形成された電極２０６と、第３基板１１０Ｃに形成された電極２０８とが互いに接触するように当該第２基板１１０Ｂと当該第３基板１１０Ｃとが貼り合わせられ、熱処理が行われることにより、電極接合構造が形成される。
ここで、以上説明したように、ビア２０５及び電極２０６は、貫通孔２０１に対してＣｕ２０４を埋め込むことによって形成される。従って、当該ビア２０５及び当該電極２０６を合わせたＣｕの体積は、比較的大きなものとなる。第３基板１１０Ｃにおいて形成されるビア２０７及び電極２０８についても、同様に、その全体としてのＣｕの体積は比較的大きくなる。例えば、図１に示す例であれば、ビア１７１～１７４及び電極１６１～１６４は、その長さが約７μｍであり、電極１６１～１６４の径が約３μｍの大きさであり、これらを構成するＣｕの体積は比較的大きいと言える。
従って、電極接合構造を形成するための熱処理を行うと、第２基板１１０Ｂのビア２０５及び電極２０６を構成するＣｕ、並びに第３基板１１０Ｃに設けられるビア２０７及び電極２０８を構成するＣｕが熱膨張し、図３に示すように、第２基板１１０Ｂの電極２０６、及び第３基板１１０Ｃの電極２０８が対向する基板に向かって突出する、いわゆるポンピングが発生する恐れがある。図３は、電極のポンピングについて説明するための図である。図３では、第２基板１１０Ｂの電極２０６、及び第３基板１１０Ｃの電極２０８について、ポンピングが発生している様子を模擬的に示している。なお、図３において、配線１８２は、図１に示す、第３基板１１０Ｃの多層配線層１３５の中の、ビア１７４が電気的に接続される配線に対応するものである。
ポンピングが発生すると、電極２０６、２０８同士の接合が正常に行われなくなるだけでなく、場合によっては、貼り合わされた基板１１０Ｂ、１１０Ｃが剥離してしまう恐れもある。つまり、電極２０６、２０８におけるポンピングの発生は、半導体装置の信頼性の低下を招く可能性がある。上述した画素ＡＤＣが適用される場合には、画素部において、画素ごとに電極接合構造が設けられ得るため、これら複数の電極接合構造におけるポンピングの発生が顕著であれば、基板１１０Ｂ、１１０Ｃを剥離させる力がより大きく働く恐れがあり、半導体装置の信頼性の低下の可能性が増大する恐れがある。
上記事情に鑑みれば、積層型の半導体装置においては、かかる電極接合構造におけるポンピングの発生を抑制することにより、信頼性のより高い半導体装置を実現する技術が求められていた。そこで、本発明者らは、電極接合構造におけるポンピングの発生を抑制するための技術について鋭意検討した結果、本開示に想到した。図１に示す半導体装置１の電極接合構造１５９ａ、１５９ｂは、本発明者らが想到した、本開示の好適な一実施形態に係る形成方法によって形成されたものである。従って、半導体装置１によれば、より高い信頼性が実現され得る。
以下、本実施形態に係る電極接合構造１５９ａ、１５９ｂの形成方法について詳細に説明する。なお、以下では、一例として、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂの形成方法について説明する。ただし、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａについても、同様に、本実施形態に係る形成方法によって形成され得る。
（３．電極接合構造の形成方法）
図４Ａ～図４Ｉを参照して、本実施形態に係る電極接合構造１５９ｂの形成方法について説明する。図４Ａ～図４Ｉは、本実施形態に係る電極接合構造１５９ｂを構成するビア１７３及び電極１６３の形成方法について説明するための図である。図４Ａ～図４Ｉは、図１に示す半導体装置１の第２基板１１０Ｂにおけるビア１７３及び電極１６３のｚ軸方向と平行な断面図（図中上段）及び上面図（図中下段）を、当該ビア１７３及び当該電極１６３の形成方法における工程順に概略的に図示したものであり、当該形成方法におけるプロセスフローを表すものである。
図４Ａは、ビア１７３及び電極１６３が形成される前の、当該ビア１７３及び当該電極１６３が形成される部位の断面図及び平面図を示している。図中、配線１８１は、図１に示す、多層配線層１２５の中の、ビア１７３が電気的に接続される配線に対応するものである。図１では図示を省略していたが、配線１８１は、Ｃｕが拡散することを防ぐためのバリアメタル膜２１１によってその周囲が囲まれている。バリアメタル膜２１１としては、例えば、ＴｉＮ、ＴａＮ、又はＷＮ等が用いられる。
本実施形態に係るビア１７３及び電極１６３の形成方法では、まず、Ｓｉ基板１２１の裏面側の絶縁膜１２９から、当該絶縁膜１２９及び当該Ｓｉ基板１２１を貫通し多層配線層１２５の配線１８１に達する貫通孔２１２が、例えばドライエッチング法によって形成される（図４Ｂ）。このとき、本実施形態では、貫通孔２１２の内部の一部領域に、エッチングされない部位を残存させる。つまり、図示するように、貫通孔２１２が形成された際には、貫通孔２１２の内部の一部領域に柱状の部位２１３（以下、柱状部２１３ともいう）が形成される。図示する例では、柱状部２１３は、ｙ軸方向（すなわち、水平面内における一方向）に延伸する壁状の形状を有する。柱状部２１３は、配線１８１の上に、ＳｉＯ２（絶縁膜１２３のＳｉＯ２）、Ｓｉ（Ｓｉ基板１２１のＳｉ）、及びＳｉＯ２（絶縁膜１２９のＳｉＯ２）がこの順に積層された積層構造を有する。
次に、貫通孔２１２の側壁及び底部、並びに柱状部２１３の側壁に絶縁膜２１４が、例えばＣＶＤ法によって成膜される。当該絶縁膜２１４の膜厚は、通常ＴＳＶ形成時に適用される絶縁膜の膜厚と同程度であってよい。絶縁膜２１４は、例えばＳｉＯ２からなる。当該絶縁膜２１４は、ビア１７３をＳｉ基板１２１と電気的に絶縁するためのものである。次に、貫通孔２１２内の絶縁膜２１４の底部が、例えばドライエッチング法によって除去される（すなわち、貫通孔２１２の底部において配線１８１が露出させられる）。次に、この状態で、貫通孔２１２の側壁及び底部に、バリアメタル膜２１５が、例えばスパッタリング法によって成膜される。バリアメタル膜２１５は、バリアメタル膜２１１と同様の材料によって形成される。また、バリアメタル膜２１５の膜厚は、例えば３０ｎｍ程度である。次に、Ｃｕシードが、例えばスパッタリング法によって貫通孔２１２の側壁及び底部に成膜された後、Ｃｕ２１６が、当該貫通孔２１２にめっき成膜法によって埋め込まれる（図４Ｃ）。
次に、ＣＭＰによって、貫通孔２１２に埋め込まれたＣｕ２１６と、周囲の絶縁膜２１４が平坦化される（図４Ｄ）。このＣＭＰ工程により、柱状部２１３の上面も露出させられる。
次に、レジスト材の塗布及び露光工程により、ＳｉＯ２が露出している部位について、柱状部２１３の上面のみが開口されるように（すなわち、絶縁膜１２９の上面を覆うように）、レジスト材２１７が形成される（図４Ｅ）。
次に、フッ化水素酸（ＨＦ）系のエッチング溶液を用いたウェットエッチングが行われる（図４Ｆ）。これにより、図４Ｆに示すように、柱状部２１３の上部のＳｉＯ２の部分（絶縁膜１２９に係るＳｉＯ２の部分、及び絶縁膜２１４に係るＳｉＯ２の部分）がエッチングされる。なお、当該ウェットエッチングで用いられるエッチング溶液は、ＨＦ系の溶液でなくてもよく、ＳｉＯ２に対する選択比が高いエッチング溶液であれば、各種のエッチング溶液が用いられてよい。
次に、レジスト材２１７が除去される（図４Ｇ）。
次に、アルカリ系のエッチング溶液を用いたウェットエッチングが行われる（図４Ｈ）。アルカリ系のエッチング溶液としては、例えばＴＭＡＨ、ＫＯＨ、又はアンモニア等の溶液が用いられる。これにより、図４Ｈに示すように、柱状部２１３のＳｉの部分（Ｓｉ基板１２１に係るＳｉの部分）がエッチングされる。なお、当該ウェットエッチングで用いられるエッチング溶液は、アルカリ系の溶液でなくてもよく、Ｓｉに対する選択比の高いエッチング溶液であれば、各種のエッチング溶液が用いられてよい。
次に、図４Ｅ～図４Ｇを参照して説明した一連の工程（すなわち、絶縁膜１２９の上面を覆うようなレジスト材２１７の形成、ＨＦ系のエッチング溶液を用いたウェットエッチング、及びレジスト材２１７の除去）が再度行われる。これにより、図４Ｉに示すように、柱状部２１３の下部のＳｉＯ２の部分（絶縁膜１２３に係るＳｉＯ２の部分、及び絶縁膜２１４に係るＳｉＯ２の部分）がエッチングされる。なお、当該ウェットエッチングで用いられるエッチング溶液も、ＨＦ系の溶液でなくてもよく、ＳｉＯ２に対する選択比が高いエッチング溶液であれば、各種のエッチング溶液が用いられてよい。
以上の工程により、ビア１７３と、絶縁膜１２９の表面に露出される電極１６３が形成される。このように、ビア１７３及び電極１６３は、いわゆるＤｕａｌ Ｄａｍａｓｃｅｎｅ法によって形成される。ただし、貫通孔２１２にＣｕ２１６を埋め込み、ＣＭＰを行った後に、柱状部２１３を除去する工程が追加的に行われる。
つまり、本実施形態に係る形成方法によって形成されたビア１７３及び電極１６３においては、その内部に、柱状部２１３が除去されることによって形成された空間２１８が存在する。当該空間２１８は、柱状部２１３の形状に倣った壁状の形状を有する。また、当該空間２１８は、図示するように、バリアメタル膜２１５によってその側面が囲まれた空間であり得る。
詳細な説明は省略するが、第３基板１１０Ｃに対しても、同様の方法によって、ビア１７４及び電極１６４が形成される。つまり、ビア１７４及び電極１６４は、その内部にバリアメタル膜によってその側面が囲まれた空間（後述する図５に示す空間２１８）を有する。ただし、ビア１７４は、Ｓｉ基板１３１を貫通するものではなく、絶縁膜１３３内に設けられるビアであるため、ビア１７４及び電極１６４を形成するためのＣｕ２１６が埋め込まれる貫通孔２１２は、例えばＳｉＯ２からなる絶縁膜１３３に形成される。従って、当該貫通孔２１２の内部に残存する部位である柱状部は、ＳｉＯ２（絶縁膜１３３に係るＳｉＯ２）によって構成される。よって、当該柱状部を除去する工程においては、多段階のウェットエッチングを行う必要はなく、ＳｉＯ２に対するウェットエッチングのみを行えばよい。
そして、第２基板１１０Ｂに形成された電極１６３と、第３基板１１０Ｃに形成された電極１６４とが互いに接触するように当該第２基板１１０Ｂと当該第３基板１１０Ｃとが貼り合わせられ、熱処理（例えばアニーリング）が行われることにより、電極接合構造１５９ｂが形成される。
このとき、本実施形態によれば、上記のように、ビア１７３及び電極１６３の内部、並びにビア１７４及び電極１６４の内部には、いずれも、空間２１８が存在する。従って、熱処理によってＣｕ２１６が熱膨張すると、図５に示すように、空間２１８によって、膨張したＣｕ２１６が吸収される。具体的には、図５に示すように、熱処理によりＣｕ２１６が熱膨張すると、当該Ｃｕ２１６が、空間２１８を潰すように、水平面内方向に膨張することとなる。つまり、Ｃｕ２１６の熱膨張が、水平面内方向に伸展し得る。従って、電極１６３、１６４がｚ軸方向に膨張することが抑制される、すなわち、ポンピングの発生が抑制されることとなる。ここで、図５は、本実施形態に係る形成方法によって形成された第２基板１１０Ｂのビア１７３及び電極１６３、並びに第３基板１１０Ｃのビア１７４及び電極１６４における、熱処理時のＣｕ２１６の挙動について説明するための図である。
なお、図５に示すように、熱処理が行われた後のビア１７３、１７４及び電極１６３、１６４（すなわち、電極接合構造１５９ｂ）においては、そのビア１７３、１７４及び電極１６３、１６４を構成するＣｕ２１６の内部にバリアメタル膜２１５が埋め込まれた構造が存在することになる。具体的には、空間２１８は、柱状部２１３の形状に倣って、ｙ軸方向に延伸する壁状の形状を有しているため、熱膨張したＣｕ２１６によって当該空間２１８が潰されることにより、熱処理後においては、ｚ軸方向から見た場合にｙ軸方向に延伸する直線形状を有するバリアメタル膜２１５が、Ｃｕ２１６の内部に埋め込まれるように存在することとなる。
なお、詳細な説明は省略するが、本実施形態では、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａについても、同様に、以上説明した本実施形態に係る形成方法によって形成され得る。従って、当該電極接合構造１５９ａにおいても、好適に、ポンピングの発生が抑制され得る。
このように、本実施形態によれば、ビア１７１～１７４及び電極１６１～１６４の内部に空間２１８を設けることにより、当該電極１６１～１６４におけるポンピングの発生が抑制される。従って、電極接合構造１５９ａ、１５９ｂがより安定的に形成され得るとともに、基板同士が剥離する危険性も低下させることができる。よって、より信頼性の高い半導体装置１を製造することが可能となる。
なお、当該空間２１８の体積は、熱膨張した際のＣｕ２１６の膨張量を吸収し得るように、Ｃｕ２１６の熱膨張係数、ビア１７１～１７４及び電極１６１～１６４におけるＣｕ２１６の総体積、ビア１７１～１７４及び電極１６１～１６４の形状、及び熱処理の条件（温度、時間等）等を考慮して、適宜決定され得る。そして、当該空間２１８の体積を実現し得るように、柱状部２１３の体積も適宜決定され得る。
また、電極接合構造１５９ａ、１５９ｂについて、柱状部２１３を設ける工程、及び当該柱状部２１３を除去する工程以外の各工程については、一般的に電極接合構造を形成する際に用いられている各種の公知の工程が適用されてよい。例えば、絶縁膜２１４の材料はＳｉＯ２に限定されず、ＳｉＮ等の他の絶縁材料であってもよいし、その膜厚も、ビア１７３とＳｉ基板１２１との絶縁性が確実に確保され得るように、適宜決定されてよい。また、例えば、バリアメタル膜２１１、２１５の材料は上述したものに限定されず、一般的にＣｕ配線のバリアメタルとして用いられている各種の材料であってもよいし、その膜厚も、ビア１７１～１７４及び電極１６１～１６４のＣｕ２１６の拡散を確実に防止し得るように、適宜決定されてよい。また、バリアメタル膜２１１、２１５に代えて、Ｃｕの拡散を防止し得る、非金属材料からなる膜が用いられてもよい。このような非金属材料としては、例えばＳｉＮが挙げられる。つまり、Ｃｕの拡散を防止するための保護膜としては、各種の公知の材料が用いられてよい。
なお、図１を参照して説明したように、本実施形態では、絶縁膜１２３、１２９は、ＳｉＯ２以外の他の絶縁材料であってもよい。また、Ｓｉ基板１２１に代えて、Ｓｉ以外の他の材料からなる半導体基板が用いられてもよい。ただし、柱状部２１３は、これら絶縁膜１２３、１２９及びＳｉ基板１２１の材料を含むものとなるため、絶縁膜１２３、１２９及びＳｉ基板１２１の材料としては、柱状部２１３を除去しなければいけないことを考慮して、比較的容易にエッチングされ得る材料が用いられることが好ましい。なお、柱状部２１３を除去する方法は、ウェットエッチングでなくてもよく、例えば柱状部２１３はドライエッチングによって除去されてもよい。
また、上述した構成例では、柱状部２１３は壁状の形状を有し、それに応じて空間２１８も壁状の形状を有していたが、本実施形態はかかる例に限定されない。柱状部２１３及び空間２１８は、熱膨張した際のＣｕ２１６の膨張量を吸収し得るだけの体積を有すればよく、その形状は任意に変更可能である。図６及び図７は、柱状部２１３及び空間２１８の他の構成例を示す図である。図６及び図７では、ビア１７１～１７４及び電極１６１～１６４が形成された段階での（すなわち、空間２１８を有する）当該ビア１７１～１７４及び当該電極１６１～１６４の上面図を示している。図６に示すように、空間２１８ａは、水平面内において互いに直交する二方向（ｘ軸方向及びｙ軸方向）に延伸する壁状の空間が交差した形状を有するように（すなわち、ｚ軸方向から見た場合に十字型の形状を有するように）形成されてもよい。あるいは、図７に示すように、空間２１８ｂは、ｚ軸方向から見た場合に略正方形形状を有する、柱状の空間として形成されてもよい。
なお、図６に示す空間２１８ａが形成される場合であれば、熱膨張したＣｕ２１６によって当該空間２１８ａが潰されることにより、電極接合構造を形成するための熱処理後においては、ｚ軸方向から見た場合に略ドット状の形状を有するバリアメタル膜２１５が、Ｃｕ２１６の内部に埋め込まれるように存在し得ることとなる。また、図７に示す空間２１８ｂが形成される場合であれば、熱膨張したＣｕ２１６によって当該空間２１８ｂが潰されることにより、電極接合構造を形成するための熱処理後においては、ｚ軸方向から見た場合に、水平面内において互いに直交する二方向（ｘ軸方向及びｙ軸方向）に延伸する略直線形状が交差した、略十字型の形状を有するバリアメタル膜２１５が、Ｃｕ２１６の内部に埋め込まれるように存在することとなる。
以上、本実施形態における電極接合構造１５９の形成方法について説明した。以上説明したように、本実施形態によれば、電極接合構造１５９を構成するビア１７１～１７４及び電極１６１～１６４を形成する際に、貫通孔２１２に埋め込まれるＣｕ２１６の内部に、空間２１８を形成する。当該空間２１８を有することにより、電極接合構造１５９を形成する際の熱処理によって膨張したＣｕ２１６を、当該空間２１８によって吸収することができるため、当該Ｃｕ２１６の基板の積層方向への膨張（すなわち、ポンピング）を抑制することができる。従って、電極接合構造１５９をより安定的な接合とすることができるとともに、基板同士が剥離する危険性も低減することができる。よって、より信頼性の高い半導体装置１が実現され得る。
なお、上述したように、半導体装置１が、画素ＡＤＣが適用されるように構成される場合には、画素部の各画素について電極接合構造１５９ａを形成する必要があるため、当該電極接合構造１５９ａの数が多くなり、ポンピングが発生した場合には、第１基板１１０Ａと第２基板１１０Ｂとが剥離されやすくなる恐れがある。一方、上記のように、本実施形態によれば、ポンピングの発生が好適に抑制され得るため、画素ＡＤＣが適用される場合において、第１基板１１０Ａと第２基板１１０Ｂとが剥離される危険性を低下させることができる。つまり、本実施形態に係る電極接合構造１５９の形成方法は、画素ＡＤＣが適用される積層型の固体撮像装置において、特にその効果を発揮し得るものであると言える。
また、本実施形態に係る電極接合構造１５９の形成方法は、当該電極接合構造１５９を構成するビア１７１～１７４及び電極１６１～１６４におけるＣｕ２１６の体積が大きいほど、その効果を発揮し得ると考えられる。Ｃｕ２１６の体積が大きければ、それだけ、熱膨張に伴う体積変化も大きく、ポンピングの度合いも大きくなるかと考えられるからである。つまり、本実施形態に係る技術は、ビア及び電極を合わせたＣｕの構造体について接合に問題が生じると考えられる程度のポンピングが発生し得る場合において、当該ビア及び当該電極を形成する際に好適に適用され得る。なお、接合に問題が生じると考えられる程度のポンピングが発生し得る条件は、例えば、ビア及び電極を合わせたＣｕの構造体の体積又はアスペクト比等によって規定することができる。具体的には、当該体積又は当該アスペクト比等は、例えばＣｕの熱膨張係数等を考慮して、適宜決定され得る。例えば、図１に示す半導体装置１におけるビア１７１～１７４及び電極１６１～１６４は、その長さが約７μｍであり、その径が約３μｍであり得る。この場合、Ｃｕの熱膨張係数等を考慮すると、ビア１７１～１７４及び電極１６１～１６４においては、ポンピングの度合いが比較的大きく、何ら対策を講じなければ接合に問題が生じる可能性があると考えられる。つまり、上記のサイズを有する当該ビア１７１～１７４及び当該電極１６１～１６４は、本実施形態に係る技術が好適に適用され得るサイズのビア及び電極であると言える。
ここで、例えば、特開２０１３－１１５１２３号公報には、電子部品搭載用等に用いられる配線基板において、セラミック焼結体からなり表面に配線導体が形成された絶縁板と、当該絶縁板を厚み方向に貫通する貫通孔に導電体が埋め込まれたビアと、を備えるものが記載されている。そして、当該文献には、電子部品実装時や検査時に加えられる熱によってかかるビアの導電体が熱膨張し、絶縁板を破壊してしまうことを避けるために、ビアの形成において貫通孔に導電体を埋め込む際に、当該貫通孔の側壁と当該導電体との間に空孔を設ける方法が開示されている。具体的には、当該文献では、貫通孔に金属粉末を含むペーストを埋め込み、熱処理を行うことにより、金属粉末を焼結させることで、ビアにおいて空孔を形成している。当該方法を、上述した半導体装置１のビア１７１～１７４及び電極１６１～１６４の形成に適用することにより、ポンピングの発生を抑制することができるようにも思える。
しかしながら、上記のように、当該文献に記載の技術は、セラミック焼結体からなる絶縁板に設けられるビアに関するものであり、当該文献には、ビアの直径は例えば２００μｍ～７００μｍであることが記載されている。また、当該文献に記載されているビアに空隙を形成する方法も、一般的な半導体の製造プロセスではない。一方、上記のように、本実施形態で対象としている半導体装置１では、ビア１７１～１７４及び電極１６１～１６４を形成する対象はＳｉ基板等の半導体基板又はＳｉＯ２等からなる絶縁膜であり、当該ビア１７１～１７４及び電極１６１～１６４の径も、最大でも数μｍ程度であり得る。このように、対象とする製品が全く異なるため、当該文献に記載の技術をそのまま半導体装置１に適用することはほぼ不可能であると言える。
これに対して、本実施形態に係る形成方法では、半導体の製造プロセスを用いて電極接合構造１５９ａ、１５９ｂに係るビア１７１～１７４及び電極１６１～１６４を形成する。具体的には、貫通孔２１２を設ける対象はＳｉやＳｉＯ２といった、半導体装置において一般的に広く用いられている材料である。また、その貫通孔２１２の径（すなわち、ビア１７１～１７４及び電極１６１～１６４の径）も、例えば数μｍ程度であり、一般的な半導体装置におけるビア径を対象としている。更に、空間２１８も、半導体の製造プロセスを用いて形成される。このように、本実施形態に係る形成方法は、半導体装置１におけるビア１７１～１７４及び電極１６１～１６４の形成方法として、好適な形成方法であると言える。
（４．適用例）
（積層型の固体撮像装置への構成例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、以下で説明するような積層型の固体撮像装置に適用されてもよい。
図８は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例を示す断面図である。
図８は、積層型の固体撮像装置の構成例を示している。固体撮像装置２３０２０は、図８に示すように、センサダイ２３０２１とロジックダイ２３０２４との２枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
センサダイ２３０２１には、画素領域となる画素を構成するＰＤ（フォトダイオード）や、ＦＤ（フローティングディフュージョン）、Ｔｒ（ＭＯＳ ＦＥＴ）、及び、制御回路となるＴｒ等が形成される。さらに、センサダイ２３０２１には、複数層、本例では３層の配線２３１１０を有する配線層２３１０１が形成される。なお、制御回路（となるＴｒ）は、センサダイ２３０２１ではなく、ロジックダイ２３０２４に構成することができる。
ロジックダイ２３０２４には、ロジック回路を構成するＴｒが形成される。さらに、ロジックダイ２３０２４には、複数層、本例では３層の配線２３１７０を有する配線層２３１６１が形成される。また、ロジックダイ２３０２４には、内壁面に絶縁膜２３１７２が形成された接続孔２３１７１が形成され、接続孔２３１７１内には、配線２３１７０等と接続される接続導体２３１７３が埋め込まれる。
センサダイ２３０２１とロジックダイ２３０２４とは、互いの配線層２３１０１及び２３１６１が向き合うように貼り合わされ、これにより、センサダイ２３０２１とロジックダイ２３０２４とが積層された積層型の固体撮像装置２３０２０が構成されている。
固体撮像装置２３０２０は、配線２３１１０及び２３１７０が直接接触するように、センサダイ２３０２１とロジックダイ２３０２４とを重ね合わせ、所要の加重をかけながら加熱し、配線２３１１０及び２３１７０を直接接合することで構成される。これにより、センサダイ２３０２１とロジックダイ２３０２４とが、配線層２３１０１、及び、配線層２３１６１を介して、電気的に接続される。
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
（電子機器への適用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、図９～図１１で示すような電子機器に適用されてよい。
図９は、本実施形態に係る半導体装置１が適用され得る電子機器の一例である、スマートフォンの外観を示す図である。図９に示すように、スマートフォン３０１は、ボタンから構成されユーザによる操作入力を受け付ける操作部３０３と、各種の情報を表示する表示部３０５と、筐体内に設けられ、観察対象を電子的に撮影する撮像部（図示せず）と、を有する。当該撮像部が、半導体装置１によって構成され得る。
図１０及び図１１は、本実施形態に係る半導体装置１が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。図１０は、デジタルカメラ３１１を前方（被写体側）から眺めた外観を示しており、図１１は、デジタルカメラ３１１を後方から眺めた外観を示している。図１０及び図１１に示すように、デジタルカメラ３１１は、本体部（カメラボディ）３１３と、交換式のレンズユニット３１５と、撮影時にユーザによって把持されるグリップ部３１７と、各種の情報を表示するモニタ３１９と、撮影時にユーザによって観察されるスルー画を表示するＥＶＦ３２１と、筐体内に設けられ、観察対象を電子的に撮影する撮像部（図示せず）と、を有する。当該撮像部が、半導体装置１によって構成され得る。
以上、本実施形態に係る半導体装置１が適用され得る電子機器のいくつかの例について説明した。なお、半導体装置１が適用され得る電子機器は上記で例示したものに限定されず、当該半導体装置１は、ビデオカメラ、眼鏡型のウェアラブルデバイス、ＨＭＤ（Ｈｅａｄ Ｍｏｕｎｔｅｄ Ｄｉｓｐｌａｙ）、タブレットＰＣ、又はゲーム機器等、あらゆる電子機器に搭載される撮像部として適用することが可能である。
（内視鏡手術システムへの適用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１２では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１３は、図１２に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、より信頼性が高い内視鏡手術システムを提供することができる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（移動体への適用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１５は、撮像部１２０３１の設置位置の例を示す図である。
図１５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、より信頼性が高い車両制御システムを提供することができる。
（５．補足）
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
例えば、上記実施形態では、ビア１７３及び電極１６３のｚ軸方向の全域に渡って、空間２１８が設けられていたが（すなわち、空間２１８のｚ軸方向における高さが、ビア１７３及び電極１６３のｚ軸方向の高さと略等しかったが）、本開示はかかる例に限定されない。本開示に係る技術では、ビア１７３及び電極１６３のｚ軸方向の一部領域にのみ（例えば、ビア１７３及び電極１６３のいずれか一方に対応する領域についてのみ等）、空間２１８が存在してもよい。この場合であっても、当該空間２１８が設けられる領域においては、Ｃｕ２１６の熱膨張が当該空間２１８によって吸収され得るため、ポンピングの発生の抑制の効果を得ることができる。例えば、ビア１７３及び電極１６３の形状や、熱処理の条件等に基づいて、Ｃｕ２１６の熱膨張が顕著に発生し得る領域についての知見が得られているのであれば、当該知見に基づいて、そのＣｕ２１６の熱膨張が顕著に発生し得る領域についてのみ、空間２１８が設けられてよい。
また、例えば、上記実施形態では、ビア１７１～１７４及び電極１６１～１６４を構成する材料がＣｕである場合について説明したが、本開示はかかる例に限定されない。本開示に係る技術では、ビア１７１～１７４及び電極１６１～１６４を構成する材料は、Ｃｕ以外の各種の公知の導電材料であってよい。なお、当該導電材料の熱膨張係数が大きいほど、ポンピングの度合いは顕著になるため、本開示に係る技術によってより大きな効果を得ることができると考えられる。
また、例えば、上記実施形態では、半導体装置１が固体撮像装置である場合を例に挙げて説明したが、本開示はかかる例に限定されない。本開示に係る技術は、積層型の半導体装置であれば、各種の半導体装置に適用可能である。
また、本明細書に記載された効果は、あくまで説明的又は例示的なものであって限定的なものではない。つまり、本開示に係る技術は、上記の効果とともに、又は上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏し得る。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、をそれぞれ有する複数の基板が積層されて構成され、
前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、
前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアの少なくともいずれかについて、前記電極及び前記ビアを構成する導電材料の内部に当該導電材料の拡散を防止するための保護膜が埋め込まれた構造が存在する、
半導体装置。
（２）
前記電極及び前記ビアを構成する導電材料はＣｕであり、
前記保護膜は、当該Ｃｕの拡散を防止するバリアメタル膜である、
前記（１）に記載の半導体装置。
（３）
前記バリアメタル膜は、ＴｉＮ、ＴａＮ、又はＷＮを含む膜である、
前記（２）に記載の半導体装置。
（４）
前記導電材料の内部に埋め込まれている前記保護膜は、前記基板が積層される方向に沿って延伸する形状を有する、
前記（１）～（３）のいずれか１項に記載の半導体装置。
（５）
前記導電材料の内部に埋め込まれている前記保護膜は、前記電極及び前記ビアの内部において、前記基板が積層される方向の全域に渡って存在する、
前記（４）に記載の半導体装置。
（６）
前記導電材料の内部に埋め込まれている前記保護膜は、前記基板が積層される方向から見た場合に、前記基板が積層される方向と直交する平面内の一方向に延伸する略直線形状を有する、
前記（１）～（５）のいずれか１項に記載の半導体装置。
（７）
前記導電材料の内部に埋め込まれている前記保護膜は、前記基板が積層される方向から見た場合に、略ドット状の形状を有する、
前記（１）～（５）のいずれか１項に記載の半導体装置。
（８）
前記導電材料の内部に埋め込まれている前記保護膜は、前記基板が積層される方向から見た場合に、前記基板が積層される方向と直交する平面内の第１の方向に延伸する略直線形状と、前記平面内の前記第１の方向と直交する第２の方向に延伸する略直線形状と、が交差した略十字型の形状を有する、
前記（１）～（５）のいずれか１項に記載の半導体装置。
（９）
前記複数の基板のうちの１つである第１基板は、前記半導体基板上に画素が２次元状に配列された画素部が存在する画素基板であり、
前記半導体装置は固体撮像装置である、
前記（１）～（８）のいずれか１項に記載の半導体装置。
（１０）
前記複数の基板のうち、前記第１基板の直下に存在する第２基板には、前記画素の各々において取得される画素信号をＡＤ変換する画素信号処理回路が存在し、
前記第１基板と前記第２基板との貼り合わせ面には、前記画素の各々について、前記画素信号を前記画素信号処理回路に伝送するための前記電極接合構造が存在する、
前記（９）に記載の半導体装置。
（１１）
前記ビアは、前記半導体基板を貫通する貫通孔内に前記導電材料が埋め込まれた構造を有する、
前記（１）～（１０）のいずれか１項に記載の半導体装置。
（１２）
所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、を有する複数の基板をそれぞれ作製する工程と、
前記複数の基板を積層する工程と、
を含み、
前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、
前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアを形成する工程は、
前記基板の一面から前記配線にまで至る貫通孔を、当該貫通孔の内部の一部領域に柱状の柱状部を残存させた状態で形成する工程と、
少なくとも前記貫通孔の側壁、及び前記柱状部の側壁に、前記電極及び前記ビアを構成する導電材料の拡散を防止するための保護膜を形成する工程と、
前記貫通孔内に、前記導電材料を埋め込む工程と、
前記柱状部を除去することにより、前記柱状部が存在した領域に、前記保護膜によって側面が囲まれた空間を形成する工程と、
を含む、
半導体装置の製造方法。
（１３）
前記電極接合構造は、前記貼り合わせ面にそれぞれ形成される前記電極同士が直接接触した状態で前記２つの基板を貼り合わせた後、熱処理を行い、接触している前記電極同士を接合することにより、形成される、
前記（１２）に記載の半導体装置の製造方法。
（１４）
前記空間は、前記電極及び前記ビアの内部において、前記基板が積層される方向に沿って延伸する長尺な形状を有する、
前記（１２）又は（１３）に記載の半導体装置の製造方法。
（１５）
前記電極及び前記ビアの内部において、前記基板が積層される方向の全域に渡って、前記空間が存在する、
前記（１４）に記載の半導体装置の製造方法。
（１６）
前記空間は、前記基板が積層される方向から見た場合に、前記基板が積層される方向と直交する平面内の一方向に延伸する略長方形形状を有する、
前記（１２）～（１５）のいずれか１項に記載の半導体装置の製造方法。
（１７）
前記空間は、前記基板が積層される方向から見た場合に、略正方形形状を有する、
前記（１２）～（１５）のいずれか１項に記載の半導体装置の製造方法。
（１８）
前記空間は、前記基板が積層される方向から見た場合に、前記基板が積層される方向と直交する平面内の第１の方向に延伸する略長方形形状と、前記平面内の前記第１の方向と直交する第２の方向に延伸する略長方形形状と、が交差した略十字型の形状を有する、
前記（１２）～（１５）のいずれか１項に記載の半導体装置の製造方法。
（１９）
観察対象を電子的に撮影する固体撮像装置、を備え、
前記固体撮像装置は、
所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、をそれぞれ有する複数の基板が積層されて構成され、
前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、
前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアの少なくともいずれかについて、前記電極及び前記ビアを構成する導電材料の内部に当該導電材料の拡散を防止するための保護膜が埋め込まれた構造が存在する、
電子機器。
１ 半導体装置
１０１、１２１、１３１ Ｓｉ基板
１０３、１０９、１２３、１２９、１３３、２０２、２１４ 絶縁膜
１０５、１２５、１３５ 多層配線層
１１０Ａ 第１基板
１１０Ｂ 第２基板
１１０Ｃ 第３基板
１１１ ＣＦ層
１１３ ＭＬアレイ
１５１ パッド
１５３ａ、１５３ｂ パッド開口部
１５９、１５９ａ、１５９ｂ 電極接合構造
１６１、１６２、１６３、１６４、２０６、２０８ 電極
１７１、１７２、１７３、１７４、２０５、２０７ ビア
１８１、１８２ 配線
２０３、２１１、２１５ バリアメタル膜
２０１、２１２ 貫通孔
２１３ 柱状部
２０４、２１６ Ｃｕ
２１８、２１８ａ、２１８ｂ 空間
３０１ スマートフォン（電子機器）
３１１ デジタルカメラ（電子機器）

Claims (17)

  1. 所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、をそれぞれ有する複数の基板が積層されて構成され、
    前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、
    前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアは、
    前記電極及び前記ビアを構成する導電材料と、
    前記基板が積層される方向から見た場合に、前記導電材料の中心部に埋め込まれた、当該導電材料の拡散を防止するための保護膜と、
    を有し、
    前記導電材料の中心部に埋め込まれた前記保護膜は、前記電極及び前記ビアの内部において、前記基板が積層される方向の全域に渡って、前記基板が積層される方向に沿って延伸する形状を有する、
    半導体装置。
  2. 前記電極及び前記ビアを構成する導電材料はＣｕであり、
    前記保護膜は、当該Ｃｕの拡散を防止するバリアメタル膜である、
    請求項１に記載の半導体装置。
  3. 前記バリアメタル膜は、ＴｉＮ、ＴａＮ、又はＷＮを含む膜である、
    請求項２に記載の半導体装置。
  4. 前記導電材料の内部に埋め込まれている前記保護膜は、前記基板が積層される方向から見た場合に、前記基板が積層される方向と直交する平面内の一方向に延伸する略直線形状を有する、
    請求項１に記載の半導体装置。
  5. 前記導電材料の内部に埋め込まれている前記保護膜は、前記基板が積層される方向から見た場合に、略ドット状の形状を有する、
    請求項１に記載の半導体装置。
  6. 前記導電材料の内部に埋め込まれている前記保護膜は、前記基板が積層される方向から見た場合に、前記基板が積層される方向と直交する平面内の第１の方向に延伸する略直線形状と、前記平面内の前記第１の方向と直交する第２の方向に延伸する略直線形状と、が交差した略十字型の形状を有する、
    請求項１に記載の半導体装置。
  7. 前記複数の基板のうちの１つである第１基板は、前記半導体基板上に画素が２次元状に配列された画素部が存在する画素基板であり、
    前記半導体装置は固体撮像装置である、
    請求項１に記載の半導体装置。
  8. 前記複数の基板のうち、前記第１基板の直下に存在する第２基板には、前記画素の各々において取得される画素信号をＡＤ変換する画素信号処理回路が存在し、
    前記第１基板と前記第２基板との貼り合わせ面には、前記画素の各々について、前記画素信号を前記画素信号処理回路に伝送するための前記電極接合構造が存在する、
    請求項７に記載の半導体装置。
  9. 前記ビアは、前記半導体基板を貫通する貫通孔内に前記導電材料が埋め込まれた構造を有する、
    請求項１に記載の半導体装置。
  10. 所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、を有する複数の基板をそれぞれ作製する工程と、
    前記複数の基板を積層する工程と、
    を含み、
    前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、
    前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアを形成する工程は、
    前記基板の一面から前記配線にまで至る貫通孔を、当該貫通孔の内部の一部領域に柱状の柱状部を残存させた状態で形成する工程と、
    少なくとも前記貫通孔の側壁、及び前記柱状部の側壁に、前記電極及び前記ビアを構成する導電材料の拡散を防止するための保護膜を形成する工程と、
    前記貫通孔内に、前記導電材料を埋め込む工程と、
    前記柱状部を除去することにより、前記柱状部が存在した領域に、前記保護膜によって側面が囲まれた空間を形成する工程と、
    を含む、
    半導体装置の製造方法。
  11. 前記電極接合構造は、前記貼り合わせ面にそれぞれ形成される前記電極同士が直接接触した状態で前記２つの基板を貼り合わせた後、熱処理を行い、接触している前記電極同士を接合することにより、形成される、
    請求項１０に記載の半導体装置の製造方法。
  12. 前記空間は、前記電極及び前記ビアの内部において、前記基板が積層される方向に沿って延伸する長尺な形状を有する、
    請求項１０に記載の半導体装置の製造方法。
  13. 前記電極及び前記ビアの内部において、前記基板が積層される方向の全域に渡って、前記空間が存在する、
    請求項１２に記載の半導体装置の製造方法。
  14. 前記空間は、前記基板が積層される方向から見た場合に、前記基板が積層される方向と直交する平面内の一方向に延伸する略長方形形状を有する、
    請求項１２に記載の半導体装置の製造方法。
  15. 前記空間は、前記基板が積層される方向から見た場合に、略正方形形状を有する、
    請求項１２に記載の半導体装置の製造方法。
  16. 前記空間は、前記基板が積層される方向から見た場合に、前記基板が積層される方向と直交する平面内の第１の方向に延伸する略長方形形状と、前記平面内の前記第１の方向と直交する第２の方向に延伸する略長方形形状と、が交差した略十字型の形状を有する、
    請求項１２に記載の半導体装置の製造方法。
  17. 観察対象を電子的に撮影する固体撮像装置、を備え、
    前記固体撮像装置は、
    所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層される多層配線層と、をそれぞれ有する複数の基板が積層されて構成され、
    前記複数の基板のうちの少なくとも２つの基板間の貼り合わせ面には、当該２つの基板間を電気的に接続するための構造であって、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が存在し、
    前記２つの基板のうちの少なくともいずれかにおいて、前記電極接合構造を構成する電極、及び前記電極を前記多層配線層内の配線に接続するためのビアは、
    前記電極及び前記ビアを構成する導電材料と、
    前記基板が積層される方向から見た場合に、前記導電材料の中心部に埋め込まれた、当該導電材料の拡散を防止するための保護膜と、
    を有し、
    前記導電材料の中心部に埋め込まれた前記保護膜は、前記電極及び前記ビアの内部において、前記基板が積層される方向の全域に渡って、前記基板が積層される方向に沿って延伸する形状を有する、
    電子機器。
JP2019511080A 2017-04-04 2018-02-15 半導体装置、半導体装置の製造方法、及び電子機器 Active JP7128178B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017074801 2017-04-04
JP2017074801 2017-04-04
JP2017080689 2017-04-14
JP2017080689 2017-04-14
PCT/JP2018/005279 WO2018186026A1 (ja) 2017-04-04 2018-02-15 半導体装置、半導体装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2018186026A1 JPWO2018186026A1 (ja) 2020-02-13
JP7128178B2 true JP7128178B2 (ja) 2022-08-30

Family

ID=63713478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019511080A Active JP7128178B2 (ja) 2017-04-04 2018-02-15 半導体装置、半導体装置の製造方法、及び電子機器

Country Status (4)

Country Link
US (1) US11127773B2 (ja)
JP (1) JP7128178B2 (ja)
CN (1) CN110494962B (ja)
WO (1) WO2018186026A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7037547B2 (ja) * 2017-04-04 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2018186198A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US10741477B2 (en) * 2018-03-23 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US20220139978A1 (en) * 2019-02-15 2022-05-05 Sony Semiconductor Solutions Corporation Imaging element and imaging device
US11264343B2 (en) 2019-08-30 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for semiconductor device and method of forming same
JP7353121B2 (ja) * 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
CN114667605A (zh) * 2019-11-29 2022-06-24 索尼半导体解决方案公司 摄像装置和电子设备
US20230187395A1 (en) * 2021-12-10 2023-06-15 Intel Corporation Oxide and carbon layers at a surface of a substrate for hybrid bonding

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035038A (ja) 2009-07-30 2011-02-17 Sony Corp 固体撮像装置およびその製造方法
JP2012019148A (ja) 2010-07-09 2012-01-26 Canon Inc 固体撮像装置用の部材および固体撮像装置の製造方法
JP2012243953A (ja) 2011-05-19 2012-12-10 Panasonic Corp 半導体装置及びその製造方法並びに積層型半導体装置
JP2016018879A (ja) 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016092197A (ja) 2014-11-04 2016-05-23 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017055049A (ja) 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756305B1 (en) * 2003-04-01 2004-06-29 Xilinx, Inc. Stacked dice bonded with aluminum posts
JP2009135139A (ja) * 2007-11-28 2009-06-18 Toshiba Corp 半導体装置及びその製造方法
JP2013021001A (ja) * 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013115123A (ja) * 2011-11-25 2013-06-10 Kyocera Corp 配線基板およびその製造方法
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP6177117B2 (ja) * 2013-12-10 2017-08-09 オリンパス株式会社 固体撮像装置、撮像装置、固体撮像装置の製造方法
KR102345675B1 (ko) * 2015-07-13 2021-12-31 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법
JP7037547B2 (ja) * 2017-04-04 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2018186198A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035038A (ja) 2009-07-30 2011-02-17 Sony Corp 固体撮像装置およびその製造方法
JP2012019148A (ja) 2010-07-09 2012-01-26 Canon Inc 固体撮像装置用の部材および固体撮像装置の製造方法
JP2012243953A (ja) 2011-05-19 2012-12-10 Panasonic Corp 半導体装置及びその製造方法並びに積層型半導体装置
JP2016018879A (ja) 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016092197A (ja) 2014-11-04 2016-05-23 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017055049A (ja) 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20200035736A1 (en) 2020-01-30
US11127773B2 (en) 2021-09-21
CN110494962A (zh) 2019-11-22
CN110494962B (zh) 2024-01-12
JPWO2018186026A1 (ja) 2020-02-13
WO2018186026A1 (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
JP7037547B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP7128178B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP7293123B2 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
TWI768015B (zh) 固體攝像裝置及電子機器
CN110914993B (zh) 固态摄像装置
WO2018186196A1 (ja) 固体撮像装置、及び電子機器
JP7274477B2 (ja) 半導体装置及び半導体装置の製造方法
US20220037382A1 (en) Backside-illumination solid-state image pickup apparatus and backside-illumination solid-state image-pickup-apparatus manufacturing method, image pickup apparatus, and electronic equipment
US11784147B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP7419476B2 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2018186195A1 (ja) 固体撮像装置、及び電子機器
WO2018186198A1 (ja) 固体撮像装置、及び電子機器
JP7143329B2 (ja) 半導体装置
WO2022080125A1 (ja) 撮像装置および電子機器
JP2022077181A (ja) 固体撮像装置及び電子機器
US20240096919A1 (en) Semiconductor device, imaging device, and manufacturing method
WO2023074136A1 (ja) 半導体装置、機器及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220818

R150 Certificate of patent or registration of utility model

Ref document number: 7128178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150