JP7293123B2 - 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器 - Google Patents

Description

本開示は、裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器に関し、特に、製造コストを低減できるようにした裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器に関する。

固体撮像装置は、ハイビジョン、4k×2kスパーハイビジョン、さらにスパースローモーション機能という形で高画質されており、それに伴い画素数が多くなり、ハイフレームレートで、かつ、高諧調になっている。

伝送レートは、画素数×フレームレート×諧調なので、たとえば4k×2k＝8M画素でフレームレートが240f/s、14bit諧調の場合は、8M×240f/s×14bit＝26Gbpsとなる。

固体撮像素子の後段の信号処理後については、カラーコーディネートのRGBの出力なので、26G×3=78Gbpsと、さらに高速な伝送が必要になる。

高速な伝送を少ない接続端子数で行うと１接続端子当たりの信号レートが高くなり、高速伝送経路のインピーダンス整合を取るための難易度が高くなるとともに、クロック周波数が高く、ロスも大きくなるため、消費電力が増大する。

これを回避するためには、接続端子数を多くして伝送を分割して信号レートを遅くすると良い。しかしながら、接続端子数を多くすることは固体撮像素子と後段の信号処理回路や、メモリ回路などの接続に必要な端子を配置することから、各回路のパッケージが大きくなってしまう。

また、後段の信号処理回路や、メモリ回路に必要な電気配線の基板も積層配線で配線密度のより微細なものが必要となり、さらに配線経路長が長くなり、それに伴い消費電力が大きくなる。

各回路のパッケージが大きくなると実装する基板自体も大きくなり、最終的に固体撮像素子を搭載する撮像装置構成そのものが大きくなってしまう。

そこで、撮像装置の構成を小型化するための技術として、固体撮像素子と信号処理回路や、メモリ回路などの回路をウェーハの状態で接合するWoW（Wafer on Wafer）により積層する技術が提案されている（特許文献１参照）。

WoWを用いた積層技術を用いることにより、半導体を多くの微細配線で接続できるので、１本当たりの伝送速度が低速となり、消費電力を抑えることができる。

特開２０１４－０９９５８２号公報

しかしながら、WoWの場合、積層するウェーハのチップが同じサイズであれば良いが、ウェーハに構成される各チップサイズが違うと、サイズを一番大きなチップサイズに合わせなければならず、回路毎の理収が悪くなりコストアップとなる。

また積層する各ウェーハの歩留まりが、各ウェーハのチップの不良が、積層された他のウェーハのチップも不良扱いとなり、積層全体のウェーハの歩留まりは、各ウェーハの歩留まりの積（掛け合わせ）となるため、歩留まり悪化となってコストアップしてしまう。

また、チップサイズが異なるチップを、小型のバンプを形成して接続する技術も提案されている。この場合、良品選別された異なるサイズのチップを、バンプを介して接続するので、各ウェーハの理収差や、各チップの歩留まりの影響が少ない。

しかしながら、小型のバンプの形成が難しく、また、接続ピッチが限られてしまうので、接続端子数は、WoWよりも多く取れない。また、実装プロセスで接続するので、接続端子数が多くなると、接続による歩留低下によりコストアップとなる。また、実装プロセスの接続も個々に接合していてため、接続に掛かる時間が長くなるので、プロセスコストが増大する。

本開示は、このような状況に鑑みてなされたものであり、特に、固体撮像装置の製造コストを低減できるようにするものである。

本開示の一側面の固体撮像素子は、画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子と、前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子と、前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する第１の配線と、前記第１の半導体素子と、前記第３の半導体素子との間を電気的に接続する第２の配線とを含み、前記第１の半導体素子と、前記第２の半導体素子とが、酸化膜接合で積層され、前記第１の半導体素子と、前記第３の半導体素子とが、酸化膜接合で積層される裏面照射型の固体撮像装置である。

光入射面と平行な平面視において、前記第１の半導体素子は、前記第２の半導体素子よりも大きいものとすることができる。
光入射面と平行な平面視において、前記第１の半導体素子は、前記第３の半導体素子よりも大きいものとすることができる。

光入射面と平行な平面視において、前記第１の半導体素子は、前記第２の半導体素子よりも小さいものとすることができる。
光入射面と平行な平面視において、前記第１の半導体素子は、前記第３の半導体素子よりも小さいものとすることができる。

前記第２の半導体素子と、前記前記第３の半導体素子とが水平方向に並べて配置されて埋め込み部材により埋め込まれるようにすることができる。

前記第１の配線および前記第２の配線は、CuCu接合とすることができる。

前記第１の配線および前記第２の配線は、スルービアを介して電気的に接続することができる。

前記第１の配線および前記第２の配線は、前記撮像素子の撮像面側から形成されたスルービアを介して電気的に接続することができる。

前記第１の配線および前記第２の配線は、前記撮像素子の撮像面の反対側の面から形成されたスルービアを介して電気的に接続することができる。

前記埋め込み部材は、酸化膜とすることができる。

前記埋め込み部材は、有機材料とすることができる。

前記第２の半導体素子には、前記第１の信号処理回路に加えて、半導体素子からなる、ダミー配線を含むダミー回路を含ませるようにすることができ、前記第３の半導体素子には、前記第２の信号処理回路に加えて、半導体素子からなる、ダミー配線を含むダミー回路を含ませるようにすることができる。

前記第２の半導体素子における、前記第１の半導体素子と積層される面と反対側の面に、熱を放出する放熱部材が積層されるようにすることができ、前記第３の半導体素子における、前記第１の半導体素子と積層される面と反対側の面に、熱を放出する放熱部材が積層されるようにすることができる。

前記放熱部材には、SiC、AlN、SIN、Cu、Al、およびCを含ませるようにすることができる。

前記放熱部材には、冷却水を循環させる水路を含ませるようにすることができる。

前記第１の信号処理回路および前記第２の信号処理回路には、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路、および光通信変換回路を含ませるようにすることができる。

本開示の一側面の固体撮像装置の製造方法は、画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子と、前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子と、前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する第１の配線と、前記第１の半導体素子と、前記第３の半導体素子との間を電気的に接続する第２の配線とを含み、前記第１の半導体素子と、前記第２の半導体素子とが、酸化膜接合で積層され、前記第１の半導体素子と、前記第３の半導体素子とが、酸化膜接合で積層される裏面照射型の固体撮像装置の製造方法であって、半導体プロセスにより形成された前記撮像素子を有する第１のウェーハと、半導体プロセスにより形成された前記第1の信号処理回路および前記第２の信号処理回路のうち、電気的な検査により良品と判定された前記第１の信号処理回路および前記第２の信号処理回路が再配置された第２のウェーハとが、前記第１の半導体素子と、前記第２の半導体素子との間の第１の配線が電気的に接続され、かつ、前記第１の半導体素子と、前記第３の半導体素子との間の第２の配線が電気的に接続されるように積層された後、個片化される裏面照射型の固体撮像装置の製造方法である。

本開示の一側面の撮像装置は、画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子と、前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子と、前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する第１の配線と、前記第１の半導体素子と、前記第３の半導体素子との間を電気的に接続する第２の配線とを含み、前記第１の半導体素子と、前記第２の半導体素子とが、酸化膜接合で積層され、前記第１の半導体素子と、前記第３の半導体素子とが、酸化膜接合で積層される裏面照射型の固体撮像装置を備えた撮像装置である。

本開示の一側面の電子機器は、画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子と、前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子と、前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する第１の配線と、前記第１の半導体素子と、前記第３の半導体素子との間を電気的に接続する第２の配線とを含み、前記第１の半導体素子と、前記第２の半導体素子とが、酸化膜接合で積層され、前記第１の半導体素子と、前記第３の半導体素子とが、酸化膜接合で積層される裏面照射型の固体撮像装置を備えた電子機器である。

本開示の一側面においては、画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子との間が第１の配線により電気的に接続され、前記第１の半導体素子と、前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子との間が第２の配線により電気的に接続され、前記第１の半導体素子と、前記第２の半導体素子とが、酸化膜接合で積層され、前記第１の半導体素子と、前記第３の半導体素子とが、酸化膜接合で積層される。

本開示の一側面によれば、特に、固体撮像装置の製造コストを低減することが可能となる。

歩留まりを説明する図である。 理収の低下を説明する図である。 バンプを用いた接続を説明する図である。 本開示の第１の実施の形態の固体撮像装置の製造方法の概要を説明する図である。 本開示の第１の実施の形態の固体撮像装置の構成例を説明する図である。 図５の固体撮像装置の製造方法を説明する図である。 図５の固体撮像装置の製造方法を説明する図である。 図５の固体撮像装置の製造方法を説明する図である。 図５の固体撮像装置の製造方法を説明する図である。 本開示の第２の実施の形態の固体撮像装置の製造方法の概要を説明する図である。 本開示の第２の実施の形態の固体撮像装置の構成例を説明する図である。 図１０の固体撮像装置の製造方法を説明する図である。 図１０の固体撮像装置の製造方法を説明する図である。 本開示の第３の実施の形態の固体撮像装置の構成例を説明する図である。 図１４の固体撮像装置の製造方法を説明する図である。 図１４の固体撮像装置の製造方法を説明する図である。 本開示の第４の実施の形態の固体撮像装置の構成例を説明する図である。 本開示の第５の実施の形態の固体撮像装置の構成例を説明する図である。 図１８の固体撮像装置の製造方法を説明する図である。 図１８の固体撮像装置の製造方法を説明する図である。 図１８の固体撮像装置の製造方法を説明する図である。 図１８の固体撮像装置の製造方法を説明する図である。 本開示の第５の実施の形態の変形例となる固体撮像装置の構成例を説明する図である。 本開示の第６の実施の形態の固体撮像装置の製造方法の概要を説明する図である。 本開示の第６の実施の形態の固体撮像装置の構成例を説明する図である。 図２５の固体撮像装置の製造方法を説明する図である。 図２５の固体撮像装置の製造方法を説明する図である。 図２５の固体撮像装置の製造方法を説明する図である。 固体撮像素子との第１の接続例を説明する図である。 図２９の固体撮像装置の製造方法を説明する図である。 図２９の固体撮像装置の製造方法を説明する図である。 図２９の固体撮像装置の製造方法を説明する図である。 固体撮像素子との第２の接続例を説明する図である。 図３３の固体撮像装置の製造方法を説明する図である。 図３３の固体撮像装置の製造方法を説明する図である。 図３３の固体撮像装置の製造方法を説明する図である。 固体撮像素子との接続例の第１の変形例を説明する図である。 固体撮像素子との接続例の第２の変形例を説明する図である。 固体撮像素子との接続例の第３の変形例を説明する図である。 固体撮像素子との接続例の第４の変形例を説明する図である。 固体撮像素子との接続例の第５の変形例を説明する図である。 固体撮像素子との接続例の第６の変形例を説明する図である。 固体撮像装置の放熱構造を説明する図である。 固体撮像装置の製造方法を説明する図である。 固体撮像装置の第１の放熱構造の変形例を説明する図である。 固体撮像装置の第２の放熱構造の変形例を説明する図である。 固体撮像装置の第３の放熱構造の変形例を説明する図である。 固体撮像装置の第４の放熱構造の変形例を説明する図である。 本開示の撮像装置の構成を適用した電子機器としての撮像装置の構成例を示すブロック図である。 本開示の技術を適用した撮像装置の使用例を説明する図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

また、以下の順序で説明を行う。
１．本開示の概要
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
６．第５の実施の形態
７．第５の実施の形態の変形例
８．第６の実施の形態
９．固体撮像素子との接続例
１０．固体撮像素子との接続例の変形例
１１．放熱構造
１２．電子機器への適用例
１３．撮像素子の使用例
１４．内視鏡手術システムへの応用例
１５．移動体への応用例

＜＜１．本開示の概要＞＞
本開示は、固体撮像装置の製造コストを低減させるものである。

ここで、本開示の説明をするにあたって、特許文献１に開示されているWoW（Wafer on Wafer）について説明する。

WoWは、例えば、図１で示されるように、固体撮像装置と信号処理回路や、メモリ回路などのICからなる回路を、ウェーハの状態で接合して積層する技術である。

図１は、固体撮像素子１１が複数に形成されているウェーハＷ１、メモリ回路１２が複数に形成されているウェーハＷ２、およびロジック回路１３が複数に形成されているウェーハＷ３が、精巧に位置合わせされた状態で接合されて、積層されるWoWを模式的に表している。

このように積層された構成を個片化することにより、例えば、図２で示されるような固体撮像装置が形成される。

図２の固体撮像装置１においては、上からオンチップレンズとオンチップカラーフィルタ１０、固体撮像素子１１、メモリ回路１２、ロジック回路１３、およびサポート基板１４の順序で積層されて構成されている。

ここで、WoWの技術を適用することにより、固体撮像素子１１とメモリ回路１２とを電気的に接続する配線２１－１、およびメモリ回路１２とロジック回路１３とを電気的に接続する配線２１－２は、微細ピッチでの接続が可能となる。

結果として、配線数を増大させることができるので、各信号線における伝送速度を低減できるので、省電力化を図ることが可能となる。

しかしながら、積層される固体撮像素子１１、メモリ回路１２、およびロジック回路１３のそれぞれに必要とされる面積は、異なるため、最も大きな固体撮像素子１１よりも小さな面積となるメモリ回路１２の図中の左右には、回路も配線も形成されていない空間Ｚ１が発生する。また、メモリ回路１２より小さな面積となるロジック回路の図中の左右には、回路も配線も形成されていない空間Ｚ２が発生する。

すなわち、この空間Ｚ１，Ｚ２は、固体撮像素子１１、メモリ回路１２、およびロジック回路１３のそれぞれに必要とされる面積が異なることに起因して生じるものであり、図２においては、最も大きな面積が必要とされる固体撮像素子１１を基準に積層された結果生じている。

これにより、固体撮像装置１の製造に係る理収は低減され、結果として、製造に係るコストを増大させる。

また、図１においては、ウェーハＷ１乃至Ｗ３のそれぞれに形成される固体撮像素子１１、メモリ回路１２、およびロジック回路１３のうち、不良となる構成について、マス目が塗りつぶされて表現されている。すなわち、図１において、各ウェーハＷ１乃至Ｗ３には、それぞれ２個ずつ不良が発生されていることが示されている。

図１で示されるように、ウェーハＷ１乃至Ｗ３のそれぞれに形成される固体撮像素子１１、メモリ回路１２、およびロジック回路１３に生じる不良は、必ずしも同一の位置に発生するわけではない。このため、図１で示されるように、積層されて形成される固体撮像装置１としては、固体撮像素子１１のウェーハＷ１上にバツ印が付されている６個の不良が発生することになる。

これにより、６個の不良の固体撮像装置１については、それぞれ固体撮像素子１１、メモリ回路１２、およびロジック回路１３の３個の部品のうち、少なくとも２個の部品は不良ではないにもかかわらず、それぞれ６個の不良として扱われることになり、各部品について、本来、２個の歩留まりでよいところ、ウェーハの枚数が積算された、それぞれ６個の歩留まりとなる。

結果として、固体撮像装置１の歩留まりを低下させ、製造コストを増大させる。

また、図３で示されるように、チップサイズが異なる固体撮像素子１１、メモリ回路１２、およびロジック回路１３を、個片化した後、良品のみを選択的に配置して、小型バンプを形成して接続することが考えられる。

図３の固体撮像装置１においては、上からオンチップレンズとオンチップカラーフィルタ１０、固体撮像素子１１が積層され、その下に、メモリ回路１２とロジック回路１３とが同一の層に積層されて、その下にサポート基板１４が設けられて、積層されている。また、固体撮像素子１１と、同一の層に配置されるメモリ回路１２とロジック回路１３とは、小型のバンプ３１を介して電気的に接続されている。

図３の固体撮像装置１においては、良品選別された異なるサイズのチップがバンプ３１を介して接続される上、各ウェーハの理収差や、各チップの歩留まりの影響が低減される。

しかしながら、小型のバンプ３１の形成は難しく、図３で示されるように、接続ピッチｄ２を小さくするには限界があるため、WoWを用いた場合の図２の接続ピッチｄ１よりも小さくすることはできない。

このため、バンプを用いて積層される図３の固体撮像装置１は、WoWにより積層される図２の固体撮像装置１と比べて、接続端子数を多くとることができない。また、図３の固体撮像装置１のようにバンプを用いた接続の場合、接続端子数が多くなると、実装プロセスで接合しているので、接合に係る歩留の低下が発生しコストを増大させてしまう。さらに、実装プロセスにおけるバンプの接続も個々に作業となるため各プロセスの時間が長く、プロセスコストも増大する。

以上のことから、本開示の撮像素子は、理収、実装コスト、およびプロセスコストの観点から、製造に係るコストを低減させるものである。

＜＜２．第１の実施の形態＞＞
図４は、本開示の固体撮像装置を製造する際に適用されるWoW技術により複数のウェーハが積層された構造を説明する図である。

本開示の固体撮像装置の製造にあたっては、複数の固体撮像素子（CMOS（Complementary Metal Oxide Semiconductor）イメージセンサやCCD（Charge Coupled Device））１２０が形成されたウェーハ１０１と、メモリ回路１２１とロジック回路１２２とが再配置されたウェーハ１０２とからなる２枚のウェーハが、精密に配線の位置合わせがされた状態で積層される。

ウェーハ１０１には、半導体プロセスにより複数の固体撮像素子１２０が形成されている。

ウェーハ１０２には、半導体プロセスによりウェーハ１０３上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のメモリ回路１２１が再配置されている。

ウェーハ１０２には、半導体プロセスによりウェーハ１０４上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のロジック回路１２２が再配置されている。

＜図４のWoW技術により積層されたウェーハより形成される固体撮像装置の構成例＞
図４で示されるようなWoW技術により、複数のウェーハが積層された後、個片化されることにより、本開示の固体撮像装置１１１（図５）が形成される。

本開示の固体撮像装置は、例えば、図５で示されるような構成とされる。尚、図５は、上段が側面断面図であり、下段が固体撮像素子１２０、メモリ回路１２１、およびロジック回路１２２の上面からみた水平方向配置関係を示す図である。

図５の上段の固体撮像装置１１１は、図中上から、オンチップレンズとオンチップカラーフィルタ１３１、および固体撮像素子１２０が積層され、その下に、メモリ回路１２１およびロジック回路１２２が、同一層に左右に配置されて積層され、その下にサポート基板１３２が形成されている。すなわち、図５の上段で示されるように、図５の固体撮像装置１１１は、ウェーハ１０１により形成される固体撮像素子１２０からなる半導体素子層Ｅ１と、ウェーハ１０２上に形成されるメモリ回路１２１およびロジック回路１２２からなる半導体素子層Ｅ２とから構成される。

固体撮像素子１２０の端子１２０ａのうち、メモリ回路１２１上の端子１２０ａは、メモリ回路１２１の端子１２１ａとCuCu接続により接続された配線１３４により電気的に接続されている。

また、固体撮像素子１２０の端子１２０ａのうち、ロジック回路１２２上の端子１２０ａは、ロジック回路１２２の端子１２２ａとCuCu接続により接続された配線１３４により電気的に接続される。

メモリ回路１２１、およびロジック回路１２２が形成された半導体素子層Ｅ２における、メモリ回路１２１、およびロジック回路１２２の周辺部の空間には、酸化膜１３３が満たされた状態となっている。これにより、半導体素子層Ｅ２においては、メモリ回路１２１、およびロジック回路１２２は、酸化膜１３３に埋め込まれた状態となっている。また、固体撮像素子１２０が形成された半導体素子層Ｅ１と、メモリ回路１２１、およびロジック回路１２２が形成された半導体素子層Ｅ２との境界は、酸化膜接合により、酸化膜接合層１３５が形成されて接合されている。さらに、メモリ回路１２１、およびロジック回路１２２の半導体素子層Ｅ２と、サポート基板１３２とは、酸化膜接合により酸化膜接合層１３５が形成されて接合されている。

また、図５の下段で示されるように、上面から見て、メモリ回路１２１およびロジック回路１２２が、最上層の固体撮像素子１２０の存在する範囲内に内包するように配置されている。このような配置により、メモリ回路１２１、およびロジック回路１２２の層においては、メモリ回路１２１、およびロジック回路１２２以外の空きスペースが縮小されるので、理収を向上させることが可能となる。

図４のウェーハ１０２上においては、個々の固体撮像装置１１１が個片化されたとき、メモリ回路１２１およびロジック回路１２２が、それぞれの上面から見て固体撮像素子１２０の範囲内に配置されるように精緻に調整されて再配置される。

＜図５の固体撮像装置の製造方法＞
次に、図６乃至図９を参照して、図５の固体撮像装置１１１の製造方法について説明する。尚、図６乃至図９の側面断面図６Ａ乃至６Ｌは、固体撮像装置１１１の側面断面図を示している。

第１の工程において、図６の側面断面図６Ａで示されるように、再配置基板１５１上に、電気的な検査が行われた後、良品であることが確認されたメモリ回路１２１およびロジック回路１２２が、図５の下段で示されるようなレイアウトとなるように再配置される。再配置基板１５１上には、粘着剤１５２が塗布されており、メモリ回路１２１およびロジック回路１２２は、粘着剤１５２により再配置基板１５１上に再配置されて固定される。

第２の工程において、図６の側面断面図６Ｂで示されるように、側面断面図６Ａで示されるメモリ回路１２１およびロジック回路１２２の上面が下面となるように反転されて、酸化膜が成膜されて、平坦化されたサポート基板１６１上に酸化膜接合層１３５が形成されて、酸化膜接合される。

第３の工程において、図６の側面断面図６Ｃで示されるように、再配置基板１５１が粘着剤１５２と共にデボンドされ剥がされて、除去される。

第４の工程において、図７の側面断面図６Ｄで示されるように、メモリ回路１２１、およびロジック回路１２２の図中の上面部分のシリコン層を、デバイスの特性に影響がでない高さＡにまで薄くする。

第５の工程において、図７の側面断面図６Ｅで示されるように、絶縁膜として機能する酸化膜１３３が成膜され、再配置したメモリ回路１２１、およびロジック回路１２２からなるチップが埋め込まれる。このとき、メモリ回路１２１、およびロジック回路１２２に対応した高さで酸化膜１３３の面が平坦化される。

第６の工程において、図７の側面断面図６Ｆで示されるように、平坦化された酸化膜１３３上にサポート基板１７１が酸化膜接合により酸化膜接合層１３５が形成されて接合される。

第７の工程において、図８の側面断面図６Ｇで示されるように、サポート基板１７１が、デボンドされる、または、エッチングされることにより除去される。第１の工程から第７の工程までの処理により、メモリ回路１２１およびロジック回路１２２が、図５の下段で示されるレイアウトで再配置され、酸化膜１３３からなる絶縁膜で埋め込められ、平坦化された最上面に酸化膜接合層１３５が形成された状態のウェーハ１０２が完成した状態となる。

第８の工程において、図８の側面断面図６Ｈで示されるように、固体撮像素子１２０と電気的に接続するためのメモリ回路１２１の端子１２１ａ、およびロジック回路１２２の端子１２２ａに対して配線１３４が形成される。

第９の工程において、図８の側面断面図６Ｉで示されるように、ウェーハ１０２におけるメモリ回路１２１の端子１２１ａおよびロジック回路１２２の端子１２２ａからの配線１３４と、ウェーハ１０１における固体撮像素子１２０の端子１２０ａからの配線１３４とが適切に対向する位置となるように位置合わせがなされる。

第１０の工程において、図９の側面断面図６Ｊで示されるように、ウェーハ１０２におけるメモリ回路１２１の端子１２１ａおよびロジック回路１２２の端子１２２ａからの配線１３４と、ウェーハ１０１における固体撮像素子１２０の端子１２０ａからの配線１３４とが、CuCu接合により接続されるようにWoWによりウェーハ１０１，１０２が貼り合わされる。この処理により、ウェーハ１０２のそれぞれのメモリ回路１２１およびロジック回路１２２が、ウェーハ１０１のそれぞれの固体撮像素子１２０に対して電気的に接続された状態となる。

第１１の工程において、図９の側面断面図６Ｋで示されるように、固体撮像素子１２０の図中上部の層であるシリコン層が薄肉化される。

第１２の工程において、図９の側面断面図６Ｌで示されるように、オンチップレンズとオンチップカラーフィルタ１３１が固体撮像素子１２０上に設けられて、個片化されることにより固体撮像装置１１１が完成する。

以上のような工程により、固体撮像素子１２０が形成された第１層と、メモリ回路１２１、およびロジック回路１２２が形成された第２層とからなる固体撮像装置１１１が製造される。

このような構成により、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との回路間の接続は、WoWと同じように半導体のリソグラフィの技術で微細配線の配線密度で端子を形成したもので接続できるので接続端子数を多くでき、各配線における信号処理速度を低減させることができるので、消費電力の低減を図ることが可能となる。

また、メモリ回路１２１、およびロジック回路１２２は、良品チップだけが接続されることになるため、WoWの欠点である各ウェーハの不良が低減するため、歩留損の発生を低減させることができる。

さらに、接続するメモリ回路１２１、およびロジック回路は、WoWと違い固体撮像素子１２０のチップサイズに関係なく、できるだけ小さなサイズにして、図５の下段で示されるように、それぞれが独立した島形状に配置させることができるため、接続するメモリ回路１２１、およびロジック回路１２２の理収を向上させることが可能となる。

これは、固体撮像素子１２０が、光学的な光に反応するための必要最低限の画素サイズが必要なことから、固体撮像素子１２０の製造プロセスには、必ずしも微細配線のプロセスが必要ないので、プロセスコストを低減させることができる。また、ロジック回路１２２の製造プロセスは、最先端の微細配線のプロセスを使用することで、消費電力を低減させることが可能になる。さらに、メモリ回路１２１、およびロジック回路１２２の理収を向上させることが可能となる。結果として、固体撮像装置１１１の製造に係るコストを低減させることが可能となる。

また、チップをウェーハに並べなおして接合できる構造なので、電源IC、クロックなどのアナログ回路と、ロジック回路１２２と全く異なるプロセスで構成されたものを同じウェーハ内で製作することが難しい異種プロセス、またはウェーハサイズの違いがあっても１チップに積層することが可能となる。

また、以上においては、固体撮像素子１２０に接続する回路としてメモリ回路１２１およびロジック回路１２２が用いられる例について説明してきたが、固体撮像素子１２０の制御に係る回路、および撮像された画素信号の処理に係る回路など、固体撮像素子１２０の動作に必要とされる信号処理回路であれば、メモリ回路１２１およびロジック回路１２２以外の回路であってもよい。固体撮像素子１２０の動作に必要とされる信号処理回路としては、例えば、電源回路、画像信号圧縮回路、クロック回路、および光通信変換回路などであってもよい。

＜＜３．第２の実施の形態＞＞
以上においては、固体撮像素子１２０が形成される層と、メモリ回路１２１、およびロジック回路１２２が再配置された層とが積層される２層構成からなる固体撮像装置１１１について説明してきたが、３層構成の固体撮像装置１１１であってもよい。

図１０は、本開示の３層構造の固体撮像装置を製造する際に適用するWoWの技術により構成されるウェーハの積層構造を説明する図である。

図１０においては、図中の上から固体撮像素子１２０が形成されたウェーハ１０１、メモリ回路１２１が再配置されたウェーハ２０１、およびロジック回路１２２が再配置されたウェーハ２０２が積層されている。

ウェーハ１０１は、図４のウェーハ１０１と同様であり、半導体プロセスにより複数の固体撮像素子１２０が形成されている。

ウェーハ２０１には、半導体プロセスによりウェーハ１０３上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のメモリ回路１２１が選択されて再配置されている。

ウェーハ２０２には、半導体プロセスによりウェーハ１０４上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のロジック回路１２２が選択されて再配置されている。

＜図１０のWoW技術により積層されたウェーハより形成される固体撮像装置の構成例＞
図１０で示されるようなWoW技術により積層されたウェーハが個片化されることにより、本開示の固体撮像装置が形成される。本開示の固体撮像装置は、例えば、図１１で示されるような構成とされる。尚、図１１は、上段が側面断面図であり、下段が固体撮像素子１２０、メモリ回路１２１、およびロジック回路１２２の上面からみた配置図である。

すなわち、図１１の上段の固体撮像装置１１１は、図中上から順番に、オンチップレンズとオンチップカラーフィルタ１３１、固体撮像素子１２０、メモリ回路１２１、ロジック回路１２２、およびサポート基板１３２が形成されている。すなわち、図１１の上段で示されるように、図１１の固体撮像装置１１１は、ウェーハ１０１により形成される固体撮像素子１２０からなる半導体素子層Ｅ１１と、ウェーハ２０１上に形成されるメモリ回路１２１からなる半導体素子層Ｅ１２と、ウェーハ２０２上に形成されるロジック回路１２２からなる半導体素子層Ｅ１３とから構成される。

固体撮像素子１２０の端子１２０ａは、メモリ回路１２１の端子１２１ａ－１とCuCu接続により接続された配線１３４－１により電気的に接続されている。

また、メモリ回路１２１の端子１２１ａ－２は、ロジック回路１２２の端子１２２ａとCuCu接続により接続された配線１３４－２により電気的に接続される。

固体撮像素子１２０、メモリ回路１２１、ロジック回路１２２、およびサポート基板１３２の周辺の空間には、酸化膜１３３が形成されている。また、固体撮像素子１２０が形成されている半導体素子層Ｅ１１と、酸化膜１３３に埋め込まれてメモリ回路１２１が形成されている半導体素子層Ｅ１２との境界には、酸化膜接合層１３５が形成されており、層間が酸化膜接合されている。さらに、酸化膜１３３に埋め込まれてメモリ回路１２１が形成されている半導体素子層Ｅ１２と、酸化膜１３３に埋め込まれてロジック回路１２２が形成されている半導体素子層Ｅ１３との境界には、酸化膜接合層１３５が形成されており、層間が酸化膜接合されている。ロジック回路１２２が形成されている半導体素子層Ｅ１２とサポート基板１３２との境界には、酸化膜接合層１３５が形成されており、層間が酸化膜接合されている。

また、図１１の下段で示されるように、上面から見て、固体撮像素子１２０の下の層の、ほぼ中央位置にメモリ回路１２１が形成され、さらに、メモリ回路１２１の下の層のほぼ中央位置にロジック回路１２２が配置されている。

すなわち、図１０のウェーハ２０１上においては、個々の固体撮像装置１１１が個片化されたとき、メモリ回路１２１が、固体撮像素子１２０の中央位置と一致するように再配置され、ウェーハ２０２上においては、ロジック回路１２２が、固体撮像素子１２０の中央位置と一致するように再配置される。

＜図１１の固体撮像装置の製造方法＞
次に、図１２，図１３を参照して、図１１の固体撮像装置１１１の製造方法について説明する。尚、図１２，図１３の側面断面図１２Ａ乃至１２Ｆは、固体撮像装置１１１の側面断面図を示している。

第１の工程において、図１２の側面断面図１２Ａで示されるように、サポート基板１３２－１上に上から固体撮像素子１２０、およびメモリ回路１２１が積層されて、固体撮像素子１２０、およびメモリ回路１２１の間の空間であって、メモリ回路１２１の周辺は、酸化膜１３３に満たされた状態とされ、メモリ回路１２１が酸化膜１３３により埋め込まれている。

尚、図１２の側面断面図１２Ａが形成されるまでの工程は、図６の側面断面図６Ａ乃至図９の側面断面図６Ｊの工程によりメモリ回路１２１のみを形成する場合と同様であるので、その説明は省略する。

第２の工程において、図１２の側面断面図１２Ｂで示されるように、サポート基板１３２－１が除去されて、さらに、メモリ回路１２１の端子１２１ａ－２に配線１３４－２が形成される。

第３の工程において、図１２の側面断面図１２Ｃにおける一点鎖線で囲まれた範囲で示されるように、端子１２２ａに対して配線１３４－２が形成された、サポート基板１３２－２上に設けられているロジック回路１２２が、メモリ回路１２１とそれぞれの配線１３４－２が対向するように位置合わせされる。

尚、一点鎖線で囲まれたサポート基板１３２－２上にメモリ回路１２１が構成された部位は、図６の側面断面図６Ａ乃至図８の側面断面図６Ｈまでの工程によりロジック回路１２２のみが形成される場合と同様であるので、その説明は省略する。

第４の工程において、図１３の側面断面図１２Ｄで示されるように、メモリ回路１２１の下面部と、ロジック回路１２２の上面部とが、酸化膜結合により結合されて、メモリ回路１２１の端子１２１ａ－２と、ロジック回路１２２の端子１２２ａとが配線１３４－２により接続される。これにより、メモリ回路１２１、ロジック回路１２２、および固体撮像素子１２０が電気的に接続される。

第５の工程において、図１３の側面断面図１２Ｅで示されるように、固体撮像素子１２０のシリコン層が薄肉化される。

第６の工程において、図１３の側面断面図１２Ｆで示されるように、オンチップレンズとオンチップカラーフィルタ１３１が固体撮像素子１２０上に設けられて、個片化されることにより固体撮像装置１１１が完成する。

以上のように、固体撮像素子１２０が形成された第１層、メモリ回路１２１が形成された第２層、およびロジック回路１２２が形成された第３層の合計３層構造の固体撮像装置１１１が製造される。

このような構成においても、固体撮像素子１２０、メモリ回路１２１、およびロジック回路１２２とのそれぞれの回路間の接続は、WoWと同じように半導体のリソグラフィの技術で微細配線の配線密度で端子を形成したもので接続できるので接続端子数を多くでき、消費電力の低減を図ることが可能となる。

また、メモリ回路１２１、およびロジック回路１２２は、良品チップだけが接続されることになるため、WoWの欠点である各ウェーハの歩留まりを低減させることができ、歩留損の発生を低減させることができる。

さらに、上述した図１２の側面断面図１２Ａ乃至１２Ｃで示されるように、図中の下面の配線（裏面配線）を形成することで、３層以上の構成とすることもできる。

＜＜４．第３の実施の形態＞＞
＜固体撮像素子がメモリ回路またはロジック回路よりも小さい場合の固体撮像装置の構成例＞
以上においては、固体撮像素子１２０が、メモリ回路１２１およびロジック回路１２２のいずれよりも大きい場合の例について説明してきたが、メモリ回路１２１およびロジック回路１２２の少なくともいずれかよりも小さい構成であってもよい。

図１４は、固体撮像素子１２０が、メモリ回路１２１より小さく、ロジック回路１２２よりも大きい場合の、２層の構成からなる固体撮像装置１１１の構成例を示している。

すなわち、図１４の上部で示されるように、サポート基板１３２上にメモリ回路１２１およびロジック回路１２２が形成された層が設けられ、端子１２１ａ，１２２ａに配線１３４が形成された構成の上に、固体撮像素子１２０が形成されている。また、固体撮像素子１２０は、図１４の下部で示されるように、上面から見て、メモリ回路１２１およびロジック回路１２２に跨る位置に設けられている。すなわち、図１４の上段で示されるように、図１４の固体撮像装置１１１は、ウェーハ１０１により形成される固体撮像素子１２０からなる半導体素子層Ｅ１と、ウェーハ１０２上に形成されるメモリ回路１２１およびロジック回路１２２からなる半導体素子層Ｅ２とから構成される。

尚、固体撮像素子１２０の周囲は、酸化膜１３３からなる絶縁膜が形成されている。

＜図１４の固体撮像装置の製造方法＞
次に、図１５，図１６を参照して、図１４の固体撮像装置１１１の製造方法について説明する。尚、図１５，図１６の側面断面図１５Ａ乃至１５Ｆは、固体撮像装置１１１の側面断面図を示している。

第１の工程において、図１５の側面断面図１５Ａで示されるように、サポート基板１３２上にメモリ回路１２１およびロジック回路１２２が形成されて、酸化膜１３３からなる絶縁膜により埋め込まれ、最上層に酸化膜接合層１３５が形成され、端子１２１ａ，１２２ａに配線１３４が形成される。

尚、図１５の側面断面図１５Ａが形成されるまでの工程は、図６の側面断面図６Ａ乃至図９の側面断面図６Ｈの工程により、サポート基板１３２上にメモリ回路１２１およびロジック回路１２２を形成する場合と同様であるので、その説明は省略する。

第２の工程において、図１５の側面断面図１５Ｂで示されるように、粘着剤２１２が塗布された再配置基板２１１上に、個片化された固体撮像素子１２０が、撮像面側を再配置基板２１１に対向するように、再配置基板２１１上に再配置される。また、固体撮像素子１２０は、図１４の下段で示されるように、平面方向に対して、メモリ回路１２１およびロジック回路１２２を跨ぐ位置に、再配置基板２１１上に再配置される。

第３の工程において、図１５の側面断面図１５Ｃで示されるように、側面断面図１５Ｂの状態の固体撮像素子１２０が、反転されて、側面断面図１５Ａのメモリ回路１２１およびロジック回路１２２と相互の配線１３４が、CuCu接合により接続され、かつ、対向する層が酸化膜接合により接合される。

第４の工程において、図１６の側面断面図１５Ｄで示されるように、再配置基板２１１が除去される。

第５の工程において、図１６の側面断面図１５Ｅで示されるように、固体撮像素子１２０のシリコン層が薄肉化される。

第６の工程において、図１６の側面断面図１５Ｆで示されるように、オンチップレンズとオンチップカラーフィルタ１３１が固体撮像素子１２０上に設けられて、固体撮像装置１１１が完成する。尚、この例においては、固体撮像素子１２０、メモリ回路１２１、およびロジック回路１２２は、組み上げられる前の段階で全て個片化されている。

以上のように、固体撮像素子１２０の大きさが、メモリ回路１２１よりも小さく、ロジック回路１２２よりも大きい場合であっても、固体撮像素子１２０が形成された第１層、メモリ回路１２１およびロジック回路１２２が形成された第２の合計２層構造の固体撮像装置１１１が製造される。

このような構成においても、固体撮像素子１２０、メモリ回路１２１、およびロジック回路１２２とのそれぞれの回路間の接続は、WoWと同じように半導体のリソグラフィの技術で微細配線の配線密度で端子を形成したもので接続できるので接続端子数を多くでき、消費電力の低減を図ることが可能となる。

また、メモリ回路１２１、およびロジック回路１２２は、良品チップだけが接続されることになるため、WoWの欠点である各ウェーハの歩留まりを低減させることができ、歩留損の発生を低減させることができる。

尚、固体撮像素子１２０は、ロジック回路１２２よりも小さく、メモリ回路１２１よりも大きい場合でも同様の工程により固体撮像装置１１１を製造することができる。また、同様に、固体撮像素子１２０が、メモリ回路１２１およびロジック回路１２２のいずれよりも小さい場合でも同様の工程により固体撮像装置１１１を製造することが可能である。

＜＜５．第４の実施の形態＞＞
＜固体撮像素子がメモリ回路およびロジック回路よりも小さい場合の３層構造の固体撮像装置の構成例＞
以上においては、固体撮像素子１２０が、メモリ回路１２１よりも小さく、ロジック回路１２２よりも大きい場合の２層構造の固体撮像装置１１１の構成例について説明してきたが、固体撮像素子１２０が、メモリ回路１２１よりも小さく、ロジック回路１２２よりも大きい場合でも３層構造の固体撮像装置１１１としてもよい。

図１７は、固体撮像素子１２０が、メモリ回路１２１よりも小さく、ロジック回路１２２よりも大きい場合の、３層の構成からなる固体撮像装置１１１の構成例を示している。

すなわち、図１７の上部で示されるように、サポート基板１３２上に酸化膜接合層１３５により酸化膜結合されてロジック回路１２２が形成され、その上に、酸化膜接合層１３５により酸化膜結合されてメモリ回路１２１が形成される。さらに、その上に酸化膜接合層１３５により酸化膜結合されて、固体撮像素子１２０が形成され、その上にオンチップレンズとオンチップカラーフィルタ１３１が形成されている。すなわち、図１７の上段で示されるように、図１７の固体撮像装置１１１は、ウェーハ１０１により形成される固体撮像素子１２０からなる半導体素子層Ｅ１１と、ウェーハ２０１上に形成されるメモリ回路１２１からなる半導体素子層Ｅ１２と、ウェーハ２０２上に形成されるロジック回路１２２からなる半導体素子層Ｅ１３とから構成される。

また、固体撮像素子１２０の端子１２０ａと、メモリ回路１２１の端子１２１ａ－１とが、配線１３４－１によりCuCu接合により電気的に接続されており、メモリ回路１２１の端子１２１ａ－２とロジック回路１２２の端子１２２ａとが配線１３４－２によりCuCu結合により電気的に接続されている。

この場合、図１７の下部で示されるように、固体撮像素子１２０、メモリ回路１２１、およびロジック回路１２２は、それぞれの中心位置が揃えられて形成される。

尚、固体撮像素子１２０の周囲は、酸化膜１３３からなる絶縁膜が形成されている。

また、図１７における固体撮像装置１１１の製造方法については、図６の側面断面図６Ａ乃至図８の側面断面図６Ｈの工程によりロジック回路１２２のみを形成し、その後、図１５の側面断面図１５Ｂで示されるように、再配置基板２１１上にメモリ回路１２１を載せて、図１５の側面断面図１５Ｃで示されるように、ロジック回路１２２上に接続し、その後、同様に手法で固体撮像素子１２０を形成すればよいので、図面を用いた説明は省略する。

このような構成においても、固体撮像素子１２０、メモリ回路１２１、およびロジック回路１２２とのそれぞれの回路間の接続は、WoWと同じように半導体のリソグラフィの技術で微細配線の配線密度で端子を形成したもので接続できるので接続端子数を多くでき、消費電力の低減を図ることが可能となる。

また、メモリ回路１２１、およびロジック回路１２２は、良品チップだけが接続されることになるため、WoWの欠点である各ウェーハの歩留まりを低減させることができ、歩留損の発生を低減させることができる。

尚、固体撮像素子１２０は、ロジック回路１２２よりも小さく、メモリ回路１２１よりも大きい場合でも同様の工程により固体撮像装置１１１を製造することができる。また、同様に、固体撮像素子１２０が、メモリ回路１２１およびロジック回路１２２のいずれよりも小さい場合でも同様の工程により固体撮像装置１１１を製造することが可能である。

＜＜６．第５の実施の形態＞＞
＜メモリ回路およびロジック回路を固体撮像素子のウェーハに直接形成する場合の固体撮像装置の構成例＞
以上においては、メモリ回路１２１およびロジック回路１２２が、個片化され、良品チップであることが確認された後に、ウェーハ１０２（サポート基板１３２）に形成される例について説明してきた。しかしながら、ウェーハ１０１上の固体撮像素子１２０に、個片化され、良品チップであることが確認されたメモリ回路１２１およびロジック回路１２２が直接形成されるようにしてもよい。

図１８は、ウェーハ１０１上の固体撮像素子１２０に、個片化され、良品チップであることが確認されたメモリ回路１２１およびロジック回路１２２が直接形成されるようにした固体撮像装置の製造方法を説明する図である。

すなわち、図１８においては、ウェーハ１０１には、半導体プロセスにより複数の固体撮像素子１２０が形成されている。さらに、ウェーハ１０１に形成された固体撮像素子１２０上には、半導体プロセスによりウェーハ１０３上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のメモリ回路１２１と、半導体プロセスによりウェーハ１０４上に形成され、個片化された後、それぞれ電気的な検査がなされ、良品チップであることが確認された複数のロジック回路１２２とが選択されて再配置されている。すなわち、良品チップであることが確認されたメモリ回路１２１とロジック回路１２２とが、固体撮像素子１２０上に再配置されることになるので、ここでは、メモリ回路１２１とロジック回路１２２とはいずれも固体撮像素子１２０よりも小さい構成とされる。

尚、ウェーハ１０１上の固体撮像素子１２０に、個片化され、良品チップであることが確認されたメモリ回路１２１およびロジック回路１２２が直接形成されるようにした場合の、２層の構成からなる固体撮像装置１１１の構成例については、図５と同様であるので、その説明は省略する。

＜図１４の固体撮像装置の製造方法＞
次に、図１９，図２０を参照して、図１８の固体撮像装置１１１の製造方法について説明する。尚、図１９，図２０の側面断面図１９Ａ乃至１９Ｅは、固体撮像装置１１１の側面断面図を示している。

第１の工程において、図１９の側面断面図１９Ａで示されるように、ウェーハ１０１上の固体撮像素子１２０に、電気的な検査が行われた後、良品であることが確認されたメモリ回路１２１およびロジック回路１２２が、図５の下段で示されるようなレイアウトとなるように形成されて、端子１２０ａ，１２１ａに配線１３４が形成される。また、メモリ回路１２１の端子１２１ａおよびロジック回路１２２の端子１２２ａからの配線１３４と、ウェーハ１０１における固体撮像素子１２０の端子１２０ａからの配線１３４とが適切に対向する位置となるように位置合わせがなされ、CuCu接合により接続され、かつ、対向する層が酸化膜接合により酸化膜接合層１３５が形成されて接合される。

第２の工程において、図１９の側面断面図１９Ｂで示されるように、メモリ回路１２１、およびロジック回路１２２の図中の上面部分のシリコン層を、デバイスの特性に影響がでない高さにまで薄くして、絶縁膜として機能する酸化膜１３３が成膜され、再配置したメモリ回路１２１、およびロジック回路１２２からなるチップが埋め込まれる。

第３の工程において、図１９の側面断面図１９Ｃで示されるように、メモリ回路１２１およびロジック回路１２２の上部に、サポート基板１３２が接合される。このとき、サポート基板１３２と、メモリ回路１２１およびロジック回路１２２とが対向する層は、酸化膜接合により酸化膜接合層１３５が形成されて接合される。

第４の工程において、図２０の側面断面図１９Ｄで示されるように、固体撮像素子１２０が上部となるように上下が反転されて、固体撮像素子１２０の図中上部の層であるシリコン層が薄肉化される。

第５の工程において、図２０の側面断面図１９Ｅで示されるように、オンチップレンズとオンチップカラーフィルタ１３１が固体撮像素子１２０上に設けられて、個片化されることにより固体撮像装置１１１が完成する。

尚、第１の工程において、メモリ回路１２１やロジック回路１２２が、固体撮像素子１２０に再配置されて接合される際には、それぞれ、親水化処理した後、例えば、図２１の上段で示されるように、個片化されたメモリ回路１２１やロジック回路１２２の端辺、または端点等の一部が、固体撮像素子１２０に対して確実な位置合わせをした状態で当接される。そして、図２１の下段で示されるように、メモリ回路１２１やロジック回路１２２の部位のうち、固体撮像素子１２０に当接された部位に近い、他の部分から位置合わせをして徐々に全体が当接されて、酸化膜接合により接合される。

このように、メモリ回路１２１やロジック回路１２２の端辺または端点等の一部の部位が高い精度で位置合わせされて、固体撮像素子１２０に当接された後、当接された部位に近い部分から徐々に全体が当接して再配置されることで、メモリ回路１２１やロジック回路１２２の、固体撮像素子１２０に対するアライメント精度を向上させることが可能となる。

また、このようにメモリ回路１２１やロジック回路１２２の一部と、固体撮像素子１２０とが位置合わせされた状態で当接された後に、徐々にメモリ回路１２１やロジック回路の全体が接合されることにより、接合面内に生じるボイド（気泡）を徐々に押し出しながら接合することが可能となる。

結果として、接合面内におけるボイドの発生を抑制することができるので、固体撮像装置１１１が他の製造工程や、動作時に、高温状態になっても、ボイド（気泡）内の気体が膨張して、暴発してしまうようなことが抑制され、製品精度を向上させることが可能となる。尚、図６の側面断面図６Ａを参照して説明した、第１の実施の形態における第１の工程においても、メモリ回路１２１やロジック回路１２２の一部と、固体撮像素子１２０とが位置合わせされた状態で当接された後に、徐々にメモリ回路１２１やロジック回路の全体が接合されるようにしてもよい。

また、第２の工程においては、図２２の上段（図２１の下段と同様）で示されるように、メモリ回路１２１およびロジック回路１２２と、固体撮像素子１２０とが、接合された後に、図２２の下段で示されるように、メモリ回路１２１、およびロジック回路１２２の図中の上面部分のシリコン層が、デバイスの特性に影響がでない高さにまで薄くされる。そして、メモリ回路１２１、およびロジック回路１２２が、酸化膜１３３からなる絶縁膜で埋め込まれて、平坦化された最上面に酸化膜接合層１３５が形成されて、図１９の側面断面図１９Ｂで示されるような構成とされる。

このような製造工程により、固体撮像素子１２０が形成された第１層と、メモリ回路１２１、およびロジック回路１２２が形成された第２層とからなる固体撮像装置１１１が製造される。

結果として、メモリ回路１２１、およびロジック回路１２２が、直接固体撮像素子１２０に接続されることにより、サポート基板に配置する工程がなくなり、工数を低減することが可能となる。また、製造にサポート基板が一部不要となることにより、製造コストを低減させることが可能となる。さらに、メモリ回路１２１、およびロジック回路１２２が、直接位置合わせされた状態で、固体撮像素子１２０に再配置されることにより、メモリ回路１２１、およびロジック回路１２２の、固体撮像素子１２０に対するアライメント精度を向上させることが可能となる。

＜＜７．第５の実施の形態の変形例＞＞
＜メモリ回路およびロジック回路を固体撮像素子のウェーハに直接形成する場合の固体撮像装置の変形例＞
以上においては、メモリ回路１２１、およびロジック回路１２２が、酸化膜１３３からなる絶縁膜で埋め込まれて、平坦化された最上面に酸化膜接合層１３５が形成されて、図１９の側面断面図１９Ｂで示されるような構成とされていたが、酸化膜１３３に代えて、高耐熱樹脂を塗布、またはラミネートするようにしてもよい。

すなわち、図２３の上段で示されるように、メモリ回路１２１およびロジック回路１２２がウェーハ１０１上の固体撮像素子１２０に形成された後、メモリ回路１２１およびロジック回路１２２上に、有機膜などからなる高耐熱樹脂２５１が塗布、または、ラミネートされるようにしてもよい。

図２３の下段で示されるように、高耐熱樹脂２５１が塗布、または、ラミネートされた状態のまま、サポート基板１３２を接合することで、メモリ回路１２１、およびロジック回路１２２の上面部分のシリコン層を薄肉化させることなくサポート基板１３２を貼り合わせることが可能となり、工数を低減させることが可能となる。

尚、メモリ回路１２１、およびロジック回路１２２に対して、絶縁膜となる埋め込み部材となる酸化膜１３３は、例えば、SiO2，SiO，SRO等のSi系酸化膜が望ましい。また、高耐熱樹脂２４１は、有機膜からなる高耐熱材質として、PI，PBO等のポリイミド系膜、または、ポリアミド系膜が望ましい。

＜＜８．第６の実施の形態＞＞
＜メモリ回路およびロジック回路を固体撮像素子が形成されたウェーハに複数層形成する場合の固体撮像装置の構成例＞
以上においては、ウェーハ１０１上に形成された固体撮像素子１２０に、個片化され、良品チップであることが確認されたメモリ回路１２１およびロジック回路１２２を１層分再配置して形成する例について説明してきたが、良品チップであることが確認されたメモリ回路１２１およびロジック回路１２２を複数層分再配置して形成するようにしてもよい。

図２４は、本開示のウェーハ１０１上に形成された固体撮像素子１２０に、個片化され、良品チップであることが確認されたメモリ回路１２１およびロジック回路１２２を２層形成して製造する固体撮像装置に適用するWoWの技術により構成されるウェーハの積層構造を説明する図である。

図２４においては、図中の上から、メモリ回路１２１およびロジック回路１２２が再配置されたウェーハ１０２と、メモリ回路１２１およびロジック回路１２２が固体撮像素子１２０上に再配置されたウェーハ１０１が積層されている。尚、図２４においては、ウェーハ１０２とウェーハ１０１とは、それぞれにメモリ回路１２１およびロジック回路１２２が再配置された面が対向する構成とされている。すなわち、図２４において、ウェーハ１０２上のメモリ回路１２１およびロジック回路１２２が点線で記載されているのは、メモリ回路１２１およびロジック回路１２２が再構成された面が、ウェーハ１０１と対向していることを表している。

＜図２４のWoW技術により積層されたウェーハより形成される固体撮像装置の構成例＞
図２４で示されるようなWoW技術により積層されたウェーハが個片化されることにより、本開示の固体撮像装置が形成される。本開示の固体撮像装置は、例えば、図２５の側面断面図で示されるような構成とされる。

すなわち、図２５の固体撮像装置１１１は、図中上から順番に、オンチップレンズとオンチップカラーフィルタ１３１、固体撮像素子１２０、上から１層目のメモリ回路１２１－１１、およびロジック回路１２２－１１、上から２層目のメモリ回路１２１－１１、およびロジック回路１２２－１２、並びにサポート基板１３２より構成される。

すなわち、図２５で示されるように、図２４の固体撮像装置１１１は、ウェーハ１０１により形成される固体撮像素子１２０からなる半導体素子層Ｅ３１、固体撮像素子１２０に直接再配置されて形成される、１層目のメモリ回路１２１－１１およびロジック回路１２２－１１からなる半導体素子層Ｅ３２と、ウェーハ１０２上に形成される２層目のメモリ回路１２１－１２およびロジック回路１２２－１２からなる半導体素子層Ｅ３３とから構成される。

固体撮像素子１２０の端子１２０ａは、半導体素子層Ｅ３２のメモリ回路１２１－１１の端子１２１ａ－１１およびロジック回路１２２－１１の端子１２２ａ－１１とCuCu接続により接続された配線１３４－１１により電気的に接続されている。また、半導体素子層Ｅ３２のメモリ回路１２１－１１の端子１２１ａ－１１およびロジック回路１２２－１１の端子１２２ａ－１１は、半導体素子層Ｅ３３のメモリ回路１２１－１２の端子１２１ａ－１２およびロジック回路１２２－１２の端子１２２ａ－１２とCuCu接続により接続された配線１３４－１２により電気的に接続されている。

固体撮像素子１２０、半導体素子層Ｅ３２，Ｅ３３のそれぞれのメモリ回路１２１－１１，１２１－１２、ロジック回路１２２－１１，１２２－１２、およびサポート基板１３２の周辺の空間には、酸化膜１３３が形成されている。また、固体撮像素子１２０が形成されている半導体素子層Ｅ３１と、酸化膜１３３に埋め込まれてメモリ回路１２１－１１およびロジック回路１２２－１１が形成されている半導体素子層Ｅ３２との境界には、酸化膜接合層１３５が形成されており、層間が酸化膜接合されている。さらに、酸化膜１３３に埋め込まれてメモリ回路１２１－１１およびロジック回路１２２－１１が形成されている半導体素子層Ｅ３２と、酸化膜１３３に埋め込まれてメモリ回路１２１－１２およびロジック回路１２２－１２が形成されている半導体素子層Ｅ３３との境界には、酸化膜接合層１３５が形成されており、層間が酸化膜接合されている。酸化膜１３３に埋め込まれてメモリ回路１２１－１２およびロジック回路１２２－１２が形成されている半導体素子層Ｅ３３とサポート基板１３２との境界には、酸化膜接合層１３５が形成されており、層間が酸化膜接合されている。

＜図２５の固体撮像装置の製造方法＞
次に、図２６乃至図２８を参照して、図２５の固体撮像装置１１１の製造方法について説明する。尚、図２６乃至図２８の側面断面図２６Ａ乃至２６Ｇは、固体撮像装置１１１の側面断面図を示している。

第１の工程において、図２６の側面断面図２６Ａで示されるように、ウェーハ１０１上の固体撮像素子１２０に、電気的な検査が行われた後、良品であることが確認されたメモリ回路１２１およびロジック回路１２２が、図５の下段で示されるようなレイアウトとなるように形成されて、端子１２０ａ，１２１ａに配線１３４－１１が形成される。また、メモリ回路１２１－１１の端子１２１ａ－１１およびロジック回路１２２－１１の端子１２２ａ－１１からの配線１３４－１１と、ウェーハ１０１における固体撮像素子１２０の端子１２０ａからの配線１３４－１１とが適切に対向する位置となるように位置合わせがなされ、CuCu接合により接続され、かつ、対向する層が酸化膜接合により酸化膜接合層１３５が形成されて接合される。

第２の工程において、図２６の側面断面図２６Ｂで示されるように、メモリ回路１２１－１１の端子１２１ａ－１１およびロジック回路１２２－１１の端子１２２ａ－１１に対して、例えば、貫通電極（TSV）からなる配線１３４－１２が形成される。

第３の工程において、図２６の側面断面図２６Ｃで示されるように、配線１３４－１２に対して接続用のPADと接続用の酸化膜接合層１３５が形成される。

第４の工程において、図２７の側面断面図２６Ｄで示されるように、図１９の側面断面図１９Ａ，図１９Ｂ、および図２１，図２２を参照して説明した手法と同様の手法で、メモリ回路１２１－１２の端子１２１ａ－１２およびロジック回路１２２－１２の端子１２２ａ－１２が配線１３４－１２を介して電気的に接続された状態で形成される。

第５の工程において、図２７の側面断面図２６Ｅで示されるように、メモリ回路１２１－１２およびロジック回路１２２－１２の上部に、サポート基板１３２が接合される。このとき、サポート基板１３２と、メモリ回路１２１－１２およびロジック回路１２２－１２とが対向する層は、酸化膜接合により酸化膜接合層１３５が形成されて接合される。

第６の工程において、図２７の側面断面図２６Ｆで示されるように、固体撮像素子１２０が上部となるように上下が反転されて、固体撮像素子１２０の図中上部の層であるシリコン層が薄肉化される。

第７の工程において、図２８の側面断面図２６Ｇで示されるように、オンチップレンズとオンチップカラーフィルタ１３１が固体撮像素子１２０上に設けられて、個片化されることにより固体撮像装置１１１が完成する。

このように接合されることにより、メモリ回路１２１およびロジック回路１２２を複数層に積層することが可能となる。

尚、以上においては、メモリ回路１２１およびロジック回路１２２が２層に積層される例について説明してきたが、同様の手法を用いることで、３層以上に積層されるようにしてもよい。

＜＜９．固体撮像素子との接続例＞＞
＜第１の接続例＞
以上においては、接合について、端子以外の部分は、酸化膜結合とし、端子については、CuCu接合として配線１３４を形成して電気的に接続する例について説明してきたが、それ以外の接続方法でもよい。

図２９は、左上段における固体撮像装置１１１の枠Ｚ１１内で示される範囲における固体撮像素子１２０とロジック回路１２２とのそれぞれの端子１２０ａ，１２２ａが接続される場合の接続例２９Ａ乃至２９Ｄを示している。

接続例２９Ａは、ロジック回路１２２の端子１２２ａと、固体撮像素子１２０の端子１２０ａとが図中の水平方向に対して同一の位置に配置されると共に、ロジック回路１２２の端子１２２ａが図中の垂直方向に対して固体撮像素子１２０との境界側に寄せられて配置されている。また、固体撮像装置１１１の裏面側（図中下側）から端子１２２ａ，１２０ａを串刺し状態で貫通するようにスルービアが形成されて、スルービア内に配線１３４Ａが形成される例である。

接続例２９Ｂは、ロジック回路１２２の端子１２２ａと、固体撮像素子１２０の端子１２０ａとが図中の水平方向に対してずらして配置されると共に、ロジック回路１２２の端子１２２ａが図中の垂直方向に対して固体撮像素子１２０との境界側に寄せられて配置され、固体撮像装置１１１の裏面側（図中下側）から端子１２２ａ，１２０ａに対してそれぞれ独立して貫通するようにスルービアが形成されて、スルービア内に配線１３４Ｂが形成され、裏面側の表面で配線が接続される例である。

接続例２９Ｃは、ロジック回路１２２の端子１２２ａと、固体撮像素子１２０の端子１２０ａとが図中の水平方向に対して同一の位置に配置されると共に、ロジック回路１２２の端子１２２ａが図中の垂直方向に対して固体撮像素子１２０との裏面側（図中下側）に寄せられて配置されている。また、固体撮像装置１１１の裏面側（図中下側）から端子１２２ａ，１２０ａを串刺し状態で貫通するようにスルービアが形成されて、スルービア内に配線１３４Ｃが形成される例である。

接続例２９Ｄは、ロジック回路１２２の端子１２２ａと、固体撮像素子１２０の端子１２０ａとが図中の水平方向に対してずらして配置されると共に、ロジック回路１２２の端子１２２ａが図中の垂直方向に対して固体撮像素子１２０との裏面側（図中下側）に寄せられて配置されている。また、固体撮像装置１１１の裏面側（図中下側）から端子１２２ａ，１２０ａに対してそれぞれ独立して貫通するようにビアが形成されて、ビア内に配線１３４Ｄが形成され、裏面側の表面で配線が接続される例である。

＜図２９の固体撮像素子との接続例を用いた固体撮像装置の製造方法＞
次に、図３０乃至図３２を参照して、図２９の接続例を用いた固体撮像装置１１１の製造方法について説明する。尚、図３０乃至図３２の側面断面図３０Ａ乃至３０Ｈは、固体撮像装置１１１の側面断面図を示している。また、ここでは、接続例２９Ａについて説明する。

第１の工程において、図３０の側面断面図３０Ａで示されるように、ウェーハ１０２に対応する再配置基板１５１上に、電気的な検査が行われた後、良品であることが確認されたメモリ回路１２１およびロジック回路１２２が、再配置される。再配置基板１５１上には、粘着剤１５２が塗布されており、メモリ回路１２１およびロジック回路１２２は、粘着剤１５２により再配置基板１５１上に再配置されて固定される。尚、メモリ回路１２１やロジック回路１２２は、図２２を参照して説明したように、端面または端点等の一部の部位を固体撮像素子１２０に当接させた後、その他の部位を、当接させた部位の近い部位から徐々に全体を当接させて接合させ、再配置されるようにする。

第２の工程において、図３０の側面断面図３０Ｂで示されるように、側面断面図３０Ａで示されるメモリ回路１２１およびロジック回路１２２の上面が下面となるように反転されて、固体撮像素子１２０上に酸化膜接合層１３５が形成されて、酸化膜結合される。

第３の工程において、図３０の側面断面図３０Ｃで示されるように、再配置基板１５１が粘着剤１５２と共にデボンドされて剥がされて、除去される。

第４の工程において、図３１の側面断面図３０Ｄで示されるように、メモリ回路１２１、およびロジック回路１２２の図中の上面部分のシリコン層が、デバイスの特性に影響がでない幅まで薄くされる。

第５の工程において、図３１の側面断面図３０Ｅで示されるように、絶縁膜として機能する酸化膜１３３が成膜され、再配置したメモリ回路１２１、およびロジック回路１２２からなるチップが埋め込まれ、平坦化される。さらに、ここでメモリ回路１２１の端子１２１ａと固体撮像素子１２０の端子１２０ａとが水平方向に同一の位置に配置されており、端子１２０ａ，１２１ａが貫通するようにスルービアが形成された後、スルービアに金属が埋め込まれることにより配線１３４Ａが形成される。

第６の工程において、図３１の側面断面図３０Ｆで示されるように、側面断面図３０Ｅで示される構成が反転されて、サポート基板１３２上に酸化膜接合層１３５が形成されて、酸化膜接合される。

第７の工程において、図３２の側面断面図３０Ｇで示されるように、固体撮像素子１２０のシリコン層が薄肉化される。

第８の工程において、図３２の側面断面図３０Ｈで示されるように、オンチップレンズとオンチップカラーフィルタ１３１が固体撮像素子１２０上に設けられて、個片化されることにより固体撮像装置１１１が完成する。

以上のような工程により、裏面側から形成される貫通するようにスルービアにより配線１３４Ａが形成されて、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２とが電気的に接続された状態となり、固体撮像装置１１１が製造される。

尚、接続例２９Ｂ乃至２９Ｃで示される配線１３４Ｂ乃至１３４Ｄについても、貫通ビアを設ける位置、深さ、および数は、異なるが、同様の工程により製造することができる。

以上のような構成においても、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との回路間の接続は、WoWと同じように半導体のリソグラフィの技術で微細配線の配線密度で端子を形成したもので接続できるので接続端子数を多くでき、消費電力の低減を図ることが可能となる。

＜第２の接続例＞
以上においては、固体撮像装置１１１の裏面側（撮像面に対して反対側）からスルービアを形成し、端子を電気的に接続する配線を形成する例について説明してきたが、表面側（撮像面側）からスルービアを形成して金属を流し込んで配線を形成するようにしもよい。

図３３は、左上段における固体撮像装置１１１の枠Ｚ２１内で示される範囲における固体撮像素子１２０とロジック回路１２２とのそれぞれの端子１２０ａ，１２２ａが接続される場合の接続例３３Ａ乃至３３Ｄを示している。

接続例３３Ａは、ロジック回路１２２の端子１２２ａと、固体撮像素子１２０の端子１２０ａとが図中の水平方向に対して同一の位置に配置されると共に、ロジック回路１２２の端子１２２ａが図中の垂直方向に対して固体撮像素子１２０との境界側に寄せられて配置され、固体撮像装置１１１の表面側（図中上側）から端子１２２ａ，１２０ａを串刺し状態で貫通するようにスルービアが形成されて、スルービア内に配線１３４Ｅが形成される例である。

接続例３３Ｂは、ロジック回路１２２の端子１２２ａと、固体撮像素子１２０の端子１２０ａとが図中の水平方向に対してずらして配置されると共に、ロジック回路１２２の端子１２２ａが図中の垂直方向に対して固体撮像素子１２０との境界側に寄せられて配置される。また、固体撮像装置１１１の表面側（図中上側）から端子１２２ａ，１２０ａに対してそれぞれ独立して貫通するようにスルービアが形成されて、スルービア内に配線１３４Ｆが形成され、表面側の表面で配線が接続される例である。

接続例３３Ｃは、ロジック回路１２２の端子１２２ａと、固体撮像素子１２０の端子１２０ａとが図中の水平方向に対して同一の位置に配置されると共に、ロジック回路１２２の端子１２２ａが図中の垂直方向に対して固体撮像素子１２０との裏面側（図中下側）に寄せられて配置される。また、固体撮像装置１１１の表面側（図中上側）から端子１２２ａ，１２０ａを串刺し状態で貫通するようにスルービアが形成されて、スルービア内に配線１３４Ｇが形成される例である。

接続例３３Ｄは、ロジック回路１２２の端子１２２ａと、固体撮像素子１２０の端子１２０ａとが図中の水平方向に対してずらして配置されると共に、ロジック回路１２２の端子１２２ａが図中の垂直方向に対して固体撮像素子１２０との裏面側（図中下側）に寄せられて配置される。また、固体撮像装置１１１の表面側（図中上側）から端子１２２ａ，１２０ａに対してそれぞれ独立して貫通するようにスルービアが形成されて、スルービア内に配線１３４Ｈが形成され、裏面側の表面で配線が接続される例である。

尚、撮像面からスルービアを形成する必要があるため、配線１３４Ｅ乃至１３４Ｈは、いずれも水平方向に対して、固体撮像素子１２０の画素領域の外側に形成される。

＜図３３の固体撮像素子との接続例を用いた固体撮像装置の製造方法＞
次に、図３４乃至図３６を参照して、図３３の接続例を用いた固体撮像装置１１１の製造方法について説明する。尚、図３４乃至図３６の側面断面図３４Ａ乃至３４Ｈは、固体撮像装置１１１の側面断面図を示している。また、ここでは、接続例３３Ａについて説明する。

第１の工程において、図３４の側面断面図３４Ａで示されるように、ウェーハ１０２に対応する再配置基板１５１上に、電気的な検査が行われた後、良品であることが確認されたメモリ回路１２１およびロジック回路１２２が、再配置される。再配置基板１５１上には、粘着剤１５２が塗布されており、メモリ回路１２１およびロジック回路１２２は、粘着剤１５２により再配置基板１５１上に再配置されて固定される。尚、メモリ回路１２１やロジック回路１２２は、図２２を参照して説明したように、端面または端点等の一部の部位を固体撮像素子１２０に当接させた後、その他の部位を、当接させた部位の近い部位から徐々に全体を当接させて接合させ、再配置されるようにする。

第２の工程において、図３４の側面断面図３４Ｂで示されるように、側面断面図３４Ｂで示されるメモリ回路１２１およびロジック回路１２２の上面が下面となるように反転されて、固体撮像素子１２０上に酸化膜接合層１３５が形成されて酸化膜接合される。

第３の工程において、図３４の側面断面図３４Ｃで示されるように、再配置基板１５１が粘着剤１５２と共にデボンドされ剥がされて、除去される。

第４の工程において、図３５の側面断面図３４Ｄで示されるように、メモリ回路１２１、およびロジック回路１２２の図中の上面部分のシリコン層が、デバイスの特性に影響がでない幅まで薄肉化される。

第５の工程において、図３５の側面断面図３４Ｅで示されるように、絶縁膜として機能する酸化膜１３３が成膜され、再配置したメモリ回路１２１、およびロジック回路１２２からなるチップが埋め込まれ、平坦化される。

第６の工程において、図３５の側面断面図３４Ｆで示されるように、側面断面図３４Ｆで示される構成が反転されて、サポート基板１３２上に酸化膜接合層１３５が形成されて、酸化膜接合される。

第７の工程において、図３６の側面断面図３４Ｇで示されるように、固体撮像素子１２０のシリコン層が薄肉化される。さらに、ここでメモリ回路１２１の端子１２１ａと固体撮像素子１２０の端子１２０ａとが水平方向に同一の位置に配置されており、端子１２０ａ，１２１ａが串刺し状態となるように、表面側から貫通するようにスルービアが形成された後、スルービアに金属が埋め込まれることにより配線１３４Ｅが形成される。

第８の工程において、図３６の側面断面図３４Ｈで示されるように、オンチップレンズとオンチップカラーフィルタ１３１が固体撮像素子１２０上に設けられて、個片化されることにより固体撮像装置１１１が完成する。

以上のような工程により、表面側（撮像面側）から形成されるスルービアにより配線１３４Ａが形成されて、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２とが電気的に接続された状態となり、固体撮像装置１１１が製造される。

尚、接続例３３Ｂ乃至３３Ｃで示される配線１３４Ｆ乃至１３４Ｈについても、スルービアを設ける位置、深さ、および数は、異なるが、同様の工程により製造することができる。

以上のような構成においても、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との回路間の接続は、WoWと同じように半導体のリソグラフィの技術で微細配線の配線密度で端子を形成したもので接続できるので接続端子数を多くでき、消費電力の低減を図ることが可能となる。

＜＜１０．固体撮像素子との接続例の変形例＞＞
＜第１の固体撮像素子との接続例の変形例＞
固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との電気的な接続方法については、図２９，図３３の接続例以外でもよい。

図３７は、固体撮像装置１１１の固体撮像素子１２０とメモリ回路１２１、およびロジック回路１２２との電気的な接続例における変形例を示している。

図３７においては、上から第１の半導体基板３２１、第２の半導体基板３２２、および第３の半導体基板３２３が積層され、第１の半導体基板３２１に固体撮像素子１２０が形成され、第２の半導体基板３２２にメモリ回路１２１が形成され、第３の半導体基板３２３にロジック回路１２２が形成されるものとする。尚、メモリ回路１２１およびロジック回路１２２が形成される基板は入れ替わってもよい。

また、第１の半導体基板３２１、第２の半導体基板３２２、および第３の半導体基板３２３は、それぞれ固体撮像素子１２０、メモリ回路１２１、およびロジック回路１２２の多層配線層３３１，３３２，３３３が形成される。また、図３７においては、多層配線層３３２が、第３の半導体基板３２３に向けられており、多層配線層３３２，３３３が、第２の半導体基板３２２と第３の半導体基板３２３との境界で貼り合わせられた構造となっている。

さらに、外部接続用の、例えば、アルミなどの金属なとからなるパッド３４１，３４２が設けられており、パッド孔３５０を介して接続される外部装置との信号が、パッド３４２と接続されたパッド３４１を介して入出力される。

図３７で示されるように、第１の半導体基板３２１には、第１の半導体基板３２１の裏面側（受光面側）からパッド３４１に達するようにパッド孔３５０が形成されている。そして、第１の半導体基板３２１の多層配線層３３１にパッド３４２が形成されている。

また、図３７の構成では、第１の半導体基板３２１と第２の半導体基板３２２との電気的接続に用いられるコンタクト３５１、および、第２の半導体基板３２２と第３の半導体基板３２３との電気的接続に用いられるコンタクト３５２が設けられている。コンタクト３５１およびコンタクト３５２は、ツインコンタクトとして構成されている。

すなわち、図３７で示されるように、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との電気的な接続については、ツインコンタクト３５１，３５２を用いるようにしてもよい。

＜第２の固体撮像素子との接続例の変形例＞
図３８で示されるように、第１の半導体基板３２１の多層配線層３３１が、第２の半導体基板３２２側（図中上側）に向けられて、第１の半導体基板３２１と第２の半導体基板３２２との境界で、多層配線層３３１，３３２が貼り合せられるようにしてもよい。

図３８の構成では、図３７の場合とは異なり、パッド３４２が第２の半導体基板３２２の多層配線層３３２内に設けられている。そして、第１の半導体基板３２１には、第１の半導体基板３２１の裏面側（受光面側）からパッド３４１に達するようにパッド孔３５０が形成されている。

また、図３８の構成では、第１の半導体基板３２１と第２の半導体基板３２２との電気的接続に用いられるコンタクト３６１、および、第２の半導体基板３２２と第３の半導体基板３２３との電気的接続に用いられるコンタクト３６２が設けられている。コンタクト３６１，３６２は、ツインコンタクトとして構成されている。

図３８の構成の場合、図３７の場合とは異なり、コンタクト３６２が第１の半導体基板３２１および第２の半導体基板３２２を貫通し、第３の半導体基板３２３の多層配線層３３３に達している。

すなわち、図３８で示されるように、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との電気的な接続については、ツインコンタクト３６１，３６２を用いるようにしてもよい。

＜第３の固体撮像素子との接続例の変形例＞
図３９の構成では、第２の半導体基板３２２の絶縁膜層３７１が第３の半導体基板３２３側（図中下側）に向けられて第１の半導体基板３２１と第２の半導体基板３２２が貼り合せられている。

また、図３９の構成では、図３７と同様に、第１の半導体基板３２１と第２の半導体基板３２２との電気的接続に用いられるコンタクト３５１、および、第２の半導体基板３２２と第３の半導体基板３２３との電気的接続に用いられるコンタクト３５２が設けられている。コンタクト３５１，３５２は、ツインコンタクトとして構成されている。

さらに、図３９の構成では、図３７の場合とは異なり、第１の半導体基板３２１と第２の半導体基板３２２との間に絶縁膜層３７１が形成されている。そして、絶縁膜層３７１内にパッド３４１が配置され、第２の半導体基板３２２の多層配線層３３２に接続されるコンタクト３７２にパッド３４１が接続されている。

そして、図３９の構成では、第１の半導体基板３２１には、第１の半導体基板３２１の裏面側（受光面側）から、絶縁膜層３７１内のパッド３４１に達するようにパッド孔３５０が形成されている。

すなわち、図３９で示されるように、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との電気的な接続については、ツインコンタクト３５１，３５２を用いるようにしてもよく、さらに、第２の半導体基板３２２の多層配線層３３２に接続されるコンタクト３７２にパッド３４１が接続される構成としてもよい。

＜第４の固体撮像素子との接続例の変形例＞
図４０の構成では、図３７の場合と同様に、第１の半導体基板３２１には、第１の半導体基板３２１の裏面側（受光面側）からパッド３４１に達するようにパッド孔３５０が形成されている。そして、第１の半導体基板３２１の多層配線層３３１にパッド３４２が形成されている。

また、図４０の構成では、図３７の場合と同様に、第２の半導体基板３２２の多層配線層３３２が第３の半導体基板３２３側（図中下側）に向けられて第１の半導体基板３２１と第２の半導体基板３２２が貼り合せられている。

さらに、図４０の構成では、図３７の場合と同様に、第１の半導体基板３２１と第２の半導体基板３２２との電気的接続に用いられるコンタクト３５１が設けられている。コンタクト３５１は、ツインコンタクトとして構成されている。

図４０の構成では、図３７の場合とは異なり、第２の半導体基板３２２と第３の半導体基板３２３との電気的接続に用いられるコンタクト３５２が設けられていない。その一方で、第２の半導体基板３２２と第３の半導体基板３２３との電気的接続に用いられるコンタクト３８１，３８２が設けられている。

コンタクト３８１，３８２のそれぞれは、第２の半導体基板３２２を貫通し、第３の半導体基板３２３の多層配線層３３３に達する貫通孔を設けて導体を埋め込むことにより形成される。すなわち、コンタクト３８１，３８２のそれぞれは、貫通孔を１つ設けるだけで第２の半導体基板３２２の多層配線層３３２と第３の半導体基板３２３の多層配線層３３３とを接続するようになされている。

つまり、コンタクト３８１，３８２のそれぞれは、シェアードコンタクトとして構成されている。

また、図３７乃至図３９を参照して上述した構成の固体撮像装置１１１においても、やはり、第１の半導体基板３２１と第２の半導体基板３２２との電気的接続、または、第２の半導体基板３２２と第３の半導体基板３２３との電気的接続にシェアードコンタクトが用いられるようにしてもよい。

すなわち、図４０で示されるように、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との電気的な接続については、ツインコンタクト３５１、およびシェアードコンタクト３８１，３８２を用いるようにしてもよい。

＜第５の固体撮像素子との接続例の変形例＞
図４１の構成では、図３７の場合と同様に、第１の半導体基板３２１には、第１の半導体基板３２１の裏面側（受光面側）からパッド３４１に達するようにパッド孔３５０が形成されている。そして、第１の半導体基板３２１の多層配線層３３１にパッド３４２が形成されている。

また、図４１の構成では、図３７の場合と同様に、第２の半導体基板３２２の多層配線層３３２が第３の半導体基板３２３側（図中下側）に向けられて第１の半導体基板３２１と第２の半導体基板３２２が貼り合せられている。

さらに、図４１の構成では、第２の半導体基板３２２と第３の半導体基板３２３との電気的接続に用いられるコンタクト３９１が設けられている。コンタクト３９１は、ツインコンタクトとして構成されている。

また、図４１の構成では、第２の半導体基板３２２の多層配線層３３２内のメタル配線３３２ａと第３の半導体基板３２３の多層配線層３３３内のメタル配線３３３ａが直接接合されている。さらに、多層配線層３３２内のメタル配線３３２ｂと多層配線層３３３内のメタル配線３３３ｂが直接接合されている。これにより、第２の半導体基板３２２と第３の半導体基板３２３とが電気的に接続されることになる。

つまり、図４１の構成の場合、第２の半導体基板３２２と第３の半導体基板３２３の電気的接続のために、コンタクトを用いずに、直接接合を用いている。従って、製造工程を簡素化することができ、基板上での面積を小さくすることができる。

すなわち、図４１で示されるように、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との電気的な接続については、ツインコンタクト３９１、並びに、メタル配線３３２ａ，３３３ａ、および３３２ｂ，３３３ｂを用いるようにしてもよい。

＜第６の実施の形態の固体撮像素子との接続例の変形例＞
図４２の構成では、図４１の場合とは異なり、第１の半導体基板３２１と第２の半導体基板３２２との電気的接続に用いられるコンタクト４０１，４０２が設けられている。すなわち、図４２の構成の場合、コンタクト４０１の図中左側の下側端部がコンタクト４０２の図中上側端部に接続されることにより、第１の半導体基板３２１と第２の半導体基板３２２が電気的に接続される。なお、コンタクト４０１は、ツインコンタクトとして構成されている。

図４２の構成では、例えば、図４１のコンタクト３９１の形成のように、受光面から多層配線層３３２に達する孔を設ける必要がない。このため、コンタクトの形成をより簡素に行うことが可能となる。

図４２におけるその他の部分の構成は、図４１の場合と同様なので、詳細な説明は省略する。

すなわち、図４２で示されるように、固体撮像素子１２０と、メモリ回路１２１、およびロジック回路１２２との電気的な接続については、ツインコンタクト４０１，４０２、並びに、メタル配線３３２ａ，３３３ａ、および３３２ｂ，３３３ｂを用いるようにしてもよい。

＜＜１１．放熱構造＞＞
高画質で、かつ、高フレームレートの固体撮像素子１２０は、発熱しやすいため放熱の対策が必要である。固体撮像素子１２０は光学的なセンシングなので、センシングされる表面は光を取り込むために、図４３の側面断面図４３Ａで示されるように、固体撮像素子１２０の前段にレンズ４３１が配置されて空気の空間４３２が存在する。

固体撮像素子１２０内において発した熱は、材料の熱伝導率に応じて移動する。空気の熱伝導率はシリコンの熱伝導率に対し約7000倍であるため、発生した熱のほとんどが、空気の空間４３２を通しではなく、固体撮像素子１２０に接している材料を通して放熱される。したがって、例えば、図４３の側面断面図４３Ａで示されるような構成の場合、固体撮像素子１２０で発生した熱は、矢印で示されるように、酸化膜１３３およびロジック回路１２２、並びに、サポート基板１３２に対して移動して放熱される。

図４３の側面断面図４３Ａで示されるように、ロジック回路１２２（またはメモリ回路１２１）の周囲は、高さを埋めて平坦化するために酸化膜１３３で覆われている。

各基板の酸化膜接合層１３５の厚みは非常に薄いため熱抵抗が小さいが、ロジック回路１２２（またはメモリ回路１２１）の高さは、酸化膜接合層１３５の厚みと比較すると厚く、また、酸化膜１３３の熱伝導率は、ロジック回路１２２（またはメモリ回路１２１）の材料であるシリコンよりも小さいため、ロジック回路１２２（またはメモリ回路１２１）が接続されているエリアと酸化膜１３３で覆われたエリアとでは熱の移動度が変ってしまう。

尚、図４３の側面断面図４３Ａにおいて、矢印の大きさは、熱の移動度の大きさを表現しており、矢印が大きいほど熱の移動度が高く、放熱効率が高いことが表されている。すなわち、図４３の側面断面図４３Ａにおいては、ロジック回路１２２（またはメモリ回路１２１）における熱伝導率の方が、酸化膜１３３よりも高いので、ロジック回路１２２（またはメモリ回路１２１）における放熱効率の方が高いことが表現されている。

そこで、図４３の側面断面図４３Ｂで示されるように、酸化膜１３３のうち、ロジック回路１２２（またはメモリ回路１２１）が形成されていないエリアに、ロジック回路１２２（またはメモリ回路１２１）を構成する部材と同様のシリコンからなるダミー回路４４１を設けるようにしてもよい。ダミー回路４４１を構成するシリコンの熱伝導率は、酸化膜１３３の熱伝導率よりも高いため、矢印で示されるように、酸化膜１３３を通して放熱するよりも、より効率よく放熱することができる。

図４３の側面断面図４３Ｂで示されるように、ダミー回路４４１を設けるようにする場合、WoW技術を用いて製造する際には、図４４で示されるように、ウェーハ１０４上に半導体プロセスで形成されたロジック回路１２２のうちの電気的な検査の結果、良品とみなされたものがウェーハ４５１上に再配置される。

この際、ウェーハ４５１上においては、ロジック回路１２２（または、メモリ回路１２１）の周囲に、図４３の側面断面図４３Ａで示されるような配置となるように、予めダミー回路４４１が再配置される。そして、固体撮像素子１２０が半導体プロセスにより形成されたウェーハ１０１がウェーハ４５１上に位置決めされて積層された後、個片化されて、固体撮像装置１１１が完成する。

＜第１の放熱構造の変形例＞
以上においては、ロジック回路１２２やメモリ回路１２１の周囲の酸化膜１３３に代えて、ダミー回路４４１を配置する例について説明してきたが、ダミー回路４４１に対して、より熱伝導率の高い金属からなるダミー配線を含ませるようにしてもよい。

例えば、図４５で示されるように、ダミー回路４４１に、さらに、ダミー配線４４１ａが含まれるようにしてもよい。

すなわち、図４５の場合、シリコンよりも熱伝導率の高い金属からなるダミー配線４４１ａが、ダミー回路４４１に含まれることにより、より高い効率で放熱することが可能となる。

＜第２の放熱構造の変形例＞
以上においては、ロジック回路１２２やメモリ回路１２１の周辺の酸化膜１３３に代えて、ダミー配線４４１ａを含むダミー回路４４１を設けることで、放熱効率を向上させる例について説明してきたが、サポート基板１３２の裏側に高熱伝導率材料部材を張り付けるようにして、放熱効率を向上させるようにしてもよい。

図４６は、サポート基板１３２の裏側に高熱伝導率材料を張り付けるようにした固体撮像装置１１１の構成例が示されている。

すなわち、側面断面図４６Ａで示されるように、サポート基板１３２の裏側（図中の下側）に高熱伝導率材料からなる高熱伝導率材料部材４７１が貼りつけられている。高熱伝導率材料部材４７１は、例えば、SiC、AlN、SIN、Cu、Al、Cなどである。

高熱伝導率材料部材４７１がサポート基板１３２の裏側に張り付けられる場合、WoW技術を用いて製造する際には、斜視図４６Ｂで示されるように、ウェーハ１０４上に半導体プロセスで形成されたロジック回路１２２のうちの電気的な検査の結果、良品とみなされたものが再配置されたウェーハ２０１の下に、高熱伝導率材料部材４７１からなるウェーハ４８１が積層される。

すなわち、この場合、図中の上から固体撮像素子１２０が半導体プロセスにより形成されたウェーハ１０１、良品のロジック回路１２２が再配置されたウェーハ２０１、および高熱伝導率材料部材４７１からなるウェーハ４８１の３枚のウェーハが積層される。

さらに、図４６の側面断面図４６Ｃで示されるように、ロジック回路１２２の周囲のスペースに高熱伝導率材料部材４７１を形成し、酸化膜１３３で埋め込むようにしてもよい。

＜第３の放熱構造の変形例＞
以上においては、サポート基板１３２の裏側に高熱伝導率材料部材４７１を張り付けることで、放熱効率を向上させる例について説明してきたが、さらに、高熱伝導率材料部材４７１内に冷却水を循環させるための水路を設けて、水冷方式の放熱機構を設けるようにしてもよい。

図４７は、水冷方式の放熱機構を形成し、さらに放熱効率を向上させた固体撮像装置１１１の構成例を示している。

すなわち、図４７の固体撮像装置１１１の基本的な構成は、図４７の側面断面図４７Ａで示されるように、図４６を参照して説明した固体撮像装置１１１と同様の構成であるが、さらに、高熱伝導率材料部材４７１内に冷却水の水路４９１が設けられている。

水路４９１内に冷却水を循環させることで、水冷式の放熱機構が形成され、固体撮像素子１２０により発生した熱を冷却水により放熱させることが可能となり、より効率よく放熱することが可能となる。

水冷式の放熱機構が設けられる場合、図４７の斜視図４７Ｂで示されるように、ウェーハ４８１上に、積層されるウェーハ１０１，２０１の固体撮像素子１２０、およびロジック回路１２２のそれぞれに位置合わせされるように、水路４９１が形成された状態で積層される。

＜第４の放熱構造の変形例＞
以上においては、図４８の左上部で示されるように、メモリ回路１２１、およびロジック回路１２２の周辺においては、すき間となる領域を酸化膜１３３で埋め込む構成とされる例について説明してきたが、酸化膜１３３を埋め込むにあたっては、時間が掛かるため、プロセスコストが増大する。

そこで、メモリ回路１２１、およびロジック回路１２２の周辺部のすき間を、図４８の右上部で示されるように、酸化膜１３３に代えて、有機材料からなる有機材料部材４９５で埋め込んで形成するようにしてもよい。

ただし、メモリ回路１２１、およびロジック回路１２２の周辺部を有機材料部材４９５で埋め込むと、最上面に酸化膜接合層１３５を成膜した時に熱の影響で平坦性が損なわれたり、埋め込んだ材料の線膨張係数差で反りや、うねりが発生してサポート基板１３２の貼り合わせができなくなることがある。

このため、図４８の下部で示されるように、メモリ回路１２１、およびロジック回路１２２、並びに、ダミー回路４４１の形状により、すき間をできるだけ小さくするように、レイアウトを形成することが好ましい。このように、すき間が小さくなるようにレイアウトされることにより、有機材料部材４９５の使用量が必要最小限となることにより、最上面に酸化膜接合層１３５を成膜した時の熱の影響、埋め込んだ材料の線膨張係数差での反りや、うねりの影響を最小にすることが可能となり、サポート基板１３２への貼り付けを実現させることができる。

＜＜１２．電子機器への適用例＞＞
上述した撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。

図４９は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。

図４９に示される撮像装置５０１は、光学系５０２、シャッタ装置５０３、固体撮像素子５０４、駆動回路５０５、信号処理回路５０６、モニタ５０７、およびメモリ５０８を備えて構成され、静止画像および動画像を撮像可能である。

光学系５０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子５０４に導き、固体撮像素子５０４の受光面に結像させる。

シャッタ装置５０３は、光学系５０２および固体撮像素子５０４の間に配置され、駆動回路５０５の制御に従って、固体撮像素子５０４への光照射期間および遮光期間を制御する。

固体撮像素子５０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子５０４は、光学系５０２およびシャッタ装置５０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子５０４に蓄積された信号電荷は、駆動回路５０５から供給される駆動信号（タイミング信号）に従って転送される。

駆動回路５０５は、固体撮像素子５０４の転送動作、および、シャッタ装置５０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子５０４およびシャッタ装置５０３を駆動する。

信号処理回路５０６は、固体撮像素子５０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路５０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ５０７に供給されて表示されたり、メモリ５０８に供給されて記憶（記録）されたりする。

このように構成されている撮像装置５０１においても、光学系５０２、および固体撮像素子２０４に、上述した固体撮像装置１１１を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。
＜＜１３．撮像素子の使用例＞＞

図５０は、上述の固体撮像装置１１１を使用する使用例を示す図である。

上述した撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

＜＜１４．内視鏡手術システムへの応用例＞＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。

図５１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

図５１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。

内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。

ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。

光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。

入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。

処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

図５２は、図５１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。

カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。

レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。

また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。

駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。

通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。

また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。

なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。

カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。

通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。

また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。

画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。

制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。

また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。

カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。

以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、本開示の固体撮像装置１１１は、撮像部１０４０２に適用することができる。内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に本開示に係る技術を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。

なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。

＜＜１５．移動体への応用例＞＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図５３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図５４は、撮像部１２０３１の設置位置の例を示す図である。

図５４では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図５４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、本開示の固体撮像装置１１１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。

本開示に係る技術は、以上のような固体撮像装置に適用することができる。

尚、本開示は、以下のような構成も取ることができる。
＜１＞ 画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、
前記画素信号の信号処理に必要な信号処理回路が埋め込み部材により埋め込まれた第２の半導体素子と、
前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する配線とを含み、
前記第１の半導体素子と、前記第２の半導体素子とは、酸化膜接合で積層される
裏面照射型の固体撮像装置。
＜２＞ 前記第１の半導体素子は、前記第２の半導体素子よりも大きい
＜１＞に記載の裏面照射型の固体撮像装置。
＜３＞ 前記第１の半導体素子は、前記第２の半導体素子よりも小さい
＜１＞に記載の裏面照射型の固体撮像装置。
＜４＞ 前記信号処理回路は、第１の信号処理回路と、第２の信号処理回路とを含み、
前記第２の半導体素子には、前記第１の信号処理回路と、前記第２の信号処理回路が水平方向に並べて配置されて前記埋め込み部材により埋め込まれる
＜１＞乃至＜３＞のいずれかに記載の裏面照射型の固体撮像装置。
＜５＞ 前記信号処理回路は、第１の信号処理回路と、第２の信号処理回路とを含み、
前記配線は、第１の配線と、第２の配線とを含み、
前記第２の半導体素子には、前記第１の信号処理回路が前記埋め込み部材により埋め込まれ、
前記第２の信号処理回路が前記埋め込み部材により埋め込まれた第３の半導体素子とを含み、
前記第１の配線は、前記第１の半導体素子と、前記第２の半導体素子とを電気的に接続し、
前記第２の配線は、前記第２の半導体素子と、前記第３の半導体素子とを電気的に接続し、
前記第２の半導体素子と、前記第３の半導体素子とは、酸化膜接合で積層される
＜１＞乃至＜４＞のいずれかに記載の裏面照射型の固体撮像装置。
＜６＞ 前記配線は、CuCu接合である
＜１＞乃至＜５＞のいずれかに記載の裏面照射型の固体撮像装置。
＜７＞ 前記配線は、スルービアを介して電気的に接続する
＜１＞乃至＜５＞のいずれかに記載の裏面照射型の固体撮像装置。
＜８＞ 前記配線は、前記撮像素子の撮像面側から形成されたスルービアを介して電気的に接続する
＜７＞に記載の裏面照射型の固体撮像装置。
＜９＞ 前記配線は、前記撮像素子の撮像面の反対側の面から形成されたスルービアを介して電気的に接続する
＜７＞に記載の裏面照射型の固体撮像装置。
＜１０＞ 前記埋め込み部材は、酸化膜である
＜１＞乃至＜９＞のいずれかに記載の裏面照射型の固体撮像装置。
＜１１＞ 前記埋め込み部材は、有機材料である
＜１＞乃至＜９＞のいずれかに記載の裏面照射型の固体撮像装置。
＜１２＞ 前記第２の半導体素子内において、前記信号処理回路は、前記信号処理回路間のすき間を最小とするようにレイアウトされ、有機材料からなる前記埋め込み部材により、埋め込まれる
＜１１＞に記載の裏面照射型の固体撮像装置。
＜１３＞ 前記第２の半導体素子には、前記信号処理回路に加えて、半導体素子からなる、ダミー配線を含むダミー回路が前記埋め込み部材により埋め込まれる
＜１＞乃至＜１２＞のいずれかに記載の裏面照射型の固体撮像装置。
＜１４＞ 前記第２の半導体素子における、前記第１の半導体素子と積層される面と反対側の面に、所定の熱伝導率より高い部材からなる、熱を放出する放熱部材が積層される
＜１＞乃至＜１３＞のいずれかに記載の裏面照射型の固体撮像装置。
＜１５＞ 前記放熱部材は、SiC、AIN、SIN、Cu、Al、およびCを含む
＜１４＞に記載の裏面照射型の固体撮像装置。
＜１６＞ 前記放熱部材は、冷却水を循環させる水路を含む
＜１４＞に記載の裏面照射型の固体撮像装置。
＜１７＞ 前記信号処理回路は、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路、および光通信変換回路を含む
＜１＞乃至＜１６＞のいずれかに記載の裏面照射型の固体撮像装置。
＜１８＞ 前記信号処理回路は、前記埋め込み部材により前記第１の半導体素子に埋め込まれる
＜１＞乃至＜１７＞のいずれかに記載の裏面照射型の固体撮像装置。
＜１９＞ 前記信号処理回路は、その一部を、前記第１の半導体素子に対して位置決めして当接し、当接した部位の周辺の部位から徐々に接合した後、前記埋め込み部材により埋め込まれる
＜１８＞に記載の裏面照射型の固体撮像装置。
＜２０＞ 前記その一部は、前記信号処理回路の端辺、および端点を含む
＜１９＞に記載の裏面照射型の固体撮像装置。
＜２１＞ 前記信号処理回路は、前記第１の半導体素子よりも小さい
＜１９＞に記載の裏面照射型の固体撮像装置。
＜２２＞ 前記信号処理回路は、その一部を、前記第２の半導体素子に対して位置決めして当接し、当接した部位の周辺の部位から徐々に接合した後、前記埋め込み部材により埋め込まれる
＜１＞乃至＜１７＞のいずれかに記載の裏面照射型の固体撮像装置。
＜２３＞ 前記その一部は、前記信号処理回路の端辺、および端点を含む
＜２２＞に記載の裏面照射型の固体撮像装置。
＜２４＞ 画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、
前記画素信号の信号処理に必要な信号処理回路が埋め込み部材により埋め込まれた第２の半導体素子と、
前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する配線とを含み、
前記第１の半導体素子と、前記第２の半導体素子とは、酸化膜接合で積層される
裏面照射型の固体撮像装置の製造方法であって、
半導体プロセスにより形成された前記撮像素子を有する第１のウェーハと、
半導体プロセスにより形成された前記信号処理回路のうち、電気的な検査により良品と判定された前記信号処理回路が再配置されて、前記埋め込み部材により埋め込まれた第２のウェーハとが、
前記第１の半導体素子と、前記第２の半導体素子との間の配線が電気的に接続されるように酸化膜接合で積層された後、個片化される
裏面照射型の固体撮像装置の製造方法。
＜２５＞ 画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、
前記画素信号の信号処理に必要な信号処理回路が埋め込み部材により埋め込まれた第２の半導体素子と、
前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する配線とを含み、
前記第１の半導体素子と、前記第２の半導体素子とは、酸化膜接合で積層される
裏面照射型の固体撮像装置を備えた撮像装置。
＜２６＞ 画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、
前記画素信号の信号処理に必要な信号処理回路が埋め込み部材により埋め込まれた第２の半導体素子と、
前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する配線とを含み、
前記第１の半導体素子と、前記第２の半導体素子とは、酸化膜接合で積層される
裏面照射型の固体撮像装置を備えた電子機器。

１０１乃至１０４ ウェーハ， １１１ 固体撮像装置， １２０ 固体撮像素子， １２０ａ 端子， １２１ メモリ回路， １２１ａ，１２１ａ－１，１２１ａ－２ 端子， １２２ ロジック回路， １２２ａ 端子， １３１ オンチップレンズとオンチップカラーフィルタ， １３２ サポート基板， １３３ 酸化膜， １３４，１３４－１，１３４－２，１３４Ａ乃至１３４Ｈ 配線， １３５ 酸化膜接合層， １５１ 再配置基板， １５２ 粘着剤， １６１，１７１ サポート基板， ３２１ 第１の半導体基板， ３２２ 第２の半導体基板， ３２３ 第３の半導体基板， ３３１乃至３３３ 多層配線層， ３５１，３５２，３６１，３６２，３７２，３８１，３８２，３９１，４０１，４０２ コンタクト， ４４１ ダミー回路， ４４１ａ ダミー配線， ４７１ 高熱伝導率材料部材， ４９１ 水路， ４９５ 有機材料部材

Claims (20)

1. 画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、
   前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子と、
   前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子と、
   前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する第１の配線と、
   前記第１の半導体素子と、前記第３の半導体素子との間を電気的に接続する第２の配線とを含み、
   前記第１の半導体素子と、前記第２の半導体素子とが、酸化膜接合で積層され、
   前記第１の半導体素子と、前記第３の半導体素子とが、酸化膜接合で積層される
   裏面照射型の固体撮像装置。
2. 光入射面と平行な平面視において、前記第１の半導体素子は、前記第２の半導体素子よりも大きい
   請求項１に記載の裏面照射型の固体撮像装置。
3. 光入射面と平行な平面視において、前記第１の半導体素子は、前記第３の半導体素子よりも大きい
   請求項２に記載の裏面照射型の固体撮像装置。
4. 光入射面と平行な平面視において、前記第１の半導体素子は、前記第２の半導体素子よりも小さい
   請求項１に記載の裏面照射型の固体撮像装置。
5. 光入射面と平行な平面視において、前記第１の半導体素子は、前記第３の半導体素子よりも小さい
   請求項４に記載の裏面照射型の固体撮像装置。
6. 前記第２の半導体素子と、前記第３の半導体素子が水平方向に並べて配置されて埋め込み部材により埋め込まれる
   請求項１に記載の裏面照射型の固体撮像装置。
7. 前記第１の配線および前記第２の配線は、CuCu接合である
   請求項１に記載の裏面照射型の固体撮像装置。
8. 前記第１の配線および前記第２の配線は、スルービアを介して電気的に接続する
   請求項１に記載の裏面照射型の固体撮像装置。
9. 前記第１の配線および前記第２の配線は、前記撮像素子の撮像面側から形成されたスルービアを介して電気的に接続する
   請求項８に記載の裏面照射型の固体撮像装置。
10. 前記第１の配線および前記第２の配線は、前記撮像素子の撮像面の反対側の面から形成されたスルービアを介して電気的に接続する
    請求項８に記載の裏面照射型の固体撮像装置。
11. 前記埋め込み部材は、酸化膜である
    請求項６に記載の裏面照射型の固体撮像装置。
12. 前記埋め込み部材は、有機材料である
    請求項６に記載の裏面照射型の固体撮像装置。
13. 前記第２の半導体素子は、前記第１の信号処理回路に加えて、半導体素子からなる、ダミー配線を含むダミー回路を含み、
    前記第３の半導体素子は、前記第２の信号処理回路に加えて、半導体素子からなる、ダミー配線を含むダミー回路を含む
    請求項１に記載の裏面照射型の固体撮像装置。
14. 前記第２の半導体素子における、前記第１の半導体素子と積層される面と反対側の面に、熱を放出する放熱部材が積層され、
    前記第３の半導体素子における、前記第１の半導体素子と積層される面と反対側の面に、熱を放出する放熱部材が積層される
    請求項１に記載の裏面照射型の固体撮像装置。
15. 前記放熱部材は、SiC、AlN、SIN、Cu、Al、およびCを含む
    請求項１４に記載の裏面照射型の固体撮像装置。
16. 前記放熱部材は、冷却水を循環させる水路を含む
    請求項１４に記載の裏面照射型の固体撮像装置。
17. 前記第１の信号処理回路および前記第２の信号処理回路は、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路、および光通信変換回路を含む
    請求項１に記載の裏面照射型の固体撮像装置。
18. 画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、
    前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子と、
    前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子と、
    前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する第１の配線と、
    前記第１の半導体素子と、前記第３の半導体素子との間を電気的に接続する第２の配線とを含み、
    前記第１の半導体素子と、前記第２の半導体素子とは、酸化膜接合で積層され、
    前記第１の半導体素子と、前記第３の半導体素子とは、酸化膜接合で積層される
    裏面照射型の固体撮像装置の製造方法であって、
    半導体プロセスにより形成された前記撮像素子を有する第１のウェーハと、
    半導体プロセスにより形成された前記第1の信号処理回路および前記第２の信号処理回路のうち、電気的な検査により良品と判定された前記第１の信号処理回路および前記第２の信号処理回路が再配置された第２のウェーハとが、
    前記第１の半導体素子と、前記第２の半導体素子との間の第１の配線が電気的に接続され、かつ、前記第１の半導体素子と、前記第３の半導体素子との間の第２の配線が電気的に接続されるように積層された後、個片化される
    裏面照射型の固体撮像装置の製造方法。
19. 画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、
    前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子と、
    前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子と、
    前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する第１の配線と、
    前記第１の半導体素子と、前記第３の半導体素子との間を電気的に接続する第２の配線とを含み、
    前記第１の半導体素子と、前記第２の半導体素子とが、酸化膜接合で積層され、
    前記第１の半導体素子と、前記第３の半導体素子とが、酸化膜接合で積層される
    裏面照射型の固体撮像装置を備えた撮像装置。
20. 画素単位で画素信号を生成する撮像素子を有する第１の半導体素子と、
    前記画素信号の信号処理に必要な第１の信号処理回路を含む第２の半導体素子と、
    前記画素信号の信号処理に必要な第２の信号処理回路を含む第３の半導体素子と、
    前記第１の半導体素子と、前記第２の半導体素子との間を電気的に接続する第１の配線と、
    前記第１の半導体素子と、前記第３の半導体素子との間を電気的に接続する第２の配線とを含み、
    前記第１の半導体素子と、前記第２の半導体素子とが、酸化膜接合で積層され、
    前記第１の半導体素子と、前記第３の半導体素子とが、酸化膜接合で積層される
    裏面照射型の固体撮像装置を備えた電子機器。

Images