JP2013187529A - チップ部品の組立方法 - Google Patents

チップ部品の組立方法 Download PDF

Info

Publication number
JP2013187529A
JP2013187529A JP2012054358A JP2012054358A JP2013187529A JP 2013187529 A JP2013187529 A JP 2013187529A JP 2012054358 A JP2012054358 A JP 2012054358A JP 2012054358 A JP2012054358 A JP 2012054358A JP 2013187529 A JP2013187529 A JP 2013187529A
Authority
JP
Japan
Prior art keywords
chip
region
lyophobic
holding
lyophilic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012054358A
Other languages
English (en)
Inventor
Jian Lu
健 魯
Hideki Takagi
秀樹 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2012054358A priority Critical patent/JP2013187529A/ja
Publication of JP2013187529A publication Critical patent/JP2013187529A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053Bonding environment
    • H01L2224/95085Bonding environment being a liquid, e.g. for fluidic self-assembly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)

Abstract

【課題】位置ずれを起こすことなくチップ部品を転写用基板上に位置決め、配置、移送でき、ターゲット基板へのチップ部品の一括接合後にチップ部品から転写用基板を容易に剥離できるチップ部品の組立方法を提供する。
【解決手段】転写用基板上にチップ部品を配置し、ターゲット基板への一括接合後に転写用基板を剥離するチップ部品の組立方法において、転写用基板表面に液体の濡れ性が異なる領域を形成し、濡れ性が良い領域である保持部に液体の表面張力を利用してチップ部品を配列する際に、該保持部の一部に、液体との濡れ性が悪い領域を形成することにより、当該部分においてチップ部品と転写用基板との付着強度を低下させ、ターゲット基板への一括転写後の転写用基板からの剥離を容易にすることを特徴とする。
【選択図】図4

Description

本発明は、マイクロエレクトロニクス部品等のマイクロチップ部品の実装集積化乃至複合組立技術に関する。より詳しくは、集積回路とMEMS(Micro Electro Mechanical Systems)や光デバイスなどのような異種デバイスを集積化乃至複合化するのに好適に応用できる集積化乃至複合組立技術に関する。
異種デバイスを集積化する方法としては、同一ウェハ上に順次集積回路やMEMSなどのデバイスを作製する方法があるが、ウェハの加工コストが増大する、各デバイスの製造プロセスが制約されるなどの問題がある。そのため、別々のウェハ上に様々なデバイスを作製し、後から組立工程で集積化する方法がとられている。
図1(a)は複数のデバイスを作成したウェハを積層することにより集積化する手法を示している。この方法では、高精度の位置決めが可能であり、また、ダイシングにより多数の積層チップを一括して得ることができるので、組立の生産効率は非常に高い。しかしながら、この場合にはデバイスを作製するウェハのサイズ、およびウェハ上でのデバイス配置ピッチがすべてのウェハにおいて同一である必要がある。異種デバイスの集積化においては、チップサイズはデバイスにより大きく異なり、また製造プロセスの関係からウェハサイズも異なる場合が多く、上記の条件を満たすためにはデバイス製造において余分なコストが発生する。また、ウェハの一括積層では、いずれか1つでも不良チップが含まれると、積層されたチップ全体が不良となるため、積層後のウェハの歩留まりは、個別のウェハでの歩留まりに比べて大幅に低くなることが大きな問題である。
一方、図1(b)、(c)のように、デバイスをチップ化した後個別に接合する手法では、検査後の良品のチップのみを集積化することができるため、歩留まりの低下を防ぐことができる。また、ウェハサイズおよびチップサイズが異なるデバイスへの対応も容易である。しかしながら、微細化したチップの保持や高精度の位置決めが困難であり、また個別プロセスであるため生産効率が低いことが問題である。
これらの問題を解決する手段として、図2のように一旦良品チップのみをキャリア基板(転写用キャリア基板)上に配列、仮接合し、それらを一括して他の基板やデバイスを形成したウェハ上(ターゲット基板)に組み付ける方法が提案されている(特許文献1―3、非特許文献1)。一括組み付けにおいては、キャリア基板上に配列した多数のチップ部品をターゲット基板上に接合し、その後にチップ部品をキャリア基板から剥離する。
この様なキャリア基板を用いた組み付け方法では、生産効率を上げるためにはキャリア基板上にチップ部品を高速に配置する必要がある。図3のようにキャリア基板上に水に対する濡れ性の異なるパターンを形成し、水の表面張力を利用してチップを配列、位置決めする手法が提案され、非常に高速な工程が可能となっている。(非特許文献1)。
上記の組立方法においては、ターゲット基板への一括組み付け後にキャリア基板からチップ部品を剥離する必要がある。そのため、キャリア基板とチップ部品の仮接合部は、高精度な位置決めを保持するために十分な付着力を持つと共に、剥離時にはチップ部品や他の基板との接合部にダメージを与えないよう容易に剥離できるという、相反する特性が要求される。
この様な特性を実現するため、仮接合には加熱により軟化する樹脂系の接着剤や、溶媒に可溶な樹脂系の接着材が用いられている。しかしながら、この様な樹脂を用いると、一括接続時の接合温度が限定される、一括接合時の位置決め精度が低下する、などの問題があった。また、樹脂の表面は一般的に疎水性で、樹脂表面に親水性のパターンを形成することは困難であるため、液体の表面張力を利用した高速な位置決め手法を用いることは困難である。さらに、液体の表面張力を利用した高速配置法では、液体の濡れ性に関する特性の違いが大きいほど位置決め精度が向上する。樹脂の表面にこの様な濡れ性が大きく異なる部分を形成することが困難であるため、液体の表面張力を利用した高速位置決め手法を適用できた場合でも、位置決め精度が低下するという問題がある。
特許文献3には、チップ部品と転写用支持部材(転写用基板)との接着力を小さくするため、転写用支持部材のチップ部品保持面に凹部等を設けてチップ部品との接触面積を小さくすること、チップ保持面の表面粗さを大きくすること、チップ保持面に剥離用の犠牲層を形成することが記載されているが、これらの対処法は、余分な工程や材料が必要となってコスト増となるし、また、位置決め精度の低下や移動中の位置ずれを招く可能性があるという問題点が存在する。
特開2010-225803号公報 特開2011-138902号公報 WO2006/077739号
T.Fukushima, et. al, Three-dimensional integration technology based on reconfiguredwafer-to-wafer and multichip-to-wafer stacking using self-assembly method,Proceedings of IEDM09, pp. 349-352.
本発明は、上述のような従来技術における問題点を解決し、位置ずれを起こすことなくチップ部品を転写用基板上に位置決め、配置、必要により移送でき、ターゲット基板へのチップ部品の一括接合後にチップ部品を転写用基板から容易に剥離できるチップ部品の組立方法を提供することを課題とする。
また、本発明は、前記チップ部品の組立方法に好適に使用することができる転写用基板を提供することを課題とする。
本発明では、具体的には、転写用基板上にチップ部品を配置し、ターゲット基板への一括接合後に転写用基板を剥離するチップ部品の組立方式において、転写用基板表面に液体の濡れ性が異なる領域を形成し、濡れ性がよい領域に液体の表面張力を利用してチップ部品を配列する際に、転写用基板のチップ保持部の一部に、液体との濡れ性が悪い領域を形成することにより、当該部分においてチップ部品と転写用基板との付着強度を低下させ、ターゲット基板への一括転写後の転写用基板からの剥離を容易にする。
このとき、チップ部品の高精度位置決めを可能とするため、転写用基板のチップ部品保持部の領域内の周辺部は液体との濡れ性が良い領域とすることが望ましい。
また、チップ部品の位置決めに用いる液体としては、表面張力が大きく取り扱いが容易である、純水または1%以下の低濃度の溶質を含む水溶液を用いることが望ましい。
また、液に対して濡れ性の悪い疎液性領域を形成する方法として、疎液性の自己組織化単分子膜(Self-assembled Monolayer:SAM)を用いることが望ましい。疎液性の自己組織化膜を形成した部分では、転写用基板とチップ部品の接合強度が親液性部分に比べて低下する。特に、一括転写プロセスにおいて加熱を用いた場合に、チップ部品と転写用基板間の付着強度は一般に加熱により増大するが、疎液性単分子膜を形成した部分ではこの様な付着強度の増大を防止することができる。
上記において、転写用基板のチップ部品保持部周辺部の親液性領域の幅は、0.1mm以上1mm以下であることが望ましい。親液性領域の幅をこの範囲とすることで、転写用基板への付着強度とチップ部品の配置精度を両立することができる。
上記において、疎液性と親液性領域のマイクロパターンを形成してもよい。マイクロパターンを形成することにより当該部分の濡れ性をコントロールすることが可能となり、位置決め精度と仮貼り合わせ強度すなわち剥離強度をコントロールできる。
上記マイクロパターンのサイズは、1μm以上100μm以下であることが望ましい。マイクロパターンサイズをこの領域にすることで、従来のフォトリソグラフィー等により容易にマイクロパターンが形成できると共に、液体に対して連続的に濡れ性を制御することが可能となる。
本発明は、上記のような特徴を有するものであり、以下のように整理することができる。
(1)転写用基板の複数の保持部にそれぞれ液体を介してチップ部品を載置し、該液体の表面張力を利用して位置決めし、該チップ部品をターゲット基板上に一括転写、接合し、その後、転写用基板をチップ部品から剥離するチップ部品の組立方法において、転写用基板の前記保持部に接し、該保持部を囲む外周部分を疎液性とし、該保持部の領域内の周辺部のうち、保持部の外周に沿った60%以上を親液性とし、該保持部の少なくとも一部を疎液性とすることを特徴とするチップ部品の組立方法。
(2)保持部の周辺部は、保持部の全ての辺において外周に沿った親液性の部分が50%以上であることを特徴とする請求項1に記載のチップ部品の組立方法。
(3)前記保持部の領域内の周辺部の全周を親液性とし、該周辺部を除く中央部を疎液性とすることを特徴とする(1)又は(2)に記載のチップ部品の組立方法。
(4)転写用基板の前記保持部周辺部の親液性領域の幅は、0.1mm以上1mm以下である(1)〜(3)のいずれか1項に記載のチップ部品の組立方法。
(5)前記保持部の中央部には、疎液性領域及び/又は親液性領域のマイクロパターンが形成され、保持部を囲む外周部分の疎液性部分及び保持部領域内の周辺部の親液性部分には、疎液性領域及び/又は親液性領域のマイクロパターンが形成されていないことを特徴とする(1)〜(4)のいずれか1項に記載のチップ部品の組立方法。
(6)上記マイクロパターンのサイズは、1μm以上100μm以下である(5)に記載のチップ部品の組立方法。
(7)転写用基板におけるチップ保持部の外周部の疎液性の部分及びチップ保持部の領域内に形成した疎液性領域の少なくとも一方が疎液性の自己組織化単分子膜によって形成されている請求項1〜6のいずれか1項に記載のチップ部品の組立方法。
(8)前記液体は、純水又は1%以下の低濃度の溶質を含む水溶液である(1)〜(7)のいずれか1項に記載のチップ部品の組立方法。
(9)複数のチップ部品をターゲット基板上に一括転写する際に用いる転写用基板であって、チップ部品保持部に接し、該保持部を囲む外周部分を疎液性とし、該保持部の領域内の周辺部のうち、外周に沿った60%以上を親液性に形成し、該保持部の少なくとも一部を疎液性に形成したことを特徴とする転写用基板。
(10)保持部の周辺部は、保持部の全ての辺において外周に沿った親液性の部分が50%以上であることを特徴とする(9)に記載の転写用基板。
(11)前記保持部の領域内の周辺部の全周(外周に沿った100%)が親液性とされ、該周辺部を除く中央部が疎液性とされていることを特徴とする(9)又は(10)に記載の転写用基板。
(12)前記保持部の中央部には、親液性領域及び/又は疎液性領域のマイクロパターンが形成されていることを特徴とする(9)〜(11)のいずれか1項に記載の転写用基板。
本発明により、異種デバイスを集積した高機能デバイス等の複合チップを、ダメージを与えることなく効率よく製造することが可能となる。すなわち、各デバイスの製造工程をそれぞれに最適な工程およびチップサイズとすることで製造コストを下げ、且つ組立工程の低コスト化によりトータルの製造コストを低下する。また、チップの組立により外部の製造委託の活用も容易になり、製造コストの低下につながる。
また、本発明の疎液性膜を用いた接合強度の制御方法を利用することにより、仮接合用の樹脂膜、接触面積低減用の凹部、接着力低減用の表面粗度、剥離用犠牲層などを形成するプロセスや剥離後の洗浄プロセスや余分な材料が不要となるため、プロセスの簡略化が図られ、製造コストを下げることができる。また、疎液性膜はフォトリソグラフィーにより高精度にパターン形成可能であり、形状誤差の発生防止が困難である樹脂膜、凹部、犠牲層などを必要としないため、高精度の位置決めと位置ずれ防止が可能である。
従来技術における異種デバイスの各種の集積化方法を示す図面。 キャリア基板を用いた異種デバイスの集積化方法を示す図面。 液体の表面張力と濡れ性の違いを用いたチップ部品の高精度配置方法を示す図面。 転写用基板におけるチップ部品配置部分の親水性領域および疎水性領域のパターンを示す図面。(a)は従来例(比較例)、(b)、(c)は本発明の実施例である。
本発明では、転写用基板の複数のチップ部品用保持部に液体(液滴)を介してチップ部品を載置し、該液体の表面張力を利用して位置決めし、必要に応じ仮接合後、該チップ部品をターゲット基板上に一括転写、接合し、その後、転写用基板をチップ部品から剥離するチップ部品の組立方法において、転写用基板の前記保持部に接し、該保持部を囲む外周部分を疎液性とし、該保持部の領域内の周辺部のうち、外周に沿った60%以上を親液性とすることにより、チップ部品の位置決めを精度良く行い、該保持部の少なくとも一部を疎液性とすることにより、当該部分においてチップ部品と転写用基板との付着強度を低下させ、ターゲット基板への一括転写後の転写用基板からの剥離を容易にする。
なお、本発明において、「濡れ性の良い」、「親液性」とは、表面の濡れ性の指標である接触角が50°以下(好ましくは40°以下、より好ましくは35°以下、さらに好ましくは30°以下)であることを意味し、「濡れ性の悪い」、「疎液性」とは、表面の濡れ性の指標である接触角が50°超(好ましくは70°以上、より好ましくは90°以上、さらに好ましくは110°以上)であることを意味する。この定義による表面は、疎液性領域及び/又は親液性領域のマイクロパターン(直径、短径、若しくは長径、又は、短辺、長辺、若しくは幅が1〜100μmのマイクロパターン)を含む表面であっても良い(この場合には、実施例等において後述されているように、疎液性単独と親液性単独との平均的な「濡れ性」、「接触角」を示す。)。ただし、個々のマイクロパターンについて言及された「濡れ性」、「接触角」は、該マイクロパターン領域内の表面と同質の広い表面において測定された「濡れ性」、「接触角」を意味する。
転写用基板における液(水等)の表面張力を利用したチップ部品の位置決め精度は、濡れ性の物性の差が大きいほど向上するので、チップ部品の位置決め精度の観点では、保持部領域内周辺部の「親液性」と保持部を囲む外周部の「疎液性」の接触角の差を60°以上(より好ましくは、70°以上、さらに好ましくは80°以上)とすることが望ましい。
転写用基板に載置、位置決めされ、必要に応じ仮接合後、ターゲット基板上に一括転写される複数のチップ部品は、1種類でもよいし、また、組み立てられる複合チップに応じて、複数種類とすることもできるし、組み立てられる複合チップを複数種類とすることもできる。
該チップ部品としては、例えば、MEMS若しくは集積回路、又は、それらの一部の機能を担う部品を挙げることができる。
該チップ部品は、例えば、ウェハから切り出されたものをそのまま用いてもよいが、組み立てられた複合チップの歩留まり低下を防ぐため、KGD(Known Good Die)として選別されたものとすることが望ましい。
該チップ部品は、転写用基板の保持部に対する位置決め、仮接合のため、転写用基板に保持される被保持面が親液性に形成されている。被保持面は、前記保持部に対する位置決めのためには、その親液性が良好であることが望ましいが、保持部に対する付着強度が高くなりすぎないように、例えば、前記液体に対する接触角が40〜50°の範囲となるように親液性乃至濡れ性を制限することができるし、また、被保持面の周辺部を除く中央部に部分的に保持部の表面に接触しない1又は複数の凹部を形成したり、凹凸面や粗面を形成したり、疎液性部分を形成したりすることもできる。
本発明における転写用基板は、可動のもの(すなわち、キャリア基板)とすることもできるし、また、動かないもの(静止基板乃至固定基板)とすることもできる。
転写用基板は、複数のチップ部品を保持する保持部を有する表面を具備しており、該表面は、好ましくは、少なくとも保持部やその外周を含む主要部が平坦とされている。転写用基板の前記表面における各保持部は、保持されるチップ部品の被保持面が正確に合致する形状であることが望ましいが、相似比が0.9〜1.1(好ましくは0.95〜1.05)の相似形であっても良い。また、位置決め精度が許容される範囲内で多少の寸法誤差〔例えば、許容精度の50%以下(好ましくは30%以下、より好ましくは20%以下)〕は許容され得る。
該転写用基板としては、複数の保持部を有する表面において、液体の濡れ性が異なる領域を形成して、濡れ性が良い領域である保持部に液体の表面張力を利用してチップ部品を配列、位置決めでき、該保持部の一部に、液体との濡れ性が悪い領域を形成できるものであれば、どのような材質、形状、構造のものでも良い。例えば、金属板、セラミックス板、プラスチックス板等も使用できるが、好適には、半導体ウェハ、中でも、シリコンウェハを使用することができる。また、ガラス基板なども転写用基板として用いることが可能であり、そのガラス材質としては、アルカリ金属元素の含有量が少なく、低熱膨張率、高い軟化点温度を有するものが望ましい。
転写用基板は、複数の保持部を有する表面において、保持部と接し、該保持部を囲む外周部を疎液性とし、該保持部の領域内の周辺部のうち、外周に沿った60%以上を親液性とし、該保持部の少なくとも一部を疎液性とすることにより、チップ部品の位置決めを自動的に行うことができるとともに、チップ部品の転写用基板に対する接合強度(付着強度)を低減することが可能となる。該保持部の領域内の疎液性部分の面積や疎液性の程度を増大することにより、付着強度をより低減することができる。
保持部と接し、該保持部を囲む疎液性の領域は、該保持部を囲む例えば、0.1〜5mm(好ましくは0.2〜2mm)の幅とすることができるし、また、保持部を除く転写用基板面全体とすることもできる。
保持部の領域内における親液性部分と疎液性部分の配置としては、次のようなものを挙げることができる。
(1)保持部の領域内の周辺部(例えば、保持部の外周に沿った幅0.1〜1mmの部分、好ましくは0.3〜1mm、より好ましくは0.5〜1mm)のうち外周に沿って連続する又は間欠的に連続する60%以上(好ましくは80%以上、より好ましくは90%以上、最も好ましくは100%)を親液性とし、残りの部分の一部又は全部を疎液性とする。その際、前記周辺部を除く中央部の一部を親液性とすることもできる。
(2)保持部の領域内の周辺部を上記(1)と同様の親液性又は一部疎液性とし、周辺部を除く中央部に海島状、格子状、ストライプ状等の親液性領域と疎液性領域とのマイクロパターンを形成する。
なお、保持部と接し、該保持部を囲む疎液性の部分、及び、保持部の領域内の周辺部における親液性部分は、親液性領域及び/又は疎液性領域のマイクロパターンを含むように形成することも可能であるが、チップ部品の位置決め精度の観点からは、それぞれ、マイクロパターンを含まない疎液性部分、マイクロパターンを含まない親液性部分とすることが望ましい。
保持部の周辺部を間欠的な親液性部とする場合、全ての辺において親液性の部分を50%以上(好ましくは60%以上、より好ましくは80%以上、さらに好ましくは90%以上)とすることが望ましい。
保持部中央部の海島状マイクロパターンの親液性領域と疎液性領域としては、どちらを島状としても良い。島状のマイクロパターンとしては、限定するものではないが、直径、短径、若しくは長径、又は、短辺、長辺、若しくは幅が1〜100μmの円、長円、正方形、長方形等が規則的に配列されたものを挙げることができる。
保持部中央部の格子状マイクロパターンの親液性領域と疎液性領域としては、どちらを格子としても良い。格子状のマイクロパターンとしては、1〜100μmの幅、1〜100μmの間隔で、直角又はそれ以外の角度で交差する格子とすることができる〔図4(c)参照〕。
保持部中央部のストライプ状マイクロパターンの親液性領域と疎液性領域としては、1〜100μmの幅、1〜100μmの間隔の保持部の一辺に対し平行又は斜めのストライプとすることができる。
このように、疎液性領域及び/又は親液性領域のマイクロパターンに形成された保持部中央部は、全体として、疎液性単独と親液性単独との平均的な濡れ性、接触角を示す。そのため、疎液性と親液性の各領域の面積割合やマイクロパターンの形状を調整することにより、移動中に位置ずれしない仮接合強度や、本接合の際の低減された接合強度を得ることができる。
転写用基板の複数の保持部を有する表面を上述のような親液性部分と疎液性部分、マイクロパターンの親液性領域と疎液性領域に形成する方法としては、公知のどのような手法も採用することができる。その際、親液性の表面を前提として疎液性の領域を形成しても良いし、疎液性の表面を前提として親液性の領域を形成しても良いし、親液性の領域と疎液性の領域を順番に形成しても良い。
例えば、シリコン製の転写用基板(シリコンウェハ等)を使用する場合には、表面を水蒸気中等で加熱酸化することによりシリコン酸化膜(SiO2膜)からなる親水性表面を形成することができる。このシリコン酸化膜の表面は、酸素プラズマ処理を行うことにより、さらに親水性を向上することもできる。
シリコン製転写用基板の親水性表面に疎水性領域のパターン(マイクロパターンを含まない疎水性領域のパターン及び/又は疎水性領域のマイクロパターン)を形成する方法としては、例えば、次のような工程を挙げることができる。
(1)シリコン製転写用基板の複数のチップ部品用の保持部が形成される表面の全体にフォトレジストを塗布し、フォトリソグラフィーによりフォトレジストのパターンを形成する。
(2)パターンを形成した前記表面全体に疎水性の自己組織化単分子膜(Self-Assembled
Monolayer、SAM)を形成する。
(3)レジストパターンを溶剤により除去し、レジストがあった部分のシリコン酸化膜を露出させて親水性の領域又は親水性のマイクロパターンとなるとともに、レジストが無かった部分は自己組織化単分子膜が残存し、疎水性の領域又は疎水性のマイクロパターンとなる。
疎液性乃至疎水性の自己組織化単分子膜の化合物としては、ペルフルオロデシルトリクロロシラン〔perfluorodecyltrichlorosilane、FDTS、(CF3(CF2)7(CH2)2SiCl3)〕、ヘキサメチルジシラザン〔Hexamethyldisilazane、HMDS、[(CH3)3Si]2NH〕、オクタデシルトリクロロシラン〔Octadecyltrichlorosilane、OTS、CH3(CH2)17SiCl3〕、(ヘプタデカフルオロ-1,1,2,2-テトラヒドロデシル)トリクロロシラン〔Hepta-decafluoro-1,1,2,2-tetrahydrodecyltrichlorosilane、FDTS、CF3(CF2)5(CH2)2SiCl3〕、トリデカフルオロ-1,1,2,2-テトラヒドロオクチルトリクロロシラン〔Tridecafluoro-1,1,2,2-tetrahydrooctyltrichlorosilane、FOTS、CF3(CF2)5(CH2)2SiCl3〕、トリデカフルオロ-1,1,2,2-テトラヒドロオクチルトリエトキシシラン〔Tridecafluoro-1,1,2,2-tetrahydrooctyltriethoxysilane、FOTES、CF3(CF2)5(CH2)2Si(OC2H5)3〕、トリデカフルオロ-1,1,2,2-テトラヒドロオクチルメチルジクロロシラン〔Tridecafluoro-1,1,2,2-tetrahydrooctylmethyldichlorosilane、FOMDS、CF3(CF2)5(CH2)2Si(CH3)Cl2〕、トリデカフルオロ-1,1,2,2-テトラヒドロオクチルジメチルクロロシラン〔Tridecafluoro-1,1,2,2-tetrahydrooctyldimethylchlorosilane、FOMMS、CF3(CF2)5(CH2)2Si(CH3)2Cl〕、ジメチルジクロロシラン〔Dimethyldichlorosilane、DDMS、(CH3)2SiCl2〕等が挙げられる。
前述のような転写用基板における親液性部分と疎液性部分は、保持部とその外周部分を含む転写用基板面の少なくとも主要部が平坦であること前提として形成することがプロセス上望ましいが、チップ部品の位置決め精度を大きく低下しない範囲で、保持部領域内にチップ部品の被保持面に接触しない微細な凹部を形成したり、保持部を外周部分よりも僅かに突出して形成したりすることもできる。
転写用基板の保持部に対するチップ部品の位置決めに用いる液体としては、表面張力が大きい水(特に、純水)が好適に使用できるが、他の無機液体や、グリセリン、アセトン、アルコール等の有機液体も使用できる。水(特に、純水)等の液体は、転写用基板に対する接合強度を調整するため、各種溶質や添加剤を例えば1%以下となるように含有することもできる。そのような溶質や添加剤としては、例えば、フッ化水素酸、硝酸、過酸化水素、アンモニア、および極性反応基を有する有機化合物が挙げられる。
チップ部品の位置決めに用いる液体は、接触法、噴霧法、滴下法等の公知の方法によって転写用基板面に供給することができる。その際、保持部の親液性部の面積に応じた適切な量の液を供給するようにすることもできるし、また、上述のような親液性部と疎液性部とが形成されているので、保持部上にチップ部品の位置決めに望ましい範囲内の量の液滴が自動的に形成され得る。
転写用基板の保持部に前記液体(液滴)を介してチップ部品を載置、位置決めした後、チップ部品をターゲット基板上に一括転写するために、転写用基板を移動したり、チップ載置面を傾斜乃至反転(以下、傾斜乃至反転する場合を含め「移動」という。)したりする場合には、移動中にチップ部品が位置ずれしないように、移動前に位置決めに用いた液体を蒸発、除去して前記保持面とチップ部品の被保持面とを直接接触させ、必要に応じて圧力や熱を加えチップ部品を前記保持部に仮接合することが望ましい。
転写用基板の保持部にチップ部品を載置、位置決めした後、転写用基板を移動せず、ターゲット基板側を移動し、そのチップ部品搭載面をチップ部品の被搭載面に載置して本接合する場合には、前述のような仮接合や本接合前の前記液体の完全な蒸散は必ずしも必要ではない。
転写用基板上の複数のチップ部品をターゲット基板上に一括転写する際、該複数のチップ部品は、ターゲット基板上に直接的に一括転写しても良いし、また、予めターゲット基板上に接合されている複数の既接合チップ部品に(すなわち、ターゲット基板上に間接的に)一括転写しても良い。
複数のチップ部品がターゲット基板上に一括転写された後、転写されたチップ部品は、ターゲット基板に直接的、又は、ターゲット基板上の既接合チップ部品に接合される。この接合は、ハンダバンプを用いた接合、アルミニウム等の金属薄膜を接合材とした表面活性化接合、樹脂接合等の公知の接合手法の1又は複数を使用して行うことができる。その際、圧力をかけたり温度を上げたりすることもできる。
この接合の際、圧力をかけたり温度を上げたりすることによって、チップ部品の転写用基板に対する接合強度も増大することがあるが、前記保持部は、前述のとおり、親液性部分と疎液性部分から構成されているので、保持部全体を親液性部としたものよりも接合強度を充分に小さくすることができる。特に、疎液性部や疎液性領域のマイクロパターンを自己組織化単分子膜で形成した場合には、接合強度の増大を防止することができる。
そのため、チップ部品の転写用基板に対する接合強度は、チップ部品とターゲット基板との接合強度やチップ部品と既接合チップ部品との接合強度などよりも充分に小さくなるように設定できるので、チップ部品を破損したりすることなく容易に転写用基板をチップ部品から剥離することができる。
以下、本発明を実施例に基づいてさらに詳細に説明するが、本発明は、これら実施例に限定されず、本発明の要旨を逸脱しない範囲で適宜設計変更、材料変更、設定調整等を行うことができることはいうまでもない。
(第1の実施例および比較例)
転写用キャリア基板(以下、「キャリア基板」という。)として、水蒸気中にてシリコンの熱酸化膜を形成したシリコンウェハを用いた。シリコン酸化膜の表面は親水性となる。さらに、酸化膜表面の親水性を向上させるため、酸素プラズマ処理を行った。続いて、このウェハ表面にフォトレジストを塗布し、フォトリソグラフィーにより、親水性に保持する部分上にフォトレジストのパターンを形成した。パターンを形成したウェハ全面に自己組織化単分子膜であるFDTS(CF3(CF2)7(CH2)2SiCl3)膜を形成した。FDTS膜を形成した表面は強い疎水性を示す。最後に、レジストパターンを溶剤により除去すると、レジストがあった部分はシリコンの酸化膜が露出するため親水性となり、それ以外の部分は疎水性となる。以上により、キャリア基板表面に親水性部分と疎水性の部分を形成した。親水性部分の純水に対する接触角は37.5°、疎水性の部分は113.2°であった。
上記の方法により、図4(a)、(b)に示すような疎水性領域に囲まれた4×5mmの親水性領域を、キャリア基板表面に形成した。図4(b)のパターンでは、親水性の周辺部に囲まれた領域内に疎水性領域を形成してある。また、4×5mm角のチップ部品の搭載面(キャリア基板に接する面)には、シリコンの酸化膜を形成しその表面に酸素プラズマ処理を行った。
キャリア基板上の親水性領域に、0.5〜2マイクロリットルの純水を滴下し、チップ部品を置いた。このとき水滴はキャリア基板の親水性部およびチップ部品の搭載面の親水性表面の間に速やかに広がり、水の表面張力により図3に示すようにチップ部品は精密に位置決めされた。図4(a)のパターンで位置決め精度として1μm以下が得られた。図4(b)のパターンとして、親水性領域外周の親水部の幅W1が1mmおよび0.5mmの場合について同様に評価を行ったところ、どちらの場合についても位置決め精度として1μm以下が得られた。以上により、疎水性領域として疎水性の自己組織化単分子膜を用いることにより、高精度の位置決めが可能であることが確認できた。
続いて、これらの手法により配置したチップ部品のキャリア基板への付着強度を、ダイシェアテストにより評価した。チップとキャリア基板の間の純水が完全に蒸発するよう、チップ配置後1時間以上保持した後、150℃にて1時間熱処理を行ったが、チップ部品の搭載精度には変化は見られなかった。付着強度は、図4(a)のパターンでは、最小20Nから最大で1000N以上と大きくばらついた。強度が大きな場合には、ダイシェアテストにおいてチップ部品の破損が見られた。そのため、ターゲット基板への一括転写後に、一部のチップの剥離が困難でキャリア基板上に残留するという不良が発生した。この様に、チップ部品のキャリア基板への付着強度が大きくばらついた原因として、4×5mmの接合部全面で欠陥なく接合が形成された場合には、加熱により付着強度が増大し、その結果付着強度が過度に大きくなるが、微小なゴミや傷などで接合欠陥が発生した場合には、付着強度は大幅に小さくなるためと考えられる。
一方、図4(b)のパターンでは、W1が1mmの場合では最小の付着強度は10N程度で図4(a)の場合より若干低下したが、最大の付着強度は50N以下とばらつきが大幅に抑制された。また、図4(b)のバターンでW1が0.5mmの場合には、最大の付着強度は40N以下となった。この様に最大の接合強度が低下した理由としては、親水性領域の中央に存在する疎水性領域では接合力がほとんど発生せず、且つ加熱によっても接合部の強度が向上しないため、この部分が起点となって剥離が発生するためと考えられる。この構造を用いてターゲット基板への一括転写を行ったところ、すべてのチップ部品を破損することなくキャリア基板から剥離し、ターゲット基板に転写することが可能であった。
以上により、キャリア基板のチップ部品搭載部である親水性領域の中央に疎水性領域を設けることにより、チップ部品の搭載精度を損なうことなくキャリア基板からの剥離を容易にすることが可能となり、チップ部品の一括転写が可能となる。
(第2の実施例)
図4(b)の第1の実施例と同様にしてシリコンウェハのキャリア基板上に親水性の周辺部を形成するとともに、該親水性の周辺部に囲まれた領域内に、図4(c)に示すような、親水性領域と疎水性領域の微細な格子状のマイクロパターンを持ち、保持部中央部が全体として疎水性を示す疎水性領域を形成した。疎水性領域のマイクロパターンはフォトリソグラフィーにより形成するため、微細なパターンが容易に形成できる。マイクロパターンの疎水性部分の幅をL2、その間のマイクロパターンの親水性部分の幅をL1とし、図4(c)のような格子状マイクロパターンを形成した。L1とL2の組み合わせとして、L1=50μmでL2=100μm、L1=10μmでL2=20μm、L1=3μmでL2=6μmとした。これらの場合においてマイクロパターンを含む表面の純水に対する接触角は76±3°であり、微細なマイクロパターンを用いることにより、接触角をコントロールすることが可能であることが確認された。純水との接触角はチップ部品とキャリア基板の付着強度に影響する。
図4(c)のチップ部品配置部(保持部)をもつキャリア基板を用いて、実施例1と同様にチップ部品の位置決め実験を行った。なお、チップ配置部周辺部の親水性領域の幅W1は0.5mmであった。このとき位置決め精度として1μm以下が得られ、高い位置決め精度が確認された。
次に、同様にダイシェアテストによる、チップ部品とキャリア基板の付着強度の評価を行った。ダイシェアテストの結果、接合強度の最小値は15N程度、最大値は80N程度と図4(b)の場合に比べ大きくなった。このことより微細なパターにより濡れ性を制御することで、キャリア基板への付着強度がコントロールできることが確認された。
本発明の製造方法によれば、チップ部品を位置ずれを起こすことなく精密にかつダメージを与えることなく効率的に組み立てることができるので、MEMSと集積回路の異種デバイスだけでなく、マイクロサイズの各種チップ部品を組み合わせた複合チップ製品の製造に広く応用することができる。
L1 チップ部品用保持部中央のマイクロパターンにおける親水性領域の幅
L2 チップ部品用保持部中央のマイクロパターンにおける疎水性領域の幅
W1 チップ部品用保持部の領域内の周辺親水性領域の幅

Claims (12)

  1. 転写用基板の複数の保持部にそれぞれ液体を介してチップ部品を載置し、該液体の表面張力を利用して位置決めし、該チップ部品をターゲット基板上に一括転写、接合し、その後、転写用基板をチップ部品から剥離するチップ部品の組立方法において、転写用基板の前記保持部に接し、該保持部を囲む外周部分を疎液性とし、該保持部の領域内の周辺部のうち、保持部の外周に沿った60%以上を親液性とし、該保持部の少なくとも一部を疎液性とすることを特徴とするチップ部品の組立方法。
  2. 保持部の周辺部は、保持部の全ての辺において外周に沿った親液性の部分が50%以上であることを特徴とする請求項1に記載のチップ部品の組立方法。
  3. 前記保持部の領域内の周辺部の全周を親液性とし、該周辺部を除く中央部を疎液性とすることを特徴とする請求項1又は2に記載のチップ部品の組立方法。
  4. 転写用基板の前記保持部周辺部の親液性領域の幅は、0.1mm以上1mm以下である請求項1〜3のいずれか1項に記載のチップ部品の組立方法。
  5. 前記保持部の中央部には、疎液性領域及び/又は親液性領域のマイクロパターンが形成され、保持部を囲む外周部分の疎液性部分及び保持部領域内の周辺部の親液性部分には、疎液性領域及び/又は親液性領域のマイクロパターンが形成されていないことを特徴とする請求項1〜4のいずれか1項に記載のチップ部品の組立方法。
  6. 上記マイクロパターンのサイズは、1μm以上100μm以下である請求項5に記載のチップ部品の組立方法。
  7. 転写用基板におけるチップ保持部の外周部の疎液性の部分及びチップ保持部の領域内に形成した疎液性領域の少なくとも一方が疎液性の自己組織化単分子膜によって形成されている請求項1〜6のいずれか1項に記載のチップ部品の組立方法。
  8. 前記液体は、純水又は1%以下の低濃度の溶質を含む水溶液である請求項1〜7のいずれか1項に記載のチップ部品の組立方法。
  9. 複数のチップ部品をターゲット基板上に一括転写する際に用いる転写用基板であって、チップ部品保持部に接し、該保持部を囲む外周部分を疎液性とし、該保持部の領域内の周辺部のうち、外周に沿った60%以上を親液性に形成し、該保持部の少なくとも一部を疎液性に形成したことを特徴とする転写用基板。
  10. 保持部の周辺部は、保持部の全ての辺において外周に沿った親液性の部分が50%以上であることを特徴とする請求項9に記載の転写用基板。
  11. 前記保持部の領域内の周辺部の全周(外周に沿った100%)が親液性とされ、該周辺部を除く中央部が疎液性とされていることを特徴とする請求項9又は10に記載の転写用基板。
  12. 前記保持部の中央部には、親液性領域及び/又は疎液性領域のマイクロパターンが形成されていることを特徴とする請求項9〜11のいずれか1項に記載の転写用基板。
JP2012054358A 2012-03-12 2012-03-12 チップ部品の組立方法 Pending JP2013187529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012054358A JP2013187529A (ja) 2012-03-12 2012-03-12 チップ部品の組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012054358A JP2013187529A (ja) 2012-03-12 2012-03-12 チップ部品の組立方法

Publications (1)

Publication Number Publication Date
JP2013187529A true JP2013187529A (ja) 2013-09-19

Family

ID=49388669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012054358A Pending JP2013187529A (ja) 2012-03-12 2012-03-12 チップ部品の組立方法

Country Status (1)

Country Link
JP (1) JP2013187529A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018189862A1 (ja) * 2017-04-13 2018-10-18 株式会社Fuji 作業機
CN108767092A (zh) * 2018-07-17 2018-11-06 佛山市国星半导体技术有限公司 一种批量转移MicroLED芯片的方法和装置
CN108780760A (zh) * 2016-03-17 2018-11-09 东京毅力科创株式会社 使用液体进行的芯片部件相对于基板的校准的方法
JP2019179805A (ja) * 2018-03-30 2019-10-17 東レエンジニアリング株式会社 チップ部品配置治具およびチップ部品配置方法
CN110752145A (zh) * 2019-10-28 2020-02-04 清华大学 基于液体毛细力和表面张力的转印方法和转印头
CN111341710A (zh) * 2020-03-12 2020-06-26 Tcl华星光电技术有限公司 Led芯片转移系统及led芯片的转移方法
JP2020136650A (ja) * 2019-02-14 2020-08-31 東レエンジニアリング株式会社 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
JPWO2019087764A1 (ja) * 2017-10-30 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
CN113506780A (zh) * 2021-06-07 2021-10-15 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780760A (zh) * 2016-03-17 2018-11-09 东京毅力科创株式会社 使用液体进行的芯片部件相对于基板的校准的方法
JPWO2017159401A1 (ja) * 2016-03-17 2018-12-27 東京エレクトロン株式会社 液体を用いて基板に対するチップ部品のアライメントを行う方法
JPWO2018189862A1 (ja) * 2017-04-13 2019-11-21 株式会社Fuji 作業機
WO2018189862A1 (ja) * 2017-04-13 2018-10-18 株式会社Fuji 作業機
JPWO2019087764A1 (ja) * 2017-10-30 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
JP7293123B2 (ja) 2017-10-30 2023-06-19 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
JP2019179805A (ja) * 2018-03-30 2019-10-17 東レエンジニアリング株式会社 チップ部品配置治具およびチップ部品配置方法
JP7091112B2 (ja) 2018-03-30 2022-06-27 東レエンジニアリング株式会社 チップ部品配置治具およびチップ部品配置方法
CN108767092A (zh) * 2018-07-17 2018-11-06 佛山市国星半导体技术有限公司 一种批量转移MicroLED芯片的方法和装置
CN108767092B (zh) * 2018-07-17 2024-05-31 佛山市国星半导体技术有限公司 一种批量转移MicroLED芯片的方法和装置
JP2020136650A (ja) * 2019-02-14 2020-08-31 東レエンジニアリング株式会社 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
WO2020196225A1 (ja) * 2019-02-14 2020-10-01 東レエンジニアリング株式会社 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
JP7208847B2 (ja) 2019-02-14 2023-01-19 東レエンジニアリング株式会社 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
CN110752145B (zh) * 2019-10-28 2022-03-01 清华大学 基于液体毛细力和表面张力的转印方法和转印头
CN110752145A (zh) * 2019-10-28 2020-02-04 清华大学 基于液体毛细力和表面张力的转印方法和转印头
CN111341710A (zh) * 2020-03-12 2020-06-26 Tcl华星光电技术有限公司 Led芯片转移系统及led芯片的转移方法
CN113506780A (zh) * 2021-06-07 2021-10-15 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Similar Documents

Publication Publication Date Title
JP2013187529A (ja) チップ部品の組立方法
JP5007127B2 (ja) 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP2024504035A (ja) 直接接合構造体
US20060030074A1 (en) Method for connecting substrate and composite element
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
JP4620939B2 (ja) 複合素子の製造方法
US11121117B2 (en) Method for self-assembling microelectronic components
JP2009177034A (ja) 半導体パッケージの製造方法
TWI458058B (zh) 晶片封裝體及其形成方法
US9046666B2 (en) Optical module and method for fabricating optical module
US8749068B2 (en) Mounting method and mounting device
US10359609B2 (en) Spacer wafer for wafer-level camera and method for manufacturing same
US7585423B2 (en) Liquid discharge head and producing method therefor
JP6335568B2 (ja) 水平安定化を用いた毛管自己アセンブリのための支持体、その製造方法、およびその使用
US9007686B2 (en) Diffractive element with a high degree of wavefront flatness
TW202335242A (zh) 光電器件的轉移方法
US9000588B2 (en) Method for self-assembly of substrates and devices obtained thereof
US20070068620A1 (en) System and method for transferring structured material to a substrate
CN107078075A (zh) 用于对产品衬底进行涂层的方法和装置
TWI708313B (zh) 使用液體對基板進行晶片零件之對準之方法
KR101179320B1 (ko) 잉크젯 헤드의 제조 방법
TW202406069A (zh) 實施高精密度異質整合晶片的方法
US20230317753A1 (en) Methods Of Forming Optical Modules
JP6098371B2 (ja) 回路の製造方法
JP2005142300A (ja) 半導体装置および半導体装置の製造方法