CN113506780A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN113506780A
CN113506780A CN202110633713.1A CN202110633713A CN113506780A CN 113506780 A CN113506780 A CN 113506780A CN 202110633713 A CN202110633713 A CN 202110633713A CN 113506780 A CN113506780 A CN 113506780A
Authority
CN
China
Prior art keywords
layer
substrate
hydrophilic
chip
structural layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110633713.1A
Other languages
English (en)
Other versions
CN113506780B (zh
Inventor
吕文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110633713.1A priority Critical patent/CN113506780B/zh
Publication of CN113506780A publication Critical patent/CN113506780A/zh
Application granted granted Critical
Publication of CN113506780B publication Critical patent/CN113506780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本公开提供了半导体封装装置及其制造方法,通过设计半导体封装装置包括:第一基板,具有第一表面、与第一表面相对的第二表面及贯穿第一基板的容纳腔体,容纳腔体位于第二表面的底面设置有第一亲水结构层,第一亲水结构层的第一端靠近容纳腔体的第一侧面;芯片,设置于容纳腔体内,芯片非主动面设置有第二亲水结构层,芯片通过第一侧面的至少部分接触第一基板,第二亲水结构层贴合第一亲水结构层,第一亲水结构层的宽度大于第二亲水结构层的宽度的一半且小于第二亲水结构层的宽度,可在制程中将第二亲水结构层以水润湿,通过第一亲水结构层与第二亲水结构层之间水的表面张力拉动芯片,以使芯片准确定位。

Description

半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装技术领域,具体涉及半导体封装装置及其制造方法。
背景技术
随着封装技术的演进,各式各样的封装装置亦推陈出新,随着整体尺寸的越来越小,集成的功能组件也越来越多。
现行内埋芯片的制程精度通常需要依赖芯片贴片制程(Pick&Place)时贴片机的精度,若芯片发生偏移,将影响到后续线路或其他制程的良品率。
除了改良贴片机的机械性能外,如何通过其他手段对芯片进行校正对位,是目前亟待解决的技术问题。
发明内容
第一方面,本公开提供了一种半导体封装装置,包括:
第一基板,具有第一表面、与所述第一表面相对的第二表面及贯穿所述第一基板的容纳腔体,所述容纳腔体位于所述第二表面的底面设置有第一亲水结构层,所述第一亲水结构层的第一端靠近所述容纳腔体的第一侧面;
芯片,设置于所述容纳腔体内,所述芯片非主动面设置有第二亲水结构层,所述芯片通过所述第一侧面的至少部分接触所述第一基板,所述第二亲水结构层贴合所述第一亲水结构层,所述第一亲水结构层的宽度大于所述第二亲水结构层的宽度的一半且小于所述第二亲水结构层的宽度。
在一些可选的实施方式中,所述第一基板的厚度大于所述芯片的厚度。
在一些可选的实施方式中,所述第一亲水结构层包括金属层和设置于所述金属层上的第一亲水层,所述第一亲水层在所述金属层与所述芯片之间。
在一些可选的实施方式中,所述第二亲水结构层包括设置于所述非主动面的隔离层和设置于所述隔离层上的第二亲水层。
在一些可选的实施方式中,所述第一基板还包括导通孔,所述第一表面通过所述导通孔电连接所述第二表面。
在一些可选的实施方式中,所述装置还包括:
第二基板,设置于所述第一表面,所述第二基板与所述第一表面及所述芯片电连接。
在一些可选的实施方式中,所述装置还包括:
粘合层,设置于所述第二基板和所述第一基板之间。
在一些可选的实施方式中,所述粘合层还设置于所述容纳腔体内,所述粘合层包覆所述芯片。
在一些可选的实施方式中,所述装置还包括:
第三基板,设置于所述第二表面,且与所述第二表面电连接。
在一些可选的实施方式中,所述第二基板和/或所述第三基板为重布线层。
在一些可选的实施方式中,所述容纳腔体具有与所述第一侧面相邻的第二侧面,所述第一亲水结构层与第一端相邻的第二端靠近所述第二侧面,所述芯片通过所述第二侧面的至少部分接触所述第一基板。
在一些可选的实施方式中,所述容纳腔体在所述第一侧面与所述第二侧面相邻处具有凸起。
在一些可选的实施方式中,所述容纳腔体在所述第一侧面和/或所述第二侧面上具有凹槽。
在一些可选的实施方式中,所述容纳腔体垂直贯穿所述第一基板。
第二方面,本公开提供了一种制造半导体封装装置的方法,包括:
提供基板,在基板上开设容纳腔体,以形成第一基板,所述第一基板具有相对的第一表面和第二表面;
提供第一载板,第一载板上设置有对应所述第一基板的线路层,所述线路层包括金属层;
将所述第一基板设置于所述第一载板上;
形成穿过所述第一表面和所述第二表面的导通孔,以使所述第一表面通过所述导通孔电连接所述第二表面;
在所述金属层上设置第一亲水层,以形成第一亲水结构层;
提供芯片,所述芯片非主动面设置有第二亲水结构层,所述第一亲水结构层的宽度大于所述第二亲水结构层的宽度的一半并小于所述第二亲水结构层的宽度;
以水润湿所述第二亲水结构层,将所述芯片非主动面朝向所述第一亲水结构层放置于所述容纳腔体,通过所述第一亲水结构层与所述第二亲水结构层之间水的表面张力拉动所述芯片,以使所述芯片通过所述第一侧面的至少部分接触所述第一基板;
加热去除水,以使所述第二亲水结构层贴合所述第一亲水结构层。
在一些可选的实施方式中,上述方法还包括:
提供第二载板,所述第二载板上设置有粘合层;
将所述粘合层设置于所述第一基板上,移除所述第二载板。
在一些可选的实施方式中,上述方法还包括:
在所述粘合层上形成第二基板,所述第二基板与所述芯片电连接。
为解决现有内埋芯片的制程中芯片偏移校正的问题,本公开提供的半导体分装装置及其制造方法,通过在贯穿第一基板相对的第一表面和第二表面之间的容纳腔体底面设置第一亲水结构层,第一亲水结构层的第一端靠近容纳腔体的第一侧面,在芯片的非主动面设置第二亲水结构层,第一亲水结构层的宽度大于第二亲水结构层的宽度的一半且小于第二亲水结构层的宽度,在贴片的制程中,用水将第二亲水结构层润湿后,将芯片通过非主动面朝向第一亲水结构层放置于容纳腔体,第一亲水结构层与第二亲水结构层之间水的表面张力能够拉动芯片,以使芯片通过容纳腔体第一侧面的至少部分解除第一基板,进而实现对芯片位置的校正。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本公开的其它特征、目的和优点将会变得更明显:
图1A-1I是根据本公开的半导体封装装置的不同实施例的纵向截面结构示意图;
图1J是图1B中虚线部分在一些实施例中的局部水平截面结构示意图;
图1K是根据本公开的半导体封装装置100b对应的各主要结构的尺寸标记示意图;
图2A-2E、2G-2J是根据本公开的一个实施例在各个阶段制造的半导体封装装置的截面图;
图2F是图2E中虚线部分的局部力学分析示意图。
符号说明:11-第一基板;111-第一表面;112-第二表面;113-容纳腔体;114-导通孔;12-芯片;121-主动面;122-非主动面;13-第二基板;14-第三基板;15-粘合层;16-第一阻焊层;17-第二阻焊层;21-第一亲水结构层;211-金属层;212,-第一亲水层;22-第二亲水结构层;221-隔离层;222-第二亲水层;31-第一载板;32-第二载板;33-焊球;34-金属凸块;35-水;36-压接头;37-冲孔器;U-封装装置长度和/或宽度;Dt-第二基板介电层厚度;pt-第一基板上介电层厚度;At-第一基板下介电厚度;h-容纳腔体高度;L-第一亲水结构层宽度;s-芯片宽度;c-容纳腔体宽度;g-从芯片边缘到容纳腔体侧面的间隙;f-第一亲水层或第二亲水层厚度;t-芯片厚度;Tot-;θ-液面接触角;T-水的表面张力;Tn-T的法向分量;Tt-T的切向分量。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外,为了便于描述,附图中仅示出了与有关发明相关的部分。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本公开可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本公开所能产生的功效及所能达成的目的下,均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本公开可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,应当也视为本公开可实施的范畴。
还需要说明的是,本公开的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,而水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。
参考图1A,图1A为本公开的半导体封装装置一个实施例的纵向截面结构示意图。
如图1A所示,半导体封装装置100a可包括:第一基板11和芯片12。其中:
第一基板11,具有第一表面111、与第一表面111相对的第二表面112及贯穿第一基板11的容纳腔体113,容纳腔体113位于第二表面112的底面设置有第一亲水结构层21,第一亲水结构层21的第一端靠近容纳腔体113的第一侧面。
第一基板11可以是由导电材料和介电材料(Dielectric)组成的基板。这里,介电材料可包括有机物和/或无机物,其中有机物例如可以是:聚酰胺纤维(Polyamide,PA)、聚酰亚胺(Polyimide,PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylenebenzobisoxazole,PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg,预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等,而无机物例如可以是硅(Si),玻璃(glass),陶瓷(ceramic),氧化硅,氮化硅,氧化钽等。导电材料可包括种子层和金属层。这里,种子层例如可以是钛(Ti),钨(W),镍(Ni)等,而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
第一基板11还可包括导通孔114,第一表面111通过导通孔114电连接第二表面112。这里,导通孔114可以是通孔、埋孔或盲孔,且通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料,这里,金属例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
芯片12,设置于容纳腔体113内,芯片12非主动面122设置有第二亲水结构层22,芯片12通过第一侧面的至少部分接触第一基板11,第二亲水结构层22贴合第一亲水结构层21,第一亲水结构层21的宽度大于第二亲水结构层22的宽度的一半且小于第二亲水结构层22的宽度。
可以理解的是,容纳腔体113的宽度大于芯片12的宽度。
第一基板11的厚度可大于芯片12的厚度,则容纳腔体113的高度大于芯片12的厚度。以使芯片12的主动面121在第一表面111与第二表面112之间,避免因芯片12的主动面121经第一表面111在第一基板11凸出对后续制程造成影响。
本公开中对于芯片12的类型不做具体限定,芯片12例如可包括晶粒(die)、ASIC(Application Specific Integrated Circuit,专用集成电路)芯片或HBM(HighBandwidth Memory,高带宽存储器)芯片等。
第一亲水结构层21可包括金属层211和设置于金属层211上的第一亲水层212,第一亲水层212在金属层211与芯片12之间。金属层211可包括金属材料。第一亲水层212可包括亲水材料,本公开对于亲水材料不做具体限定,亲水材料例如可以是:金属氧化物,如氧化铜、氧化铁、氧化铝、氧化镍等;天然的亲水性高分子材料,如多醣类(例如:纤维素、淀粉、透明质酸、海藻酸、几丁聚醣等)和多胜肽类(例如:胶原蛋白、聚L-离氨酸、聚L-谷胺酸等);合成的亲水性高分子材料,如丙烯酸及它的衍生物,如:聚丙烯酸、聚甲基丙烯酸、聚丙烯酰胺、聚己内酯(Polycaprolactone,PCL)、聚对位乙烯基酚(Poly-p-vinylphenol,PVPh)、聚乙烯醇(polyvinyl alcohol,PVA)、聚二甲基硅氧烷(Polydimethylsiloxane,PDMS)、SU8环氧树脂、聚4-乙烯吡啶(poly-4-vinylpyridine,P4VP)与聚氨酯(polyurethane,PU)等。
第二亲水结构层22可包括设置于非主动面122的隔离层221和设置于隔离层221上的第二亲水层222。隔离层221用于让第二亲水结构层22附着在芯片12的非主动面122上。由于亲水材料不易直接粘粘在芯片12上,因此通过在芯片12的非主动面122上设置隔离层221,隔离层221上可附着亲水材料,因此在隔离层221上设置第二亲水层222,以形成第二亲水结构层22。隔离层可包括金属层或金属氧化物。第二亲水层222可包括亲水材料,第二亲水层222的亲水材料可以与第一亲水层212的亲水材料相同或不同,可根据实际制程工艺需要进行选择。
本公开提供的上述实施例的半导体封装装置100a可以实现的技术效果包括但不限于:(1)通过在芯片贴装制程中将第二亲水结构层22以水润湿,通过第一亲水结构层21与第二亲水结构层22之间水的表面张力拉动芯片12,以使芯片12准确定位,实现芯片12的位置校准;(2)由于芯片12是由水的表面张力拉动,在芯片贴装过程中摆放芯片12允许较大的公差(大于0.5mm);(3)容纳腔体113将第一基板11的介电材质截断,因此可以避免第一基板11的连续应力传导,降低了半导体封装装置的应力积累导致破裂的风险。
在一些可选的实施方式中,容纳腔体113可垂直贯穿第一基板11。可以理解的是,垂直贯穿第一基板11的容纳腔体113的第一侧面垂直于位于容纳腔体113第二表面112的底面,能够对应芯片12的非主动面122及芯片12第一基板11接触的侧面形成的直角,进而能够准确限定芯片12的位置。
继续参考图1B,图1B所示的半导体封装装置100b类似于图1A中所示的半导体封装装置100a,不同之处在于,半导体封装装置100b中还包括:第二基板13和粘合层15。其中:
第二基板13,设置于第一表面111,第二基板13与芯片12电连接。
第二基板13可以是由导电材料和介电材料(Dielectric)组成的基板。
粘合层15,设置于第二基板13和第一基板11之间。
粘合层15可以包括液态和/或薄膜有机机物,例如:非导电胶(Non-conductivePlastic,NCP),非导电薄膜(Non-conductive Film,NCF),异方性导电膜(anisotropicconductiveadhesive film,ACF),异方性导电胶(anisotropic conductiveadhesiveplastic,ACP),PI,Epoxy,树脂(resin),PP,ABF,粘合剂(glue)等。这里只是对粘合层15材质的举例说明,而非具体限定。
在一些可选的实施方式中,粘合层15还可设置于容纳腔体113内,粘合层15包覆芯片12。这样,容纳腔体113可以增加第一基板11与粘合层15的接触面积,起到增强固定的作用,并且,粘合层15固化后可对芯片12的位置起到限定作用。
在一些可选的实施方式中,第二基板13可以是由导电迹线和介电材料(Dielectric)组成的重布线层(RDL,Re-Distribution Layer)。需要说明的是,制程上可以采用当前已知或未来开发的重布线层形成技术,本申请对此不做具体限定,例如可采用包括但不限于光刻、电镀(plating),化学镀(Electroless plating)等形成重布线层。这里,介电材料可包括有机物和/或无机物,其中有机物例如可以是:聚酰胺纤维(Polyamide,PA)、聚酰亚胺(Polyimide,PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole,PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg,预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等,而无机物例如可以是硅(Si),玻璃(glass),陶瓷(ceramic),氧化硅,氮化硅,氧化钽等。导电材料可包括种子层和金属层。这里,种子层例如可以是钛(Ti),钨(W),镍(Ni)等,而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
继续参考图1C,图1C所示的半导体封装装置100c类似于图1B中所示的半导体封装装置100b,不同之处在于,半导体封装装置100c中还包括:第三基板14。其中:
第三基板14,设置于第二表面112。
第三基板14可以是由导电材料和介电材料(Dielectric)组成的基板。
在一些可选的实施方式中,如图1C所示,第三基板14可以是由导电迹线和介电材料(Dielectric)组成的重布线层。
继续参考图1D,图1D所示的半导体封装装置100d类似于图1B中所示的半导体封装装置100b,不同之处在于,第一亲水结构层21与容纳腔113的侧面不发生接触,第二亲水结构层22的中心与容纳腔113第一侧面的距离大于第一亲水结构层21的中心与容纳腔113第一侧面的距离。
继续参考图1E,图1E所示的半导体封装装置100e类似于图1B中所示的半导体封装装置100b,不同之处在于,第一亲水结构层21的第一亲水层212经容纳腔113的第一侧面向第一基板11延伸,这是由于制程工艺产生的结果,对第一亲水结构层21的效果不产生影响。
继续参考图1F,图1F所示的半导体封装装置100f类似于图1B中所示的半导体封装装置100b,不同之处在于,半导体封装装置100f中还包括:焊球(Solder ball)33。
焊球33设置于第二表面112。第二表面112可以通过焊球33实现与外界的电连接。
继续参考图1G,图1G所示的半导体封装装置100g类似于图1B中所示的半导体封装装置100b,不同之处在于,半导体封装装置100g中还包括:金属凸块(bump)34。
金属凸块34设置于第二表面112。第二表面112可以通过金属凸块34实现与外界的电连接。
继续参考图1H,图1H所示的半导体封装装置100h类似于图1B中所示的半导体封装装置100b,不同之处在于,半导体封装装置100h中,容纳槽113开设于第一基板11的边缘,容纳槽113第一侧面与第一基板11抵接,容纳槽113与第一侧面相对的侧面则不与第一基板11抵接。本公开中对于容纳槽113在第一基板11上具体的开设位置并未限定,这里只是举例说明,容纳槽113可以开设于第一基板11的边缘,也可以开设于第一基板11的内部,容纳槽113能够容纳芯片12即可。
继续参考图1I,图1I所示的半导体封装装置100i类似于图1B中所示的半导体封装装置100b,不同之处在于,半导体封装装置100i中包括:两个芯片12及对应的两组第一亲水结构层21和第二亲水结构层22。
两个芯片12对称设置于容纳腔113内的两侧并分别至少部分抵接第一基板11,对应的两组第一亲水结构层21和第二亲水结构层22分别对应贴合。
继续参考图1J,图1J示出了本公开图1B中虚线部分在一些实施例中的局部水平截面结构示意图,如图1J中(a)、(b)和(c)所示:
容纳腔体113具有与第一侧面相邻的第二侧面,第一亲水结构层21与第一端相邻的第二端靠近第二侧面,芯片12通过第二侧面的至少部分接触第一基板11。通过芯片12经过容纳腔体113第一侧面和第二侧面,与第一基板11的两处接触,能够在水平方向限制芯片12的位置,起到固定芯片12位置的作用。
容纳腔体113在第一侧面与第二侧面相邻处具有凸起。本公开中对于容纳腔体113的凸起具体形状不做限定,例如图1J中(a)、(b)和(c)所示,凸起可以包括例如方形凸起、尖角凸起、圆形凸起。在制程中,粘合层15设置于容纳腔体13中时,粘合层15至少部分设置于凸起中,凸起可增加粘合层15与容纳腔体13的接触面积,增加粘合层15与第一基板11的粘合度。
容纳腔体113在第一侧面和/或第二侧面上具有凹槽。本公开中对于例如图1J中(a)、(b)和(c)所示,凹槽可以包括例如方形、半圆形或梯形等,实际制程中,凹槽也可以是其它几何形状。可以理解的是,第一基板11上具有对应容纳腔体113凹槽的凸起,芯片12可通过容纳腔体113第一侧面和/或第二侧面上的凹槽至少部分接触第一基板11,以在水平方向限制芯片12的位置,起到固定芯片12位置的作用。
继续参考图1K,图1K示出了根据本公开一个实施例的半导体封装装置100b中各主要结构的尺寸标记,U为封装装置长度和/或宽度,Dt为第二基板介电层厚度,pt为第一基板上介电层厚度,At为第一基板下介电厚度,h为容纳腔体高度,L为第一亲水结构层宽度,s为芯片宽度,c为容纳腔体宽度,g为从芯片边缘到容纳腔体侧面的间隙,f为第一亲水层或第二亲水层厚度,t为芯片厚度。从图中可看出:
c>s,h>t,2·L>c,g=c–s。
可选地,上述各尺寸可如下:10mm≤U≤100mm,0.5mm≤L≤40mm,0.1um≤f≤3um,1mm≤s≤50mm,50um≤t≤700um,2um≤g≤20um,0.3≤s/c≤1,0.3≤t/h≤1,100um≤pt≤500um,3um≤Dt≤20um,0.1≤半导体封装装置100k的I/O(Input-Output,输入-输出)数≤20。
下面参考图2A至2J,图2A、2B、2C、2D、2E、2G、2H、2I和2J是根据本公开的一个实施例在各个阶段制造的半导体封装装置200a、200b、200c、200d、200e、200g、200h、200i和200j的纵向截面结构示意图。
参考图2A,提供基板,在基板上开设容纳腔体13,以形成第一基板11。
这里,可以采用例如机械钻孔、光刻、打孔或类似技术在基板上开设容纳腔体13。如图2A所示,本公开的一些实施例中,可采用冲孔器(puncher)37在基板上冲压形成容纳腔体13。
参考图2B,提供第一载板31,在第一载板31上对应第一基板11的第二表面112形成线路层,线路层包括金属层211。
将第一基板11第二表面112对应设置于第一载板31上。
在第一基板11的第一表面111形成线路层,形成穿过第一表面111和第二表面112的导通孔114,以使第一表面111的线路层通过导通孔114电连接第二表面112。
参考图2C,在金属层211上设置第一亲水层212,以形成第一亲水结构层21。
这里,可以采用喷涂包括亲水材料的亲水膜滴,在金属层211上形成第一亲水层212。
参考图2D,提供芯片12,在芯片12非主动面依次设置隔离层221和第二亲水层222,以形成第二亲水结构层22,第一亲水结构层21的宽度大于第二亲水结构层22的宽度的一半且小于第二亲水结构层22的宽度。
以水35湿润第二亲水结构层22,将芯片22非主动面朝向第一亲水结构层21放置于容纳腔体113。如图2D所示,本公开的一些实施例中,采用压接头36夹持芯片12主动面121,将芯片12非主动面朝向第一亲水结构层21放置于容纳腔体113。
需要注意的是,为避免水35挥发速度过快影响制程,图2D所示的制程应在室温环境下进行,本公开对于室温不做具体限定,例如20至30摄氏度之间。
参考图2E,通过第一亲水结构层21与第二亲水结构层22之间水35的表面张力拉动芯片12,以使芯片12通过容纳腔体113第一侧面的至少部分接触第一基板11。
图2F示出了图2E的虚线部分局部力学分析。如图2F所示,水35的表面张力T的法相分量Tn使液体浮力与芯片12重量平衡,T的切向分量Tt拉动芯片12对准容纳腔体113的第一侧面,以使芯片12通过容纳腔体113第一侧面的至少部分接触第一基板11。
参考图2G,加热制程,使水35蒸发,以去除水35。
以使第二亲水结构层22贴合第一亲水结构层21。
芯片112通过容纳腔体113的第一侧面的至少部分解除第一基板11,第二亲水结构层22贴合第一亲水结构层21。
参考图2H,提供第二载板32,第二载板32上设置有粘合层15。
通过热固型树脂的半聚合半硬化状态(B-Stage)制程,将粘合层15设置于第一基板11上,以使粘合层15设置于容纳腔体113内并包覆芯片12。
参考图2I,移除第二载板32。
在粘合层15上形成第二基板13,第二基板13与芯片12电连接。
参考图2J,将半导体封装装置200i翻转后移除第一载板31。
在第二表面112上设置第二阻焊层17后翻转,在第二基板13上设置第一阻焊层(Solder mask)16,以形成半导体封装装置200j。
这里,可以采用例如印刷(printing),层压(lamination),灌注(potting),涂覆(coating)或类似技术将第一阻焊层16和第二阻焊层17对应设置到第二基板13上和第二表面112下。
本公开的提供的制造半导体封装装置的方法能够实现与前述半导体封装装置类似的技术效果,这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开,但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法,但应理解,可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装装置,包括:
第一基板,具有第一表面、与所述第一表面相对的第二表面及贯穿所述第一基板的容纳腔体,所述容纳腔体位于所述第二表面的底面设置有第一亲水结构层,所述第一亲水结构层的第一端靠近所述容纳腔体的第一侧面;
芯片,设置于所述容纳腔体内,所述芯片非主动面设置有第二亲水结构层,所述芯片通过所述第一侧面的至少部分接触所述第一基板,所述第二亲水结构层贴合所述第一亲水结构层,所述第一亲水结构层的宽度大于所述第二亲水结构层的宽度的一半且小于所述第二亲水结构层的宽度。
2.根据权利要求1所述的装置,其中,所述第一亲水结构层包括金属层和设置于所述金属层上的第一亲水层,所述第一亲水层在所述金属层与所述芯片之间。
3.根据权利要求1所述的装置,其中,所述第二亲水结构层包括设置于所述非主动面的隔离层和设置于所述隔离层上的第二亲水层。
4.根据权利要求1所述的装置,其中,所述第一基板还包括导通孔,所述第一表面通过所述导通孔电连接所述第二表面。
5.根据权利要求1所述的装置,其中,所述装置还包括:
第二基板,设置于所述第一表面,所述第二基板与所述第一表面及所述芯片电连接;
粘合层,设置于所述第二基板和所述第一基板之间。
6.根据权利要求5所述的装置,其中,所述粘合层还设置于所述容纳腔体内,所述粘合层包覆所述芯片。
7.根据权利要求1所述的装置,其中,所述容纳腔体具有与所述第一侧面相邻的第二侧面,所述第一亲水结构层与第一端相邻的第二端靠近所述第二侧面,所述芯片通过所述第二侧面的至少部分接触所述第一基板。
8.一种制造半导体封装装置的方法,包括:
提供基板,在基板上开设容纳腔体,以形成第一基板,所述第一基板具有相对的第一表面和第二表面;
提供第一载板,第一载板上设置有对应所述第一基板的线路层,所述线路层包括金属层;
将所述第一基板设置于所述第一载板上;
形成穿过所述第一表面和所述第二表面的导通孔,以使所述第一表面通过所述导通孔电连接所述第二表面;
在所述金属层上设置第一亲水层,以形成第一亲水结构层;
提供芯片,所述芯片非主动面设置有第二亲水结构层,所述第一亲水结构层的宽度大于所述第二亲水结构层的宽度的一半并小于所述第二亲水结构层的宽度;
以水润湿所述第二亲水结构层,将所述芯片非主动面朝向所述第一亲水结构层放置于所述容纳腔体,通过所述第一亲水结构层与所述第二亲水结构层之间水的表面张力拉动所述芯片,以使所述芯片通过所述第一侧面的至少部分接触所述第一基板;
加热去除水,以使所述第二亲水结构层贴合所述第一亲水结构层。
9.根据权利要求8所述的方法,所述方法还包括:
提供第二载板,所述第二载板上设置有粘合层;
将所述粘合层设置于所述第一基板上,移除所述第二载板。
10.根据权利要求9所述的方法,所述方法还包括:
在所述粘合层上形成第二基板,所述第二基板与所述芯片电连接。
CN202110633713.1A 2021-06-07 2021-06-07 半导体封装装置及其制造方法 Active CN113506780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110633713.1A CN113506780B (zh) 2021-06-07 2021-06-07 半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110633713.1A CN113506780B (zh) 2021-06-07 2021-06-07 半导体封装装置及其制造方法

Publications (2)

Publication Number Publication Date
CN113506780A true CN113506780A (zh) 2021-10-15
CN113506780B CN113506780B (zh) 2024-09-06

Family

ID=78009243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110633713.1A Active CN113506780B (zh) 2021-06-07 2021-06-07 半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN113506780B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116844969A (zh) * 2023-07-04 2023-10-03 江苏中科智芯集成科技有限公司 芯片贴装定位方法和扇出型封装工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1545727A (zh) * 2001-09-05 2004-11-10 ��ʽ���������Ƽ� 半导体器件及其制造方法和无线通信装置
US20050122698A1 (en) * 2002-06-27 2005-06-09 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
JP2013140902A (ja) * 2012-01-06 2013-07-18 Enrei Yu 半導体パッケージ及びその製造方法
JP2013187529A (ja) * 2012-03-12 2013-09-19 National Institute Of Advanced Industrial & Technology チップ部品の組立方法
US20130256911A1 (en) * 2010-12-21 2013-10-03 Korea Institute Of Machinery & Materials Semiconductor chip stack package and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1545727A (zh) * 2001-09-05 2004-11-10 ��ʽ���������Ƽ� 半导体器件及其制造方法和无线通信装置
US20050122698A1 (en) * 2002-06-27 2005-06-09 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US20130256911A1 (en) * 2010-12-21 2013-10-03 Korea Institute Of Machinery & Materials Semiconductor chip stack package and manufacturing method thereof
JP2013140902A (ja) * 2012-01-06 2013-07-18 Enrei Yu 半導体パッケージ及びその製造方法
JP2013187529A (ja) * 2012-03-12 2013-09-19 National Institute Of Advanced Industrial & Technology チップ部品の組立方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116844969A (zh) * 2023-07-04 2023-10-03 江苏中科智芯集成科技有限公司 芯片贴装定位方法和扇出型封装工艺

Also Published As

Publication number Publication date
CN113506780B (zh) 2024-09-06

Similar Documents

Publication Publication Date Title
CN210006732U (zh) 芯片封装结构
US8563358B2 (en) Method of producing a chip package, and chip package
KR101096614B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
KR100663393B1 (ko) 반도체패키지 및 그 제조방법
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US20090160053A1 (en) Method of manufacturing a semiconducotor device
US8338231B2 (en) Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
US9420695B2 (en) Semiconductor package structure and semiconductor process
US7867878B2 (en) Stacked semiconductor chips
US20080023819A1 (en) Package structure having semiconductor chip embedded therein and method for fabricating the same
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US9721799B2 (en) Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
TW201924008A (zh) 半導體裝置和其製造方法
KR20130141387A (ko) 집적 회로 패키지 및 그 제조 방법
CN113506780B (zh) 半导体封装装置及其制造方法
CN101471269A (zh) 半导体器件的制造方法
KR101374146B1 (ko) 반도체 패키지 제조 방법
CN111668116B (zh) 半导体封装方法
US20230017445A1 (en) Scalable Extreme Large Size Substrate Integration
CN111048425A (zh) 一种芯片扇出封装方法
CN113823607A (zh) 半导体封装装置及其制造方法
CN113725173A (zh) 半导体封装装置及其制造方法
CN113035830A (zh) 半导体结构及其制造方法
CN217467261U (zh) 封装件
CN113594120A (zh) 半导体封装装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant