JP2013140902A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2013140902A
JP2013140902A JP2012000899A JP2012000899A JP2013140902A JP 2013140902 A JP2013140902 A JP 2013140902A JP 2012000899 A JP2012000899 A JP 2012000899A JP 2012000899 A JP2012000899 A JP 2012000899A JP 2013140902 A JP2013140902 A JP 2013140902A
Authority
JP
Japan
Prior art keywords
layer
forming
metal
circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012000899A
Other languages
English (en)
Inventor
Enrei Yu
宛伶 兪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2012000899A priority Critical patent/JP2013140902A/ja
Publication of JP2013140902A publication Critical patent/JP2013140902A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＵＢＭが必要ない上、品質の高い半導体パッケージ及びその製造方法を提供する
【解決手段】半導体ダイ１０がスペーサ内に設けられて封止が行われる。半導体ダイ１０上には、接続パッド１２、第１の金属層１８、絶縁層２０、回路層２８、接続ピンベース４０、導通孔２２及び金属バンプ５０からなる構造が形成される。回路層２８は、単層又は多層であり、接続パッド１２と外部接続ピンとを電気的に接続する。また、製造過程中、位置決め機構２４によって位置決めが行われることにより、従来技術における、熱膨張及び熱収縮によって変位し、位置決め誤差が発生する問題を解決することができ、導通孔２２と接続パッド１２との位置合わせの精度を大幅に高め、接続パッド１２と外部接続ピンとを電気的に接続する信頼性を高めることができる。
【選択図】図２

Description

本発明は、半導体パッケージ及びその製造方法に関し、特に、バンプ下地金属（以下「ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）」という）が必要ないことにより、コストを大幅に削減することができる上、ウェハーを分割する前に導通孔が形成され、位置決め機構が設けられることにより、位置決め誤差を低減することができる半導体パッケージ及びその製造方法に関する。
従来の半導体パッケージ技術においては、金属バンプにより、半導体ダイの接続パッドと搭載板又はリードフレームとの間が電気的に接続される。また、従来技術においては、金属バンプと半導体ダイの接続パッドとの間に、予め、ＵＢＭを形成する必要がある。
一般に、ＵＢＭは、粘着層、バリア層及び接合層を含み、接続パッド上に順番に積層される。また、バンプは、使用材料に基づき、はんだバンプ、金バンプ、銅柱バンプ及び合金バンプに分類される。
従来技術として、特許文献１において半導体装置のはんだバンプ（ｓｏｌｄｅｒ ｂｕｍｐ）形成方法が開示されている。本方法は、ウェハー（ｗａｆｅｒ）のみに適用される。また、マイクロリソグラフィー（ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ）の製造工程において、半導体ウェハーの前処理を行う際に予め形成された位置決め点が使用される。その後、ＵＢＭが応用されて電流が導通され、金属バンプが形成される。
また、他の従来技術においては、種々の理由により、ウェハー、電気めっき金属バンプ又は接続回路が使用されない。本方式においては、まず、ウェハーが半導体ダイ（ｄｉｅ）に分割され、単一のダイの能動面が粘着シート上に固定される。その後、樹脂充填又は熱圧着によって背面が固定される。次に、レーザ又は他の方法によって樹脂板上に盲穴が形成されることにより、半導体ダイの接続パッドを露出させる。次に、イオンスパッタリング又は化学蒸着によって金属層が形成される（特許文献２及び特許文献３を参照）。或いは、化学めっきによって金属層が形成される（特許文献３を参照）。或いは、金属箔が樹脂シートに粘着された後、化学めっきにより、盲穴内に金属膜が形成される（特許文献４を参照）。その後、一般のプリント基板の製造工程により、接続パッドと外部接続ピンとの接続が行われる。
上述の従来技術においては、何れも、まず、コア板上に参考点及び孔が形成され、その後、半導体ダイが参考点に基づいて位置決めされる。次に、樹脂充填又は熱圧着によって固定される上、導通孔が形成されて半導体ダイの接続パッドを露出させる。しかし、樹脂充填又は熱圧着による固定作業は、高温高圧下で行われる上、ダイ、粘着シート及びコア板材料の熱膨張係数は、何れも異なるため、樹脂充填又は熱圧着による固定を行う前にすでに位置決めされているダイは、材料の熱膨張及び熱収縮によって変位する。その後、コア板の位置決め点に基づいて位置決めされ、接続パッドを露出させる導通孔が形成される。このため、導通孔と接続パッドとの位置合わせの難度が高くなり、半導体パッケージの品質が多大な影響を受ける。
従って、ウェハー及び／又はチップ及び／又はダイに適用することができ、ＵＢＭが必要なく、粘着シートによってダイを予め固定した後、樹脂充填又は熱圧着固定を行う必要ないことにより、ダイ、粘着シート及び固定材料の熱膨張係数がそれぞれ異なるために、変位し、半導体パッケージの品質が影響を受ける問題を解決することができる半導体パッケージ及びその製造方法が求められていた。
米国特許第５，５０８，２２９号 米国特許第５，３５３，４９８号 米国特許第７，０６７，３５６号 米国特許第６，９９１，９６６号
本発明の目的は、ＵＢＭが必要ないため、コストを大幅に削減することができる上、ウェハーを分割する前に導通孔が形成され、位置決め機構が設けられることにより、位置決め誤差を低減することができる半導体パッケージ及びその製造方法を提供することにある。
上述の課題を解決するために、本発明は、半導体パッケージを提供するものである。本発明の半導体パッケージは、半導体ダイ、接続パッド、パッシベーション層、第１の金属層、絶縁層、回路層、接続ピンベース、金属バンプ、絶縁板及び粘着シートを含む。絶縁板は、粘着シート上に形成される上、複数のキャビティを有する。半導体ダイは、複数のキャビティ内に設けられる。接続パッドは、半導体ダイの能動面上に設けられる。半導体ダイの能動面と反対の底面は、粘着シートと接続される。パッシベーション層は、半導体ダイの能動面を被覆する上、開口を有し、少なくとも１つの接続パッドの上表面を露出させる。
第１の金属層は、接続パッドの上表面に形成される。絶縁層は、パッシベーション層及び第１の金属層上に形成される上、導通孔を有し、第１の金属層を露出させる。回路層は、絶縁層の一部表面に形成される上、複数の導通孔の孔壁中に形成され、第１の金属層と接続される。接続ピンベースは、回路層上に設けられる。金属バンプは、接続ピンベースに接続される上、回路層と接触し、半導体ダイ上の接続パッドと外部の回路基板とを電気的に接続する。
回路層上には、開口を有する第２の絶縁層が設けられる。開口からは、回路層の一部が露出する。第２の絶縁層の一部表面及び開口の孔壁には、外部回路層が形成される。外部回路層と回路層とは接続される。この構造は、連続して積層することができ、最外層の回路層上には、接続ピンベースが設けられる。金属バンプは、接続ピンベースに接続される。接続ピンベースは、外部回路層と接触し、半導体ダイの接続パッドと外部の回路基板とを電気的に接続する。
上述の課題を解決するために、本発明は、半導体パッケージの製造方法を提供するものである。本発明の半導体パッケージの製造方法は、半導体ウェハーを準備するステップと、第１の金属層を形成するステップと、絶縁層を形成するステップと、導通孔及び位置決め機構を形成するステップと、分割ステップと、位置合わせ及び圧着ステップと、第２の金属層を形成するステップと、回路を形成するステップと、バンプを接続するステップと、を含む。
半導体ウェハーを準備するステップは、主に、半導体ウェハーを準備するステップである。半導体ウェハーは、少なくとも１つの半導体ダイを含む。各半導体ダイ上は、少なくとも１つの接続パッド及びパッシベーション層を有する。接続パッドは、半導体ダイの能動面上に形成される。パッシベーション層は、半導体ダイの能動面を被覆するが、開口を有し、少なくとも１つの接続パッドの上表面を露出させる。
第１の金属層を形成するステップは、接続パッド上に第１の金属層を形成するステップである。絶縁層を形成するステップは、半導体ダイ上に絶縁層を形成するステップである。導通孔及び位置決め機構を形成するステップは、絶縁層上に導通孔を形成し、第１の金属層を露出させる上、後続の位置決めに利用する位置決め機構を形成するステップである。分割ステップは、半導体ウェハーから半導体ダイを分割するステップである。位置合わせ及び圧着ステップは、分割した半導体ダイをスペーサに並べるステップである。スペーサは、絶縁板及び粘着シートを含む。絶縁板は、粘着シート上に固定される上、半導体ダイが設けられる複数のキャビティを有する。また、キャビティの周囲及びスペーサの外周は、位置決めマークを有し、位置決め機構と対向させることによって位置決めが行われる。位置決め後、絶縁板は、絶縁層の表面と同一平面となる。
第２の金属層を形成するステップは、絶縁層及び絶縁板の表面に第２の金属層を形成するステップである。第２の金属層は、絶縁層の導通孔の孔壁にも形成され、第１の金属層と接続される。回路を形成するステップは、第２の金属層にパタンを形成するステップである。バンプを接続するステップは、回路層上に接続ピンベースを形成し、接続ピンベース上に金属バンプを形成することにより、金属バンプを半導体ダイ上の接続パッドに対応させるステップである。これにより、半導体パッケージの製造が完了する。
バンプを接続するステップの前に、一回又は複数回の回路を積層するステップをさらに含んでもよい。回路を積層するステップは、絶縁層を形成するステップと、導通孔を形成するステップと、外部回路を形成するステップと、を含む。絶縁層を形成するステップは、回路層及び絶縁層上に第２の絶縁層を形成するステップである。導通孔を形成するステップは、第２の絶縁層中に開口を形成し、回路層の一部を露出させるステップである。外部回路を形成するステップは、第２の絶縁層に外部金属層を形成するステップを含む。外部金属層は、開口の孔壁中にも形成されることにより、回路層と接続される。また、転写方式により、外部金属層にパタンを形成することにより、外部回路層を形成するステップをさらに含む。
本発明の半導体パッケージ及びその製造方法の特徴は、半導体ダイ上に接続パッド、第１の金属層及び第２の金属層から構成される構造が形成されることにより、接続パッドと外部接続ピンとが電気的に接続される。これにより、ＵＢＭが必要なく、粘着シートによってダイを予め固定した後、樹脂充填又は熱圧着によってダイを固定する必要ないため、樹脂の熱膨張及び熱収縮により、位置決め誤差が発生する問題を解決することができる。また、半導体ウェハーが本来有する位置決め機構によって位置決めを行うことができるため、樹脂充填及び／又は熱圧着後の熱膨張及び熱収縮によって位置決め誤差が発生するのを防止できる。これにより、導通孔と接続パッドとの位置合わせの精度を大幅に高めることができ、接続パッドと外部接続ピンとの電気的な接続の信頼性を確保することができる。
本発明の第１実施形態による半導体パッケージを示す断面図である。 本発明の第２実施形態による半導体パッケージを示す断面図である。 本発明の半導体パッケージの製造方法を示す流れ図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する平面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。 図２の説明を補助する断面図である。
本発明の目的、特徴および効果を示す実施形態を図面に沿って詳細に説明する。
（第１実施形態）
図１Ａを参照する。図１Ａは、本発明の第１実施形態による半導体パッケージを示す断面図である。図１Ａに示すように、本発明の第１実施形態による半導体パッケージ２は、半導体ダイ１０、第１の金属層１８、絶縁層２０、回路層２８、少なくとも１つの接続ピンベース４０、少なくとも１つの金属バンプ５０、絶縁板１００及び粘着シート２００を含む。半導体ダイ１０上は、少なくとも１つの接続パッド１２及びパッシベーション層１４を有する。絶縁板１００は、粘着シート２００上に形成される上、複数のキャビティ及び複数の位置決めマーク１０４を有する。半導体ダイ１０は、複数のキャビティ中に設けられる（図１Ａは、その中の１つのみを例示する）。少なくとも１つの接続パッド１２は、半導体ダイ１０の能動面上に設けられる。半導体ダイ１０の能動面と反対の底面は、粘着シート２００と接続される。パッシベーション層１４は、半導体ダイ１０の能動面を被覆する上、開口を有し、少なくとも１つの接続パッド１２の上表面を露出させる。また、絶縁層２０は、少なくとも１つの位置決め機構２４を有する。複数の位置決め機構２４は、複数の位置決めマーク１０４に対応する。
第１の金属層１８は、接続パッド１２の上表面に形成される。絶縁層２０は、パッシベーション層１４及び第１の金属層１８の少なくとも一部上に形成される上、少なくとも１つの導通孔を有し、第１の金属層１８の一部を露出させる。回路層２８は、絶縁層２０の一部表面に形成される上、第１の金属層１８と接続される。回路層２８は、導通孔を埋めてもよく、導通孔の孔壁中に被覆層を形成してもよい。また、回路層２８は、絶縁層２０から絶縁板１００表面まで延伸してもよい。接続ピンベース４０は、回路層２８と接触する。接続ピンベース４０は、導通孔上に設けてもよく、導通孔から離れた回路層２８の適宜位置に設けてもよい。金属バンプ５０は、接続ピンベース４０上に接続される上、半導体ダイ１０上の接続パッドと外部の回路基板（図示せず）とを電気的に接続する。
接続パッド１２の材料は、銅、アルミニウム又はそれらの合金である。第１の金属層１８の材料は、銅又はニッケルである。接続パッド１２の材料がアルミニウム又はその合金の場合、接続パッド１２と第１の金属層１８との間に亜鉛層（図示せず）が設けられる。亜鉛層は、表面改質とされ、後続の第１の金属層１８の付着性を高めるために用いられる。回路層２８の材料は、銅、ニッケル、金、銀及び錫からなる群の少なくとも１つである。接続ピンベース４０は、回路層２８の適宜位置に設けられ、金属バンプとの接合性を高めるために金属層をめっきしてもよい。金属層の材料は、銅、金、銀、錫及びニッケルからなる群の少なくとも１つである。金属バンプ５０の材料は、銅、金、銀、錫及びニッケルからなる群の少なくとも１つである。
（第２実施形態）
図１Ｂを参照する。図１Ｂは、本発明の第２実施形態による半導体パッケージを示す断面図である。図１Ｂに示すように、本発明の第２実施形態による半導体パッケージ３は、第１実施形態による半導体パッケージ２と類似する。異なる点としては、回路層２８上にあり、少なくとも１つの開口を有する第２の絶縁層３０が設けられる上、第２の絶縁層３０上に、外部回路層３６が形成される。外部回路層３６は、第２の絶縁層３０の一部表面に形成され、回路層２８と接続される。外部回路層３６は、開口を埋めてもよく、開口の孔壁中に被覆層を形成してもよい。この構造は、連続積層してもよい。続いて、第１実施形態と同様に、外部回路層３６と接触する接続ピンベース４０が設けられる。接続ピンベース４０は、開口上に設けてもよく、開口から離れた位置に設けてもよい。金属バンプ５０は、接続ピンベース４０上に接続され、半導体ダイ１０の接続パッド１２と外部の回路基板（図示せず）とを電気的に接続する。
図２、図３Ａ〜図３Ｉ及び図４Ａ〜図４Ｅを参照する。図２は、本発明の半導体パッケージの製造方法を示す流れ図である。図３Ａ〜図３Ｉ及び図４Ａ〜図４Ｅは、図２の説明を補助する図面である。図２に示すように、本発明の半導体パッケージの製造方法Ｓ１は、半導体ウェハーを準備するステップＳ１０と、第１の金属層を形成するステップＳ１５と、絶縁層を形成するステップＳ２０と、導通孔及び位置決め機構を形成するステップＳ２５と、分割ステップＳ３０と、位置合わせ及び圧着ステップＳ３５と、第２の金属層を形成するステップＳ４０と、回路を形成するステップＳ４５と、バンプを接続するステップＳ６０と、を含む。
半導体ウェハーを準備するステップＳ１０は、主に、半導体ウェハーを準備するステップである。図３Ａに示すように、半導体ウェハーは、複数の半導体ダイ１０を含む。各半導体ダイ１０上は、少なくとも１つの接続パッド１２及びパッシベーション層１４を有する。接続パッド１２は、半導体ダイ１０の能動面上に形成される。パッシベーション層１４は、半導体ダイ１０の能動面を被覆するが、開口を有し、少なくとも１つの接続パッド１２の上表面を露出させる。
図３Ｂに示すように、第１の金属層を形成するステップＳ１５は、接続パッド１２上に第１の金属層１８をめっき形成するステップである。図３Ｃに示すように、絶縁層を形成するステップＳ２０は、第１の金属層１８及びパッシベーション層１４上に絶縁層２０を形成するステップである。図３Ｄに示すように、導通孔及び位置決め機構を形成するステップＳ２５は、絶縁層２０上に少なくとも１つの導通孔２２を形成し、第１の金属層１８を露出させる上、後続の位置決めに利用する位置決め機構２４を形成するステップである。
分割ステップＳ３０は、半導体ウェハーから各半導体ダイ１０を分割するステップである。位置合わせ及び圧着ステップＳ３５は、分割した半導体ダイ１０を図３Ｅ及び図３Ｆに示すスペーサに設けるステップである。スペーサは、絶縁板１００及び粘着シート２００を含む。絶縁板１００は、粘着シート２００上に固定される上、半導体ダイ１０が設けられる複数のキャビティ１０２を有する。これにより、半導体ダイ１０の能動面と反対側の底面は、粘着シート２００と接続される。また、図３Ｅに示すように、キャビティ１０２の周囲は、位置決めマーク１０４を有し、位置決め機構２４と対向させることによって位置決めが行われる。位置決め後、絶縁板１００は、絶縁層２０の表面と同一平面となる。次に加熱及び加圧により、圧着を行い、粘着シート２００に半導体ダイ１０及び絶縁板１００を一体に粘着する。また、これと同時に、位置決め機構２４及び位置決めマーク１０４中に樹脂を充填し、絶縁層２０と同一平面にする。また、絶縁板１００外周は、全板位置決め機構１０６を有し、製造工程において、絶縁板１００全体と製造設備とを位置決めする際の利便性を高めている。
図３Ｇに示すように、第２の金属層を形成するステップＳ４０は、スパッタリング、電気めっき及び化学めっきの中の少なくとも１つの方法により、絶縁層２０及び絶縁板１００の表面に第２の金属層２６を形成するステップである。第２の金属層２６は、絶縁層２０の導通孔２２の孔壁にも形成されるか、或いは、導通孔２２を埋め、第１の金属層１８と接続される。図３Ｈに示すように、回路を形成するステップＳ４５は、転写により、第２の金属層２６にパタンを形成し、回路層２８を形成するステップである。図３Ｉに示すように、バンプを接続するステップＳ６０は、第２の金属層２６が被覆された導通孔２２中に接続ピンベース４０を設けるか、或いは、導通孔２２から離れた位置に接続ピンベース４０を設け、接続ピンベース４０上に金属バンプ５０を形成することにより、少なくとも１つの接続パッド１２を対応する少なくとも１つの金属バンプ５０と接続するステップである。以上のステップにより、半導体パッケージ２の製造が完了する。また、接続ピンベース４０が導通孔２２上方に設けられない場合、下方に凹部（図示せず）を形成することができ、これにより、金属バンプ５０の強度が高められる。
さらに、本発明の半導体パッケージの製造方法Ｓ１は、バンプを接続するステップＳ６０の前に、一回又は複数回の回路を積層するステップＳ５０をさらに含んでもよい。回路を積層するステップＳ５０は、絶縁層を形成するステップＳ５１と、導通孔を形成するステップＳ５３と、外部回路を形成するステップＳ５５と、を含む。図４Ａに示すように、絶縁層を形成するステップＳ５１は、回路層２８及び絶縁層２０上に第２の絶縁層３０を形成するステップである。図４Ｂに示すように、導通孔を形成するステップＳ５３は、第２の絶縁層３０中に少なくとも１つの開口３２を形成し、回路層の一部を露出させるステップである。図４Ｃに示すように、外部回路を形成するステップＳ５５は、第２の絶縁層３０に外部金属層３４を形成するステップである。外部金属層３４は、開口３２の孔壁中に形成されるか、或いは、開口３２を埋めることにより、外部金属層３４を回路層２８と接続し、回路を導通させる。また、図４Ｄに示すように、転写方式により、外部金属層３４にパタンを形成し、外部回路層３６を形成するステップをさらに含む。
本発明の図面中においては、回路を積層するステップＳ５０は、一回のみ行っているが、実際は、必要な回路の積層密度に基づき、複数回行い、複数層の回路層を積層してもよい。最後に、回路を積層するステップＳ５０が完了した後、図４Ｅに示すように、接続ピンベース４０を外部回路層３６に被覆された開口３２の凹部に設けるか、開口３２から離れた位置に設ける。次に、接続ピンベース４０上に金属バンプ５０を形成する。これにより、半導体パッケージ３の製造が完了する。
第１の金属層１８は、化学めっきによって形成され、第２の金属層２６は、スパッタリング、電気めっき又は化学めっきによって形成される。化学めっき液は、無電解ニッケル（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｌｅ）又は無電解銅（Ｅｌｅｃｔｒｏｌｅｓｓ Ｃｏｐｐｅｒ）が好ましい。また、接続パッド１２表面がアルミニウム又はアルミニウム合金の場合、表面改質し、後続の第１の金属層１８の付着性を高めるために、接続パッド１２と第１の金属層１８との間に無電めっきにより、めっき層（図示せず）が形成される。めっき層は、亜鉛であり、亜鉛は、化学めっきによって置換される。また、回路層２８及び／又は外部回路層３６が絶縁層２０及び／又は絶縁板１００及び／又は第２の絶縁層３０上に容易に付着するように、絶縁層２０表面、絶縁板１００表面及び第２の絶縁層３０表面には、金属微粒層（図示せず）が設けられる。金属微粒層は、高分子層中に銅又はニッケルなどの金属微粒を含む。また、接続ピンベース４０が導通孔２２及び／又は開口３２に設けられない場合、接続ピンベース４０下方に凹部（図示せず）を形成し、金属バンプ５０の強度を高めることができる。
本発明の半導体パッケージ及びその製造方法の特徴は、半導体ダイ上に接続パッド、第１の金属層及び第２の金属層から構成される構造が形成されることにより、接続パッドと外部接続ピンとを電気的に接続する。これにより、ＵＢＭを使用しなくても、接続パッドと外部接続ピンとを接続させることができる。また、半導体ウェハーが本来有する位置決め機構によって位置決めを行って導通孔を形成するため、樹脂充填及び／又は熱圧着後の熱膨張及び熱収縮によって位置決め誤差が発生するのを防止できる。これにより、導通孔と接続パッドとの位置合わせの精度を大幅に高めることができ、接続パッドと外部接続ピンとの電気的な接続の信頼性を確保することができる。
上記の実施例は、本発明の実施形態を例示すること、及び本発明の技術特徴を理解することに用いるものであり、本発明の保護範疇を制限することに用いるのではない。
２ 半導体パッケージ
３ 半導体パッケージ
１０ 半導体ダイ
１２ 接続パッド
１４ パッシベーション層
１８ 第１の金属層
２０ 絶縁層
２２ 導通孔
２４ 位置決め機構
２６ 第２の金属層
２８ 回路層
３０ 第２の絶縁層
３２ 開口
３４ 外部金属層
３６ 外部回路層
４０ 接続ピンベース
５０ 金属バンプ
１００ 絶縁板
１０２ キャビティ
１０４ 位置決めマーク
１０６ 全板位置決めマーク
２００ 粘着シート
Ｓ１ 半導体パッケージの製造方法
Ｓ１０ 半導体ウェハーを準備するステップ
Ｓ１５ 第１の金属層を形成するステップ
Ｓ２０ 絶縁層を形成するステップ
Ｓ２５ 導通孔及び位置決め機構を形成するステップ
Ｓ３０ 分割ステップ
Ｓ３５ 位置合わせ及び圧着ステップ
Ｓ４０ 第２の金属層を形成するステップ
Ｓ４５ 回路を形成するステップ
Ｓ５０ 回路を積層するステップ
Ｓ５１ 絶縁層を形成するステップ
Ｓ５３ 導通孔を形成するステップ
Ｓ５５ 外部回路を形成するステップ
Ｓ６０ バンプを接続するステップ

Claims (11)

  1. 粘着シート、絶縁板、少なくとも１つの半導体ダイ、第１の金属層、絶縁層、回路層、少なくとも１つの接続ピンベース及び少なくとも１つの金属バンプを備える半導体パッケージであって、
    前記絶縁板は、前記粘着シート上に固定される上、複数のキャビティ及び複数の位置決めマークを有し、
    前記少なくとも１つの半導体ダイは、前記複数のキャビティの中の１つ内に設けられ、前記各半導体ダイ上は、少なくとも１つの接続パッド及びパッシベーション層を有し、前記各半導体ダイの底面は、前記粘着シートと接続され、
    前記第１の金属層は、前記少なくとも１つの接続パッドの上表面に形成され、
    前記絶縁層は、前記パッシベーション層及び前記第１の金属層上に形成される上、前記第１の金属層を露出させる少なくとも１つの導通孔を有し、
    前記回路層は、前記絶縁層の一部表面及び前記少なくとも１つの導通孔中に形成される上、前記第１の金属層と接続され、
    前記少なくとも１つの接続ピンベースは、前記回路層上に設けられ、
    前記少なくとも１つの金属バンプは、前記少なくとも１つの接続ピンベースに接続され、前記半導体ダイ上の前記少なくとも１つの接続パッドと外部の回路基板とを電気的に接続し、
    前記少なくとも１つの接続パッドは、前記少なくとも１つの半導体ダイの前記底面と反対側の能動面上に設けられ、
    前記パッシベーション層は、前記半導体ダイの前記能動面を被覆する上、前記少なくとも１つの接続パッドの上表面を露出させる開口を有し、
    前記絶縁層は、前記複数の位置決めマークに対応する少なくとも１つの位置決め機構を有することを特徴とする半導体パッケージ。
  2. 前記回路層は、前記少なくとも１つの導通孔を埋めるか、或いは、前記少なくとも１つの導通孔の孔壁に被覆層を形成し、前記少なくとも１つの接続ピンベースは、前記少なくとも１つの導通孔中に設けられるか、或いは、前記少なくとも１つの導通孔から離れた前記回路層の他方の端部に設けられ、前記接続ピンベース下方には、前記金属バンプの強度を高める凹部が形成されることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記回路層上は、第２の絶縁層及び外部回路層を有し、
    前記第２の絶縁層は、前記回路層の一部を露出させる少なくとも１つの開口を有し、
    前記外部回路層は、前記第２の絶縁層の一部表面及び前記少なくとも１つの開口中に設けられる上、前記回路層と接触し、
    前記外部回路層は、前記少なくとも１つの開口を埋めるか、或いは、前記少なくとも１つの開口の孔壁に被覆層を形成し、前記少なくとも１つの接続ピンベースは、前記外部回路層上に設けられ、前記少なくとも１つの接続ピンベースは、前記回路層が埋まっていない前記少なくとも１つの開口中に充填されるか、或いは、前記少なくとも１つの開口から離れて設けられることを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記回路層は、前記絶縁板の表面まで延展されることを特徴とする請求項１に記載の半導体パッケージ。
  5. 前記絶縁層表面と前記回路層との間及び／又は前記第２の絶縁層と前記外部回路層との間には、金属微粒層が設けられ、前記金属微粒層は、高分子層中に複数の金属微粒を有することを特徴とする請求項１又は３に記載の半導体パッケージ。
  6. 前記第１の金属層は、化学めっきによって形成され、化学めっき液は、無電解ニッケル又は無電解銅であり、前記少なくとも１つの接続パッドの表面がアルミニウム又はアルミニウム合金の場合、表面改質のために、前記接続パッドと前記第１の金属層との間に無電めっきにより、亜鉛層が形成され、前記回路層、前記少なくとも１つの接続ピンベース及び少なくとも１つの金属バンプの材料は、銅、金、銀、錫及びニッケルからなる群の少なくとも１つであることを特徴とする請求項１に記載の半導体パッケージ。
  7. 半導体ウェハーを準備するステップと、第１の金属層を形成するステップと、絶縁層を形成するステップと、導通孔及び位置決め機構を形成するステップと、分割ステップと、位置合わせ及び圧着ステップと、第２の金属層を形成するステップと、回路を形成するステップと、バンプを接続するステップと、を含む半導体パッケージの製造方法であって、
    前記半導体ウェハーを準備するステップは、半導体ウェハーを準備するステップであって、前記半導体ウェハーは、少なくとも１つの半導体ダイを有し、前記各半導体ダイ上は、少なくとも１つの接続パッド及びパッシベーション層を有し、前記少なくとも１つの接続パッドは、前記半導体ダイの能動面上に形成され、前記パッシベーション層は、前記半導体ダイの能動面を被覆するが、開口を有し、前記少なくとも１つの接続パッドの上表面を露出させ、
    前記第１の金属層を形成するステップは、前記少なくとも１つの接続パッド上に化学めっきによって第１の金属層を形成するステップであって、
    前記絶縁層を形成するステップは、前記第１の金属層及び前記パッシベーション層上に絶縁層を形成するステップであって、
    前記導通孔及び位置決め機構を形成するステップは、前記各半導体ダイの前記絶縁層上に少なくとも１つの導通孔を形成することにより、前記第１の金属層の一部を露出させる上、位置決め機構を形成するステップであって、
    前記分割ステップは、前記半導体ウェハーから前記各半導体ダイを分割するステップであって、
    前記位置合わせ及び圧着ステップは、分割した前記各半導体ダイをスペーサに並べるステップを含み、前記スペーサは、絶縁板及び粘着シートを有し、前記絶縁板は、前記粘着シート上に固定される上、複数のキャビティ及び複数の位置決めマークを有し、前記複数のキャビティ中には、前記各半導体ダイが設けられ、前記半導体ダイの前記能動面と反対の底面は、前記粘着シートと接続され、前記複数の位置決めマークは、前記位置決め機構と対応し、位置決め後、前記絶縁板は、前記絶縁層の表面と同一平面となり、また、加熱及び加圧により、前記半導体ダイ及び前記絶縁板を前記粘着シートに一体に粘着し、これと同時に、前記位置決め機構及び前記位置決めマーク中に樹脂を充填し、前記位置決め機構及び前記位置決めマークを前記絶縁層と同一平面にするステップをさらに含み、
    前記第２の金属層を形成するステップは、前記絶縁層及び前記絶縁板の表面に第２の金属層を形成し、前記第２の金属層を前記第１の金属層と接続するステップであって、
    前記回路を形成するステップは、転写により、前記第２の金属層にパタンを形成し、回路層を形成するステップであって、
    前記バンプを接続するステップは、前記回路層上に少なくとも１つの接続ピンベースを形成し、前記接続ピンベース上に金属バンプを形成し、前記半導体ダイ上の接続パッドと外部回路とを電気的に導通させるステップであることを特徴とする半導体パッケージの製造方法。
  8. 前記回路層は、前記少なくとも１つの導通孔を埋めるか、或いは、前記少なくとも１つの導通孔の孔壁に被覆層を形成し、前記少なくとも１つの接続ピンベースは、前記少なくとも１つの導通孔中に設けられるか、或いは、前記少なくとも１つの導通孔から離れた前記回路層の他方の端部に設けられ、前記接続ピンベース下方には、前記金属バンプの強度を高める凹部が形成されることを特徴とする請求項７に記載の半導体パッケージの製造方法。
  9. 前記回路を形成するステップ後、回路を積層するステップをさらに含み、前記回路を積層するステップは、絶縁層を形成するステップと、導通孔を形成するステップと、外部回路を形成するステップと、を含み、
    前記絶縁層を形成するステップは、前記回路層及び前記絶縁層上に第２の絶縁層を形成するステップであって、
    前記導通孔を形成するステップは、前記第２の絶縁層中に少なくとも１つの開口を形成し、前記回路層の一部を露出させるステップであって、
    前記外部回路を形成するステップは、まず、前記第２の絶縁層に外部金属層を形成し、次に、転写により、前記外部金属層をパタン化して外部回路層を形成し、前記外部金属層と前記回路層とを接続するステップであって、
    前記外部回路層は、前記少なくとも１つの開口を埋めるか、或いは、前記少なくとも１つの開口の孔壁中に被覆層を形成し、前記少なくとも１つの接続ピンベースは、前記外部回路層上に設けられ、前記少なくとも１つの接続ピンベースは、前記少なくとも１つの開口中に設けられるか、或いは、前記少なくとも１つの開口から離れた前記外部回路層の他方の端部に設けられることにより、前記少なくとも１つの接続パッドを対応する前記少なくとも１つの金属バンプと導通させることを特徴とする請求項７に記載の半導体パッケージの製造方法。
  10. 前記第１の金属層は、化学めっきによって形成され、前記第２の金属層は、スパッタリング、電気めっき及び化学めっきの中の少なくとも１つの方法により形成され、化学めっき液は、無電解ニッケル又は無電解銅であり、前記少なくとも１つの接続パッドの表面がアルミニウム又はアルミニウム合金の場合、表面改質のために、前記接続パッドと前記第１の金属層との間に無電めっきにより、亜鉛層が形成され、前記少なくとも１つの接続ピンベース及び前記少なくとも１つの金属バンプの材料は、銅、金、銀、錫及びニッケルからなる群の少なくとも１つであることを特徴とする請求項７に記載の半導体パッケージの製造方法。
  11. 前記絶縁層表面と前記回路層との間及び／又は前記第２の絶縁層と前記外部回路層との間には、金属微粒層が設けられ、前記金属微粒層は、高分子層中に複数の金属微粒を有することを特徴とする請求項７又は９に記載の半導体パッケージの製造方法。
JP2012000899A 2012-01-06 2012-01-06 半導体パッケージ及びその製造方法 Pending JP2013140902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012000899A JP2013140902A (ja) 2012-01-06 2012-01-06 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012000899A JP2013140902A (ja) 2012-01-06 2012-01-06 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013140902A true JP2013140902A (ja) 2013-07-18

Family

ID=49038098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012000899A Pending JP2013140902A (ja) 2012-01-06 2012-01-06 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013140902A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471160A (zh) * 2021-06-29 2021-10-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113506780A (zh) * 2021-06-07 2021-10-15 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004538619A (ja) * 2000-12-15 2004-12-24 インテル・コーポレーション バンプのない積層配線構造を有する超小型電子パッケージ
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004538619A (ja) * 2000-12-15 2004-12-24 インテル・コーポレーション バンプのない積層配線構造を有する超小型電子パッケージ
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506780A (zh) * 2021-06-07 2021-10-15 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN113471160A (zh) * 2021-06-29 2021-10-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
JP4271590B2 (ja) 半導体装置及びその製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US8786103B2 (en) Stacked chips package having feed-through electrode connecting the first and second semiconductor components via an adhesive layer
JP4345808B2 (ja) 半導体装置の製造方法
JP6615701B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP4489821B2 (ja) 半導体装置及びその製造方法
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
WO2012137714A1 (ja) 半導体装置および半導体装置の製造方法
US8723313B2 (en) Semiconductor package structure and method for manufacturing the same
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP4446772B2 (ja) 回路装置およびその製造方法
US11011457B2 (en) Wiring substrate
CN102376678B (zh) 芯片尺寸封装件的制法
CN101689539A (zh) 半导体装置及其制造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2013140902A (ja) 半導体パッケージ及びその製造方法
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
EP2615638A2 (en) Semiconductor Package Structure and Method for Manufacturing The Same
JP7382170B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141230

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405