JP5007127B2 - 自己組織化機能を用いた集積回路装置の製造方法及び製造装置 - Google Patents

自己組織化機能を用いた集積回路装置の製造方法及び製造装置 Download PDF

Info

Publication number
JP5007127B2
JP5007127B2 JP2006553851A JP2006553851A JP5007127B2 JP 5007127 B2 JP5007127 B2 JP 5007127B2 JP 2006553851 A JP2006553851 A JP 2006553851A JP 2006553851 A JP2006553851 A JP 2006553851A JP 5007127 B2 JP5007127 B2 JP 5007127B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor
integrated circuit
support substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006553851A
Other languages
English (en)
Other versions
JPWO2006077739A1 (ja
Inventor
光正 小柳
Original Assignee
光正 小柳
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 光正 小柳 filed Critical 光正 小柳
Priority to JP2006553851A priority Critical patent/JP5007127B2/ja
Publication of JPWO2006077739A1 publication Critical patent/JPWO2006077739A1/ja
Application granted granted Critical
Publication of JP5007127B2 publication Critical patent/JP5007127B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は、複数の回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置の製造方法及び製造装置に関し、さらに言えば、いわゆる自己組織化機能を用いて、支持基板あるいは所望の回路層に対して複数のチップ状半導体回路を所定レイアウトで固着する工程を含む、三次元積層構造を持つ集積回路装置の製造方法と、その製造方法を実施する製造装置に関する。
近年、複数の半導体チップを積層して三次元構造とした半導体装置（集積回路装置）が提案されている。例えば、栗野らは１９９９年に発行された「１９９９アイ・イー・ディー・エム テクニカル・ダイジェスト」において、「三次元構造を持つインテリジェント・イメージセンサ・チップ」を提案している（非特許文献１参照）。
このイメージセンサ・チップは、４層構造を持っており、第１層にプロセッサ・アレイと出力回路を配置し、第２層にデータラッチとマスキング回路を配置し、第３層に増幅器とアナログ・デジタル変換器を配置し、第４層にイメージセンサ・アレイを配置している。イメージセンサ・アレイの最上面は、マイクロレンズ・アレイを含む石英ガラス層で覆われており、マイクロレンズ・アレイはその石英ガラス層の表面に形成されている。イメージセンサ・アレイ中の各イメージセンサには、半導体受光素子としてフォトダイオードが形成されている。
４層構造を構成する各層の間は、接着剤を用いて機械的に接続されていると共に、導電性プラグを用いた埋込配線とそれら埋込配線に接触せしめられたマイクロバンプ電極とを用いて電気的に接続されている。
また、李らは、２０００年４月に発行された「日本応用物理学会誌」において、「高度並列画像処理チップ用の三次元集積技術の開発」とのタイトルで栗野らの提案した固体イメージセンサと同様のイメージセンサを含む画像処理チップを提案している（非特許文献２）。
李らのイメージセンサ・チップは、栗野らが上記論文で提案した固体イメージセンサとほぼ同じ構造を持っている。
上述した三次元積層構造を持つ二つの半導体装置（集積回路装置）は、いずれも、複数の半導体ウェーハを積層して互いに固着させた後、得られた積層体を切断（ダイシング）して複数のチップ群に分割することにより、当該半導体装置（集積回路装置）を得るようになっている。すなわち、内部に集積回路を形成した半導体ウェーハをウェーハレベルで積層・固着して三次元積層構造を実現しているのである。
ところで、最近、複数の半導体装置のチップ（半導体チップ）や微小電子部品を基板上に順次積層して構成されるマイクロエレクトロメカニカル・システムが注目されている。このシステムによれば、機能や大きさの異なる半導体チップを必要に応じて組み合わせて使用できる可能性があるからである。また、これが実現すれば、設計の自由度が広くなるという利点もあるからである。
例えば、非特許文献３には、マイクロエレクトロメカニカル・システム（microelectro-
mechanical system,ＭＥＭＳ）に使用されるマイクロデバイスのセルフ・アッセンブリ技術が開示されている。この技術は、疎水性（hydrophobicity）と毛管力（capillary force）を利用して単一基板の上に複数の微小電子部品を搭載する技術である。その基板は、疎水性のアルカンチオールを被覆した金（gold）製の結合部位（binding sites）を複数個持っている。組立（アッセンブリ）時には、基板表面に塗布された炭化水素オイルが、水中で疎水性の結合部位以外の部分を濡らす。次に、微小電子部品は水中に投入され、炭化水素オイルで濡れた結合部位上にそれぞれ集められる。ここで、電気化学的な方法を用いて特定の結合部位を不活性化することにより、微小電子部品は毛管力によって所望の結合部位に集められる。これらの工程を繰り返すことにより、単一基板上に微小電子部品の種々のバッチ（群）を連続して組み立てることが可能となる。組立完了後、電気メッキ（electroplating）を行うことにより、組み立てられた微小電子部品と基板との間の電気的・機械的接続が行われる。
栗野ら、「三次元構造を持つインテリジェント・イメージセンサ・チップ」、１９９９アイ・イー・ディー・エム テクニカル・ダイジェストｐ．３６．４．１〜３６．４．４、１９９９年（H. Kurino et al.," Intelligent Image Sensor Chip with Three Dimensional Structure", 1999 IEDM Technical Digest, pp. 36.4.1 - 36.4.4, 1999） 李ら、「高度並列画像処理チップ用の三次元集積技術の開発」、「日本応用物理学会誌」第３９巻、ｐ．２４７３〜２４７７、第１部４Ｂ、２０００年４月、（K. Lee et al.," Development of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip", Jpn. J. Appl. Phys. Vol. 39, pp. 2474 - 2477, April 2000） ションら、「マイクロデバイスの制御されたマルチバッチ・セルフ・アッセンブリ」、ジャーナル・オブ・マイクロエレクトロメカニカル・システムズ、第１２巻、第２号、ｐ．１１７〜１２７、２００３年４月」（X. Xiong et al.," Controlled Multibatch Self-Assembly of Microdevices", Journal of Michroelectromechanical Systems, Vol. 12, No. 2, pp. 117-127, April 2003）
上記の非特許文献１と２に開示された、複数の半導体チップを積層して三次元構造とした半導体装置（集積回路装置）は、多数の集積回路を内蔵した半導体ウェハーを複数個積層・固着して一体化した後、得られたウェハー積層体を分割（ダイシング）して製造される。この場合、各半導体ウェハー上に形成される多数の集積回路は通常、互いに同一であるため、当該ウェハー積層体を分割して製造される半導体装置（集積回路装置）は、すべて同じ構成と機能を持つものに限定されてしまうという難点がある。
近年、異なる機能を持つ集積回路（例えばＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor））を一つの基板上に集積してなる「システムＬＳＩ」が開発されているが、集積回路の機能に応じて好適な素材や製造プロセスが非常に異なるため、その実現は容易ではない。また、基板上に搭載可能な回路にも制限がある。このため、種々の集積回路を内蔵した半導体回路群を、内蔵集積回路に好適な素材や製造プロセスを用いて製造しておき、こうして得た種々の機能を持つ半導体回路群を単一の支持基板上に適宜組み合わせて搭載・集積することにより、三次元積層構造を構成し、もってシステムＬＳＩと同様の機能を持つ半導体装置（集積回路装置）を実現する技術が強く要望されている。これが実現すれば、機能や大きさの異なる半導体回路を必要に応じて組み合わせることにより、システムＬＳＩと同様にシステム化された半導体装置（集積回路装置）を簡易に得ることができるからである。
ところで、このような三次元積層構造を持つ半導体装置（集積回路装置）を実現するためには、半導体回路群（これらは通常、チップ状である）を支持基板上あるいは対応する回路層上の所定位置にそれぞれ配置して電気的・機械的に相互接続を行う必要がある。この場合、半導体回路群の配置には、公知の高速チップボンダ等を利用することが可能であるが、製造コストの低下を考慮すれば、いっそう簡易で効率的な方法が望まれるところである。
このような半導体回路群の配置と電気的・機械的相互接続に対しては、上記の非特許文献３に開示されたマイクロデバイスのセルフ・アッセンブリ技術を適用することが考えられる。しかし、この技術をそのまま適用することは困難である。何故なら、この技術では、微小電子部品が、電気化学的な方法を用いて不活性化された所望の結合部位に毛管力によって水中で集められることにより、その微小電子部品の組立が行われ、その後、電気メッキによって当該微小電子部品の電気的接続が行われるからである。すなわち、半導体回路群を水中に入れて支持基板または一つの回路層の所望位置に配置した後、水中から取り出してからそれらの固着（すなわち電気的・機械的接続）を行う必要が生じるため、工程が煩雑になりコスト面で不利だからである。
また、半導体回路群の電気的相互接続にバンプ電極が使用される場合、各半導体回路の接合面には多数のバンプ電極が所定レイアウトで形成される。これらバンプ電極は、対応するバンプ電極あるいは配線の接続領域に対して一対一で正確に対面して固着される必要がある。非特許文献３のセルフ・アッセンブリ技術は、この正確さ（精密度）の点で十分とは言えない。
本発明は、このような点を考慮してなされたものであって、その主たる目的は、三次元積層構造を構成する支持基板あるいは所望の一つの回路層に対して、所望の精密度をもって簡易かつ効率的に多数（例えば数百個）のチップ状半導体回路を所望レイアウトで配置して固着することができる、三次元積層構造を持つ集積回路装置の製造方法と、その実施に好適に使用できる製造装置とを提供することにある。
本発明の他の目的は、チップ状半導体回路の電気的相互接続にバンプ電極が使用される場合に、それら半導体回路の各々の接続部に所定レイアウトで形成された複数のバンプ電極を、対応するバンプ電極あるいは配線の接続領域に対して一対一で正確に対面して固着することができる、三次元積層構造を持つ集積回路装置の製造方法と、その実施に好適に使用できる製造装置とを提供することにある。
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。
（１） 本発明の第１の観点による三次元積層構造を持つ集積回路装置の製造方法は、
複数の回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置の製造方法であって、
前記回路層のいずれか一つに含まれる複数のチップ状半導体回路を当該回路層に隣接する前記支持基板または前記回路層の他の一つの搭載面に所望レイアウトで固着する際に、
転写用支持部材の一面に少なくとも一つの仮接着領域を形成し、
前記チップ状半導体回路の各々の接続部とは反対側の端部に、前記仮接着領域に仮接着可能な仮接着部を形成し、
前記チップ状半導体回路の各々の前記仮接着部を前記仮接着領域に仮接着することにより、複数の前記チップ状半導体回路を前記転写用支持部材上に前記所望レイアウトの鏡像となるレイアウトで載置し、
前記チップ状半導体回路が載置された前記転写用支持部材を、前記支持基板または前記回路層の他の一つの前記搭載面に近接させることにより、前記チップ状半導体回路の前記接続部を前記搭載面の対応する所定箇所に一括して接触させ、
相互に接触せしめられた前記チップ状半導体回路の前記接続部とそれらの対応する前記所定箇所とを相互に固着することにより、複数の前記チップ状半導体回路を前記搭載面に前記所望レイアウトで配置し、
前記転写用支持部材を前記支持基板または前記回路層から離隔させることにより、前記転写用支持部材を前記チップ状半導体回路の前記仮接着部から離脱させる
ことを特徴とするものである。
本明細書では、この方法を「転写方式」と呼ぶ。それは、まず複数のチップ状半導体回路を転写用支持部材上に載置し、その後に当該転写用支持部材上の前記半導体回路を一括して所望の搭載面に転写するからである。
（２） 本発明の第１の観点による三次元積層構造を持つ集積回路装置の製造方法では、上述したように、まず、転写用支持部材の一面に少なくとも一つの仮接着領域を形成する一方、チップ状半導体回路の各々の接続部とは反対側の端部に、前記仮接着領域に仮接着可能な仮接着部を形成する。その後、前記チップ状半導体回路の各々の前記仮接着部を前記仮接着領域に仮接着し、もって複数の前記チップ状半導体回路を前記転写用支持部材上に前記所望レイアウトの鏡像となるレイアウトで載置する。この時、複数の前記半導体回路の接続部とは反対側にある前記仮接着部が、前記仮接着領域に対して離脱可能に仮接着せしめられる。次に、前記チップ状半導体回路が載置された前記転写用支持部材を、前記支持基板または前記回路層の他の一つの前記搭載面に近接させることにより、前記チップ状半導体回路の前記接続部を前記搭載面の対応する所定箇所に一括して接触させる。そして、こうして相互に接触せしめられた前記チップ状半導体回路の前記接続部とそれらの対応する前記所定箇所とを相互に固着することにより、複数の前記チップ状半導体回路を前記搭載面に前記所望レイアウトで配置する。すなわち、複数の前記チップ状半導体回路を前記転写用支持部材から前記搭載面に一括して転写・固着することにより、それら半導体回路を前記搭載面に前記所望レイアウトで配置するのである。最後に、前記転写用支持部材を前記支持基板または前記回路層から離隔させることにより、前記転写用支持部材を前記チップ状半導体回路の前記仮接着部から離脱させる。複数の前記チップ状半導体回路は、前記転写用支持部材の前記仮接着領域に対して仮接着しただけなので、この離脱は容易にかつ支障なく行われる。したがって、この製造方法は、公知の高速チップボンダ等を利用して前記搭載面に複数のチップ状半導体回路を個別に固着する従来方法よりも簡易かつ効率的に実行できるものである。
また、三次元積層構造を持たない半導体装置（集積回路装置）の製造工程で従来より利用されている、あるいは知られている技術を使用すれば、前記転写用支持部材上への前記仮接着領域を形成する工程、前記チップ状半導体回路の前記仮接着部を形成する工程、前記チップ状半導体回路の前記仮接着領域への仮接着工程、そして前記チップ状半導体回路の前記搭載面への一括接触工程とそれらの一括固着工程は、いずれも、所望の精密度で実現することができる。
よって、三次元積層構造を構成する前記支持基板あるいは所望の前記回路層に対して、所望の精密度をもって簡易かつ効率的に多数（例えば数百個）のチップ状半導体回路を所望レイアウトで配置して固着することができる。
さらに、前記転写用支持部材上への前記仮接着領域を形成する工程、前記チップ状半導体回路の前記仮接着部を形成する工程、前記チップ状半導体回路の前記仮接着領域への仮接着工程、そして前記チップ状半導体回路の前記搭載面への一括接触工程とそれらの一括固着工程は、所望の精密度で実現することができるため、前記半導体回路の電気的相互接続にバンプ電極が使用される場合に、前記半導体回路の各々の接続部に所定レイアウトで形成された複数のバンプ電極を、対応するバンプ電極あるいは配線の接続領域に対して一対一で正確に対面して固着することが可能である。
（３） 本発明の第１の観点の集積回路装置の製造方法において「支持基板」とは、「複数の回路層を支持基板上に積層してなる三次元積層構造」を支持する基板の意味であり、「当該三次元積層構造」を支持することができる剛性を有していれば、任意の部材を使用することができる。「支持基板」の材質は問わない。半導体であってもよいし、絶縁体であってもよいし、導電体であってもよい。また、三次元積層構造との接触面に、回路あるいは配線を有していてもよい。この場合、その回路または配線は、「三次元積層構造」内の前記回路層のいずれかと電気的に接続されるのが好ましい。
「三次元積層構造」は、支持基板上に複数の「回路層」を所定の積層方向に順に積み重ねることにより形成されているから、これら「回路層」の各々は、少なくとも一つの「半導体回路」を含んでいると共に、それらを複数の接続部を介して機械的及び電気的に相互接続させて「三次元積層構造」を形成できるものであれば、任意の構造を採り得る。したがって、「回路層」の各々は、一つの「半導体回路」を含んでいてもよいし、二つあるいはそれ以上の「半導体回路」を含んでいてもよい。
「半導体回路」とは、任意の半導体により形成された固体回路または固体回路群を意味する。「半導体回路」は、典型的には、単結晶半導体（例えばシリコン、あるいはガリウム砒素等の化合物半導体）の基板の一面に集積回路または集積回路群を形成してなる個別半導体チップ（すなわち、チップ状の半導体回路ないし半導体装置）であるが、本発明はこれに限定されるものではない。「半導体回路」は、単一の半導体チップにより形成されてもよいし、複数の半導体チップを組み合わせたものでもよい。
「回路層」とは、少なくとも一つの「半導体回路」すなわち任意の半導体により形成された固体回路または固体回路群を含む層を意味する。したがって、「回路層」は、少なくとも一つの「半導体回路」のみから形成されてもよいし、そのような「半導体回路」に加えて他の材料（絶縁層、接着剤等）を含んでいてもよい。
「回路層」が一つの「半導体回路」を含む場合は、その「半導体回路」が当該「回路層」の全体を占めていてもよいし、その「半導体回路」の周囲に他の材料（例えば、上記の電気的絶縁性接着剤や他の電気的絶縁性材料、あるいは導電性材料）が存在していてもよい。「半導体回路」が「回路層」の全体を占めている場合は、当該「回路層」はその半導体回路のみから形成される。「回路層」が「半導体回路」以外に他の材料を含む場合は、当該「回路層」はその半導体回路とその周囲に配置された他の材料から形成される。
「回路層」が二つあるいはそれ以上の「半導体回路」を含む場合には、それらの「半導体回路」が当該「回路層」の内部で互いに接触して配置されていてもよいし、互いに離れて配置されていてもよい。それら「半導体回路」の配置は任意である。それら「半導体回路」の間やその周囲に他の材料（例えば、上記の電気的絶縁性接着剤や他の電気的絶縁性材料、あるいは導電性材料）が存在していてもよい。また、それら「半導体回路」は、必要に応じて、当該「回路層」内で電気的に相互接続されていてもよいし、当該「回路層」外に設けられた配線を介して電気的に相互接続されていてもよい。これらの「半導体回路」は、通常は「回路層」の内部で互いに同じ向きに配置される（例えば、すべての半導体回路の表面が上向きになるように配置される）が、必要に応じて異なる向きに配置されてもよい。
「転写用支持部材」とは、複数のチップ状半導体回路を所望レイアウトの鏡像となるレイアウトで配置するための少なくとも一つの仮接着領域を一面に形成することができ、必要数のチップ状半導体回路を保持できる剛性を有するものであれば、任意の部材を使用することができる。「転写用支持部材」の材質は問わない。半導体であってもよいし、絶縁体であってもよいし、導電体であってもよい。
前記半導体回路の「接続部」とは、前記半導体回路とその外部との電気的接続に使用される部分である。典型的には複数のバンプ電極を含むが、これには限定されない。前記半導体回路とその外部との電気的接続ができれば足り、任意の構造をとり得る。
前記半導体回路の「レイアウト」とは、前記転写用支持部材、前記支持基板または前記回路層における複数の前記半導体回路の配置または割付を意味する。
（４） 本発明の第１の観点による集積回路装置の製造方法の好ましい例では、前記転写用支持部材の前記仮接着領域に対する前記半導体回路の仮接着が、粘着材の粘着力を使用して行われる。ここで使用可能な粘着材としては、例えば、フォトレジスト、ワックス、ポリイミド樹脂、シリコーン樹脂等が好ましいが、これらに限定されるわけではない。前記半導体回路の仮接着が可能であって前記半導体回路やその後の工程等に悪影響を与えないものであれば、任意の粘着材を使用可能である。
この例では、前記転写用支持部材の前記仮接着領域が、複数の前記半導体回路の総数と同数設けてあって、複数の前記半導体回路と前記仮接着領域とが一対一対応とされているのが好ましい。また、複数の前記半導体回路から前記転写用支持部材を離脱させる工程において、前記粘着材の粘着力が紫外線照射または加熱または薬品添加によって低下または消失せしめられるようにするのが好ましい。
仮接着が粘着材の粘着力を使用して行われる上記例では、好ましくは、前記半導体回路の前記仮接着部が前記粘着材で形成される。この場合、前記転写用支持部材の前記仮接着領域と同じ粘着材を使用して前記仮接着部を形成することができるので、前記粘着材の選定が容易である、という利点がある。
本発明の第１の観点による集積回路装置の製造方法の他の好ましい例では、前記転写用支持部材の前記仮接着領域が、複数の前記半導体回路の総数と同数設けてあって、複数の前記半導体回路と前記仮接着領域とが一対一対応とされており、さらに、前記転写用支持部材の前記仮接着領域に対する前記半導体回路の仮接着が、液体の吸着力を使用して行われる。
ここで使用可能な液体としては、例えば、水、グリセリン、アセトン、アルコール、ＳＯＧ（Spin-On-Glass）材料等が好ましいが、これらに限定されるわけではない。前記半導体回路の仮接着が可能であって前記半導体回路やその後の工程等に悪影響を与えないものであれば、任意の液体を使用可能である。
前記液体には、表面張力を増加するための添加剤が添加されているのが好ましい。この添加剤により表面張力を増加して前記半導体回路に対する自己整合機能を強化することができ、したがって、自己整合によって得られる前記半導体回路の位置精度が向上するからである。そのような表面張力増加用の添加剤としては、例えば、弗酸（弗化水素酸の水溶液）、弗化アンモニウムが好適に使用できる。
前記液体の中では、水を使用するのがより好ましい。この水としては、半導体製造工程で一般的に使用されている「超純水」が好ましい。「超純水」は入手が容易であるだけでなく、前記半導体回路に対する悪影響がなく、しかも前記半導体回路の仮接着に使用した後の処理（除去処理）が極めて容易であるからである。
また、水または超純水には、表面張力を増加するための添加剤が添加されているのが好ましいが、そのような表面張力増加用の添加剤としては、例えば、弗酸が好適に使用できる。弗酸以外には、弗化アンモニウムも使用可能である。
仮接着が液体の吸着力を使用して行われる上記例では、好ましくは、前記半導体回路の前記仮接着領域に対する仮接着が、複数の前記半導体回路の前記接続部とは反対側の前記端部と、当該端部に対応する前記仮接着領域の少なくとも一方に液体の膜を形成する工程と、前記液体の膜を用いて複数の前記端部を複数の前記仮接着領域の対応するものに対向状態でそれぞれ連結する工程と、複数の前記端部と複数の前記仮接着領域の対応するものとの間に押圧力を印加することによって、複数の前記端部を複数の前記仮接着領域の対応するものにそれぞれ接触させ、もって複数の前記半導体回路を複数の前記仮接着領域の対応するものに離脱可能に仮接着する工程とを含んで実行される。この場合、前記半導体回路の前記仮接着領域に対する仮接着は、互いに当接せしめられた前記半導体回路の前記端部と前記仮接着領域の間に残存する前記液体の吸着力を利用して行われる。この場合、前記液体の膜を用いて複数の前記端部を複数の前記仮接着領域の対応するものに対向状態でそれぞれ連結する工程において、前記液体の表面張力によって、複数の前記半導体回路が複数の前記仮接着領域の対応するものに対して自己整合的に位置決めされる、という利点がある。
仮接着が液体の吸着力を使用して行われる上記例では、好ましくは、前記半導体回路の前記仮接着部が前記液体に対して親液性を有する材料で形成される。この場合、前記仮接着部上に前記液体の膜が形成されやすい、という利点がある。
仮接着が液体の吸着力を使用して行われる上記例では、好ましくは、前記仮接着領域が、前記液体に対して親液性のある材料を用いて前記転写用支持部材の一面に選択的に形成された膜によって画定される。あるいは、前記液体に対して親液性を持たない（あるいは疎液性を持つ）材料を用いて前記転写用支持部材の一面に形成された膜によって画定される。
本発明の第１の観点による集積回路装置の製造方法のさらに他の好ましい例では、複数の前記所定箇所の各々に複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる。この場合、複数の前記導電性接触子の各々が、複数の前記所定箇所の対応するものを貫通して外方に突出するのが好ましい。また、前記半導体回路と前記支持基板または前記回路層との前記導電性接触子を用いた固着が、接合用金属を用いる接合、接合用金属を用いない圧接による接合、または接合用金属を用いない溶着による接合によって行われるのが好ましい。
本発明の第１の観点による集積回路装置の製造方法のさらに他の好ましい例では、複数の前記半導体回路の前記接続部の各々に複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる。この場合、複数の前記導電性接触子の各々が、複数の前記接続部の対応するものを貫通して外方に突出するのが好ましい。また、前記半導体回路と前記支持基板または前記回路層との前記導電性接触子を用いた固着が、接合用金属を用いる接合、接合用金属を用いない圧接による接合、または接合用金属を用いない溶着による接合によって行われるのが好ましい。
本発明の第１の観点による集積回路装置の製造方法のさらに他の好ましい例では、複数の前記半導体回路を前記転写用支持部材上に載置する工程の前に、複数の前記半導体回路を前記所望レイアウトでトレイの上に載置する工程が実行され、複数の前記半導体回路が前記トレイから前記転写用支持部材上に一括して載置せしめられる。
（５） 本発明の第２の観点による三次元積層構造を持つ集積回路装置の製造方法は、
複数の回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置の製造方法であって、
前記回路層のいずれか一つに含まれる複数のチップ状半導体回路を当該回路層に隣接する前記支持基板または前記回路層の他の一つの搭載面に所望レイアウトで固着する際に、
前記搭載面に設定された、複数のチップ状半導体回路の接続部がそれぞれ固着されるべき複数の所定箇所の各々に、親液性領域を形成し、
複数の前記親液性領域のそれぞれに液体の膜を形成し、
複数の前記チップ状半導体回路の前記接続部と複数の前記親液性領域の対応するものとを、前記液体の膜を介在させた対向状態でそれぞれ連結し、
複数の前記接続部と複数の前記親液性領域の対応するものの間に押圧力を印加することによって、複数の前記接続部を複数の前記所定箇所の対応するものにそれぞれ接触させ、
相互に接触せしめられた複数の前記接続部とそれらの対応する前記所定箇所とを相互に固着することにより、複数の前記チップ状半導体回路を前記搭載面に前記所望レイアウトで配置する
ことを特徴とするものである。
本明細書では、この方法を「無転写方式」と呼ぶ。それは、上述した本発明の第１の観点による集積回路装置の製造方法とは異なり、複数のチップ状半導体回路を転写用支持部材から転写するという動作が行われないからである。
（６） 本発明の第２の観点による三次元積層構造を持つ集積回路装置の製造方法では、上述したように、まず、三次元積層構造を構成する支持基板または複数の回路層のうちの所望の一つの搭載面に設定された、複数のチップ状半導体回路の接続部がそれぞれ固着されるべき複数の所定箇所の各々に、親液性領域を形成する。これら親液性領域は、典型的には、前記チップ状半導体回路の接続部と同様の構成とされるが、それに限定されるわけではなく、前記チップ状半導体回路の接続部が固着されるものであれば、任意の構成でよい。次に、複数の前記親液性領域のそれぞれに液体の膜を形成してから、複数の前記チップ状半導体回路の前記接続部と複数の前記親液性領域の対応するものとを、前記液体の膜を介在させた対向状態でそれぞれ連結する。この連結状態では、前記液体の表面張力によって、前記端部と前記親液性領域の対応するものとの間の位置合わせが行われるため、前記接続部と前記親液性領域の対応するものとの間に位置ずれがあっても、自動的に修正される。また、この連結状態は、前記液体の表面張力によって保持される。そこで、複数の前記接続部と複数の前記親液性領域の対応するものの間に押圧力を印加することによって、複数の前記接続部を複数の前記所定箇所の対応するものにそれぞれ接触させる。すると、前記液体は前記接続部と前記親液性領域の対応するものの間から押し出される。しかし、前記接続部の対向接触状態は、前記接続部と前記親液性領域の対応するものの間に残存する前記液体の吸着力によって保持される。そこで、最後に、こうして相互に接触せしめられた複数の前記接続部とそれらの対応する前記所定箇所とを相互に固着すると、複数の前記チップ状半導体回路は前記搭載面に前記所望レイアウトで配置される。したがって、この製造方法は、公知の高速チップボンダ等を利用して前記搭載面に複数のチップ状半導体回路を個別に配置する従来方法よりも簡易かつ効率的に実行できるものである。
また、三次元積層構造を持たない半導体装置（集積回路装置）の製造工程で従来より利用されている、あるいは知られている技術を使用すれば、親液性領域の形成工程、前記チップ状半導体回路の前記接続部の前記親液性領域への連結工程、前記接続部の前記所定箇所の対応するものへの接触工程、そして、前記接続部の前記所定箇所への固着・配置工程は、いずれも、所望の精密度で実現することができる。
よって、三次元積層構造を構成する前記支持基板あるいは所望の前記回路層に対して、所望の精密度をもって簡易かつ効率的に多数（例えば数百個）のチップ状半導体回路を所望レイアウトで配置して固着することができる。
さらに、親液性領域の形成工程、前記チップ状半導体回路の前記接続部の前記親液性領域への連結工程、前記接続部の前記所定箇所の対応するものへの接触工程、そして、前記接続部の前記所定箇所への固着・配置工程は、所望の精密度で実現することができるため、前記半導体回路の電気的相互接続にバンプ電極が使用される場合に、前記半導体回路の各々の接続部に所定レイアウトで形成された複数のバンプ電極を、対応するバンプ電極あるいは配線の接続領域に対して一対一で正確に対面して固着することが可能である。
（７） 本発明の第２の観点の集積回路装置の製造方法において、「支持基板」、「三次元積層構造」、「半導体回路」、「回路層」、「接続部」、「レイアウト」といった用語の意味するところは、いずれも、転写用支持部材に関する部分を除いて、本発明の第１の観点による集積回路装置について説明したものと同じである。
「親液性領域」とは、三次元積層構造を構成する支持基板または複数の回路層のうちの所望の一つに設定された、複数のチップ状半導体回路の接続部がそれぞれ固着されるべき複数の所定箇所にそれぞれ形成されるものであって、前記半導体回路の接続部との連結に使用される液体に対する親液性を有する領域を意味する。この液体としては、典型的には水（例えば超純水）が使用されるが、本発明はこれに限定されるわけではなく、本発明の第１の観点の集積回路装置の製造方法で使用される任意の液体が使用可能である。
（８） 本発明の第２の観点の集積回路装置の製造方法で使用可能な液体としては、本発明の第１の観点の集積回路装置の製造方法で使用可能として挙げられた液体がある。
本発明の第２の観点による集積回路装置の製造方法の好ましい例では、複数の前記親液性領域が、複数の前記半導体回路の総数と同数設けてあって、複数の前記半導体回路と前記親液性領域とが一対一対応とされる。
本発明の第２の観点による集積回路装置の製造方法の他の好ましい例では、複数の前記半導体回路の前記接続部の各々に、前記液体に対して親液性を有する親液性領域が形成される。
本発明の第２の観点による集積回路装置の製造方法のさらに他の好ましい例では、前記支持基板または前記回路層の複数の前記所定箇所にそれぞれ形成された複数の前記親液性領域が、前記液体に対して親液性を持つ材料を用いて前記支持基板または前記回路層の一面に選択的に形成された膜によって画定される。あるいは、前記液体に対して親液性を持たない（あるいは疎液性を持つ）材料を用いて前記支持基板または前記回路層の一面に形成された膜によって画定される。
本発明の第２の観点による集積回路装置の製造方法のさらに他の好ましい例では、複数の前記親液性領域の各々に、複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路の各々が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる。この場合、複数の前記導電性接触子の各々が、複数の前記親液性領域の対応するものを貫通して外方に突出するのが好ましい。また、前記半導体回路と前記支持基板または前記回路層との前記導電性接触子を用いた固着が、接合用金属を用いる接合、接合用金属を用いない圧接による接合、または接合用金属を用いない溶着による接合によって行われるのが好ましい。これら二つの例では、前記液体の膜は、前記親液性領域上に前記導電性接触子を覆うように形成されるのが好ましい。
本発明の第２の観点による集積回路装置の製造方法のさらに他の好ましい例では、複数の前記半導体回路の前記接続部の各々に、複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる。この場合、複数の前記導電性接触子の各々が、複数の前記接続部の各々に形成された親液性領域の対応するものを貫通して外方に突出するのが好ましい。また、前記半導体回路と前記支持基板または前記回路層との前記導電性接触子を用いた固着が、接合用金属を用いる接合、接合用金属を用いない圧接による接合、または接合用金属を用いない溶着による接合によって行われるのが好ましい。これら二つの例では、前記液体の膜は、前記親液性領域上に前記導電性接触子を覆うように形成されるのが好ましい。
本発明の第２の観点による集積回路装置の製造方法のさらに他の好ましい例では、前記液体の膜を用いて、複数の前記半導体回路の前記接続部を複数の前記親液性領域の対応するものに対向状態でそれぞれ連結する工程の前に、複数の前記半導体回路を前記所望レイアウトでトレイの上に載置する工程が実行され、複数の前記半導体回路が前記トレイから前記支持基板または前記回路層の上に一括して載置せしめられる。
（９） 本発明の第３の観点による集積回路装置の製造装置は、
上述した第１または第２の観点による集積回路装置の製造方法に使用されるものであって、
本体と、
転写用支持部材または支持基板を保持する被工作物保持機構と、
前記本体に設けられた、一括載置用トレイを保持するトレイ保持機構と、
前記被工作物保持機構及び前記トレイ保持機構の少なくとも一方を変位可能とする、前記本体に設けられた制御ステージと、
前記被工作物保持機構によって保持された転写用支持部材または支持基板と、前記トレイ保持機構によって保持された前記一括載置用トレイの位置合わせを光学的に行う位置合わせ手段と
を備えてなることを特徴とするものである。
（１０） 本発明の第３の観点による集積回路装置の製造装置は、上述したような構成を持つから、前記被工作物保持機構によって転写用支持部材または支持基板を保持すると共に、前記トレイ保持機構によって一括載置用トレイを保持し、前記位置合わせ手段を用いて前記転写用支持部材または前記支持基板と前記一括載置用トレイの位置合わせをした後、前記制御ステージを用いて前記被工作物保持機構及び前記トレイ保持機構の少なくとも一方を変位させると、前記一括載置用トレイに保持された複数の半導体チップを一括して前記転写用支持部材または前記支持基板上の所望箇所に載置することができる。つまり、この製造装置によれば、上述した第１または第２の観点による集積回路装置の製造方法であって一括載置用トレイを用いたものを実施することが可能である。
（１１） 本発明の第３の観点による集積回路装置の製造装置の好ましい例では、前記位置合わせ手段が、光源と、前記光源から出射される光線を前記被工作物保持機構及び前記トレイ保持機構を介して受光して撮像を行う撮像装置と、前記撮像装置から得られる画像データを用いて演算を行う演算装置とを備え、前記演算装置を用いて前記転写用支持部材または支持基板と前記一括載置用トレイの位置合わせが実行される。
本発明の第３の観点による集積回路装置の製造装置の他の好ましい例では、前記位置合わせ手段が、前記被工作物保持機構によって保持された前記転写用支持部材または前記支持基板と前記トレイ保持機構によって保持された前記一括載置用トレイとを撮像する撮像装置と、前記撮像装置から得られる画像データを用いて演算を行う演算装置とを備え、前記演算装置を用いて前記転写用支持部材または支持基板と前記一括載置用トレイの位置合わせが実行される。
本発明の第１及び第２の観点による三次元積層構造を持つ集積回路装置の製造方法では、三次元積層構造を構成する支持基板あるいは所望の一つの回路層に対して、所望の精密度をもって簡易かつ効率的に多数（例えば数百個）のチップ状半導体回路を所望レイアウトで配置して固着することができる。また、チップ状半導体回路の電気的相互接続にバンプ電極が使用される場合に、それら半導体回路の各々の接続部に所定レイアウトで形成された複数のバンプ電極を、対応するバンプ電極あるいは配線の接続領域に対して一対一で正確に対面して固着することができる。
本発明の第３の観点による三次元積層構造を持つ集積回路装置の製造装置では、本発明の第１または第２の観点による集積回路装置の製造方法であって一括載置用トレイを用いたものの実施に好適に使用することが可能である。
本発明に係る三次元積層構造を持つ集積回路装置の製造方法の基本概念を示す断面図である。 本発明に係る三次元積層構造を持つ集積回路装置の製造方法の基本概念を示す断面図で、図１の続きである。 本発明に係る三次元積層構造を持つ集積回路装置の製造方法の基本概念を示す断面図で、図２の続きである。 本発明の第１実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（転写方式）を示す断面図である。 本発明の第１実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第３半導体回路層を構成する半導体チップ群を第２半導体回路層に付着する工程（転写方式）を示す断面図である。 本発明の第２実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（転写方式）を示す断面図である。 本発明の第２実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（転写方式）を示す断面図で、図６の続きである。 本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法を工程毎に示す断面図である。 本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法を工程毎に示す断面図で、図８の続きである。 本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法を工程毎に示す断面図で、図９の続きである。 本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（転写方式）を示す断面図である。 本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第３半導体回路層を構成する半導体チップ群を第２半導体回路層に付着する工程（転写方式）を示す断面図である。 本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第３半導体回路層を構成する半導体チップ群を第２半導体回路層に付着する工程（転写方式）を示す断面図で、図１２の続きである。 本発明の第４実施形態に係る集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（無転写方式）の概念を示す断面図である。 本発明の第４実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（無転写方式）を示す断面図である。 本発明の第４実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（無転写方式）を示す断面図で図１５の続きである。 本発明の第４実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第３半導体回路層を構成する半導体チップ群を第２半導体回路層に付着する工程（無転写方式）を示す断面図である。 本発明の第５実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（無転写方式）を示す断面図である。 本発明の第５実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第３半導体回路層を構成する半導体チップ群を第２半導体回路層に付着する工程（無転写方式）を示す断面図である。 本発明の第５実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第３半導体回路層を構成する半導体チップ群を第２半導体回路層に付着する工程（無転写方式）を示す断面図で、図１９の続きである。 本発明の第６実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（無転写方式）を示す断面図である。 本発明の第６実施形態に係る三次元積層構造を持つ集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板に付着する工程（無転写方式）を示す断面図で、図２１の続きである。 本発明の第３実施形態に係る集積回路装置の製造方法において、半導体チップ接合工程（接合用金属を用いた場合）の詳細を示す部分断面図である。 本発明の第３実施形態に係る集積回路装置の製造方法において、半導体チップ接合工程の詳細を示す部分断面図で、図２３の続きである。 本発明の第３実施形態に係る集積回路装置の製造方法において、半導体チップ接合工程の詳細を示す部分断面図（接合後に接合用金属が残る場合）で、図２４の続きである。 本発明の第３実施形態に係る集積回路装置の製造方法において、半導体チップ接合工程の詳細を示す部分断面図（接合後に接合用金属が残らない場合、または接合用金属を使用しない場合）で、図２４の続きである。 本発明に係る三次元積層構造を持つ集積回路装置の製造方法で使用される半導体チップの詳細構成を示す概略断面図である。 本発明に係る三次元積層構造を持つ集積回路装置の製造方法で使用される半導体チップについて、外部回路接続用のハンダボール及びマイクロバンプ電極の配置をそれぞれ示す概略平面図である。 本発明の第３実施形態に係る集積回路装置の製造方法で使用されるマイクロバンプ電極の詳細構成を示す拡大部分断面図である。 本発明の第７実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、第１半導体回路層を構成する半導体チップ群をキャリア基板上に一括して配置する工程を詳細に示す断面図である。 本発明の第７実施形態に係る製造方法で使用される一括載置用トレイの平面図である。 本発明の第８実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、第１半導体回路層を構成する半導体チップ群をキャリア基板上に一括して配置する工程を詳細に示す断面図である。 本発明の第９実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、半導体チップの位置修正方法を示す要部断面図である。 本発明の第９実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、半導体チップの位置修正方法を示す要部断面図で、図３３の続きである。 本発明の第１０実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、半導体チップの位置修正方法を示す要部断面図である。 本発明の第１１実施形態に係る集積回路装置製造装置を示す要部断面説明図で、（ａ）はキャリア基板上の仮接着領域と一括載置用トレイ上の半導体チップとが間隔をあけて対向している状態を示し、（ｂ）は半導体チップが仮接着領域上に載せられた状態を示している。 本発明の第１１実施形態に係る集積回路装置製造装置を示す要部断面説明図で、仮接着領域上に載せられた半導体チップを押付け板に押し付けた状態を示している。 本発明の第１２実施形態に係る集積回路装置製造装置を示す要部断面説明図で、キャリア基板上の仮接着領域と一括載置用トレイ上の半導体チップとが間隔をあけて対向している状態を示している。 本発明の第１１実施形態に係る集積回路装置製造装置において、キャリア基板に代えて支持基板を用いた場合の図３６と同様の図である。 本発明の第１１実施形態に係る集積回路装置製造装置において、キャリア基板に代えて支持基板を用いた場合の図３７と同様の図である。
符号の説明
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 集積回路装置
１１ 支持基板
１１ａ 支持基板の搭載面
１２ 接続部
１２ａ、１２ｂ 仮接着部
１３ 半導体チップ
１４ 接着剤
１５ 接合領域
１６ 半導体チップ
１７ 接着剤
１８ 接合領域
１９ 半導体チップ
２０ 接着剤
２１ 接合領域
２２ 半導体チップ
２３ 接着剤
２４ 絶縁層
２５ 導電性プラグ
２６ 外部回路接続用マイクロバンプ電極
２７ ハンダボール
３０Ａ、３０Ｂ、３０Ｃ、３０Ａ’、３０Ｂ’、３０Ｃ’ 集積回路装置
３１ 支持基板
３２ 絶縁層
３３ 配線
３４ 導電性プラグ
３５、３６ マイクロバンプ電極
３６ａ マイクロバンプ電極の下層
３６ｂ マイクロバンプ電極の上層
３７ 半導体チップ
３７ａ 仮接着部
３８、３８ａ 接着剤
３９ 絶縁層
４０ 導電性プラグ
４１、４２ マイクロバンプ電極
４３ 半導体チップ
４４ 接着剤
４５ 絶縁層
４６ 導電性プラグ
４７、４８ マイクロバンプ電極
４９ 半導体チップ
４９ａ 仮接着部
５０ 接着剤
５１、５３、５５ 絶縁層
５２、５４、５６ 導電材
５７、５７ａ、５７ｂ、５８、５９ ストッパ
６０ 外部回路接続用マイクロバンプ電極
６１ 絶縁層
７１，７１ａ 接続部
７２、７２ａ 仮接着領域
７３、７３ａ キャリア基板
７４ 接続部
７５ 接続部
７６ 仮接着領域
７７ キャリア基板
７８ 親水性領域
７９ 疎水性領域
８１、８２ 水の膜
８３ 疎水性液体の膜
８５ａ 接続部
８６ａ 接続部
９１ａ、９２ａ、９３ａ、９４ａ、９５ａ、９６ａ 親水性領域
９２ 仮接着領域
９３ キャリア基板
９５ 仮接着領域
９５ａ 親水性領域
９６ キャリア基板
９６ａ 親水性領域
１０１ 水の膜
１２０ 接合用金属
１５１、１５３ 絶縁層
１５２ 配線層
１５４ 導電性プラグ
１６０ ＭＯＳ型トランジスタ
１６１ ソース・ドレイン領域
１６２ ゲート絶縁層
１６３ ゲート電極
１７１、１７３ 絶縁層
１７２ 配線層
１７４ 導電性プラグ
１８０ 押付け板
２００、２００ａ、２００ｂ 一括載置用トレイ
２０１ 本体部
２０２ 外壁
２０３ 上壁
２０４ 仕切壁
２０５ チップ載置領域
２０６小孔
２０７ 内部空間
２０８ 給排気口
３００、３００ａ 集積回路装置製造装置
３０１ 本体
３０２ 制御ステージ
３０３ 支持台
３０４ 赤外線ランプ
３０５ 真空チャック
３０６、３０６ａ、３０６ｂ ＣＣＤカメラ
３０７ コンピュータ
Ｒ１、Ｒ２ 接続部
Ｃ 半導体チップに形成された半導体集積回路（半導体固体回路群）
Ｌ１ 第１半導体回路層
Ｌ２ 第２半導体回路層
Ｌ３ 第３半導体回路層
Ｌ４ 第４半導体回路層
以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。まず最初に本発明の基本概念について述べてから、当該基本概念に基づく第１〜第１０の実施形態について順に述べていくが、各実施形態における説明では、当該基本概念に関する説明と同一の部分は省略し、各実施形態において特徴的な部分に重点をおいて述べることにする。
（本発明の基本概念）
図１〜図３は、本発明の三次元積層構造を持つ集積回路装置の製造方法の基本概念を示す概略断面図である。
まず最初に、図１（ａ）に示すように、所望の剛性を持つ支持基板１１を用意する。支持基板１１は、一面に複数の半導体チップ（すなわちチップ状半導体回路）を搭載する平坦な搭載面１１ａを有している。支持基板１１としては、例えばガラス、単結晶シリコン（Ｓｉ）製のウェーハ（表面領域に集積回路が形成されたもの、あるいは集積回路が形成されていないもの）等が好適に使用できる。
次に、図１（ｂ）に示すように、支持基板１１の搭載面１１ａの所定位置に、公知の構成を持つ複数個の半導体チップ１３をそれぞれ固着させる。隣接するチップ１３の間には、所定の隙間が設けられている。これらチップ１３は、いわゆるKnown Good Die（ＫＧＤ、公知の良品チップ）と呼ばれるもので、必要に応じて、任意の製法で製造された任意の構成のもの（所望の集積回路を内蔵したもの）を使用する。これらチップ１３（チップ状半導体回路）は、それらの間及び外周に配置された硬化した接着剤１４と共に第１半導体回路層Ｌ１を構成する。換言すれば、第１半導体回路層Ｌ１は、複数のチップ１３（チップ状半導体回路）と、それらチップ１３の周囲に配置された接着剤１４とから構成される。
なお、実際は数個〜数百個のチップ１３を固着させることが多いが、ここでは説明の簡単化のために、図示された３個のチップについて説明することにする。
支持基板１１の搭載面１１ａへの半導体チップ１３の固着は、それらチップ１３の表面に形成された接続部１２を介して行われる。接続部１２の具体的構成は後述するが、例えばマイクロバンプ電極を利用して実現できる。これら接続部１２により、チップ１３と搭載面１１ａの間の機械的接続及び電気的接続が同時に達成される。この時の状態は図１（ｂ）に示す通りである。これらのチップ１３は、例えば公知の高速チップ・ボンダを用いて一個づつ順に固着させてもよいし、予め転写用支持部材（図示せず）の上にすべてのチップ１３を所定レイアウトで配置しておき、その後にその転写用支持部材を用いて全チップ１３を一括して搭載面１１ａに転写して固着させるようにしてもよい。
チップ１３の接合部１２に対応して、支持基板１１の搭載面１１ａの所定位置にも接続部１２と同様の接続部（図示せず）を形成してもよい。この場合は、チップ１３の接続部１２と、搭載面１１ａの接続部とが接合せしめられ、それによってチップ１３と搭載面１１ａの間の機械的接続及び電気的接続が同時に達成されることになる。
次に、図１（ｃ）に示すように、接続部１２を介して搭載面１１ａに固着された半導体チップ１３の周囲の隙間に、適当な方法で液状ないし流動性の接着剤１４を配置し、その後、加熱、紫外線照射等を行って接着剤１４を硬化させる。接着剤１４は、電気的絶縁性を持つ合成樹脂により製作されたものが好ましい。これは、隣接するチップ１３の間を電気的に絶縁する必要があるからであり、また当該集積回路装置のパッケージの一部として機能するからである。この時、搭載面１１ａ上に形成される接着剤１４の硬化層の厚さは、チップ１３の全高に及ぶ必要はなく、次の工程でチップ１３を研磨して薄くした時に前記隙間（接続部１２を含む）が接着剤１４で完全に充填されるように設定すれば足りる。
なお、ここでは、支持基板１１を上下ひっくり返して搭載面１１ａを上に向けた状態で液状の接着剤１４を噴霧する方法（噴霧法）を使用した場合の例を示しているので、接着剤１４は半導体チップ１３の接続部１２とは反対側の面（すなわち裏面）にも付着している。半導体チップ１３の裏面にある接着剤１４は、次の半導体チップ研磨工程で除去されるので、問題は生じない。
次に、支持基板１１の搭載面１１ａに固着されたすべての半導体チップ１３について、それらの接着面とは反対側の面（すなわち裏面）を機械的研磨法及びＣＭＰ（Chemical Mechanical Polishing、化学機械研磨）法により一括して研磨する。これらの研磨工程は、図１（ｄ）に示すように、各チップ１３の裏面がそれらチップ１３の周囲にある接着剤１４の硬化層と同一平面となるように行う。実際には、接着剤１４の硬化層が少し研磨されるまで行い、それによって各チップ１３の裏面の研磨と同時に接着剤１４の硬化層の露出面の平坦化が行われるようにするのが好ましい。
このＣＭＰ工程で半導体チップ１３の裏面を研磨しても、それらチップ１３の動作には何ら支障は生じない。これは、チップ１３に内蔵された集積回路は、当該チップ１３の支持基板１１側の表面領域のみに極めて小さい深さで形成されており、これらチップ１３の表面領域以外の部分はその回路動作に関与していないからである。
以上の工程により、図１（ｄ）に示すように、複数の半導体チップ１３を含む第１半導体回路層Ｌ１が、支持基板１１の搭載面１１ａ上に形成される。したがって、複数のチップ１３を含む第１半導体回路層Ｌ１は、各チップ１３の接続部１２と接着剤１４によって搭載面１１ａに固着されている、と言うことができる。なお、各チップ１３の搭載面１１ａに対する機械的接続は、接続部１２だけでなく硬化した接着剤１４によっても行われるから、十分な接続強度が得られる。
次に、以上のようにして形成された第１半導体回路層Ｌ１に対して、上記とほぼ同様にして複数の半導体チップ１６を重ねて配置することにより、第２半導体回路層Ｌ２を形成する。
すなわち、図２（ｅ）に示すように、表面に接続部１５を持つ複数の半導体チップ１６（すなわちチップ状半導体回路）を、第１半導体回路層Ｌ１の接着剤１４の硬化層より露出した半導体チップ１３の裏面に、それぞれ重なるようにして固着させる。チップ１６の接続部１５の構成は、第１半導体回路層Ｌ１のチップ１３の接続部１２の構成と同じである。これら接続部１５により、チップ１６と１３の間の機械的接続及び電気的接続が同時に達成される。
チップ１６がチップ１３より小さい場合は、チップ１６の接続部１５全体がチップ１３の裏面の内側に含まれる。しかし、チップ１６がチップ１３より大きい場合は、チップ１６の接続部１５の一部がチップ１３の裏面からはみ出し、そのはみ出した部分は接着剤１４に接触することになる。
その後、図２（ｅ）に示すように、接続部１５を介して第１半導体回路層Ｌ１の対応するチップ１３に固着されたチップ１６の周囲の隙間に、チップ１３について上述したのと同じ方法で液状ないし流動性の接着剤１７を充填し、加熱、紫外線照射等により硬化させる。この時の状態は図２（ｆ）に示す通りである。
次に、固着されたチップ１６の固着面とは反対側の面（裏面）を機械的研磨法及びＣＭＰ法により研磨し、図２（ｇ）に示すように、各チップ１６の裏面が接着剤１７の硬化層と同一平面となるようにする。こうして、複数のチップ１６は、それらの接続部１５によって、対応するチップ１３に対して機械的・電気的に接続される。したがって、複数のチップ１６と接着剤１７の硬化層とを含む第２半導体回路層Ｌ２は、第１半導体回路層Ｌ１に重ねて形成される。第２半導体回路層Ｌ２と第１半導体回路層Ｌ１の機械的・電気的接続は、各チップ１６の接続部１５によって行われる。
次に、以上のようにして形成された第２半導体回路層Ｌ２に対して、上記とほぼ同様にして複数の半導体チップ１９を重ねて配置することにより、第３半導体回路層Ｌ３を形成する。
すなわち、図３（ｈ）に示すように、表面に接続部１８を持つ複数の半導体チップ（すなわちチップ状半導体回路）１９を、第２半導体回路層Ｌ２の接着剤１７の硬化層より露出した半導体チップ１６の裏面に、それぞれ重なるようにして固着させる。チップ１９の接続部１８の構成は、第１半導体回路層Ｌ１のチップ１３の接続部１２の構成と同じである。これら接続部１８により、チップ１９と１６の間の機械的接続及び電気的接続が同時に達成される。
チップ１９がチップ１６より小さい場合は、チップ１９の接続部１８全体がチップ１６の裏面の内側に含まれる。しかし、チップ１９がチップ１６より大きい場合は、チップ１９の接続部１８の一部がチップ１６の裏面からはみ出し、そのはみ出した部分は接着剤１７に接触することになる。
その後、接続部１８を介して第２半導体回路層Ｌ２の対応するチップ１６に固着されたチップ１９の周囲の隙間に、チップ１３について上述したのと同じ方法で液状ないし流動性の接着剤２０を充填し、加熱、紫外線照射等により硬化させる。
次に、固着されたチップ１９の固着面とは反対側の面（裏面）を機械的研磨法及びＣＭＰ法により研磨し、各チップ１９の裏面が接着剤２０の硬化層と同一平面となるようにする。こうして、複数のチップ１９は、それらの接続部１８によって、対応するチップ１６に対して機械的・電気的に接続される。したがって、複数のチップ１９と接着剤２０の硬化層とを含む第３半導体回路層Ｌ３は、第２半導体回路層Ｌ２に重ねて形成される。第３半導体回路層Ｌ３と第２半導体回路層Ｌ２の機械的・電気的接続は、各チップ１９の接続部１８によって行われる。
次に、以上のようにして形成された第３半導体回路層Ｌ３に対して、上記とほぼ同様にして複数の半導体チップ２２を重ねて配置することにより、第４半導体回路層Ｌ４を形成する。
すなわち、図３（ｈ）に示すように、表面に接続部２１を持つ複数の半導体チップ（すなわちチップ状半導体回路）２２を、第３半導体回路層Ｌ３の接着剤２０の硬化層より露出した半導体チップ１９の裏面に、それぞれ重なるようにして固着させる。チップ２２の接続部２１の構成は、第１半導体回路層Ｌ１のチップ１３の接続部１２の構成と同じである。これら接続部２１により、チップ２２と１９の間の機械的接続及び電気的接続が同時に達成される。
チップ２２がチップ１９より小さい場合は、チップ２２の接続部２１全体がチップ１９の裏面の内側に含まれる。しかし、チップ２２がチップ１９より大きい場合は、チップ２２の接続部２１の一部がチップ１９の裏面からはみ出し、そのはみ出した部分は接着剤２０に接触することになる。
その後、接続部２１を介して第３半導体回路層Ｌ３の対応するチップ１９に固着されたチップ２２の周囲の隙間に、チップ１３について上述したのと同じ方法で液状ないし流動性の接着剤２３を充填し、加熱、紫外線照射等により硬化させる。
次に、固着されたチップ２２の固着面とは反対側の面（裏面）を機械的研磨法及びＣＭＰ法により研磨し、各チップ２２の裏面が接着剤２３の硬化層と同一平面となるようにする。こうして、複数のチップ２２は、それらの接続部２１によって、対応するチップ１９に対して機械的・電気的に接続される。したがって、複数のチップ２２と接着剤２３の硬化層とを含む第４半導体回路層Ｌ４は、第３半導体回路層Ｌ３に重ねて形成される。第４半導体回路層Ｌ４と第３半導体回路層Ｌ３の機械的・電気的接続は、各チップ２２の接続部２１によって行われる。
その後、第４半導体回路層Ｌ４のチップ２２と接着剤２３の硬化層からなる面に、絶縁層２４を形成して当該面の全体を覆う。そして、その絶縁層２４を貫通して、対応するチップ２２の内部集積回路に接続された複数の導電性プラグ２５（埋込配線）を所定位置に形成した後、それらプラグ２５の一端に固着された複数のマイクロバンプ電極（マイクロバンプよりなる電極）２６を形成する。最後に、それら電極２６上にそれぞれ球状のハンダ（ハンダボール）２７を固着させる。なお、ハンダボール２７は省略可能である。
以上のような工程を経ることにより、図３（ｈ）に示すように、支持基板１１の搭載面１１ａに第１〜第４の半導体回路層Ｌ１〜Ｌ４を順に重ねて形成してなる三次元積層構造が得られる。この積層構造は、４個のチップ１３、１６、１９、２２（チップ状半導体回路）を積み重ねてなるチップ積層体を複数個含んでおり、それらチップ積層体は支持基板１１に平行な方向に互いに離れて配置されていると共に、それらチップ積層体の周囲の隙間には硬化した接着剤１４、１７、２０、２３が充填されている。各組のチップ積層体において、積層されたチップ１３、１６、１９、２２は、電気的に相互接続されている。
そこで、第１〜第４の半導体回路層Ｌ１〜Ｌ４の積層構造を公知の方法によってダイシングし、所望の集積回路装置に分割する。このダイシングは、ダイシング用の刃が隣接するチップ積層体の間を通過するように行う。こうして、図３（ｉ）に示すような集積回路装置１０Ａ、１０Ｂ、１０Ｃが得られる。集積回路装置１０Ａ、１０Ｂ、１０Ｃは、分割された支持基板１１’上に大きさや機能の異なる一組（４個）の半導体チップ１３、１６、１９、２２が積層された三次元積層構造を有している。
図２８（ａ）は、集積回路装置１０Ａのハンダボール２７のレイアウトを示す説明図である。外部回路接続用の複数のハンダボール２７（すなわちマイクロバンプ電極２６）は、このように支持基板１１とは反対側の平面に規則的に配置されている。集積回路装置１０Ｂと１０Ｃについても同様である。ハンダボール２７を省略してマイクロバンプ電極２６それ自体を外部回路接続用端子として使用してもよい。
ダイシング工程はこのような方法に限定されるものではない。例えば、図３（ｊ）に示す集積回路装置１０Ｄのように、隣接する二組のチップ積層体を含むようにダイシングすることもできるし、必要に応じて三組あるいはそれ以上のチップ積層体を含むようにダイシングすることも可能である。また、ダイシングをまったくせずに、図３（ｈ）に示す積層構造の全体をそのまま、ウェーハレベルの集積回路装置１０Ｅとして使用することもできる。
以上説明したように、本発明の三次元積層構造を持つ集積回路装置の製造方法によれば、異なる機能を持つ複数の半導体チップ１３、１６、１９、２２（複数のチップ状半導体回路）を必要に応じて支持基板１１上に組み合わせて所望のシステム化された機能を実現できる、三次元積層構造を持つ集積回路装置１０Ａ、１０Ｂ、１０Ｃ、１０Ｄまたは１０Ｅを製造することができる。よって、従来のシステムＬＳＩと同様にシステム化された集積回路装置を簡易に得ることができるだけでなく、要求に応じて多彩な機能を実現することが可能となる。
また、第１〜第４の半導体回路層Ｌ１〜Ｌ４中の半導体チップ１３、１６、１９、２２は、いずれも、各半導体回路層中Ｌ１、Ｌ２、Ｌ３またはＬ４において、支持基板１１に対して平行な方向に隙間をあけて配置され、そして、それらチップ１３、１６、１９、２２を絶縁性接着剤１４、１７、２０、２３で固着した後にそれらの裏面側から研磨することにより、チップ１３、１６、１９、２２の厚さが調整される。このため、組み合わせるべきチップ１３、１６、１９、２２（すなわち、組み合わせるべき半導体回路）の大きさや形状や厚さが互いに異なっていても、単一の支持基板１１上に組み合わせて搭載することができる。
さらに、本発明に係るこの製造方法によれば、三次元積層構造を持つ集積回路装置１０Ａと１０Ｂと１０Ｃ、あるいは三次元積層構造を持つ集積回路装置１０Ａと１０Ｄ、または三次元積層構造を持つ集積回路装置１０Ｅが得られるが、これらの集積回路装置１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅは、支持基板１１あるいはそれを分割してなる支持基板１１’の上に、異なる機能を持つ複数の半導体チップ１３、１６、１９、２２を必要に応じて組み合わせて搭載している。そして、その三次元積層構造の支持基板１１または１１’とは反対側の面は、絶縁層２４またはそれを分割してなる絶縁層２４’で覆われており、その絶縁層１１または１１’上に外部回路接続用の複数のバンダボール２７が配置されている。さらに、その三次元積層構造の側面は、絶縁性合成樹脂製の接着剤１４、１７、２０、２３よりなる被覆材で覆われている。
このように、集積回路装置１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅでは、接続部１２、１５、１８、２１によって半導体回路層Ｌ１〜Ｌ４の間の電気的な相互接続が実現されている。また、支持基板１１または１１’と被覆材（接着剤１４、１７、２０、２３）と絶縁層２４または２４’は、半導体回路層Ｌ１〜Ｌ４を収容して保護するパッケージとしての機能を果たしており、支持部材１１または１１’とは反対側の一面に配置された複数のマイクロバンプ電極２６またはハンダボール２７を用いて、外部回路・装置との電気的接続が可能になっている。したがって、集積回路装置１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅは、半導体回路層Ｌ１〜Ｌ４とパッケージとを一体化した構造を持つ、換言すれば、パッケージ一体型の三次元積層構造を持つ。その結果、内部回路間の電気的相互接続（配線）やパッケージングの点での困難性を解消ないし低減しながら、従来のシステムＬＳＩと同様のシステム化を簡易に実現することができ、しかも、要求に応じて多彩な機能を実現することも可能である。
なお、上記説明では、第１〜第４の半導体回路層Ｌ１〜Ｌ４の各々を構成する半導体回路として、ここでは半導体チップ（チップ状半導体回路）を使用しているが、第１〜第４の半導体回路層Ｌ１〜Ｌ４の一部を半導体ウェーハ（ウェーハ状半導体回路）を使用して形成してもよい。また、第１〜第４の半導体回路層Ｌ１〜Ｌ４の各々において、一つの半導体回路層中の一つの半導体チップを、それに隣接する他の一つの半導体回路層中の一つの半導体チップに重ねているが、これには限定されない。一つの半導体回路層中の一つの半導体チップを、それに隣接する他の一つの半導体回路層中の二つ以上の半導体チップに重ねるようにしてもよい。
また、第１〜第４の半導体回路層Ｌ１〜Ｌ４の各々に、ＫＧＤである半導体チップを使用しているが、各半導体回路層中のチップがすべてＫＧＤである必要はない。ＫＧＤである半導体チップは、その内部に形成されている回路の全部が使用され（あるいは動作して）いなくてもよい。一部に使用されていない（あるいは動作しない）回路（例えば冗長部）を含んでいてもよい。ここで「冗長部」とは、半導体チップの構成要素の一部が故障してもその機能を全うできるように、余分な構成要素が予め付加されていることをいう。積層後の検査で第１〜第４の半導体回路層Ｌ１〜Ｌ４の一部の回路要素に不良があることが判明すると、その不良の回路要素に代えて冗長部の回路要素を使用するように調整する。これは、外部から所定の電流を供給する等の方法によって不良回路要素に通じる配線を切断すると共に、冗長部の回路要素に通じるように配線を切り替える、という方法により容易に実施できる。この方法は当業界で良く知られているから、その説明は省略する。「冗長部」を持たせることにより、三次元積層構造を持つ当該集積回路装置の製造歩留まりが向上するという利点がある。
第１〜第４の半導体回路層Ｌ１〜Ｌ４のいずれかにおいて、特定の回路機能を提供する半導体チップが不要な部分がある場合は、その部分にいわゆるダミーチップ（内部には回路が形成されていないが、外形はＫＧＤと同じ半導体チップ、あるいは内部に回路が形成されているがその全部が使用されていなく、外形はＫＧＤと同じ半導体チップ）を使用するのが好ましい。この場合、ダミーチップの中には、必要に応じて、他の半導体チップとの電気的接続のための埋込配線のみが形成される。これは、半導体チップの存在しない空白箇所が半導体回路層Ｌ１〜Ｌ４のいずれかに生じると、半導体チップの積層工程（半導体回路層の形成工程）の実施に支障が生じたり、製造後の集積回路装置に機械的強度に関する問題が生じたりすると考えられるからである。しかし、そのような問題が回避できるのであれば、ダミーチップ以外の任意の充填部材を配置することも可能である。
（第１実施形態）
次に、本発明の第１実施形態に係る三次元積層構造を持つ集積回路装置の製造方法について説明する。
この製造方法は、図１〜図３を参照して上述した本発明の基本概念に基づくものであり、したがって、その工程全体は図１〜図３に示した工程と同一である。しかし、図４及び図５に示すように、第１〜第４の半導体回路層Ｌ１〜Ｌ４の各々を構成する半導体チップ群を、支持基板または第１〜第３の半導体回路層Ｌ１〜Ｌ３のいずれかに固着する工程（すなわち半導体チップ固着工程）が、転写用支持部材としての「キャリア基板」を用いて半導体チップ群を一括して転写することによって実施される点に、この製造方法の特徴がある。このような方式を、ここでは「転写方式」と呼ぶことにする。
図４は、本発明の第１実施形態に係る集積回路装置の製造方法において、第１半導体回路層Ｌ１を構成する半導体チップ群を支持基板の所定位置に固着する工程を詳細に示す断面図である。図５は、その製造方法において、第３半導体回路層Ｌ３を構成する半導体チップ群を第２半導体回路層Ｌ２の所定位置に固着する工程を詳細に示す断面図である。
第１実施形態に係る集積回路装置の製造方法では、図４に示すように、第１半導体回路層Ｌ１を構成する半導体チップ１３を支持基板１１の搭載面１１ａの所定位置に固着する工程において、「転写用支持部材」としてのキャリア基板７３上に全チップ１３を所定のレイアウトで仮接着させてから、全チップ１３を一括して搭載面１１ａの所望箇所に転写して固着させる。
すなわち、最初に、必要数の半導体チップ１３をすべて所望レイアウトの鏡像となるレイアウトで搭載できる大きさを持ち、且つ必要数の半導体チップ１３の重量に耐える十分な剛性を持つキャリア基板７３を用意する。キャリア基板７３としては、例えば十分な剛性を持つガラス基板、半導体ウェハー等が使用可能である。
キャリア基板７３の一面には、図４（ａ）に示すように、チップ１３の総数と同数（ここでは３個のみ示している）の矩形で薄膜状の仮接着領域７２が形成されている。これらの仮接着領域７２は、チップ１３のすべてを支持基板１１に転写・固着させるまで一時的に保持できる程度の粘着性を持つ。各仮接着領域７２の位置は、支持基板１１の搭載面１１ａ上での所望レイアウトの鏡像となるレイアウトでチップ１３が配置されるように設定されている。各仮接着領域７２の大きさと形状は、それぞれ、その上に載置されるチップ１３（正確に言えば、チップ１３の裏面に形成された仮接着部１２ａ）の大きさと形状（ここでは矩形）にほぼ一致している。したがって、各チップ１３の仮接着部１２ａ（すなわち、接続部１２の反対側の端部）を対応する仮接着領域７２上に仮接着させた場合、チップ１３のレイアウトは、支持基板１１上におけるチップ１３の所望レイアウトの鏡像となる。
仮接着領域７２は、例えば、次のようにして形成される。すなわち、まず、公知の方法によって薄い金属膜あるいは絶縁膜または両者の積層膜（厚さは例えば０．１μｍとする）をキャリア基板７３の表面全体に堆積させ、その後、その金属膜あるいは絶縁膜または両者の積層膜の全面に適当な粘着材を薄く（厚さは例えば１μｍとする）塗布する。その後、その金属膜あるいは絶縁膜または両者の積層膜とその上の粘着材とを選択的にエッチングして除去する。こうすることにより、表面が粘着材で覆われた複数の仮接着領域７２を、支持基板１１上におけるチップ１３の所望レイアウトの鏡像となるように、キャリア基板７３の表面に形成することができる。このように、仮接着領域７２を金属膜あるいは絶縁膜または両者の積層膜と粘着材とによって形成した場合、仮接着したチップ１３の位置と姿勢がより安定する利点がある。
仮接着領域７２として使用可能な金属膜としては、インジウム（Ｉｎ）、錫（Ｓｎ）等があり、仮接着領域７２として使用可能な絶縁膜としては、二酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）等がある。また、使用可能な粘着材としては、フォトレジスト、ワックス、ポリイミド樹脂、シリコーン樹脂等がある。
仮接着したチップ１３の位置と姿勢の安定性に問題が生じなければ、仮接着領域７２は粘着材のみで形成してもよい。この場合、例えば、キャリア基板６７の表面全体に適当な粘着材を薄く（厚さは例えば１μｍとする）塗布した後、公知のリソグラフィー法等を利用してその粘着材をパターニングすればよい。あるいは、キャリア基板７３の一面に所望パターンとなるように粘着材を印刷してもよい。こうすると、金属膜あるいは絶縁膜または両者の積層膜を併用する場合に比べて、工程数が減るだけでなく、工程自体も簡単になるという利点がある。他方、仮接着したチップ１３の位置と姿勢の安定性を重視する場合は、上述したように、金属膜あるいは絶縁膜または両者の積層膜と粘着材とを併用するのが好ましい。
各チップ１３の裏面に形成された仮接着部１２ａは、仮接着領域７２の粘着材に接触させた時にチップ１３が容易に仮接着することを目的として形成したものである。ここでは、仮接着領域７２に使用したものと同一の粘着材（仮接着領域７２に使用したものとは異なる粘着材でもよい）を薄く（厚さは例えば１μｍとする）塗布することによって膜状に形成している。仮接着部１２ａはこのような目的で形成しているから、チップ１３の裏面が十分に清潔かつ平坦であってそのままでも仮接着領域７２の粘着材に容易に仮接着する場合には、仮接着部１２ａを省略してもよいことは言うまでもない。その場合は、チップ１３の裏面それ自体が仮接着部の働きをすることになる。
各チップ１３の表面に形成された接続部１２は、本発明の基本概念の説明で上述したように、例えばマイクロバンプ電極を利用して実現されるが、各チップ１３の電気的接続ができれば、それ以外の構成であってもよい。
他方、支持基板１１の搭載面１１ａには、所望のチップ固着位置に必要数の接続部７１が形成されている。これらの接続部７１は、対応するチップ１３の表面に形成された接続部１２がそれぞれ接続される部分であり、各チップ１３の接続部１２と同様に、例えばマイクロバンプ電極を利用して実現されるが、各チップ１３の電気的接続ができれば、それ以外の構成であってもよい。
この第１実施形態において、支持基板１１上の接続部７１は必須ではなく省略してもよい（図１（ａ）を参照）。省略した場合、チップ１３は搭載面１１ａの所定箇所（例えば、搭載面１１ａに形成された配線領域中に設定された接続箇所）に直接、固着されることになる。
次に、各チップ１３の仮接着部１２ａを対応する仮接着領域７２の上に軽く接触させ、あるいは軽く押し付けることにより、粘着材の粘着作用を利用してチップ１３を仮接着領域７２の上に仮接着させる。この時の状態は図４（ａ）に示すようになる。この工程は、公知のチップボンダを用いて、全チップ１３を個別に仮接着領域７２の上に載せて押し付けることにより、実行するのが好ましい。
その後、必要な全チップ１３を仮接着領域７２に仮接着したキャリア基板７３を、搭載面１１ａを下に向けて水平に保持された支持基板１１に対して平行な状態で上昇させ、あるいは逆に、必要な全チップ１３を仮接着させたキャリア基板７３に対して平行な状態で支持基板１１を下降させることにより、各チップ１３の表面にある接続部１２を支持基板１１上の対応する接続部７１に一括して接触させる。その後、適当な方法（例えば、接合用金属を挟んでマイクロバンプ電極同士を接合させる、あるいは、接合用金属を挟まないでマイクロバンプ電極同士を圧接させる、または、接合用金属を挟まないでマイクロバンプ電極同士を溶着させるという方法）で、各チップ１３の接続部１２を支持基板１１上の対応する接続部７１に対して固着させる。なお、接続部１２を対応する接続部７１に固着させる工程の一具体例は、後述する第３実施形態の説明中に図２３〜図２６を参照して詳細に述べてある。
接続部１２と７１の固着が完了すると、キャリア基板７３をチップ１３から引き離す必要があるが、その方法としては種々の方法がある。例えば、キャリア基板７３が石英ガラスで作られていると共に、仮接着領域７２が粘着材のみで作られている場合は、キャリア基板７３を通じて仮接着領域７２に紫外線を照射し、仮接着領域７２を形成する粘着材を硬化させてその粘着力を消失させることができる。あるいは、加熱により温度を上げて仮接着領域７２の粘着材の粘着性を低下させ、それによってその粘着力を弱めることも可能である。仮接着領域７２の粘着材の粘着力があまり強くない場合は、キャリア基板７３または支持基板１１を単に引っ張って両者を互いに遠ざけるだけでもよい。適当な薬品を使って、仮接着領域７２それ自体を流動化あるいは除去してもよい。
仮接着領域７２が、金属膜あるいは絶縁膜または両者の積層膜とその表面を覆う粘着材とで作られている場合は、金属膜あるいは絶縁膜または両者の積層膜を除去するのは容易ではないから、温度を上げて粘着材の粘着性を消失ないし低下させたり、適当な薬品を使って粘着材を流動化あるいは除去したりするのが好ましい。仮接着領域７２の粘着材の粘着力があまり強くない場合は、キャリア基板７３またはチップ１３を単に引っ張って両者を互いに遠ざけるだけでもよい。
接続部１２と７１の固着完了後にキャリア基板７３をチップ１３から引き離すと、図４（ｂ）に示す状態になる。この時の支持基板１１の状態は、図１（ｂ）と実質的に同じである。こうして、支持基板１１の搭載面１１ａに対するチップ１３の固着が完了すると、図１（ｃ）に示すように、チップ１３の周囲の隙間に液状ないし流動性の接着剤１４を充填してから、加熱、紫外線照射等を行って接着剤１４を硬化させる。その後、本発明の基本概念として上述したのと同様にして、第１半導体回路層Ｌ１を形成する（図１（ｄ）を参照）。
図４では、上向きにしたキャリア基板７３の上に必要数のチップ１３を載せてから、下向きにした支持基板１１の搭載面１１ａにそれらチップ１３を一括して転写・固着させているが、本実施形態はこれに限定されるものではない。下向きにしたキャリア基板７３の下面の仮接着領域７２に必要数のチップ１３を仮接着させてから、上向きにした支持基板１１の搭載面１１ａにそれらチップ１３を一括して転写・固着させてもよい。要は、キャリア基板７３を用いて搭載面１１ａにチップ１３を一括して転写できればよい。
第２半導体回路層Ｌ２〜第４半導体回路層Ｌ４を構成する半導体チップ１６、１９、２２を、第１半導体回路層Ｌ１〜第３半導体回路層Ｌ３の対応する位置にそれぞれ固着する工程も、図４を参照して上述したのと実質的に同一である。ここでは、第３半導体回路層Ｌ３を構成する複数の半導体チップ１９を、第２半導体回路層Ｌ２の対応する位置にそれぞれ固着する工程について、図５を参照しながら説明する。
第３半導体回路層Ｌ３を構成する半導体チップ１９の固着工程は、第１半導体回路層Ｌ１を構成する半導体チップ１３の場合と同様であって、図５に示すように、転写用支持部材としてのキャリア基板７７上に必要数のチップ１９を所定のレイアウトで仮接着させてから、全チップ１９を一括して第２半導体回路層Ｌ２の対応する位置にそれぞれ固着させる。
すなわち、最初に、必要数の半導体チップ１９をすべて所望レイアウトの鏡像となるレイアウトで搭載できる大きさを持ち、且つ必要数の半導体チップ１９の重量に耐える十分な剛性を持つキャリア基板７７を用意する。キャリア基板７７としては、例えば十分な剛性を持つガラス基板、半導体ウェハー等が使用可能である。
キャリア基板７７の一面には、図５（ａ）に示すように、チップ１９の総数と同数（ここでは３個のみ示している）の矩形で薄膜状の仮接着領域７６が形成されている。これらの仮接着領域７６は、チップ１９のすべてを第２半導体回路層Ｌ２に転写・固着させるまで一時的に保持できる程度の粘着性を持つ。仮接着領域７６の位置は、第２半導体回路層Ｌ２の搭載面上での所望レイアウトの鏡像となるレイアウトでチップ１９が配置されるように設定されている。各仮接着領域７６の大きさと形状は、それぞれ、その上に載置されるチップ１９（正確に言えば、チップ１９の裏面に形成された仮接着部１８ａ）の大きさと形状（ここでは矩形）にほぼ一致している。したがって、各チップ１９の仮接着部１８ａ（すなわち、接続部１８の反対側の端部）を対応する仮接着領域７６上に仮接着させた場合、チップ１９のレイアウトは、第２半導体回路層Ｌ２上におけるチップ１９の所望レイアウトの鏡像となる。
仮接着領域７６は、仮接着領域７２と同一の材料を用いて、同一の方法で形成されている。
各チップ１９の裏面に形成された仮接着部１８ａは、仮接着領域７６の粘着材に接触させた時にチップ１９が容易に仮接着することを目的として形成したものである。ここでは、チップ１３の仮接着部１２ａと同一の材料を用いて、同一の方法で形成されている。仮接着部１８ａを省略できるのも、仮接着部１２ａの場合と同様である。
各チップ１９の表面に形成された接続部１８は、本発明の基本概念の説明で上述したように、例えばマイクロバンプ電極を利用して実現されるが、各チップ１９の電気的接続ができれば、それ以外の構成であってもよい。
他方、第２半導体回路層Ｌ２の搭載面には、所望のチップ固着位置（すなわち、第２半導体回路層Ｌ２を構成する各半導体チップ１６の裏面）に必要数の接続部７５が形成されている。これらの接続部７５は、対応するチップ１９の表面に形成された接続部１８がそれぞれ接続される部分であり、チップ１３の接続部１２と同様に、例えばマイクロバンプ電極を利用して実現されるが、各チップ１９の電気的接続ができれば、それ以外の構成であってもよい。
この第１実施形態において、接続部７５は必須ではなく省略してもよい（図３（ｈ）を参照）。省略した場合、チップ１９は、第２半導体回路層Ｌ２の搭載面、すなわち各チップ１６の裏面の所定の接続箇所に直接、固着されることになる。
次に、各チップ１９の仮接着部１８ａを対応する仮接着領域７６の上に軽く接触させ、あるいは軽く押し付けることにより、粘着材の粘着作用を利用してチップ１９を仮接着領域７６の上に仮接着させる。この時の状態は図５（ａ）に示すようになる。この工程は、公知のチップボンダを用いて、全チップ１９を個別に仮接着領域７６の上に載せて押し付けることにより、実行するのが好ましい。
その後、必要な全チップ１９を仮接着したキャリア基板７７を、搭載面１１ａを下に向けて水平に保持された支持基板１１に対して平行な状態で上昇させ、あるいは逆に、必要な全チップ１９を仮接着させたキャリア基板７７に対して平行な状態で支持基板１１を下降させることにより、各チップ１９の表面にある接続部１８を第２半導体回路層Ｌ２の対応する接続部７５に一括して接触させる。その後、適当な方法（例えば、接合用金属を挟んでマイクロバンプ電極同士を接合させる、あるいは、接合用金属を挟まないでマイクロバンプ電極同士を圧接させる、または、接合用金属を挟まないでマイクロバンプ電極同士を溶着させるという方法）で、各チップ１９の接続部１８を第２半導体回路層Ｌ２の対応する接続部７５に対して固着させる。この固着工程は、接続部１２を対応する接続部７１に固着させる工程と同様である。
接続部１８と７５の固着が完了すると、キャリア基板７７をチップ１９から引き離す必要があるが、その方法としては種々の方法がある。例えば、キャリア基板７７が石英ガラスで作られていると共に、仮接着領域７６が粘着材のみで作られている場合は、キャリア基板７７を通じて仮接着領域７６に紫外線を照射し、仮接着領域７６を形成する粘着材を硬化させてその粘着力を消失させることができる。あるいは、加熱により温度を上げて仮接着領域７６の粘着材の粘着性を低下させ、それによってその粘着力を弱めることも可能である。仮接着領域７６の粘着材の粘着力があまり強くない場合は、キャリア基板７７または支持基板１１を単に引っ張って両者を互いに遠ざけるだけでもよい。適当な薬品を使って、仮接着領域７６それ自体を流動化あるいは除去してもよい。
仮接着領域７６が、金属膜あるいは絶縁膜または両者の積層膜とその表面を覆う粘着材とで作られている場合は、金属膜あるいは絶縁膜または両者の積層膜を除去するのは容易ではないから、温度を上げて粘着材の粘着性を消失ないし低下させたり、適当な薬品を使って粘着材を流動化あるいは除去したりするのが好ましい。仮接着領域７６の粘着材の粘着力があまり強くない場合は、キャリア基板７７または支持基板１１を単に引っ張って両者を互いに遠ざけるだけでもよい。
接続部１８と７５の固着完了後にキャリア基板７７をチップ１９から引き離すと、図５（ｂ）に示す状態になる。こうして、第２半導体回路層Ｌ２に対するチップ１９の固着が完了すると、チップ１９の周囲の隙間に液状ないし流動性の接着剤２０を充填してから、加熱、紫外線照射等を行って接着剤２０を硬化させる。その後、本発明の基本概念として上述したのと同様にして、第３半導体回路層Ｌ３を形成する（図３（ｈ）を参照）。
図５では、上向きにしたキャリア基板７７の上に必要数のチップ１９を載せてから、下向きにした第２半導体回路層Ｌ２にそれらチップ１９を一括して転写・固着させているが、本実施形態はこれに限定されるものではない。下向きにしたキャリア基板７７の下面の仮接着領域７６に必要数のチップ１９を仮接着させてから、上向きにした第２半導体回路層Ｌ２にそれらチップ１９を一括して転写・固着させてもよい。要は、キャリア基板７７を用いて第２半導体回路層Ｌ２チップ１９を一括して転写できればよい。
以上説明したように、本発明の第１実施形態に係る三次元積層構造を持つ集積回路装置の製造方法では、まず、複数の半導体チップ（チップ状半導体回路）１３、１９を所望レイアウトの鏡像となるレイアウトで配置するための複数の仮接着領域７２、７６を一面に有するキャリア基板７３、７７（これは「転写用支持部材」に対応する）を準備する。次に、チップ１３、１９の接続部１２、１８とは反対側の端部を仮接着領域７２、７６にそれぞれ仮接着することにより、チップ１３、１９をキャリア基板７３、７７上にそれぞれ載置する。そして、チップ１３、１９が載置されたキャリア基板７３、７７を、支持基板１１または第２半導体回路層Ｌ２に近接させることにより、キャリア基板７３、７７上のチップ１３、１９の接続部１２、１８を支持基板１１上または第２半導体回路層Ｌ２上の所定箇所にそれぞれ接触させる。その後、チップ１３、１９の接続部１２、１８を、接触せしめられた支持基板１１上または第２半導体回路層Ｌ２上の所定箇所にそれぞれ固着させることにより、チップ１３、１９を支持基板１１上または第２半導体回路層Ｌ２上に前記所望レイアウトで固定する。
また、三次元積層構造を持たない集積回路装置の製造工程で利用されている公知技術を使用すれば、キャリア基板７３、７７上の仮接着領域７２、７６の形成や、仮接着領域７２、７６上に対するチップ１３、１９の仮接着、そして、チップ１３、１９の接続部１２、１８を支持基板１１上または第２半導体回路層Ｌ２上の所定箇所にそれぞれ接触させる際の両者間の位置決めは、所望の精密度で実行することができる。
これらの点は、第１半導体回路層Ｌ１上への半導体チップ１６の固定や、第３半導体回路層Ｌ３上への半導体チップ２２の固定（これらは図４〜図５では説明されていない）についても、同様である。
よって、支持基板１１上または第１〜第３半導体回路層Ｌ１〜Ｌ３のいずれかの上に多数（例えば数百個）の半導体チップ１３、１６、１９、２２を所望レイアウトで固定する工程を、所望の精密度をもって簡易かつ効率的に行うことができる。
その結果、半導体チップ１３、１６、１９、２２の電気的相互接続にバンプ電極が使用される場合に、それらチップ１３、１６、１９、２２の各々の接合面に所定レイアウトで形成された多数のバンプ電極を、対応するバンプ電極あるいは配線の接続領域に対して一対一で正確に対面して固着することが可能となる。
なお、上述した第１実施形態では、キャリア基板７３、７７上の仮接着領域７２、７６の各々がそれらの上に仮接着される半導体チップ１３、１９と同一形状にパターン化されていると共に、仮接着領域７２、７６の総数がチップ１３、１９と同数とされているが、本発明はこれに限定されるものではない。つまり、仮接着領域７２、７６は、チップ１３、１９とほぼ同一の形状にパターン化されていなくてもよく、チップ１３、１９を所望レイアウトで配置できるものであれば任意の構成を採用できる。例えば、キャリア基板７３（または７７）のほぼ全面を覆うように形成された単一の仮接着領域７２（または７６）であってもよい。このような仮接着領域７２（または７６）は、薄い金属膜あるいは絶縁膜または両者の積層膜をキャリア基板７３の表面全体に堆積させてから、その金属膜あるいは絶縁膜または両者の積層膜の全面に適当な粘着材を薄く塗布する、あるいは、適当な粘着材のみをキャリア基板７３、７７の表面全体に薄く塗布することによって容易に形成することができる。この場合、金属膜あるいは絶縁膜または両者の積層膜と粘着材の双方、あるいは粘着材のパターン化工程が不要となる利点がある。
（第２実施形態）
続いて、本発明の第２実施形態に係る三次元積層構造を持つ集積回路装置の製造方法について、図６〜図７を参照しながら説明する。図６〜図７は、本発明の第２実施形態に係る集積回路装置の製造方法において、第１半導体回路層を構成する半導体チップ群をキャリア基板上に配置する工程を示す断面図である。第２実施形態も、第１実施形態と同様に「転写方式」である。
第２実施形態に係る集積回路装置の製造方法は、図１〜図３を参照して上述した本発明の基本概念に基づくものであり、したがって、その工程全体は図１〜図３に示した工程と同一である。しかし、図６及び図７に示すように、第１〜第４の半導体回路層Ｌ１〜Ｌ４の各々を構成する半導体チップ群を、支持基板または第１〜第３の半導体回路層Ｌ１〜Ｌ３のいずれかに固着する工程（すなわち半導体チップ固着工程）が、転写用支持部材としての「キャリア基板」を用いて半導体チップ群を一括して転写することによって実施される点に、この製造方法の特徴がある。この点は、上述した第１実施形態と同様であるが、以下の点が異なる。
すなわち、上記の第１実施形態では半導体チップ群を仮接着領域上に仮接着するために「粘着材」を用いているのに対し、第２実施形態では「水」を用いる点が異なる。つまり、水の表面張力を利用して半導体チップ群をキャリア基板の仮接着領域上に自己整合的に載せ、その後、押付け板でそれら半導体チップ群を押し付けることにより、各チップの仮接着部と対応する仮接着領域の間の微細な隙間に残存する微量の水に起因する吸着力によって、各チップを仮接着するのである。それ以外の工程は、本発明の基本概念の説明において上述した工程（図１〜図３を参照）と同じであるから、それらに関する説明は省略する。
まず最初に、第１実施形態の場合と同様に、必要数の半導体チップ１３のすべてを所望のレイアウトの鏡像となるレイアウトで搭載できる大きさを持ち、且つ必要数のチップ１３の重量に耐える十分な剛性を持つキャリア基板７３ａを用意する。キャリア基板７３ａとしては、例えば十分な剛性を持つガラス基板、半導体ウェハー等が使用可能である。
キャリア基板７３ａの一面には、図６（ａ）に示すように、チップ１３の総数と同数（ここでは３個のみ示している）の矩形で薄膜状の仮接着領域７２ａが形成されている。これらの仮接着領域７２ａは、チップ１３のすべてを支持基板１１に転写・固着させるまで一時的に保持するためのものであり、親水性を有している。仮接着領域７２ａの位置は、支持基板１１の搭載面１１ａ上での所望レイアウトの鏡像となるレイアウトでチップ１３が配置されるように設定されている。各仮接着領域７２ａの大きさと形状は、それぞれ、その上に載置されるチップ１３（正確に言えば、チップ１３の裏面に形成された仮接着部１２ｂ）の大きさと形状（ここでは矩形）にほぼ一致している。したがって、各チップ１３の仮接着部１２ｂ（すなわち、接続部１２の反対側の端部）を対応する仮接着領域７２ａ上に仮接着させた場合、チップ１３のレイアウトは、支持基板１１上におけるチップ１３の所望レイアウトの鏡像となる。
上述した第１実施例ではチップ１３の仮接着用材料として粘着性を持つ「粘着材」を用いていたが、この第２実施形態では、チップ１３の仮接着用材料として「水」を用いるため、仮接着領域７２ａには親水性を持たせている。このような仮接着領域７２ａは、例えば、親水性を持つ二酸化シリコン（ＳｉＯ2）膜を使って容易に実現できる。すなわち、公知の方法でＳｉＯ2膜（厚さは例えば０．１μｍとする）をキャリア基板７３ａの搭載面全体に薄く形成した後、そのＳｉＯ2膜を公知のエッチング方法で選択的に除去することによって容易に得ることができる。このように、仮接着領域７２ａが親水性を持っていることから、少量の水を仮接着領域７２ａの上に載せると、その水は仮接着領域７２ａの表面全体に馴染んで（換言すれば、仮接着領域７２ａの表面全体が濡れて）その表面全体を覆う薄い水の膜（水滴）８１が形成されるようになっている。仮接着領域７２ａはいずれも、島状に形成されていて互いに分離しているため、その水は仮接着領域７２ａから外側には流出しない。
親水性を持つ仮接着領域７２ａとして使用可能な材料としては、ＳｉＯ2以外にＳｉ3Ｎ4があるが、アルミニウムとアルミナの二層膜（Ａｌ／Ａｌ2Ｏ3）、タンタルと酸化タンタルの二層膜（Ｔａ／Ｔａ2Ｏ5）等も使用可能である。
水が仮接着領域７２ａから外側に流出して溜まるのをより確実に防止するためには、キャリア基板７３ａの搭載面は親水性でない方が好ましい。例えば、キャリア基板７３ａそれ自体を疎水性を持つ単結晶シリコン（Ｓｉ）、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ（ベンゾシクロブテン）等で形成するか、仮接着領域７２ａが形成されたキャリア基板７３ａの搭載面を多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で覆うのが好ましい。
次に、各仮接着領域７２ａの上に少量の水を落とす、あるいはキャリア基板７３ａを水中に浸漬して取り出すことにより、各仮接着領域７２ａを水で濡らす。すると、各仮接着領域７２ａは親水性を有しているため、図６（ｂ）に示すように、水は各仮接着領域７２ａの全面に広がって、各仮接着領域７２ａの表面全体を覆う薄い水の膜８１が形成される。これらの水の膜８１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各仮接着領域７２ａの上に図６（ｂ）に示すような水の膜８１が形成される程度に調整するのが好ましい。
他方、各半導体チップ１３の裏面（接続部１２とは反対側の面）には、親水性を持つ仮接着部１２ｂを形成しておく。このような仮接着部１２ｂは、例えば、チップ１３の裏面全体を親水性を持つＳｉＯ2膜で覆うことにより、容易に実現することができる。そして、各仮接着部１２ｂの上に少量の水を落とす、あるいはチップ１３の全体または仮接着部１２ｂのみを水中に浸漬して取り出すことにより、各仮接着部１２ｂを水で濡らす。すると、各仮接着部１２ｂは親水性を有しているため、図６（ｃ）に示すように、水は各仮接着部１２ｂの全面に広がって、各仮接着領域１２ｂの全面を覆う薄い水の膜８１が形成される。これらの水の膜８１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各仮接着部１２ｂの上に、図６（ｃ）に示すような水の膜８１が形成される程度に調整するのが好ましい。この時、各チップ１３の仮接着部１２ｂ（裏面）以外には水は付着しない。各チップ１３の仮接着部１２ｂ（裏面）以外は疎水性の単結晶シリコンが露出しているからである。なお、各チップ１３の接続部１２がＳｉＯ2膜で覆われている場合は、接続部１２にも水が付着するが、接続部１２に水が存在していても、各チップ１３をキャリア基板７３ａ上に配置するこの工程では支障は生じない。
次に、仮接着部１２ｂに水の膜８１が形成された半導体チップ１３を、水の膜８１が形成された対応する仮接着領域７２ａの上にそれぞれ載せる。この工程は、例えば、公知のチップボンダを用いて実行できる。すると、各仮接着部１２ｂの水の膜８１は、対応する仮接着領域７２ａの水の膜８１と結合して一体化する。この時、各チップ１３を対応する仮接着領域７２ａの上に正確に位置決めすることは、必ずしも必要ない。図６（ｄ）に示すように、チップ１３の位置が対応する仮接着領域７２ａの位置に対して水平方向（つまり、キャリア基板７３ａに平行な方向）に少しずれても、表面張力の作用によって、図７（ｅ）に示すように、チップ１３の位置が対応する仮接着領域７２ａに対して自動的に整合するからである。この点は、各チップ１３を対応する仮接着領域７２の上に正確に位置決めする必要がある第１実施形態とは異なる点である。
その後、図７（ｆ）に示すように、十分な剛性を持つ押付け板１８０の平坦な一面を全チップ１３の接続部１２に当てて、キャリア基板７３ａに向けて全チップ１３を押し付ける。すると、各チップ１３の仮接着部１２ｂと対応する仮接着領域７２ａの間にあった水は押し出され、その結果、仮接着部１２ｂは対応する仮接着領域７２ａに密着せしめられる。この状態になると、各チップ１３は、仮接着部１２ｂと仮接着領域７２ａの間の微細な隙間に残存する微量の水に起因する吸着力によって、その状態で仮接着される。この時の状態は図７（ｇ）に示すとおりである。
図７（ｇ）に示す状態は、図４（ａ）に示された第１実施形態におけるキャリア基板７３の状態と同一である。そこで、続いて、必要な全チップ１３を仮接着したキャリア基板７３ａを、搭載面１１ａを下に向けて水平に保持された支持基板１１に対して平行な状態で上昇させ、あるいは逆に、全チップ１３を表面に仮接着させたキャリア基板７３ａに対して平行な状態で支持基板１１を下降させることにより、チップ１３の表面にある接続部１２を支持基板１１の対応する接続部７１に一括して接触させる。その後、適当な方法（例えば、接合用金属を挟んでマイクロバンプ電極同士を接合させる、あるいは、接合用金属を挟まないでマイクロバンプ電極同士を圧接させる、または、接合用金属を挟まないでマイクロバンプ電極同士を溶着させるという方法）で、各チップ１３の接続部１２を支持基板１１上の対応する接続部７１に対して固着させる。この時の状態は図４（ｂ）に示すようになるが、これは図１（ｂ）と実質的に同じ状態である。
接続部１２と７１の固着が完了すると、キャリア基板７３ａをチップ１３から引き離す必要がある。この第２実施形態では、仮接着部１２ｂと仮接着領域７２ａの間に残存する微量の水に起因する吸着力を利用して、チップ１３をキャリア基板７３ａ上に仮接着しているので、各チップ１３の接続部１２と７１の固着工程における加熱により、その水は自然に蒸発してしまう。よって、接続部１２と７１の固着が完了すると、キャリア基板７３ａをチップ１３から引き離す向きに力を加えれば、両者を容易に引き離すことができる。この点で、第１実施形態に比べて、キャリア基板７３ａとチップ１３との引き離し作業が極めて簡単であるという利点がある。なお、各チップ１３の接続部１２と７１の固着工程で加熱が行われない場合は、その固着工程に先だって低い温度（例えば９０〜１００゜Ｃ付近）まで加熱することによって、その水を蒸発させればよい。
こうして、支持基板１１の搭載面１１ａに対するチップ１３の固着が完了すると、図１（ｃ）に示すように、チップ１３の周囲の隙間に液状ないし流動性の接着剤１４を配置し、その後、加熱、紫外線照射等を行って接着剤１４を硬化させる。その後、本発明の基本概念として上述したのと同様にして、第１半導体回路層Ｌ１を形成する（図１（ｄ）を参照）。
ここでは、キャリア基板７３ａ上に仮接着した半導体チップ１３を一括して支持基板１１の搭載面１１ａ上に転写する工程について説明したが、キャリア基板７３ａ上に仮接着した半導体チップ１６、１９、２０を一括して第２半導体回路層Ｌ２〜第４半導体回路層Ｌ４のそれぞれに転写する工程も、これと同様にして実行できるから、その説明は省略する。
以上説明したように、本発明の第２実施形態に係る三次元積層構造を持つ集積回路装置の製造方法では、まず、複数の半導体チップ１３を所望レイアウトの鏡像となるレイアウトで配置するための複数の仮接着領域７２ａを一面に有するキャリア基板７３ａ（転写用支持部材）を準備する。次に、チップ１３の接続部１２とは反対側に設けた仮接着部１２ｂを対応する仮接着領域７２ａにそれぞれ仮接着することにより、チップ１３をキャリア基板７３ａ上に載置する。そして、チップ１３が載置されたキャリア基板７３ａを、支持基板１１に近接させることにより、キャリア基板７３ａ上のチップ１３の接続部１２を支持基板１１上の所定箇所にそれぞれ接触させる。その後、チップ１３の接続部１２を、接触せしめられた支持基板１１上の所定箇所にそれぞれ固着させることにより、チップ１３を支持基板１１上に前記所望レイアウトで固定する。
また、三次元積層構造を持たない集積回路装置の製造工程で利用されている公知技術を使用すれば、キャリア基板７３ａ上の仮接着領域７２ａの形成や、仮接着領域７２ａに対するチップ１３の仮接着、そして、チップ１３の接続部１２を支持基板１１上の所定箇所にそれぞれ接触させる際の両者間の位置決めは、所望の精密度で実行することができる。
これらの点は、第２〜第４の半導体回路層Ｌ２〜Ｌ４を構成する半導体チップ１６、１９、２０の固定についても当てはまることである。
よって、支持基板１１上または第１〜第３半導体回路層Ｌ１〜Ｌ３のいずれかの上に多数（例えば数百個）の半導体チップ１３、１６、１９、２２を所望レイアウトで固定する工程を、所望の精密度をもって簡易かつ効率的に行うことができる。
その結果、半導体チップ１３、１６、１９、２２の電気的相互接続にバンプ電極が使用される場合に、それらチップ１３、１６、１９、２２の各々の接合面に所定レイアウトで形成された多数のバンプ電極を、対応するバンプ電極あるいは配線の接続領域に対して一対一で正確に対面して固着することが可能となる。
さらに、第２実施形態に係る製造方法では、キャリア基板７３ａの仮接着領域７２ａと半導体チップ１３の仮接着部１２ｂにそれぞれ親水性を与えておき、仮接着領域７２ａと仮接着部１２ｂにそれぞれ付着せしめられた水の膜８１が持つ表面張力を利用して、各チップ１３を対応する仮接着領域７２ａに対して自己整合させている。このため、上記の効果に加えて、チップ１３を仮接着領域７２ａ上に付着させる際のチップ１３の位置決め精度が低くてすむ、第１実施形態で使用した粘着材のような材料を別個に用意する必要がない、残存した水を除去するのが簡単である、といった効果もある。
なお、上述した第２実施形態では、キャリア基板７３ａの仮接着領域７２ａと半導体チップ１３の仮接着部１２ｂの双方に水の膜８１を形成しているが、これには限定されない。仮接着領域７２ａまたは仮接着部１２ｂのいずれか一方にのみ、水の膜８１を形成してもよいことは言うまでもない。
上述した第２実施形態で使用される「水」としては、従来の半導体製造工程で一般的に使用されている「超純水」が好ましい。しかし、表面張力を増加して半導体チップに対する自己整合機能を強化するための適当な添加剤を添加した「超純水」の方がより好ましい。自己整合によるチップの位置精度が向上するからである。この表面張力増加用の添加剤としては、例えば、弗酸（弗化水素酸の水溶液）が挙げられるが、それ以外には弗化アンモニウムも使用可能である。なお、「親水性」を持つ物質としては、上述した二酸化シリコン（ＳｉＯ2）が好適に使用できる。
「水」に代えて他の無機または有機の液体を使用することもできる。例えば、グリセリン、アセトン、アルコール、ＳＯＧ（Spin-On-Glass）材料等の液体が好適である。この場合、仮接着領域や仮接着部を形成するためにそのような液体に対する「親液性」を持つ材料が必要であるが、そのような材料としては、例えば、窒化シリコン（Ｓｉ3Ｎ4）、各種金属、チヨール、アルカンチヨール等が挙げられる。
（第３実施形態）
次に、本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法について、図８〜図１０を参照しながら説明する。
この製造方法も、図１〜図３を参照して上述した本発明の基本概念に基づくものであり、図１〜図３で使用した「接続部」が導電性接触子（導電性コンタクト）の一例であるマイクロバンプ電極により実現されている。したがって、図８〜図１０に示した工程は、図１〜図３に示した工程と実質的に同一であるが、図１１〜図１３に示すように、第１〜第３半導体回路層の各々を構成する半導体チップ群を支持基板または第１〜第２半導体回路層にそれぞれ固着する工程（すなわち半導体チップ固着工程）が、転写用支持部材としての「キャリア基板」を用いて半導体チップ群を一括して転写することによって実施される点に、この製造方法の特徴がある。この点は、上述した第１及び第２の実施形態と同様であって、この第３実施形態も上述した第１及び第２の実施形態と同様に「転写方式」である。
図８〜図１０は、本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法を工程順に示す断面図である。図１１は、同製造方法において、第１半導体回路層を構成する半導体チップ群を支持基板の所定位置に固着する工程を詳細に示す断面図である。図１２及び図１３は、同製造方法において、第３半導体回路層を構成する半導体チップ群を第２半導体回路層の所定位置に固着する工程を詳細に示す断面図である。
図８〜図１０に示される導電性プラグと埋込配線とマイクロバンプ電極は、分かりやすくするために拡大・誇張して描いてある。したがって、これらの実際の大きさは、半導体チップの大きさに比べてずっと小さい。
第３実施形態に係る集積回路装置の製造方法では、以下のような工程が順に実施される。
すなわち、まず最初に、図８（ａ）に示すように、所望の剛性を持つ支持基板３１を用意し、その搭載面（下面）に固着される複数の半導体チップ（チップ型半導体回路）３７にそれぞれ対応して、複数組の配線３３を形成する。そして、それら配線３３の全体を覆うように支持基板３１の搭載面に絶縁層３２を形成してから、公知のエッチング法により絶縁層３２の所定箇所に複数組の配線３３にそれぞれ達する貫通孔を形成する。その後、絶縁層３２を覆うように導電層（図示せず）を形成してそれら貫通孔に埋め込んでから、ＣＭＰ法でその導電層を絶縁層３２が露出するまで研磨する。その結果、それら貫通孔に埋め込まれた導電層が残って導電性プラグ３４となり、配線３３と共に支持基板３１の埋込配線を形成する。こうして、図８（ａ）に示すように、配線３３と導電性プラグ３４からなる複数組の埋込配線が内部に埋設され且つ表面が平坦化された絶縁層３２が得られる。
支持基板３１としては、例えばガラス、単結晶シリコン（Ｓｉ）製のウェーハ（表面領域に集積回路が形成されたもの、あるいは集積回路が形成されていないもの）等が好適に使用できる。しかし、所望の剛性を有するものであれば、これら以外の剛性材料からなる部材も使用可能である。絶縁層３２としては、二酸化シリコン（ＳｉＯ2）その他の絶縁層が使用可能である。配線３３や導電性プラグ３４としては、ポリシリコン、タングステン、銅、アルミニウム等の種々の導電性材料が使用できる。
次に、後述する複数の半導体チップ３７との機械的・電気的接続を実現するために、平坦化された絶縁層３２の表面に複数のマイクロバンプ電極３５を形成する。これら電極３５の形成法としては、公知の方法が任意に使用できる。例えば、絶縁層３２の表面に適当な導電層を形成した後、その導電層をフォトリソグラフィ及びエッチングによって選択的に除去し、必要部分のみを残すようにすればよい。図８（ａ）に示すように、各電極３５の一端（図８（ａ）では上端）は、絶縁層３２中に埋設された導電性プラグ３４の対応するものに接触せしめられている。ここでは、すべての電極３５が同じ形状（例えば、矩形、円形）で同じ大きさとされているが、必要に応じて形状及び大きさの少なくとも一方を異なるものとしてもよいことは言うまでもない。
絶縁層３２の表面に形成されたマイクロバンプ電極３５は、図８（ａ）に示すように、複数の組に分けられており、各組のマイクロバンプ電極３５が対応する半導体チップ３７（これについては後述する）用の接続部Ｒ１を構成する。これらのチップ３７は、第１半導体回路層Ｌ１を構成するためのものである。なお、接続部Ｒ１は、図４〜図５に示された接続部７１に対応する。
他方、表面（図８（ａ）では上面）の所定箇所に複数のマイクロバンプ電極３６を露出形成してなる複数の半導体チップ３７を用意し、それら電極３６を、図８（ａ）に示すように、支持基板３１上の対応するマイクロバンプ電極３５に対して一対一で対向・接触させる。そして、例えば、各チップ３７に対して支持基板３１に向かう加圧力を適当に印加しながら、支持基板３１及びチップ３７を含む積層構造の全体を所定温度まで加熱し、所定時間経過後、室温まで冷却する。こうすることにより、各チップ３７上の電極３６は支持基板３１上の対向する電極３５に接合せしめられる。その結果、チップ３７と支持基板３１上の埋込配線との間の機械的接続及び電気的接続が同時に達成され、チップ３７が支持基板３１上の所定位置に固着される。この時の状態は図８（ａ）に示すようになる。
各チップ３７上に形成された一組のマイクロバンプ電極３６は、当該チップ３７用の接続部Ｒ２を構成する。これらの接続部Ｒ２は、図１〜図３と図４〜図５に示されたチップ１２上の接続部１２に対応する。
支持基板３１上の電極３５（すなわち接続部Ｒ１）を省略して、チップ３７上の電極３６（すなわち接続部Ｒ２）を直接、絶縁層３２の表面に接触させることにより、チップ３７を支持基板３１に固定することも可能である。この場合は、上記と同様に加熱・冷却を行うことにより、チップ３７の電極３６を支持基板３１の絶縁層３２に埋設されたプラグ３４に接合する。こうして、チップ３７と支持基板３１上の埋込配線との間の機械的接続及び電気的接続が同時に達成される。
ここで、チップ３７上の電極３６を支持基板３１上の対応する電極３５に対して一対一で対向・接合する工程について、図２３〜図２６を参照しながら詳細に説明する。
まず最初に、図２３に示すように、支持基板３１上の各電極３５の端面と、それに対向するチップ３７上の各電極３６の端面に、それぞれ、薄膜状の接合用金属１２０（厚さは例えば、０．２μｍ程度とするのが好ましい）を形成する。電極３６上への接合用金属１２０の形成方法は、任意である。例えば、公知のメッキ法によって、薄膜状の接合用金属１２０を直接、電極３５または３６の対向する端面に選択的に形成する、という方法が使用できる。
電極３５、３６用の導電性材料としては、例えば、インジウム（Ｉｎ）と金（Ａｕ）の二層構造（Ｉｎ／Ａｕ）、錫（Ｓｎ）と銀（Ａｇ）の二層構造（Ｓｎ／Ａｇ）、銅（Ｃｕ）の単層構造あるいはタングステン（Ｗ）の単層構造が好適に使用できる。Ｉｎ／Ａｕの二層構造の場合は、図２９に示すように、電極３６の下層３６ａにＩｎ層を配置し、上層３６ｂにＡｕ層を配置するのが好ましい。Ｓｎ／Ａｇの二層構造の場合は、電極３６の下層３６ａにＳｎ層を配置し、上層３６ｂにＡｇ層を配置するのが好ましい。これは電極３５についても同様である。ＣｕまたはＷの単層構造の場合は、通常、電極３５または３６の全体をＣｕまたはＷで形成する。
接合用金属１２０としては、例えば、Ｉｎ、Ａｕ、インジウム−金合金（Ｉｎ−Ａｕ）あるいは金−錫合金（Ａｕ−Ｓｎ）が好適に使用できる。
次に、チップ３７を持ち上げて、その電極３６上に形成された接合用金属１２０を支持基板３１の電極３５上の接合用金属１２０に対向・接触させる。この時の状態は図２４に示すようになる。そして、チップ３７に上向きの加圧力を印加しながら、支持基板３１及びチップ３７を含む積層構造の全体を、室温から接合用金属１２０が溶融する温度（例えば、２００゜Ｃ）まで加熱し、所定時間経過後、室温まで冷却する。
こうすることにより、接合用金属１２０がいったん溶融した後、再凝固する（この時、電極３５と３６は溶融しない）ので、各半導体チップ３７上の電極３６は、接合用金属１２０によって、支持基板３１上の対向する電極３５に接合せしめられる。その結果、再凝固した接合用金属１２０によって、図２５に示すように、チップ３７と支持基板３１上の埋込配線との間の機械的接続及び電気的接続が、同時に達成される。
なお、再凝固した接合用金属１２０は、図２５に明瞭に示すように、電極３５と３６の全体に広がって溶融前よりも薄く（例えば、０．１μｍ程度に）なる。あるいは、図２６に示すように、電極３５と３６の内部に拡散して消滅し、電極３５と電極３６が直接接触するようになる。
電極３５と電極３６の間に接合用金属１２０を挟まないで、両電極３５と３６を直接接合させることも可能である。この場合は、室温または加熱下で電極３５と３６を強く押し付けることにより、電極３５と電極３６に局部的に変形を起こさせて接合する。つまり、「圧接」により電極３５と電極３６を接合するのである。接合時の状態は図２６に示すようになる。なお、室温で圧接するか、加熱下で圧接するかは、電極３５及び３６に使用される導電性材料に応じて選択される。
あるいは、電極３５と電極３６の間に接合用金属１２０を挟まないで、両電極３５と３６を加熱下で溶融させることにより、電極３５と電極３６を相互に一体化させてもよい。つまり、電極３５と３６を「溶着」によって相互に接合してもよい。接合時の状態はやはり図２６に示すようになる。
図２３に示すように、電極３５と３６の一辺または直径Ｗは、通常５０μｍ以下であり、典型的な値は５μｍ程度である。電極３５と３６の高さＨは、通常２０μｍ以下であり、典型的な値は２μｍ程度である。埋込配線を構成する導電材５２の一辺または直径は、通常、電極３５、３６よりも小さくされる。また、導電性プラグ３４の一辺または直径も通常、電極３５、３６よりも小さくされる。他方、チップ３７の大きさは、通常、数ｍｍ〜二十数ｍｍであり、チップ３７の厚さは通常、２００μｍ〜１０００μｍである。一つのチップ３７の上には、通常、数十個から数十万個の電極３６が設けられる。
ここでは、製造を簡単にするために、半導体チップ３７上のすべてのマイクロバンプ電極３６が、支持基板３１上のマイクロバンプ電極３５と同じ形状（例えば、矩形または円形）で同じ大きさとされている。しかし、電極３５との接合が可能であれば、必要に応じて、電極３６の形状と大きさを電極３５のそれとは異ならせてもよいことは言うまでもない。
接合用金属１２０は、ここでは電極３５と３６の双方に配置されているが、いずれか一方のみに配置してもよい。
電極３６を備えた（あるいは電極３６と接合用金属１２０を備えた）半導体チップ３７は、例えば公知の高速チップ・ボンダを用いて一個づつ順に、支持基板３１上の各組の電極３５に固着させてもよいし、予め転写用支持部材（図示せず）の上に、電極３６を備えた（あるいは電極３６と接合用金属１２０を備えた）必要数のチップ３７を所定レイアウトで配置しておき、その後にその転写用支持部材を用いて全チップ３７を一括して支持基板３１上に固着させてもよい。この第３実施形態では後者を採用している。
すなわち、チップ３７上の電極３６を支持基板３１上の対応する電極３５に対して一対一で対向・固着する工程において、上述した第２実施形態と同様に、全チップ３７は水（具体的には、例えば、表面張力増加用の添加剤を含む、あるいは含まない超純水）を用いて転写用支持部材としてのキャリア基板の上に仮接着され、その後に一括して支持基板３１に対向・固着せしめられる。この工程を図１１を参照しながら詳細に説明する。
まず最初に、図１１（ａ）に示すように、上述した第１実施形態の場合と同様に、必要数の半導体チップ３７をすべて所望のレイアウトで搭載できる大きさを持ち、且つ必要数のチップ１３の重量に耐える十分な剛性を持つキャリア基板９３を用意する。キャリア基板９３としては、例えば十分な剛性を持つガラス基板、半導体ウェハー等が使用可能である。
キャリア基板９３の一面には、図１１（ａ）に示すように、チップ３７の総数と同数（ここでは３個のみ示している）の矩形で薄膜状の仮接着領域９２が形成されている。これらの仮接着領域９２は、チップ３７のすべてを支持基板３１に転写・固着させるまで一時的に保持するためのものであり、親水性を有している。各仮接着領域９２の位置は、支持基板３１の搭載面上での所望レイアウトの鏡像となるレイアウトでチップ３７が配置されるように設定されている。各仮接着領域９２の大きさと形状は、それぞれ、その上に載置されるチップ３７（正確に言えば、チップ３７の裏面に形成された仮接着部３７ａ）の大きさと形状（ここでは矩形）にほぼ一致している。したがって、各チップ３７の仮接着部３７ａ（すなわち、接続部Ｒ２の反対側の端部）を対応する仮接着領域９２上に仮接着させた場合、チップ３７のレイアウトは、支持基板３１上におけるチップ３７の所望レイアウトの鏡像となる。
この第３実施形態では、第２実施形態と同様に、チップ３７の仮接着用材料として「水」を用いるため、仮接着領域９２には親水性を持たせている。このような仮接着領域９２は、例えば、親水性を持つＳｉＯ2膜を使って容易に実現できる。すなわち、公知の方法でＳｉＯ2膜（厚さは例えば０．１μｍとする）をキャリア基板９３の搭載面全体に薄く形成した後、そのＳｉＯ2膜を公知のエッチング方法で選択的に除去することによって容易に得ることができる。このように、仮接着領域９２が親水性を持っていることから、少量の水を仮接着領域９２の上に載せると、その水は仮接着領域９２の表面全体に馴染んで（換言すれば、仮接着領域９２の表面全体が濡れて）その表面全体を覆う水の膜（水滴）１９１が形成されるようになっている。仮接着領域９２は、いずれも島状に形成されていて互いに分離しているため、その水は仮接着領域９２より外側には流出しない。
親水性を持つ仮接着領域９２ａとして使用可能な材料としては、ＳｉＯ2以外にＳｉ3Ｎ4があるが、アルミニウムとアルミナの二層膜（Ａｌ／Ａｌ2Ｏ3）、タンタルと酸化タンタルの二層膜（Ｔａ／Ｔａ2Ｏ5）等も使用可能である。
水が仮接着領域９２から外側に流出して溜まるのをより確実に防止するためには、キャリア基板９３の搭載面は親水性でない方が好ましい。例えば、キャリア基板９３それ自体を疎水性を持つ単結晶シリコン（Ｓｉ）、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で形成するか、仮接着領域９２が形成されたキャリア基板９３の搭載面を多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で覆うのが好ましい。
次に、各仮接着領域９２の上に少量の水を落とす、あるいはキャリア基板９３を水中に浸漬して取り出すことにより、各仮接着領域９２を水で濡らす。すると、各仮接着領域９２は親水性を有しているため、図１１（ａ）に示すように、水は各仮接着領域９２の全面に広がって、各仮接着領域９２の全面を覆う薄い水の膜１０１が形成される。これらの水の膜１０１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各仮接着領域９２の上に、図１１（ａ）に示すような水の膜１０１が形成される程度に調整するのが好ましい。
他方、各半導体チップ３７の裏面（接続部Ｒ２とは反対側の面）には、親水性を持つ仮接着部３７ａを形成しておく。このような仮接着部３７ａは、例えば、チップ３７の裏面全体を親水性を持つＳｉＯ2膜で覆うことにより、容易に実現することができる。そして、各仮接着部３７ａの上に少量の水を落とす、あるいはチップ３７の全体または仮接着部３７ａのみを水中に浸漬して取り出すことにより、仮接着部３７ａを水で濡らす。すると、仮接着部３７ａは親水性を有しているため、図１１（ａ）に示すように、水は各仮接着部３７ａの全面に広がって、各仮接着部３７ａの全面を覆う薄い水の膜１０１が形成される。これらの水の膜１０１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各仮接着部３７ａの上に、図１１（ａ）に示すような水の膜１０１が形成される程度に調整するのが好ましい。この時、チップ３７の裏面以外には水は付着しない。チップ３７の裏面以外は疎水性の単結晶シリコンが露出しているからである。各チップ３７の仮接着部３７ａ（裏面）以外は疎水性の単結晶シリコンが露出しているからである。なお、各チップ３７の接続部Ｒ２がＳｉＯ2膜で覆われている場合は、接続部Ｒ２にも水が付着するが、接続部Ｒ２に水が存在していても、各チップ３７をキャリア基板９３上に配置するこの工程では支障は生じない。
次に、仮接着部３７ａの下面に水の膜１０１が形成された半導体チップ３７を、水の膜１０１が形成された対応する仮接着領域９２の上にそれぞれ載せる。この工程は、例えば、公知のチップボンダを用いて実行できる。すると、各仮接着部３７ａの水の膜１０１は、対応する仮接着領域９２の水の膜１０１と結合して一体化する。この時、各チップ３７を対応する仮接着領域９２の上に正確に位置決めすることは、必ずしも必要ない。チップ３７の位置が対応する仮接着領域９２の位置に対して水平方向（つまり、キャリア基板９３に平行な方向）に少しずれても（図６（ｄ）を参照）、表面張力の作用によって、チップ３７の位置は対応する仮接着領域９２に対して自動的に整合するからである（図７（ｅ）を参照）。
その後、十分な剛性を持つ押付け板（図示せず）を用いて全チップ３７の接続部Ｒ２に当てて、キャリア基板９３に向けて全チップ３７を押し付ける。すると、各チップ３７の仮接着部３７ａと対応する仮接着領域９２の間にあった水は押し出され、その結果、仮接着部３７ａは対応する仮接着領域９２に密着せしめられる。この状態になると、各チップ３７は、仮接着部３７ａと仮接着領域９２の間の微細な隙間に残存する微量の水に起因する吸着力によって、その状態で仮接着される。この時の状態は図１１（ｂ）に示すとおりである。
図１１（ｂ）に示す状態は、第１実施形態における図４（ａ）の状態と同一である。そこで、続いて、必要な全チップ３７を仮接着したキャリア基板９３を、搭載面を下に向けて水平に保持された支持基板３１に対して平行な状態で上昇させ、あるいは逆に、全チップ３７を表面に仮接着させたキャリア基板９３に対して平行な状態で支持基板３１を下降させることにより、チップ３７の表面にある接続部Ｒ２を支持基板３１の対応する接続部Ｒ１に一括して接触させる。その後、適当な方法（例えば、接合用金属１２０を挟んでマイクロバンプ電極３５と３６を互いに接合させる、あるいは、接合用金属１２０を挟まないでマイクロバンプ電極３５と３６を互いに圧接させる、または、接合用金属１２０を挟まないでマイクロバンプ電極３５と３６を互いに溶着させるという方法）で、各チップ３７の接続部Ｒ２を支持基板３１上の対応する接続部Ｒ１に対して固着させる。この時の状態は図４（ｂ）に示すようになるが、これは図１（ｂ）と実質的に同じ状態である。
接続部Ｒ２とＲ１の固着が完了すると、キャリア基板９３をチップ３７から引き離す必要がある。この第３実施形態では、仮接着部３７ａと仮接着領域９２の間に残存する微量の水に起因する吸着力を利用して、チップ３７をキャリア基板９３上に仮接着しているが、各チップ３７の接続部Ｒ２とＲ１の固着工程における加熱により、その水は自然に蒸発してしまう。よって、接続部Ｒ２とＲ１の固着が完了すると、キャリア基板９３をチップ３７から引き離す向きに力を加えれば、両者を容易に引き離すことができる。この点で、第１実施形態に比べて、キャリア基板９３とチップ３７との引き離し作業が極めて簡単であるという利点がある。
電極３５と３６の接合工程において、電極３５と３６を室温における「圧接」によって接合することも可能であるが、この場合は、当該接合工程の前に、電極３５と３６が溶融しない程度の低い温度（例えば９０〜１００゜Ｃ付近）まで加熱することにより、仮接着部３７ａと仮接着領域９２の間に残存する水を蒸発させるのが好ましい。
図１１では、上向きにしたキャリア基板９３の上にチップ３７を載せてから、下向きにした支持基板３１の搭載面にチップ３７を一括して転写・固着させているが、この第３実施形態はこれに限定されるものではない。下向きにしたキャリア基板９３の下面にチップ３７を仮接着させてから、上向きにした支持基板３１の搭載面にチップ３７を一括して転写・固着させてもよい。要は、支持基板３１の搭載面にチップ３７を一括して転写できればよい。
以上のようにして、電極３５と３６を用いてチップ３７が支持基板３１に固着されると、図８（ａ）に示すように、各チップ３７の内部の表面領域（電極３５側の表面領域）に電極３６とは重ならないように形成された半導体集積回路（半導体固体回路群）Ｃは、対応する電極３５と３６を介して、支持基板３１上の対応する埋込配線に電気的に接続される。これは、各チップ３７上の電極３６が、当該チップ３７の内部の集積回路Ｃを外部回路と接続するための外部接続端子として機能するように、形成されているからである。
上記のようにして固着された各半導体チップ３７の内部には、予め、その表面（図８（ａ）では上面）に形成された電極３６と電気的に接続された埋込配線が形成されている。これらの埋込配線（絶縁層５１に囲まれた導電性材料５２より形成される）は、チップ３７内の集積回路Ｃと、後の工程でチップ３７に重ねて配置される半導体チップ４３内の集積回路との電気的接続（つまりチップ間接続）に使用されるものであり、次のようにして形成されたものである。
すなわち、まず、チップ３７の電極３６が形成されるべき面に、公知の方法により、所定深さのトレンチ（溝）を形成する。このトレンチの深さは、次の半導体チップ研磨工程の終了時に残されるチップ３７の厚さ（高さ）よりも大きくする必要がある。次に、公知の方法により、そのトレンチの内側面と内底面を絶縁層（例えばＳｉＯ2層）５１で覆う。その後、公知の方法により、絶縁層５１で覆われたトレンチの内部に導電材５２（例えばポリシリコンやタングステンや銅）を充填すると共に、チップ３７の表面を平坦化するのである。電極３６は、こうして形成された埋込配線（つまり導電材５２）の開口端に配置されており、埋込配線（つまり導電材５２）の開口面に電気的・機械的に接続されている。こうすることにより、次の半導体チップ研磨工程の終了時にチップ３７の裏面（図８（ａ）では下面）に、埋込配線（導電材）５２を露出させることができる（図９（ｃ）参照）。
チップ３７の埋込配線（導電材）５２と電極３６の形成方法は、ここで述べた方法に限定されるものではない。図８（ａ）に示す構成の埋込配線（導電材）５２と電極３６が得られるものであれば、他の任意の方法も使用可能である。
なお、チップ３７がいわゆる「ダミーチップ」の場合、すなわち、内部には回路が形成されていないが、外形はＫＧＤと同じである（あるいは異なる）半導体チップ、あるいは内部に回路が形成されているがその全部が使用されていなく、外形はＫＧＤと同じである（あるいは異なる）半導体チップの場合は、埋込配線（導電材）５２は、支持基板３１上の配線３３と、チップ３７に重ねて配置されるチップ４３内の集積回路とを電気的に接続するために使用される。
上記のようにして複数のチップ３７の支持基板３１への固着が完了すると、続いて、接着剤充填工程が実行される。この工程では、図８（ｂ）に示すように、支持基板３１とチップ３７の間の隙間とチップ３７間の隙間に、適当な方法で、電気的絶縁性を持つ液状ないし流動性の接着剤３８を充填し、その後、加熱、紫外線照射等によりこの接着剤３８を硬化させる。電極３５と３６の高さＨは通常、２０μｍ以下（典型的には２μｍ程度）であるから、支持基板３１とチップ３７の間の隙間は、通常、４０μｍ以下（典型的には４μｍ程度）である。チップ３７間の隙間の大きさは、支持基板３１上の配線３３のレイアウトや他の半導体チップのレイアウト等に応じて変わるが、例えば、数μｍ〜数百μｍである。
接着剤充填工程で使用する接着剤３８は、電気的絶縁性を持つと共に加熱、紫外線照射等によって硬化する合成樹脂により製作されたものが好ましい。これは、支持基板３１とチップ３７の間、そして隣接するチップ３７の間を、接着剤３８によってそれぞれ電気的に絶縁する必要があるからであり、また硬化した接着剤３８が当該集積回路装置のパッケージの一部となるからである。この時、支持基板３１の絶縁層３２上に形成される接着剤３８の層の厚さは、チップ３７の全高に及ぶ必要はなく、次の半導体チップ研磨工程でチップ３７を研磨して薄くした時に前記隙間（接合用金属１２０とマイクロバンプ電極３５及び３６を含む）が接着剤３８で完全に充填され、且つ研磨後のチップ３７の高さより少し厚くなるように設定する。同時に、チップ３７間の隙間も接着剤３８で充填されるように設定する。
接着剤充填工程で使用可能な接着剤３８としては、例えば、エポキシ樹脂、ビスマレイド樹脂、シアナー樹脂、ポリイミド樹脂、ＢＣＢ等がある。これら接着剤の中では、エポキシ樹脂が特に好ましい。エポキシ樹脂は、廉価であると共に取り扱いが容易であり、しかも化学的安定性が高いからである。
ここでは、接着剤充填方法として、支持基板３１を上下逆にひっくり返して絶縁層３２を上に向けた状態で液状の接着剤３８を噴霧する方法（噴霧法）を使用した場合の例を示している。このため、接着剤３８は、図８（ｂ）に示すように、前記隙間だけでなく、チップ３７の裏面にも付着している。チップ３７の裏面に付着した接着剤３８は、次の半導体チップ研磨工程で自動的に除去されるので、何ら問題は生じない。
「噴霧法」は、大気中であるいは適当な容器中で、支持基板３１を上下逆にひっくり返して絶縁層３２を上に向けてから、公知の噴霧器を用いて、液状の接着剤３８を上方から噴霧する方法である。しかし、これに限定されず、支持基板３１を上下逆にひっくり返さずに、液状の接着剤３８を下方から上向きに噴霧してもよいし、支持基板３１を横向きにして液状の接着剤３８を水平方向に噴霧してもよい。「噴霧法」は、最も簡単な方法の一つであり、接着剤充填工程を容易かつ低コストで実施できる利点がある。
接着剤充填工程を実施する簡便な方法として、電気的絶縁性を持つ液状または流動性の接着剤を所望箇所に塗布する「塗布法」も使用できる。この「塗布法」は、電気的絶縁性を持つ液状または流動性の接着剤を所望の場所に塗布する方法である。例えば、水平面内で回転可能に構成された回転板の上に、チップ３７を固定した表面を上向きにして支持基板３１を載せ、その上に液状または流動性の接着剤を載せる。その後、回転板を回転させることにより、遠心力によって接着剤を支持基板３１の表面全体に広げる。これは「スピンコート法」と呼ばれる。この場合、支持基板３１の表面全体に塗布された接着剤の膜の厚さが、自動的にほぼ均一になるという利点がある。
さらに、接着剤充填工程を実施する他の方法として、真空チャンバー内において電気的絶縁性を持つ液状または流動性の接着剤を所望箇所に注入する「真空注入法」も使用可能である。この「真空注入法」では、まず、真空チャンバー内に設けた容器に液状または流動性の接着剤を収容しておく。次に、チップ３７を固着させた支持基板３１（図８（ａ）に示す構造体）をそのチャンバー内に入れてからそのチャンバー内部を真空にし、前記構造体の隙間内に溜まっている空気を除去する。そこで、その真空状態のままで、容器に収容した液状または流動性の接着剤の中に前記構造体を浸漬すると、接着剤３７は前記構造体の隙間に充填される。その後、前記チャンバー内に大気を導入して真空雰囲気を破ると、前記チャンバー内の大気圧により接着剤は前記構造体の隙間に圧入される。この「真空注入法」では、前記構造体の隙間全体に接着剤を効果的に且つ確実に充填することができるという利点がある。
次に、上記のようにして支持基板３１に固着されたすべての半導体チップ３７の裏面（ここでは下面）を機械的研磨法及びＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。この工程は、図９（ｃ）に示すように、各チップ３７の裏面がそれらチップ３７の間にある接着剤３８の硬化層と同一平面となるように行う。実際には、機械的研磨工程の後に行うＣＭＰ工程の終点を、半導体チップ３７の間にある接着剤３８の硬化層が少し研磨される時点に設定し、それによって各チップ３７の下面の研磨と同時に接着剤３８の硬化層の表面の平坦化が行われるようにするのが好ましい。このＣＭＰ工程により、各チップ３７の裏面には、導電材５２が露出せしめられる。導電材５２は、こうして埋込配線となる。この状態では、導電材（埋込配線）５２がチップ３７を上下方向（支持基板３１に直交する方向）に貫通している。
ＣＭＰ工程で研磨した後のチップ３７の厚さは特に限定されず、必要に応じて任意の値に設定可能である。チップ３７の当初の厚さは通常、２００μｍ〜１０００μｍであるから、研磨後の厚さは通常、数μｍ〜数百μｍとされる。
このＣＭＰ工程で各チップ３７の下面を研磨しても、それらチップ３７の動作には何ら支障は生じない。これは、チップ３７内の集積回路Ｃは、当該チップ３７の表面領域のみに極めて浅く形成されているため、これらチップ３７の表面領域以外の部分はその回路動作に関与していないからである。また、言うまでもないことであるが、各チップ３７内において導電材（埋込配線）５２を配置する位置は、当該チップ３７の内部の集積回路Ｃとは重ならないように設定される。埋込配線５２の形成によって集積回路Ｃの動作が影響を受けないようにするためである。
以上の工程により、図９（ｃ）に示すように、複数のチップ３７とそれらの間及び外周に配置された硬化した接着剤３８から形成される第１半導体回路層Ｌ１が、支持基板３１の絶縁層３２の表面に形成される。各チップ３７は、支持基板３１上の接続部Ｒ１とチップ３７上の接続部Ｒ２によって絶縁層３２に固着され、さらに接着剤３８によって絶縁層３２に接着されているので、第１半導体回路層Ｌ１は接続部Ｒ１及びＲ２と接着剤３８によって搭載面に固着されている、と言うことができる。このように、各チップ３７の絶縁層３２に対する機械的接続は、接続部Ｒ１とＲ２だけでなく硬化した接着剤３８によっても行われるから、十分な固着強度が得られる。
次に、以上のようにして形成された第１半導体回路層Ｌ１に対して、上記とほぼ同様にして複数の半導体チップ４３を重ねて配置することにより、第２半導体回路層Ｌ２を形成する。
すなわち、図９（ｄ）に示すように、接着剤３８の硬化層の表面とそれより露出したチップ３７の裏面の全体を覆うように、絶縁層３９を形成する。この絶縁層３９は、第１半導体回路層Ｌ１のチップ３７と、第２半導体回路層Ｌ２のチップ４３との間を電気的に絶縁するためのものである。次に、この絶縁層３９の所定箇所に、適当なエッチング法によって、チップ３７の導電材（埋込配線）５２にそれぞれ達する貫通孔を形成する。これらの貫通孔は、通常、チップ３７の埋込配線５２と全体的または部分的に重なる位置に形成される。これは、第１半導体回路層Ｌ１のチップ３７を、第２半導体回路層Ｌ２のチップ４３に対して直接的に接続することができるからであり、また、工程が最も簡単になるからである。しかし、本発明はこれに限定されるものではない。例えば、絶縁層３９の下に配線層を追加形成することにより、電極４１をチップ３７の導電材（埋込配線）５２と重ならない位置に形成することができるからである。本発明では、積層された第１半導体回路層Ｌ１のチップ３７と第２半導体回路層Ｌ２のチップ４３とが、電気的に相互接続されれば足りるのであり、その具体的な接続方法は当該明細書に開示されたものに限定されない。
その後、絶縁層３９を覆うように適当な導電層（図示せず）を形成してそれら貫通孔の内部に埋め込む。そして、その導電層をＣＭＰ法で絶縁層３９の表面が露出するまで研磨することにより、前記導電層の絶縁層３９から露出した部分を選択的に除去する、こうして、前記貫通孔の内部に前記導電層が残され、導電性プラグ４０となる。
以上のようにして、図９（ｄ）に示すように、内部に複数組の導電性プラグ４０が埋設され且つ表面が平坦化された絶縁層３９が得られる。
次に、平坦化された絶縁層３９の表面に複数組のマイクロバンプ電極４１を形成する。これら電極４１の形成法は、支持基板３１の絶縁層３２の表面に形成されたマイクロバンプ電極３５の形成法と同じであるので、その説明は省略する。各電極４１は、図９（ｄ）に示すように、絶縁層３９中に埋設された導電性プラグ４０の対応するものに接触する位置に形成される。
次に、チップ３７の場合と同様にして、図９（ｄ）に示すように、電極４１を使用して複数の半導体チップ４３を第１半導体回路層Ｌ１に固着させる。各チップ４３は、第１半導体回路層Ｌ１を構成するチップ３７と同様に、表面に複数のマイクロバンプ電極４２を露出形成し、内部に絶縁層５３に囲まれた導電材５４からなる埋込配線を形成している。チップ３７の場合と同様に、チップ４３の電極４２を、接合用金属を用いてあるいは用いずに、電極４１にそれぞれ対向・接触させる。そして、各チップ４３に対して支持基板３１に向かう適当な加圧力を印加しながら、支持基板３１と第１半導体回路層Ｌ１を含む積層構造の全体を加熱し、所定時間経過後、室温まで冷却する。こうすることにより、各チップ４３上の電極４２は対向する電極４１に接合せしめられる。その結果、チップ４３とチップ３７の間の機械的接続及び電気的接続が同時に達成される。この時の状態は図９（ｄ）に示すようになる。なお、電極４１と４２の接合方法は、この方法に限定されず、電極３５と３６の接合に関する説明で上述した他の方法でもよいことは言うまでもない。
これらチップ４３も、チップ３７と同様にして、予めキャリア基板（図示せず）の上にすべてのチップ４３を所定位置に配置させておき、その後にそのキャリア基板を用いて全チップ４３を一括して付着させる。その詳細については、第３半導体回路層Ｌ３に関する説明において後述する。
上記のようにして複数のチップ４３の固着が完了すると、続いて、上述した接着剤３８の充填方法と同じ方法を用いて接着剤充填工程が実行される。すなわち、図１０（ｅ）に示すように、電極４１と４２を用いて絶縁層３９（すなわち第１半導体回路層Ｌ１）に固着せしめられた複数のチップ４３の周囲に、上述した「噴霧法」（上述した「塗布法」あるいは「真空注入法」でもよい）によって電気的絶縁性を持つ液状の接着剤４４を充填し、その後、加熱、紫外線照射等によりこの接着剤４４を硬化させる。この接着剤４４は、チップ３７間の隙間に充填した接着剤３８と同じものである。この時、絶縁層３９上に形成される接着剤４４の層の厚さは、チップ４３の全高に及ぶ必要はなく、次の半導体チップ研磨工程でチップ４３を研磨して薄くした時にチップ４３間の隙間が接着剤４４で完全に充填されるように設定すれば足りる。
次に、上記のようにして固着された全チップ４３について、それらの裏面（ここでは下面）を機械的研磨法及びＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。機械的研磨工程の後に実施されるＣＭＰ工程は、チップ３７の場合と同様の条件で行い、図１０（ｅ）に示すように、各チップ４３の裏面がそれらチップ４３の間にある接着剤４４の硬化層と同一平面となるようにする。このＣＭＰ工程により、各チップ４３の裏面には、埋込配線となる導電材５４が露出せしめられ、導電性プラグとなる。この状態では、埋込配線（導電材）５４がチップ４３を上下方向に貫通している。
以上の工程により、図１０（ｅ）に示すように、接着剤４４とそれによって囲まれた複数のチップ４３を含む第２半導体回路層Ｌ２が、絶縁層３９の表面に形成される。
引き続いて、以上のようにして形成された第２半導体回路層Ｌ２に対して、上記とほぼ同様にして複数の半導体チップ４９を重ねて配置することにより、第３半導体回路層Ｌ３を形成する。
この第３実施形態では、チップ４９上の電極４８を第２半導体回路層Ｌ２上の対応する電極４７に対して一対一で対向・接合させる上記工程においても、全チップ４９は、第２実施形態と同様に、水を用いてキャリア基板の上に仮接着され、その後に一括して第２半導体回路層Ｌ２上に対向・接触せしめられる。この工程を図１２〜図１３を参照しながら詳細に説明する。
まず最初に、図１２（ａ）に示すように、第１実施形態の場合と同様に、必要数の半導体チップ４９のすべてを所望のレイアウトの鏡像となるレイアウトで搭載できる大きさを持ち、且つ必要数のチップ４９の重量に耐える十分な剛性を持つキャリア基板９６を用意する。キャリア基板９６としては、例えば十分な剛性を持つガラス基板、半導体ウェハー等が使用可能である。
キャリア基板９６の一面には、図１２（ａ）に示すように、チップ４９の総数と同数（ここでは３個のみ示している）の矩形で薄膜状の仮接着領域９５が形成されている。これらの仮接着領域９５は、チップ４９のすべてを第２半導体回路層Ｌ２に転写・固着させるまで一時的に保持するためのものであり、親水性を有している。仮接着領域９５の位置は、第２半導体回路層Ｌ２の搭載面（絶縁層４５の表面）上での所望レイアウトの鏡像となるレイアウトでチップ４９が配置されるように設定されている。各仮接着領域９５の大きさと形状は、それぞれ、その上に載置されるチップ４９（正確に言えば、チップ４９の裏面に形成された仮接着部４９ａ）の大きさと形状（ここでは矩形）にほぼ一致している。したがって、各チップ４９の仮接着部４９ａを対応する仮接着領域９５上に仮接着させた場合、チップ４９のレイアウトは、第２半導体回路層Ｌ２上におけるチップ４９の所望レイアウトの鏡像となる。
この第３実施形態では、チップ４９の仮接着用材料として水を用いるため、上述した仮接着領域９２と同様に、仮接着領域９５は親水性を持つＳｉＯ2膜によって形成されている。このように、仮接着領域９５が親水性を持っていることから、少量の水を仮接着領域９５の上に載せると、その水は仮接着領域９５の表面全体に馴染んで（換言すれば、仮接着領域９５の表面全体が濡れて）その表面全体を覆う水の膜（水滴）８１が形成されるようになっている。仮接着領域９５は、いずれも島状に形成されていて互いに分離しているため、その水は仮接着領域９５より外側には流出しない。
水が仮接着領域９５から外側に流出して溜まるのをより確実に防止するためには、キャリア基板９６の搭載面は親水性でない方が好ましい。例えば、キャリア基板９６それ自体を疎水性を持つ単結晶Ｓｉ、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で形成するか、仮接着領域９５が形成されたキャリア基板９６の搭載面を多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で覆うのが好ましい。
次に、各仮接着領域９５上に少量の水を落とす、あるいはキャリア基板９６を水中に浸漬して取り出すことにより、各仮接着領域９５を水で濡らす。すると、各仮接着領域９５は親水性を有しているため、図６（ｂ）に示すように、水は各仮接着領域９５の全面に広がって、各仮接着領域９５の表面全体を覆う薄い水の膜８１が形成される。これらの水の膜８１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各仮接着領域９５の上に、図６（ｂ）に示すような水の膜８１が形成される程度に調整するのが好ましい。
他方、各半導体チップ４９の裏面（接続部Ｒ２とは反対側の面）には、親水性を持つ仮接着部４９ａを形成しておく。このような仮接着部４９ａは、例えば、チップ４９の裏面全体を親水性を持つＳｉＯ2膜で覆うことにより、容易に実現することができる。そして、各仮接着部４９ａの上に少量の水を落とす、あるいはチップ４９の全体または仮接着部４９ａのみを水中に浸漬して取り出すことにより、各仮接着部４９ａを水で濡らす。すると、各仮接着部４９ａは親水性を有しているため、図６（ｃ）に示すように、水は各仮接着部４９ａの全面に広がって、各仮接着領域４９ａの全面を覆う薄い水の膜８１が形成される。これらの水の膜８１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各仮接着部４９ａの上に、図６（ｃ）に示すような水の膜８１が形成される程度に調整するのが好ましい。この時、チップ４９の仮接着部４９ａ（裏面）以外には水は付着しない。チップ４９の仮接着部４９ａ（裏面）以外は疎水性の単結晶シリコンが露出しているからである。なお、各チップ４９の接続部Ｒ２がＳｉＯ2膜で覆われている場合は、接続部Ｒ２にも水が付着するが、接続部Ｒ２に水が存在していても、各チップ４９をキャリア基板９６上に配置するこの工程では支障は生じない。
次に、仮接着部４９ａに水の膜８１が形成された半導体チップ４９を、水の膜８１が形成された対応する仮接着領域９５の上にそれぞれ載せる。この工程は、例えば、公知のチップボンダを用いて実行できる。すると、各仮接着部４９ａの水の膜８１は、対応する仮接着領域９５の水の膜８１と結合して一体化する。この時、各チップ４９を対応する仮接着領域９５の上に正確に位置決めすることは、必ずしも必要ない。図６（ｄ）に示すように、チップ４９の位置が対応する仮接着領域９５の位置に対して水平方向（つまり、キャリア基板９６に平行な方向）に少しずれても、表面張力の作用によって、図７（ｅ）に示すように、チップ４９の位置が対応する仮接着領域９５に対して自動的に整合するからである。
その後、図７（ｆ）に示すように、十分な剛性を持つ押付け板（図示せず）の平坦な一面を全チップ４９の接続部Ｒ２（すなわち電極４８）に当てて、キャリア基板９６に向けて全チップ４９を押し付ける。すると、各チップ４９の仮接着部４９ａと対応する仮接着領域９５の間にあった水は押し出され、その結果、仮接着部４９ａは対応する仮接着領域９５に密着せしめられる。この状態になると、各チップ４９は、仮接着部４９ａと仮接着領域９５の間の微細な隙間に残存する微量の水に起因する吸着力によって、その状態で仮接着される。この時の状態は図１２（ａ）に示すとおりである。
図１２（ａ）に示す状態は、図４（ａ）に示された第１実施形態におけるキャリア基板７３の状態と実質的に同一である。そこで、続いて、必要な全チップ４９を仮接着したキャリア基板９６を、搭載面を下に向けて水平に保持された支持基板３１に対して平行な状態で上昇させ、あるいは逆に、全チップ４９を表面に仮接着させたキャリア基板９６に対して平行な状態で支持基板３１を下降させることにより、チップ４９の表面にある接続部Ｒ２（すなわち電極４８）を第２半導体回路層Ｌ２の対応する接続部Ｒ１（すなわち電極４７）に一括して接触させる。
このようにして電極４７と４８を使用して複数の半導体チップ４９を第２半導体回路層Ｌ２に対向・接触させた後、各チップ４９に対して支持基板３１に向かう適当な加圧力を印加しながら、支持基板３１と第１及び第２の半導体回路層Ｌ１及びＬ２を含む積層構造の全体を加熱し、所定時間経過後、室温まで冷却する。こうすることにより、各チップ４９上の電極４８は対向する電極４７に接合せしめられる。その結果、チップ４９とチップ４３の間の機械的接続及び電気的接続が同時に達成される。この時の状態は図１０（ｆ）に示すようになる。なお、電極４７と４８の接合方法は、この方法に限定されず、電極３５と３６の接合に関する説明で上述した他の方法でもよいことは言うまでもない。
電極４７と４８を使用する接続部Ｒ２とＲ１の固着が完了すると、キャリア基板９６をチップ４９から引き離す必要がある。この第３実施形態では、仮接着部４９ａと仮接着領域９５の間に残存する微量の水に起因する吸着力を利用して、チップ４９をキャリア基板９６上に仮接着しているが、各チップ４９の接続部Ｒ２とＲ１の固着工程における加熱、あるいはその固着工程の前に行う加熱により、その水は自然に蒸発してしまう。よって、接続部Ｒ２とＲ１の固着が完了すると、キャリア基板９６をチップ４９から引き離す向きに力を加えれば、両者を容易に引き離すことができる。この点で、第１実施形態に比べて、キャリア基板９６とチップ４９との引き離し作業が極めて簡単であるという利点がある。キャリア基板９６をチップ４９から引き離した時の状態は、図１３（ｂ）に示すようになる。
図１２〜図１３の工程では、上向きにしたキャリア基板９６の上にチップ４９を載せてから、下向きにした第２半導体回路層Ｌ２の搭載面にチップ４９を一括して転写・固着させているが、本実施形態はこれに限定されるものではない。下向きにしたキャリア基板９６の下面にチップ４９を仮接着させてから、上向きにした第２半導体回路層Ｌ２の搭載面にチップ４９を一括して転写・固着させてもよい。要は、搭載面にチップ４９を一括して転写できればよい。
上記のようにして複数のチップ４９の固着が完了すると、続いて、上述した接着剤３８及び４４の充填方法と同じ方法を用いて接着剤充填工程が実行される。すなわち、図１０（ｆ）に示すように、電極４７と４８を用いて絶縁層４５（すなわち第２半導体回路層Ｌ２）に固着せしめられた複数のチップ４９の周囲に、上述した「噴霧法」（または「塗布法」）によって電気的絶縁性を持つ液状の接着剤５０を充填し、その後、加熱、紫外線照射等によりこの接着剤５０を硬化させる。この接着剤５０は、チップ３７間の隙間に充填した接着剤３８と同じものである。この時、絶縁層４５上に形成される接着剤５０の層の厚さは、チップ４９の全高に及ぶ必要はなく、次の半導体チップ研磨工程でチップ４９を研磨して薄くした時に前記隙間が接着剤５０で完全に充填されるように設定すれば足りる。
次に、上記のようにして固着された全チップ４９について、それらの裏面（ここでは下面）を機械的研磨法及びＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。機械的研磨法の後に行われるこのＣＭＰ工程は、チップ３７の場合と同様の条件で行い、図１０（ｆ）に示すように、各チップ４９の裏面がそれらチップ４９の間にある接着剤５０の硬化層と同一平面となるようにする。このＣＭＰ工程により、各チップ４９の裏面には、埋込配線（導電材）５６が露出せしめられる。この状態では、埋込配線（導電材）５６がチップ４９を上下方向に貫通している。
以上の工程により、図１０（ｆ）に示すように、接着剤５０とそれによって囲まれた複数のチップ４９を含む第３半導体回路層Ｌ３が、絶縁層４５の表面に形成される。
その後、公知の方法により、硬化した接着剤５０の表面とそれより露出したチップ４９の裏面の全体を覆うように、絶縁層６１を形成する。そして、エッチング法により絶縁層６１の所定箇所に貫通孔を形成してから、それら貫通孔を埋め込むように導電材料を堆積させる。その導電材料をエッチング法によって選択的に除去することにより、絶縁層６１を貫通してチップ４９の内部の導電材５６に接触せしめられた複数のマイクロバンプ電極６０を形成する。これらの電極６０は、絶縁層６１より突出しており、外部回路や外部装置との電気的接続に使用される。すなわち、電極６０は外部回路接続用の端子であり、上述した電極２６またはハンダボール２７と同じ機能を果たすものである。
以上の工程を経ることにより、図１０（ｆ）に示すように、支持基板３１の搭載面に第１〜第３の半導体回路層Ｌ１〜Ｌ３を順に重ねて形成・固着してなる三次元積層構造が得られる。この積層構造は、３個のチップ３７、４３、４９（チップ型半導体回路）と３箇所の絶縁層３２、３９、４５とを積み重ねてなるチップ積層体を複数組、含んでいる。この積層構造の底部と頂部は、支持基板３１と絶縁層６１でそれぞれ覆われていると共に、その側壁は硬化した接着剤３８、４４、５０により形成されている。それらチップ積層体内のチップ３７、４３、４９は、支持基板３１に平行な方向に互いに離れて配置されていると共に、その周囲には硬化した接着剤３８、４４、５０が充填されている。また、それらチップ積層体内のチップ３７、４３、４９は、支持基板３１に垂直な方向にも互いに離れて配置されており、その隙間には硬化した接着剤３８、４４、５０が充填されている。各組のチップ積層体において、支持基板３１上の配線３３と積層されたチップ３７、４３、４９とは、絶縁層３２、３９、４５に埋設された導電性プラグ３４、４０、４６、チップ３７、４３、４９内部に貫通形成された埋込配線（導電材）５２、５４、５６、そしてマイクロバンプ電極３５、３６、４１、４２、４７、４８を用いて電気的に相互接続されている。
そこで、第１〜第３の半導体回路層Ｌ１〜Ｌ３の積層構造を公知の方法によってダイシングし、所望の集積回路装置に分割する。このダイシングは、ダイシング用の刃が隣接するチップ積層体の間を通過するように行う。こうして、図１０（ｆ）に示すような集積回路装置３０Ａ、３０Ｂ、３０Ｃが得られる。集積回路装置３０Ａ、３０Ｂ、３０Ｃは、分割された支持基板３１’上に大きさや機能の異なる一組（３個）の半導体チップ３７、４３、４９が積層された三次元積層構造を有している。
図２８（ｂ）は、集積回路装置３０Ｂのマイクロバンプ電極６０のレイアウトを示す説明図である。外部回路接続用の複数のマイクロバンプ電極６０は、このように半導体回路層Ｌ１〜Ｌ３の積層構造の支持基板３１とは反対側の面に規則的に配置されている。集積回路装置３０Ａと３０Ｃについても同様である。
ダイシングはこのような方法に限定されるものではない。図３（ｊ）に示す集積回路装置１０Ｄと同様に、二組のチップ積層体を含むようにダイシングすることもできるし、必要に応じて三組あるいはそれ以上のチップ積層体を含むようにダイシングすることも可能である。また、ダイシングをまったくせずに、ダイシング前の半導体チップ積層構造の全体をそのままウェーハレベルの集積回路装置として使用してもよい。
以上説明したように、本発明の第３実施形態に係る三次元積層構造を持つ集積回路装置の製造方法では、まず、図１１に示すように、複数の半導体チップ３７を所望レイアウトの鏡像となるレイアウトで配置するための複数の仮接着領域９２を一面に有するキャリア基板９３（転写用支持部材）を準備する。次に、チップ３７の接続部Ｒ２とは反対側に設けた仮接着部３７ａを、対応する仮接着領域９２に水を用いてそれぞれ仮接着することにより、チップ３７をキャリア基板９３上に載置する。そして、チップ３７が載置されたキャリア基板９３を、支持基板３１に近接させることにより、キャリア基板９３上のチップ３７の接続部Ｒ２を支持基板３１上の対応する接続部Ｒ１にそれぞれ接触させる。その後、チップ３７の接続部Ｒ２（マイクロバンプ電極３６よりなる）を、接触せしめられた支持基板１１上の接続部Ｒ１（マイクロバンプ電極３５よりなる）にそれぞれ固着させることにより、チップ３７を支持基板１１上に前記所望レイアウトで固定する。
また、三次元積層構造を持たない集積回路装置の製造工程で利用されている公知技術を使用すれば、キャリア基板９３上の仮接着領域９２の形成や、仮接着領域９２に対するチップ３７の仮接着、そして、チップ３７の接続部Ｒ２を支持基板１１上の接続部Ｒ１にそれぞれ接合させる際の両者間の位置決めは、所望の精密度で実行することができる。
これらの点は、第２〜第３の半導体回路層Ｌ２〜Ｌ３を構成する半導体チップ４３、４９の固定についても当てはまることである。
よって、支持基板３１上または第１〜第２半導体回路層Ｌ１〜Ｌ２のいずれかの上に多数（例えば数百個）の半導体チップ３７、４３、４９を所望レイアウトで固定する工程を、所望の精密度をもって簡易かつ効率的に行うことができる。
その結果、第３実施形態では、半導体チップ３７、４３、４９の電気的相互接続用の接続部Ｒ２とＲ１として、バンプ電極３５、３６、４１、４２、４７、４８が使用されているが、接続部Ｒ２とＲ１の相互接続は上述したようにして実行されるので、チップ３７、４３、４９の各々の接合面に所定レイアウトで形成された多数のバンプ電極３６、４２、４８を、対応するバンプ電極３５、４１、４７に対して一対一で正確に対面して固着することが可能である。
さらに、第３実施形態では、キャリア基板９３の仮接着領域９２と半導体チップ３７の仮接着部３７ａにそれぞれ親水性を与えておき、仮接着領域９２と仮接着部３７ａに付着せしめられた水の膜１０１が持つ表面張力を利用してチップ３７を仮接着領域９２に対して自己整合させている。このため、これらの効果に加えて、チップ３７を仮接着領域９２上に付着させる際のチップ３７の位置決め精度が低くてすむ、第１実施形態で使用した粘着材のような材料を別個に用意する必要がない、といった効果もある。
第３実施形態では、キャリア基板９３の仮接着領域９２と半導体チップ３７の仮接着部３７ａの双方に水の膜１０１を形成しているが、これには限定されない。仮接着領域９２または仮接着部３７ａのいずれか一方にのみ、水の膜１０１を形成してもよいことは言うまでもない。
第３実施形態において使用される「水」としては、第２実施形態と同様に、半導体製造工程で一般的に使用されている「超純水」が好ましい。しかし、表面張力を増加して半導体チップに対する自己整合機能を強化するための適当な添加剤を添加した「超純水」の方が好ましい。この表面張力増加用の添加剤としては、第２実施形態で述べたのと同様のものが使用できる。また、「水」に代えて他の無機または有機の液体を使用できること、そして、その場合にはそのような液体に対する「親液性」を持つ物質を用いて仮接着領域や仮接着部を形成することも、第２実施形態と同様である。
なお、第１〜第３の半導体回路層Ｌ１〜Ｌ３のいずれかにおいて、特定の回路機能を提供する半導体チップが不要な部分がある場合は、その部分にいわゆるダミーチップ（内部には回路が形成されていないが、外形はＫＧＤと同じ半導体チップ、あるいは内部に回路が形成されているがその全部が使用されていなく、外形はＫＧＤと同じ半導体チップ）を使用するのが好ましい。この場合、ダミーチップの中には、隣接する半導体チップとの電気的接続のための埋込配線のみが形成される。これは、特定の回路機能を提供する半導体チップが不要な部分のみに半導体チップが配置されないと、半導体チップの積層工程の実施に支障が生じたり、製造後の集積回路装置に機械的強度に関する問題が生じたりすると考えられるからである。しかし、そのような問題が回避できるのであれば、ダミーチップ以外の部材を配置することも可能である。これは他の実施形態についても同様である。
また、第３実施形態では、支持基板３１の一面に、絶縁層３２に埋設された配線３３を形成しているが、この配線３３は必ずしも必要ではない。支持基板３１上に配線あるいは回路群が不要な場合（つまり、支持基板３１を積層構造の土台としてのみ使用する場合）は、支持基板３１の搭載面上に直接マイクロバンプ電極３５を形成し、半導体チップ３７上のマイクロバンプ電極３６と対向・固着させてもよいし、マイクロバンプ電極３５を省略して半導体チップ３７上のマイクロバンプ電極３６を直接、支持基板３１の搭載面上に固着させてもよい。マイクロバンプ電極３６を省略し、支持基板３１上に形成されたマイクロバンプ電極３５を用いて半導体チップ３７を支持基板３１の搭載面上に固着させてもよい。
（第３実施形態で使用される半導体チップの詳細構成）
ところで、図８〜図１０と図１１〜図１３では、積層工程を分かりやすくするために半導体チップ３７の構成が簡略化されて示されているので、半導体チップ３７の実際構成との関係が分かりにくい点があると思われる。そこで、図２７を参照しながらその点について説明する。図２７は、上述した第３実施形態に係る集積回路装置に使用される半導体チップ３７の詳細構成を示す概略断面図である。
半導体チップ３７の実際の構成は、例えば図２７（ａ）または（ｂ）に示すようになっている。すなわち、図２７（ａ）の構成例では、半導体チップ３７の表面領域に、複数のＭＯＳ型電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor,ＭＯＳＦＥＴ）１６０が形成されている。簡略化するために、トランジスタ１６０は２個だけ描いている。各トランジスタ１６０は、半導体チップ３７の内部に形成された一対のソース・ドレイン領域１６１と、半導体チップ３７の表面に形成されたゲート絶縁層１６２と、ゲート絶縁層１６２の上に形成されたゲート電極１６３とを備えている。
半導体チップ３７の表面には絶縁層１５１が形成されており、トランジスタ１６０と当該表面の露出部を覆っている。絶縁層１５１の上には、配線層１５２が形成されている。配線層１５２は、図２７（ａ）では、半導体チップ３７の内部の導電材（埋込配線）５２と、一方のトランジスタ１６０の一方のソース・ドレイン領域１６１に電気的に接続された状態が示されている。絶縁層１５１の上にはさらに、絶縁層１５３が形成されており、配線層１５２の全体を覆っている。複数のマイクロバンプ電極３６は、絶縁層１５３の平坦な表面に形成されていて、導電性プラグ１５４を介して配線層１５２に電気的に接続されている。
図２７（ａ）の構成例では、左側にあるマイクロバンプ電極３６は、チップ３７の内部の対応する導電材（埋込配線）５２の真上に位置しているが、図２７（ａ）の右側にあるマイクロバンプ電極３６は、対応する導電材（埋込配線）５２の真上にはなく、水平方向右側に少しずれた位置にある。図８〜図１０では、マイクロバンプ電極３６はすべて、対応する導電材（埋込配線）５２の真上に位置するように描かれているが、本発明はこれには限定されない。図２７（ａ）に示すように、各マイクロバンプ電極３６は、対応する導電材（埋込配線）５２と電気的に接続されていれば足りるのであり、対応する導電材（埋込配線）５２の真上に位置する必要はない。必要に応じて、水平方向（チップ３７の表面に平行な方向）にずらして配置することができる。
図２７（ａ）の構成では、複数のトランジスタ１６０と一つの配線層１５２（単層配線構造）とが、半導体チップ３７に形成された半導体集積回路（半導体固体回路群）Ｃを構成する。
図２７（ｂ）の構成例では、図２７（ａ）の場合と同様に、半導体チップ３７の表面領域に、複数のＭＯＳ型電界効果トランジスタ１６０が形成されており、半導体チップ３７の表面には絶縁層１５１が形成されていて、トランジスタ１６０と当該表面の露出部を覆っている。絶縁層１５１の上には、配線層１５２が形成されている。配線層１５２は、図２７（ｂ）では、トランジスタ１６０の一方のソース・ドレイン領域１６１に電気的に接続された状態が示されている。図２７（ａ）の場合とは異なり、配線層１５２は、半導体チップ３７の内部の導電材（埋込配線）５２には直接接続されてはいない。絶縁層１５１の上にはさらに、配線層１５２の全体を覆うように絶縁層１５３が形成されている。
この構成例では、半導体チップ３７の内部の導電材（埋込配線）５２は、図２７（ａ）の場合とは異なり、チップ３７の上方にある絶縁層１５３と１５１を貫通していて、絶縁層１５３の表面に露出している。絶縁層１５３の上には、絶縁層１７１が形成されており、その上に配線層１７２が形成されている。配線層１７２は、配線層１５２と導電材（埋込配線）５２に電気的に接続されている。絶縁層１７１の上にはさらに、絶縁層１７３が形成されており、配線層１７２の全体を覆っている。複数のマイクロバンプ電極３６は、絶縁層１７３の表面に形成されていて、導電性プラグ１７４を介して配線層１７２に電気的に接続されている。
図２７（ｂ）の構成例でも、左側にあるマイクロバンプ電極３６は、チップ３７の内部の対応する導電材（埋込配線）５２の真上に位置しているが、図２７（ｂ）の右側にあるマイクロバンプ電極３６は、対応する導電材（埋込配線）５２の真上にはなく、水平方向右側に少しずれた位置にある。このように、図８〜図１０では、マイクロバンプ電極３６はすべて、対応する導電材（埋込配線）５２の真上に位置しているが、本発明はこれには限定されない。図２７（ｂ）に示すように、各マイクロバンプ電極３６は、対応する導電材（埋込配線）５２の真上に位置する必要はなく、必要に応じて水平方向（チップ３７の表面に平行な方向）にずらして配置することができる。
図２７（ｂ）の構成例では、複数のトランジスタ１６０と二つの配線層１５２及び１７２（二層配線構造）が、半導体チップ３７に形成された半導体集積回路（半導体固体回路群）Ｃを構成する。
図２７（ａ）（ｂ）の構成例は、第３実施形態だけではなく、上述した第１及び第２の実施形態や、以下に述べる他の実施形態及び変形例についても適用されることはいうまでもない。
（第４実施形態）
上述した第１〜第３実施形態に係る集積回路装置の製造方法（図１〜図１３参照）では、半導体回路層の形成に必要な半導体チップのすべてを、転写用支持部材である「キャリア基板」上にいったん配置し、その後、それら半導体チップを一括して支持基板または対応する半導体回路層の所定位置に対向・接触させて固着している。第４実施形態に係る集積回路装置の製造方法では、これとは異なり、「キャリア基板」を使用せずに、半導体回路層の形成に必要な半導体チップのすべてを直接、支持基板または対応する半導体回路層の所定位置に対向・接触させて固着する。半導体チップの転写が行われないこの方法を、本明細書では「無転写方式」と呼ぶ。この点以外は上述した第１実施形態に係る製造方法（図４〜図５を参照）と同一であるから、以下ではそれら同一工程に関する説明は省略し、異なる工程についてのみ詳述する。
図１４は、本発明の第４実施形態に係る三次元積層構造を持つ集積回路装置の製造方法における「無転写方式」の半導体チップ付着工程の概念を示す断面図である。「無転写方式」を用いる集積回路装置の製造方法では、図１４に示すように、支持基板１１の搭載面１１ａの所望箇所に形成された複数の接続部７１の各々に対して、複数の半導体チップ１３の接続部１２が「キャリア基板」を使用せずに直接、個別にあるいは一括して対向・接触せしめられ、その後、第１〜第３実施形態で述べたようにして、接続部１２と７１が相互に固着せしめられる。
図１５〜図１７は、本発明の第４実施形態に係る集積回路装置の製造方法で使用される、第１半導体回路層Ｌ１を構成する半導体チップ群を支持基板上に配置する工程を詳細に示す断面図である。
第４実施形態に係る集積回路装置の製造方法では、図１５（ａ）に示すように、支持基板１１の搭載面１１ａには、第１半導体回路層Ｌ１に必要な半導体チップ１３の総数と同数（ここでは３個のみ示している）の矩形で薄膜状の接続部７１ａが形成されている。これら接続領域７１ａは、支持基板１１上にチップ１３が所望レイアウトで配置されるように形成されている。
この第４実施形態では、上述した第２実施形態と同様に、チップ１３を接続部７１ａに配置するために「水」を用いるため、接続部７１ａには親水性を持たせている。このような接続部７１ａは、例えば、親水性を持つＳｉＯ2膜を使って容易に実現できる。すなわち、公知の方法でＳｉＯ2膜（厚さは例えば０．１μｍとする）を搭載面１１ａ全体に薄く形成した後、そのＳｉＯ2膜を公知のエッチング方法で選択的に除去することによって容易に得ることができる。このように、接続部７１ａが親水性を持っていることから、少量の水を接続部７１ａの上に載せると、その水は接続部７１ａの表面全体に馴染んで（換言すれば、接続部７１ａの表面全体が濡れて）その表面全体を覆う水の膜（水滴）８１が形成されるようになっている。接続部７１ａは、いずれも島状に形成されていて互いに分離しているため、その水は接続部７１ａより外側には流出しない。
水が接続部７１ａから流出するのをより確実に防止するためには、支持基板１１の搭載面１１ａは親水性でない方が好ましい。例えば、支持基板１１を疎水性を持つ単結晶シリコン（Ｓｉ）、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で形成するか、支持基板１１の搭載面１１ａを多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で覆うのが好ましい。
次に、接続部７１ａの上に少量の水を落とす、あるいは支持基板１１を水中に浸漬して取り出すことにより、各接続部７１ａを水で濡らす。すると、各接続部７１ａは親水性を有しているため、図１５（ｂ）に示すように、水は各接続部７１ａの全面に広がって、各接続部７１ａの表面全体を覆う薄い水の膜８１が形成される。これらの水の膜８１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各接続部７１ａの上に、図１５（ｂ）に示すような水の膜８１が形成される程度に調整するのが好ましい。
他方、各半導体チップ１３の表面に、親水性を持つ接続部１２を形成しておく。このような接続部１２は、例えば、チップ１３の表面の全体を親水性を持つＳｉＯ2膜で覆うとともに、そのＳｉＯ2膜から電気的接続用の電極群を露出させることにより、容易に実現することができる。そして、各半導体チップ１３の表面の接続部１２の上に少量の水を落とす、あるいはチップ１３の全体または接続部１２のみを水中に浸漬して取り出すことにより、各接続部１２を水で濡らす。すると、各接続部１２は親水性を有しているため、図１５（ｃ）に示すように、水は各接続部１２の全面に広がって、各接続部１２の全面を覆う薄い水の膜８１が形成される。これらの水の膜８１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各接続部１２の上に、図１５（ｃ）に示すような水の膜８１が形成される程度に調整するのが好ましい。この時、チップ１３の接続部１２（表面）以外には水は付着しない。チップ１３の表面以外は疎水性の単結晶シリコンが露出しているからである。
次に、接続部１２に水の膜８１が形成された半導体チップ１３を、水の膜８１が形成された対応する接続部７１ａの上にそれぞれ載せる。この工程は、例えば、公知のチップボンダを用いて実行できる。すると、各接続部１２の水の膜８１は、対応する接続部７１ａの水の膜８１と結合して一体化する。この時、各チップ１３を対応する接続部７１ａの上に正確に位置決めすることは、必ずしも必要ない。図１５（ｄ）に示すように、チップ１３の位置が対応する接続部７１ａの位置に対して水平方向（つまり、支持基板１１に平行な方向）に少しずれても、水の膜８１の持つ表面張力の作用によって、図１６（ｅ）に示すように、チップ１３の位置が対応する接続部７１ａに対して自動的に整合するからである。
その後、十分な剛性を持つ押付け板１８０の平坦な一面を全チップ１３の接続部１２とは反対側の端部（裏面）に当てて、支持基板１１に向けて全チップ１３を押し付ける。すると、各チップ１３の接続部１２と対応する接続部７１ａの間にあった水は押し出され、その結果、接続部１２は対応する接続部７１ａに密着せしめられる。この時の状態は図１６（ｆ）に示すようになる。
続いて、押付け板１８０による押付け状態を保持しながら、適当な方法で、各チップ１３の接続部１２を支持基板１１上の対応する接続部７１ａに対して固着させる。固着完了後、押付け板１８０をチップ１３から離すと、図１６（ｇ）に示すようになるが、これは図１（ｂ）と実質的に同じ状態である。この接続部１２と接続部７１ａとの固着工程では、例えば、接続部１２と７１ａにそれぞれ形成されたマイクロバンプ電極同士を接合用金属を挟んで接合させる。この場合は、その接合用金属を加熱・溶融させてマイクロバンプ電極同士を接合する。あるいは、接合用金属を挟まないで、接続部１２と７１ａにそれぞれ形成されたマイクロバンプ電極同士を直接、室温または加熱下で圧接させることもできる。あるいは、接合用金属を挟まないで、接続部１２と７１ａにそれぞれ形成されたマイクロバンプ電極同士を加熱下で溶着させることもできる。すなわち、接続部１２と７１ａにそれぞれ形成されたマイクロバンプ電極を、加熱によって一時的に溶融させてから再凝固させることによって一体的に接合することもできる。
このように、第４実施形態では、接続部１２と接続部７１ａの間に残存する微量の水に起因する吸着力を利用して、チップ１３を支持基板１１上に密着させながら、各チップ１３の接続部１２と接続部７１ａの固着工程を実行している。このため、固着工程における加熱によって、あるいは固着工程の前に行う加熱によって、残存する水は自然に蒸発してしまう。よって、この固着工程において水による影響は生じない。
図１５〜図１６では、上向きにした支持基板１１の上面にチップ１３を対向・接触させているが、本実施形態はこれに限定されるものではない。下向きにした支持基板１１の下面にチップ１３を対向・接触させてもよい。
こうして、支持基板１１の搭載面１１ａに対するチップ１３の固着が完了すると、図１（ｃ）に示すように、各チップ１３の周囲の隙間に液状ないし流動性の接着剤１４を配置し、その後、加熱、紫外線照射等を行って接着剤１４を硬化させる。その後、本発明の基本概念として上述したのと同様にして各チップ１３を研磨し、第１半導体回路層Ｌ１を形成する（図１（ｄ）を参照）。
半導体チップ１６、１９、２２を第１〜第３の半導体回路層Ｌ１〜Ｌ３のそれぞれに固着する工程は、図１５〜図１６に示したのと同様にして実行できる。ここでは、第３半導体回路層Ｌ３を構成する半導体チップ１９を第２半導体回路層Ｌ２の所定箇所に対向・固着させる方法について、図１７を参照しながら説明する。
図１７（ａ）に示すように、第１半導体回路層Ｌ１を構成する複数の半導体チップ１３の各々の裏面（接続部１２とは反対側の面）には、支持基板１１の接続部７１と同様に、親水性を持つ接続部８５ａが形成されている。このような接続部８５ａは、チップ１３の裏面全体を薄いＳｉＯ2膜で覆うことにより容易に形成することができる。第２半導体回路層Ｌ２を構成する複数の半導体チップ１６は、これら接続部８５ａと当該チップ１６の表面に形成された接続部１５とを用いて、対応するチップ１３に電気的・機械的に接続されている。
第２半導体回路層Ｌ２を構成するチップ１６の各々の裏面（接続部１５とは反対側の面）には、支持基板１１の接続部７１と同様に、親水性を持つ接続部８６ａが形成されている。このような接続部８６ａは、チップ１６の裏面全体を薄いＳｉＯ2膜で覆うことにより容易に形成することができる。したがって、少量の水を接続部８６ａの上に載せると、その水は接続部８６ａの表面全体に馴染んでその表面上に水の膜８１が形成されるようになっている。接続部８６ａは、いずれも島状に形成されていて互いに分離しているため、その水は接続部８６ａより外側には流出しない。
各接続部８６ａの上に少量の水を落とすか、あるいは支持基板１１を水中に浸漬して取り出すことによって各接続部８６ａを水で濡らすと、各接続部８６ａは親水性を有しているため、図１７（ａ）に示すように、水は各接続部８６ａの全面に広がって、各接続部８６ａの全面を覆う薄い水の膜８１が形成される。これらの水の膜８１は、表面張力によって自然に凸形に緩やかな湾曲する。水の量は、例えば、各接続部８６ａの上に、図１７（ａ）に示すような水の膜８１が形成される程度に調整するのが好ましい。
他方、各半導体チップ１９の表面の接続部１８は、親水性を有している。接続部１８に対する親水性の付与は、接続部１８の表面を親水性を持つＳｉＯ2膜で覆うことによって容易に実現することができる。そこで、各接続部１８の上に少量の水を落とす、あるいはチップ１９の全体または接続部１８のみを水中に浸漬して取り出すことにより、各接続部１８を水で濡らす。すると、各接続部１８は親水性を有しているため、図１７（ａ）に示すように、水は各接続部１８の全面に広がって、各接続部１８の全面を覆う薄い水の膜８１が形成される。これらの水の膜８１は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各接続部１８の上に、図１７（ａ）に示すような水の膜８１が形成される程度に調整するのが好ましい。
次に、接続部１８に水の膜８１が形成された半導体チップ１９を、水の膜８１が形成された対応する接続部８６ａの上にそれぞれ載せる。この工程は、例えば、公知のチップボンダを用いて実行できる。すると、各接続部１８の水の膜８１は、対応する接続部８６ａの水の膜８１と結合して一体化する。この時、各チップ１９を対応する接続部８６ａの上に正確に位置決めすることは、必ずしも必要ない。図１１（ｄ）に示すように、チップ１９の位置が対応する接続部８６ａの位置に対して水平方向（つまり、支持基板１１に平行な方向）に少しずれても、表面張力の作用によって、図１７（ｂ）に示すように、チップ１９の位置が対応する接続部８６ａに対して自動的に整合するからである。
その後、図示はしていないが、十分な剛性を持つ押付け板（図示せず）の平坦な一面を全チップ１９の接続部１８とは反対側の端部（裏面）に当てて、支持基板１１に向けて全チップ１９を押し付ける。すると、各チップ１９の接続部１８と対応する接続部８６ａの間にあった水は押し出され、その結果、接続部１８は対応する接続部８６ａに密着せしめられる。
続いて、押付け板による押付け状態を保持しながら、適当な方法で、各チップ１９の接続部１８を対応するチップ１６の接続部８６ａに対して固着させる。固着完了後、押付け板をチップ１９から離す。この接続部１８と接続部８６ａとの固着工程は、接続部１２と接続部７１ａの固着工程と同じ方法で実施することができる。
この第４実施形態では、接続部１８と接続部８６ａの間に残存する微量の水に起因する吸着力を利用して、チップ１９を対応するチップ１６上に密着させながら、各チップ１９の接続部１８と接続部８６ａの固着工程を実行している。このため、固着工程における加熱によって、あるいは固着工程の前に行う加熱によって、その水は自然に蒸発してしまう。よって、この固着工程において水による影響は生じない。
図１７では、上向きにした第２半導体回路層Ｌ２の上面にチップ１９を対向・接触させているが、本実施形態はこれに限定されるものではない。下向きにした第２半導体回路層Ｌ２の下面にチップ１９を対向・接触させてもよい。
こうして、第２半導体回路層Ｌ２の搭載面に対するチップ１９の固着が完了すると、チップ１９の周囲の隙間に液状ないし流動性の接着剤２０を配置し、その後、加熱、紫外線照射等を行って接着剤２０を硬化させる。その後、本発明の基本概念として上述したのと同様にして、第３半導体回路層Ｌ３を形成する（図３（ｈ）を参照）。
以上説明したように、本発明の第４実施形態に係る三次元積層構造を持つ集積回路装置の製造方法では、まず、支持基板１１上の接続部７１ａおよび各半導体チップ１３の接続部１２に、それぞれ水の膜８１を形成する。次に、各半導体チップ１３の接続部１２と支持基板１１の対応する接続部７１ａとを、水の膜８１を介してそれぞれ対向させる。そして、チップ１３を支持基板１１に向かって押圧することにより、水の膜８１を介して対向せしめられた接続部１２を対応する接続部７１ａにそれぞれ接触させる。その後、互いに接触せしめられた接続部１２と接続部７１ａとを適当な方法でそれぞれ固着することにより、チップ１３を支持基板１１上に所望レイアウトで固定する。
支持基板１１上の接続部７１ａおよびチップ１３の接続部１２に水の膜８１を形成する工程は、親水性を有する材料で接続部１２と７１ａをそれぞれ作成する、あるいは親水性を有する材料で接続部１２と７１ａをそれぞれ覆う、等の方法により、公知技術を用いて容易に実行することができる。
また、三次元積層構造を持たない集積回路装置の製造工程で利用されている公知技術を使用すれば、チップ１３の接続部１２と支持基板１１上の対応する接続部７１ａとを水の膜８１を介してそれぞれ対向させる工程や、チップ１３を支持基板１１に向かって押圧することにより、水の膜８１を介して対向せしめられた接続部１２と接続部７１ａとを互いに接触させる際の両者間の位置決めは、所望の精密度で実行することができる。
これらの点は、第１〜第３の半導体回路層Ｌ１〜Ｌ３を構成する半導体チップ１６、１９、２０についても当てはまることである。
よって、支持基板１１や第１〜第３の半導体回路層Ｌ１〜Ｌ３の上に多数（例えば数百個）の半導体チップ１３、１６、１９、２０を所望レイアウトで固着する工程を、所望の精密度をもって簡易かつ効率的に行うことができる。
また、チップ１３、１６、１９、２０の電気的相互接続にバンプ電極が使用される場合に、それらチップ１３、１６、１９、２０の各々の接合面に所定レイアウトで形成された多数のバンプ電極を、対応するバンプ電極あるいは配線の接続領域に対して一対一で正確に対面して固着することも可能である。
さらに、この第４実施形態に係る製造方法では、例えば、第１半導体回路層Ｌ１について言えば、支持基板１１の接続部７１ａと半導体チップ１３の接続部１２にそれぞれ親水性を与えておき、接続部７１ａと接続部１２にそれぞれ付着せしめられた水の膜８１が持つ表面張力を利用してチップ１３を接続部７１ａに対して自己整合させている。このため、上記の効果に加えて、チップ１３を仮接着領域７１ａ上に付着させる際のチップ１３の位置決め精度が低くてすむ、第１実施形態で使用した粘着材のような材料を別個に用意する必要がない、残存した水を除去するのが簡単である、といった効果もある。
なお、上述した第４実施形態では、例えば、支持基板１１の接続部７１ａと半導体チップ１３の接続部１２の双方に水の膜８１を形成しているが、これには限定されない。接続部７１ａと１２のいずれか一方にのみ、水の膜８１を形成してもよいことは言うまでもない。
第４実施形態において使用される「水」としては、第２実施形態と同様に、半導体製造工程で一般的に使用されている「超純水」が好ましい。しかし、表面張力を増加して半導体チップに対する自己整合機能を強化するための適当な添加剤を添加した「超純水」の方が好ましい。この表面張力増加用の添加剤としては、第２実施形態で述べたのと同様のものが使用できる。また、「水」に代えて他の無機または有機の液体を使用できること、そして、その場合にはそのような液体に対する「親液性」を持つ物質を用いて仮接着領域や仮接着部を形成することも、第２実施形態と同様である。
（第５実施形態）
図１８〜図２０は、本発明の第５実施形態に係る三次元積層構造を持つ集積回路装置の製造方法を示す断面図である。図１８は支持基板への半導体チップの配置工程を示し、図１９〜図２０は第２半導体回路層への半導体チップの配置工程を示す。この第５実施形態の製造方法は、第４実施形態の場合と同様に「無転写方式」である。
第５実施形態に係る集積回路装置の製造方法は、半導体チップの配置工程以外は上述した第３実施形態に係る製造方法（図８〜図１０を参照）と同一であるから、以下ではそれら同一工程に関する説明は省略し、異なる工程についてのみ詳述する。
この第５実施形態では、半導体チップ３７の付着用材料として水を用いるため、図１８（ａ）に示すように、支持基板３１上の絶縁層３２の所望箇所に形成された接続部Ｒ１の各々に、矩形で薄膜状の親水性領域９１ａが形成されている。親水性領域９１ａの総数は、支持基板３１上に配置されるべきチップ３７の総数と同数（ここでは３個のみ示している）である。各親水性領域９１ａの大きさと形状は、それぞれ、その上に載置されるチップ３７（正確に言えば、チップ３７の表面に形成された接続部Ｒ２）の大きさと形状（ここでは矩形）にほぼ一致している。したがって、各チップ３７の親水性領域９２ａを対応する親水性領域９１ａに対向配置させた場合、支持基板３１上におけるチップ３７の所望レイアウトとなる。
絶縁層３２上の親水性領域９１ａは、例えば、公知の方法によって薄いＳｉＯ2膜（厚さは例えば０．１μｍとする）を絶縁層３２の表面全体に堆積させた後、そのＳｉＯ2膜を選択的にエッチングして除去することにより、容易に形成することができる。
各親水性領域９１ａの内部には、換言すれば、各親水性領域９１ａと重なるように、必要数のマイクロバンプ電極３５が形成されている。これら電極３５の高さは、親水性領域９１ａの高さより大きく、したがって電極３５の先端は親水性領域９１ａから突出している。これは、電極３５と、半導体チップ３７の接続部Ｒ２に形成された電極３６との電気的・機械的接続を可能にするためである。
電極３５の形成法としては、例えばリフトオフ法による次のような方法がある。すなわち、絶縁層３２の表面全体に親水性領域９１ａ用のＳｉＯ2膜を形成し、その上にパターン化されたレジスト膜を形成してから、そのレジスト膜をマスクとしてそのＳｉＯ2膜を選択的にエッチングして、親水性領域９１ａを形成する。この時、各親水性領域９１ａには、電極３５を形成すべき箇所に絶縁層３２の表面に達する透孔（電極３５と同一のパターンを持つ）を形成しておく。その後、こうして形成された親水性領域９１ａを覆うように、絶縁層３２の表面全体にパターン化されたレジスト膜を形成する。このレジスト膜には、各親水性領域９１ａの透孔とほぼ全体が重なるように必要数の窓（透孔）を形成しておく。このレジスト膜の上に電極３５用の導電層（通常は金属膜）を形成すると、その導電層は、当該レジスト膜の各窓とそれに対応する親水性領域９１ａの透孔とを通って、絶縁層３２の表面（導電性プラグ３４）に接触する。この状態で当該レジスト膜を除去すると、当該レジスト膜の上にある前記導電層は除去され、当該レジスト膜の窓と親水性領域９１ａの透孔の内部にある前記導電層のみが残る。こうして残った前記導電層が電極３５となる。当該窓と透孔内に残った前記導電層は、親水性領域９１ａ（ＳｉＯ2膜）より厚くなるため、親水性領域９１ａより突出し、従って図１８のような構成の電極３５が得られる。
あるいは、絶縁層３２の表面全体に適当な導電層（通常は金属膜）を形成した後、その導電層をフォトリソグラフィ及びエッチングによって選択的に除去して電極３５を形成する。その後、こうして形成した電極３５を覆うように、絶縁層３２の表面全体にパターン化したレジスト膜を形成する。このレジスト膜には、各親水性領域９１ａを形成すべき箇所（ただし各電極３５と重なる部分を除く）のみに窓（透孔）を形成しておく。このレジスト膜の上に親水性領域９１ａ用のＳｉＯ2膜を堆積すると、そのＳｉＯ2膜は当該レジスト膜の窓を通って、絶縁層３２の表面に接触する。この状態で当該レジスト膜を除去すると、当該レジスト膜の上にある前記ＳｉＯ2膜は除去され、当該レジスト膜の窓の内部にある前記ＳｉＯ2膜のみが残る。こうして残った前記ＳｉＯ2膜が各親水性領域９１ａとなる。前記ＳｉＯ2膜の厚さを前記導電層の厚さ（すなわち電極３５の高さ）より薄く設定することにより、電極３５は親水性領域９１ａより突出し、従って図１８のような構成が得られる。
他方、各半導体チップ３７の表面の接続部Ｒ２には、図１８（ａ）に示すように、矩形で薄膜状の親水性領域９２ａが形成されている。親水性領域９２ａは、チップ３７の表面（接続部Ｒ２）全体を覆っている。親水性領域９２ａの大きさと形状は、それが形成されているチップ３７の表面（接続部Ｒ２）の大きさと形状（ここでは矩形）にほぼ一致している。各親水性領域９２ａの内部には、必要数のマイクロバンプ電極３６が形成されている。これら電極３６の高さは、親水性領域９２ａの高さより大きく、したがって電極３６の先端は親水性領域９２ａから突出している。これは、電極３６と、絶縁層３２に形成された電極３５との電気的・機械的接続を可能にするためである。
チップ３７の親水性領域９２ａと電極３６は、絶縁層３２上の親水性領域９１ａと電極３５の形成方法と同様の方法によって形成することができる。また、チップ３７の表面が絶縁用のＳｉＯ2膜で覆われていると共に、電極３６が外部回路接続用端子としてそのＳｉＯ2膜から突出して形成されている場合は、そのＳｉＯ2膜を親水性領域９２ａとして使用することができる。
絶縁層３２上の親水性領域９１ａを有する接続部Ｒ１の各々に対して、親水性領域９２ａを有する半導体チップ３７の接続部Ｒ２を対向して付着（接触）させる際には、次のような工程を実施する。
すなわち、まず、絶縁層３２上の各親水性領域９１ａの上に少量の水を落とす、あるいは支持基板３１を水中に浸漬して取り出す。すると、親水性領域９１ａが親水性を持っていることから、その水は親水性領域９１ａの表面全体に馴染んでその表面全体を覆い、図１８（ａ）に示すような薄い水の膜１０１となる。これらの水の膜１０１は、表面張力によって自然に緩やかな凸形に湾曲する。各親水性領域９１ａの上に落とす水の量は、例えば、各親水性領域９１ａ上に電極３５の全体を覆う水の膜１０１が形成される程度に調整するのが好ましい。親水性領域９１ａはいずれも、島状に形成されていて互いに分離しているため、その水は親水性領域９１ａより外側には流出しない。
水が親水性領域９１ａから流出するのをより確実に防止するためには、絶縁層３２の表面は親水性でない方が好ましい。これは、例えば、絶縁層３２それ自体を疎水性を持つ弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で形成するか、絶縁層３２の表面を弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で覆うことで容易に実現できる。
次に、チップ３７の接続部Ｒ２に形成された親水性領域９２ａの上に、水の薄い膜１０１を形成する。これは、例えば、チップ３７の全体またはその表面付近のみを水中に浸して取り出すことにより容易に実現できる。すなわち、水中に浸すことにより、図１８（ａ）に示すように、下向きにした各チップ３７の親水性領域９２ａの表面に水が付着し、その表面全体を覆う薄い水の膜１０１が形成される。この水の膜１０１は、表面張力によって自然に緩やかな凸形に湾曲する。各親水性領域９２ａに付着させる水の量は、例えば、各親水性領域９２ａ上に電極３６の全体を覆う水の膜１０１が形成される程度に調整するのが好ましい。この時、チップ３７の接続部Ｒ２以外には水は付着しない。チップ３７の接続部Ｒ２以外は疎水性の単結晶シリコンが露出しているからである。
次に、図１８（ｂ）に示すように、親水性領域９２ａの表面に水の膜１０１が形成された半導体チップ３７の接続部Ｒ２を、親水性領域９１ａの表面に水の膜１０１が形成された、対応する接続部Ｒ１の上に対向させて載せる。この工程は、例えば、公知のチップボンダを用いて実行できる。すると、各仮接続部Ｒ２の水の膜１０１は対応する接続部Ｒ１の上にある水の膜１０１と結合して一体化する。この時、各チップ３７を対応する接続部Ｒ１の上に正確に位置決めすることは、必ずしも必要ない。チップ３７の位置が対応する接続部Ｒ１の位置に対して水平方向（つまり、支持基板３１に平行な方向）に少しずれても（図１５（ｄ）を参照）、表面張力の作用によって、チップ３７の位置は対応する接続部Ｒ１に対して自動的に整合するからである。
その後、剛性を持つ押付け板（図示せず）を全チップ３７の接続部Ｒ２とは反対側の端部（裏面）に当てて、全チップ３７を支持基板３１に向けて押し付ける。すると、各仮接続部Ｒ２の電極３６は、対応する接続部Ｒ１の電極３５に接触せしめられると共に、各チップ３７の接続部Ｒ２と対応する接続部Ｒ１の間にあった水の大部分は押し出され、その結果、接続部Ｒ２が対応する接続部Ｒ１にほぼ密着した状態になる。こうして、各チップ３７は、接続部Ｒ２と接続部Ｒ１の間の微細な隙間に残存する水に起因する吸着力によって、その状態で対向・接触せしめられる。この時の状態は図１８（ｂ）に示すとおりである。
図１８（ｂ）に示す状態は、向きは上下逆になっているが、第１実施形態における図８（ａ）に示された、チップ３７を支持基板３１の絶縁層３２上に対向させた状態と同様である。その後、上述した第３実施形態で述べたのと同じ方法で、各チップ３７の接続部Ｒ２を支持基板１１上の対応する接続部Ｒ１に対して固着させる。この時の状態は図８（ａ）と実質的に同じ状態である。なお、親水性領域９１ａと９２ａの間の隙間に残存していた水は、マイクロバンプ電極３５と３６を相互に固着する際、または固着する前に加えられる熱により蒸発して消滅する。
図１８では、上向きにした支持基板３１の絶縁層３２に下向きにしたチップ３７を対向・接触させているが、本実施形態はこれに限定されるものではない。下向きにした支持基板３１の絶縁層３２に上向きにしたチップ３７を対向・接触させてもよい。
こうして、支持基板３１の絶縁層３２に対するチップ３７の固着が完了すると、図８（ｂ）に示すように、チップ３７の周囲の隙間に液状ないし流動性の接着剤３８を配置し、その後、加熱、紫外線照射等を行って接着剤３８を硬化させる。その後、本発明の第３実施形態について上述したのと同様にして、第１半導体回路層Ｌ１を形成する（図９（ｃ）を参照）。
第１半導体回路層Ｌ１〜第２半導体回路層Ｌ２のそれぞれの表面に半導体チップを固着する工程は、図９〜図１０に示したのと同様にして実行できる。ここでは、第３半導体回路層Ｌ３を構成する半導体チップ４９を第２半導体回路層Ｌ２の表面の所定箇所に対向・接触させる方法について、図１９〜図２０を参照しながら説明する。
第２半導体回路層Ｌ２を構成する複数の半導体チップ４３とそれらの間に充填された接着剤４４は、図１９（ａ）に示すように、絶縁層４５で覆われている。その絶縁層４５の所望箇所に形成された接続部Ｒ１の各々には、薄膜状の親水性領域９５ａが形成されている。親水性領域９５ａの総数は、第３半導体回路層Ｌ３を構成するチップ４９の総数と同数（ここでは３個のみ示している）である。各親水性領域９５ａの大きさと形状は、それぞれ、その上に載置されるチップ４９（正確に言えば、チップ４９の表面に形成された接続部Ｒ２）の大きさと形状（ここでは矩形）にほぼ一致している。したがって、各チップ４９の親水性領域９６ａを対応する親水性領域９５ａに対向配置させた場合、第２半導体回路層Ｌ２上におけるチップ４９の所望レイアウトとなる。
各親水性領域９５ａの内部には、必要数のマイクロバンプ電極４７が形成されている。これら電極４７の高さは、親水性領域９５ａの高さより大きく、したがって電極４７の先端は親水性領域９５ａから突出している。これは、電極４７と、半導体チップ４９に形成されたマイクロバンプ電極４８との電気的・機械的接続を可能にするためである。
絶縁層４５上の親水性領域９５ａは、親水性領域９１ａについて述べたのと同じ方法によって容易に形成することができる。
他方、各半導体チップ４９の表面の接続部Ｒ２には、図１９（ａ）に示すように、薄膜状の親水性領域９６ａが形成されている。親水性領域９６ａは、チップ４９の表面全体を覆っている。親水性領域９６ａの大きさと形状は、それが形成されているチップ４９の表面（接続部Ｒ２）の大きさと形状（ここでは矩形）にほぼ一致している。各親水性領域９６ａの内部には、必要数のマイクロバンプ電極４８が形成されている。これら電極４８の高さは、親水性領域９６ａの高さより大きく、したがって電極４８の先端は親水性領域９６ａから突出している。これは、電極４８と、絶縁層４５に形成されたマイクロバンプ電極４７との電気的・機械的接続を可能にするためである。
チップ４９上の親水性領域９６ａは、親水性領域９２ａについて述べたのと同じ方法によって容易に形成することができる。
絶縁層４５上の親水性領域９５ａを有する接続部Ｒ１の各々に対して、親水性領域９６ａを有する半導体チップ４９の接続部Ｒ２を対向して付着させる際には、次のような工程を実施する。
すなわち、まず、絶縁層４５上の各親水性領域９５ａの上に少量の水を落とす、あるいは支持基板３１を水中に浸漬して取り出す。すると、親水性領域９５ａが親水性を持っていることから、その水は親水性領域９５ａの表面全体に馴染んでその表面全体を覆い、図１９（ａ）に示すような薄い水の膜１０１となる。これらの水の膜１０１は、表面張力によって自然に緩やかな凸形に湾曲する。各親水性領域９５ａの上に落とす水の量は、例えば、各親水性領域９５ａ上に電極４７の全体を覆う水の膜１０１が形成される程度に調整する。親水性領域９５ａはいずれも、島状に形成されていて互いに分離しているため、その水は親水性領域９５ａより外側には流出しない。
水が親水性領域９５ａから流出するのをより確実に防止するためには、絶縁層４５の表面は親水性でない方が好ましい。これは、例えば、絶縁層４５それ自体を疎水性を持つ弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で形成するか、絶縁層３２の表面を弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で覆うことで容易に実現できる。
次に、チップ４９の接続部Ｒ２に形成された親水性領域９６ａの上に、水の薄い膜１０１を形成する。これは、例えば、チップ４９の全体またはその表面付近のみを水中に浸して取り出すことにより容易に実現できる。すなわち、水中に浸すことにより、図１９（ａ）に示すように、下向きにした各チップ４９の親水性領域９６ａの表面には水が付着し、その表面全体を覆う薄い水の膜１０１が形成される。この水の膜１０１は、表面張力によって自然に緩やかな凸形に湾曲する。各親水性領域９６ａに付着させる水の量は、例えば、各親水性領域９６ａ上に電極４８の全体を覆う水の膜１０１が形成される程度に調整するのが好ましい。この時、チップ４９の接続部Ｒ２以外には水は付着しない。チップ４９の接続部Ｒ２以外は疎水性の単結晶シリコンが露出しているからである。
次に、図２０（ｂ）に示すように、親水性領域９６ａの表面に水の膜１０１が形成された半導体チップ４９の接続部Ｒ２を、親水性領域９５ａの表面に水の膜１０１が形成された、対応する接続部Ｒ１の上に対向させて載せる。この工程は、例えば、公知のチップボンダを用いて実行できる。すると、各仮接続部Ｒ２の水の膜１０１は、対応する接続部Ｒ１の上にある水の膜１０１と結合して一体化する。この時、各チップ４９を対応する接続部Ｒ１の上に正確に位置決めすることは、必ずしも必要ない。チップ４９の位置が対応する接続部Ｒ１の位置に対して水平方向（つまり、支持基板３１に平行な方向）に少しずれても（図１５（ｄ）を参照）、表面張力の作用によって、チップ４９の位置は対応する接続部Ｒ１に対して自動的に整合するからである。
その後、剛性を持つ押付け板（図示せず）を全チップ４９の接続部Ｒ２とは反対側の端部（裏面）に当てて、全チップ４９を支持基板３１に向けて押し付ける。すると、各仮接続部Ｒ２の電極４８は、対応する接続部Ｒ１の電極４７に接触せしめられると共に、各チップ４９の接続部Ｒ２と対応する接続部Ｒ１の間にあった水の大部分は押し出され、その結果、接続部Ｒ２が対応する接続部Ｒ１にほぼ密着した状態になる。こうして、各チップ４９は、接続部Ｒ２と接続部Ｒ１の間の微細な隙間に残存する水に起因する吸着力によって、その状態で対向・接触せしめられる。この時の状態は図２０（ｂ）に示すとおりである。
その後、上述した第３実施形態で述べたのと同じ方法で、各チップ４９の接続部Ｒ２を支持基板１１上の対応する接続部Ｒ１に対して固着させる。なお、親水性領域９５ａと９６ａの間の隙間に残存していた水は、マイクロバンプ電極４７と４８を相互に固着する際、または固着する前に加えられる熱により蒸発して消滅する。
図２０（ｂ）では、上向きにした支持基板３１の絶縁層４５上にチップ４９を付着させているが、本実施形態はこれに限定されるものではない。下向きにした支持基板３１の絶縁層４５にチップ４７を付着させてもよい。
こうして、絶縁層４５に対するチップ４９の固着が完了すると、図１０（ｆ）に示すように、チップ４９の周囲の隙間に液状ないし流動性の接着剤５０を配置し、その後、加熱、紫外線照射等を行って接着剤５０を硬化させる。その後、本発明の第３実施形態について上述したのと同様にして、第３半導体回路層Ｌ３を形成する。
以上説明したように、本発明の第５実施形態に係る三次元積層構造を持つ集積回路装置の製造方法では、第４実施形態で得られるのと同じ効果が得られる。すなわち、支持基板３１や第１〜第２の半導体回路層Ｌ１〜Ｌ２の上に多数（例えば数百個）の半導体チップ３７、４３、４９を所望レイアウトで固着する工程を、所望の精密度をもって簡易かつ効率的に行うことができる。また、チップ３７、４３、４９の各々の接合面に所定レイアウトで形成された多数のマイクロバンプ電極３６、４２、４８を、対応するマイクロバンプ電極３５、４１、４７に対して一対一で正確に対面して固着することも可能である。
さらに、第５実施形態に係る製造方法では、例えば、第１半導体回路層Ｌ１について言えば、支持基板３１の接続部Ｒ１と半導体チップ３７の接続部Ｒ２にそれぞれ親水性領域９１ａ、９２ａを形成しておき、親水性領域９１ａと９２ａにそれぞれ付着せしめられた水の膜１０１が持つ表面張力を利用してチップ３７を接続部Ｒ１に対して自己整合させている。このため、上記の効果に加えて、チップ３７を接続部Ｒ１上に付着させる際のチップ３７の位置決め精度が低くてすむ、第１実施形態で使用した粘着材のような材料を別個に用意する必要がない、残存した水を除去するのが簡単である、といった効果もある。
なお、上述した第５実施形態では、例えば、支持基板３１の接続部Ｒ１と半導体チップ３７の接続部Ｒ２の双方に水の膜１０１を形成しているが、これには限定されない。接続部Ｒ１とＲ２のいずれか一方にのみ、水の膜１０１を形成してもよいことは言うまでもない。
第５実施形態において使用される「水」としては、第２実施形態と同様に、半導体製造工程で一般的に使用されている「超純水」が好ましい。しかし、表面張力を増加して半導体チップに対する自己整合機能を強化するための適当な添加剤を添加した「超純水」の方が好ましい。この表面張力増加用の添加剤としては、第２実施形態で述べたのと同様のものが使用できる。また、「水」に代えて他の無機または有機の液体を使用できること、そして、その場合にはそのような液体に対する「親液性」を持つ物質を用いて仮接着領域や仮接着部を形成することも、第２実施形態と同様である。
（第６実施形態）
図２１〜図２２は、本発明の第６実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、第１半導体回路層を構成する半導体チップ群を支持基板上に配置する工程を詳細に示す断面図である。
上述した第４実施形態に係る製造方法（図１５〜図１７参照）では、支持基板または対応する半導体回路層の所定位置に「親水性」の接続部を形成しておき、キャリア基板を使用せずに、全半導体チップを個別に当該接続部に付着させるものである。これとは異なり、この第６実施形態に係る製造方法では、支持基板１１または対応する半導体回路層の搭載面を「疎水性」としておき、当該搭載面の所定箇所に「親水性領域」を選択的に形成することによって「疎水性領域」を形成した後、疎水性液体を利用して前記疎水性領域に半導体チップ群を自己整合的に付着させる。
この半導体チップ配置工程以外は、上述した第４実施形態に係る製造方法（図１５〜図１６を参照）と同一であるから、以下ではそれら同一工程に関する説明は省略し、異なる工程についてのみ詳述する。
すなわち、まず最初に、図２１（ａ）に示すように、支持基板１１の疎水性の搭載面１１ａの所定位置に、第１半導体回路層Ｌ１を構成する複数の半導体チップ１３を付着させる領域が所定レイアウトで残るように、親水性領域７８を形成する。このような親水性領域７８は、例えば、親水性を持つＳｉＯ2膜を使って容易に実現できる。すなわち、公知の方法でＳｉＯ2膜（厚さは例えば０．１μｍとする）を支持基板１１の搭載面１１ａ全体に薄く形成した後、そのＳｉＯ2膜を公知のエッチング方法で選択的に除去することによって容易に得ることができる。また、疎水性の搭載面１１ａは、例えば、支持基板１１それ自体を単結晶Ｓｉで形成すること、あるいは、支持基板１１に疎水性の膜（例えば、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等の膜を形成してその表面を搭載面１１ａとすることによって容易に実現できる。
その結果、搭載面１１ａの親水性領域７８で覆われていない箇所には、疎水性の搭載面１１ａが露出して複数個の疎水性領域７９が形成される。各疎水性領域７９の大きさと形状は、それぞれ、その上に載置されるチップ１３（正確に言えば、チップ１３の表面に形成された接続部１２）の大きさと形状（ここでは矩形）にほぼ一致している。したがって、各チップ１３の接続部１２を対応する疎水性領域７９上に載せた場合、チップ１３のレイアウトは、支持基板１１上におけるチップ１３の所望レイアウトに等しくなる。
次に、これら親水性領域７８の上に少量の水滴を落とす、あるいは支持基板１１を水の中に浸けて取り出すことにより、各親水性領域７８の表面を水に濡らす。すると、図２１（ａ）に示すように、各親水性領域７８の上に薄い水の膜８２が形成される。疎水性領域７９の上には、水の膜８２は形成されない。
続いて、図２１（ａ）の状態を保ちながら支持基板１１を疎水性の液体中に浸漬する。ここで使用可能な疎水性液体としては、例えば、キシレン、ヘキサン、トルエン、ベンゼン等が挙げられる。すると、搭載面１１ａの親水性領域７８以外の部分、すなわち疎水性領域７９に疎水性液体が選択的に付着し、図２１（ｂ）に示すように、疎水性液体の薄い膜８３が各疎水性領域７９に形成される。
他方、各チップ１３の接続部１２の表面に、搭載面１１ａに付着させたのと同じ疎水性液体を付着させ、図２１（ｃ）に示すように、同表面に疎水性液体の薄い膜８３を形成する。この工程は、例えば、各チップ１３の全体またはその接続部１２の近傍のみを疎水性液体中に浸漬して取り出すことにより、容易に実行することができる。各チップ１３の接続部１２の表面に単結晶シリコン（これは疎水性を持つ）が露出していれば、そのままの状態で接続部１２には疎水性液体が付着して膜８３が形成される。しかし、親水性の材料（例えばＳｉＯ2）で覆われている場合には、その表面を適当な疎水性材料の膜で覆う必要がある。ここで使用可能な疎水性材料としては、例えば、多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコーン樹脂、テフロン樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢなどが挙げられる。
その後、これらチップ１３の接続部１２を下に向けて、搭載面１１ａ上の対応する疎水性領域７９の上に載せる。すると、チップ１３上の疎水性液体の膜８３は疎水性領域７９（搭載面１１ａ）上の疎水性液体の膜８３と一体化し、その結果、図２２（ｄ）に示すように、各チップ１３は疎水性液体の膜８３を介して対応する疎水性領域７９上に保持される。なお、この時、各チップ１３の水平方向の位置は、搭載面１１ａ上の親水性領域７８によって規定される。
次に、図２２（ｅ）に示すように、支持基板１１に対して平行にした押付け板１８０を用いて、全チップ１３を支持基板１１に向かって押し付ける。これにより、チップ１３の接続部１２と搭載面１１ａの間にあった疎水性液体は押し出され、同液体の膜８３は消滅する。その結果、チップ１３の接続部１２は、接続部１２と搭載面１１ａの間に残存する疎水性液体によって搭載面１１ａに対して密着せしめられる。
そこで、第３実施形態で使用したのと同じ方法で、各チップ１３の接続部１２を支持基板１１上の対応する箇所に固着させる。この固着工程で加えられた、あるいはその固着工程の前に加えられた熱により、チップ１３の接続部１２と搭載面１１ａの間に残存していた疎水性液体と、親水性領域７８上に存在していた水は蒸発するので、これらの液体によって何ら支障は生じない。
上記のようにしてチップ１３の支持基板１１への固着が完了すると、押付け板１８０をチップ１３から引き離せばよい。この時の状態は、図２２（ｆ）に示すようになる。
図２１〜図２２では、第１半導体回路層Ｌ１を構成する複数の半導体チップ１３について示しているが、疎水性液体を利用してチップ１３を支持基板１１に密着させるこの方法は、第２半導体回路層Ｌ２を構成する複数の半導体チップ３７及び第３及び第４の半導体回路層Ｌ３及びＬ４の半導体チップ１９と２２についても、同様に適用される。
以上説明したところから明らかなように、本発明の第６実施形態に係る三次元積層構造を持つ集積回路装置の製造方法では、上述した第４実施形態に係る方法と同じ効果が得られる。
なお、この第６実施形態では、例えば、支持基板１１の疎水性領域７９と半導体チップ１３の接続部１２の双方に疎水性液体の膜８３を形成しているが、これには限定されない。疎水性領域７９と接続部１２のいずれか一方にのみ、疎水性液体の膜８３を形成してもよいことは言うまでもない。
第６実施形態において使用される「水」としては、第２実施形態と同様に、半導体製造工程で一般的に使用されている「超純水」が好ましい。また、「水」に代えて他の無機または有機の液体を使用できること、そして、その場合にはそのような液体に対する「疎液性」を持つ物質を用いて仮接着領域や仮接着部を形成することも、第２実施形態と同様である。
また、親水性領域と疎水性領域を使用するこの第６実施形態は、「無転写方式」であるが、これを上述した「転写方式」（第１〜第３の実施形態）にも適用可能である。例えば、第６実施形態では支持基板１１に親水性領域７８と疎水性領域７９を形成しているが、それら親水性領域７８と疎水性領域７９を転写用部材であるキャリア基板に形成することにより、容易に実現できる。
（第７実施形態）
図３０〜図３１は、本発明の第７実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、第１半導体回路層を構成する半導体チップ群をキャリア基板上に配置する工程を詳細に示す断面図である。
上述した第１〜第６実施形態に係る製造方法では、半導体チップ群を個別に（１個ずつ）キャリア基板、または支持基板や半導体回路層の所定位置に配置しているが、本発明はこれらに限定されない。すなわち、必要数の半導体チップを搭載できる適当なトレイを用いて、必要数の半導体チップ群を一括してキャリア基板または支持基板あるいは半導体回路層の所定位置に配置することも可能である。第７実施形態に係る製造方法は、その一例を示すものである。
第７実施形態に係る製造方法では、図３０（ａ）と図３１に示すような一括載置用トレイ２００を使用する。このトレイ２００は、平面形状が矩形の本体部２０１を有している。本体部２０１の外側には、外壁２０２が本体部２０１の周縁全体に沿って形成されている。本体部２０１の内部には、内部空間２０７が設けられている。本体部２０１の上壁２０３の表面は、仕切壁２０４によって仕切られて矩形のチップ載置領域２０５が複数個形成されている。これらのチップ載置領域２０５は、外壁２０２の内側にある。チップ載置領域２０５の各々には、上壁２０３を貫通して内部空間２０７に達する小孔２０６が、チップ載置領域２０５のほぼ中心に形成されている。本体部２０１の底部には、内部空間２０７に連通せしめられた給排気孔２０８が設けられており、真空ポンプを用いて内部空間２０７内の空気を給排気孔２０８を介して排気することにより、内部空間２０７内を所望の真空状態にすることが可能である。このため、チップ載置領域２０５に載置された半導体チップ群を、真空吸着によって保持すると共に、真空吸着を解除することにより、それらの半導体チップ群をチップ載置領域２０５から離脱することができる。なお、外壁２０２の高さは、チップ載置領域２０５に載置されるチップ１３よりも高く設定されている。
次に、上述の構成を持つトレイ２００を用いる第７実施形態に係る製造方法について説明する。ここでは、上述した第２実施形態に係る製造方法（図６〜図７を参照）において、トレイ２００を使用してキャリア基板７３ａ上に複数の半導体チップ１３を一括して載置する場合について説明する。
まず最初に、上向きにしたトレイ２００のチップ載置領域２０５の各々に、必要数の半導体チップ１３を載置する。そして、内部空間２０７の空気を給排気孔２０８より排気し、内部空間２０７中に所定の真空状態を生成する。すると、チップ１３の周囲の空気は、小孔２０６と内部空間２０７を介して排気されるため、各チップ１３は対応するチップ載置領域２０５（上壁２０３）の表面に吸着せしめられる。各チップ１３は、こうしていわゆる「真空吸着」によってトレイ２００上の所定位置に保持されることになる。この時の状態は、図３０（ａ）と図３１に示すようになる。（図３１では、チップ載置領域２０５の構成を分かりやすくするために、一部の半導体チップ１３を取り除いている。）
トレイ２００上でのチップ１３の配置は、キャリア基板７３ａ上でのレイアウトの鏡像となるレイアウト（すなわち、支持基板１１上での所望レイアウト）が得られるように設定される。図３１では、描画を簡単化するために、チップ載置領域２０５を碁盤状に配置した場合を示している。しかし、トレイ２００上でのチップ１３の配置は、必要なレイアウトに応じて適宜変更されることは言うまでもない。
各チップ載置領域２０５は、チップ１３と同じ矩形状とされているが、チップ１３の配置を容易にするために、チップ１３の外形よりわずかに大きく形成されている。このため、チップ１３とその周囲の仕切壁２０４の間には、通常、１μｍ〜数百μｍ程度の隙間が生じる。
次に、チップ１３を吸着保持したトレイ２００を下向きにして水に浸け、あるいは、上向きのトレイ２００上に吸着保持されたチップ１３の上に水を滴下する等により、各チップ１３の仮接着部１２ｂに薄い水の膜８１を形成する。他方、キャリア基板７３ａ上の仮接着領域７２ａの上にも、薄い水の膜８１を形成する。
その後、図３０（ｂ）に示すように、トレイ２００を下向きにして、上向きにしたキャリア基板７３ａに近づける。この時のチップ１３とキャリア基板７３ａとの最短距離は、例えば、５００μｍとする。そして、各チップ１３が対応する仮接着領域７２ａの真上に所定の向きで位置するように、位置合わせを行う。位置合わせが完了すると、トレイ２００の内部空間２０７内に空気を導入して真空状態を解除する、あるいは内部空間２０７内に空気を導入して加圧する等によって真空吸着を停止し、チップ１３を一斉にトレイ２００から自然落下させる。
その結果、各チップ１３は対応する仮接着領域７２ａの上に水の膜８１を介して載せられ、図３０（ｃ）に示す状態になる。この状態は、図７（ｅ）の状態と同じである。なお、この時、チップ１３と仮接着領域７２ａの間の位置合わせは、水の表面張力によって自動的に行われる。
図３０（ｃ）より後の工程は、図７（ｆ）と（ｇ）に示す第２実施形態の場合と同様であるから、その説明は省略する。
第７実施形態の製造方法では、上述したように、トレイ２００を用いて、必要数の半導体チップ１３を一括してキャリア基板７３ａ上に載置するので、チップ１３を個別に載置する場合に比べて作業時間を大幅に短縮できる、という利点がある。
なお、第７実施形態は、キャリア基板を用いる「転写法」としているが、トレイ２００は、キャリア基板を用いない「無転写法」においても使用可能であることは言うまでもない。この場合は、キャリア基板７３ａに代えて、例えば支持基板１１を使用すればよく、その他の工程は第７実施形態の場合と同じである。また、トレイ２００の平面形状は、必要に応じて任意に変更できることはもちろんである。
（第８実施形態）
図３２は、本発明の第８実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、第１半導体回路層を構成する半導体チップ群をキャリア基板上に配置する工程を詳細に示す断面図である。
第８実施形態は、第７実施形態と同様に、一括載置用トレイ２００ａを用いるものであるが、各チップ１３を対応する仮接着領域７２ａ上に載せる際に、チップ１３の水の膜８１を仮接着領域７２ａの水の膜８１に接触させる点で第７実施例とは異なる。
すなわち、第７実施形態と同様に、必要数の半導体チップ１３を搭載したトレイ２００ａを下向きにして、上向きにしたキャリア基板７３ａに近づけ、各チップ１３が対応する仮接着領域７２ａの真上に位置するように、位置合わせを行う（図３２（ａ）と（ｂ）を参照）。その後、トレイ２００ａをさらに下降させ、図３２（ｃ）に示すように、各チップ１３の水の膜８１を対応する仮接着領域７２ａの水の膜８１に接触させる。その後、トレイ２００ａの内部空間２０７内に空気を導入する、あるいは内部空間２０７を加圧する等により、真空吸着を停止して、チップ１３を一斉にトレイ２００ａから離脱させる。最後に、トレイ２００ａを引き上げて、キャリア基板７３ａから引き離す。
その結果、各チップ１３は、対応する仮接着領域７２ａの上に水の膜８１を介して載せられ、図７（ｅ）と同じ状態になる。なお、この時、チップ１３と仮接着領域７２ａの間の位置合わせは、水の表面張力によって自動的に行われる。
図３２（ｃ）より後の工程は、図７（ｆ）と（ｇ）に示す第２実施形態の場合と同様であるから、その説明は省略する。
第８実施形態の製造方法では、上述した第７実施形態と同じ効果が得られることが明らかである。
なお、第８実施形態は、キャリア基板を用いる「転写法」としているが、トレイ２００ａは、キャリア基板を用いない「無転写法」においても使用可能であることは言うまでもない。この場合は、キャリア基板７３ａに代えて、例えば支持基板１１を使用すればよく、その他の工程は第８実施形態の場合と同じである。また、トレイ２００ａの平面形状は、必要に応じて任意に変更できることはもちろんである。
トレイ２００ａは、第７実施形態で使用したトレイ２００よりも外壁２０２の高さが低くなっている点を除いて、同じ構成である。外壁２０２の高さが低いのは、各チップ１３の水の膜８１を対応する仮接着領域７２ａの水の膜８１に接触させる際に、キャリア基板７３ａに接触する等の支障が生じないようにするためである。
第８実施形態の製造方法は、上記第１実施形態の製造方法のように、チップ１３の仮接着部１２ａを粘着材で形成された仮接着領域７２上に一括載置する際にも使用可能である。
（第９実施形態）
図３３〜図３４は、本発明の第９実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、半導体チップの位置修正方法を示す要部断面図である。この製造方法は、上述した第５実施形態に係る製造方法（図１８〜図２０を参照）の改良例に対応する。
第５実施形態の製造方法では、支持基板３１について言えば、各半導体チップ３７は対応する仮接着領域９１ａの上に水の膜１０１を介して載せられ、水の表面張力を利用して位置を整合させているが、表面張力では両者の位置が所望の程度まで合致せず、水平方向（支持基板３１に平行な方向）に許容範囲を超える位置ずれが生じることがある。第９実施形態の製造方法によれば、そのような位置ずれを容易に修正することができる。
まず、各半導体チップ３７を対応する仮接着領域９１ａの上に水の膜１０１を介して載せた時に、表面張力によって位置を整合したにもかかわらず、図３３（ａ）に示すように、水平方向（支持基板３１に平行な方向）の位置ずれが残ったと仮定する。この状態は図１８（ｂ）に対応する。
次に、チップ３７を、押付け板１８０を用いて支持基板３１に向かって押し付け（図３３（ｂ）参照）、その状態を保持しながら加熱してマイクロバンプ電極３５と３６を溶融させてから、再凝固させると、図３４（ｃ）に示すように、電極３５と３６は両者間の位置ずれが残ったままで溶着する。このままでは、不良品となってしまう恐れが大である。
そこで、このような場合は、押付け板１８０による押し付けを解除してから再加熱し、電極３５と３６を再度溶融させる。すると、溶融した電極３５と３６の持つ表面張力によって自己整合が行われ、電極３５と３６の間の位置ずれがなくなる。そこで、その状態で溶融した電極３５と３６を再凝固させると、図３４（ｄ）に示すように、電極３５と３６の位置を正確に合致させることができる。
第９実施形態の方法は、電極同士を「溶着」により接合する工程を含んでいれば、第５実施形態以外の任意の実施形態にも適用可能である。また、支持基板３１の向きは下向きでも良い。
（第１０実施形態）
図３５は、本発明の第１０実施形態に係る三次元積層構造を持つ集積回路装置の製造方法で使用される、半導体チップの位置修正方法を示す要部断面図である。この製造方法は、上述した第３実施形態に係る製造方法（図８〜図１３を参照）の改良例に対応する。
すなわち、支持基板３１の搭載面（下面）に複数の半導体チップ３７を、マイクロバンプ電極３５と３６を用いて接合（固着）する工程（図８（ａ）参照）では、加熱により電極３５と３６を溶融させてから再凝固させる「溶着」が使用可能であるが、そのときに、図３５（ａ）に示すように、電極３５と３６の間に水平方向（支持基板３１に平行な方向）に許容範囲を超える位置ずれが生じたと仮定する。
このような場合、第１０実施形態では、再加熱して電極３５と３６を再度溶融させる。すると、溶融した電極３５と３６の持つ表面張力によって自己整合が行われ、電極３５と３６の間の位置ずれがなくなる。そこで、その状態で溶融した電極３５と３６を再凝固させると、図３５（ｂ）に示すように、電極３５と３６の位置を正確に合致させることができる。
第１０実施形態の方法は、電極同士を「溶着」により接合する工程を含んでいれば、第３実施形態以外の任意の実施形態にも適用可能である。また、支持基板３１の向きは上向きでも良い。
（第１１実施形態）
図３６〜図３７は、本発明の第１１実施形態に係る集積回路装置製造装置３００を示す要部断面説明図である。この製造装置３００は、一括載置用トレイを用いて、複数の半導体チップを一括してキャリア基板上に所望レイアウトで配置することができるものであり、上述した第１〜第１０の実施形態の製造方法のいずれも実施可能である。
この製造装置３００は、図３６（ａ）に示すように、本体３０１の内部に制御ステージ３０２を備えている。制御ステージ３０２は、水平面内で直交する二つの方向（Ｘ方向及びＹ方向）及び当該水平面に直交する上下方向（Ｚ方向）の並進運動、そして当該水平面内での回転運動（θ方向）が可能である。つまり、Ｘ、Ｙ、Ｚ、θの四軸制御が可能となっている。制御ステージ３０２には、粗動モードと微動モードの二つの動作（制御）状態があり、必要に応じて両モードを切り替え可能である。通常、粗動モードで大まかな位置合わせを行い、その後、微動モードに切り替えて精密な位置合わせを行う。
制御ステージ３０２の上面（搭載面）には、ほぼ中央部を空洞とした支持台３０３が固定されており、その空洞内には光源として使用される赤外線ランプ３０４が取り付けられている。
支持台３０３の上には、上記第１〜第１０実施形態のいずれかで使用されたキャリア基板あるいは支持基板を載せて保持するための真空チャック３０５が固定されている。真空チャック３０５の内部は空洞になっていて、その上壁には複数の小孔３０５ａが形成され、その一端には給排気孔３０５ｂが形成されている。給排気孔３０５ｂを介して内部空間３０５ｄの空気を排出して所望の真空状態にすることにより、載置面（上面）３０５ｃに載置されたキャリア基板あるいは支持基板をその位置に固定することができる。他方、給排気孔３０５ｂを介して内部空間３０５ｄに空気を導入して真空状態を解除することにより、当該キャリア基板あるいは支持基板の固定を解除することができる。図３６（ａ）では、第７実施形態で使用したキャリア基板７３ａを載置面３０５ｃ上に載置・固定した状態を示している。真空チャック３０５は、赤外線ランプ３０４から放射される赤外光を透過する材料（例えば石英）で形成されている。
本体３０１の上部には、真空チャック３０５の真上の位置に一括載置用トレイ２００ｂを水平状態で保持するトレイ保持機構（手段）が設けられている。ここでは、本体３０１の上端から内側に向かって突出した複数のアームのみを示している。適当な係止手段（例えば、ネジ、フック等）を用いてこれらのアームにトレイ２００ｂを係止することによって、トレイ２００ｂを水平状態に保持する。この時、トレイ２００ｂに保持された半導体チップ１３と、キャリア基板７３ａに保持された仮接着領域７２ａとの間には、図３６（ａ）に示すように、適当な隙間が設けられる。なお、トレイ２００ｂは、赤外線ランプ３０４から放射される赤外光を透過する材料（例えば石英）で形成されている。
トレイ２００ｂの構成は、本体部２０１から突出した外壁２０２が存在しない点を除いて、第７実施形態で使用したトレイ２００と同じ構成を持つ。したがって、同じ構成要素には同じ符号を付してその説明を省略する。なお、図３６では、図を簡略化するために、仕切壁２０４は省略してある。
トレイ保持機構（手段）の上方には、赤外線ランプ３０４のほぼ真上の位置に、撮像装置としてのＣＣＤカメラ（Charge-Coupled Deviceをセンサに用いたカメラ）３０６が設けられている。これは、赤外線ランプ３０４から放射される赤外光を検知するためのものであり、検知した赤外光を電気信号に変換して演算装置であるコンピュータ３０７に送り、所定のデータ処理を行う。こうして、真空チャック３０５上に保持されたキャリア基板７３ａ上の複数の仮接着領域７２ａの位置を、トレイ２００ｂに保持された複数の半導体チップ１３の位置に対して、所定精度で一対一に整合させる。
この時の位置合わせを容易化するために、チップ１３またはトレイ２００ｂとキャリア基板７３ａにそれぞれ、複数の合わせマーク（図示せず）が形成されている。ＣＣＤカメラ３０６でそれらの合わせマークを検出し、チップ１３またはトレイ２００ｂ上の合わせマークとキャリア基板７３ａ上の合わせマークとが所定の位置関係になるように制御ステージ３０２の位置を微調整して固定することにより、キャリア基板７３ａ上の仮接着領域７２ａの位置と、トレイ２００ｂ上の半導体チップ１３の位置とを、一対一に整合させることができる。
次に、上記構成を持つ製造装置３００の動作について説明するが、ここでは上述した第７実施形態の製造方法を実施する場合について述べることにする。
まず、図３６（ａ）に示すように、真空チャック３０５の載置面３０５ｃの所定位置にキャリア基板７３ａを載置し、内部空間３０５ｄを真空状態にして当該キャリア基板７３ａをその位置に固定する。この時、載置面３０５ｃ上に固定する前にキャリア基板７３ａを純水中に浸す、あるいは載置面３０５ｃ上に固定した後に純水の水滴を落下させる等によって、各仮接着領域７２ａに水の膜８１を付着させておく。他方、第７実施形態で述べたのと同様にして、トレイ２００ｂの各チップ載置領域２０５にそれぞれ半導体チップ１３を配置し、真空吸着によって半導体チップ１３を保持してから上下逆にし、トレイ保持機構を用いて本体３０１の上部に保持する。この時、本体３０１の上部に保持する前に、トレイ２００ｂを純水中に浸す等によって各半導体チップ１３の仮接着部１２ｂに水の膜８１を付着させておく。そして、赤外線ランプ３０４を点灯させて赤外光を発生させ、真空チャック３０５とキャリア基板７３ａとトレイ２００ｂを透過してくる赤外光を用いて、ＣＣＤカメラ３０６で半導体チップ１３と各仮接着領域７２ａの重なり具合を撮像する。
そして、ＣＣＤカメラ３０６で撮像しながら制御ステージ３０２を粗動モードで移動させ、キャリア基板７３ａ上の仮接着領域７２ａの位置をトレイ２００ｂ上の半導体チップ１３の位置にほぼ合致させる。その後、制御ステージ３０２を微動モードに切り替えて微調整を行い、キャリア基板７３ａ上の仮接着領域７２ａとトレイ２００ｂ上の半導体チップ１３の位置合わせを完了する。
その後、トレイ２００ｂの内部空間２０７に空気を導入し、半導体チップ１３を自然落下させると、図３６（ｂ）に示すように、各半導体チップ１３は水の膜８１を介して対応する仮接着領域７２ａの上に載せられる。
こうしてトレイ２００ｂから半導体チップ１３を自然落下させた後、トレイ２００ｂをトレイ保持機構から外し、代わりに押付け板１８０を取り付ける。そして、制御ステージ３０２を上昇させ、水の膜８１を介して仮接着領域７２ａ上に載せられた半導体チップ１３の接続部１２を押付け板１８０の下面に押し付ける。こうして、水の膜８１は除去され、半導体チップ１３の仮接着部１２ｂと仮接着領域７２ａとが密着せしめられる。
チップ１３の仮接着部１２ｂと仮接着領域７２ａとの密着後、制御ステージ３０２を下降させてチップ１３を押付け板１８０から引き離す。そして、真空チャック３０５の内部空間３０５ｄに空気を導入し、キャリア基板７３ａを製造装置３００の真空チャック３０５から取り外す。その後、チップ１３を搭載したキャリア基板７３ａを公知の積層装置に移し、マイクロバンプ電極を用いて支持基板または対応する半導体回路層の搭載面に電気的・機械的に接続する。
以上述べたように、本発明の第１１実施形態に係る製造装置３００によれば、複数の半導体チップ１３を所望レイアウトでキャリア基板７３ａ上に一括して載置することができるから、上記第７実施形態の製造方法の実施に有効に使用できる。
なお、この製造装置３００は、キャリア基板７３ａに代えて、支持基板１１上に複数の半導体チップ１３を一括して載置することも可能である。その場合の様子を図３９〜図４０に示す。この場合の動作は、キャリア基板７３ａを使用した場合と同じであるから、その説明は省略する。
（第１２実施形態）
図３８は、本発明の第１２実施形態に係る集積回路装置製造装置３００ａを示す要部断面説明図である。この製造装置３００ａも、上記第１〜第１０実施形態の製造方法の実施に使用されるものである。
製造装置３００ａは、図３６（ａ）に示す製造装置３００とほぼ同じ構成であり、真空チャック３０５と一括載置用トレイ２００ｂの間に２台のＣＣＤカメラ３０６ａ及び３０６ｂを設けた点と、赤外線ランプが省略されている点とが異なる。したがって、同じ構成要素には図３６（ａ）におけるものと同じ符号を付してその説明を省略する。
製造装置３００ａでは、真空チャック３０５と一括載置用トレイ２００ｂの間に設けられた２台のＣＣＤカメラ３０６ａ及び３０６ｂを用いて、キャリア基板７３ａ上の仮接着領域７２ａとトレイ２００ｂ上の半導体チップ１３を検知し、それによって両者の位置整合を行うので、真空チャック３０５と一括載置用トレイ２００ｂは赤外光が透過する材料で作られていなくてもよい、という利点がある。
なお、この製造装置３００ａについても、図示はしないが、キャリア基板７３ａに代えて、支持基板１１上に複数の半導体チップ１３を一括して載置することが可能である。
（変形例）
上述した第１〜第１２の実施形態は本発明を具体化した例を示すものであり、したがって本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。例えば、上述した実施形態では、各半導体回路層中にはＫＧＤである半導体チップを使用するように説明しているが、各半導体回路層中の半導体チップがすべてＫＧＤである必要はない。他の部分の構成のために製造工程では省略することはできないが、回路機能としては不要な部分については、いわゆるダミーチップを使用してもよいことは言うまでもない。
また、集積回路装置を構成する複数の半導体回路層のうちの一つを形成するために上述した「転写方式」の工程のいずれか一つを実行し、他の半導体回路層を形成するために上述した「非転写方式」の工程のいずれか一つを実行する等、「転写方式」の工程と「非転写方式」の工程を混合して実行してもよい。
本発明は、複数の回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置であって、支持基板あるいは所望の回路層に対して複数のチップ状半導体回路を所定レイアウトで固着したものであれば、任意の三次元積層構造の集積回路装置に適用可能である。

Claims (33)

  1. 複数の回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置の製造方法であって、
    前記回路層のいずれか一つに含まれる複数のチップ状半導体回路を当該回路層に隣接する前記支持基板または前記回路層の他の一つの搭載面に所望レイアウトで固着する際に、
    転写用支持部材の一面に少なくとも一つの仮接着領域を形成し、
    前記チップ状半導体回路の各々の接続部とは反対側の端部に、前記仮接着領域に仮接着可能な仮接着部を形成し、
    前記チップ状半導体回路の各々の前記仮接着部を前記仮接着領域に仮接着することにより、複数の前記チップ状半導体回路を前記転写用支持部材上に前記所望レイアウトの鏡像となるレイアウトで載置し、
    前記チップ状半導体回路が載置された前記転写用支持部材を、前記支持基板または前記回路層の他の一つの前記搭載面に近接させることにより、前記チップ状半導体回路の前記接続部を前記搭載面の対応する所定箇所に一括して接触させ、
    相互に接触せしめられた前記チップ状半導体回路の前記接続部とそれらの対応する前記所定箇所とを相互に固着することにより、複数の前記チップ状半導体回路を前記搭載面に前記所望レイアウトで配置し、
    前記転写用支持部材を前記支持基板または前記回路層から離隔させることにより、前記転写用支持部材を前記チップ状半導体回路の前記仮接着部から離脱させ、
    複数の前記所定箇所の各々には複数の導電性接触子が露出して形成されていて、それら導電性接触子を用いて、複数の前記半導体回路が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられ、
    固着された複数の前記導電性接触子を加熱して溶融させることによって、それらの位置ずれを修正する工程を含んでいることを特徴とする集積回路装置の製造方法。
  2. 複数の前記導電性接触子の各々が、複数の前記所定箇所の対応するものを貫通して外方に突出している請求項１に記載の集積回路装置の製造方法。
  3. 複数の前記半導体回路の前記接続部の各々に複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる請求項１または２に記載の集積回路装置の製造方法。
  4. 複数の前記半導体回路を前記転写用支持部材上に載置する工程の前に、複数の前記半導体回路を前記所望レイアウトでトレイの上に載置する工程が実行され、複数の前記半導体回路が前記トレイから前記転写用支持部材上に一括して載置せしめられる請求項１〜３のいずれかに記載の集積回路装置の製造方法。
  5. 複数の回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置の製造方法であって、
    前記回路層のいずれか一つに含まれる複数のチップ状半導体回路を当該回路層に隣接する前記支持基板または前記回路層の他の一つの搭載面に所望レイアウトで固着する際に、
    転写用支持部材の一面に少なくとも一つの仮接着領域を形成し、
    前記チップ状半導体回路の各々の接続部とは反対側の端部に、前記仮接着領域に仮接着可能な仮接着部を形成し、
    前記チップ状半導体回路の各々の前記仮接着部を前記仮接着領域に仮接着することにより、複数の前記チップ状半導体回路を前記転写用支持部材上に前記所望レイアウトの鏡像となるレイアウトで載置し、
    前記チップ状半導体回路が載置された前記転写用支持部材を、前記支持基板または前記回路層の他の一つの前記搭載面に近接させることにより、前記チップ状半導体回路の前記接続部を前記搭載面の対応する所定箇所に一括して接触させ、
    相互に接触せしめられた前記チップ状半導体回路の前記接続部とそれらの対応する前記所定箇所とを相互に固着することにより、複数の前記チップ状半導体回路を前記搭載面に前記所望レイアウトで配置し、
    前記転写用支持部材を前記支持基板または前記回路層から離隔させることにより、前記転写用支持部材を前記チップ状半導体回路の前記仮接着部から離脱させ、
    前記転写用支持部材の前記仮接着領域は、複数の前記半導体回路の総数と同数設けてあって、複数の前記半導体回路と前記仮接着領域とが一対一対応とされており、
    前記転写用支持部材の前記仮接着領域に対する前記半導体回路の仮接着は、液体の吸着力を使用して行われることを特徴とする集積回路装置の製造方法。
  6. 前記液体に、表面張力を増加するための添加剤が添加されている請求項５に記載の集積回路装置の製造方法。
  7. 前記液体として水を使用する請求項５に記載の集積回路装置の製造方法。
  8. 前記水に、表面張力を増加するための添加剤が添加されている請求項７に記載の集積回路装置の製造方法。
  9. 前記半導体回路の前記仮接着領域に対する仮接着が、
    複数の前記半導体回路の前記接続部とは反対側の前記端部と、当該端部に対応する前記仮接着領域の少なくとも一方に液体の膜を形成する工程と、
    前記液体の膜を用いて複数の前記端部を複数の前記仮接着領域の対応するものに対向状態でそれぞれ連結する工程と、
    複数の前記端部と複数の前記仮接着領域の対応するものとの間に押圧力を印加することによって、複数の前記端部を複数の前記仮接着領域の対応するものにそれぞれ接触させ、もって複数の前記半導体回路を複数の前記仮接着領域の対応するものに離脱可能に仮接着する工程と
    を含んで実行される請求項５に記載の集積回路装置の製造方法。
  10. 前記仮接着領域が、前記液体に対して親液性のある材料または前記液体に対して親液性のない材料を用いて、前記転写用支持部材の一面に選択的に形成された膜によって画定される請求項５に記載の集積回路装置の製造方法。
  11. 複数の前記所定箇所の各々に複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる請求項５に記載の集積回路装置の製造方法。
  12. 複数の前記導電性接触子の各々が、複数の前記所定箇所の対応するものを貫通して外方に突出している請求項１１に記載の集積回路装置の製造方法。
  13. 前記半導体回路と前記支持基板または前記回路層との前記導電性接触子を用いた固着が、接合用金属を用いる接合、接合用金属を用いない圧接による接合、または接合用金属を用いない溶着による接合によって行われる請求項１１に記載の集積回路装置の製造方法。
  14. 複数の前記半導体回路の前記接続部の各々に複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる請求項５に記載の集積回路装置の製造方法。
  15. 複数の前記導電性接触子の各々が、複数の前記所定箇所の対応するものを貫通して外方に突出している請求項１４に記載の集積回路装置の製造方法。
  16. 前記半導体回路と前記支持基板または前記回路層との前記導電性接触子を用いた固着が、接合用金属を用いる接合、接合用金属を用いない圧接による接合、または接合用金属を用いない溶着による接合によって行われる請求項１４に記載の集積回路装置の製造方法。
  17. 固着された複数の前記導電性接触子を加熱して溶融させ、もってそれらの位置ずれを修正する工程を含んでいる請求項１１に記載の集積回路装置の製造方法。
  18. 複数の前記半導体回路を前記転写用支持部材上に載置する工程の前に、複数の前記半導体回路を前記所望レイアウトでトレイの上に載置する工程が実行され、複数の前記半導体回路が前記トレイから前記転写用支持部材上に一括して載置せしめられる請求項５に記載の集積回路装置の製造方法。
  19. 複数の回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置の製造方法であって、
    前記回路層のいずれか一つに含まれる複数のチップ状半導体回路を当該回路層に隣接する前記支持基板または前記回路層の他の一つの搭載面に所望レイアウトで固着する際に、
    前記搭載面に設定された、複数のチップ状半導体回路の接続部がそれぞれ固着されるべき複数の所定箇所の各々に、親液性領域を形成し、
    複数の前記親液性領域のそれぞれに液体の膜を形成し、
    複数の前記チップ状半導体回路の前記接続部と複数の前記親液性領域の対応するものとを、前記液体の膜を介在させた対向状態でそれぞれ連結し、
    複数の前記接続部と複数の前記親液性領域の対応するものの間に押圧力を印加することによって、複数の前記接続部を複数の前記所定箇所の対応するものにそれぞれ接触させ、
    相互に接触せしめられた複数の前記接続部とそれらの対応する前記所定箇所とを相互に固着することにより、複数の前記チップ状半導体回路を前記搭載面に前記所望レイアウトで配置する
    ことを特徴とする集積回路装置の製造方法。
  20. 複数の前記親液性領域が、複数の前記半導体回路の総数と同数設けてあって、複数の前記半導体回路と前記親液性領域とが一対一対応とされている請求項１９に記載の集積回路装置の製造方法。
  21. 複数の前記半導体回路の前記接続部の各々に、前記液体に対して親液性を有する親液性領域が形成されている請求項１９に記載の集積回路装置の製造方法。
  22. 複数の前記親液性領域が、前記液体に対して親液性を持つ材料または前記液体に対して親液性を持たない材料を用いて、前記支持基板または前記回路層の一面に選択的に形成された膜によって画定される請求項１９に記載の集積回路装置の製造方法。
  23. 複数の前記親液性領域の各々に、複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路の各々が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる請求項１９に記載の集積回路装置の製造方法。
  24. 複数の前記導電性接触子の各々が、複数の前記親液性領域の対応するものを貫通して外方に突出している請求項２３に記載の集積回路装置の製造方法。
  25. 前記半導体回路と前記支持基板または前記回路層との前記導電性接触子を用いた固着が、接合用金属を用いる接合、接合用金属を用いない圧接による接合、または接合用金属を用いない溶着による接合によって行われる請求項２３に記載の集積回路装置の製造方法。
  26. 複数の前記半導体回路の前記接続部の各々に、複数の導電性接触子が露出して形成されており、それら導電性接触子を用いて、複数の前記半導体回路が前記支持基板または前記回路層の対応する所定箇所にそれぞれ固着せしめられる請求項２５に記載の集積回路装置の製造方法。
  27. 複数の前記導電性接触子の各々が、複数の前記接続部の各々に形成された親液性領域の対応するものを貫通して外方に突出している請求項２５に記載の集積回路装置の製造方法。
  28. 前記半導体回路と前記支持基板または前記回路層との前記導電性接触子を用いた固着が、接合用金属を用いる接合、接合用金属を用いない圧接による接合、または接合用金属を用いない溶着による接合によって行われる請求項２６に記載の集積回路装置の製造方法。
  29. 固着された複数の前記導電性接触子を加熱して溶融させ、もってそれらの位置ずれを修正する工程を含む請求項２３に記載の集積回路装置の製造方法。
  30. 前記液体の膜を用いて、複数の前記半導体回路の前記接続部を複数の前記親液性領域の対応するものに対向状態でそれぞれ連結する工程の前に、複数の前記半導体回路を前記所望レイアウトでトレイの上に載置する工程が実行され、複数の前記半導体回路が前記トレイから前記支持基板または前記回路層の上に一括して載置せしめられる請求項１９に記載の集積回路装置の製造方法。
  31. 複数の回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置の製造方法において、前記回路層のいずれか一つに含まれる複数のチップ状半導体回路を当該回路層に隣接する前記支持基板または前記回路層の他の一つの搭載面に所望レイアウトで固着する際に使用されるものであって、
    本体と、
    転写用支持部材または支持基板を保持する被工作物保持機構と、
    前記本体に設けられた、一括載置用トレイを保持するトレイ保持機構と、
    前記被工作物保持機構及び前記トレイ保持機構の少なくとも一方を変位可能とする、前記本体に設けられた制御ステージと、
    前記被工作物保持機構によって保持された転写用支持部材または支持基板と、前記トレイ保持機構によって保持された前記一括載置用トレイの位置合わせを光学的に行う位置合わせ手段とを備え、
    前記一括載置用トレイには、複数の前記半導体回路の総数と同数のチップ載置領域が設けてあって、複数の前記半導体回路と前記チップ載置領域とが一対一対応とされていることを特徴とする集積回路装置の製造装置。
  32. 前記位置合わせ手段が、光源と、前記光源から出射される光線を前記被工作物保持機構及び前記トレイ保持機構を介して受光して撮像を行う撮像装置と、前記撮像装置から得られる画像データを用いて演算を行う演算装置とを備え、前記演算装置を用いて前記転写用支持部材または前記支持基板と前記一括載置用トレイの位置合わせが実行される請求項３１に記載の集積回路装置の製造装置。
  33. 前記位置合わせ手段が、前記被工作物保持機構によって保持された前記転写用支持部材または前記支持基板と前記トレイ保持機構によって保持された前記一括載置用トレイとを撮像する撮像装置と、前記撮像装置から得られる画像データを用いて演算を行う演算装置とを備え、前記演算装置を用いて前記転写用支持部材または前記支持基板と前記一括載置用トレイの位置合わせが実行される請求項３１に記載の集積回路装置の製造装置。
JP2006553851A 2004-12-28 2005-12-28 自己組織化機能を用いた集積回路装置の製造方法及び製造装置 Expired - Fee Related JP5007127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006553851A JP5007127B2 (ja) 2004-12-28 2005-12-28 自己組織化機能を用いた集積回路装置の製造方法及び製造装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004382089 2004-12-28
JP2004382089 2004-12-28
JP2006553851A JP5007127B2 (ja) 2004-12-28 2005-12-28 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
PCT/JP2005/024131 WO2006077739A1 (ja) 2004-12-28 2005-12-28 自己組織化機能を用いた集積回路装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JPWO2006077739A1 JPWO2006077739A1 (ja) 2008-06-19
JP5007127B2 true JP5007127B2 (ja) 2012-08-22

Family

ID=36692129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006553851A Expired - Fee Related JP5007127B2 (ja) 2004-12-28 2005-12-28 自己組織化機能を用いた集積回路装置の製造方法及び製造装置

Country Status (4)

Country Link
US (3) US8283208B2 (ja)
JP (1) JP5007127B2 (ja)
TW (1) TWI395253B (ja)
WO (1) WO2006077739A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762285A (zh) * 2012-08-24 2014-04-30 Imec公司 用于基板的自组装的方法和依此获得的设备
US10553455B2 (en) 2016-03-17 2020-02-04 Tokyo Electron Limited Method for aligning chip components relative to substrate by using liquid
TWI783799B (zh) * 2021-05-28 2022-11-11 日商東北微科技股份有限公司 整列托架、整列裝置、及整列方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237766B2 (ja) * 2006-02-10 2009-03-11 パナソニック株式会社 部品実装機制御方法、部品実装機およびプログラム
FR2929864B1 (fr) * 2008-04-09 2020-02-07 Commissariat A L'energie Atomique Auto-assemblage de puces sur un substrat
DE102009020540B4 (de) * 2009-05-08 2012-06-21 Mühlbauer Ag Verfahren und Vorrichtung zum Herstellen einer elektronischen Baugruppe und mit dem Verfahren oder in der Vorrichtung hergestellte elektronische Baugruppe
WO2010066366A1 (en) * 2008-12-13 2010-06-17 Muehlbauer Ag Method and apparatus for manufacturing an electronic assembly, electronic assembly manufactured with the method or in the apparatus
US8580612B2 (en) * 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
JP5389490B2 (ja) * 2009-03-23 2014-01-15 東京エレクトロン株式会社 三次元集積回路の製造方法及び装置
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US8889482B2 (en) * 2009-06-14 2014-11-18 Jayna Sheats Methods to fabricate integrated circuits by assembling components
ES2785075T3 (es) 2009-07-30 2020-10-05 Qualcomm Inc Sistemas en paquetes
JP5307669B2 (ja) * 2009-09-09 2013-10-02 東京エレクトロン株式会社 半導体装置の製造方法及び電気的接続を得る方法
US8021960B2 (en) * 2009-10-06 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2339614A1 (en) * 2009-12-22 2011-06-29 Imec Method for stacking semiconductor chips
JP2011138902A (ja) * 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
JP2011192663A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd 実装方法及び実装装置
DE102010021764B4 (de) * 2010-05-27 2014-09-25 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
US9899329B2 (en) * 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8969176B2 (en) * 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
JP5656609B2 (ja) * 2010-12-20 2015-01-21 株式会社ディスコ 治具プレートを使用した半導体デバイスチップの積層方法
JP5943544B2 (ja) * 2010-12-20 2016-07-05 株式会社ディスコ 積層デバイスの製造方法及び積層デバイス
KR101049380B1 (ko) * 2010-12-21 2011-07-15 한국기계연구원 전해도금을 이용한 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법
JP5659903B2 (ja) * 2011-03-29 2015-01-28 ソニー株式会社 発光素子・受光素子組立体及びその製造方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP2012248916A (ja) * 2011-05-25 2012-12-13 Taiyo Yuden Co Ltd 弾性波デバイスの製造方法
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US8557631B2 (en) * 2011-12-01 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer wafer bonding method and apparatus
CN103165541B (zh) * 2011-12-12 2016-05-04 中芯国际集成电路制造(北京)有限公司 芯片与晶片的接合方法以及三维集成半导体器件
JP2013182973A (ja) * 2012-03-01 2013-09-12 Tokyo Electron Ltd 基板の接合方法及び半導体装置
JP6098371B2 (ja) * 2012-06-05 2017-03-22 Jsr株式会社 回路の製造方法
JP6100489B2 (ja) * 2012-08-31 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9449948B2 (en) 2012-09-23 2016-09-20 Tohoku University Chip support substrate, chip support method, three-dimensional integrated circuit, assembly device, and fabrication method of three-dimensional integrated circuit
EP2966680A4 (en) * 2013-03-07 2016-11-30 Tohoku Microtec Co Ltd LAMINATE AND MANUFACTURING METHOD THEREOF
JP6109609B2 (ja) * 2013-03-14 2017-04-05 Ａｉメカテック株式会社 ハンダボール印刷機およびハンダボール印刷方法
KR101407194B1 (ko) * 2013-05-10 2014-06-12 현대오트론 주식회사 차량의 전자제어장치
DE102013210850B3 (de) * 2013-06-11 2014-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls unter Verwendung eines Adhäsionsträgers
SG11201600043RA (en) * 2013-07-05 2016-02-26 Ev Group E Thallner Gmbh Method for bonding of contact surfaces
CN103489819B (zh) * 2013-09-18 2016-06-01 中国东方电气集团有限公司 一种用于半导体制程中的薄片临时键合与解键合方法
US9667900B2 (en) * 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
JP6278760B2 (ja) * 2014-03-11 2018-02-14 株式会社ディスコ チップ整列方法
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US10543486B2 (en) * 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
WO2016087904A1 (zh) * 2014-12-05 2016-06-09 三星电子株式会社 制造半导体装置的设备和利用其制造半导体封装件的方法
CN105470173B (zh) * 2015-12-15 2018-08-14 上海微电子装备（集团）股份有限公司 一种芯片接合系统及方法
US9691747B1 (en) * 2015-12-21 2017-06-27 International Business Machines Corporation Manufacture of wafer—panel die package assembly technology
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
US11078075B2 (en) 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10361140B2 (en) * 2016-06-10 2019-07-23 International Business Machines Corporation Wafer stacking for integrated circuit manufacturing
KR102595309B1 (ko) * 2016-07-20 2023-10-31 삼성전자주식회사 칩들의 정렬오차 검출 방법, 그를 이용한 팬 아웃 패널 레벨 패키지의 제조 방법 및 팬 아웃 패널 레벨 패키지
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
FR3063832B1 (fr) * 2017-03-08 2019-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'auto-assemblage de composants microelectroniques
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10297585B1 (en) 2017-12-21 2019-05-21 X-Celeprint Limited Multi-resolution compound micro-devices
TW202008558A (zh) * 2018-07-23 2020-02-16 飛傳科技股份有限公司 晶片轉移之方法及其晶片轉移系統
US10593853B1 (en) * 2019-01-30 2020-03-17 Mikro Mesa Technology Co., Ltd. Method for binding micro device on substrate
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad
US20210015011A1 (en) * 2019-07-09 2021-01-14 Mikro Mesa Technology Co., Ltd. Method for replacing or patching element of display device
US11784099B2 (en) 2019-07-09 2023-10-10 Mikro Mesa Technology Co., Ltd. Method for replacing or patching element of display device
FR3105569B1 (fr) * 2019-12-19 2021-12-17 Commissariat Energie Atomique Procédé de collage de puces à un substrat par collage direct
TWI767444B (zh) * 2020-12-11 2022-06-11 吳有榮 具自我對準定位之晶片移載方法及其設備
WO2022137287A1 (ja) * 2020-12-21 2022-06-30 株式会社新川 ボンディング装置及びボンディング方法
US20220199450A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Carrier for microelectronic assemblies having direct bonding
DE102022102360A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum transferieren eines halbleiterbauelements
US20240107735A1 (en) * 2022-09-27 2024-03-28 Canon Kabushiki Kaisha Apparatus including a plurality of heads and a method of using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163634A (ja) * 1991-09-24 1994-06-10 Nec Corp フリップチップ型半導体装置の実装方法
JPH11298065A (ja) * 1998-04-14 1999-10-29 Asahi Chem Ind Co Ltd ホール素子の製造方法に於けるチップ載せ方法及びその装置
JP2002299546A (ja) * 2001-04-04 2002-10-11 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516155A (en) * 1967-02-02 1970-06-23 Bunker Ramo Method and apparatus for assembling electrical components
US4870224A (en) * 1988-07-01 1989-09-26 Intel Corporation Integrated circuit package for surface mount technology
US5225023A (en) 1989-02-21 1993-07-06 General Electric Company High density interconnect thermoplastic die attach material and solvent die attach processing
EP0384704A3 (en) 1989-02-21 1991-05-08 General Electric Company Die attach material and die attach process
JPH0774328B2 (ja) * 1989-09-05 1995-08-09 千住金属工業株式会社 電子部品の仮固定用粘着剤
US5352629A (en) * 1993-01-19 1994-10-04 General Electric Company Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules
US6690185B1 (en) * 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US5897335A (en) * 1997-02-04 1999-04-27 Integrated Device Technology, Inc. Flip-chip bonding method
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6494552B1 (en) * 1999-10-08 2002-12-17 Fuji Photo Film Co., Ltd. Image forming method and apparatus
US6252307B1 (en) * 2000-03-28 2001-06-26 International Business Machines Corporation Structure for preventing adhesive bleed onto surfaces
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
KR100877708B1 (ko) * 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
US7015066B2 (en) * 2001-09-05 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
US7033842B2 (en) 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US6835593B2 (en) * 2002-08-01 2004-12-28 Rohm Co., Ltd. Method for manufacturing semiconductor device
CN100358962C (zh) * 2003-02-05 2008-01-02 古河电气工业株式会社 晶片-粘合胶粘带
US7495349B2 (en) * 2003-10-20 2009-02-24 Maxwell Technologies, Inc. Self aligning electrode
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
US7625780B2 (en) * 2005-03-15 2009-12-01 Regents Of The University Of Minnesota Fluidic heterogeneous microsystems assembly and packaging
US7640654B2 (en) * 2006-02-02 2010-01-05 Panasonic Corporation Electronic component transporting method
FR2929864B1 (fr) * 2008-04-09 2020-02-07 Commissariat A L'energie Atomique Auto-assemblage de puces sur un substrat
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US8460794B2 (en) * 2009-07-10 2013-06-11 Seagate Technology Llc Self-aligned wafer bonding
US9410891B2 (en) * 2010-02-19 2016-08-09 Pacific Biosciences Of California, Inc. Optics collection and detection system and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163634A (ja) * 1991-09-24 1994-06-10 Nec Corp フリップチップ型半導体装置の実装方法
JPH11298065A (ja) * 1998-04-14 1999-10-29 Asahi Chem Ind Co Ltd ホール素子の製造方法に於けるチップ載せ方法及びその装置
JP2002299546A (ja) * 2001-04-04 2002-10-11 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762285A (zh) * 2012-08-24 2014-04-30 Imec公司 用于基板的自组装的方法和依此获得的设备
CN103762285B (zh) * 2012-08-24 2017-07-11 Imec公司 用于基板的自组装的方法和依此获得的设备
US10553455B2 (en) 2016-03-17 2020-02-04 Tokyo Electron Limited Method for aligning chip components relative to substrate by using liquid
TWI783799B (zh) * 2021-05-28 2022-11-11 日商東北微科技股份有限公司 整列托架、整列裝置、及整列方法

Also Published As

Publication number Publication date
US20090023243A1 (en) 2009-01-22
TWI395253B (zh) 2013-05-01
US8722460B2 (en) 2014-05-13
TW200710923A (en) 2007-03-16
US20130045569A1 (en) 2013-02-21
US8283208B2 (en) 2012-10-09
US20110249113A1 (en) 2011-10-13
JPWO2006077739A1 (ja) 2008-06-19
WO2006077739A1 (ja) 2006-07-27

Similar Documents

Publication Publication Date Title
JP5007127B2 (ja) 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP5052130B2 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
JP2024504035A (ja) 直接接合構造体
US9576937B2 (en) Back-to-back stacked integrated circuit assembly
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
US6924171B2 (en) Bilayer wafer-level underfill
KR101276625B1 (ko) 삼차원 집적 회로의 제조 방법 및 장치
KR100488126B1 (ko) 반도체 장치 및 그 제조 방법
US11488881B2 (en) Semiconductor device and method of manufacture
TW201724460A (zh) 半導體元件以及製造方法
KR20190055715A (ko) 반도체 디바이스 및 그 제조 방법
KR102379087B1 (ko) 반도체 디바이스 및 제조 방법
US20230245967A1 (en) Manufacturing method of semiconductor package
TWI588946B (zh) 背對背堆疊積體電路總成及製造方法
US9000588B2 (en) Method for self-assembly of substrates and devices obtained thereof
TW202349590A (zh) 積體電路封裝的形成方法
CN116918057A (zh) 直接接合结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees