TWI767444B - 具自我對準定位之晶片移載方法及其設備 - Google Patents

具自我對準定位之晶片移載方法及其設備 Download PDF

Info

Publication number
TWI767444B
TWI767444B TW109143742A TW109143742A TWI767444B TW I767444 B TWI767444 B TW I767444B TW 109143742 A TW109143742 A TW 109143742A TW 109143742 A TW109143742 A TW 109143742A TW I767444 B TWI767444 B TW I767444B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
carrier
liquid
self
Prior art date
Application number
TW109143742A
Other languages
English (en)
Other versions
TW202223554A (zh
Inventor
吳有榮
方緒南
Original Assignee
吳有榮
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 吳有榮 filed Critical 吳有榮
Priority to TW109143742A priority Critical patent/TWI767444B/zh
Priority to US17/321,389 priority patent/US20220189911A1/en
Application granted granted Critical
Publication of TWI767444B publication Critical patent/TWI767444B/zh
Publication of TW202223554A publication Critical patent/TW202223554A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H01L21/67336—Trays for chips characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

一種具自我對準定位之晶片移載方法，包含：載晶座成型步驟、液體添加步驟、晶片搬運步驟、承載基板搬移步驟及晶片轉移步驟。並且，一種具自我對準定位之晶片移載設備，包含：承載基板、液體添加裝置、晶片搬運裝置、承載基板搬移裝置及晶片轉移裝置。於承載基板的承載面形成複數個分隔溝槽，該承載面具有親水性，該分隔溝槽具有疏水性，複數個該分隔溝槽形成複數個載晶座。液體聚集於複數個該載晶座。晶片受該液體之表面自由能而被定位及被承載於各個該載晶座。對於該承載基板施加電磁波而使液體受熱蒸發，各個該晶片脫離各個該載晶座而至接收基板的接收面。

Description

具自我對準定位之晶片移載方法及其設備
本發明相關於一種晶片移載方法及其設備，特別是相關於一種利用液體吸附晶片以進行轉移的自我對準定位之晶片移載方法及其設備。
在電子裝置的生產、製造過程，為使多個晶片能夠大量地轉移至電路基板上，雷射剝離（Laser lift-off）的製程為部分電子產品之製造所採用。具體而言，雷射剝離，為將雷射束照射犧牲層（Sacrificial layer，或稱為，Dynamic release layer，簡稱DRL），繼而使犧牲層升溫、形成微小爆炸，以產生推動晶片轉移至電路基板的驅動力。
然而，現有技術的雷射剝離，必須透過採用含有特定化學材料的犧牲層方可實施。進一步而言，所述的犧牲層所費不貲因而造成電子裝置之生產、製程成本的提高。並且，所述的犧牲層的化學材料經升溫、微小爆炸後產生不可逆的性質變化並無法回收再利用，而需將所述的犧牲層視為列管的化學廢棄物處理，故由此造成環境保護上的隱憂。
因此，本發明的目的即在提供一種具自我對準定位之晶片移載方法及其設備，可在兼顧製程的環保需求之餘一併降低成本。
本發明為解決習知技術之問題所採用之技術手段係提供一種具自我對準定位之晶片移載方法，包含：載晶座成型步驟，於承載基板的承載面形成複數個分隔溝槽，該承載面係為具有親水性，各個該分隔溝槽係為具有疏水性的溝槽體，複數個該分隔溝槽經交錯而由相互交錯的該分隔溝槽於該承載面上圍繞形成載晶座而形成複數個載晶座；液體添加步驟， 於該承載基板的承載面施加液體，而使該液體聚集於複數個該載晶座且遠離於複數個該分隔溝槽的各個溝槽體；晶片搬運步驟，將複數個晶片各別搬運至複數個該載晶座，而使聚集於各個該載晶座的液體位在於各個該載晶座及各個該晶片之間，藉此各個該晶片受該液體之表面自由能而被定位及被承載於所在位置的各個該載晶座；承載基板搬移步驟，搬移承載有複數個該晶片的該承載基板，並使該承載基板的該承載面對向於一接收基板的一接收面；以及，晶片轉移步驟，對於該承載基板施加電磁波而使位在各個該載晶座及各個該晶片之間的液體受熱蒸發，而使各個該晶片脫離各個該載晶座而下落至該接收基板的該接收面。
在本發明的一實施例中係提供一種具自我對準定位之晶片移載方法，其中該接收基板的接收面具有複數個晶片接收座，在該承載基板搬移步驟，各個該載晶座為對應於該接收面的各個該晶片接收座。
在本發明的一實施例中係提供一種具自我對準定位之晶片移載方法，其中在該載晶座成型步驟，該承載面係進行平滑化處理而具有親水性，且該分隔溝槽係進行粗糙化處理而具有疏水性。
在本發明的一實施例中係提供一種具自我對準定位之晶片移載方法，其中在該載晶座成型步驟，該承載基板為玻璃基板，而供該晶片轉移步驟所施加的電磁波穿透，以加熱位在各個該載晶座及各個該晶片之間的液體。
在本發明的一實施例中係提供一種具自我對準定位之晶片移載方法，其中在該液體添加步驟，於該承載基板的承載面所施加的液體為水，而供該晶片轉移步驟所施加的電磁波加熱蒸發。
在本發明的一實施例中係提供一種具自我對準定位之晶片移載方法，其中在該晶片轉移步驟，對於該承載基板所施加的電磁波為雷射光束。
在本發明的一實施例中係提供一種具自我對準定位之晶片移載方法，其中在該載晶座成型步驟，複數個該分隔溝槽為複數個相互以間隔距離設置的縱向溝槽體及複數個相互以間隔距離設置的橫向溝槽體，且複數個該橫向溝槽體與複數個該縱向溝槽體相互交錯而形成棋盤式分布的複數個該載晶座。
本發明為解決習知技術之問題所採用之另一技術手段係提供一種具自我對準定位之晶片移載設備，包含：承載基板，具有承載面及複數個分隔溝槽，其中該承載面係為具有親水性，各個該分隔溝槽係為具有疏水性的溝槽體，且複數個該分隔溝槽形成於該承載面，而由複數個該分隔溝槽經交錯而由相互交錯的該分隔溝槽於該承載面上圍繞形成載晶座的方式而形成複數個載晶座；液體添加裝置，以噴口朝向該承載基板之該承載面的方式設置，而將液體施加於該承載基板的承載面，而使該液體聚集於複數個該載晶座且遠離於複數個該分隔溝槽的各個溝槽體；晶片搬運裝置，經配置而鄰接該承載基板，並搬運複數個晶片至複數個該載晶座，而使聚集於各個該載晶座的液體位在於各個該載晶座及各個該晶片之間，藉此各個該晶片受該液體之表面自由能而被定位及被承載於所在位置的各個該載晶座；承載基板搬移裝置，以鄰接該承載基板的方式設置，並搬移承載有複數個該晶片的該承載基板，並使該承載基板的該承載面對向於一接收基板的一接收面；以及，晶片轉移裝置，經配置而鄰接於該承載基板搬移裝置，並施加電磁波至該承載基板而使位在複數個該載晶座及複數個該晶片之間的液體受熱蒸發，而使各個該晶片脫離各個該載晶座而下落至該接收基板的該接收面。
在本發明的一實施例中係提供一種具自我對準定位之晶片移載設備，其中於該承載基板，複數個該分隔溝槽為複數個相互以間隔距離設置的縱向溝槽體及複數個相互以間隔距離設置的橫向溝槽體，且複數個該橫向溝槽體與複數個該縱向溝槽體相互交錯而形成棋盤式分布的複數個該載晶座。
在本發明的一實施例中係提供一種具自我對準定位之晶片移載設備，其中該晶片轉移裝置所施加的電磁波為雷射光束。
經由本發明的具自我對準定位之晶片移載方法所採用之技術手段，能夠獲得以下技術功效。藉由液體所具有的表面自由能（Surface　free　energy）而使各個晶片能夠自我對準（Self-aligned）於各個載晶座。並且，藉由採用液體以執行雷射剝離的製程，使得電子裝置之生產、製程的所需成本能夠降低，且改善以往犧牲層之化學材料造成環境保護隱憂的缺失。
以下根據第1圖至第6圖，而說明本發明的實施方式。該說明並非為限制本發明的實施方式，而為本發明之實施例的一種。
如第1圖所示，依據本發明的一實施例的一種具自我對準定位之晶片移載方法S100，包含：載晶座成型步驟S1、液體添加步驟S2、晶片搬運步驟S3、承載基板搬移步驟S4及晶片轉移步驟S5。藉此，本發明得以使各個晶片能夠自我對準（Self-aligned）於各個載晶座。進一步而言，本發明藉由採用液體以執行雷射剝離的製程，使得電子裝置之生產、製程的所需成本能夠降低，且改善以往犧牲層之化學材料造成環境保護隱憂的缺失。
如第1圖至第3圖所示，該載晶座成型步驟S1，為於承載基板1的承載面11形成複數個分隔溝槽12。該承載面11係為具有親水性，且各個該分隔溝槽12係為具有疏水性的溝槽體。進一步而言，複數個該分隔溝槽12經交錯而由相互交錯的該分隔溝槽12於該承載面11上圍繞形成載晶座13而形成複數個載晶座13。再者，該承載面11為對於預設之工作液體（例如：水）具有親水性，以及，該分隔溝槽12為對於該預設之工作液體具有疏水性。
詳細而言，如第1圖、第4圖及第5圖所示，依據本發明的一實施例的所述之具自我對準定位之晶片移載方法S100，其中在該載晶座成型步驟S1，該承載面11係進行平滑化處理而具有親水性，且該分隔溝槽12係進行粗糙化處理而具有疏水性。當然，本發明並不以平滑化處理而形成親水性、粗糙化處理而形成疏水性為限，該承載面11的親水性、該分隔溝槽12的疏水性亦可透過化學或物理鍍層而達成。
舉例而言，如第1圖及第3圖所示，依據本發明的一實施例的所述之具自我對準定位之晶片移載方法S100，其中在該載晶座成型步驟S1，複數個該分隔溝槽12為複數個相互以間隔距離設置的縱向溝槽體121及複數個相互以間隔距離設置的橫向溝槽體122。並且，複數個該橫向溝槽體122與複數個該縱向溝槽體121相互交錯而形成棋盤式分布的複數個該載晶座13。
如第1圖、第2圖及第4圖所示，液體添加步驟S2， 為於該承載基板1的承載面11施加液體L。由於，該承載面11具有親水性（亦即，該載晶座13也具有親水性）且該分隔溝槽12具有疏水性，而使該液體L聚集於複數個該載晶座13且遠離於複數個該分隔溝槽12的各個溝槽體。
如第1圖、第2圖及第5圖所示，晶片搬運步驟S3，為將複數個晶片C各別搬運至複數個該載晶座13，而使聚集於各個該載晶座13的液體L位在於各個該載晶座13及各個該晶片C之間。藉此，各個該晶片C受該液體L之表面自由能而被定位及被承載於所在位置的各個該載晶座13。換句話說，各個該晶片C能夠於各個載晶座13上形成自我對準（Self-aligned）的定位。
如第1圖及第2圖所示，該承載基板搬移步驟S4，為搬移承載有複數個該晶片C的該承載基板1，並使該承載基板1的該承載面11對向於一接收基板R（例如：電子裝置的電路基板）的一接收面S（亦即，用以安裝電子元件之電路基板的表面）。
如第1圖、第2圖及第6圖所示，該晶片轉移步驟S5，為對於該承載基板施加電磁波A而使位在於各個該載晶座13及各個該晶片C之間的液體L受熱蒸發。進一步而言，該晶片轉移步驟S5將使各個該晶片C脫離各個該載晶座13而下落至該接收基板R的該接收面S。
如第1圖、第2圖及第6圖所示，依據本發明的一實施例的所述之具自我對準定位之晶片移載方法S100，其中該接收基板R的接收面S具有複數個晶片接收座T（例如：電路基板的導電部）。也就是說，在該承載基板搬移步驟S4，各個該載晶座13為對應於該接收面S的各個該晶片接收座T，而使各個該晶片C得以於該晶片轉移步驟S5下落至該接收基板R的各個該晶片接收座T。
進一步而言，如第1圖、第2圖及第6圖所示，依據本發明的一實施例的所述之具自我對準定位之晶片移載方法S100，其中在該載晶座成型步驟S1，該承載基板1為玻璃基板，而供該晶片轉移步驟S5所施加的電磁波A穿透，以加熱位在各個該載晶座13及各個該晶片C之間的液體L。當然，本發明並不以該承載基板1是玻璃基板為限，該承載基板1亦可為聚甲基丙烯酸甲酯（PMMA，Poly methylmethacrylate）等可透光材質之基板。
並且，如第1圖、第2圖及第6圖所示，依據本發明的一實施例的所述之具自我對準定位之晶片移載方法S100，其中在該液體添加步驟S2，於該承載基板1的承載面11所施加的液體L為水，而供該晶片轉移步驟S5所施加的電磁波A加熱蒸發。當然，本發明並不以該液體L是水為限，該液體L亦可為去離子水或酒精等其他類型的液體。
詳細而言，如第1圖、第2圖及第6圖所示，依據本發明的一實施例的所述之具自我對準定位之晶片移載方法S100，其中在該晶片轉移步驟S5，對於該承載基板1所施加的電磁波A為雷射光束。當然，本發明並不以該電磁波A是雷射光束為限，該電磁波A亦可為其他形式的能量束（Energy beam），如：紅外線（IR，Infrared）。
具體而言，如第2圖所示，用以實施上述該具自我對準定位之晶片移載方法S100的一種具自我對準定位之晶片移載設備100，包含：承載基板1、液體添加裝置2、晶片搬運裝置3、承載基板搬移裝置4及晶片轉移裝置5。
由上述可知，如第2圖及第3圖所示，該承載基板1具有承載面11及複數個分隔溝槽12，其中該承載面11係為具有親水性，各個該分隔溝槽12係為具有疏水性的溝槽體。並且，複數個該分隔溝槽12形成於該承載面11，而由複數個該分隔溝槽12經交錯而由相互交錯的該分隔溝槽12於該承載面11上圍繞形成載晶座13的方式而形成複數個載晶座13（該載晶座13具有親水性）。
詳細而言，如第3圖所示，依據本發明的一實施例的所述之具自我對準定位之晶片移載設備100，其中於該承載基板1，複數個該分隔溝槽12，為複數個相互以間隔距離設置的縱向溝槽體121及複數個相互以間隔距離設置的橫向溝槽體122。並且，複數個該橫向溝槽體122與複數個該縱向溝槽體121相互交錯而形成棋盤式分布的複數個該載晶座13。
進一步而言，如第2圖至第4圖所示，該液體添加裝置2為以噴口朝向該承載基板1之該承載面11的方式設置。該液體添加裝置2將液體L施加於該承載基板1的承載面11，而使該液體L聚集於複數個該載晶座13且遠離於複數個該分隔溝槽12的各個溝槽體。
詳細而言，如第2圖及第5圖所示，該晶片搬運裝置3經配置而鄰接該承載基板1。並且，該晶片搬運裝置3搬運複數個晶片C至複數個該載晶座13，而使聚集於各個該載晶座13的液體L位在於各個該載晶座13及各個該晶片C之間。藉此，各個該晶片C受該液體L之表面自由能而被定位（自我對準，Self-aligned）及被承載於所在位置的各個該載晶座13。
如第2圖及第6圖所示，該承載基板搬移裝置4為以鄰接該承載基板1的方式設置。並且，該承載基板搬移裝置4搬移承載有複數個該晶片C的該承載基板1，並使該承載基板1的該承載面11對向於一接收基板R的一接收面S。
進一步而言，如第2圖及第6圖所示，該晶片轉移裝置5經配置而鄰接於該承載基板搬移裝置4。並且，該晶片轉移裝置5施加電磁波A至該承載基板1而使位在複數個該載晶座13及複數個該晶片C之間的液體L受熱蒸發。藉此，該晶片轉移裝置5使各個該晶片C脫離各個該載晶座13而下落至該接收基板R的該接收面S。
具體而言，如第2圖及第6圖所示，依據本發明的一實施例的所述之具自我對準定位之晶片移載設備100，其中該晶片轉移裝置5所施加的電磁波A為雷射光束。
由上述可知，本發明藉由該承載面11為親水性（該載晶座13也具有親水性）且該分隔溝槽12為疏水性而使該液體L聚集於複數個該載晶座13，並且透過該液體L所具有的表面自由能而使各個晶片C能夠自我對準於各個該載晶座13。進一步而言，本發明透過採用該液體L以執行該晶片轉移步驟S5（相當於以往製程中雷射剝離的製程），而省去含有特定化學材料之犧牲層的採用，以使得電子裝置之生產、製程的所需成本能夠降低，並且能夠改善以往犧牲層之化學材料造成環境保護隱憂的缺失。
以上之敘述以及說明僅為本發明之較佳實施例之說明，對於此項技術具有通常知識者當可依據以下所界定申請專利範圍以及上述之說明而作其他之修改，惟此些修改仍應是為本發明之發明精神而在本發明之權利範圍中。
100:具自我對準定位之晶片移載設備 1:承載基板 11:承載面 12:分隔溝槽 121:縱向溝槽體 122:橫向溝槽體 13:載晶座 2:液體添加裝置 3:晶片搬運裝置 4:承載基板搬移裝置 5:晶片轉移裝置 A:電磁波 C:晶片 L:液體 R:接收基板 S:接收面 S100:具自我對準定位之晶片移載方法 S1:載晶座成型步驟 S2:液體添加步驟 S3:晶片搬運步驟 S4:承載基板搬移步驟 S5:晶片轉移步驟 T:晶片接收座
［第1圖］為顯示根據本發明的一實施例的具自我對準定位之晶片移載方法的流程示意圖； ［第2圖］為顯示根據本發明實施例的具自我對準定位之晶片移載設備的示意圖； ［第3圖］為顯示根據本發明實施例的具自我對準定位之晶片移載設備之承載基板的上視示意圖； ［第4圖］為顯示根據本發明實施例的具自我對準定位之晶片移載設備之承載基板的側視局部放大示意圖； ［第5圖］為顯示根據本發明實施例的具自我對準定位之晶片移載設備之承載基板的另一側視局部放大示意圖；以及， ［第6圖］為顯示根據本發明實施例的具自我對準定位之晶片移載設備進行晶片轉移的示意圖。
S100:具自我對準定位之晶片移載方法
S1:載晶座成型步驟
S2:液體添加步驟
S3:晶片搬運步驟
S4:承載基板搬移步驟
S5:晶片轉移步驟

Claims (10)

  1. 一種具自我對準定位之晶片移載方法，包含： 載晶座成型步驟，於承載基板的承載面形成複數個分隔溝槽，該承載面係為具有親水性，各個該分隔溝槽係為具有疏水性的溝槽體，複數個該分隔溝槽經交錯而由相互交錯的該分隔溝槽於該承載面上圍繞形成載晶座而形成複數個載晶座； 液體添加步驟， 於該承載基板的承載面施加液體，而使該液體聚集於複數個該載晶座且遠離於複數個該分隔溝槽的各個溝槽體； 晶片搬運步驟，將複數個晶片各別搬運至複數個該載晶座，而使聚集於各個該載晶座的液體位在於各個該載晶座及各個該晶片之間，藉此各個該晶片受該液體之表面自由能而被定位及被承載於所在位置的各個該載晶座； 承載基板搬移步驟，搬移承載有複數個該晶片的該承載基板，並使該承載基板的該承載面對向於一接收基板的一接收面；以及， 晶片轉移步驟，對於該承載基板施加電磁波而使位在各個該載晶座及各個該晶片之間的液體受熱蒸發，而使各個該晶片脫離各個該載晶座而下落至該接收基板的該接收面。
  2. 如請求項1所述之具自我對準定位之晶片移載方法，其中該接收基板的接收面具有複數個晶片接收座，在該承載基板搬移步驟，各個該載晶座為對應於該接收面的各個該晶片接收座。
  3. 如請求項1所述之具自我對準定位之晶片移載方法，其中在該載晶座成型步驟，該承載面係進行平滑化處理而具有親水性，且該分隔溝槽係進行粗糙化處理而具有疏水性。
  4. 如請求項1所述之具自我對準定位之晶片移載方法，其中在該載晶座成型步驟，該承載基板為玻璃基板，而供該晶片轉移步驟所施加的電磁波穿透，以加熱位在各個該載晶座及各個該晶片之間的液體。
  5. 如請求項1所述之具自我對準定位之晶片移載方法，其中在該液體添加步驟，於該承載基板的承載面所施加的液體為水，而供該晶片轉移步驟所施加的電磁波加熱蒸發。
  6. 如請求項1所述之具自我對準定位之晶片移載方法，其中在該晶片轉移步驟，對於該承載基板所施加的電磁波為雷射光束。
  7. 如請求項1所述之具自我對準定位之晶片移載方法，其中在該載晶座成型步驟，複數個該分隔溝槽為複數個相互以間隔距離設置的縱向溝槽體及複數個相互以間隔距離設置的橫向溝槽體，且複數個該橫向溝槽體與複數個該縱向溝槽體相互交錯而形成棋盤式分布的複數個該載晶座。
  8. 一種具自我對準定位之晶片移載設備，包含： 承載基板，具有承載面及複數個分隔溝槽，其中該承載面係為具有親水性，各個該分隔溝槽係為具有疏水性的溝槽體，且複數個該分隔溝槽形成於該承載面，而由複數個該分隔溝槽經交錯而由相互交錯的該分隔溝槽於該承載面上圍繞形成載晶座的方式而形成複數個載晶座； 液體添加裝置，以噴口朝向該承載基板之該承載面的方式設置，而將液體施加於該承載基板的承載面，而使該液體聚集於複數個該載晶座且遠離於複數個該分隔溝槽的各個溝槽體； 晶片搬運裝置，經配置而鄰接該承載基板，並搬運複數個晶片至複數個該載晶座，而使聚集於各個該載晶座的液體位在於各個該載晶座及各個該晶片之間，藉此各個該晶片受該液體之表面自由能而被定位及被承載於所在位置的各個該載晶座； 承載基板搬移裝置，以鄰接該承載基板的方式設置，並搬移承載有複數個該晶片的該承載基板，並使該承載基板的該承載面對向於一接收基板的一接收面；以及， 晶片轉移裝置，經配置而鄰接於該承載基板搬移裝置，並施加電磁波至該承載基板而使位在複數個該載晶座及複數個該晶片之間的液體受熱蒸發，而使各個該晶片脫離各個該載晶座而下落至該接收基板的該接收面。
  9. 如請求項8所述之具自我對準定位之晶片移載設備，其中於該承載基板，複數個該分隔溝槽為複數個相互以間隔距離設置的縱向溝槽體及複數個相互以間隔距離設置的橫向溝槽體，且複數個該橫向溝槽體與複數個該縱向溝槽體相互交錯而形成棋盤式分布的複數個該載晶座。
  10. 如請求項8所述之具自我對準定位之晶片移載設備，其中該晶片轉移裝置所施加的電磁波為雷射光束。
TW109143742A 2020-12-11 2020-12-11 具自我對準定位之晶片移載方法及其設備 TWI767444B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109143742A TWI767444B (zh) 2020-12-11 2020-12-11 具自我對準定位之晶片移載方法及其設備
US17/321,389 US20220189911A1 (en) 2020-12-11 2021-05-14 Automated-position-aligning method for transferring chip and system using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109143742A TWI767444B (zh) 2020-12-11 2020-12-11 具自我對準定位之晶片移載方法及其設備

Publications (2)

Publication Number Publication Date
TWI767444B true TWI767444B (zh) 2022-06-11
TW202223554A TW202223554A (zh) 2022-06-16

Family

ID=81941800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143742A TWI767444B (zh) 2020-12-11 2020-12-11 具自我對準定位之晶片移載方法及其設備

Country Status (2)

Country Link
US (1) US20220189911A1 (zh)
TW (1) TWI767444B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200710923A (en) * 2004-12-28 2007-03-16 Mitsumasa Koyanagi Method of fabricating integrated circuit device using self-organization function and apparatus for fabricating same
TW200806569A (en) * 2006-07-18 2008-02-01 Ind Tech Res Inst Method and apparatus for microstructure assembly
CN111739877A (zh) * 2020-07-27 2020-10-02 深圳市隆利科技股份有限公司 亲疏水界面组装制备led显示器的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016221281A1 (de) * 2016-10-28 2018-05-03 Osram Opto Semiconductors Gmbh Verfahren zum transferieren von halbleiterchips und transferwerkzeug

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200710923A (en) * 2004-12-28 2007-03-16 Mitsumasa Koyanagi Method of fabricating integrated circuit device using self-organization function and apparatus for fabricating same
TW200806569A (en) * 2006-07-18 2008-02-01 Ind Tech Res Inst Method and apparatus for microstructure assembly
CN111739877A (zh) * 2020-07-27 2020-10-02 深圳市隆利科技股份有限公司 亲疏水界面组装制备led显示器的方法

Also Published As

Publication number Publication date
US20220189911A1 (en) 2022-06-16
TW202223554A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US8293063B2 (en) Combination of a substrate and a wafer
KR870006623A (ko) 반도체기판의 제조방법
US11764198B2 (en) Method and device for bonding of chips
KR20180121304A (ko) 소자 기판을 이용한 소자의 공정처리 수행방법
KR100293454B1 (ko) 압축성형방법
KR102210294B1 (ko) 칩 정렬 방법
TWI745532B (zh) 半導體基板之處理方法及處理裝置
TW201308476A (zh) 用以在乾燥作業中減少基板圖案崩塌之設備與方法
CN213483732U (zh) 具有自我对准定位功能的芯片移载设备
TWI767444B (zh) 具自我對準定位之晶片移載方法及其設備
JP2017034164A (ja) インプリント用テンプレートおよびその製造方法、および半導体装置の製造方法
CN109585310B (zh) 半导体结构及其形成方法
JP2018521514A (ja) 超音波を用いた自己整列を伴う直接結合のための方法
KR102155074B1 (ko) 분자 접착에 의한 접합 방법
KR20170096938A (ko) 기질을 접합시키기 위한 방법
CN107799450A (zh) 用于集成电路裸片的自对准的方法和装置
US20160276200A1 (en) Semiconductor manufacturing method and semiconductor manufacturing device
TWM610013U (zh) 具自我對準定位之晶片移載設備
KR101710221B1 (ko) 기판 처리 장치 및 기판 처리 방법
US9498918B2 (en) Method and device for embossing
Gabriel et al. Wafer direct bonding with ambient pressure plasma activation
KR102629100B1 (ko) 다이아몬드 기판 생성 방법
US10971471B2 (en) Methods and systems for manufacturing semiconductor devices
KR20120054252A (ko) 웨이퍼 접합방법
KR101774185B1 (ko) 기판 처리 장치, 접합 기판의 박리 방법 및 접착제의 제거 방법