KR20120054252A - 웨이퍼 접합방법 - Google Patents

웨이퍼 접합방법 Download PDF

Info

Publication number
KR20120054252A
KR20120054252A KR1020100115537A KR20100115537A KR20120054252A KR 20120054252 A KR20120054252 A KR 20120054252A KR 1020100115537 A KR1020100115537 A KR 1020100115537A KR 20100115537 A KR20100115537 A KR 20100115537A KR 20120054252 A KR20120054252 A KR 20120054252A
Authority
KR
South Korea
Prior art keywords
substrate
wafers
bonded
bonding
plasma
Prior art date
Application number
KR1020100115537A
Other languages
English (en)
Other versions
KR101503027B1 (ko
Inventor
유정희
강현서
윤광수
임권섭
고재상
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100115537A priority Critical patent/KR101503027B1/ko
Publication of KR20120054252A publication Critical patent/KR20120054252A/ko
Application granted granted Critical
Publication of KR101503027B1 publication Critical patent/KR101503027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

반도체 소자 제작에 있어서, 반도체 기판 직접접합 방법이 사용된다. 종래의 반도체 기판 접합방법은 보이드(void)발생 및 뒤틀림 현상으로 불량품 양산의 문제점을 가지고 있다. 본 발명에서 제공하는 반도체 기판 직접접합 방법은 두 반도체 기판간의 접합표면을 활성화 시키고, 서로 맞대어 가압하여 초기접합을 이룬 후, 열처리 과정에서 열을 접합기판의 중앙부부터 가장자리로 전달하여 보이드(void)발생을 감소시켜 제품의 품질 유지와 수율을 향상시킬 수 있다.

Description

웨이퍼 접합방법{METHOD OF WAFER BONDING}
본 발명은 반도체 소자의 제조 방법에 관한 것이다. 더욱 상세하게는 반도체기판들간의 접합방법에 관한 것이다
반도체 소자의 종류가 다양해지면서, 반도체 기판의 접합기술은 발전해왔다.반도체 기한의 직접접합 기술은 불량품 양산의 문제를 가지고 있다. 예를 들면,보이드(Void)발생, 뒤틀림 현상, 등의 문제가 품질과 제품의 수율을 감소시킨다.
본 발명이 이루고자 하는 기술적 과제는, 수율이 향상된 반도체 기판 직접접합 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 수단으로서, 본 발명의 반도체 기판접합방법은 두 기판들의 접합표면들을 플라즈마를 이용하여 활성화 시킨다. 상기 접합표면들을 맞닿게 하여, 수직으로 가압하여 초기접합을 수행한다. 상기 초기접합 된 반도체 기판의 중앙부를 선택적으로 가열하여 기판의 가장자리로 열이 전달되며 접합을 이룬다.
반도체 기판 제작시 불량 접합기판 발생빈도를 감소시키고, 제품의 수율이 증가 할 수 있다.
도 1a 및 도 1g는 본 발명의 실시예에 따른 반도체 기판 직접접합 제조과정을 설명하기 위한 공정 단면도들이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 기판 직접접합 장치를 설명하기 위한 단면도와 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시에 한정되지 않고 다른 재질에도 응용될 수 있다. 오히려, 여기에 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 내용이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도 1a 및 도 1g는 본 발명의 실시예에 따른 반도체 기판 제조과정을 설명하기 위한 단면도들이다.
도 1a 를 참조하면,제 1 면(10a) 및 상기 제 1 면(10a)에 대향하는 제 2 면(10b)을 포함하는 제 1 기판(10)이 제공된다. 상기 제 1 기판(10)은 실리콘 기판일 수 있다. 제 1 기판(10)은 연마되어,두께가 감소할 수 있다. 예를 들면,상기 제 1 기판의 두께가 275 ㎛ 가 되도록, 상기 제 1 기판(10)을 연마할 수 있다.
도 1b를 참조하면, 상기 제 1 기판(10)의 상기 제 1 면(10a) 및 상기 제 2 면(10b)상에 절연막(13)이 형성될 수 있다. 예를 들면, 상기 절연막(13)은 산화막 또는 질화막일 수 있다. 상기 절연막(13)은 화학기상증착법(Chemmical Vapor Deposition) 또는 열산화법(Thermal Oxidation)으로 형성될 수 있다. 예를 들면, 상기 절연막(13) 두께는 약 1000 Å일 수 있다. 상기 절연막(13)의 표면의 불순물이 제거될 수 있다. 예를 들면, 상기 표면의 불순물은 세정용액을 사용하여 제거될 수 있다. 상기 세정용액은 암모니아, 과산화수소 및 물의 혼합용액 일 수 있다. 예를 들면, 상기 세정용액을 구성하는 암모니아, 과산화수소 및 물의 구성비는 약 1:1:5 일 수 있다. 예를 들면, 상기 세정용액의 온도는 약 75℃ 일수 있다. 예를 들면, 세정 시간은 약 10분 일 수 있다.
도 1c를 참조하면, 상기 제 1 기판(10)의 상기 제 1 면(10a)상의 절연막(13)이 활성화될 수 있다. 예를 들어, 상기 제 1 기판(10)의 상기 절연막(13)이 플라즈마를 사용하여 활성화될 수 있다. 예를 들면, 상기 플라즈마는 산소 플라즈마가 될 수 있다. 상기 플라즈마는 고주파를 에너지원으로 하여 생성될 수 있다. 예를 들면, 상기 고주파 파워의 범위는 150~250 W일 수 있다. 상기 플라즈마는 대기압보다 낮은 압력에서 생성될 수 있다. 예를 들어, 상기 압력은 0.05 torr일 수 있다. 상기 제 1 기판(10)의 상기 제 1 면(10a)상의 상기 절연막(13)이 활성화되어 제 1 활성화 층(15)이 형성될 수 있다.
도 1d를 참조하면, 제 3 면(20a) 및 상기 제 3 면(20a)에 대향하는 제 4 면(20b)을 포함하는 제 2 기판(20)이 제공된다. 상기 제 2 기판(20)은 쿼츠(quartz)기판일 수 있다. 상기 제 2 기판(20)의 표면의 불순물이 제거될 수 있다. 예를 들면,상기 표면의 불순물은 세정용액을 사용하여 제거될 수 있다. 상기 세정용액은 암모니아, 과산화수소 및 물의 혼합용액 일 수 있다. 예를 들면, 상기 세정용액을 구성하는 암모니아, 과산화수소 및 물의 구성비는 약 1:1:5 가 될 수 있다. 예를 들면, 상기 세정용액의 온도는 약 75℃ 일수 있다. 예를 들면, 상기 세정시간은 약 10분 일 수 있다. 상기 제 2 기판(20)의 상기 제 3 면(20a)이 플라즈마를 사용하여 활성화될 수 있다. 예를 들면, 상기 플라즈마는 산소 플라즈마일 수 있다. 상기 플라즈마는 고주파를 에너지원으로 하여 생성될 수 있다. 예를 들면, 상기 고주파 파워의 범위는 150~250 W일 수 있다. 상기 플라즈마는 대기압보다 낮은 압력에서 생성될 수 있다. 예를 들어, 상기 압력은 0.05 torr일 수 있다. 상기 제 2 기판(20)의 상기 제 3 면(20a)이 활성화되어 제 2 활성화 층(23)이 형성될 수 있다.
도 1e를 참조하면, 상기 제 1 활성화 층(15)과 상기 제 2 활성화 층(23)이 접촉하여 초기접합 될 수 있다. 상기 제 1 및 제 2 활성화 층(15,23)들이 초기 접합 되어, 제 1 접합 층(14)이 형성될 수 있다. 상기 제 1 접합 층(14)은 상기 제 1 및 제 2 활성화 층(15,23)들이 수직으로 가압 되어 형성될 수 있다. 상기 제 1 접합 층(14) 내부에 보이드(void)(12)가 존재할 수 있다.
도 1f를 참조하면, 상기 제 1 접합 층(14)이 열처리 될 수 있다. 이로 인해, 상기 보이드(void)(12)가 제거된 제 2 접합 층(18)을 갖는 접합기판이 형성될 수 있다. 상기 제 1 기판(10)의 상기 제 1 면(10a)과 상기 제 2 기판(20)의 제 3면(20a) 사이에 형성된 상기 제 2 접합 층(18)을 갖는 접합기판이 형성된다.
도 1g 를 참조하면, 상기 접합기판은 그 목적에 맞도록 가공될 수 있다. 예를 들면, 상기 제 1 기판(10)의 상기 제 2 면(10b)상에 형성된 상부 절연막(13)을 제거할 수 있다. 상기 접합기판은 반도체 소자 제조공정에 사용될 수 있다. 예를 들면, 리소그라피(lithography) 공정으로 다양한 모양의 트렌치가 형성 될 수 있다. 상기 트렌치의 모양은 V형, U형, 사각형일 수 있다.
도 2a 및 도 2b 는 본 발명의 실시 예에 따른 반도체 기판 직접접합 장치를 설명하기 위한 도면들이다.
도 2a 및 도 2b를 참조하면, 도 1f의 열처리공정은 가열로(100) 내부에서 수행될 수 있다. 상기 가열로(100)는 상기 접합기판을 가열하는 제 1 히터(110) 및 상기 제 1 히터(110)를 둘러싸는 형태로 구성되는 제 2 히터(130)를 포함할 수 있다. 상기 가열로(100)의 내부는 대기압의 분위기를 가질 수 있다.
도 2a를 참조하면, 상기 제 2 기판(20)의 제 4 면(20b)의 중앙부가 상기 제 1 히터 위에 위치할 수 있다. 상기 제 2 기판(20)은 상기 제 1 기판(10)에 비해 열팽창계수가 작을 수 있다. 상기 제 1 히터(110)로부터 열의 전달 방향은 방사형이 될 수 있다. 예를 들어, 상기 열은 상기 접합기판의 중앙부에서 가장자리로 전달될 수 있다. 방사형으로 전달되는 열에 의해서, 상기 초기접합시 생성되었던 보이드(12)가 제 1 기판(10)과 제 2 기판(20) 사이에서 초기접합된 기판의 외부로 빠져나갈 수 있다. 상기 열처리 공정으로 보이드(12)가 제거된 직접접합기판을 형성시킬 수 있다.
10: 제 1 기판
10a: 제 1 면
10b: 제 2 면
12: 보이드(void)
13: 절연막
14: 제 1 접합층
15: 제 1 활성화 층
18: 제 2 접합층
20: 제 2 기판
20a: 제 3 면
20b: 제 4 면
23: 제 2 활성화 층
100: 가열로
110: 제 1 히터
130: 제 2 히터

Claims (1)

  1. 두 웨이퍼들의 접합표면들을 플라즈마를 이용하여 활성화 시키는 것;
    상기 웨이퍼들의 접합표면들이 서로 맞달게 하고, 수직으로 압려을 가하여 초기접합을 수행하는 것 및;
    상기 초기 접합된 웨이퍼들의 중앙부를 선택적으로 가열하여 웨이퍼들의 가장자리로 열을 전달하여 접합하는 것을 포함하는 웨이퍼 접합방법.
KR1020100115537A 2010-11-19 2010-11-19 웨이퍼 접합방법 KR101503027B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100115537A KR101503027B1 (ko) 2010-11-19 2010-11-19 웨이퍼 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100115537A KR101503027B1 (ko) 2010-11-19 2010-11-19 웨이퍼 접합방법

Publications (2)

Publication Number Publication Date
KR20120054252A true KR20120054252A (ko) 2012-05-30
KR101503027B1 KR101503027B1 (ko) 2015-03-18

Family

ID=46270155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115537A KR101503027B1 (ko) 2010-11-19 2010-11-19 웨이퍼 접합방법

Country Status (1)

Country Link
KR (1) KR101503027B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412629B2 (en) 2012-10-24 2016-08-09 Globalfoundries Inc. Wafer bonding for 3D device packaging fabrication

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6987518B2 (ja) * 2017-01-26 2022-01-05 ソニーセミコンダクタソリューションズ株式会社 積層レンズ構造体およびその製造方法、並びに電子機器
KR102586083B1 (ko) 2022-07-15 2023-10-05 성균관대학교산학협력단 웨이퍼 본딩 방법 및 웨이퍼 본딩 시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412629B2 (en) 2012-10-24 2016-08-09 Globalfoundries Inc. Wafer bonding for 3D device packaging fabrication

Also Published As

Publication number Publication date
KR101503027B1 (ko) 2015-03-18

Similar Documents

Publication Publication Date Title
KR100709689B1 (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
JP5663535B2 (ja) 分子接合による結合のためのプロセスおよび装置
TWI402170B (zh) 鍵結兩底材之方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
TW201933538A (zh) 一種半導體產品用絕緣層結構及其製備方法
TWI567780B (zh) Method of manufacturing composite wafers
JP2009503907A (ja) 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ（ｓｓｏｉ）構造
TW200952050A (en) Method for manufacturing bonded substrate
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR20120112533A (ko) 접합 웨이퍼의 제조 방법
JP2007281166A (ja) 接合方法および接合装置ならびに接合基板
KR101503027B1 (ko) 웨이퍼 접합방법
WO2015093550A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
JP2006258958A (ja) 基板接着方法及び基板接着装置
JP6371143B2 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
WO2010137682A1 (ja) 貼り合わせウェーハの製造方法
KR102082009B1 (ko) 아연 금속과 아연 과산화물의 반응성 결합으로 형성된 층상 결합 구조물
KR101302071B1 (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
KR100253583B1 (ko) 접합형 에스. 오. 아이 웨이퍼 제조방법
JP2007194345A (ja) はり合わせ基板の製造方法、及びはり合わせ基板の製造装置
JP6273322B2 (ja) Ｓｏｉ基板の製造方法
TWI837774B (zh) 半導體裝置及半導體裝置之製造方法
JPH08195334A (ja) シリコン基板の接合方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee