JP2009503907A - 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ（ｓｓｏｉ）構造 - Google Patents

結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ（ｓｓｏｉ）構造 Download PDF

Info

Publication number
JP2009503907A
JP2009503907A JP2008525202A JP2008525202A JP2009503907A JP 2009503907 A JP2009503907 A JP 2009503907A JP 2008525202 A JP2008525202 A JP 2008525202A JP 2008525202 A JP2008525202 A JP 2008525202A JP 2009503907 A JP2009503907 A JP 2009503907A
Authority
JP
Japan
Prior art keywords
layer
strained
strained silicon
silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008525202A
Other languages
English (en)
Inventor
マイケル・アール・シークリスト
ル・フェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of JP2009503907A publication Critical patent/JP2009503907A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明は、一般に歪シリコンオンインシュレータ（ＳＳＯＩ）構造とその製造方法に関するものである。この方法は、歪シリコン層の歪を維持しつつその結晶化度を改善するための高温熱アニールを含む。

Description

本発明は、一般に歪シリコン・オン・インシュレータ（ＳＳＯＩ）構造に関する。さらに詳しくは、本発明は歪シリコン層の結晶化度が改善されたことを特徴とするＳＳＯＩ構造に関する。さらに本発明はそのような構造の製造方法に関する。
シリコンオンインシュレータ構造は、一般にハンドルウエハと、半導体デバイス層と、ハンドルウエハおよびデバイス層との間の誘電性絶縁層とを備える。デバイス層をＳＯＩ構造のハンドルウエハから絶縁することによって、デバイス層の漏れ電流が低減され電気容量が低下する。半導体デバイス用の歪シリコンオンインシュレータ（ＳＳＯＩ）構造は、ＳＯＩ技術と歪シリコン技術の利点を組み合わせたもので、歪シリコン層がキャリア移動度を高める。
歪シリコンオンインシュレータ構造は様々な方法で加工または製造される。例えば一つの方法では、下記するような公知の方法の一つによって、シリコン−ゲルマニウム（ＳｉＧｅ）緩和層を絶縁層上に形成する。（ｉ）酸素注入による分離（ＳＩＭＯＸとして知られている。例えば特許文献１参照）；（ｉｉ）ウエハ接合とその後の裏面エッチング；(ｉｉｉ)ウエハ接合とそれに続く水素剥離層移設、または(ｉｖ)非晶質材料の再結晶化。これらの方法に続き、ＳｉＧｅ層上に歪シリコン層をエピタキシャル堆積または成長させる。絶縁層上のＳｉＧｅ緩和層は、Ｓｉに歪を導入するためのテンプレートとして機能し、導入される歪は典型的にはおよそ１０−３より大きい。
しかしながらこのような構想には制約がある。例えばこれは、デバイス動作間に層を完全に空乏するために絶縁材料上の層を十分に薄く（例えば３００オングストローム未満）する必要がある完全空乏型半導体装置を絶縁体上に製造する妨げとなる。さらにＳｉＧｅ緩和層は、絶縁材料上の層の合計厚さを増加させ、その結果、完全空乏型シリコンオンインシュレータ装置（fully depleted silicon on insulator device）の作成に要求される厚さを満足することが難しくなる。
このような問題は、絶縁材料上に直接配置された歪Ｓｉを歪ＳＯＩ構造に持たせることによって回避することができる。（例えば、特許文献２参照）これは、例えば、ウエハ接合と注入法による分離との両者を活用することで達成することができる。具体的には、例えばＳｉＧｅ緩和層を一つのウエハまたは基板面に形成する。次いで歪シリコン層を、例えばエピタキシャル堆積によって、緩和層の表面に形成する。そして、例えば特許文献３に開示される方法等一般に公知の方法の何れかによって緩和層に水素イオンを注入し、劈開または分離面を画定する。このようにしてできた構造を、表面に誘電性絶縁層を有する第二のウエハに対し、歪層面が誘電性絶縁層面に接着するように接合する。ひとたび接合すると、その結果としてできた構造を劈開または分離面に沿って分離することで歪シリコンオンインシュレータ構造を得ることができる。
米国特許第５，４３６，１７５号 米国特許出願公開第２００４／０００５７４０号 米国特許第６，７９０，７４７号
ＳＳＯＩ構造を作成する為の方法の如何に関わらず、典型的な方法は高温アニールを利用したウエハ接合法を採用する。しかしながらこの高温アニールは、歪層の有益な特性を乱すため歪材料に完全に適合するわけではない。例えば高温アニールを行うと、歪Ｓｉ層を緩和する、あるいは上部のＳｉＧｅ層からＧｅが歪Ｓｉ層内に拡散するなどの結果を招く場合がある。逆に熱アニールを省略するか、約９５０℃より低い温度で熱アニールを行うと、例えば、歪Ｓｉ層に所望の結晶構造が得られない等、ＳＳＯＩ構造の特性も制約を受ける。
従って簡単に述べれば本発明は、ハンドルウエハと、歪シリコン層と、前記ハンドルウエハと前記歪シリコン層との間の誘電体層とを備える歪シリコンオンインシュレータ構造を作製する方法に関し、前記方法は、前記歪シリコン層がハンドルウエハの結晶化度と約１０％未満だけ異なる結晶化度を有するように前記歪シリコンオンインシュレータ構造を所定の温度にて所定の時間でアニールすることを含む。
本発明の方法は、ドナーウエハの表面にシリコン含有緩和層を形成すること、前記シリコン含有緩和層上に歪シリコン層を形成すること、ハンドルウエハの表面上に誘電体層を形成すること、前記ドナーウエハの歪シリコン層と前記ハンドルウエハの誘電体層とを接合して接合ウエハを形成することをさらに含み、前記歪シリコン層と前記誘電体層との間に接合界面が形成され、前記ハンドルウエハの歪シリコン層がその表面にシリコン含有緩和残留層を有するように前記シリコン含有緩和層内の分離面に沿って接合ウエハと分離することおよび歪シリコン層からシリコン含有緩和残留層を実質的に除去するために、前記層をエッチングすることとを特徴とする。
別の観点における本発明は、ハンドルウエハと、歪シリコン層と、前記ハンドルウエハと前記歪層との間の酸化物層とを備える歪シリコンオンインシュレータ構造に関し、前記歪層はハンドルウエハの結晶化度と約１０％未満だけ異なる結晶化度を有する。
本発明の目的と特徴は一部明らかであり、一部以下に示される。
図面を通じて対応する符号は対応する部分を示す。
本発明によれば、結晶化度が改善され電気特性を改善できる歪半導体層を有する絶縁体構造上の歪半導体の製法が考案される。より具体的には、歪半導体層を緩和することなくその結晶化度を改善するために、高温熱アニールが有用な手段であることが判明した。本発明による半導体材料は、シリコン含有材料など当技術分野で一般に知られている半導体用途に適当な如何なる材料でも良い。ここでは例示のため、半導体材料としてＳＳＯＩ構造に活用されるシリコンを取り上げる。本発明の改善された特徴は、例えば半導体積層構造など他の半導体用途に望ましい場合があることも理解すべきである。このような積層構造には、例えばＳＳｉ／ＰＮＯ／ポリシリコン／ＳｉＯ２（ＢＯＸ)またはＳＳｉ／ＨｆＯ２／ＴａＳｉＮ／ポリシリコン／ＳｉＯ２（ＢＯＸ)積層（ここでＰＮＯはプラズマ窒化ゲート酸化物（plasma nitrided gate oxide）を指し、ＢＯＸは埋め込み酸化物（buried oxide）を指す。）が含まれる。
本発明の高温熱アニールはＳＳＯＩ構造製作のための公知の方法に容易に組み入れることができることを留意すべきである。このような方法には、例えば、ここにその全ての内容を参照し組み入れる米国特許出願公開２００４／０００５７４０号および２００４／００３１９７９号記載のウエハ接合および層移設法と同様に、前述した米国特許第６，７９０，７４７号に記載の方法などが含まれる。従って、ＳＳＯＩ構造の作成法として一般に知られる実質的にいずれの技法も、本発明に従って採用することができる。本発明の方法はウエハ接合法と層の移設法を利用することが好ましい。従って以下には、本発明をこれ等の技法に沿って詳細に説明する。しかしながら、これは説明を目的とするもので限定を意図するものとみなされるべきではないことを理解すべきである。さらに本発明の実施に当たり、これ等の技法は、当技術分野でよく知られる様々な装置および方法条件を用いて適宜実施することができ、場合によっては、本発明の範囲から逸脱することなく省略する、あるいは他の技法と組み合わせることができる。
１．歪シリコン層の形成
ＳＳＯＩ構造の形成には多くの技法を用いることができるが、ここでは本発明のいくつかの実施形態を説明するため、ウエハ接合法と層移設法によるＳＳＯＩ作成方法を図１から４を参照しながら詳細に説明する。一般的にこれ等の技法は、二つの別々の構造を作成することと、接合界面に沿ってこれ等を接合することと、注入技法を用いて形成され前記接合界面とは異なる分離面に沿ってこれ等を剥離することとを含む。各構造は基板または支持ウエハを含み、基板または支持ウエハは石英またはサファイアを含んでも良いが、一般にはシリコン（例えば、チョクラルスキー法によって作製された単結晶シリコン）、ゲルマニウムまたはシリコン−ゲルマニウム（ＳｉＧｅ）などの半導体材料を含む。一つの好適な実施形態において、基板は単結晶シリコンウエハを含み、前記ウエハは少なくとも約１５０ｍｍ、２００ｍｍ、３００ｍｍまたはそれ以上の直径を有している。
以下では一つのウエハを「ハンドルウエハ」と称する。ハンドルウエハはその表面に直接配置された誘電体層を有し、最終的なＳＳＯＩ構造の基板としての役割を果たす。もう一方の基板を以降「ドナーウエハ」と称する。ドナーウエハはその表面に直接配置されたシリコン含有緩和層を有し、一つの実施形態では、ウエハ接合ステップ前に歪シリコン層をその表面に形成するための基板としての役割を果たす。一つの代替的実施形態では、ウエハ接合ステップ前に、歪シリコン層上に所定量の誘電体層材料が配置される。
Ａ．ドナーウエハの構造
図１Ａを参照すると、ドナーウエハ構造１０はドナーウエハまたは基板１２と、基板表面上の緩和したシリコン格子とは格子定数の異なるシリコン含有緩和層１３と、前記シリコン含有緩和層の表面上にある歪シリコン層とを備える。一つの好適な実施形態におけるシリコン含有層はＳｉＧｅである。ＳｉＧｅ緩和層の特定の組成は、歪シリコン層に導入しようとする格子歪のレベルに応じて様々である。典型的なＳｉＧｅ層は少なくとも約１０％のＧｅを含み、場合によっては約１５%、約２０%、約２５%、約３５%、約５０% 以上（例えば６０%、７０%、８０%、９０% 以上）を含むことができる。しかしながら一つの好適な実施形態におけるＳｉＧｅ層は、Ｇｅ濃度が１０％以上、５０％未満の範囲、または１５％以上、３５％未満の範囲にあり、約２０％のＧｅが好ましい。
シリコン含有（例、ＳｉＧｅ）緩和層の形成には、エピタキシャル堆積法の一種など、当技術分野で一般に使用される実質的に全ての技法が使用できる。一般に、緩和層の厚さは、ＳｉＧｅ結晶格子が実質的に完全塑性緩和できるような十分な厚さとする。典型的な緩和層は実質的に均一な厚さを有し、その平均厚さは約０．１μｍ以上で、例えば約０．６μｍ以上、約１．０μｍ以上、場合によっては約２．０μｍ以上である。代わりに、厚さを範囲で表すほうが好ましい場合がある。例えば平均厚さは、典型的には約０．１から約２．０μｍまでの範囲、例えば約０．５から約１．０μｍまでの範囲などである。一つの好適な実施形態において、ＳｉＧｅ層は平均厚さが約２．０μｍである。なお上述した厚さの範囲と最小厚さとは、緩和層の結晶格子を実質的に塑性緩和するのに十分な厚さである限り、本発明においてはあまり重要ではない。
歪層１４は、例えば（ＧｅＳｉ）緩和層１３上に形成または堆積されたシリコンで、歪は例えば歪シリコン層とＳｉＧｅ緩和層との間の格子定数の差によって生じる。このような歪が、ひいては歪層の結晶化度を左右する。
堆積後の層に歪が存在する限り、緩和層と同様に緩和層上の歪層の形成または堆積にも、当技術分野で一般に知られている実質的に全ての技法が使用できる。一つの好適な実施形態においては、エピタキシャル堆積技法の一つ（例えば、大気圧化学気相堆積法（ＡＰＣＶＤ）；低圧または減圧ＣＶＤ（ＬＰＣＶＤ）；超高真空ＣＶＤ（ＵＨＣＶＤ）；分子ビームエピタキシー（ＭＢＥ）；または原子層堆積（ＡＬＤ））が使用され、例えば化学気相堆積法によってシラン、ジシランまたはトリシランが堆積される。エピタキシャル成長システムは、単一ウエハまたは複数ウエハ用バッチ式反応室を備えることができる。歪層は、場合によっては歪層と緩和層との間の界面の画定を促進するため、比較的低い温度、例えば７００℃未満で形成される。画定された界面は、後に緩和層からの歪層の分離または除去を容易にする場合がある。歪層が実質的に１００％のシリコンを含む一つの実施形態では、歪層は例えばＧｅソース気体に曝されていない堆積ツールの専用チャンバー内で形成される。このようにすることで、二次汚染を回避し、歪層と緩和層との間における高品質界面の形成が促進される。さらに歪層は、従来のＳｉより良好な熱伝導性を有するように、等方的な高純度シリコン前躯体から形成することもできる。高い熱伝導率は、後に歪層上に形成されるデバイス層からの熱の放散を容易にし、それによって歪層固有の高いキャリア移動度を維持する場合がある。
一般に歪層１４は、後のデバイス製造に十分な実質的に均一な厚さに成長するが、結晶格子が露出したシリコン表面で顕著な塑性緩和を起こすのに十分な厚さとはならない。従って典型的な歪層は、平均厚さが少なくとも約１ｎｍ、例えば約１ｎｍと約１００ｎｍとの間、好ましくは約１０ｎｍと約８０ｎｍとの間、より好ましくは約１５ｎｍと約４０ｎｍとの間に成長する。好適な一実施形態におけるシリコン層の平均厚さは約２０ｎｍである。
図１Ａを再び参照すると、緩和層１３の実質的に一定の深さに水素イオンなどのイオンを注入することができる。歪層１４の形成前に緩和層にイオンを注入すると、イオンは後に歪層が形成される緩和層１３の表面全体に注入される。歪層１４の形成後に緩和層にイオンを注入すると、イオンは歪層１４を通じて緩和層１３に注入される。このイオン注入は、緩和層の分離面または劈開面１７を画定する。イオンの平均注入深さは、後の熱処理時に歪層を十分移設しつつ、これに伴い移設される緩和層の量を可能な限り制限するような深さが好ましい。以下に詳細を記述するように、イオンは典型的には緩和層内の少なくとも約２０ｎｍ、３０ｎｍ、４０ｎｍ、場合によっては５０ｎｍまたはそれ以上の深さに注入する。例えば場合によって、イオンは緩和層内の少なくとも約６５ｎｍ、７５ｎｍ、８５ｎｍ、１００ｎｍ、１５０ｎｍ、２００ｎｍまたはそれ以上の深さに注入される。イオン注入は当業者公知の方法によって行われる。例えば、注入を米国特許第６，７９０，７４７号に記載の方法に従って行っても良い。注入パラメータは、注入水素イオン（Ｈ＋）、例えば、一回あたり約１から約５×１０１６イオン／ｃｍ２、注入エネルギー、例えば、約２０から約１００ｋｅＶなどである。（例えば、歪層を通じて緩和層にエネルギー２８ｋｅＶ、一回当たり２．６×１０１６イオン／ｃｍ２のＨ＋を注入することができる。）
この点において、代替的実施形態では他の注入物、例えばＨ２ ＋またはＨｅ＋等、を注入量とエネルギーを適宜調整して使用することができることを留意すべきである。
歪層形成の前に注入を行う場合には、緩和層中の面１７に沿った分離または劈開が尚早に（即ち、接合工程の前に）起こらないように、それに続く緩和層への歪層の成長または堆積を十分に低い温度で実施することが好ましいこともさらに留意すべきである。分離または劈開温度は、注入種、注入量および注入材料によって複雑に変化する。例えばある場合には、堆積または成長温度を約５００℃より低く保つことで、尚早分離または劈開を防ぐことができることが提唱されている。
Ｂ．ハンドルウエハの構造
図１Ｂを参照すると、ハンドルウエハ構造１１は、最終的なＳＳＯＩ構造の絶縁層として機能する誘電体層１５を表面に有するハンドルウエハまたは基板１６を含む。誘電体層は、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、酸化アルミニウム、酸化マグネシウムなど、ＳＳＯＩ構造への使用に適した電気的絶縁材料であれば良い。一つの好適な実施形態における誘電体操はＳｉＯ２である。しかしながら、場合によっては代わりにＳｉＯ２の融点、即ちおよそ１７００℃、よりも高い融点を有する材料を誘電体層に用いることが好ましい場合があることを留意すべきである。このような材料の例として窒化シリコン（Ｓｉ３Ｎ４）、酸化アルミニウム、酸化マグネシウムなどが挙げられる。特定の理論に捕らわれない一般の考え方として、融点の高い誘電体層を用いると、その後の方法において、下地の誘電体層がデバイス製造工程で一般に用いられる温度（即ち、１０００〜１２００℃）で軟化することによって移設された歪層の緩和が起こりにくくなる。
誘電体層は、熱酸化、湿式酸化または熱窒化など、当業者公知の技法によって形成することができる。一般には誘電体層を、最終的なＳＳＯＩ構造に所望の絶縁性を提供するのに十分で実質的に均一な厚さに成長させる。典型的な誘電体層の平均厚さは少なくとも１０ｎｍ、例えば約５０ｎｍ、約１００ｎｍ、約１２５ｎｍ、約１５０ｎｍ、約１７５ｎｍまたは約２００ｎｍである。代わりに誘電体層の厚さを、約１０ｎｍと約２００ｎｍとの間、好ましくは約５０ｎｍと約１７５ｎｍとの間、さらに好ましくは約１００ｎｍと約１５００ｎｍとの間、などの範囲として表すこともできる。一つの好適な実施形態における誘電体層の平均厚さは約１４５ｎｍである。
Ｃ．ウエハ接合と歪層の移設
ドナーウエハ構造１０とハンドルウエハ構造１１が作成された後、ドナーウエハ上の歪シリコン層をハンドルウエハの誘電体層上に移設して最終的なＳＳＯＩ構造を形成する。一般にこの移設は、誘電体層１５の表面を歪層１４の表面に接触させ、両表面の間に接合界面１８を有する接合構造２０を形成し、その後、接合構造を緩和層中の分離面または劈開面１７に沿って劈開または分離することによって行われる。
接合前に、歪シリコン層および／または誘電体層を、これらの表面が接合できるように、洗浄、短時間エッチングおよび／または平坦化など当技術分野で公知の方法によって任意に処理する事ができる。さらに接合前の両表面の品質は、その結果生じる接合界面の強度に直接影響を与える。
表面粗さは表面品質の定量評価方法の一つで、表面粗さの値が小さいほど表面品質は高い。従って、歪層および／または誘電体層の表面粗さを減じる処理を施すことができる。例えば一つの実施形態における表面粗さは、二乗平均平方根（ＲＭＳ）で約０．５ｎｍ未満である。このように低いＲＭＳ値は接合前に洗浄および／または平坦化を行うことによって達成できる。洗浄は、親水面形成方法などの湿式洗浄法によって行うことができる。一般的な親水性表面形成方法の一つにＲＣＡ ＳＣ１洗浄方法があり、この方法では水酸化アンモニウム、過酸化水素および水を、例えば１：４：２０の比率で混合して６０℃に加熱した溶液に表面を約１０分間浸漬し、その後脱イオン水でリンスしてからスピンドライヤーで乾燥する。平坦化は化学機械研磨（ＣＭＰ）法によって行うことができる。さらに湿式洗浄の前、後、またはこれに代わって、両表面に接合強度を高めるためのプラズマ活性化処理を施すことができる。プラズマ雰囲気は例えば、酸素、アンモニア、アルゴン、窒素、ジボランまたはホスフィンを含むことができる。一つの好適な実施形態におけるプラズマ活性化雰囲気は、窒素、酸素およびこれ等の組み合わせからなる群より選択される。
図２を参照すると、ドナーウエハが、歪層１４と誘電体層１５とを合わせて接合界面１８を形成することによってハンドルウエハに接合される。一般にウエハ接合は、後の劈開または分離による層移設などに持ちこたえるだけの一体性を接合界面に保証するため十分なエネルギーを使用するものであれば、当技術分野で公知の実質的に如何なる方法でも行うことができる。しかしながら典型的なウエハ接合は、歪層の表面と誘電体層の表面とを常温で接触させ、その後、接合強度が約５００ｍＪ／ｍ２、約７５０ｍＪ／ｍ２、約１０００ｍＪ／ｍ２またはそれ以上の接合界面を形成するのに十分な時間、高温で加熱することによって行われる。このような接合強度を達成するため、加熱は少なくとも約２００℃、３００℃、４００℃、場合によっては５００℃にて、少なくとも約５分、３０分、６０分、場合によっては３００分の時間で行う。
図３を参照すると、接合界面１８の形成後に形成された接合構造２０を、緩和層１３内の分離面または劈開面１８に沿った破壊を誘起する条件に曝す。一般にこの破壊は、例えば熱誘起分離、機械的分離またはその組み合わせなど当技術分野で公知の技法を用いて行われる。一つの実施形態では、破壊を誘起するため接合構造を高温で一定の時間アニールする方法を採用することができる。例えばアニール温度は少なくとも２５０℃、３５０℃、４５０℃、５５０℃、６５０℃、場合によっては７５０℃である。この温度は、好ましくは約２５０℃と約７５０℃との間、より好ましくは約３５０℃と約６５０℃との間にある。アニールは少なくとも５分、３０分、６０分、場合によっては３００分の間行われる。アニール温度が高いほど時間が短くなり、逆も同様である。アニール工程は大気または例えばアルゴンもしくは窒素などの不活性雰囲気で行うことができる。
さらにもう一つの実施形態は、機械的力のみまたは機械的力をアニール工程に追加することによって緩和層の分離を誘起する。このような機械的力を適用するための実際の方法は本発明にとって重要ではなく、すなわち、歪層に相当の損傷を与えない限り、緩和層の分離を誘起する如何なる公知の機械的力を適用しても構わない。一つの好適な実施形態では、約３５０℃より低いアニールに加え分離を誘起する機械的力を用いる。
図３を再び参照すると、分離に際して、二つの構造（３０および３１）が形成される。接合構造２０の分離が緩和層１３内の分離面または劈開面１７に沿って起こる場合、分離面１７は界面１８と一致せずにむしろ緩和層内に存在し、緩和層の部分は両構造の一部となる。（即ち、緩和層の一部が歪層と共に移設される。）構造３０はドナーウエハ１２と、緩和層１３の一部３２とを備える。構造３１はハンドルウエハ１６と、誘電体層１５と、表面上に緩和層１３の残留部分３３を有した歪シリコン層１４とを備える。
緩和層の残留部分３３が存在する場合、残留部分３３は緩和層にイオンが注入された深さにほぼ等しい厚さ（Ｔ）を有する。従ってこの厚さ（Ｔ）は典型的には約２０ｎｍ、３０ｎｍ、４０ｎｍ、場合によっては５０ｎｍより厚い。例えばある場合、残留層は任意に少なくとも約６５ｎｍ、７５ｎｍ、８５ｎｍ、１００ｎｍ、１５０ｎｍ、２００ ｎｍまたはそれ以上の厚さとすることができる。厚さ（Ｔ）は分離に際し歪層に損傷を与えない十分な厚さであることが好ましく、例えば、一つの好適な実施形態における残留層は約８０ｎｍから９０ｎｍ厚である。
２．層移設後における歪シリコン表面の仕上げ
Ａ．緩和残留層の除去
本発明によれば図３、４に示すように、歪シリコン層１４をハンドルウエハ１６に移設して構造３１を形成した後、歪シリコン層がその上に形成されるデバイスに適した特性を持つように、構造３１に追加的な方法を施す。例えば、シリコン含有緩和層３３がある場合、この残留層を取り除くため構造３１に一つ以上の工程を施す。残留層の除去には当技術分野で公知の何れの技法も適用可能であるが、エッチングによって行うことが好ましい。一つの好適な実施形態では、ＮＨ４ＯＨ、Ｈ２Ｏ２およびＨ２Ｏを含むエッチング溶液を用いた湿式エッチング方法によって実質的に全ての緩和残留層を除去する。このエッチング液は、様々な組成のものが市販されており、一般に「ＳＣ１」溶液と呼ばれている。
図４に示すように、最終的なＳＳＯＩ構造４０は、ハンドルウエハ１６と、誘電体層１５を間に挟んだ歪シリコン層１４を備え、エッチング後の歪層表面に緩和層３３が実質的に存在しないことが好ましい。この際、ここにおける「実質的に除去」または「実質的に存在しない」と言う表現は、ＳＳＯＩ表面において緩和残留層の元素が本質的に検出できないことを指すことを留意すべきである。例えば、一つの好適な実施形態における歪シリコン表面は、検出可能なＧｅ原子を含まない。当技術分野で公知の手段によるＧｅの検出限界は約１．０×１０８Ｇｅ原子／ｃｍ２である。
従ってＳＳＯＩ表面からは、当初歪を誘起するため歪層に導入された元素が何れも検出されないことが好ましい。例えばＧｅは、その後のデバイス製造またはデバイス動作と干渉する場合があるため、可能な限り取り除くことが好ましい。従って本発明によれば、エッチング後の歪シリコン表面には緩和層が実質的に存在しない。しかしながらある場合には、表面から例えばＧｅがいくらか検出されても良い。このような場合、歪シリコンの表面は約１．０×１０１０Ｇｅ原子／ｃｍ２未満、例えば約７．５×１０９Ｇｅ原子／ｃｍ２未満、約５．０×１０９Ｇｅ原子／ｃｍ２未満、約２．５×１０９Ｇｅ原子／ｃｍ２未満、場合によっては約１．０×１０９Ｇｅ原子／ｃｍ２未満を含むことが好ましい。
緩和層の正確な組成およびエッチング液の選択性など様々な要因に応じて適当なエッチング液組成を選択する。ここで「選択性」とはエッチング液が歪層材料に相対して緩和層材料を除去する選択的な速度を指す。一つの好適な実施形態において、エッチング液の選択性は歪シリコンの除去速度に相対するＳｉＧｅ緩和層の除去速度として評価される。このＳｉＧｅ除去：Ｓｉ除去の比は、エッチング液の組成と同様、一部はＳｉＧｅ緩和層のＧｅ濃度に依存する。一般的には、ＳｉＧｅ緩和残留層がすばやく除去され歪シリコン層が可能な限りそのまま残るように、選択性の高いエッチング液が好まれる。
前述したように残留層のＧｅ濃度は、少なくとも約１０％Ｇｅ、場合によっては少なくとも約１５%、約２０%、約２５%、約３５%、約５０% 以上（例えば６０%、７０%、８０%、９０%以上）である。しかしながら一つの好適な実施形態におけるＳｉＧｅ層は、Ｇｅ濃度が１０％以上、５０％未満の範囲、または１５％以上、３５％未満の範囲にあり、約２０％のＧｅが最も好まれる。
典型的なエッチング液は、ＳｉＧｅ緩和残留層をハンドルウエハから除去するに十分な比でＮＨ４ＯＨ、Ｈ２Ｏ２およびＨ２Ｏを含み、ＳｉＧｅ：Ｓｉ選択性が少なくとも約３：１である。エッチング液は、好ましくは少なくとも約３．５：１、より好ましくは少なくとも４：１、さらに好ましくは４．５：１、さらによって好ましくは少なくとも５：１以上の選択性を得るのに十分なＮＨ４ＯＨ、Ｈ２Ｏ２およびＨ２Ｏを含む。一つの好適な実施形態における、ある特定の好適エッチング液のＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ比は約１：２：５０である。
一般に、エッチング方法のエッチング時間とエッチング温度は、緩和層を実質的に除去するのに十分な時間、温度とする。正確なエッチング時間はＳｉＧｅ層の厚さに依存し、言い換えれば最初の注入エネルギーの関数となる。しかしながら典型的には、ハンドルウエハを約１分から約１０００分、例えば約１０分と約５００との間、または約２０分と２００分との間、エッチング液に曝す。さらにハンドルウエハは、典型的には約１℃と約１００℃との間、例えば１０℃と９０℃との間、５０℃と７５℃との間でエッチングされ、長いエッチング時間は低いエッチング温度に、また短いエッチング時間は高いエッチング温度に対応する。一つの好適な実施形態におけるエッチングは約６５℃で約２００分間行われる。
典型的には、ＳｉＧｅ緩和残留層の除去を容易にし、エッチングが短時間で行われるようエッチング工程に攪拌を追加する。一つの実施形態では、典型的な出力レベルが約５から１５００ワットの超音波（megasonic）攪拌または処理が施される。例えば、超音波の出力は約１０から約１２５０ワット、約２５から約１０００ワット、約５０から約７５ワット、または約１００から約５００ワットである。
Ｂ．歪層の結晶化度の改善
緩和残留層（例えば残留ＳｉＧｅ層）を任意に除去した後、デバイス製造に適した歪シリコン表面を作成するため構造３１に後工程を施す。特に以下詳述のように、構造３１を、その上の歪Ｓｉ層の緩和を実質的に抑制しつつ結晶化度を改善するような条件でアニールする。
典型的には、ＳＳＯＩ構造３１を約９５０℃と約１２００℃との間の温度でアニールする。例えば、ＳＳＯＩ構造３１を約１０００℃から約１１７５℃の間、好ましくは約１０２５℃から約１１５０℃の間、さらに好ましくは約１０５０℃から約１１２５℃の間でアニールすることができる。アニール時間はアニール温度によって様々で、低温には長いアニール時間が、また高温には短い時間が適用される。典型的には、ＳＳＯＩ構造３１を、約１５分から約１５０分、例えば約３０分から約１２０分、好ましくは約４５分から約１００分、さらに好ましくは約６０分から約８０分アニールする。一つの好適な実施形態では、ＳＳＯＩ構造３１を８００℃以上、好ましくは１０００℃以上で、約１０分間以上、好ましくは３０分間以上アニールする。
本発明の実施に当たり、ＳＳＯＩ構造３１のアニールに使用される装置の構造および構成は、あまり重要ではない点を留意すべきである。ある特定の好適実施形態では、ＳＳＯＩ構造３１を管状アニーラーでアニールする。
追加的な表面改善を行うため、ＳＳＯＩ構造３１を様々な雰囲気で任意にアニールできることを留意すべきである。例えば、アルゴン雰囲気を使用することによって、酸化と歪シリコン層の消耗を抑えると共に、歪シリコン層表面の窒化損傷を抑制する事ができる。代わりに水素雰囲気は、歪シリコン層の結晶化度回復と、表面原子拡散によるその表面の平滑化とに同時に行うのに有用である。さらに水素とＨＣｌガスを含む雰囲気は、緩和層の除去を促進するために使用されることがある。好適な実施形態におけるＳＳＯＩ構造は、高窒素および低酸素雰囲気でアニールされる。さらに好適な実施形態におけるＳＳＯＩ構造は、９９％窒素および１％酸素雰囲気でアニールされる。
アニール後のＳＳＯＩ構造におけるシリコン層の結晶化度および歪みは、当技術分野で公知の試料調整法と測定法によって測定することができる。一つの好適な実施形態では、ラマン分光法によって、以下に詳述する当技術分野で公知の手段を用いて結晶化度および歪みを測定する。
ラマン分光法は、材料または化合物によって非弾性的に散乱した光の集光である。ある波長の光が材料に当たると、光はその材料の化学官能性に応じてシフトする。シフト光の強度は、分子構造とマクロ組織の両者に依存する。この現象の結果、シフト光を集光すると、化合物または材料の分子振動に関する直接的な情報を提供するラマンスペクトルが得られる。従って本発明によれば、ハンドルウエハの歪Ｓｉ層のラマンピーク位置および幅を正確に測定するため、ＳＳＯＩ構造をガウス型バンド−ローレンツ型バンド（Gaussian-Lorentzian bands）に基づいてバンドフィット（band-fit）する。これは、例えば１ｍＷで波長５１４．４ｎｍのＡｒ＋イオンビームを用いたラマン顕微鏡によって行うことができる。
いずれか特定の理論に捕らわれることなく、一般的に歪シリコン層の結晶化度は、その中の歪を保ちつつ、単結晶シリコンの結晶化度に近いほど望ましいものと考えられている。従って、ラマン分光法を用いて、ここに詳述する歪シリコンオンインシュレータ構造４０をアニールすることによって、歪Ｓｉ層１４の結晶化度が改善されることを見出した。特に、アニール後の歪Ｓｉ層の結晶化度は約１０％未満、例えば約９％未満、約８％未満、約７％未満、約６％未満、そして好ましくは約５％未満（例えば、潜在的に約４％未満、約３％未満、約２％未満、場合によっては約１％未満）で単結晶シリコンの結晶化度と異なる。代わりに、アニール後の歪シリコンの結晶化度と単結晶シリコンとの結晶化度の相違を、例えば約１％から約１０％の間、好ましくは約２％から約８％の間、さらに好ましくは約４％から約６％の間、などの範囲で表すことが望ましい場合もある。
ここで、この差はアニール方法の前後におけるＳＳＯＩのラマンスペクトル走査を比較して計算されるものであることを留意すべきである。より具体的には、ここで用いられる「改善された結晶化度（improved crystallinity）」とは、歪シリコン層の最大吸収ピーク幅とハンドルウエハの最大吸収ピーク幅とを比較した時、それらの差が約１０％未満であることを指す。
歪Ｓｉ層とハンドルウエハは異なる位置に最大吸収ピークを有しており、これはシリコン表面に歪があることを示す。２軸応力場におけるシリコン応力とΔＶ＝Ｖ（基板）−Ｖ（歪層）で与えられるラマンシフトとの関係は、式１：
Figure 2009503907
 ［式中、σはＰａを単位とする応力である。］
で示される。上式は、σｘｘ＝σｙｙの場合に１．０ｃｍ−１のダウンシフトが２５０ＭＰａの引張応力に対応することを意味する。Ｓｉ層中の歪は、式（２）：
ε＝０．１２３ΔＶ （２）
の百分率として計算される。
シリコンの歪は、ＳＳＯＩ構造に形成されるトランジスタのカレントドライブおよび移動度に直接的に影響を与える。従ってアニール後におけるＳｉ表面層の歪は、アニール処理前の歪と大きく異ならないことが望ましい。すなわち、ラマン分光法における歪シリコン層の最大吸収ピークの位置が実質的に変わらないことが望ましい。
従って本発明の方法によれば、ここに開示した温度と時間のアニール後において歪Ｓｉ層に実質的な変化が起こらないことが見出された。別の言い方をすれば、本発明の方法は、測定可能な歪緩和をＳｉ層に起こすことなく、歪Ｓｉ層の結晶化度を改善することが見出された。特に、アニール後における歪Ｓｉ層の最大吸収ピーク位置は、アニール前における最大吸収ピーク位置よりもラマン分光測定で１．５波数（wave numbers）未満だけ異なる。例えばアニール後のピーク位置は、アニール前のピーク位置よりも波数で１．４未満、好ましくは１．３未満、さらに好ましくは１．２未満、さらに好ましくは１．１未満、さらに好ましくは１．０未満、さらに好ましくは０．９未満、さらに好ましくは０．８未満、さらに好ましくは０．７未満、さらに好ましくは０．６未満、そしてさらに好ましくは０．５未満だけ異なる。
この際、最近の標準的なラマン分光法の精度は約０．１波数以内であることを留意するべきである。
上記の事項を考慮して、本発明の方法によって歪層内の結晶化度が改善され、一方表面層の歪が最大化されたＳＳＯＩが作成できることを留意するべきである。一般に、歪層の厚さ、表面粗さおよび欠陥密度など他の特性が維持される限り、歪は大きい程よい。例えば、本発明によって作成されるＳＳＯＩ構造中の歪レベルは０．５％以上、例えば０．６％以上、０．７％以上または０．８％以上である。ドナーウエハ構造１０の作成技法を改善すれば歪レベルは、好ましくは０．９％以上、さらに好ましくは１％にすることが可能である。
以上、ＳｉＧｅ層を除去した後にＳＳＯＩ構造をアニールすることを含む本発明のＳＳＯＩ構造の製造方法について説明したが、本発明の範囲を逸脱することなく、アニールを他の方法で方法に組み込むことができることも留意すべきである。例えば、移設後に任意に存在する緩和残留層の除去前のハンドルウエハに対してアニール工程を行うことができる。さらにＳＳＯＩを作製するための従来の方法を本発明に従い改良し、でき上がったＳＳＯＩ構造に本発明記載の高温熱アニール方法を施すことができる。
３．歪シリコンオンインシュレータ構造
本発明に従って作成されたＳＳＯＩ構造は、歪Ｓｉ層の有利な特性を維持したまま歪Ｓｉ層の結晶化度を改善している。例えばＳＳＯＩ構造は、結晶化度が好ましくは単結晶シリコンハンドルウエハと約１０％未満だけ異なり、好ましくは約９％未満、約８％未満、約７％未満、約６％未満、約５％未満（例えば約４％未満、約３％未満、約２％未満、場合によっては約１％未満）だけ異なる結晶化度を有する歪層を備える。さらにＳＳＯＩ構造は任意に少なくとも約０．５％、好ましくは少なくとも約０．６％、約０．７％、約０．８％、約０．９％、場合によっては約１％の歪値を有することができる。
一つの好適な実施形態におけるＳＳＯＩ構造は、結晶化度が単結晶ハンドルウエハの結晶化度と約８％未満だけ異なり、０．６％以上の歪値を有する歪層を有している。より好適なＳＳＯＩ構造は、結晶化度が単結晶ハンドルウエハの結晶化度と約６％未満だけ異なり、０．７％以上の歪値を有する歪層を有している。さらによって好適なＳＳＯＩ構造は、結晶化度が単結晶ハンドルウエハの結晶化度と約５％未満だけ異なり、０．８％以上の歪値を有する歪層を有している。
さらにこれ等の実施形態における歪Ｓｉ層は約１ｎｍから約１００ｎｍ厚の範囲の実質的に均一な厚さを有することができる。様々な実施形態にける歪Ｓｉ層は、約１０ｎｍから約８０ｎｍの厚さを有することが好ましく、約２０ｎｍから約６０ｎｍの厚さを有することがより好ましい。
本発明に従い製造されるＳＳＯＩ構造は、たとえば種々の相補型金属酸化物半導体（ＣＭＯＳ）の技術分野を含む種々の技術用途に適している。
以下の実施例は、単に本発明をさらに示し説明すること意図するものである。本発明はここに記載される如何なる詳細によっても限定されるべきものではない。
実施例
実施例１
工業用のエピタキシャル堆積方法によって、ＧｅソースガスとＳｉソースガスを用い、平均厚さが約０．２μｍのＳｉＧｅ緩和層を堆積させて、本発明のシリコンドナー構造を作成した。その上に、ＡＳＭ社製Ｅｐｉｓｌｏｎ １ シングル・ウエハ・リアクタによるエピタキシャル成長手段を用いて、平均厚さが約８０ｎｍのシリコン層を形成した。その後、ＳｉＧｅ緩和層内に分離面を形成するため、Ｉｎｎｏｖｉｏｎ社の外部受託注入サービスを利用し、ＳｉＧｅ層中の約１２０ｎｍの深さに水素イオンを注入した。次いで、その上に縦型炉を用い８５０℃、１２０分の熱酸化手段によって１４５ｎｍ厚のＳｉＯ２層を成長させてシリコンハンドル構造を作成した。
ＥＡＧボンダーによるＮ２プラズマ活性化処理および親水性接合によって、歪シリコン層とＳｉＯ２層との間に接合界面を形成して、二つの構造を接合した。その後、接合構造に３００℃、６０分間の接合アニールを施した。そして、水素注入による分離面に沿って分離が起こるように、ＳｉＧｅｎ社製劈開器を用いて構造を劈開した。このようにしてできた構造の一つは、ハンドルウエハと、その上の歪シリコン層と、歪シリコン層上のＳｉＧｅ緩和残留層とを備え、緩和残留層の厚さは約１０５ｎｍであった。この構造を６５℃のＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏが１：２：５０のエッチング液に１５０Ｗの超音波をかけながら２４０分浸漬し、歪層の表面から緩和残留層を実質的に除去した。
このようにしてできた６００Å厚さのＳＳＯＩ構造を１１００℃の９９％Ｎ２および１％Ｏ２雰囲気中で３０分アニールした。このアニール方法は、歪シリコン層の歪を維持しつつ、その結晶化度を改善する事が確認された。歪シリコン層の結晶化度と歪をラマン分光法でより具体的に評価した。歪層の最大吸収ピークは波数５１５．８の位置に観察され、単結晶ハンドルウエハの最大吸収ピークは波数５２０．７の位置に観察された。アニール後における歪シリコン層の結晶化度は、ハンドルウエハの結晶化度に比べ約６．５％未満異なり、歪シリコン層の引張歪は０．７％であることが確認された。さらに歪については、歪層の最大吸収ピークがアニール後に波数で見る限りシフトしなかったことから、緩和はほとんど起こらなかったことが確認された。
実施例２
６００ÅのＳＳＯＩ構造を実質的な窒素雰囲気中において約１０００℃で３０分間アニールした。より具体的には、８００℃で約９８％Ｎ２、約２％Ｏ２の雰囲気中でアニールを開始した。その後、温度を５℃／分の速度で１０００℃まで上昇させ、同じ雰囲気中でそのアニール温度に約５分間保持した。さらにＳＳＯＩ構造を、約１００％Ｎ２の雰囲気で２５分間アニールし、この雰囲気中において約３℃／分の速度で８００℃まで冷却し、アニール炉から取り出した。
このアニール方法は、歪シリコン層の歪を維持しつつ、その結晶化度を改善する事が確認された。歪シリコン層の結晶化度と歪とをラマン分光法でより具体的に評価した。歪層の最大吸収ピークは波数５１５．０の位置に観察され、単結晶ハンドルウエハの最大吸収ピークは波数５２０．８の位置に観察された。アニール後における歪シリコン層の結晶化度は、ハンドルウエハの結晶化度に比べ約７．３％未満異なり、歪シリコン層の引張歪は０．７％であることが決定された。さらに歪について、歪層の緩和は殆どないことが決定された。
上記の実施例に関する記述は、当業者にその原理や実際の用途を紹介し、当業者が特定の用途の要求に最も適するように本発明を様々な形態で適用、応用できるようにするためのものである。従って本発明は、上記の実施例に限定されるものではなく、様々に変形され得るものである。
請求の範囲を含む本明細書全体における「含む（comprises）」、「備える（comprising）」という用語の用法は、文脈が他の意味を明記しない限り、排他的ではなく包含を意味するものと解釈するよう明確に理解されるべきで、請求の範囲を含む本明細書全体の理解に当たり、これらの用語はそのように解釈されるべきものである。
シリコン含有緩和層１３と、歪シリコン層１４とを表面上に有したドナーウエハ１２の断面概略図である。 は誘電層１５を表面に配置したハンドルウエハ１６の断面概略図であり、図１Ａのウエハに接合される前の状態を示す。 （図１Ａに示す）ドナーウエハの歪シリコン層１４の表面を、（図１Ｂに示す）ハンドルウエハの誘電体層１５の表面に接触させることによって作られる接合構造２０の断面概略図である。 接合構造２０を、シリコン含有緩和層１３中の分離面または劈開面１７に沿って分離することを説明する断面概略図で、歪シリコン層１４が、シリコン含有緩和層の残留部分３３をその表面に任意に残した状態で、ハンドルウエハ１６／誘電体層１５に移設することを示す。 本発明による歪シリコンオンインシュレータ構造４０の断面概略図である。

Claims (25)

  1. ハンドルウエハと、歪シリコン層と、前記ハンドルウエハと前記歪シリコン層との間の誘電体層とを備える歪シリコンオンインシュレータ構造の製造方法であって、前記歪シリコン層が前記ハンドルウエハの結晶化度と約１０％未満だけ異なる結晶化度を有するように前記歪シリコンオンインシュレータ構造を所定の温度にて所定の時間でアニールすることを含んでなる、歪シリコンオンインシュレータ構造の製造方法。
  2. ドナーウエハの表面上にシリコン含有緩和層を形成すること、前記シリコン含有緩和層上に歪シリコン層を形成すること、前記ハンドルウエハの表面上に前記誘電体層を形成すること、および前記ドナーウエハの前記歪シリコン層を前記ハンドルウエハの前記誘電体層に接合して、接合ウエハを形成することを含んでなり、
    前記歪シリコン層と前記誘電体との間に接合界面が形成され、前記ハンドルウエハ上の前記歪み層がその表面にシリコン含有緩和残留層を有するように、前記接合ウエハを前記シリコン含有緩和層内の分離面に沿って分離することおよび前記シリコン含有緩和残留層を前記歪シリコン層から実質的に取り除くように前記層をエッチングすることをさらに含んでなる、請求項１に記載の方法。
  3. 前記歪シリコン層の厚さが約１ｎｍ以上である、請求項１または請求項２に記載の方法。
  4. 前記歪シリコン層の厚さが約１０ｎｍから約８０ｎｍまでである、請求項１または請求項２に記載の方法。
  5. 前記シリコン含有緩和層がＳｉＧｅを含んでなる、請求項１または請求項２に記載の方法。
  6. 前記歪シリコンオンインシュレータ構造を窒化および酸化雰囲気でアニールする、請求項１または請求項２に記載の方法。
  7. 前記シリコンオンインシュレータ構造を少なくとも約８００℃の温度でアニールする、請求項１または請求項２に記載の方法。
  8. 前記シリコンオンインシュレータ構造を約１０００℃から１１７５℃の温度でアニールする、請求項１または請求項２に記載の方法。
  9. 前記シリコンオンインシュレータ構造を少なくとも約１０分間アニールする、請求項１または請求項２に記載の方法。
  10. 前記シリコンオンインシュレータ構造を少なくとも約３０分から約１２０分間アニールする、請求項１または請求項２に記載の方法。
  11. 前記ハンドルウエハの直径が少なくとも約２００ｍｍである、請求項１または請求項２に記載の方法。
  12. 前記アニール後において、前記歪シリコン層が、前記ハンドルウエハの結晶化度と約５％未満だけ異なる結晶化度を有する、請求項１または請求項２に記載の方法。
  13. 前記アニール後において、前記歪シリコン層の歪レベルが少なくとも約０．５％である、請求項１または請求項２に記載の方法。
  14. 前記アニール後において、前記歪シリコン層の歪レベルが少なくとも約１．０％である、請求項１または請求項２に記載の方法。
  15. 前記アニール後において、前記シリコン層の歪みを実質的に変化させずに残留させる、請求項１または請求項２に記載の方法。
  16. 前記アニール後の前記歪シリコン層の最大吸収ピークが、前記アニール前に比べて、１．５波数未満だけ異なる、請求項２に記載の方法。
  17. 前記アニール後の前記歪シリコン層の最大吸収ピークが、前記アニール前に比べて、０．５波数未満だけ異なる、請求項２に記載の方法。
  18. 構造が請求項１、２、１６または１７の何れかの方法によって形成される、歪シリコンオンインシュレータ構造。
  19. ハンドルウエハと、歪シリコン層と、前記ハンドルウエハと前記歪層との間に酸化物層を備え、前記歪層がハンドルウエハの結晶化度と約１０％未満だけ異なる結晶化度を有する、歪シリコンオンインシュレータ構造。
  20. 前記ハンドルウエハが少なくとも２００ｍｍの直径を有する、請求項１９に記載の構造。
  21. 前記歪シリコン層が、前記ハンドルウエハの結晶化度と約５％未満だけ異なる結晶化度を有する、請求項１９または請求項２０に記載の構造。
  22. 前記歪シリコン層が少なくとも約０．５％の歪レベルを有する、請求項１９または請求項２０に記載の構造。
  23. 前記歪シリコン層が少なくとも約１．０％の歪レベルを有する、請求項１９または請求項２０に記載の構造。
  24. 前記歪シリコン層が少なくとも約１ｎｍの厚さを有する、請求項１９または請求項２０に記載の構造。
  25. 前記歪シリコン層が少なくとも約１０ｎｍから約８０ｎｍの厚さを有する、請求項１９または請求項２０に記載の構造。
JP2008525202A 2005-08-03 2006-08-01 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ（ｓｓｏｉ）構造 Withdrawn JP2009503907A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70503905P 2005-08-03 2005-08-03
PCT/US2006/030348 WO2007019260A1 (en) 2005-08-03 2006-08-01 Strained silicon on insulator (ssoi) structure with improved crystallinity in the strained silicon layer

Publications (1)

Publication Number Publication Date
JP2009503907A true JP2009503907A (ja) 2009-01-29

Family

ID=37451266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008525202A Withdrawn JP2009503907A (ja) 2005-08-03 2006-08-01 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ（ｓｓｏｉ）構造

Country Status (7)

Country Link
US (1) US20070042566A1 (ja)
EP (1) EP1911084A1 (ja)
JP (1) JP2009503907A (ja)
KR (1) KR20080033341A (ja)
CN (1) CN101273449A (ja)
TW (1) TW200715468A (ja)
WO (1) WO2007019260A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2009177155A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2017525149A (ja) * 2014-07-08 2017-08-31 マサチューセッツ インスティテュート オブ テクノロジー 基板の製造方法
KR20200003282A (ko) * 2014-01-23 2020-01-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
KR20240101802A (ko) 2021-11-15 2024-07-02 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 평가방법 및 실리콘 웨이퍼의 가공변질층 제거방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree
FR2913528B1 (fr) 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
US8440541B2 (en) * 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
US9156705B2 (en) 2010-12-23 2015-10-13 Sunedison, Inc. Production of polycrystalline silicon by the thermal decomposition of dichlorosilane in a fluidized bed reactor
CN103165420B (zh) * 2011-12-14 2015-11-18 中国科学院上海微系统与信息技术研究所 一种SiGe中嵌入超晶格制备应变Si的方法
US20140271437A1 (en) * 2013-03-14 2014-09-18 Memc Electronic Materials, Inc. Method of controlling a gas decomposition reactor by raman spectrometry
US9297765B2 (en) 2013-03-14 2016-03-29 Sunedison, Inc. Gas decomposition reactor feedback control using Raman spectrometry
US9209301B1 (en) * 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US7157774B2 (en) * 2003-01-31 2007-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Strained silicon-on-insulator transistors with mesa isolation
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2009177155A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
KR20200003282A (ko) * 2014-01-23 2020-01-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
KR102189611B1 (ko) 2014-01-23 2020-12-14 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
JP2017525149A (ja) * 2014-07-08 2017-08-31 マサチューセッツ インスティテュート オブ テクノロジー 基板の製造方法
KR20240101802A (ko) 2021-11-15 2024-07-02 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 평가방법 및 실리콘 웨이퍼의 가공변질층 제거방법

Also Published As

Publication number Publication date
KR20080033341A (ko) 2008-04-16
US20070042566A1 (en) 2007-02-22
WO2007019260A1 (en) 2007-02-15
CN101273449A (zh) 2008-09-24
EP1911084A1 (en) 2008-04-16
TW200715468A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
JP2009503907A (ja) 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ（ｓｓｏｉ）構造
TWI758133B (zh) 製備多層結構的方法
TWI774584B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
US20070045738A1 (en) Method for the manufacture of a strained silicon-on-insulator structure
TWI794525B (zh) 絕緣層上半導體之結構
US20070117350A1 (en) Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
US20140051230A1 (en) Methods for Forming Semiconductor Device Structures
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
TWI699832B (zh) 製造絕緣體覆矽鍺之方法
US11587824B2 (en) Method for manufacturing semiconductor structure
WO2004012243A9 (en) Selective placement of dislocation arrays
EP2216803B1 (en) Manufacturing method for laminated substrate
KR20220090506A (ko) 반도체기판의 제조방법 및 반도체기판
JP2009164638A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006