TWI395253B - 使用自我組織化功能之積體電路裝置的製造方法及製造裝置 - Google Patents

使用自我組織化功能之積體電路裝置的製造方法及製造裝置 Download PDF

Info

Publication number
TWI395253B
TWI395253B TW094147131A TW94147131A TWI395253B TW I395253 B TWI395253 B TW I395253B TW 094147131 A TW094147131 A TW 094147131A TW 94147131 A TW94147131 A TW 94147131A TW I395253 B TWI395253 B TW I395253B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
temporary
integrated circuit
manufacturing
Prior art date
Application number
TW094147131A
Other languages
English (en)
Other versions
TW200710923A (en
Inventor
Mitsumasa Koyanagi
Original Assignee
Mitsumasa Koyanagi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumasa Koyanagi filed Critical Mitsumasa Koyanagi
Publication of TW200710923A publication Critical patent/TW200710923A/zh
Application granted granted Critical
Publication of TWI395253B publication Critical patent/TWI395253B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Description

使用自我組織化功能之積體電路裝置的製造方法及製造裝置
本發明係關於具備三維積層構造之積體電路裝置之製造方法及製造裝置，該三維積層構造，係將複數個電路層積層於支撐基板上而成，更詳細而言，係關於一種具備三維積層構造之積體電路裝置之製造方法與實施該製造方法的製造裝置，該製造方法包含一使用所謂自我組織化功能而以既定布局將複數個晶片狀半導體電路固接於支撐基板或所欲電路層的步驟。
近年來，已提出一種積層複數個半導體晶片而成之三維構造的半導體裝置(積體電路裝置)。例如，栗野等人於1999年發行的「1999 IEDM Technical Digest」中，已有提出「具備三維構造之智慧型影像感測器晶片」(參照非專利文獻1)。
此種影像感測器晶片具有4層構造，於第1層配置處理器陣列(processor array)與輸出電路；於第2層配置資料鎖定(data latch)與遮蔽(masking)電路；於第3層配置放大器與類比/數位轉換器；於第4層配置影像感測器陣列。影像感測器陣列之最上面，係被包含微透鏡陣列之石英玻璃層所覆蓋，微透鏡陣列係形成於該石英玻璃層的表面。於影像感測器陣列中之各影像感測器形成有光二極體以作為半導體受光元件。
構成4層構造之各層之間，除了使用接著劑來以作機械方式連接外，亦以使用導電性柱塞之埋入配線與接觸於該等埋入配線之微凸塊電極來進行電氣連接。
又，李氏等人，在2000年4月所發行的「日本應用物理學會誌」中，以「高度平行影像處理晶片用之三維積層技術的開發」為標題提出了一種包含影像感測器之影像處理晶片，該影像感測器與栗野等所提出之固態影像感測器相同(非專利文獻2)。
李氏等人之影像感測器晶片，具有與栗野等在上述論文所提出的固態影像感測器大致相同的構造。
具備三維積層構造之上述二種半導體裝置(積體電路裝置)，皆是在積層複數個半導體晶圓而彼此固接後，切割(dicing)所得到之積層體而分割成複數個晶片群，藉此得到該等半導體裝置(積體電路裝置)。亦即，係對在內部形成有積體電路之半導體晶圓以晶圓等級(wafer level)來進行積層、固接，以實現三維積層構造。
此外，在最近，將複數個半導體裝置之晶片(半導體晶片)或微小電子零件依序積層於基板上所構成之微機電系統逐漸受到矚目。原因在於，利用該系統，即能視情況需要將功能或尺寸不同之半導體晶片予以組合來使用。又，只要能實現此點，即亦具有設計自由度更大的優點。
例如，於非專利文獻3中已揭示一種用於微機電系統(microelectro－mechanical system,MEMS)之微元件的自組裝技術。該種技術，係利用疏水性(hydrophobicity)與毛細作用(capillary force)將複數個微小電子零件裝載於單一基板上的技術。該基板，具有複數個被覆有疏水性之烷基硫醇(alkanethiol)的金(gold)製結合部位(binding sites)。在進行組裝(assembly)時，塗布於基板表面之碳化氫油料，在水中會使疏水性結合部位以外之部分濕潤。其次，將微小電子零件投入水中，使其分別聚集於因碳化氫油料而濕潤的結合部位上。此處，藉由使用電氣化學方法使既定結合部位惰性化，來使微小電子零件藉毛細作用聚集於所欲結合部位。藉由重複上述步驟，而能將微小電子零件之各種(群batch)連續地組裝於單一基板上。組裝結束後，藉由進行電鍍(electroplating)，來進行已組裝之微小電子零件與基板之間的電氣及機械連接。
【非專利文獻1】栗野等人，「具備三維構造之智慧型影像感測器晶片」，1999年IEDM Technical Digest p.36.4.1~36.4.4,1999年(H.Kurino et al.,"Intelligent Image Sensor Chip with Three Dimensional Structure",1999 IEDM Technical Digest,pp.36.4.1－36.4.4,1999)【非專利文獻2】李氏等人，「高度並列影像處理晶片用之三維積層技術的開發」，「日本應用物理學會誌」第39卷、p.2473~2477、第1部4B、2000年4月(K.Lee et al.,"Development of Three－Dimensional Integration Technology for Highly parallel Image－Processing Chip",Jpn.J.Appl.Phys.Vol,39,pp.2474－2477,April 2000)【非專利文獻3】Xiong氏等人，「控制微元件之多群自組裝技術」，微機電系統學報，第12卷，第2號，p.117~127、2003年4月」(X.Xiong et al.,"Controlled Multibatch Self－Assembly of Microdevices",Journal of Microelectromechanical Systems,Vol.12,NO.2,pp.117－127,April 2003)
在上述非專利文獻1與2所揭示之積層有複數個半導體晶片而構成三維構造的半導體裝置(積體電路裝置)，係將複數個內裝有多數個積體電路之半導體晶圓予以積層、固接，而使其成為一體後，對於所得到之晶圓積層體施以切割(dicing)而製得。此情形下，形成於各半導體晶片上之多數個積體電路通常彼此相同，因此將該晶圓積層體予以分割而製得的半導體裝置(積體電路裝置)，均侷限於具有相同構成與功能者，是其缺點所在。
近年來，雖已開發出一種將具有不同功能之積體電路(例如將CPU(Central Processing Unit)或DSP(Digital Signal Processor))積層於一個基板上所構成的「系統LSI」，但隨著積體電路功能的不同，所適合之素材或製造程序亦有很大差異，因此並不容易實現。又，在可裝載於基板上之電路方面亦受侷限。因此，遂強烈希望能有一種技術，可先使用適於內裝積體電路之素材或製造程序先製得各種內裝有積體電路之半導體電路群，再將製得之具備各種功能之半導體電路群適當地組合而裝載、積層於單一支撐基板上，藉此而構成三維積層構造，以達到與系統LSI具備同樣功能之半導體裝置(積體電路裝置)。只要實現此點，即能視情況需要來組合功能或尺寸相異的半導體電路，藉此能簡易地製得與系統LSI同樣經過系統化之半導體裝置(積體電路裝置)。
此外，為了實現此種具備三維積層構造之半導體裝置(積體電路裝置)，須將半導體電路群(此等通常為晶片狀)分別配置在支撐基板上或對應之電路層上的既定位置，以進行電氣、機械之相互連接。此情形下，半導體電路群之配置，雖能利用周知之高速晶片接合器等，但基於降低製造成本之考量，仍希望有更簡易且有效率的方法。
此種半導體電路群之配置與電氣、機械的相互連接，係可考量適用上述非專利文獻3所揭示之微元件的自組裝技術。然而，係難以直接適用該種技術。其原因在於，該種技術中，微小電子零件，係使用電氣化學方法，利用毛細管力而在水中聚集於經惰性化之所欲結合部位，藉此進行該微小電子零件的組裝，其後，以電鍍來進行該微小電子零件之電氣連接。亦即，由於須將半導體電路群置入水中而配置於支撐基板或一電路層之所欲位置後，從水中取出然後進行該等之固接(亦即電氣、機械之連接)，因此使步驟較為煩雜而在成本面較為不利。
又，當使用凸塊電極來電氣相互連接半導體電路群時，係於各半導體電路之接合面以既定布局形成有多數個凸塊電極。該等凸塊電極，須與對應之凸塊電極或配線之連接區域以一對一方式正確地相對來加以固接。非專利文獻3之自組裝技術，在正確性(精密度)方面並不充分。
本發明，考量上述各點，其主要目的在於，提供一種具有三維積層構造之積體電路裝置的製造方法，係能對構成三維積層構造之支撐基板或所欲的一個電路層以所欲布局將具有所欲精密度之多數(例如數百個)晶片狀半導體電路以簡易且有效率之方式來進行配置、固接；且本發明亦提供非常適用於實施前者之製造裝置。
本發明之另一目的，係提供一種具備三維積層構造之積體電路裝置之製造方法，當晶片狀半導體電路之電氣相互連接係使用凸塊電極時，能將以所欲布局而形成於該等半導體電路之各連接部的複數個凸塊電極，以一對一方式正確地面對所對應之凸塊電極或配線的連接區域，且本發明亦提供非常適合實施前者之製造裝置。
此處所未提及之本發明的其他目的，從以下之說明及附圖即可清楚得知。
(1)根據本發明之第1觀點，係一種具有三維積層構造之積體電路裝置之製造方法，該三維積層構造係將複數個電路層積層於支撐基板上所構成，其特徵在於：以所欲布局將該電路層中任一層所含之複數個晶片狀半導體電路，固接於與該電路層相鄰之該支撐基板或該電路層另一裝載面時，包含以下步驟：在轉印用支撐構件的一面形成至少一個暫時接著區域；在該晶片狀半導體電路之與各連接部相反側的端部，形成可暫時接著於該暫時接著區域之暫時接著部；藉由將該晶片狀半導體電路之各該暫時接著部暫時接著於該暫時接著區域，來以該所欲布局之鏡像的布局將該複數個晶片狀半導體電路裝載於該轉印用支撐構件上；使裝載有該晶片狀半導體電路之該轉印用支撐構件，接近於支撐基板或該電路層之該另一裝載面，藉此使該晶片狀半導體電路之該連接部整批接觸於該裝載面所對應之既定位置；使相互接觸之該晶片狀半導體電路之該連接部、與該等所對應之該既定位置彼此固接，藉此來以該所欲布局將複數個該晶片狀半導體電路配置於該裝載面；以及將該轉印用支撐構件從支撐基板或電路層分離，藉此來使該轉印用支撐構件從該晶片狀半導體電路之該暫時接著部脫離。
本說明書中，將此方法稱為「轉印方式」。原因在於，此方法係先將複數個晶片狀半導體電路裝載於轉印用支撐構件上，其後將該轉印用支撐構件上之半導體電路整批轉印在所欲的裝載面。
(2)本發明第1觀點之具備三維積層構造的積體電路裝置的製造方法中，如上所述，係先於轉印用支撐構件一面形成至少一個暫時接著區域，另一方面，於晶片狀半導體電路之各連接部之相反側的端部，形成可暫時接著於該暫時接著區域之暫時接著部。其後，將該晶片狀半導體電路之各暫時接著部暫時接著於該暫時接著區域，來以該所欲布局之鏡像的布局將該複數個晶片狀半導體電路裝載於該轉印用支撐構件上。此時，將位於與複數個該半導體電路之連接部相反側的該暫時接著部，以可脫離之方式暫時接著於該暫時接著區域。其次，使裝載有該晶片狀半導體電路之該轉印用支撐構件，接近於該支撐基板或該電路層中另一個裝載面，藉此使該晶片狀半導體電路之連接部整批接觸於該裝載面所對應之既定位置。又，藉由使以此方式相互接觸之該晶片狀半導體電路之連接部與該等之對應的該既定位置相互固接，而能以該所欲布局，將複數個該晶片狀半導體電路配置於該裝載面。亦即，藉由將複數個該晶片狀半導體電路從轉印用支撐構件整批轉印、固接於該裝載面，藉此以該所欲布局將該等半導體電路配置在該裝載面。最後，使該轉印用支撐構件從該支撐基板或電路層分離，藉此使該轉印用支撐構件從該晶片狀半導體電路之暫時接著部脫離。複數個該晶片狀半導體電路，由於僅對該轉印用支撐構件之暫時接著區域進行暫時接著，因此能無障礙地輕易進行該脫離作業。是以，該製造方法，相較於利用公知高速晶片接合器等來將複數個晶片狀半導體電路個別固接於該裝載面之習知方法，係可較簡易且有效率地實施。
又，只要在不具三維積層構造之半導體裝置(積體電路裝置)之製造步驟中使用習知所利用(或所熟知)的技術，如此，無論是將該暫時接著區域形成於該轉印用支撐構件上之步驟、形成該晶片狀半導體電路之暫時接著部的步驟、該晶片狀半導體電路對該暫時接著區域的暫時接著步驟、以及該晶片狀半導體電路對該裝載面之整批接觸步驟與該等之整批固接步驟，均能以所欲精密度來實施。
據此，能以所欲布局，以所欲精密度將多數(例如數百個)晶片狀半導體電路簡易且有效率地配置並固接在構成三維積層構造之該支撐基板或所欲該電路層。
再者，於該轉印用支撐構件上形成該暫時接著區域之步驟、形成該晶片狀半導體電路之該暫時接著部的步驟、該晶片狀半導體電路對該暫時接著區域之暫時接著步驟、以及該晶片狀半導體電路對該裝載面之整批接觸步驟與該等之整批固接步驟，由於能以所欲精密度來實現，因此當使用凸塊電極來以電氣方式相互連接該半導體電路時，以既定布局而形成於該半導體電路中各連接部之複數個凸塊電極，係能對所對應之凸塊電極或配線的連接區域以一對一方式正確地相對來加以固接。
(3)本發明第1觀點之積體電路裝置之製造方法中，「支撐基板」，係指用以支撐「將複數個電路層積層於支撐基板上而成之三維積層構造」之基板，只要所具有之剛性足以支撐「該三維積層構造」，則可使用任意之構件。不拘「支撐基板」的材質。可係半導體、絕緣體、或導電體。又，亦可在與三維積層構造接觸之面具有電路或配線。此情形下，該電路或配線，最好係與「三維積層構造」內之該電路層的任一者電氣連接。
「三維積層構造」，由於係藉由將複數個「電路層」循既定積層方向而依序積層於支撐基板上來加以形成，因此此等「電路層」各自可採任意構造，只要各於其中包含至少一個「半導體電路」，並透過複數個連接部使該等以機械及電氣方式相互連接而形成「三維積層構造」即可。是以，各個「電路層」，可包含一個「半導體電路」、或包含二個或以上之「半導體電路」者亦可。
「半導體電路」，係指由任意之半導體形成之固態電路或固態電路群。典型之「半導體電路」，係在單晶半導體(例如矽或砷化鉀等之化合物半導體)之基板一面形成積體電路或積體電路群而構成的個別半導體晶片(亦即，晶片狀之半導體電路或半導體裝置)，但本發明並不侷限於此。「半導體電路」雖能以單一之半導體晶片來形成，亦可以是組合複數個半導體晶片者。
「電路層」係指包含至少一個「半導體電路」之層、亦即包含以任意之半導體形成之固態電路或固態電路群的層。是以，「電路層」亦可至少僅由一個「半導體電路」來形成，或包含除了「半導體電路」以外之其他材料(絕緣層、接著劑等)者亦可。
當「電路層」中包含一個「半導體電路」時，可使該「半導體電路」占該「電路層」整體，亦可在該「半導體電路」周圍存有其他材料(例如，上述電氣絕緣性接著劑、其他電氣絕緣性材料、或導電性材料)。當「半導體電路」占「電路層」之整體時，該「電路層」僅是由該半導體電路來形成。當「電路層」包含「半導體電路」以外之其他材料時，該「電路層」，係由該半導體電路與配置在其周圍之其他材料所形成。
當「電路層」包含二個或以上之「半導體電路」時，該等「半導體電路」，亦可配置成在該「電路層」內部互相接觸，或配置成彼此分離。該等「半導體電路」之配置方式不拘。亦可在該等「半導體電路」之間或其周圍存在有其他材料(例如上述電氣絕緣性接著劑、其他電氣絕緣性材料、或導電性材料)。又，該等「半導體電路」可視需要情況來在該「電路層」內彼此電氣連接，亦可透過設置在該「電路層」外之配線而使彼此電氣連接。該等「半導體電路」通常是在「電路層」內部配置成彼此相同方向(例如，將所有半導體電路配置成表面朝上)，但亦可視必要性而配置成方向相異。
「轉印用支撐構件」，只要係能將至少一個暫時接著區域(用來以作為所欲布局之鏡像的布局配置複數個晶片狀半導體電路)形成於一面，且具有能保持所須數目之晶片狀半導體電路的剛性者，則可使用任意的構件。不拘「轉印用支撐構件」的材質。可為半導體、絕緣體、或導電體亦可。
該半導體電路之「連接部」，係用以電氣連接該半導體電路與外部的部分。較典型者係包含複數個凸塊電極，但其並不限於此。只要係足能電氣連接該半導體電路與其外部，可採任意之構造。
該半導體電路之「布局」，係指在該轉印用支撐構件、該支撐基板、或該電路層中複數個該半導體電路之配置或設計方式。
(4)根據本發明第1觀點之積體電路裝置的製造方法之較佳例中，該半導體電路對該轉印用支撐構件之該暫時接著區域的暫時接著，係使用黏著材之黏著力來進行。此處所能使用之黏著材，例如最好係光阻、蠟、聚醯亞胺、以及矽酮樹脂等，但並不侷限於此。只要係可進行該半導體電路之暫時接著、且不會對該半導體電路或其後步驟等造成不良影響者，可使用任意之黏著材。
此例中之較佳者為，該轉印用支撐構件之暫時接著區域，係設置成與複數個該半導體電路之總數相同數目，複數個該半導體電路與暫時接著區域為一對一對應。又，最好在使複數個該半導體電路從該轉印用支撐構件脫離之步驟中，該黏著材之黏著力係經由紫外線照射、加熱、或藥品添加方式而降低或消失。
暫時接著係使用黏著材之黏著力來進行之上述例中，其較佳者，係以該黏著材來形成該半導體電路之暫時接著部。此情形下，由於可使用與該轉印用支撐構件之暫時接著區域相同之黏著材來形成該暫時接著部，因此具有易於選擇該黏著材之優點。
根據本發明第1觀點之積體電路裝置之製造方法之另一較佳例，該轉印用支撐構件之該暫時接著區域係設置成與複數個該半導體電路之總數相同，複數個該半導體電路與該暫時接著區域為一對一對應，進一步地，該半導體電路對轉印用支撐構件之暫時接著區域的暫時接著，係使用液體之吸附力來進行作為能在此處使用之液體，例如最好係水、甘油、丙酮、醇類、以及SOG(Spin－On－Glass)材料等，但並不限定於此等。只要係可進行該半導體電路之暫時接著、且不會對該半導體電路或其後步驟等帶來不良影響者，則可使用任意之液體。
最好係於該液體中添加用以增加表面張力之添加劑。其原因在於，可藉由該添加劑來增加表面張力，強化對該半導體電路之自我整合功能，據此可提升藉由自我整合而取得之該半導體電路的位置精度。作為此種用以增加表面張力之添加劑，例如氫氟酸(氫氟酸水溶液)、氟化胺即相當適用。
在該液體之中之較佳者係使用水。作為此處的水，以一般用於半導體製造步驟之「超純水」為較佳。其原因在於，「超純水」不僅容易取得，對該半導體電路亦無不良影響，且在用於該半導體電路之暫時接著後的處理(去除處理)亦極為容易。
又，於水或超純水中最好係添加用以增加表面張力之添加劑，該種用以增加表面張力之添加劑，例如可適用氫氟酸。而除了氫氟酸以外亦可使用氟化胺。
暫時接著係使用液體吸引力來進行之上述例中，該半導體電路對該暫時接著區域之暫時接著，最好係包含以下步驟來加以執行：在複數個該半導體電路之與該連接部相反側之該端部、與對應於該端部之該暫時接著區域的至少一方形成液體之膜；使用該液體之膜，使複數個該端部與複數個該暫時接著區域之所對應者以對向狀態來分別連結；以及藉由將緊壓力施加於複數個該端部與複數個該暫時接著區域之對應者之間，來使複數個該端部分別接觸於複數個該暫時接著區域中之所對應者，藉此將複數個該半導體電路以可脫離之方式暫時接著於複數個該暫時接著區域之對應者。此情形下，該半導體電路對該暫時接著區域之暫時接著，係利用在彼此抵接之該半導體電路的該端部與暫時接著區域間所殘存之該液體之吸引力來進行。此情形下係具有下述優點，亦即在使用該液體之膜來使複數個該端部與複數個該暫時接著區域之所對應者以對向狀態來分別連結的步驟中，可藉由該液體之表面張力，使複數個該半導體電路以自我整合方式定位於複數個該暫時接著區域中之所對應者。
暫時接著係使用液體吸引力來進行之上述例中，其較佳者係以對該液體具有親液性的材料來形成該半導體電路之暫時接著部。此情形下，係具有易於在該暫時接著部上形成該液體之膜的優點。
暫時接著係使用液體吸引力來進行之上述例中，該暫時接著區域，係藉由使用對該液體具有親液性之材料、或對該液體不具有親液性之材料而選擇性地形成於該轉印用支撐構件一面的膜來劃定。或者，係藉由使用對該液體不具親液性(或具疏液性)之材料形成於該轉印用支撐構件一面之膜來劃定。
本發明第1觀點之積體電路裝置之製造方法的另一較佳例中，係於複數個該既定位置，分別形成有外露之複數個導電性接觸件，使用該等導電性接觸件，將複數個該半導體電路分別固接於該支撐基板或該電路層之對應既定位置。此情形下，複數個該導電性接觸件，最好係分別貫通複數個該既定位置之所對應者而向外突出。又，該半導體電路與該支撐基板或電路層之使用該導電性接觸件的固接，最好係藉由使用接合用金屬之接合、不使用接合用金屬之壓接接合、或不使用接合用金屬之熔接接合來進行。
本發明第1觀點之積體電路裝置之製造方法的另一較佳例中，係於複數個該半導體電路之該連接部分別形成有外露之複數個導電性接觸件，使用該等導電性接觸件，來將複數個該半導體電路分別固接於該支撐基板或電路層中之對應既定位置。此情形下，複數個該導電性接觸件，最好係分別貫通複數個該連接部之所對應者而向外突出。又，該半導體電路與該支撐基板或該電路層之使用該導電性接觸件的固接，係藉由使用接合用金屬之接合、不使用接合用金屬之壓接接合、或不使用接合用金屬之熔接接合來進行。
本發明第1觀點之積體電路裝置之製造方法之另一較佳例中，係在將複數個該半導體電路裝載於該轉印用支撐構件上前，先執行將複數個該半導體電路以該所欲布局裝載於托盤上的步驟，再將複數個該半導體電路從該托盤整批裝載於該轉印用支撐構件上。
(5)本發明第2觀點之具有三維積層構造之積體電路裝置之製造方法，該三維積層構造係將複數個電路層積層於支撐基板上所構成，其特徵在於：以所欲布局，將包含於該電路層其中一層之複數個晶片狀半導體電路固接於與該電路層相鄰之該支撐基板或固接於該電路層的另一裝載面時，係進行以下步驟：在設定於該裝載面之複數個既定位置分別形成親液性區域，該複數個既定位置係供複數個晶片狀半導體電路之連接部固接的各處；於複數個該親液性區域分別形成液體之膜；將複數個該晶片狀半導體電路之該連接部與複數個該親液性區域之所對應者，在隔著該液體膜之對向狀態下彼此連結；將緊壓力施加於複數個該連接部與複數個該親液性區域之所對應者之間，藉此使複數個該連接部分別接觸於複數個該既定位置之所對應者；使相互接觸之複數個該連接部與該等之所對應既定位置彼此固接，藉此來以該所欲布局將複數個晶片狀半導體電路配置於該裝載面。
本說明書中，係將此方法稱為「無轉印方式」。其原因在於，此方法與上述本發明第1觀點之積體電路裝置的製造方法不同，並未進行從轉印用支撐構件轉印複數個晶片狀半導體電路之動作。
(6)本發明第2觀點之具三維積層構造之積體電路裝置之製造方法中，如上所述，首先，在已設定於支撐基板或複數個電路層(構成三維積層構造)中所欲之一個裝載面的複數個既定位置(待分別固接複數個晶片狀半導體電路之連接部)，分別形成有親液性區域。該等親液性區域之典型者，雖與該晶片狀半導體電路之連接部具備相同構成，但並不侷限於此，只要是可固接該晶片狀半導體電路之連接部者，可為任意之構成。其次，在複數個該親液性區域分別形成液體之膜層後，使複數個該晶片狀半導體電路之連接部與複數個該親液性區域之所對應者，在介有該液體膜層之對向狀態下彼此連結。在此連結狀態下，由於係藉由該液體之表面張力來進行該端部與該親液性區域之所對應者的定位作業，因此，即使該連接部與該親液性區域中之所對應者間產生位置偏移，亦能自動地修正。又，該連結狀態係由該液體之表面張力所保持。此處，係將緊壓力施加於複數個該連接部與複數個該親液性區域之所對應者之間，藉此使複數個該連接部分別接觸於複數個既定位置之對應者。如此，該液體會從該連接部與該親液性區域之所對應者之間被擠壓出來。然而，該連接部之對向接觸狀態，係藉由殘存於該連接部與該親液性區域之所對應者間的該液體吸附力來保持。最後，使相互接觸之複數個該連接部與該等所對應之既定位置彼此固接，複數個該晶片狀半導體電路即以所欲布局配置於該裝載面。是以，相較於習知方法中，利用公知之高速晶片接合器等方式來將複數個晶片狀半導體電路個別配置在該裝載面之做法，本製造方法在實施時較為簡易且具有效率。
又，只要在不具三維積層構造之半導體裝置(積體電路裝置)之製造步驟中使用習知所利用(或所熟知)的技術，如此，無論在親液性區域的形成步驟、該晶片狀半導體電路之連接部對該親液性區域之連結步驟、該連接部對既定位置中之對應者的接觸步驟、以及該連接部對該既定位置之固接/配置步驟，均能以所欲的精密度來實現。
藉此，能以所欲布局，以所欲精密度將多數(例如數百個)晶片狀半導體電路簡易且有效率地配置並固接在構成三維積層構造之該支撐基板或所欲該電路層。
再者，由於親液性區域的形成步驟、該晶片狀半導體電路之該連接部對該親液性區域之連結步驟、該連接部對既定位置中之對應者的接觸步驟、以及該連接部對該既定位置之固接/配置步驟，均能以所欲的精密度來實現，因此當使用凸塊電極來以電氣方式相互連接該半導體電路時，以既定布局而形成於該半導體電路中各連接部之複數個凸塊電極，係能對所對應之凸塊電極或配線的連接區域以一對一方式正確地相對來加以固接。
(7)本發明第2觀點之積體電路裝置之製造方法中，「支撐基板」、「三維積層構造」、「半導體電路」、「電路層」、「連接部」、以及「布局」等用語，除了有關轉印用支撐構件之部分外，皆與本發明第1觀點之積體電路裝置所說明者相同。
「親液性區域」，係指分別形成在已設定於支撐基板或複數個電路層(構成三維積層構造)中所欲之一層的複數個既定位置(待分別固接複數個晶片狀半導體電路之連接部)者，係一對於用來與該半導體電路之連接部作連結之液體具有親液性的區域。該液體，典型而言係使用水(例如超純水)，但本發明並不侷限於此，可使用本發明第1觀點之積體電路裝置之製造方法中所使用之任意液體。
(8)本發明第2觀點之積體電路裝置之製造方法中所使用的液體，例如本發明第1觀點之積體電路裝置之製造方法中所例舉之可使用液體。
本發明第2觀點之積體電路裝置之製造方法的較佳例中，複數個該親液性區域係設置成與複數個該半導體電路之總數相同，複數個該半導體電路與親液性區域係一對一對應。
本發明第2觀點之積體電路裝置之製造方法的較佳例中，係於複數個該半導體電路之各連接部分別形成對該液體具有親液性之親液性區域。
本發明第2觀點之積體電路裝置之製造方法的較佳中，分別形成於該支撐基板或該電路層之複數個既定位置的複數個該親液性區域，係藉由使用對該液體具備親液性之材料而選擇性地形成於該支撐基板或電路層之一面的膜來劃定。或者，係藉由使用對該液體不具備親液性(或具有疏液性)之材料而形成於該支撐基板或電路層一面之膜來劃定。
本發明第2觀點之積體電路裝置之製造方法的另一較佳例中，係於複數個該親液性區域，分別形成有外露之複數個導電性接觸件，使用該等導電性接觸件，將複數個該半導體電路分別固接於該支撐基板或該電路層之對應既定位置。此情形下，複數個該導電性接觸件，最好係分別貫穿複數個該親液性區域之所對應者而突出至外方。又，該半導體電路與該支撐基板或該電路層之使用該導電性接觸件的固接，最好係藉由使用接合用金屬之接合、不使用接合用金屬之壓接接合、或不使用接合用金屬之熔接接合來進行。上述之二例中，該液體之膜，最好係形成為於該親液性上覆蓋該導電性接觸件。
本發明第2觀點之積體電路裝置之製造方法的另一較佳例中，係於複數個該半導體電路之該連接部，分別形成有外露之複數個導電性接觸件，使用該等導電性接觸件，將複數個該半導體電路分別固接於該支撐基板或該電路層之對應既定位置。此情形下，複數個該導電性接觸件，最好係貫穿分別形成於複數個連接部之親液性區域之所對應者而突出至外方。又，該半導體電路與該支撐基板或該電路層之使用該導電性接觸件的固接，最好係藉由使用接合用金屬之接合、不使用接合用金屬之壓接接合、或不使用接合用金屬之熔接接合來進行。上述之二例中，該液體之膜，最好係形成為於該親液性上覆蓋該導電性接觸件。
本發明第2觀點之積體電路裝置之製造方法的另一較佳例中，在使用該液體膜來將複數個該半導體電路之連接部以彼此成對向狀態連接於複數個親液性區域之所對應者前，先實施將複數個該半導體電路以該所欲布局裝載於托盤上的步驟，再將複數個該半導體電路從該托盤整批裝載於該支撐基板或該電路層之上。
(9)本發明第3觀點之積體電路裝置之製造裝置，係在上述第1或第2觀點之積體電路裝置之製造方法中所使用者，其特徵在於，具備：本體；被工作物保持機構，係保持轉印用支撐構件或支撐基板；托盤保持機構，係設於該本體，用以保持整批裝載用托盤；控制載台，係設置於該本體，能使該被工作物保持機構及托盤保持機構之至少一方移位；以及對準機構，係以光學方式來進行由該被工作物保持機構保持之轉印用支撐構件或支撐基板、以及由該托盤保持機構保持之該整批裝載用托盤的對準。
(10)本發明第3觀點之積體電路裝置之製造裝置，由於具備有上述構成，因此能以該被工作物保持機構來保持轉印用支撐構件或保持支撐基板，且能以該托盤保持機構來保持整批裝載用托盤，在使用該定位機構來進行該轉印用支撐構件或支撐基板與該整批裝載用托盤之定位作業後，即使用該控制載台來使該被工作物保持機構及該托盤保持機構之至少一方進行位移，以將該整批裝載用托盤所保持之複數個半導體晶片整批裝載於該轉印用支撐構件或支撐基板上之所欲位置。亦即，根據本製造裝置，係能實施上述第1或第2觀點之積體電路裝置之製造方法且使用整批裝載用之托盤。
(11)本發明第3觀點之積體電路裝置之製造裝置之一較佳例中，該對準機構，具備：光源；攝影裝置，係接收由該光源射出且透過該被工作物保持機構及托盤保持機構之光線，以進行攝影；以及運算裝置，係使用由該攝影裝置取得之影像資料來進行運算；並使用該運算裝置來進行該轉印用支撐構件或支撐基板與整批裝載用托盤之對準。
本發明第3觀點之積體電路裝置之製造裝置之另一較佳例中，該對準機構，具備：攝影裝置，係拍攝由該被工作物保持機構保持之轉印用支撐構件或該支撐基板、以及由該托盤保持機構保持之該整批裝載用托盤；以及運算裝置，其係使用由該攝影裝置取得之影像資料來進行運算；並使用該運算裝置來執行該轉印用支撐構件或支撐基板與整批裝載用托盤的對準。
本發明之第1及第2觀點之具備三維積層構造之積體電路裝置的製造方法中，對構成三維積層構造之支撐基板或所欲的一個電路層，能以所欲布局，將具有所欲精密度之多數個(例如數百個)晶片狀半導體電路簡易且有效率地進行配置來加以固接。又，當晶片狀半導體電路之電氣相互連接使用凸塊電極時，能將以所欲布局而形成於該等半導體電路之各連接部的複數個凸塊電極，以一對一方式固接成正確地面對所對應之凸塊電極或配線的連接區域本發明第3觀點之具備三維積層構造之積體電路裝置的製造裝置，係本發明第1或第2觀點之積體電路裝置的製造方法，且非常適用於使用整批裝載用托盤者之實施。
以下，就本發明之較佳實施形態，參照附圖而予詳細說明。係先陳述本發明之基本概念，然後根據該基本概念來依序詳述第1~第10之實施形態，但在各實施形態的說明中，與該基本概念相關說明內容一致之部分，已予省略，在各實施形態中，係就其特徵部分予以重點敘述。
(本發明之基本概念)
圖1~圖3，係對於本發明之具備三維積層構造的積體電路裝置之製造方法，以概略截面圖來表示其基本概念。
(本發明之基本概念)
首先，如圖1(a)所示，準備一具有所欲剛性之支撐基板11。在支撐基板11的一面，具有用以裝載複數個半導體晶片(亦即晶片狀半導體電路)之平坦裝載面11a。所適用的支撐基板11可舉例為，玻璃、單晶矽(Si)製之晶圓(於表面區域形成有積體電路者、或未形成積體電路者)等。
接著，如圖1(b)所示，將具有公知構造之複數個半導體晶片13分別固接於支撐基板11的裝載面11a之既定位置。在相鄰的晶片13之間設有既定之間隙。該等晶片13係被稱為所謂Known Good Die(KGD，公知的良品晶片)者，能按照實際需要，使用任意製法來製造之任意構成者。此等晶片13(晶片狀半導體電路)，係與配置於該等之間與其外周之已硬化的接著劑14一起構成第1半導體電路層L1。換言之，第1半導體電路層L1，係由複數個晶片13(晶片狀半導體電路)、與配置於該等晶片13周圍之接著劑14構成。
此外，實際上雖固接有數個~數百個之晶片13，但此處為簡化說明起見，僅以圖示之3個晶片進行說明。
半導體晶片13對支撐基板11之裝載面11a的固接，係透過形成於該等晶片13表面之連接部12來進行。連接部12之具體構成留待後述，但該構成例如可利用微凸塊電極來達成。藉由此等連接部12來同時達成晶片13與裝載面11a間之機械連接及電氣連接。此時之狀態如圖1(b)所示。此等晶片13，例如可使用公知之高速晶片接合器來依序逐一固接，亦可先將所有晶片13以既定布局配置在轉印用支撐構件(未圖示)上，其後再使用該轉印用支撐構件將所有晶片13整批轉印於裝載面11a來加以固接。亦可與晶片13之連接部12對應而亦於支撐基板11之裝載面11a之既定位置形成與連接部12相同之連接部(未圖示)。此時，係使晶片13之連接部12與裝載面11a之連接部彼此接合，藉此可同時達成晶片13與裝載面11a之間的機械連接及電氣連接。
其次，如圖1(c)所示，在透過連接部12而固接於裝載面11a之半導體晶片13的周圍間隙，以適當方法配置液狀或流動性之接著劑14，其後進行加熱、紫外線照射等使接著劑14硬化。接著劑14，最好係以具有電絕緣性之合成樹脂來製作者。其原因在於，須使相鄰之晶片13間電氣絕緣，且可作為該積體電路裝置之封裝體之一部分。此時，形成於裝載面11a上之接著劑14之硬化層厚度，並無須及於晶片13的全高，只要設定成能在其後步驟中研磨晶片13而使其變薄化時、接著劑14可完全填滿於該間隙(包含連接部12)即可。
此外，此處所示之例，由於係將支撐基板11上下翻轉，在使裝載面11a朝上之狀態下進行液狀接著劑14之噴霧(噴霧法)的方法，因此接著劑14亦附著於半導體晶片13之與連接部12相反之側的面(亦即背面)。位於半導體晶片13的背面之接著劑14，由於會在次一半導體晶片研磨步驟中被去除，因此不會產生問題。
其次，對固接於支撐基板11之裝載面11a的所有半導體晶片13，以機械研磨方法及CMP(Chemical Mechanical Polishing，化學機械研磨)法，來整批對該等之接著面與相反側之面(背面)進行研磨。此等研磨步驟，如圖1(d)所示，係以使各晶片13背面與位於該等晶片13周圍之接著劑14的硬化層成為同一平面的方式來進行。實際上，最好係進行至接著劑14之硬化層被研磨些許為止，藉此可在研磨各晶片13的背面時同時進行接著劑14之硬化層之露出面的平坦化。
即使在該CMP步驟中對半導體晶片13背面進行研磨，亦不會對該等晶片13的動作造成任何障礙。其原因在於，內裝於晶片13之積體電路，係僅以極淺深度形成於該晶片13之支撐基板11側的表面區域，此等晶片13之表面區域以外的部分並不參與其電路之動作。
藉由上述步驟，如圖1(d)所示，包含複數個半導體晶片13之第1半導體晶片層L1，即形成於支撐基板11的裝載面11a上。是以，包含複數個半導體晶片13之第1半導體電路層L1，可說是透過各晶片13之連接部12與接著劑14而固接於裝載面11a。此外，各晶片13對裝載面11a之機械連接，並單靠連接部12而亦藉由接著劑14來進行，因此具有充份的連接強度。
其次，對以上述方式而形成之第1半導體電路層L1，藉由以與上述大致相同之方法來重疊配置複數個半導體晶片16，來形成第2半導體電路層L2。
亦即，如圖2(e)所示，將於表面具有連接部15之複數個半導體晶片16(亦即晶片狀半導體電路)，分別重疊固接於自第1半導體電路層L1之接著劑14的硬化層露出之半導體晶片13的背面。晶片16之連接部15的構成，係與第1半導體電路層L1之晶片13的連接部12之構成相同。藉由此等連接部15而可同時達成晶片16與13間之機械連接與電氣連接。
當晶片16較晶片13小時，晶片16之連接部15整體係包含於晶片13背面之內側。然而，當晶片16較晶片13大時，晶片16之連接部15即有一部分超出晶片13背面，該超出之部分係與接著劑14接觸。
之後，如圖2(e)所示，對透過連接部15而固接於第1半導體電路層L1之對應晶片13的晶片16周圍間隙，以相同於上述對晶片13進行之方法來充填液狀或流動性的接著劑17，並藉由加熱、紫外線照射等使其硬化。此時之狀態如圖2(f)所示。
其次，藉由機械研磨法及CMP法，研磨所固接之晶片16之與固接面相反側的面(背面)，即如圖2(g)所示，使各晶片16之背面與接著劑17的硬化層成為同一平面。如此，複數個晶片16，係藉由該等之連接部15來以機械及電氣方式連接於所對應的晶片13。據此，包含複數個晶片16與接著劑17之硬化層的第2半導體電路層L2，即以重疊於第1半導體電路層L1之方式所形成。第2半導體電路層L2與第1半導體電路層L1之機械及電氣連接，係藉由各晶片16的連接部15來進行。
其次，對以上述方式形成之第2半導體電路層L2，以與上述大致相同之方法重疊配置複數個半導體晶片19，藉此形成第3半導體電路層L3。
亦即，如圖3(h)所示，將於表面具有連接部18之複數個半導體晶片19(亦即晶片狀半導體電路)，分別重疊固接於自第2半導體電路層L2之接著劑17的硬化層露出之半導體晶片16的背面。晶片19之連接部18的構成，係與第1半導體電路層L1之晶片13的連接部12之構成相同。藉由此等連接部18而可同時達成晶片19與16間之機械連接與電氣連接。
當晶片19較晶片16小時，晶片19之連接部18整體係包含於晶片13背面之內側。然而，當晶片19較晶片16大時，晶片19之連接部18即有一部分超出晶片16背面，該超出之部分係與接著劑17接觸。
之後，對透過連接部18而固接於第2半導體電路層L2之對應晶片16的晶片19周圍間隙，以相同於上述對晶片13進行之方法來充填液狀或流動性的接著劑20，並藉由加熱、紫外線照射等使其硬化。
其次，藉由機械研磨法及CMP法來研磨所固接之晶片19之與固接面相反側的面(背面)，使各晶片19之背面與接著劑20的硬化層成為同一平面。如此，複數個晶片19，係藉由該等之連接部18來以機械及電氣方式連接於所對應的晶片16。據此，包含複數個晶片19與接著劑20之硬化層的第3半導體電路層L3，即以重疊於第2半導體電路層L2之方式所形成。第3半導體電路層L3與第2半導體電路層L2之機械及電氣連接，係藉由各晶片19的連接部18來進行。
其次，對以上述方式而形成之第3半導體電路層L3，藉由以與上述大致相同之方法來重疊配置複數個半導體晶片22，來形成第4半導體電路層L4。
亦即，如圖3(h)所示，將於表面具有連接部21之複數個半導體晶片22(亦即晶片狀半導體電路)，分別重疊固接於自第3半導體電路層L3之接著劑20的硬化層露出之半導體晶片19的背面。晶片22之連接部21的構成，係與第1半導體電路層L1之晶片13的連接部12之構成相同。藉由此等連接部21而可同時達成晶片22與19間之機械連接與電氣連接。
當晶片22較晶片19小時，晶片22之連接部21整體係包含於晶片19背面之內側。然而，當晶片22較晶片19大時，晶片22之連接部21即有一部分超出晶片19背面，該超出之部分係與接著劑20接觸。
之後，對透過連接部21而固接於第3半導體電路層L3之對應晶片19的晶片22周圍間隙，以相同於上述對晶片13進行之方法來充填液狀或流動性的接著劑23，並藉由加熱、紫外線照射等使其硬化。
其次，藉由機械研磨法及CMP法，研磨所固接之晶片22之與固接面相反側的面(背面)，使各晶片22之背面與接著劑23的硬化層成為同一平面。如此，複數個晶片22，係藉由該等之連接部21來以機械及電氣方式連接於所對應的晶片19。據此，包含複數個晶片22與接著劑23之硬化層的第4半導體電路層L4，即以重疊於第3半導體電路層L3之方式所形成。第4半導體電路層L4與第3半導體電路層L3之機械及電氣連接，係藉由各晶片22的連接部21來進行。
其次，對以上述方式形成之第2半導體電路層L2，以與上述大致相同之方法重疊配置複數個半導體晶片19，藉此形成第3半導體電路層L3。
其後，將絕緣體24形成於第4半導體電路層L4之由晶片22與接著劑23之硬化層構成的面，以覆蓋該面整體。接著，將貫通該絕緣層24而連接於所對應之晶片22之內部積體電路的複數個導電性柱塞25(埋入配線)形成於既定位置，其後形成固接於該等柱塞25一端之複數個微凸塊電極(由微突塊構成之電極)26。最後，於該等電極26上分別固接球狀之焊球(solder ball)27。此外，可省略焊球27。
藉由經以上步驟，如圖3(h)所示，即可得到於支撐基板11之裝載面11a依序重疊第1~第4之半導體電路層L1~L4而形成的三維積層構造。該積層遘造，包含複數個積層4個晶片13,16,19,22(晶片狀半導體電路)而成之晶片積層體，該等積層體，係配置成在與支撐基板11平行之方向彼此分離，且於該等晶片之積層體周圍的間隙充填有硬化之接著劑14,17,20,23。在各組之晶片積層體中，所積層之晶片13,16,19,22係彼此電氣連接。
因此，藉由用公知方法來切割第1~第4半導體電路層L1~L4之積層構造，而分割成所欲之積體電路裝置。此切割係使切割用之刀刃通過相鄰之晶片積層體間來進行。如此，即得到圖3(i)所示之積體電路裝置10A,10B,10C。積體電路裝置10A,10B,10C，具有於已分割之支撐基板11'上積層有大小或功能不同之一組(4個)半導體晶片13,16,19,22而成的三維積層構造。
圖28(a)，係顯示積體電路裝置10A之焊球27之布局的說明圖。外部電路連接用之複數個焊球27(亦即微凸塊電極26)，係如所示般規則地配置於與支撐基板11相反側的平面。積體電路裝置10B與10C亦採相同方式。亦可省略焊球27而將微凸塊電極26本身作為外部電路連接用端子來使用。
切割步驟並不侷限於上述方法。例如亦可如圖3(j)所示之積體電路裝置10D般，以包含相鄰二組晶片積層體之方式來進行切割，或亦能視所須情況，以包含三組或三組以上之積層體的方式來進行切割。又，亦可完全不施以切割，將圖3(h)所示之積層構造直接作為晶圓級的積體電路裝置10E來使用。
如以上所說明者，根據本發明之具備三維積層構造之積體電路裝置的製造方法，係能製造具備三維積層構造之積體電路裝置10A,10B,10C,10D或10E，其將不同功能之複數個半導體晶片13,16,19,22(複數個晶片狀半導體電路)視所須情況組合於支撐基板11上，以實現所欲系統化的功能。據此，不僅可簡易地製得與習知系統LSI同樣經系統化之積體電路裝置，亦能視所須情況來實現豐富多樣之功能。
又，第1~第4半導體電路層L1~L4中的半導體晶片13,16,19,22，在各半導體電路層L1、L2、L3、或L4中均係在與支撐基板11平行之方向配置成相距一間隙，且在以絕緣性接著劑14,17,20,23固接該等晶片13,16,19,22後均從該等之背面側開始施以研磨，藉此來調整晶片13,16,19,22的厚度。因此，即使待組合之晶片13,16,19,22(亦即待組合之半導體電路)之大小、形狀、或厚度互異，亦能予以組合而裝載於單一支撐基板11上。
再者，根據本發明之製造方法，雖可得到具備三維積層構造之積體電路裝置10A,10B與10C，或具備三維積層構造之積體電路裝置10A與10D，或具備三維積層構造之積體電路裝置10E，但此等積體電路裝置10A,10B,10C,10D,10E，可視情況，將複數個功能相異之半導體晶片13,16,19,22組合後裝載於支撐基板11、或經分割而成之支撐基板11'之上。接著，於該三維積層構造之支撐基板11或11'之相反側的面，由絕緣層24或經分割而成之絕緣層24'所覆蓋，於該絕緣層11或11'上，配置有外部電路連接用之複數個焊球27。進一步地，於該三維積層構造之側面，覆蓋有由絕緣性合成樹脂製之接著劑14,17,20,23構成的被覆材。
如此，積體電路裝置10A,10B,10C,10D,10E中，即藉由連接部12,15,18,21來實現半導體電路層L1~L4間相互的電氣連接。又，支撐基板11(或11')、被覆材(接著劑14,17,20,23)、以及絕緣層24(或24')，係發揮收容半導體電路層L1~L4來加以保護之封裝體的作用，並能使用配置於與支撐基板11或11'相反側之一面的複數個微凸塊電極26或焊球27，來與外部電路/裝置進行電氣連接。因此，積體電路裝置10A,10B,10C,10D,10E具有半導體電路層L1~L4與封裝體成一體之構造，換言之，具備一體封裝型之三維積層構造。其結果，能夠消除或降低內部電路間相互電氣連接(配線)或封裝時的困難性，以簡易方式達成與習知系統LSI同樣之系統化，且亦能視所須情形實現豐富多樣之功能。
此外，上述說明中，構成第1~第4半導體電路層L1~L4之各個半導體電路，此處雖係使用半導體晶片(晶片狀半導體電路)，但亦可使用半導體晶圓(晶圓狀半導體電路)來形成第1~第4半導體電路層L1~L4的一部分。又，各第1~第4半導體電路層L1~L4，均是將一個半導體電路層中之一個半導體晶片重疊於相鄰之另一個半導體電路層中的一個半導體晶片，但並不限定於此。亦可將一個半導體電路層中之一個半導體晶片，重疊於相鄰之另一個半導體電路層中之二個以上的半導體晶片。
又，各第1~第4半導體電路層L1~L4中，雖均是使用KGD之半導體晶片，但各半導體電路層中的晶片並不需要皆為KGD。KGD之半導體晶片，形成於其內部之電路亦可完全不使用(或不動作)。或亦可包含一部分不使用(或不動作)之電路(例如冗餘部)亦可。此處所指之「冗餘部」的意義，係為了使半導體晶片之構成要件中縱有部分故障時仍能保全其所具功能，而預先所附加之多餘的構成要素。當在積層後之檢查中判定第1~第4半導體電路層L1~L4之部分電路要件產生不良時，即進行調整，以使用冗餘部之電路要件來代替上述不良之電路要件。此可藉由下述方法來容易地實施，亦即利用外部所供應之既定電流將連通於不良電路要件之配線切斷，並將配線切換成連接至冗餘部之電路要件。此方法為同業所熟知，因而省略其說明。藉由使其具備「冗餘部」來提昇具備三維積層構造之該積體電路裝置的製造良率，是其優點。
第1~第4半導體電路層L1~L4中之任一者中，當用以提供特定電路功能之半導體晶片存有非必要部分時，最好於該部分形成使用所謂仿真(dummy)晶片(雖於內部並未形成電路但外形與KGD相同之半導體晶片、或雖於內部形成有電路但完全未使用之外形與KGD相同的半導體晶片)。此時，可視所須情況，於仿真晶片中僅形成用來與其他半導體晶片電氣連接之埋入配線。其原因在於，當於半導體電路層L1~L4中之任一者產生不存在有半導體晶片之空白位置時，會造成半導體晶片之積層步驟(半導體電路層之形成步驟)實施時的障礙、或是在製造後之積體電路裝置產生與機械強度相關的問題。不過，只要能避免上述問題，亦可配置仿真晶片以外之任意充填構件。
(第1實施形態)
其次，說明本發明第1實施形態之具備三維積層構造的積體電路裝置之製造方法。
該製造方法，係參照圖1~圖3且根據本發明的基本概念而成者，因此，該步驟整體與圖1~圖3所示之步驟相同。不過，如圖4及圖5所示，此製造方法之特徵在於，將分別構成第1~第4半導體電路層L1~L4之半導體晶片群固接於支撐基板或第1~第3半導體電路層L1~L3中任一者的步驟(亦即半導體晶片固接步驟)中，其實施方式係使用作為轉印用支撐構件之「載體基板」來將半導體晶片群以整批方式進行轉印。在此將該方式稱為「轉印方式」。
圖4，係詳細顯示本發明第1實施形態之積體電路裝置之製造方法中、將構成第1半導體電路層L1之半導體晶片群固接於支撐基板之既定位置之步驟的截面圖。圖5，係詳細顯示該製造方法中、將構成第3半導體電路層L3之半導體晶片群固接於第2半導體電路層L2之既定位置的截面圖。
第1實施形態之積體電路裝置之製造方法中，如圖4所示，將構成第1半導體電路層L1之半導體晶片13固接於支撐基板11之裝載面11a的既定位置時，係先以既定布局將所有晶片13暫時接著於作為「轉印用支撐構件」之載體基板73上，再將所有晶片13整批轉印至裝載面11a之所欲位置來固接。
亦即，首先準備一載體基板73，其尺寸足以使所需數目之半導體晶片13以所欲布局之鏡像為其布局而全數裝載於上，且具備足以承受所需數目之半導體晶片13重量的充分剛性。作為載體基板73，例如可使用具有充分剛性之玻璃基板、半導體晶圓等。
於載體基板73一面，如圖4(a)所示，形成有數目與晶片13之總數(此處僅顯示3個)相同之矩形且為薄膜狀的暫時接著區域72。此等暫時接著區域72所具有之黏著性，足以暫時保持所有晶片13直到轉印、固接於支撐基板11為止。各暫時接著區域72之位置，係設定成能以布局(為在支撐基板11之裝載面11a上之既定布局的鏡像)配置晶片13。各暫時接著區域72的大小與形狀，分別與裝載於其上之晶片13(正確而言，係形成於晶片13背面之暫時接著部12a)的大小與形狀(此處係矩形)大致一致。據此，將各晶片13之暫時接著部12a(亦即，與連接部12相反側之端部)暫時接著於對應之暫時接著區域72上時，晶片13之布局，係支撐基板11上之晶片13之所欲布局的鏡像。
暫時接著區域72例如係以下述方式形成。亦即，首先以公知方法將較薄之金屬膜或絕緣膜或兩者之積層膜(厚度例如為0.1 μ m)堆積於載體基板73的表面整體，其後，於該金屬膜或絕緣膜或兩者之積層膜之全面塗布薄層之適當黏著材(厚度例如1 μ m)。之後，選擇性地蝕刻除去該金屬膜或絕緣膜或兩者之積層膜與其上之黏著材。藉此作法，可將表面覆有黏著材之複數個暫時接著區域72，係成為支撐基板11上之晶片13之所欲布局鏡像的方式形成於載體基板73表面。如此，藉由金屬膜或絕緣膜或兩者之積層膜與黏著材來形成暫時接著區域72時，暫時接著之晶片13有更穩定之位置與姿勢，是其優點。
作為可用於暫時接著區域72之金屬膜，有銦(In)、錫(Sn)等，作為可用於暫時接著區域72之絕緣膜，有二氧化矽(SiO2 )、氮化矽(Si3 N4 )等。又，作為可使用之黏著材，例如光阻、蠟、聚醯亞胺、矽酮樹脂等。
只要暫時接著之晶片13不產生位置與姿勢之穩定性的問題，亦能僅以黏著材來形成暫時接著區域72。此時，例如只要在載體基板73表面整體塗布薄層適當黏著材(厚度例如為1 μ m)之後，利用公知的微影法等進行該黏著材之圖案化即可。或者，亦可於載體基板73一面印刷黏著材來使具有所欲圖案。如此，與使用金屬膜、絕緣膜、或併用兩者之積層膜的情形相較，具有不僅能減少步驟數、步驟本身亦較為簡單的優點。另一方面，當重視暫時接著之晶片13之位置與姿勢之穩定性時，最好係如上所述般，將金屬膜或絕緣膜或兩者之積層膜與黏著材併用。
形成於各晶片13背面之暫時接著部12a，其形成目的係為了在接觸於暫時接著區域72之黏著材時晶片13可容易地進行暫時接著。此處，係使用與用於暫時接著區域72者相同之黏著材(亦可係與用於暫時接著區域72者相異之黏著材)薄層(厚度例如1 μ m)塗布來形成薄膜狀。由於暫時接著部12a係基於此目的而形成，因此，若晶片13之背面非常清潔平坦而可直接輕易地暫時接著於暫時接著區域72之黏著材時，自然亦可省略暫時接著部12a。此時，晶片13之背面本身即發揮暫時接著部之功效。
形成於各晶片13表面之連接部12，如同在本發明基本概念的說明中已經陳述者，能利用例如微凸塊電極來達成，但只要能達成各晶片13的電氣連接，即使是除此之外的構成亦可。
另一方面，在支撐基板11之裝載面11a，於所欲之晶片固接位置形成有所須數目之連接部71。此等連接部71，係分別連接於所對應之晶片13表面所形成的連接部12，雖能與各晶片13之連接部12同樣地利用例如微凸塊電極來達成，但只要能使各晶片13電氣連接，即使是除此之外的構成亦可。
本第1實施形態中，支撐基板11上的連接部71並非絕對必須而亦可省略(參照圖1(a))。當將之省略時，晶片13係直接固接於裝載面11a之既定位置(例如設定在形成於裝載面11a之配線區域中的連接位置)。
其次，將各晶片13之暫時接著部12a輕輕接觸於對應之暫時接著區域72上、或予以輕壓，藉此利用黏著材之黏著作用將晶片13暫時接著於暫時接著區域72上。此時之狀態如圖4(a)所示。此步驟，最好係利用公知之晶片接合器來將所有晶片13個別載於暫時接著區域72上並予以按壓，藉此來執行。
之後，將載體基板73(於暫時接著區域72暫時接著有所須之所有晶片)以平行於支撐基板11(水平保持成裝載面11a朝下之狀態)之狀態上昇，或是採用相反作法，使支撐基板11以平行於載體基板73(暫時接著有所須之所有晶片13)之狀態下降，藉此，使位於各晶片13表面之連接部12整批接觸於支撐基板11上之對應的連接部71。之後，以適當方法(例如隔著接合用金屬來接合微凸塊電極彼此之方法、或不隔著接合用金屬而壓接微凸塊電極彼此之方法、或不隔著接合用金屬而使微凸塊電極彼此熔接之方法)使各晶片13之連接部12固接於支撐基板11上之對應的連接部71。此外，將連接部12固接於對應之連接部71之步驟的一具體例，將在後述第3實施形態之說明中參照圖23~圖26來加以詳述。
當結束連接部12與71的固接時，須使載體基板73從晶片13分離，其方法有多種可供採行。例如，當載體基板73係由石英玻璃所製作、且暫時接著區域72係僅由黏著材所製作時，可使紫外線通過載體基板73而照射於暫時接著區域72，使形成暫時接著區域72之黏著材硬化來使其黏著力消失。或者，亦可藉加熱提高溫度以降低暫時接著區域72之黏著材的黏著性，藉此減弱其黏著力。當暫時接著區域72之黏著材之黏著力不致太強時，亦可單以拉開載體基板73或支撐基板11之方式來使兩者彼此遠離。亦可使用適當之藥品來使暫時接著區域72本身呈流動化或予以去除。
暫時接著區域72係由金屬膜、絕緣膜、或兩者之積層膜與覆蓋其表面之黏著材所作成時，由於欲去除金屬膜、絕緣膜、或兩者之積層膜並不容易，因此最好係提高溫度以使黏著材之黏著性消失或降低、或使用適當藥品以使黏著材呈流動化或予以去除。當暫時接著區域72之黏著材的黏著力不致太強時，亦可單以拉開載體基板73或晶片13之方式來使兩者彼此遠離。
當結束連接部12與71之固接後使載體基板73從晶片13分開時，即成為圖4(b)所示之狀態。此時之支撐基板11的狀態在實質上與圖1(b)相同。因此，當結束晶片13對支撐基板11之裝載面11a的固接後，即如圖1(c)所示，於晶片13之周圍間隙充填液狀或流動性之接著劑14，再進行加熱、紫外線照射等使接著劑14硬化。之後，與本發明之基本概念中已陳述於前者同樣地，形成第1半導體電路層L1(參照圖1(d))。
圖4中，雖係將所需數目之晶片13裝載於面朝上的載體基板73上方，再將該等晶片13整批轉印、固接於面朝下之支撐基板11的裝載面11a，但本實施形態並不限定於此。亦可使所需數目之晶片13暫時接著於面朝下之載體基板73下面之暫時接著區域72，再將該等晶片13整批轉印、固接於面朝上之支撐基板11的裝載面11a。其要點在於，只要能使用載體基板73來將晶片13整批轉印於裝載面11a即可。
構成第2半導體電路層L2~D4半導體電路層L4之半導體晶片16,19及22，在被分別固接於第1半導體電路層L1~D3半導體電路層L3之對應位置時，所採用之步驟，亦與參照圖4而陳述於上者實質相同。此處，參照圖5說明將構成第3半導體電路層L3之複數個半導體晶片19分別固接在第2半導體電路層L2之對應位置時，所採用之步驟。
構成第3半導體電路層L3之半導體晶片19的固接步驟，與構成第1半導體電路層L1之半導體晶片13的情形相同，如圖5所示，先以既定布局將所需數目之晶片19暫時接著於作為轉印用支撐構件之載體基板77上，再整批將所有晶片19分別固接在第2半導體電路層L2中之各對應位置。
亦即，最初準備一載體基板77，其尺寸足以使所需數目之半導體晶片19以所欲布局之鏡像為其布局而全數裝載於上，且具備足以承受所需數目之半導體晶片19重量的充分剛性。作為載體基板77，例如可使用具有充分剛性之玻璃基板、半導體晶圓等。
於載體基板77一面，如圖5(a)所示，形成有數目與晶片19之總數(此處僅顯示3個)相同之矩形且為薄膜狀的暫時接著區域76。此等暫時接著區域76所具有之黏著性，足以暫時保持所有晶片19直到轉印、固接於第2半導體電路層L2為止。暫時接著區域76之位置，係設定成能以布局(為在第2半導體電路層L2上之所欲布局的鏡像)配置晶片19。各暫時接著區域76的大小與形狀，分別與裝載於其上之晶片19(正確而言，係形成於晶片19背面之暫時接著部18a)的大小與形狀(此處係矩形)大致一致。據此，將各晶片19之暫時接著部18a(亦即，連接部18之相反側的端部)暫時接著於對應之暫時接著區域76上時，晶片19之布局，係第2半導體電路層L2上之晶片19之所欲布局的鏡像。
暫時接著區域76，係使用與暫時接著區域72相同之材料來以相同方法形成。
形成於各晶片19背面之暫時接著部18a，其形成目的係為了在接觸於暫時接著區域76之黏著材時晶片19可容易地進行暫時接著。此處，係使用與用於晶片13之暫時接著部12a者相同之材料並以相同方法形成。因此亦與暫時接著部12a之情況相同地能省略暫時接著部18a。
形成於各晶片19表面之連接部18，如同在本發明基本概念的說明中已經陳述者，能利用例如微凸塊電極來達成，但只要能達成各晶片19的電氣連接，即使是除此之外的構成亦可。
另一方面，在第2半導體電路層L2之裝載面，於所欲之晶片固接位置(亦即構成第2半導體電路層L2之各半導體晶片16的背面)形成有所須數目之連接部75。此等連接部75，係分別連接於所對應之晶片19表面所形成的連接部18，雖能與各晶片13之連接部12同樣地利用例如微凸塊電極來達成，但只要能使各晶片19電氣連接，即使是除此之外的構成亦可。
本第1實施形態中，連接部75並非必須而亦可省略(參照圖3(h))。當將之省略時，晶片19係直接固接於第2半導體電路層L2之裝載面、亦即各晶片16背面之既定連接位置。
其次，將各晶片19之暫時接著部18a輕輕接觸於對應之暫時接著區域76上、或予以輕壓，藉此利用黏著材之黏著作用將晶片19暫時接著於暫時接著區域76上。此時之狀態如圖5(a)所示。此步驟，最好係利用公知之晶片接合器來將所有晶片19個別載於暫時接著區域76上並予以按壓，藉此來執行。
之後，將載體基板77(暫時接著有所須之所有晶片19)以平行於支撐基板11(水平保持成裝載面11a朝下之狀態)之狀態上昇，或是採用相反作法，使支撐基板11以平行於載體基板77(暫時接著有所須之所有晶片19)之狀態下降，藉此，使位於各晶片19表面之連接部18整批接觸於第2半導體電路層L2之對應的連接部75。之後，以適當方法(例如隔著接合用金屬來接合微凸塊電極彼此之方法、或不隔著接合用金屬而壓接微凸塊電極彼此之方法、或不隔著接合用金屬而使微凸塊電極彼此熔接之方法)使各晶片19之連接部18固接於第2半導體電路層L2之對應的連接部75。此固接步驟，係與將連接部12固接於所對應之連接部71的步驟相同。
當結束連接部18與75的固接時，須使載體基板77從晶片19分離，其方法有多種可供採行。例如，當載體基板77係由石英玻璃所製作、且暫時接著區域76係僅由黏著材所製作時，可使紫外線通過載體基板77而照射於暫時接著區域76，使形成暫時接著區域76之黏著材硬化來使其黏著力消失。或者，亦可藉加熱提高溫度以降低暫時接著區域76之黏著材的黏著性，藉此減弱其黏著力。當暫時接著區域76之黏著材之黏著力不致太強時，亦可單以拉開載體基板77或支撐基板11之方式來使兩者彼此遠離。亦可使用適當之藥品來使暫時接著區域76本身呈流動化或予以去除。
暫時接著區域76係由金屬膜、絕緣膜、或兩者之積層膜與覆蓋其表面之黏著材所作成時，由於欲去除金屬膜、絕緣膜、或兩者之積層膜並不容易，因此最好係提高溫度以使黏著材之黏著性消失或降低、或使用適當藥品以使黏著材呈流動化或予以去除。當暫時接著區域76之黏著材的黏著力不致太強時，亦可單以拉開載體基板77或晶片11之方式來使兩者彼此遠離。
當結束連接部18與75之固接後使載體基板77從晶片19分開時，即成為圖5(b)所示之狀態。如此，當結束晶片19對第2半導體電路層L2之固接後，即於晶片19之周圍間隙充填液狀或流動性之接著劑20，再進行加熱、紫外線照射等使接著劑20硬化。之後，與本發明之基本概念中已陳述於前者同樣地，形成第3半導體電路層L3(參照圖3(h))。
圖5中，雖係將所需數目之晶片19裝載於面朝上的載體基板77上方，再將該等晶片19整批轉印、固接於面朝下之第2半導體電路層L2，但本實施形態並不限定於此。亦可使所需數目之晶片19暫時接著於面朝下之載體基板77下面之暫時接著區域76，再將該等晶片19整批轉印、固接於面朝上之第2半導體電路層L2。其要點在於，只要能使用載體基板77來將晶片19整批轉印於第2半導體電路層L2。
如以上所說明者，本發明第1實施形態之具備三維積層構造的積體電路裝置之製造方法中，首先，準備一在其一面具有複數個暫時接著區域72,76之載體基板73,77(此係與「轉印用支撐構件」對應)，該複數個暫時接著區域72,76，係用以將複數個半導體晶片(晶片狀半導體電路)13,19以所欲布局鏡像之布局來配置。其次，將晶片13,19之與連接部12,18相反側之端部分別暫時接著於暫時接著區域72,76，藉此將晶片13,19分別裝載於載體基板73,77上。接著，藉由使裝載有晶片13,19之載體基板73,77接近支撐基板11或第2半導體電路層L2，來使載體基板73,77上之晶片13,19之連接部12,18分別接觸於支撐基板11上或第2半導體電路層L2上的既定位置。之後，使晶片13,19之連接部12,18分別固接於所接觸之支撐基板11上或第2半導體電路層L2上的既定位置，藉此即能將晶片13,19以該所欲布局而固定在支撐基板11上或第2半導體電路層L2上。
又，只要使用在不具三維積層構造之積體電路裝置之製造步驟中所利用的公知技術，在載體基板73,77上之暫時接著區域72,76的形成、晶片13,19對暫時接著區域72,76上之暫時接著、或將晶片13,19之連接部12,18分別接觸於支撐基板11上或第2半導體電路層L2上之既定位置時兩者間的定位，均能以所欲的精密度來實施。
上述各點同樣適用於，將半導體晶片16固定在第1半導體電路層L1上時、或將半導體晶片22固定在第3半導體電路層L3上(此等在圖4~圖5並未說明)時。
因此，能以所欲精密度簡易且有效率地進行下述步驟，即在支撐基板11上或第1~第3半導體電路層L1~L3中任一者之上以所欲布局來固定多數個(例如數百個)半導體晶片13,16,19,22的步驟。
其結果，當半導體晶片13,16,19,22之電氣相互連接係使用凸塊電極時，以既定布局來形成於該等晶片13,16,19,22之各接合面的多數個凸塊電極，係能對所對應之凸塊電極或配線之連接區域以一對一方式正確地相對來加以固接。
此外，上述第1實施形態中，雖載體基板73,77上之各暫時接著區域72,76係圖案化成與暫時接著於其上之半導體晶片13,19具有同樣形狀，且暫時接著區域72,76的總數與晶片13,19相同數目，但本發明並不侷限於此。亦即，暫時接著區域72,76，亦可不圖案化成與晶片13,19具大致相同之形狀，只要能以所欲布局來配置晶片13,19者，則可採用任意之構成。例如，亦可係形成為覆蓋載體基板73(或77)之大致全面的單一暫時接著區域72(76)。此種暫時接著區域72(或76)之形成，可先將金屬薄膜或絕緣膜或兩者之積層膜堆積於載體基板73之表面整體，再將適當之薄層黏著材塗布於該金屬膜或絕緣膜或兩者之積層膜全面，或者，亦可藉由僅以適當之薄層黏著材塗布於載體基板73,77的表面整體來容易地形成。此種情形，具有無須對金屬膜、絕緣膜、兩者之積層膜與黏著材雙方、或黏著材施以圖案化步驟的優點。
(第2實施形態)
接著，參照圖6~圖7說明本發明第2實施形態之具備三維積層構造的積體電路裝置之製造方法。圖6~圖7，係本發明第2實施形態之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群配置於載體基板上之步驟的截面圖。第2實施形態係與第1實施形態同樣地採用「轉印方式」。
第2實施形態之積體電路裝置的製造方法，係參照圖1~圖3且根據前述本發明的基本概念而成者，因此，其步驟整體與圖1~圖3所示之步驟相同。然而，本製造方法之特徵在於，如圖6及圖7所示，將構成第1~第4半導體電路層L1~L4之各個半導體晶片群固接在支撐基板、或是第1~第3半導體電路層L1~L3其中一者(亦即半導體晶片固接步驟)的步驟，係使用作為轉印用支撐構件之「載體基板」來整批轉印半導體晶片群。此點雖與上述第1實施形態相同，但有以下的相異點。
亦即，在上述第1實施形態中，將半導體晶片群暫時接著於暫時接著區域上時係使用「黏著材」，相對於此，在第2實施形態則係使用「水」，此為相異之處。亦即，係利用水的表面張力使半導體晶片群以自我整合方式裝載於載體基板的暫時接著區域上，之後，以緊壓板來緊壓該等半導體晶片群，利用在各晶片之暫時接著部與對應暫時接著區域間微小間隙所殘存之微量水所具有的吸附力，來對各晶片進行暫時接著。除此之外的步驟，由於與在本發明基本概念中已陳述於上之步驟(參照圖1~圖3)相同，因此省略與該等相關之說明。
首先，與第1實施形態之情形時同樣地，先準備一載體基板73a，其尺寸足以使所需數目之半導體晶片13以所欲布局之鏡像為其布局而全數裝載於上，且具備足以承受所需數目之半導體晶片13重量的充分剛性。作為載體基板73a，例如可使用具有充分剛性之玻璃基板、半導體晶圓等。
於載體基板73一面，如圖6(a)所示，形成有數目與晶片13之總數(此處僅顯示3個)相同之矩形且為薄膜狀的暫時接著區域72a。此等暫時接著區域72a係用以暫時保持所有晶片13直到轉印、固接於支撐基板11為止，其具有親水性。暫時接著區域72a之位置，係設定成能以既定布局(為在支撐基板11之裝載面11a上之既定布局的鏡像)配置晶片13。各暫時接著區域72a的大小與形狀，分別與裝載於其上之晶片13(正確而言，係形成於晶片13背面之暫時接著部12b)的大小與形狀(此處係矩形)大致一致。據此，將各晶片13之暫時接著部12b(亦即，與連接部12相反側之端部)暫時接著於對應之暫時接著區域72a上時，晶片13之布局，係支撐基板11上之晶片13之所欲布局的鏡像。
上述第1實施例中，雖係使用具有黏著性之「黏著材」來作為晶片13之暫時接著用材料，但本第2實施形態中，由於係使用「水」來作為晶片13的暫時接著用材料，因此使暫時接著區域72a具有親水性。此種暫時接著區域72a，可使用例如具有親水性之二氧化矽(SiO2 )膜來容易地實現。亦即，可以公知方法將較薄之SiO2 膜(厚度例如為0.1 μ m)形成於載體基板73a之裝載面整體後，再以公知之蝕刻方法來選擇性地去除該SiO2 膜，藉此來容易地製得。承上所述，由於暫時接著區域72a具有親水性，因此當將少量的水放置於暫時接著區域72a上時，該水即會在暫時接著區域72a的表面整體擴張開來(換言之，即潤溼暫時接著區域72a的表面整體)，而形成覆蓋該表面整體之薄層水膜(水滴)81。由於各暫時接著區域72a均形成為島狀而彼此分離，因此水不會從暫時接著區域72a往外側流出。
作為可用於具有親水性之暫時接著區域72a的材料，除了SiO2 以外還有Si3 N4 ，或鋁與氧化鋁之雙層膜(Al/Al2 O3 )、鉭與氧化鉭之雙層膜(Ta/Ta2 O5 )等亦可使用。
為了能更確實地防止水從暫時接著區域72a流出至外側而積存，最好係不使載體基板73a之裝載面具有親水性。例如，以具有疏水性之單晶矽(Si)、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB(Benzocyclobutene：苯環丁烯)等來形成載體基板73a本身，或以多晶矽、非晶矽、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等覆蓋形成暫時接著區域72a之載體基板73a的裝載面。
接著，使少量的水滴在各暫時接著區域72a上、或是將載體基板73a浸漬於水中後取出，藉此使各暫時接著區域72a被水所潤溼。如此，由於各暫時接著區域72a具有親水性，因此如圖6(b)所示，水即在各暫時接著區域72a之全面擴散，而形成覆蓋各暫時接著區域72a之表面整體的薄水膜81。此等水膜81，會因表面張力而自然地彎曲成平緩的凸形。其水量，最好係調整成例如可在各暫時接著區域72a上方形成如圖6(b)所示之薄水膜81。
另一方面，於各半導體晶片13背面(與連接部12為相反側之面)預先形成具親水性之暫時接著部12b。此種暫時接著部12b，例如可藉由以具有親水性之SiO2 膜覆蓋於晶片13的背面整體來容易地實現。接著，使少量的水滴在各暫時接著部12b上、或將晶片13整體(或僅將暫時接著部12b)浸漬於水中後取出，藉此使各暫時接著部12b被水所潤濕。如此，由於各暫時接著部12b具有親水性，因此如圖6(c)所示，水在各暫時接著部12b之全面擴散，而形成覆蓋各暫時接著區域12b全面之薄水膜81。此等水膜81因表面張力而自然彎曲成平緩的凸形。其水量，最好係調整成例如可在各暫時接著部12b上形成圖6(c)所示之水膜81。此時，於各晶片13之暫時接著部12b(背面)以外並未附著水。此係因各晶片13之暫時接著部12b(背面)以外的部分露出有疏水性的單晶矽之故。此外，當各晶片13之連接部12係被SiO2 膜覆蓋時，雖於連接部12亦附著有水，但即使於連接部12存在有水亦不會對將各晶片13配置於載體基板73a上的步驟造成障礙。
其次，將已於暫時接著部12b形成有水膜81之半導體晶片13分別裝載於形成有水膜81之對應的暫時接著區域72a上。該步驟例如係以公知的晶片接合器來進行。如此，各暫時接著部12b之水膜81，即與對應之暫時接著區域72a的水膜81彼此結合成一體。此時，並不一定要將各晶片13正確地定位於所對應之暫時接著區域72a上。其原因在於，如圖6(d)所示，即使晶片13的位置與對應之暫時接著區域72a在水平方向(亦即與載體基板73a平行之方向)有些許偏移，仍可藉由表面張力之作用，而如同圖7(e)所示地，使晶片13的位置自動與對應之暫時接著區域72a整合。此點係與須將各晶片13正確定位於暫時接著區域72上之第1實施形態相異。
其後，如圖7(f)所示，將具有充分剛性之緊壓板180之平坦面抵接於所有晶片13之連接部12，以將所有晶片13壓向載體基板73a。如此，位於各晶片13之暫時接著部12b與對應之暫時接著區域72a間的水即被擠壓出來，其結果，暫時接著部12b即會密合於所對應之暫時接著區域72a。當成為此狀態後，各晶片13，即藉由暫時接著部12b與暫時接著區域72a間之微小間隙所殘存之微量的水之吸附力，而以該狀態暫時接著。此時之狀態如圖7(g)所示。
圖7(g)所示之狀態，與圖4(a)所示之第1實施形態中載體基板73的狀態相同。因此接下來，即將載體基板73a(暫時接著有所須之所有晶片13)以平行於支撐基板11(水平保持成裝載面11a朝下之狀態)之狀態上昇，或是採用相反作法，使支撐基板11以平行於載體基板73a(於表面暫時接著有所有晶片13)之狀態下降，藉此，使位於晶片13表面之連接部12整批接觸於支撐基板11之對應的連接部71。之後，以適當方法(例如隔著接合用金屬來接合微凸塊電極彼此之方法、或不隔著接合用金屬而壓接微凸塊電極彼此之方法、或不隔著接合用金屬而使微凸塊電極彼此熔接之方法)使各晶片13之連接部12固接於支撐基板11上之對應的連接部71。此時之狀態雖如圖4(b)所示，但此與圖1(b)在實質上為相同狀態。
當結束連接部12與71的固接時，須使載體基板73a從晶片13分離。本第2實施形態中，由於係利用殘存於暫時接著部12b與暫時接著區域72a間之微量的水所具有的吸附力，使晶片13暫時接著於載體基板73a上，因此藉由各晶片13之連接部12與71之固接步驟中的加熱，即可使該水自然蒸發。因此，當結束連接部12與71之固接時，只要對使載體基板73a從晶片13脫離之方向施加力量，即能輕易地使兩者分離。此點與第1實施形態相較，有載體基板73a與晶片13之分離作業極為簡單的優點。此外，當在各晶片13之連接部12與71之固接步驟中並未施以加熱時，只要在該固接步驟前先加熱至較低溫度(例如90~100℃左右)來使該水蒸發即可。
如此，當結束晶片13對支撐基板11之裝載面11a的固接後，即如圖1(c)所示，於晶片13之周圍間隙配置液狀或流動性之接著劑14，其後進行加熱、紫外線照射等使接著劑14硬化。之後，與本發明之基本概念中已陳述於前者同樣地，形成第1半導體電路層L1(參照圖1(d))。
此處，雖說明將暫時接著於載體基板73a上之半導體晶片13整批轉印在支撐基板11的裝載面11a上的步驟，但將暫時接著於載體基板73a上之半導體晶片16,19,20整批轉印在各第2半導體電路層L2~第4半導體電路層L4時的步驟，亦能以與此相同方式來執行，因此省略其說明。
如以上所說明者，本發明第2實施形態之具備三維積層構造的積體電路裝置之製造方法中，首先，準備一在其一面具有複數個暫時接著區域72a之載體基板73a(轉印用支撐構件)，該複數個暫時接著區域72a，係用以將複數個半導體晶片13以所欲布局鏡像之布局來配置。其次，將暫時接著部12(設於晶片13之與連接部12相反之側)分別暫時接著於對應之暫時接著區域72a，藉此將晶片13裝載於載體基板73a上。接著，藉由使裝載有晶片13之載體基板73a接近支撐基板11，來使載體基板73a上之晶片13之連接部12分別接觸於支撐基板11上的既定位置。之後，使晶片13之連接部12分別固接於所接觸之支撐基板11上的既定位置，藉此將晶片13以該所欲布局而固定在支撐基板11上。
又，只要使用在不具三維積層構造之積體電路裝置之製造步驟中所利用的公知技術，在載體基板73a上之暫時接著區域72a的形成、晶片13對暫時接著區域72a之暫時接著、或將晶片13之連接部12分別接觸於支撐基板11上之既定位置時兩者間的定位，均能以所欲的精密度來實施。
上述各點同樣適用於，構成第2~第4半導體電路層L2~L4之半導體晶圓16,19,20之固定。
因此，能以所欲精密度簡易且有效率地進行下述步驟，即在支撐基板11上或第1~第3半導體電路層L1~L3中任一者之上以所欲布局來固定多數個(例如數百個)半導體晶片13,16,19,22的步驟。
其結果，當半導體晶片13,16,19,22之電氣相互連接係使用凸塊電極時，以既定布局來形成於該等晶片13,16,19,22之各接合面的多數個凸塊電極，係能對所對應之凸塊電極或配線之連接區域以一對一方式正確地相對來加以固接。
再者，第2實施形態之製造方法中，係對載體基板73a之暫時接著區域72a與半導體晶片13之暫時接著部12b分別賦與親水性，再利用各自附著於暫時接著區域72a與暫時接著部12b之水膜81所具有的表面張力，使各晶片13對所對應之暫時接著區域72a進行自我整合。因此，除了上述效果之外，尚有其他效果如：將晶片13附著於暫時接著區域72a上時晶片13之定位精度可較低、不須個別準備第1實施形態所使用之黏著材等的材料、以及可簡單地除去殘存的水。
此外，上述第2實施形態中，雖在載體基板73a之暫時接著區域72a與半導體晶片13之暫時接著部12b雙方形成水膜81，並不侷限於此。當然亦可僅於暫時接著區域72a或暫時接著部12b之任一方形成水膜81。
上述第2實施形態中所使用的「水」，最好係一般於習知半導體製程中所使用的「超純水」。然而，更佳之作法係在「超純水」中添加用以增加表面張力來強化對半導體晶片之自我整合功能的適當添加劑。其係因可提昇自我整合後之晶片的位置精度。該表面張力增加用之添加劑，例如可舉出氫氟酸(氫氟酸水熔液)，但除此之外例如亦可使用氟化胺。此外，具有「親水性」之物質，上述二氧化矽(SiO2 )係相當適用。
亦可使用其他無機或有機之液體來代替「水」。例如甘油、丙酮、醇類、及SOG(Spin－On－Glass)材料等液體即適用。此時，為了形成暫時接著區域或暫時接著部而須使用對該種液體具有「親液性」之材料，此類材料可舉例為，氮化矽(Si3 N4 )、各種金屬、硫醇、烷基硫醇等。
(第3實施形態)
接著，參照圖8~圖10說明本發明第3實施形態之具備三維積層構造之積體電路裝置之製造方法。
此製造方法，同樣是參照圖1~圖3且根據陳述於前之本發明基本概念而成者，圖1~圖3所使用之「連接部」，係藉由導電性連接件(導電性接點)一例之微凸塊電極來實現。因此，圖8~圖10所示之步驟，雖與圖1~圖3所示步驟在實質上相同，但本製造方法之特徵，係如圖11~圖13所示，在將構成第1~第3中各半導體電路層之半導體晶片群分別固接於支撐基板或第1~第2半導體電路層(亦即半導體晶片固接步驟)的步驟，係藉由使用作為轉印用支撐構件之「載體基板」整批轉印半導體晶片群來實施。此點與上述第1及第2實施形態相同，第3實施形態亦與上述第1及第2實施形態相同的採用「轉印方式」。
圖8~圖10，係依步驟順序顯示本發明第3實施形態之具備三維積層構造之積體電路裝置製造方法的截面圖。圖11，係詳細顯示該製造方法中、將構成第1半導體電路層之半導體晶片群固接於支撐基板之既定位置之步驟的截面圖。圖12及圖13，係詳細顯示該製造方法中、將構成第3半導體電路層之半導體晶片群固接於第2半導體電路層之既定位置之步驟的截面圖。
圖8~圖10所示之導電性柱塞、埋入配線、與微凸塊電極，為使其易於理解而將之放大、誇張描繪。因此，該等之實際大小，係較半導體晶片之尺寸小的多。
第3實施形態之積體電路裝置之製造方法，係依序以下述步驟來實施。
亦即，首先，如圖8(a)所示，準備一具備所欲剛性之支撐基板31，再與固接於其裝載面(下面)之複數個半導體晶片(晶片型半導體電路)37分別對應形成複數組配線33。接著，以覆蓋該等配線33整體之方式於支撐基板31之裝載面形成絕緣層32後，藉由公知之蝕刻法，於絕緣層32之既定位置形成分別通達複數組配線33之貫通孔。之後，以覆蓋絕緣膜32之方式來形成導電層(未圖示)並埋入該等貫通孔後，以CMP法研磨該導電層32直到絕緣膜32露出為止。其結果，埋入該等貫通孔之導電層即殘留而成為導電性柱塞34，而與配線33一起形成支撐基板31的埋入配線。如此，即如圖8(a)所示，可製得於內部埋設有由配線33與導電性柱塞34構成之複數組埋入配線、且表面已平坦化的絕緣層32。
所適用之支撐基板31可舉例為，玻璃、單晶矽(Si)製之晶圓(在表面區域有形成積體電路者、或未形成積體電路者)等。然而，只要具有所欲之剛性，亦可使用該等以外之剛性材料構件。絕緣層32可使用二氧化矽(SiO2 )及其他的絕緣層。配線33或導電性柱塞34，可使用多晶矽、鎢、銅、鋁等各種導電性材料。
接著，為了實現與後述複數個半導體晶片37之機械及電氣連接，而在已平坦化的絕緣層32的表面形成複數個微凸塊電極35。該等電極35之形成方法，可任意使用公知的方法。例如，只須在絕緣層32的表面形成適當之導電層後，藉微影及蝕刻方式來選擇性去除該導電層而僅殘留必要部分即可。如圖8(a)所示，使各電極35的一端(在圖(a)係在上端)接觸於埋設在絕緣層32之導電性柱塞34中互為對應者。此處之所有的電極35，具有相同形狀(例如矩形、圓形)及相同大小，但當然可按照實際需要而使形狀及大小之至少一方相異。
形成於絕緣層32的表面之微凸塊電極35，如圖8(a)所示係分成為複數組，各組之微凸塊電極35，構成了對應之半導體晶片37(針對於此將詳述於後)所用之連接部R1。該等之晶片37，係用來構成第1半導體電路層L1者。再者，連接部R1對應於圖4~圖5所示之連接部71。
另一方面，準備複數個半導體晶片37，並在其表面(圖8(a)中係位於上面)之既定位置形成外露之複數個微凸塊電極36，使該等電極36如圖8(a)所示的，與支撐基板31上之對應的微凸塊電極35以一對一方式而對向接觸。又，例如，對各晶片37施加適當壓力而使朝向支撐基板31，一邊將包含支撐基板31及晶片37之積層構造整體加熱至既定溫度為止，在經過既定時間後冷卻至室溫。藉此作法，各晶片37上的電極36，與支撐基板31上之對向的電極35彼此接合。其結果，可同時達成晶片37與支撐基板31上之埋入配線間之機械連接及電氣連接，而將晶片37固接於支撐基板31上之既定位置。此時之狀態如圖8(a)所示。
形成於各晶片37上之一組微凸塊電極36，構成該晶片37所用之連接部R2。該等之連接部R2，對應於在圖1~圖3與圖4~圖5中所示之晶片12上的連接部12。
亦可省略支撐基板31上之電極35(亦即連接部R1)，而使晶片37上之電極36(亦即連接部R2)直接接觸於絕緣層32的表面，藉此，而將晶片37固定在支撐基板31。此時，與上述相同的，可藉由加熱、冷卻之進行，將晶片37的電極36接合於埋設在支撐基板31的絕緣層32之柱塞34。藉此，可同時達成晶片37與支撐基板31上之埋入配線間的機械連接及電氣連接。
此處，將晶片37上之電極36以一對一關係而對向接合於支撐基板31上之對應電極35時，所進行之步驟，以下參照圖23~圖26而予詳述。
首先，如圖23所示，在支撐基板31上之各電極35的端面、及與其對向之晶片37上之各電極36的端面，分別形成薄膜狀之接合用金屬120(厚度以例如0.2 μ m左右較佳)。在電極36上之接合用金屬120的形成方法並無限制。例如，可藉由公知的電鍍法，將薄膜狀之接合用金屬120選擇性地直接形成於電極35或36之對向端面。
電極35,36之導電性材料之適用者可例舉為，銦(In)與金(Au)之雙層構造(In/Au)、錫(Sn)與銀(Ag)之雙層構造(Sn/Ag)、銅(Cu)之單層構造、或是鎢(W)之單層構造。在In/Au雙層構造之情形，其較佳之配置係如圖29所示，將In層配置在電極36的下層36a，將Au層配置在上層36b。在Sn/Ag雙層構造之情形，其較佳之配置，係將Sn層配置在電極36的下層36a，將Ag層配置在上層36b。此亦同樣適用於電極35。在Cu或W之單層構造之情形，一般而言，係以Cu或W來形成電極35或36之整體。
接合用金屬120之適用者可舉例為，In、Au、銦－金合金(In－Au)或金－錫合金(Au－Sn)。
其次，將晶片37上提，使形成於該電極36上之接合用金屬120，與支撐基板31之電極35上的接合用金屬120對向接觸。此時之狀態如圖24所示。然後，邊對於晶片37施加朝上之壓力，邊對於包含支撐基板31及晶片37之積層構造整體從室溫開始加熱，直到達接合用金屬120的熔融溫度(例如200℃)為止，並在經過既定時間後冷卻至室溫。
藉此作法，先使接合用金屬120一度熔融之後使其再凝固(此時，電極35與36並未熔融)，因此，各半導體晶片37上的電極36即藉由接合用金屬120而與支撐基板31上之對向的電極35彼此接合。其結果，利用再凝固的接合用金屬120即可如圖25所示，能同時達成晶片37與支撐基板31上之埋入配線間的機械連接及電氣連接。
此外，再凝固之接合用金屬120，如圖25所示，係擴散於電極35與36整體而較熔融前為薄(例如0.1 μ m左右)。或者，如圖26所示，在電極35與36的內部經擴散而消滅，使電極35與電極36成為直接接觸。
亦能採用不在電極35與電極36間挾著接合用金屬120之方式，而是使兩電極35與36直接接觸。此時，係在室溫下或加熱情況下加強緊壓電極35與36，藉此使電極35與36發生局部變形而接合。亦即，係藉由「壓接」方式來使電極35與電極36接合。接合時之狀態如圖26所示。此外，係在室溫下進行壓接或在加熱情況下進行壓接，可視用於電極35及36之導電性材料來選擇。
或者，亦能採用不在電極35與電極36間挾著接合用金屬120之方式，而是在加熱情況下使兩電極35與36熔融，進一步地使電極35與電極36彼此成為一體。亦即，電極35與36亦可藉「熔接」方式來彼此接合。接合時之狀態仍如圖26所示。
如圖23所示，電極35與36之一個邊(或直徑W)，通常在50 μ m以下，典型之值為5 μ m左右。電極35與36的高度H，通常在20 μ m以下，典型之值為2 μ m左右。構成埋入配線之導電材52的一邊或直徑，通常較電極35,36為小。又，導電性柱塞34的一邊或直徑通常亦較電極35,36為小。另一方面，晶片37的尺寸通常為數mm~二十幾mm，晶片37的厚度通常為200 μ m~1000 μ m。在一晶片37之上，通常設有數十個至數十萬個電極36。
此處，為了要使製造單純化，半導體晶片37上所有之微凸塊電極36，皆與支撐基板31上的微凸塊電極35為相同形狀(例如矩形或圓形)及相同大小。然而，只要能與電極35接合，當然可視實際需要，而使電極36的形狀與大小不同於電極35。
接合用金屬120在此例雖係配置在電極35與36雙方，但亦能僅配置在其中一方。
具備電極36(或具備電極36與接合用金屬120)之半導體晶片37，能以例如公知的高速晶片接合器來逐一依序固接在支撐基板31上之各組電極35，亦能將具備電極36(或具備電極36與接合用金屬120)之所需數目之晶片37以既定布局先行配置在轉印用支撐構件(未圖示)上，之後使用該轉印用支撐構件將所有晶片37整批的固接在支撐基板31上。本第3實施形態係採用後者。
亦即，將晶片37上之電極36以一對一方式而對向固接於支撐基板31上之對應的電極35時，所使用之步驟中，與上述第2實施形態同樣地係使用水(具體而言可舉例為，包含表面張力增加用之添加劑之超純水、或不含前述添加劑之超純水)將所有晶片37暫時接著於作為轉印用支撐構件之載體基板上，然後使其整批的對向、固接於支撐基板31。以下參照圖11來詳述此步驟。
首先，如圖11(a)所示，與上述第1實施形態採相同作法，先準備一載體基板93，其尺寸足以使所需數目之所有半導體晶片37以所欲布局裝載，且具備足以承受所需數目之半導體晶片13重量的充分剛性。作為載體基板93，例如可使用具有充分剛性之玻璃基板、半導體晶圓等。
於載體基板93一面，如圖11(a)所示，形成有數目與晶片37之總數(此處僅顯示3個)相同之矩形且為薄膜狀的暫時接著區域92。此等暫時接著區域92係用以暫時保持所有晶片37直到轉印、固接於支撐基板31為止，其具有親水性。各暫時接著區域92之位置，係設定成能以既定布局(為在支撐基板31之裝載面上之既定布局的鏡像)配置晶片37。各暫時接著區域92的大小與形狀，分別與裝載於其上之晶片37(正確而言，係形成於晶片37背面之暫時接著部37a)的大小與形狀(此處係矩形)大致一致。據此，將各晶片37之暫時接著部37a(亦即，與連接部R2相反側之端部)暫時接著於對應之暫時接著區域92上時，晶片37之布局，係支撐基板31上之晶片37之所欲布局的鏡像。
此第3實施例中，由於係與第2實施形態同樣地使用「水」來作為晶片37的暫時接著用材料，因此使暫時接著區域92具有親水性。此種暫時接著區域92，可使用例如具有親水性之SiO2 膜來容易地實現。亦即，可以公知方法將較薄之SiO2 膜(厚度例如為0.1 μ m)形成於載體基板93之裝載面整體後，再以公知之蝕刻方法來選擇性地去除該SiO2 膜，藉此來容易地製得。承上所述，由於暫時接著區域92具有親水性，因此當將少量的水放置於暫時接著區域92上時，該水即會在暫時接著區域92的表面整體擴張開來(換言之，即潤溼暫時接著區域92的表面整體)，而形成覆蓋該表面整體之薄層水膜(水滴)101。由於暫時接著區域92形成為島狀而彼此分離，因此該水不會從暫時接著區域92往外側流出。
作為可用於具有親水性之暫時接著區域92的材料，除了SiO2 以外還有Si3 N4 ，或鋁與氧化鋁之雙層膜(Al/Al2 O3 )、鉭與氧化鉭之雙層膜(Ta/Ta2 O5 )等亦可使用。
為了能更確實地防止水從暫時接著區域92流出至外側而積存，最好係不使載體基板93之裝載面具有親水性。例如，以具有疏水性之單晶矽(Si)、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等來形成載體基板93本身，或以多晶矽、非晶矽、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等覆蓋形成暫時接著區域92之載體基板93的裝載面。
接著，使少量的水滴在各暫時接著區域92上、或是將載體基板93浸漬於水中後取出，藉此使各暫時接著區域92被水所潤溼。如此，由於各暫時接著區域92具有親水性，因此如圖11(a)所示，水即在各暫時接著區域92之全面擴散，而形成覆蓋各暫時接著區域92之全面的薄水膜101。此等水膜101，會因表面張力而自然地彎曲成平緩的凸形。其水量，最好係調整成例如可在各暫時接著區域92上形成如圖11(a)所示之薄水膜101。
另一方面，於各半導體晶片37背面(與連接部R2為相反側之面)預先形成具親水性之暫時接著部37a。此種暫時接著部37a，例如可藉由以具有親水性之SiO2 膜覆蓋於晶片37的背面整體來容易地實現。接著，使少量的水滴在各暫時接著部37a上、或將晶片37整體(或僅將暫時接著部37a)浸漬於水中後取出，藉此使各暫時接著部37a被水所潤濕。如此，由於各暫時接著部37a具有親水性，因此如圖11(a)所示，水在各暫時接著部37a之全面擴散，而形成覆蓋各暫時接著區域37a全面之薄水膜101。此等水膜101因表面張力而自然彎曲成平緩的凸形。其水量，最好係調整成例如可在各暫時接著部37a上形成圖11(c)所示之水膜101。此時，於各晶片37之背面以外並未附著水。此係因各晶片37之背面以外的部分露出有疏水性的單晶矽之故。此外，當各晶片37之連接部R2係被SiO2 膜覆蓋時，雖於連接部R2亦附著有水，但即使於連接部R2存在有水亦不會對將各晶片37配置於載體基板93上的步驟造成障礙。
其次，將已於暫時接著部37a下面形成有水膜101之半導體晶片37分別裝載於形成有水膜101之對應的暫時接著區域92上。該步驟例如係以公知的晶片接合器來進行。如此，各暫時接著部37a之水膜101，即與對應之暫時接著區域92的水膜101彼此結合成一體。此時，並不一定要將各晶片37正確地定位於所對應之暫時接著區域92上。其原因在於，即使晶片37的位置與對應之暫時接著區域92在水平方向(亦即與載體基板93平行之方向)有些許偏移(參照圖6(d))，仍可藉由表面張力之作用，使晶片37的位置自動與對應之暫時接著區域92整合。(參照圖7(e))
其後，使用具有充分剛性之緊壓板(未圖示)抵接於所有晶片37之連接部R2，以將所有晶片37壓向載體基板93。如此，位於各晶片37之暫時接著部37a與對應之暫時接著區域92間的水即被擠壓出來，其結果，暫時接著部37a即會密合於所對應之暫時接著區域92。當成為此狀態後，各晶片37，即藉由暫時接著部37a與暫時接著區域92間之微小間隙所殘存之微量的水之吸附力，而以該狀態暫時接著。此時之狀態如圖11(b)所示。
圖11(b)所示之狀態，與第1實施形態中之圖4(a)所示之狀態相同。因此接下來，即將載體基板93(暫時接著有所須之所有晶片37)以平行於支撐基板31(水平保持成裝載面朝下之狀態)之狀態上昇，或是採用相反作法，使支撐基板31以平行於載體基板93(於表面暫時接著有所有晶片37)之狀態下降，藉此，使位於晶片37表面之連接部R2整批接觸於支撐基板31之對應的連接部R1。之後，以適當方法(例如隔著接合用金屬120來接合微凸塊電極35與36彼此之方法、或不隔著接合用金屬120而壓接微凸塊電極35與36彼此之方法、或不隔著接合用金屬120而使微凸塊電極35與36彼此熔接之方法)使各晶片37之連接部R2固接於支撐基板31上之對應的連接部R1。此時之狀態雖如圖4(b)所示，但此與圖1(b)在實質上為相同狀態。
當結束連接部R2與R1的固接時，須使載體基板93從晶片37分離。本第3實施形態中，由於係利用殘存於暫時接著部37a與暫時接著區域92間之微量的水所具有的吸附力，使晶片33暫時接著於載體基板93上，因此藉由各晶片37之連接部R2與R1之固接步驟中的加熱，即可使該水自然蒸發。因此，當結束連接部R2與R1之固接時，只要對使載體基板93從晶片37脫離之方向施加力量，即能輕易地使兩者分離。此點與第1實施形態相較，有載體基板93與晶片37之分離作業極為簡單的優點。
在電極35與36之接合步驟中，雖說亦可將電極35與36置於室溫而以「壓接」方式來接合，但此情形之較佳作法，係在該接合步驟之前先予加熱，加熱至尚不致熔融電極35與36之較低溫度(例如90~100℃附近)為止，藉此蒸發殘存於暫時接著部37a與暫時接著區域92間的水。
圖11中，雖係將晶片37裝載於朝上之載體基板93之上，再將晶片37整批轉印、固接在朝下之支撐基板31的裝載面，然而，本第3實施形態並不侷限於此。亦可先使晶片37暫時接著於朝下之載體基板93下面，然後將晶片37整批的轉印、固接在朝上之支撐基板31的裝載面。要點在於，只要能將晶片37整批的轉印在支撐基板31的裝載面即可。
如以上所示，利用電極35與36而將晶片37固接在支撐基板31後，遂如圖8(a)所示，在各晶片37的內部之表面區域(電極35側的表面區域)以不重疊於電極36之方式而形成的半導體積體電路(半導體固態電路群)C，即透過對應之電極35與36與支撐基板31上對應之埋入配線電氣連線。其原因在於，在各晶片37上所形成的電極36，係作為該晶片37內部之積體電路C的外部連接端子之用，使其與外部電路連接。
經上述方法而固接之半導體晶片37，在其內部已預先形成有與形成於其表面(在圖8(a)中，係位於上面)之電極36電氣連接的埋入配線。該等埋入配線(其係由絕緣層51所圍繞之導電性材料52所形成)，係用以使晶片37內之積體電路C、與在次一步驟中重疊配置於晶片37之半導體晶片43內的積體電路電氣連接(亦即晶片間之連接)，其係以下述方式來形成。
亦即，首先，在晶片37之應予形成電極36之面，藉由公知的方法形成既定深度之槽(trench)。該槽之深度，須大於在其後結束半導體晶片研磨步驟時所殘留之晶片37的厚度(高度)。接著，以公知的方法，使該槽的內側面與內底面被絕緣層(例如SiO2 層)51所覆蓋。之後，藉由公知的方法，將導電材52(例如多晶矽、鎢、或是銅)充填至被絕緣層51所覆蓋之槽的內部，並使晶片37的表面平坦化。電極36，係配置於以上述方法形成之埋入配線(亦即導電材52)的開口端，而與埋入配線(亦即導電材52)的開口面電氣及機械連接。藉此作法，在次一半導體晶片研磨步驟結束時，使埋入配線(導電材)52於晶片37的背面(圖8(a)中，係位於下面)露出(參照圖9(c))。
晶片37之埋入配線(導電材52)與電極36之形成方法，並不侷限於此處所述者。只要可得到構成如圖8(a)所示之埋入配線(導電材)52與電極36，亦可使用其他的方法。
再者，當晶片37係所謂「仿真晶片」的情形時，亦即，在內部雖未形成電路但外形與KGD相同(或相異)之半導體晶片、或在內部雖有形成電路但其全部未使用之外形同於(或異於)KGD的半導體晶片之情形時，埋入配線(導電材)52的用途，係用以使支撐基板31上之配線33、與重疊配置在晶片37之晶片43內的積體電路電氣連接。
承上所述，待結束複數個晶片37對支撐基板31的固接後，其次即進行接著劑充填步驟。此步驟中，如圖8(b)所示，係以適當方法將具有電絕緣性質之液狀的流動性接著劑38充填於支撐基板31與晶片37間的空隙，之後施以加熱、紫外線照射等而使上述接著劑38硬化。電極35與36的高度H通常在20 μ m以下(典型為2 μ m左右)，因此，支撐基板31與晶片37間的空隙通常在40 μ m以下(典型為4 μ m左右)。晶片37間的空隙之大小，隨著支撐基板31上之配線33的布局或其他半導體晶片的布局等而有改變，例如為數μ m~數百μ m。
在接著劑充填步驟所使用之接著劑38，最好係藉由除具備電絕緣性質外亦會隨加熱、紫外線照射等而硬化之合成樹脂來製作。其原因在於，在支撐基板31與晶片37之間、及相鄰的晶片37之間，須藉由接著劑38而使彼此電氣絕緣，且，硬化後的接著劑38，係成為該積體電路裝置的封裝體的一部分。此時，在支撐基板31的絕緣層32上所形成之接著劑38，其膜層厚度，不必及於晶片37的全高，而是將其設定成，在次一半導體晶片研磨步驟中對晶片37研磨而使薄化時，該空隙(包含接合用金屬120與微凸塊電極35及36)會被接著劑38所完全充填、且較研磨後的晶片37的高度為低。同時，晶片37間的空隙亦被接著劑38所充填。
接著劑充填步驟中可使用之接著劑38可舉例為，環氧樹脂、Bismaleide樹脂、氰胺樹脂(Cyanamide resin)，聚醯亞胺樹脂、及BCB等。在該等接著劑中，以環氧樹脂尤佳。原因在於，環氧樹脂價廉且易於使用、其化學穩定性亦高。
在此處所示之接著劑充填方法，係將支撐基板31上下翻轉，在使絕緣層32朝上之狀態，以噴霧方法來提供液狀接著劑38。因此，接著劑38如圖8(b)所示，不但附著於該間隙，亦附著在晶片37的背面。附著在晶片37的背面之接著劑38，在接下來的半導體晶片研磨步驟中會自動的被去除，而不會造成任何問題。
「噴霧法」之實施，係在大氣中或適當容器中，將支撐基板31上下翻轉使絕緣層32朝上，然後使用公知的噴霧器從上方以噴霧方式提供液狀之接著劑38。不過並不限於此，亦可不採用將支撐基板31上下翻轉的方式，而是由下方朝向上方來施以液狀接著劑38之噴霧；亦可將支撐基板31置於橫向而從水平方向施以液狀接著劑38之噴霧。「噴霧法」係最簡單的方法之一，易於實施接著劑之充填步驟、且成本低，是其優點。
實施接著劑充填步驟時之簡便方法，亦可使用「塗布法」，以將具備電絕緣性質之液狀或流動性的接著劑塗布於所欲位置。上述「塗布法」，係將具備電絕緣性質之液狀或流動性之接著劑塗布於所欲位置之方法。例如，將支撐基板31中固定著晶片37之表面朝上，然後裝載於可在水平面內旋轉之旋轉板上，進而在其上裝載流動性之接著劑。之後使旋轉板進行旋轉，利用離心力使接著劑擴散於支撐基板31的表面整體。此法被稱為「旋轉塗布法」。此時，塗布在支撐基板31的表面整體之接著劑，其膜層厚度會自動的趨於大致一致，是其優點。
再者，實施接著劑充填步驟之其他方法，亦可使用「真空注入法」，其係在真空槽內將具備電絕緣性質之液狀或流動性之接著劑注入所欲位置。該「真空注入法」，首先係將液狀或流動性之接著劑收置在設置於真空槽內之容器。其次，將已固接晶片37之支撐基板31(圖8(a)所示之構造體)置入該槽室內，然後使該槽室內部成為真空狀態，以去除存在於該構造體之空隙內的空氣。此外，係仍保持著該真空狀態，在此狀態下將該構造體浸漬於收置在容器內之液狀或流動性的接著劑當中，以將接著劑37充填於該構造體之空隙。之後，將大氣導入該槽室內以解除真空環境，俾利用該槽室內之大氣壓而將接著劑壓入該構造體之空隙。該「真空注入法」，能將接著劑有效及確實的充填在該構造體之空隙整體，是其優點。
接著，對於以上述方法而固接在支撐基板31之所有半導體晶片37的背面(在此處係位於下面)，以機械研磨法及CMP法而進行整體研磨(半導體晶片研磨步驟)。此步驟之進行係如圖9(c)所示，使各晶片37的背面與位於該等晶片37間之接著劑38的硬化層成為同一平面。實際上之較佳進行方式，係將機械研磨步驟後所進行之CMP步驟的終點設定成，位於半導體晶片37間之接著劑38的硬化層會被少量研磨之時點，藉此，在研磨各晶片37之下面時，接著劑38的硬化層之表面平坦化亦能同時實施。藉該CMP步驟，在各晶片37的背面，導電材52會外露而出。導電材52因而成為埋入配線。在該狀態，導電材(埋入配線)52在上下方向(與支撐基板31正交之方向)貫通晶片37。
經CMP步驟而研磨後之晶片37，其厚度並無特別限定，可隨必要性而設定成任意數值。晶片37原本厚度通常為200 μ m~1000 μ m，故研磨後之厚度通常為數μ m~數百μ m。
在該CMP步驟中雖有研磨各晶片37的下面，但對於該等晶片37的動作不會有任何障礙。其原因在於，晶片37內的積體電路C，僅是極淺的形成於該晶片37的表面區域，因此，在該等晶片37的表面區域以外的部分，並不會參與電路動作。又，當然在各晶片37內之導電材(埋入配線)52的配置位置，係以不會重疊於該晶片37內部之積體電路C的方式來設定。才不致因為埋入配線52的形成而損及積體電路C的動作。
藉由以上的步驟，如圖9(c)所示，由複數個晶片37、與配置在該等之間及其外周之已硬化的接著劑38，形成第1半導體電路層L1，其係形成於支撐基板31的絕緣層32的表面。各晶片37，係利用支撐基板31上之連接部R1與晶片37上之連接部R2而固接於絕緣層32，並進一步藉由接著劑38而與絕緣層32接著，因此可以認定成，第1半導體電路層L1係藉由連接部R1及R2與接著劑38而固接於裝載面。如所示，各晶片37對絕緣層32之機械連接，不僅是藉助於連接部R1與R2，硬化之接著劑38亦參與進行，因而具有充份的固接強度。
接著，對於以上述方法而形成之第1半導體電路層L1，採用與上述大致相同之方法而又重疊配置複數個半導體晶片43，以藉此形成第2半導體電路層L2。
亦即，如圖9(d)所示，形成一絕緣層39，使其覆蓋於接著劑38的硬化層之表面、以及由此外露之晶片37的背面之整體。該絕緣層39之用意在於，使第1半導體電路層L1之晶片37、與第2半導體電路層L2之晶片43之間形成電氣絕緣。其次，利用適當之蝕刻法，在該絕緣層39之既定位置分別形成貫通孔，使各自通達晶片37的導電材(埋入配線)52。該等貫通孔，一般而言，所形成之位置係與晶片37的埋入配線52整體或部分有重疊。其原因在於，可使第1半導體電路層L1之晶片37，直接連接於第2半導體電路層L2之晶片43，且步驟最為簡單。但本發明並不侷限於此。例如，可在絕緣層39之下，另形成配線層，藉此，可將電極41形成於與晶片37的導電材(埋入配線)52並不重疊之位置。本發明中，只要能使所積層的第1半導體電路層L1之晶片37與第2半導體電路層L2之晶片43彼此電氣連接即可，其具體之連接方法，不侷限於本說明書中所揭示者。
之後，以覆蓋絕緣層39之方式而形成適當之導電層(未圖示)，用以埋入該等貫通孔之內部。又，以CMP法來研磨該導電層直到絕緣層39的表面外露為止，藉此，可選擇性去除該導電層中外露於絕緣層39的部分，承上述，在該貫通孔的內部殘留有該導電層，而成為導電性柱塞40。
承上述，如圖9(d)所示，得到一絕緣層39，在其內部已埋設有複數組之導電性柱塞40，且表面已被施以平坦化。
其次，在已然平坦化之絕緣層39的表面，形成複數組微凸塊電極41。該等電極41的形成方式，與形成於支撐基板31的絕緣層32表面之微凸塊電極35有相同形成方式，故而省略其說明。如圖9(d)所示，各電極41之形成位置，與埋設在絕緣層39中之導電性柱塞40中互為對應者彼此接觸。
接著，與晶片37的情形同樣地，如圖9(d)所示，使用電極41而將複數個半導體晶片43固接在第1半導體電路層L1。與構成第1半導體電路層L1之晶片37採同樣方式，各晶片43在表面形成外露之複數個微凸塊電極42，在其內部形成之埋入配線，係由被絕緣層53所圍繞之導電材54所構成。與晶片37的情形相同，以使用(或未使用)接合用金屬的方式，使晶片43的電極42分別對向接觸於電極41。接著，對於各晶片43施加適當壓力使朝向支撐基板31，同時對於包含支撐基板31與第1半導體電路層L1之積層構造整體進行加熱，待經過既定時間後，使冷卻至室溫。藉此作法，可使晶片43上之電極42與對向之電極41接合。其結果，可同時達成晶片43與晶片37間之機械連接及電氣連接。此時之狀態如圖9(d)所示。再者，電極41與42之接合方法並不侷限於此方法，當然亦可採用在電極35與36之接合相關說明中已陳述於前之其他方法。
對於該等晶片43，亦採用與晶片37相同方式，預先將所有晶片43配置在載體基板(未圖示)上之既定位置，之後使用該載體基板進行所有晶片43之整體附著。針對其詳細內容，將在有關第3半導體電路層L3之說明中陳述於後。
待結束以上述方法所進行之複數個晶片43的固接，其次，使用與上述接著劑38之充填方法相同的方法，來實施接著劑充填步驟。亦即，如圖10(e)所示，對於已藉由電極41與42而固接在絕緣層39(亦即第1半導體電路層L1)之複數個晶片43，在其周圍，藉由上述「噴霧法」(上述「塗布法」或「真空注入法」亦可)來充填具有電絕緣性質之液狀的接著劑44，之後施以加熱、紫外線照射等而使該接著劑44硬化。該接著劑44，與充填在晶片37間之空隙內的接著劑38相同。此時，形成於絕緣層39上之接著劑44的膜層厚度，無須及於晶片43的全高，只要設定成在其後之半導體晶片研磨步驟中將晶片43研磨成較薄時，能使接著劑44完全充填在晶片43間之空隙即可。
接著，對於以上述方法而固接之所有晶片43，以機械研磨方法及CMP法對該等之背面(在此處係位於下面)施以整體研磨(半導體晶片研磨步驟)。在機械研磨步驟後所實施的CMP步驟，係以相同於晶片37時之條件來進行，遂如圖10(e)所示，使各晶片43的背面，與位於該等晶片43間之接著劑44的硬化層成為同一平面。藉由該CMP步驟，在各晶片43的背面，成為埋入配線之導電材54將會外露出來，成為導電性柱塞。在該狀態下，埋入配線(導電材)54係在上下方向貫通晶片43。
藉由以上之步驟，遂如圖10(e)所示，在絕緣層39的表面形成第2半導體電路層L2，其中包含接著劑44、以及由其所圍繞之複數個晶片43。
接下來，對於以上述方法而形成之第2半導體電路層L2，以大致相同於上述之方法而重疊配置複數個半導體晶片49，藉此而形成第3半導體電路層L3。
在本第3實施形態中，將晶片49上之電極48以一對一方式與第2半導體電路層L2上之對應電極47進行對向接合時，其步驟，亦是採用與第2實施形態相同之方式，將所有晶片49利用水而暫時接著於載體基板上，之後使其整批的對向接觸於第2半導體電路層L2上。以下邊參照圖12~圖13來詳細說明本步驟。
首先，如圖12(a)所示，與上述第1實施形態採相同作法，準備一載體基板96，其尺寸足以使所需數目之半導體晶片49以所欲布局之鏡像為其布局而全數裝載於上，且具備足以承受所需數目之半導體晶片49重量的充分剛性。作為載體基板96，例如可使用具有充分剛性之玻璃基板、半導體晶圓等。
於載體基板96一面，如圖12(a)所示，形成有數目與晶片49之總數(此處僅顯示3個)相同之矩形且為薄膜狀的暫時接著區域95。此等暫時接著區域95所具有之黏著性，足以暫時保持所有晶片49直到轉印、固接於第2半導體電路層L2為止，其具有親水性。暫時接著區域95之位置，係設定成能以布局(為在第2半導體電路層L2上之所欲布局的鏡像)配置晶片49。各暫時接著區域95的大小與形狀，分別與裝載於其上之晶片49(正確而言，係形成於晶片49背面之暫時接著部49a)的大小與形狀(此處係矩形)大致一致。據此，將各晶片49之暫時接著部49a暫時接著於對應之暫時接著區域95上時，晶片49之布局，係第2半導體電路層L2上之晶片49之所欲布局的鏡像。
此第3實施形態中，由於使用「水」來作為晶片49的暫時接著用材料，因此與上述暫時接著區域92同樣地，暫時接著區域95係藉由具有親水性之SiO2 膜來形成。承上所述，由於暫時接著區域95具有親水性，因此當將少量的水放置於暫時接著區域95上時，該水即會在暫時接著區域95的表面整體擴張開來(換言之，即潤溼暫時接著區域95的表面整體)，而形成覆蓋該表面整體之薄層水膜(水滴)81。由於暫時接著區域95形成為島狀而彼此分離，因此該水不會從暫時接著區域95往外側流出。
為了能更確實地防止水從暫時接著區域95流出至外側而積存，最好不使載體基板96之裝載面具有親水性。例如，以具有疏水性之單晶矽(Si)、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等來形成載體基板96本身，或以多晶矽、非晶矽、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等覆蓋形成有暫時接著區域95之載體基板96的裝載面。
接著，使少量的水滴在各暫時接著區域95上、或是將載體基板96浸漬於水中後取出，藉此使各暫時接著區域95被水所潤溼。如此，由於各暫時接著區域95具有親水性，因此如圖6(a)所示，水即在各暫時接著區域95之全面擴散，而形成覆蓋各暫時接著區域95表面整體的薄水膜81。此等水膜81，會因表面張力而自然地彎曲成平緩的凸形。其水量，最好係調整成例如可在各暫時接著區域95上形成如圖6(b)所示之薄水膜81。
另一方面，於各半導體晶片49背面(與連接部R2為相反側之面)預先形成具親水性之暫時接著部49a。此種暫時接著部49a，例如可藉由以具有親水性之SiO2 膜覆蓋於晶片49的背面整體來容易地實現。接著，使少量的水滴在各暫時接著部49a上、或將晶片49整體(或僅將暫時接著部49a)浸漬於水中後取出，藉此使各暫時接著部49a被水所潤濕。如此，由於各暫時接著部49a具有親水性，因此如圖6(c)所示，水在各暫時接著部49a之全面擴散，而形成覆蓋各暫時接著區域49a全面之薄水膜81。此等水膜81因表面張力而自然彎曲成平緩的凸形。其水量，最好係調整成例如可在各暫時接著部49a上形成圖6(c)所示之水膜81。此時，於晶片49之暫時接著部49a(背面)以外並未附著水。此係因晶片49之暫時接著部49a(背面)以外的部分露出有疏水性的單晶矽之故。此外，當各晶片49之連接部R2係被SiO2 膜覆蓋時，雖於連接部R2亦附著有水，但即使於連接部R2存在有水亦不會對將各晶片49配置於載體基板96上的步驟造成障礙。
其次，將已於暫時接著部49a形成有水膜81之半導體晶片49分別裝載於形成有水膜81之對應的暫時接著區域95上。該步驟例如係以公知的晶片接合器來進行。如此，各暫時接著部49a之水膜81，即與對應之暫時接著區域95的水膜81彼此結合成一體。此時，並不一定要將各晶片49正確地定位於所對應之暫時接著區域95上。其原因在於，如圖6(d)所示，即使晶片49的位置與對應之暫時接著區域95在水平方向(亦即與載體基板96平行之方向)有些許偏移，仍可藉由表面張力之作用，而如圖7(e)所示，使晶片49的位置自動與對應之暫時接著區域95整合。
其後，如圖7(f)所示，使用具有充分剛性之緊壓板(未圖示)抵接於所有晶片49之連接部R2(亦即電極48)，以將所有晶片49壓向載體基板96。如此，位於各晶片49之暫時接著部49a與對應之暫時接著區域95間的水即被擠壓出來，其結果，暫時接著部49a即會密合於所對應之暫時接著區域95。當成為此狀態後，各晶片49，即藉由暫時接著部49a與暫時接著區域95間之微小間隙所殘存之微量的水之吸附力，而以該狀態暫時接著。此時之狀態如圖12(a)所示。
圖12(a)所示之狀態，與圖4(a)所示之第1實施形態之載體基板73的狀態相同。因此接下來，即將載體基板96(暫時接著有所須之所有晶片49)以平行於支撐基板31(水平保持成裝載面朝下之狀態)之狀態上昇，或是採用相反作法，使支撐基板31以平行於載體基板96(於表面暫時接著有所有晶片49)之狀態下降，藉此，使位於晶片49表面之連接部R2(亦即電極48)整批接觸於第2半導體電路層L2之對應的連接部R1(亦即電極47)。
如此，使用電極47與48，將複數個半導體晶片49對向接觸於第2半導體電路層L2後，對各晶片49施加適當壓力使其朝向支撐基板31，同時對包含支撐基板31與第1、第2半導體電路層L1、L2之積層構造的整體進行加熱，待經過既定時間後使冷卻成為室溫。藉此作法，將各晶片49上的電極48接合於對向之電極47。其結果，可同時達成晶片49與晶片43間之機械連接及電氣連接。此時之狀態如圖10(f)所示。此外，電極47與48之接合方法並不侷限於此方法，當然亦可使用在電極35與36接合時相關說明中已陳述於前之其他方法。
待結束使用電極47與48之連接部R2與R1的固接後，須使載體基板96從晶片49分離。本第3實施形態中，雖係利用殘存於暫時接著部49a與暫時接著區域95間之微量的水所具有的吸附力，使晶片49暫時接著於載體基板96上，但藉由各晶片49之連接部R2與R1之固接步驟中的加熱、或在該固接步驟前所進行之加熱，即可使該水自然蒸發。因此，當結束連接部R2與R1之固接時，只要對使載體基板96從晶片49脫離之方向施加力量，即能輕易地使兩者分離。此點與第1實施形態相較，有載體基板96與晶片49之分離作業極為簡單的優點。將載置基板96從晶片49分離時之狀態係如圖13(b)所示。
在圖12~圖13之步驟中，雖係將晶片49裝載於朝上之載體基板96上，再將晶片49整批轉印、固接於朝下之第2半導體電路層L2之裝載面，但本實施形態並不侷限於此。亦可先將晶片49暫時接著於朝下之載體基板96的下面，再將晶片49整批轉印、固接於朝上之第2半導體電路層L2的裝載面。其要點在於，只要能將晶片49整批轉印於裝載面即可。
當以上述方法所進行之複數個晶片49的固接結束後，其次，使用與上述接著劑38及44之充填方法相同的方法，來實施接著劑充填步驟。亦即，如圖10(f)所示，對已使用電極47與48而固接於絕緣層45(亦即第2半導體電路層L2)之複數個晶片49周圍，藉由上述「噴霧法」(或「塗布法」)來充填具有電絕緣性質之液狀的接著劑50，之後施以加熱、紫外線照射等而使該接著劑50硬化。該接著劑50，與充填於晶片37間之空隙內的接著劑38相同。此時，形成於絕緣層45上之接著劑50的層厚度，無須及於晶片49的全高，只要設定成在次一半導體晶片研磨步驟中將晶片49研磨成較薄時，能使接著劑50完全充填於該空隙內即可。
接著，對以上述方法而固接之所有晶片49，以機械研磨方法及CMP法對該等之背面(此處為下面)整批進行研磨(半導體晶片研磨步驟)。在機械研磨步驟後所進行之CMP步驟，係以與晶片37時相同之條件來進行，而如圖10(f)所示，使各晶片49之背面與位於該等晶片49間之接著劑50的硬化層成為同一平面。藉由該CMP步驟，使埋入配線(導電材)56從各晶片49之背面露出。在該狀態下，埋入配線(導電材)56係在上下方向貫通晶片49。
藉由以上之步驟，如圖10(f)所示，在絕緣層45的表面形成第3半導體電路層L3，其中包含接著劑50、以及由其所圍繞之複數個晶片49。
之後，藉由公知方法，將絕緣層61型成為覆蓋已硬化之接著劑50的表面、與從該表面露出之晶片49的背面整體。其次，藉由蝕刻法於絕緣層61之既定位置形成貫通孔，再堆積導電材料來埋入該等貫通孔內。藉由以蝕刻法選擇性地去除該導電材料，來形成貫通絕緣層61而接觸於晶片49內部之導電材56的複數個微凸塊電極60。該等電極60係從絕緣層61突出，作為與外部電路或外部裝置間電氣連接來使用。亦即，電極60係外部電路連接用之端子，能發揮與上述電極26或焊球27相同之功能。
經由以上步驟，而得到如圖10(f)所示，得到依序重疊第1~第3半導體電路層L1~L3而形成、固接於支撐基板31之裝載面而成的三維積層構造。該積層構造，包含複數組晶片積層體，其係重疊3個晶片37,43,49(晶片型半導體電路)與3處之絕緣層32,39,45而構成。此積層構造之底部與頂部，分別被支撐基板31與絕緣層61覆蓋，且其側壁由硬化之接著劑38,44,50形成。該等晶片積層體內之晶片37,43,49，在與支撐基板31平行之方向彼此分離配置，且於其周圍充填有硬化之接著劑38,44,50。又，該等晶片積層體內之晶片37,43,49，在與支撐基板31垂直之方向亦配置成彼此分離，且於其間隙則充填有硬化之接著劑38,44,50。在各組之晶片積層體中，支撐基板31上之配線33與積層之晶片37,43,49，係使用埋設於絕緣層32,39,45之導電性柱塞34,40,46；貫通於晶片37,43,49內部而形成之埋入配線(導電材)52,54,56；以及微突塊電極35,36,41,42,47,48來彼此電氣連接。
此處，係藉由公知方法來切割第1~第3半導體電路層L1~L3之積層構造，以分割成所欲之積體電路裝置。該切割之進行方式，係使切割用的刀刃通過相鄰的晶片積層體之間。如此作法，可得到如圖10(f)所示之積體電路裝置30A,30B,30C。積體電路裝置30A,30B,30C具有之三維積層構造，係將大小或功能相異之一組(3個)半導體晶片37,43,49積層在分割之支撐基板31'上。
圖28(b)，係顯示積體電路裝置30B之微凸塊電極60之布局的說明圖。外部電路連接用之複數個微凸塊電極60，係如上述般規則地配置於半導體電路層L1~L3之積層構造中與支撐基板31相反側之面。對積體電路裝置30A與30C亦採同樣作法。
切割方法並不侷限於上述方法。亦可以與圖3(j)所示之積體電路裝置10D同樣地方式，以包含二組晶片積層體之方式來切割，亦可視所需情形，切割成包含三組或三組以上之晶片積層體。又，亦可完全不予切割，而是將切割前之半導體晶片積層構造整體直接作為晶圓級積體電路裝置來使用。
如以上所說明者，根據本發明第3實施形態之具備三維積層構造的積體電路裝置之製造方法，首先，準備一在其一面具有複數個暫時接著區域92之載體基板93(轉印用支撐構件)，該複數個暫時接著區域92，係用以將複數個半導體晶片37以所欲布局鏡像之布局來配置。其次，將暫時接著部37(設於晶片37之與連接部R2相反之側)使用水分別暫時接著於對應之暫時接著區域92，藉此將晶片37裝載於載體基板93上。接著，藉由使裝載有晶片37之載體基板93接近支撐基板31，來使載體基板93上之晶片37之連接部R2分別接觸於支撐基板31上的既定位置。之後，使晶片37之連接部R2(由微凸塊電極36構成)分別固接於所接觸之支撐基板11上的連接部R1(由微凸塊電極35構成)，藉此將晶片37以該所欲布局而固定在支撐基板11上。
又，只要使用在不具三維積層構造之積體電路裝置之製造步驟中所利用的公知技術，在載體基板93上之暫時接著區域92的形成、晶片37對暫時接著區域92之暫時接著、或將晶片37之連接部R2分別接觸於支撐基板11上之連接部R1時兩者間的定位，均能以所欲的精密度來實施。
上述各點同樣適用於，構成第2~第3半導體電路層L2~L3之半導體晶圓43、49之固定。
因此，能以所欲精密度簡易且有效率地進行下述步驟，即在支撐基板31上或第1~第2半導體電路層L1~L2中任一者之上以所欲布局來固定多數個(例如數百個)半導體晶片37,43,49的步驟。
其結果，雖半導體晶片37,43,49之電氣相互連接用的連接部R2與R1係使用凸塊電極35,36、41、42、47、48，但由於連接部R2與R1之相互連接係以上述方式執行，以既定布局來形成於晶片37,43,49之各接合面的多數個凸塊電極36,42,48，係能對所對應之凸塊電極35,41,47或配線之連接區域以一對一方式正確地相對來加以固接。
再者，第3實施形態中，係對載體基板93之暫時接著區域92與半導體晶片37之暫時接著部37a分別賦與親水性，再利用各自附著於暫時接著區域92與暫時接著部37a之水膜101所具有的表面張力，使各晶片37對暫時接著區域92進行自我整合。因此，除了上述效果之外，尚有其他效果如：將晶片37附著於暫時接著區域92上時晶片37之定位精度可較低、不須個別準備第1實施形態所使用之黏著材等的材料。
第3實施形態中，雖在載體基板93之暫時接著區域92與半導體晶片37之暫時接著部37a雙方形成水膜101，並不侷限於此。當然亦可僅於暫時接著區域92或暫時接著部37a之任一方形成水膜101。
在第3實施形態所使用的「水」，與第2實施形態相同，最好係使用一般於半導體製造步驟中所使用的「超純水」。其中，最好是有添加有適當添加劑之「超純水」為佳，該適當添加劑係用以增加表面張力而強化對半導體晶片之自我整合功能。作為該表面張力增加用之添加劑，可使用與第2實施形態所陳述者相同者。又，可使用其他之無機或有機液體來代替「水」，以及此時係使用對該液體具有「親液性」之物質來形成暫時接著區域或暫時接著部，亦與第2實施形態相同。
此外，對第1~第3半導體電路層L1~L3中的任一者，用以提供特定電路功能之半導體晶片有不需要的部分時，最好係於該部分使用所謂仿真晶片(於內部未形成電路但外形與KGD相同之半導體晶片；或是內部雖有形成電路但全部未使用、且外形與KGD相同之半導體晶片)。此時，於仿真晶片中僅形成有用以與相鄰半導體晶片電氣連接之埋入配線。此係因若僅在用以提供特定電路功能之半導體晶片為不要之部分不配置半導體晶片，在半導體晶片的積層步驟之實施時即會產生障礙、或製造後之積體電路裝置會產生機械強度相關之問題。然而，只要能避免此種問題，則亦可配置仿真晶片以外的構件。關於此點，在其他實施形態亦相同。
又，第3實施形態中，雖於支撐基板31之一面形成有埋設於絕緣層32之配線33，但配線33並非必要。當支撐基板31上無須有配線或電路群之情形(亦即，支撐基板31僅作為積層構造的底座來使用時)，亦可直接將微凸塊電極35形成於支撐基板31的裝載面上，而與半導體晶片37上的微凸塊電極36彼此對向固接，或亦可省略微凸塊電極35，將半導體晶片37上之微凸塊電極36直接固接在支撐基板31的裝載面上。亦可省略微凸塊電極36，使用形成於支撐基板31上之微凸塊電極35來將半導體晶片37固接在支撐基板31的裝載面上。
(第3實施形態所使用之半導體晶片的詳細構成)
此外，在圖8~圖10與圖11~圖13中，由於為了使積層步驟易於理解而將半導體晶片37的構成予以簡化，因此對於與半導體晶片37的實際構成之關係或有難以理解之處。因此，參照圖27就此點予以說明。圖27係顯示使用於上述第3實施形態之積體電路裝置之半導體晶片37的詳細構成。
半導體晶片37的實際構成，例如圖27(a)或(b)所示。亦即，在圖27(a)的構成例中，於半導體晶片37的表面區域，形成有複數個MOS型場效電晶體(Metal－Oxide－Semiconductor Field－Effect Transistor,MOSFET)160。為了予以簡化，而僅圖示2個電晶體160。各電晶體160，具備：形成於半導體晶片37內部之一對源極、汲極區域161；形成於半導體晶片37表面之閘極絕緣層162；以及形成於閘極絕緣層162上之閘極163。
於半導體晶片37表面形成有絕緣層151，其覆蓋電晶體160與該表面之露出部。於絕緣層151上形成有配線層152。在圖27(a)中的配線層152，係表示半導體晶片37內部之導電材(埋入配線)52與一電晶體160一方之源極、汲極區域161電氣連接。於絕緣層151上進一步形成有絕緣層153，其覆蓋配線層152整體。複數個微凸塊電極36，係形成於絕緣層153之平坦表面，透過導電性柱塞154而與配線層152電氣連接。
在圖27(a)的構成例中，左側之微凸塊電極36，係位於晶片37內部之對應導電材(埋入配線)52的正上方位置，但圖27(a)右側之微凸塊電極36，並非位於對應之導電材(埋入配線)52的正上方，而是在水平方向稍稍偏於右側之處。在圖8~圖10中所有的微凸塊電極36，雖係畫在對應之導電材(埋入配線)52的正上方位置，但本發明並不侷限於此。如圖27(a)所示，各微凸塊電極36，只要能與所對應之導電材(埋入配線)52電氣連接即可，並非一定要位於對應的導電材(埋入配線)52之正上方位置。可按照所需情形，以偏離於水平方向(與晶片37表面平行之方向)之方式來配置。
在圖27(a)的構成例中，複數個電晶體160與一個配線層152(單層配線構造)構成形成於半導體晶片37之半導體積體電路(半導體固態電路群)C。
在圖27(b)的構成例中，與圖27(a)之情形同樣地，係在半導體晶片37的表面區域形成有複數個MOS型場效電晶體160，在半導體晶片37表面形成絕緣層151，覆蓋電晶體160與該表面之露出部。在絕緣層151上形成有配線層152。配線層152，在圖27(b)之狀態中，係表示與電晶體160一方之源極、汲極區域161電氣連接的狀態。與圖27(a)之情形所不同者，配線層152並未直接連接於半導體晶片37內部之導電材(埋入配線)52。於絕緣層151上進一步形成有覆蓋配線層152整體之絕緣層153。
在本構成例中，半導體晶片37內部之導電材(埋入配線)52，與圖27(a)情形不同地，係貫通位於晶片37上方之絕緣層153與151，而露出於絕緣層153的表面。於絕緣層153上形成絕緣層171，並在其上形成配線層172。配線層172，用以使配線層152與導電材(埋入配線)52電氣連接。於絕緣層171上，進一步形成有絕緣層173，其覆蓋配線層172整體。複數個微凸塊電極36係形成於絕緣層173的表面，透過導電性柱塞174而與配線層172電氣連接。
在圖27(b)的構成例中，同樣的，位於左側之微凸塊電極36，係位於晶片37內部之對應導電材(埋入配線)52的正上方位置，但在圖27(b)右側之微凸塊電極36，並非位於所對應的導電材(埋入配線)52之正上方，而是在水平方向稍稍偏於右側之處。承上所述，在圖8~圖10中所有的微凸塊電極36，雖係位於所對應之導電材(埋入配線)52的正上方位置，但本發明並不侷限於此。如圖27(b)所示，各微凸塊電極36，並不一定須位於對應導電材(埋入配線)52的正上方位置，而可視所須情形，以偏離於水平方向(與晶片37表面平行之方向)之方式來配置。
在圖27(b)之構成例中，複數個電晶體160與二個配線層152及172(雙層配線構造)，構成形成於半導體晶片37之半導體積體電路(半導體固態電路群)C。
圖27(a),(b)之構成例，不僅可適用於第3實施形態，當然亦可適用於上述之第1及第2實施形態、或以下所述其他實施形態及變形例。
(第4實施形態)
在上述第1~第3實施形態之積體電路裝置之製造方法(參照圖1~圖13)中，係將所有須形成於半導體電路層之半導體晶片，先暫時配置在作為轉印用支撐構件之「載體基板」上，之後，使該等半導體晶片整批對向接觸於支撐基板或對應半導體電路層的既定位置，再使其固接。第4實施形態之積體電路裝置之製造方法則與此不同，其並不使用「載體基板」，而是使所有須形成於半導體電路層之半導體晶片，直接對向接觸於支撐基板或對應半導體電路層的既定位置，再使其固接。並未進行半導體晶片轉印之該種方法，在本說明書中稱為「無轉印方式」。除此點之外，均與上述第1實施形態之製造方法(參照圖4~圖5)相同，因此，以下省略有關該等相同步驟之說明，僅就相異之步驟予以詳述。
圖14，係顯示在本發明第4實施形態之具備三維積層構造的積體電路裝置之製造方法中、以「無轉印方式」進行半導體晶片附著步驟時之概念的截面圖。在使用「無轉印方式」之積體電路裝置之製造方法中，如圖14所示，複數個半導體晶片13之連接部12，係以不使用「載體基板」之方式，直接、個別(或整批)的對向接觸於各形成於支撐基板11的裝載面11a中所所欲位置的複數個連接部71，之後以第1~第3實施形態所述之方法，使連接部12與71相互固接。
圖15~圖17之截面圖，係表示本發明第4實施形態之積體電路裝置之製造方法中所使用之將半導體晶片群(構成第1半導體電路層L1)配置於支撐基板上時之詳細步驟的截面圖。
在第4實施形態之積體電路裝置之製造方法中，如圖15(a)所示，於支撐基板11的裝載面11a形成有矩形薄膜狀之連接部71a，其數目與第1半導體電路層L1所須之半導體晶片13的總數相同(此處僅圖示3個)。該等連接部71a，係形成為以所欲布局將晶片13配置於支撐基板11上。
在本第4實施形態中，由於與第2實施形態同樣地，將晶片13配置於連接部71a時係使用「水」，因此，使連接部71a具有親水性。該種連接部71a，可使用例如具有親水性之SiO2 膜而來容易地達成。亦即，可以公知方法將較薄之SiO2 膜(厚度例如為0.1 μ m)形成於裝載面11a整體後，再以公知之蝕刻方法來選擇性地去除該SiO2 膜，藉此來容易地製得。承上所述，由於連接部71a具有親水性，因此當將少量的水放置於連接部71a上時，該水即會在連接部71a的表面整體擴張開來(換言之，即潤溼連接部71a的表面整體)，而形成覆蓋該表面整體之薄層水膜(水滴)81。由於各連接部71a均形成為島狀而彼此分離，因此該水不會從連接部71a流出至外側。
為了能更確實地防止水從連接部71a流出，最好係不使支撐基板11之裝載面11a具有親水性。例如，以具有疏水性之單晶矽(Si)、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等來形成支撐基板11，或以多晶矽、非晶矽、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等覆蓋支撐基板11的裝載面11a。
接著，使少量的水滴在各連接部71a上、或是將支撐基板11浸漬於水中後取出，藉此使各連接部71a被水所潤溼。如此，由於各連接部71a具有親水性，因此如圖15(b)所示，水即在各連接部71a之全面擴散，而形成覆蓋各連接部71a之表面整體的薄水膜81。此等水膜81，會因表面張力而自然地彎曲成平緩的凸形。其水量，最好係調整成例如可在各連接部71a上方形成如圖15(b)所示之薄水膜81。
另一方面，於各半導體晶片13表面預先形成具親水性之連接部12。此種連接部12，例如可藉由以具有親水性之SiO2 膜覆蓋晶片13表面整體、且使電氣連接用之電極群從該SiO2 膜露出，來容易地實現。接著，使少量的水滴在各半導體晶片13表面之連接部12上、或將晶片13整體(或僅將連接部12)浸漬於水中後取出，藉此使各連接部12被水所潤濕。如此，由於各連接部12具有親水性，因此如圖15(c)所示，水在各連接部12之全面擴散，而形成覆蓋各連接部12全面之薄水膜81。此等水膜81因表面張力而自然彎曲成平緩的凸形。其水量，最好係調整成例如可在各連接部12上形成圖15(c)所示之水膜81。此時，於各晶片13之連接部12(表面)以外並未附著水。此係因各晶片13之表面以外的部分露出有疏水性的單晶矽之故。
其次，將已於連接部12形成有水膜81之半導體晶片13分別裝載於形成有水膜81之對應的連接部71a上。該步驟例如係以公知的晶片接合器來進行。如此，各連接部12之水膜81，即與對應之連接部71a的水膜81彼此結合成一體。此時，並不一定要將各晶片13正確地定位於所對應之連接部71a上。其原因在於，如圖15(d)所示，即使晶片13的位置與對應之連接部71a在水平方向(亦即與支撐基板11平行之方向)有些許偏移，仍可藉由水膜81所具有之表面張力的作用，而如同圖16(e)所示地，使晶片13的位置自動與對應之連接部71a整合。
其後，將具有充分剛性之緊壓板180之平坦一面抵接於所有晶片13之與連接部12為相反側的端部(背面)，以將所有晶片13壓向支撐基板11。如此，位於各晶片13之與連接部12對應之連接部71a間的水即被擠壓出來，其結果，連接部12即會密合於所對應之連接部71a。此時之狀態如圖16(f)所示。
接著，保持緊壓板180之緊壓狀態，以適當方法將各晶片13之連接部12固接於支撐基板11上之對應的連接部71a。雖當固接結束，使緊壓板180離開晶片13後，即成為如圖16(g)所示狀態，但此係與圖1(b)在實質上為相同狀態。在該連接部12與連接部71a之固接步驟中，例如，係使分別形成於連接部12與71a之微凸塊電極以隔著接合用金屬的方式而使彼此接合。此時，係將該接合用金屬加熱使其熔融，而使微凸塊電極彼此接合。或者，亦可不隔著接合用金屬，而是使分別形成於連接部12與71a之微凸塊電極直接在室溫或加熱狀態下彼此壓接。或者，亦可不隔著接合用金屬，而是使分別形成於連接部12與71a之微凸塊電極在加熱狀況下彼此熔接。亦即，可使分別形成於連接部12與71a之微凸塊電極藉由加熱處理而暫時熔融，之後使其再凝固而結合成一體。
如上所述，在第4實施形態中，係一邊利用在連接部12與連接部71a間所殘存之微量的水之吸附力，將晶片13密合於支撐基板11上，一邊進行各晶片13之連接部12與連接部71a之固接步驟。因此，藉由在固接步驟中之加熱、或固接步驟前所進行之加熱，會使殘存的水自然蒸發。因此，在該固接步驟中不會受到水的影響。
圖15~圖16中，雖係使晶片13對向接觸於朝上之支撐基板11的上面，但本實施形態並不限定於此。亦可使晶片13對向接觸於朝下的支撐基板11的下面。
承上所述，在結束晶片13對支撐基板11的裝載面11a之固接後，如圖1(c)所示，將液狀或流動性之接著劑14配置在各晶片13周圍，之後藉由加熱、紫外線照射等而使接著劑14硬化。之後，以相同於本發明基本概念中所陳述於前之方法來研磨各晶片13，以形成第1半導體電路層L1(參照圖1(d))。
將半導體晶片16,19,22分別固接在第1~第3半導體電路層L1~L3之步驟，能以與圖15~圖16所示之相同方式來實施。此處，參照圖17說明將構成第3半導體電路層L3之半導體晶片19對向固接於第2半導體電路層L2之既定位置時的方法。
如圖17(a)所示，於構成第1半導體電路層L1之複數個半導體晶片13各自之背面(與連接部12為相反側之面)，係與支撐基板11之連接部71同樣地形成有具親水性之連接部85a。該連接部85a，可藉由以較薄SiO2 膜覆蓋晶片13之背面整體來容易地形成。構成第2半導體電路層L2之複數個半導體晶片16，係使用此等連接部85a與形成於該晶片16表面之連接部15，來與對應之晶片13電氣及機械連接。
構成第2半導體電路層L2之晶片16各自之背面(與連接部15相反側之面)，與支撐基板11的連接部71同樣地，形成有具備親水性之連接部86a。該連接部86a，能藉由以較薄SiO2 膜覆蓋晶片16之背面整體來容易地形成。因此，當將少量的水裝載於連接部86a上時，該水即會擴散於連接部86a之表面整體，而能於其表面上形成水膜81。連接部86a，均是形成為島狀而彼此分離，因此該水不會從連接部86a流出至外側。
藉由使少量的水滴在各連接部86a上、或是將支撐基板11浸漬於水中後取出，藉此使各連接部86a被水所潤溼，由於各連接部86a具有親水性，因此如圖17(b)所示，水即在各連接部86a之全面擴散，而形成覆蓋各連接部86a之表面整體的薄水膜81。此等水膜81，會因表面張力而自然地彎曲成平緩的凸形。其水量，最好係調整成例如可在各連接部86a上方形成如圖17(b)所示之薄水膜81。
另一方面，各半導體晶片19表面之連接部18具有親水性。對連接部18之親水性的賦予，可藉由以具有親水性之SiO2 膜覆蓋連接部18表面來容易地實現。因此，使少量的水滴在各連接部18上、或將晶片19整體(或僅將連接部18)浸漬於水中後取出，藉此使各連接部18被水所潤濕。如此，由於各連接部18具有親水性，因此如圖17(a)所示，水在各連接部18之全面擴散，而形成覆蓋各連接部18全面之薄水膜81。此等水膜81因表面張力而自然彎曲成平緩的凸形。其水量，最好係調整成例如可在各連接部18上形成圖17(c)所示之水膜81。
其次，將已於連接部18形成有水膜81之半導體晶片19分別裝載於形成有水膜81之對應的連接部86a上。該步驟例如係以公知的晶片接合器來進行。如此，各連接部12之水膜81，即與對應之連接部86a的水膜81彼此結合成一體。此時，並不一定要將各晶片19正確地定位於所對應之連接部86a上。其原因在於，如圖15(d)所示，即使晶片19的位置與對應之連接部86a在水平方向(亦即與支撐基板11平行之方向)有些許偏移，仍可藉由水膜81所具有之表面張力的作用，而如同圖17(b)所示地，使晶片19的位置自動與對應之連接部86a整合。
其後，雖未圖示，但將具有充分剛性之緊壓板(未圖示)之平坦一面抵接於所有晶片19之與連接部18為相反側的端部(背面)，以將所有晶片19壓向支撐基板11。如此，位於各晶片19之與連接部18對應之連接部86a間的水即被擠壓出來，其結果，連接部18即會密合於所對應之連接部86a。
接著，保持緊壓板之緊壓狀態，以適當方法將各晶片19之連接部18固接於對應的晶片16之連接部86a。當固接結束後即使緊壓板離開晶片19。此連接部18與連接部86之固接步驟，係以和連接部12與連接部71a之固接步驟相同的方法來實施。
此第4實施形態中，係利用連接部18與連接部86a間殘存之微量的水之吸附力，一邊使晶片19密合於對應之晶片16上，一邊實施各晶片19之連接部18與連接部86a的固接步驟。因此，藉由在固接步驟中進行加熱、或在固接步驟前進行加熱，可使該水自然蒸發。因此，在該固接步驟中不會受到水的影響。
在圖17中，雖係使晶片19對向接觸於朝上之第2半導體電路層L2的上面，但本發明並不侷限於此。亦可使晶片19對向接觸於朝下之第2半導體電路層L2的下面。
如此，當結束晶片19對第2半導體電路層L2的裝載面之固接後，即將液狀或流動性之接著劑20配置於晶片19周圍的間隙，之後藉由加熱、紫外線照射等方式使接著劑20硬化。其後，採用在本發明基本概念中所陳述於前者之相同方式，形成第3半導體電路層L3(參照圖3(h))。
如以上所說明者，在本發明第4實施形態之具備三維積層構造的積體電路裝置之製造方法中，首先，在支撐基板11上之連接部71a及各半導體晶片13之連接部12分別形成水膜81。接著，將各半導體晶片13之連接部12、與支撐基板11之對應的連接部71a透過水膜81而分別對向。接著，藉由將晶片13壓向支撐基板11，來將對向連接部12透過水膜81分別接觸於所對應之連接部71a。之後，將彼此接觸之連接部12與連接部71a以適當方法來各自固接，藉此以所欲布局將晶片13固定於支撐基板11上。
在支撐基板11上之連接部71a及晶片13之連接部12形成水膜81的步驟，可藉由公知技術而能輕易達成，例如：以具有親水性之材料來分別作成連接部12與71a、或者以具有親水性之材料來分別覆蓋連接部12與71a。
又，只要使用在不具三維積層構造之積體電路裝置的製造步驟中所利用之公知技術的話，透過水膜81使晶片13之連接部12與支撐基板11上之對應連接部71a彼此對向之步驟、或將晶片13加壓使其朝向支撐基板11的步驟，可使透過水膜81而彼此對向之連接部12與連接部71a彼此接觸時兩者間的定位，能以所欲的精密度來實施。
上述各點同樣適用於，構成第1~第3半導體電路層L1~L3之半導體晶圓16,19,20。
因此，能以所欲精密度簡易且有效率地進行下述步驟，即在支撐基板11上或第1~第3半導體電路層L1~L3中任一者之上以所欲布局來固定多數個(例如數百個)半導體晶片13,16,19,20的步驟。
又，當晶片13,16,19,20之電氣相互連接係使用凸塊電極時，以既定布局來形成於該等晶片13,16,19,20之各接合面的多數個凸塊電極，係能對所對應之凸塊電極或配線之連接區域以一對一方式正確地相對來加以固接。
再者，於該第4實施形態之製造方法中，例如就第1半導體電路層L1而言，係對支撐基板11之連接部71a與半導體晶片13之連接部12分別先賦與其親水性，之後利用分別附著在連接部71a與連接部12之水膜81所具有的表面張力，使晶片13朝向連接部71a進行自我整合。因此，除了上述效果之外尚可列舉之效果例如：將晶片13附著於暫時接著區域71a上時晶片13之定位精度可較低、不須個別準備第1實施形態所使用之黏著材等的材料、或可較簡單地除去殘存之水。
此外，上述第4實施形態中，雖在支撐基板11之連接部71a與半導體晶片13之連接部12雙方形成水膜81，但並不侷限於此。當然亦可僅於連接步71a或12之任一方形成水膜81。
在第4實施形態所使用的「水」，與第2實施形態相同，最好係使用一般於半導體製造步驟中所使用的「超純水」。其中，最好是有添加有適當添加劑之「超純水」為佳，該適當添加劑係用以增加表面張力而強化對半導體晶片之自我整合功能。作為該表面張力增加用之添加劑，可使用與第2實施形態所陳述者相同者。又，可使用其他之無機或有機液體來代替「水」，以及此時係使用對該液體具有「親液性」之物質來形成暫時接著區域或暫時接著部，亦與第2實施形態相同。
(第5實施形態)
圖18~圖20，係顯示本發明第5實施形態之具備三維積層構造的積體電路裝置之製造方法。圖18，係顯示將半導體晶片配置於支撐基板之步驟，圖19~20，係顯示將半導體晶片配置於第2半導體電路層之步驟。該第5實施形態之製造方法，與第4實施形態同樣的採用「無轉印方式」。
第5實施形態之積體電路裝置之製造方法，由於除了半導體晶片之配置步驟以外，均與上述第3實施形態之製造方法(參照圖8~圖10)相同，因此在以下省略與該等相同步驟相關之說明，僅就相異的步驟來詳述。
本第5實施形態中，係以水來作為半導體晶片37之附著用材料，因此，如圖18(a)所示，在各個形成於支撐基板31上之絕緣層32的所欲位置之連接部R1，形成有矩形薄膜狀之親水性區域91a。親水性區域91a的總數，係與待配置於支撐基板31上之晶片37的總數相同(此處僅圖示3個)。各親水性區域91a之大小與形狀，分別與裝載於其上之晶片37(正確而言，係形成於晶片37表面之連接部R2)有大致相同之大小及形狀(此處係矩形)。因此，在將各晶片37的親水性區域92a對向配置在對應之親水性區域91a時，成為在支撐基板31上的晶片31之所欲布局。
在絕緣層32上之親水性區域91a，例如，係以公知方法先將薄薄的SiO2 膜(厚度例如0.1 μ m)堆積在絕緣層32的表面整體，之後藉由蝕刻方式來選擇性去除該SiO2 膜，因而能輕易形成。
在各親水性區域91a的內部，換言之，係以重疊於各親水性區域91a之方式形成有所需數目之微凸塊電極35。此等電極35的高度較親水性區域91a高度為高，因此電極35前端係從親水性區域91a突出。其原因在於，使電極35能與形成於半導體晶片37之連接部R2的電極36電氣及機械連接。
作為電極35之形成方法，例如有以微影法所進行之下述方法。亦即，在絕緣層32的表面整體，形成親水性區域91a用的SiO2 膜，在其上方形成經圖案化之的光阻膜，然後以該光阻膜作為罩幕而選擇性的去除該SiO2 膜，以形成親水性區域91a。此時，在各個親水性區域91a中，於擬予形成電極35的位置，預先形成通達絕緣層32的表面之透孔(具有與電極35相同之圖案)。之後，以覆蓋藉此形成的親水性區域91a之方式，而在絕緣層32的表面整體形成圖案化之光阻膜。在該光阻膜中，以大致與各親水性區域91a之透孔整批重疊之方式，而形成所需數目之窗(透孔)。一旦在該光阻膜之上形成電極35用的導電層(通常為金屬膜)後，該導電層35，將通過該光阻膜之各窗、與對應於此之親水性區域91a的透孔，然後與絕緣層32的表面(導電性柱塞34)接觸。若在該狀態下去除該光阻膜，位於該光阻膜上的該導電層會被去除，僅有位於該光阻膜的窗內之導電層、與位於親水性區域91a的透孔內部之導電層，會被殘留下來。經上述方式而殘留的該導電層，乃成為電極35。殘留在該窗內與透孔內之該導電層，較親水性區域91a(SiO2 膜)要厚，故突出於親水性區域91a，因此，得到構成方式如圖18所示之電極35。
或者，亦可在將適當之導電層(通常為金屬膜)形成於絕緣層32之表面整體後，以微影及蝕刻方式來選擇性去除該導電層而形成電極35。之後，以覆蓋藉此而形成之電極35的方式，而在絕緣層32表面整體形成圖案化之光阻膜。在該光阻膜中，僅在擬予形成各親水性區域91a之位置(其中，與各電極35重疊之部分除外)有預先形成之窗(透孔)。若在該光阻膜上堆積親水性區域91a用之SiO2 膜，該SiO2 膜將通過該光阻膜的窗，而與絕緣層32的表面接觸。若在該狀態下去除該光阻膜，位於該光阻膜上之該SiO2 膜會被去除，而僅殘留位於該光阻膜的窗內部之該SiO2 膜。經上述方法而殘留之該SiO2 膜，成為各親水性區域91a。該SiO2 膜的厚度，設定的較該導電層的厚度(亦即電極35的高度)要薄，藉此，電極35突出於親水性區域91a，因此，可得到如圖18所示之構成。
另一方面，在各半導體晶片37表面的連接部R2中，如圖18(a)所示，形成矩形薄膜狀之親水性區域92a。親水性區域92a係覆蓋晶片37的表面(連接部R2)整體。親水性區域92a的大小與形狀，與形成該等之晶片37的表面(連接部R2)，有大致相同的大小與形狀(此處處係矩形)。在各親水性區域92a的內部，形成所需數目之微凸塊電極36。該等電極36的高度，較親水性區域92a的高度為高，因此，電極36的前端突出於親水性區域92a。其原因在於，使電極36與形成於絕緣層32之電極35電氣及機械連接。
晶片37的親水性區域92a與電極36，其形成之方法，可採用相同於形成絕緣層32上的親水性區域91a與電極35時之方法。又，在以絕緣用之SiO2 膜覆蓋晶片37表面，並使電極36突出於該SiO2 膜以作為外部電路連接用端子之情形，能將該SiO2 膜作為親水性區域92a來使用。
具有親水性區域92a之半導體晶片37的連接部R2，以對向方式，使其分別附著(接觸)於絕緣層32上各個具有親水性區域91a之連接部R1時，係以下述之步驟來實施。
亦即，首先，使少量的水滴在絕緣層32上之各親水性區域91a上、或是將支撐基板31浸漬於水中後取出。如此，由於親水性區域91a具有親水性，因此水即在親水性區域91a之表面整體擴散，而覆蓋該表面整體，形成如圖18(a)所示之薄水膜101。此等水膜101，會因表面張力而自然地彎曲成平緩的凸形。滴在各親水性區域91a上之水量，最好係調整成例如可在各親水性區域91a上形成覆蓋電極35整體之水膜101。由於親水性區域91a均形成為島狀而彼此分離，因此該水不會從親水性區域91a流出至外側。
為了能更確實地防止水從親水性區域91a流出，最好係不使絕緣層32之表面具有親水性。例如，能以具有疏水性之單晶矽(Si)、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等來形成絕緣層32本身，或以氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等覆蓋絕緣層32表面，藉此來容易地實現。
接著，在形成於晶片37的連接部R2之親水性區域92a上形成較薄水膜101。此動作，例如可將晶片37整體(或僅將其表面附近)浸漬於水中而後取出來容易地實現。亦即，藉由浸漬於水中之作法，如圖18(a)所示，將水附著於朝下的各晶片37之親水性區域92a的表面，以形成覆蓋其表面整體之較薄水膜101。該水膜101藉由表面張力而自然彎曲成平緩的凸形。附著於各親水性區域92a之水，其水量最好係調整成能在各親水性區域92a上形成覆蓋電極36整體之水膜101的程度。此時，在晶片37的連接部R2以外並未附著水。其原因在於在晶片37之連接部R2以外的部分露出有疏水性的單晶矽。
接著，如圖18(b)所示，已在親水性區域92a表面形成水膜101之半導體晶片37的連接部R2，係以對向方式裝載於已在親水性區域91a表面形成有水膜101之對應的連接部R1上。此步驟，例如以公知的晶片接合器來實施。如此，各連接部R2的水膜101即與位於所對應之連接部R1上之水膜101結合成一體。此時，並不須要正確地將各晶片37定位於對應之連接部R1上。其原因在於，晶片37的位置即使在水平方向(亦即，與支撐基板31平行的方向)與對應之連接部R1有稍許位置偏移(參照圖15(d))，仍能藉由表面張力的作用，使晶片37的位置朝向對應之連接部R1進行自動整合。
之後，將具有剛性之緊壓板(未圖示)抵接於所有晶片37之與連接部R2相反側之端部(背面)，以將所有晶片37壓向支撐基板31。各連接部R2之電極36，即與對應之連接部R1的電極35接觸，且位於各晶片37之與連接部R2對應之連接部R1間之水的大部分已被擠壓出來，其結果，連接部R2與對應之連接部R1即成大致緊貼之狀態。如此，各晶片37，係藉由在連接部R2與連接部R1間之微細空隙內所殘存的水之吸附力，而在該狀態下彼此對向接觸。此時之狀態如圖18(b)所示。
在圖18(b)所示狀態，儘管面向已經上下顛倒，但其實與第1實施形態中示於圖8(a)者、即晶片37對向於支撐基板31之絕緣層32上的狀態為相同狀態。之後，以相同於在上述第3實施形態已陳述之方法，將各晶片37的連接部R2固接於支撐基板11上所對應的連接部R1。此時之狀態，與圖8(a)在實質上為相同之狀態。此外，殘存於親水性區域91a與92a間之間隙的水，係藉由在相互固接微凸塊電極35與36時所施加之熱、或在固接進行前所施加之熱來予以蒸發、消滅。
在圖18中，係使朝下之晶片37對向接觸於朝上之支撐基板31的絕緣層32，然而，本實施形態並不侷限於此。亦能使朝上的晶片37對向接觸於朝下之支撐基板31的絕緣層32。
承上述，待結束晶片37對支撐基板31的絕緣層32之固接，如圖8(b)所示，將液狀或流動性之接著劑38配置於晶片37的周圍空隙，之後藉加熱、紫外線照射等而使接著劑38硬化。之後，與本發明在第3實施形態所陳述於前者相同，形成第1半導體電路層L1(參照圖9(c))。
在將半導體晶片各自固接於第1半導體電路層L1~第2半導體電路層L2之表面時，所採行的步驟，與圖9~圖10所示者相同。此處，參照圖19~圖20說明將構成第3半導體電路層L3之半導體晶片49對向接觸於第2半導體電路層L2表面之既定位置的方法。
構成第2半導體電路層L2之複數個半導體晶片43、與充填於該等之間的接著劑44，如圖19(a)所示，係由絕緣層45覆蓋。在形成於該絕緣層45之所欲位置的各個連接部R1，分別形成有薄膜狀之親水性區域95a。親水性區域95a的總數，與構成第3半導體電路層L3之晶片49的總數相同(此處僅圖示3個)。各親水性區域95a的大小及形狀，分別與裝載於其上之晶片49(正確而言，係形成於晶片49的表面之連接部R2)的大小及形狀(此處處係矩形)大致一致。因此，將各晶片49的親水性區域96a以對向方式配置於所對應之親水性區域95a時，能成為在第2半導體電路層L2上之晶片49的所欲布局。
在各個親水性區域95a內部，形成所需數目之微凸塊電極47。該等電極47的高度，較親水性區域95a的高度為高，因此，電極47的前端係由親水性區域95a突出。其作用在於，使電極47與形成於半導體晶片49之微凸塊電極48電氣及機械連接。
絕緣層45上之親水性區域95a，可採用與親水性區域91a所述者相同之方法，而能輕易形成。
另一方面，在各半導體晶片49表面之連接部R2，如圖19(a)所示，形成有薄膜狀之親水性區域96a。親水性區域96a覆蓋晶片49的表面整體。親水性區域96a的大小與形狀，與形成該等之晶片49的表面(連接部R2)有約略一致的大小及形狀(此處係矩形)。在各親水性區域96a的內部，形成所需數目之微凸塊電極48。該等電極48的高度，較親水性區域96a的高度為高，因此，電極48的前端突出於親水性區域96a。其用以使電極48與形成於絕緣層45之微凸塊電極47電氣及機械連接。
晶片49上的親水性區域96a，可採用相同於親水性區域92a所述之方法，而能輕易形成。
具有親水性區域96a之半導體晶片49的連接部R2，以對向之方式，使各自附著於絕緣層45上之具有親水性區域95a的各連接部R1時，係採用以下步驟來實施。
亦即，首先，將少量的水落在絕緣層45上之各親水性區域95a上方、或是將支撐基板31浸漬於水中然後取出。如此，因為親水性區域95a具有親水性，這些水會在親水性區域95a的表面整體擴散而覆蓋該表面整體，成為圖19(a)所示之較薄水膜101。該等水膜101藉由表面張力而自然彎曲成平緩凸形。滴在各親水性區域95a上之水，最好係將其水量程度調整成，例如能在各親水性區域95a上形成覆蓋電極47整體之水膜101。親水性區域95a均形成為島狀而彼此分離，因此，該水不會由親水性區域95a流向外側。
為了更確實防止水從親水性區域95a流出，最好係使絕緣層45的表面不具有親水性。例如，由具有疏水性之氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、及BCB等來形成絕緣層45本身；或者以氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、及BCB等來覆蓋絕緣層45的表面，藉此能容易地達成。
接著，在形成於晶片49的連接部R2之親水性區域96a上方，形成較薄水膜101。例如，可將晶片49整體(或僅將其表面附近)浸漬於水中而後取出，則不難達成。亦即，藉由浸漬於水中之作法，如圖19(a)所示，將水附著於朝下的各晶片49之親水性區域96a的表面，以形成覆蓋其表面整體之較薄水膜101。該水膜101藉由表面張力而自然彎曲成平緩的凸形。附著於各親水性區域96a之水，最好係將其水量程度調整成，例如能在各親水性區域96a上形成覆蓋電極48整體之水膜101。此時，在晶片49的連接部R2以外並未有水的附著。其原因在於，在晶片49的連接部R2以外，露出有疏水性的單晶矽。
接著，如圖20(b)所示，已在親水性區域96a的表面形成水膜101之半導體晶片49，其連接部R2被以對向方式而裝載於，已在親水性區域95a的表面形成水膜101之互為對應的連接部R1上方。此步驟，以例如公知的晶片接合器來實施。如此，各連接部R2的水膜101，與對應之連接部R1上方之水膜101結合而成為一體。此時，將各晶片49定位於對應之連接部R1上方時，即使沒有正確定位亦無妨。原因在於，晶片49的位置即使在水平方向(亦即，與支撐基板31平行的方向)與對應之連接部R1有稍許位置偏移(參照圖15(d))，仍能藉助於表面張力的作用，使晶片49的位置朝向對應之連接部R1進行自動整合。
之後，將具有剛性之緊壓板(未圖示)抵接於，所有晶片49中與連接部R2成反側之端部(背面)，以加壓於所有晶片49而使其朝向支撐基板31。各連接部R2的電極48，因而與對應之連接部R1的電極47接觸，且，位於各晶片49的連接部R2與對應之連接部R1間的水，其中大部分已被擠壓出來，其結果，連接部R2與對應之連接部R1成大致緊密接著之狀態。承上述，各晶片49，係利用在連接部R2與連接部R1間之微細空隙內所殘存的水具有之吸附力，而在該狀態下使彼此對向接觸。此時之狀態如圖20(b)所示。
之後，以相同於上述第3實施形態之方法，將各晶片49的連接部R2固接在支撐基板11上之對應連接部R1。再者，殘存於親水性區域95a與96a間之空隙內的水，藉由相互固接微凸塊電極47與48之際所加的熱量、或在固接前所加的熱量，會因而蒸發、消滅。
圖20(b)中，係使晶片49附著於朝上之支撐基板31的絕緣層45上方，但本實施形態並不侷限於此。亦能將晶片49附著於朝下之支撐基板31的絕緣層45。
承上述，待結束晶片49對絕緣層45之固接，如圖10(f)所示，將液狀或流動性之接著劑50配置在晶片49之周圍空隙，之後進行加熱、紫外線照射等使接著劑50硬化。之後，採用與本發明第3實施形態所陳述於前者相同之方法，形成第3半導體電路層L3。
如以上所說明者，本發明第5實施形態之具備三維積層構造的積體電路裝置之製造方法，可得到相同於第4實施形態之效果。亦即，在支撐基板31或第1~第2半導體電路層L1~L2上，以所欲布局來固接多數個(例如數百個)半導體晶片37,43,49時，其步驟，能在保有所欲精密度的情況下，以簡易及有效率的方式來進行。又，以所欲布局而各自形成於晶片37,43,49中各個接合面之多數個微凸塊電極36,42,48，亦能以一對一方式而正確地固接成與對應之微凸塊電極35,41,47對向。
再者，在第5實施形態之製造方法中，例如以第1半導體電路層L1而言，在支撐基板31的連接部R1與半導體晶片37的連接部R2，有各自先形成親水性區域91a、92a，然後係利用各自附著在親水性區域91a與92a的水膜101所具有之表面張力，使晶片37對連接部R1進行自我整合。因此，除了上述效果以外，其他效果尚可例舉為：將晶片37附著於連接部R1時之晶片37的定位精度稍低無妨；無須個別準備第1實施形態所使用之黏著材之類的材料；以及可簡單去除殘存的水。
再者，在上述第5實施形態中，例如，在支撐基板31的連接部R1與半導體晶片37之連接部R2雙方皆形成水膜101，然而，其作法並不侷限於此。當然，亦可僅在連接部R1或連接部R2的其中一方形成水膜101。
在第5實施形態所使用的「水」，與第2實施形態相同，最好係使用通用於半導體製造步驟之「超純水」。其中，最好是有添加適當添加劑之「超純水」為佳，以增加表面張力而強化對半導體晶片之自我整合功能。該表面張力增加用之添加劑，可使用與第2實施形態所陳述者相同之物。又，可使用其他無機或有機液體來代替「水」之觀念，以及，此時係使用對該液體具有「親液性」之物質來形成暫時接著區域或暫時接著部之觀念，亦皆與第2實施形態相同。
(第6實施形態)
圖21~圖22之截面圖係表示，將本發明第6實施形態之具備三維積層構造的積體電路裝置之製造方法所使用之半導體晶片群(供構成第1半導體電路層者)配置在支撐基板上時的詳細步驟。
在上述第4實施形態之製造方法(參照圖15~圖17)，係先在支撐基板或對應之半導體電路層的既定位置形成具有「親水性」之連接部，以不使用載體基板之方式，將所有半導體晶片個別的附著於該連接部。有別於此，在本第6實施形態之製造方法中，係先使支撐基板11或對應之半導體電路層的裝載面具有「疏水性」，然後選擇性的在該裝載面的既定位置形成「親水性區域」從而形成「疏水性區域」，之後，利用疏水性液體，使半導體晶片群以自我整合方式附著於該疏水性區域。
除半導體晶片配置步驟以外，與上述第4實施形態之製造方法(參照圖15~圖16)相同，因此，以下省略該等相同步驟之相關說明，僅就不同的步驟予以詳述。
亦即，首先如圖21(a)所示，在支撐基板11之疏水性裝載面11a之既定位置，形成親水性區域78，其形成，係使複數個半導體晶片13(供構成第1半導體電路層L1)之待附著區域能以既定布局而殘留下來。該種親水性區域78，例如以具有親水性之SiO2 膜而能輕易達成。亦即，以公知方法將較薄SiO2 膜(厚度例如0.1 μ m)形成於支撐基板11的裝載面11a整體，之後以公知的蝕刻方法來選擇性去除該SiO2 膜，而能輕易取得。又，疏水性的裝載面11a之簡易達成方式可舉例為，以單晶矽Si來形成支撐基板11本身；或者，在支撐基板11形成疏水性膜層(例如，氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、BCB等之膜層)，然後以其表面作為裝載面11a。
其結果，裝載面11a中，未被親水性區域78所覆蓋之位置，有疏水性的裝載面11a外露，而形成複數個疏水性區域79。各疏水性區域79的大小與形狀，分別與裝載於其上之晶片13(正確而言，係形成於晶片13表面之連接部12)的大小及形狀(此處係矩形)約略一致。因此，在將各晶片13的連接部12裝載於所對應之疏水性區域79上方時，晶片13的布局，與支撐基板11上之晶片13的所欲布局相等。
接著，使少量的水滴落在該等親水性區域78之上、或者將支撐基板11浸漬於水中然後取出，使各親水性區域78的表面被水所潤溼。如此，如圖21(a)所示，在各親水性區域78之上將形成較薄水膜82。在疏水性區域79之上，並未形成水膜82。
接著，邊保持圖21(a)之狀態邊將支撐基板11浸漬於疏水性的液體中。可供使用之疏水性液體，此處可例舉為，二甲苯、己烷、甲苯、苯等。因此，在裝載面11a中，親水性區域78除外的部分，亦即是疏水性區域79，有選擇性附著之疏水性液體，遂如圖21(b)所示，將疏水性液體之薄膜83形成於各疏水性區域79。
另一方面，在各晶片13的連接部12表面，附著有與附著在裝載面11a同樣之疏水性液體，遂如圖21(c)所示，在同表面形成疏水性液體之薄膜83。此步驟之實施方式可例舉為，將各晶片13的整體(或僅針對該連接部12的附近)浸漬在疏水性液體中然後取出，因而易於實施。只要在各晶片13的連接部12之表面有外露單晶矽(其具有疏水性)，即可在該狀態下將疏水性液體附著於連接部12而形成膜層83。然而，在由親水性材料(例如SiO2 )所覆之情形時，必須將適當之疏水性材料的膜層覆蓋在其表面。可供使用之疏水性材料，此處可舉例為，多晶矽、非晶矽、氟系樹脂、矽酮樹脂、鐵氟龍樹脂、聚醯亞胺樹脂、光阻、蠟、及BCB等。
之後，使該等晶片13之連接部12朝下，裝載於裝載面11a上之對應的疏水性區域79上方。如此，晶片13上之疏水性液體的膜83，與疏水性區域79(裝載面11a)上之疏水性液體的膜83成為一體，其結果如圖22(d)所示，各晶片13透過疏水性液體的膜83，而被保持在所對應之疏水性區域79上。再者，此時之各晶片13在水平方向的位置，係由裝載面11a上的親水性區域78所規定。
其次，如圖22(e)所示，使用與支撐基板11平行之緊壓板180，加壓於所有晶片13使朝向支撐基板11。藉此，位於晶片13之連接部12與裝載面11a間之疏水性液體，將被擠壓出來，而使同液體之膜層83消滅。其結果，晶片13的連接部12，利用殘存於連接部12與裝載面11a間之疏水性液體，而被緊密接著於裝載面11a。
此處，係使用與第3實施形態相同之方法，將各晶片13的連接部12固接在支撐基板11上之對應位置。藉由在該固接步驟所施加之熱能、或是在該固接步驟前所施加的熱能，殘存於晶片13的連接部12與裝載面11a間之疏水性液體、以及存在於親水性區域78上的水，會因此而蒸發，因而，該等液體不會造成任何障礙。
以上述方法將晶片13固接在支撐基板11之動作完成後，只要使緊壓板180從晶片13離開即可。此時之狀態，如圖22(f)所示。
在圖21~圖22中所示者，係針對於構成第1半導體電路層L1之複數個半導體晶片13，然而，利用疏水性液體將晶片13緊密接著在支撐基板11之本方法，同樣的，即使對於構成第2半導體電路層L2之複數個半導體晶片37，及構成第3與第4半導體電路層L3、L4之半導體晶片19、22，仍然適用。
由以上所說明者可以了解，本發明第6實施形態之具備三維積層構造之積體電路裝置之製造方法，可得到與上述第4實施形態之方法相同的效果。
再者，在本第6實施形態所舉之例，疏水性液體之膜層83，係形成於支撐基板11之疏水性區域79、與半導體晶片13之連接部12雙方，但並不侷限於此。當然亦可僅在疏水性區域79與連接部12之其中一方形成疏水性液體之膜層83。
在第6實施形態所使用的「水」，與第2實施形態相同，最好係使用通用於半導體製造步驟之「超純水」。又，可使用其他無機或有機液體來代替「水」之觀念，以及，此時係使用對該液體具有「疏液性」之物質來形成暫時接著區域或暫時接著部之觀念，亦皆與第2實施形態相同。
又，使用親水性區域與疏水性區域之本第6實施形態，其中係使用「無轉印方式」，然而，亦可適用上述「轉印方式」(第1~第3實施形態)。例如，在第6實施形態中，係將親水性區域78與疏水性區域79形成於支撐基板11，然而，可將該等親水性區域78與疏水性區域79形成於作為轉印用構件之載體基板，不難達成。
(第7實施形態)
圖30~圖31之截面圖表示，將本發明第7實施形態之具備三維積層構造之積體電路裝置的製造方法所使用之半導體晶片群(供構成第1半導體電路層者)配置於載體基板上時之詳細步驟。
在上述第1~第6實施形態之製造方法中，係將半導體晶片群個別的(1個1個的)配置在載體基板、或支撐基板、或半導體電路層之既定位置，但本發明並不侷限於此。亦即，亦可使用適當之可供裝載所需數目半導體晶片之托盤，俾使所需數目之半導體晶片群能整批的配置在載體基板、支撐基板、或半導體電路層之既定位置。第7實施形態所示之製造方法乃是其一示例。
在第7實施形態之製造方法中，係使用圖30(a)與圖31所示之整批裝載用托盤200。該托盤200，具有平面形狀為矩形之本體部201。在本體部201的外側，外壁202係沿著本體部201的周緣整體而形成。在本體部201的內部，設有內部空間207。在本體部201的上壁203之表面，具有複數個由分隔壁204所分隔之矩形狀的晶片裝載區域205。該等之晶片裝載區域205，位於外壁202的內側。在各個晶片裝載區域205，分別具有貫通上壁203而到達內部空間207之小孔206，其係形成於晶片裝載區域205的大致中心位置。在本體部201的底部，設有與內部空間207連通之供/排氣孔208，可使用真空泵而使內部空間207內的空氣透過供/排氣孔208排放，藉此可使內部空間207內成為所欲的真空狀態。因此，能以真空吸附方式來保持被裝載於晶片裝載區域205之半導體晶片群，且，藉由真空吸附的解除，即可使該等半導體晶片群從晶片裝載區域205脫離。再者，外壁202的設定高度，較被裝載於晶片裝載區域205之晶片13要高。
以下，說明使用具備上述構成之托盤200的第7實施形態之製造方法。此處所說明之示例，係在上述第2實施形態之製造方法(參照圖6~圖7)中，有使用托盤200而將複數個半導體晶片13整批裝載於載體基板73a上之情形時。
首先，在朝上的托盤200中各個晶片裝載區域205，各裝載所欲數目之半導體晶片13。其次，利用供/排氣孔208來排放內部空間207的空氣，以在內部空間207中產生既定之真空狀態。因此，晶片13周圍的空氣乃透過小孔206與內部空間207而被排出，遂使各晶片13被吸附在所對應之晶片裝載區域205(上壁203)的表面。各晶片13藉由此種所謂「真空吸附」之方式而被保持於托盤200上之既定位置。此時之狀態如圖30(a)與圖31所示(在圖31中，為了要有利於理解晶片裝載區域205的構成，因而去除部分之半導體晶片13)。
在托盤200上之晶片13的配置(布局)係設定成，載體基板73a上之布局的鏡像(亦即，可得到在支撐基板11上之所欲布局)。因為在圖31已將繪圖簡化，而將晶片裝載區域205配置成棋盤狀。然而，在托盤200上之晶片13的配置，當然可配合所須之布局而妥為變更。
各晶片裝載區域205，與晶片13同樣為矩形狀，但為了易於晶片13的配置，而設定的較晶片13的外形稍大。因此，晶片13與其周圍之分隔壁204之間，通常有1 μ m~數百μ m左右之空隙。
接著，已吸附保持著晶片13之托盤200，被朝下的浸漬於水中，或者是，將水滴從上而下的滴落於、已被吸附保持於朝上之托盤200上方之晶片13，利用該等方法，而在各晶片13的暫時接著部12b形成較薄水膜81。另一方面，在載體基板73a上之暫時接著區域72a上方，亦形成較薄水膜81。
之後，如圖30(b)所示，使托盤200朝下，以接近於朝上之載體基板73a。此時，晶片13與載體基板73a之最短距離，例如為500 μ m。接著進行定位，使各晶片13以既定之朝向而位於對應之暫時接著區域72a的正上方。待結束定位動作後，將空氣導入托盤200的內部空間207內，而解除真空狀態；或者，將空氣導入內部空間207內，利用加壓等方式來停止真空吸附，使晶片13一起從托盤200自然落下。
其結果，各晶片13透過水膜81而被裝載於對應的暫時接著區域72a上方，成為圖30(c)所示之狀態。此狀態與圖7(e)的狀態相同。再者，在此時，晶片13與暫時接著區域72a間之定位，係藉由水的表面張力而自動進行。在圖30(c)之後的步驟，與示於圖7(f)與(g)之第2實施形態時相同，因而省略其說明。
在第7實施形態之製造方法中，如上述，係使用托盤200，將所需數目之半導體晶片13整批裝載於載體基板73a上方，因此，相較於須個別裝載晶片13之情形，作業時間可大幅縮短，是其優點。
再者，在第7實施形態，乃是有使用載體基板之「轉印法」，但即使是未使用載體基板之「無轉印方式」，亦可使用到托盤200。此時，例如，只要以支撐基板11來代替載體基板73a的使用即可，其他步驟則與第7實施形態相同。又，托盤200之平面形狀，當然可按照必要性而任意變更。
(第8實施形態)
圖32之截面圖表示，將本發明第8實施形態之具備三維積層構造之積體電路裝置的製造方法所使用之半導體晶片群(供構成第1半導體電路層者)配置於載體基板上時之詳細步驟。
第8實施形態雖然與第7實施形態同樣是有使用整批裝載用托盤200者，然而，其異於第7實施例之處在於，在將各晶片13裝載於對應的暫時接著區域72a上方時，係使晶片13的水膜81接觸於暫時接著區域72a的水膜81。
亦即，與第7實施形態相同，使已裝載所需數目之半導體晶片13的托盤200a朝下移動，使接近於朝上之載體基板73a，然後進行定位動作，使各晶片13位於所對應之暫時接著區域72a之正上方位置(參照圖32(a)與(b))。之後，使托盤200a進一步下袶，遂如圖32(c)所示，使各晶片13的水膜81接觸於所對應之暫時接著區域72a的水膜81。之後，將空氣導入托盤200a的內部空間207內、或者利用加壓於內部空間207等之方式來停止真空吸附，而使晶片13一起由托盤200脫離。最後，上提托盤200a以與載體基板73a分離。
其結果，各晶片13係透過水膜81而被裝載於對應之暫時接著區域72a上方，成為與圖7(e)相同之狀態。再者，在此時，晶片13與暫時接著區域72a間之定位，係藉由水的表面張力而自動的進行。
圖32(c)之後的步驟，與示於圖7(f)和(g)之第2實施形態的情形時相同，因而省略其說明。
第8實施形態之製造方法，明顯的，可得到與上述第7實施形態相同之效果。
再者，在第8實施形態，乃是有使用載體基板之「轉印法」，但即使是未使用載體基板之「無轉印方式」，亦可使用到托盤200。此時，例如，只要以支撐基板11來代替載體基板73a的使用即可，其他步驟則與第8實施形態相同。又，托盤200之平面形狀，當然可按照必要性而任意變更。
與第7實施形態所使用之托盤200相較，托盤200a除了外壁202的高度較低，其他則為相同構成。外壁202的高度之所以設的較低，原因在於，將各晶片13的水膜81接觸於所對應之暫時接著區域72a之水膜81時，不致於成為接觸載體基板73a等之障礙。
第8實施形態之製造方法，即使運用在上述第1實施形態之製造方法所示、將晶片13的暫時接著部12a整批裝載於黏著材所形成之暫時接著區域72上之際，同樣可使用。
(第9實施形態)
圖33~圖34表示，在本發明第9實施形態之具備三維積層構造之積體電路裝置的製造方法中，半導體晶片的位置修正方法之要部截面圖。此製造方法，與上述第5實施形態之製造方法(參照圖18~圖20)的改良例對應。
第5實施形態之製造方法中，以支撐基板31而言，各半導體晶片37係透過水膜101而被裝載於對應之暫時接著區域91a上方，利用水的表面張力以進行位置整合，然而，會有表面張力不足以將兩者位置定位到所欲程度，而在水平方向(與支撐基板31平行的方向)有位置偏移超過容許範圍之情形。依第9實施形態之製造方法，將易於修正該種位置偏移情況。
首先，將情況暫時設成，在將各半導體晶片37透過水膜101而裝載於對應的暫時接著區域91a上方時，儘管已藉表面張力進行位置整合，但其情況卻如圖33(a)所示，存在著水平方向(與支撐基板31平行的方向)之位置偏移。此狀態與圖18(b)對應。
接著，使用緊壓板180加壓於晶片37使朝向支撐基板31(參照圖33(b))，保持在該狀態下邊予以加熱邊使微凸塊電極35與36熔融，之後經再凝固，遂如圖34(c)所示，電極35與36，在熔接時仍殘留有兩者間之位置偏移。若維持這種情況，頗有可能會成為不良品。
此處，逢該種情形時，乃解除緊壓板180進行之加壓後再予以加熱，使電極35與36再度熔融。結果，會藉由熔融的電極35與36所具有的表面張力而進行自我整合，以去除電極35與36間之位置偏移。此處。若在該狀態下使熔融的電極35與36再凝固，遂如圖34(d)所示，能使電極35與36的位置正確定位。
第9實施形態之方法，只要所包含之步驟中，有利用「熔接」方式來接合電極彼此之步驟，則亦可適用在第5實施形態以外之任意實施形態。又，使支撐基板31朝下亦可。
(第10實施形態)
圖35表示，在本發明第10實施形態之具備三維積層構造之積體電路裝置的製造方法中，半導體晶片的位置修正方法之要部截面圖。此製造方法，與上述第3實施形態之製造方法(參照圖8~圖13)的改良例對應。
亦即，在使用微凸塊電極35與36而將複數個半導體晶片37接合(固接)於支撐基板31的裝載面(下面)時，所進行之步驟(參照圖8(a))中，雖然有藉由加熱方式使電極35與36熔融，之後使其再凝固而進行「熔接」，但在此時，將其狀態暫時定成，如圖35(a)所示，電極35與36間在水平方向(與支撐基板31平行的方向)的位置偏移超過容許範圍。
逢該種情形，在第10實施形態中，係再度加熱使電極35與36再度熔融。其結果，會藉由熔融的電極35與36所具備之表面張力來進行自我整合，以消除電極35與36間之位置偏移。此處。若在該狀態下使熔融的電極35與36再凝固，遂如圖35(b)所示，能使電極35與36的位置正確定位。
第10實施形態之方法，只要所包含之步驟中，有利用「熔接」方式來接合電極彼此之步驟，則亦可適用在第3實施形態以外之任意實施形態。又，使支撐基板31朝下亦可。
(第11實施形態)
圖36~37係以要部截面圖來表示，本發明第11實施形態之積體電路裝置之製造裝置300。本製造裝置300，係使用整批裝載用托盤而將複數個半導體晶片以所欲布局而整批的配置在載體基板上者，亦可實施於上述第1~第10實施形態之製造方法中任一者。
本製造裝置300，如圖36(a)所示，在本體301的內部具備控制載台302。控制載台302可從動於，在水平面內正交的二個方向(X方向及Y方向)、以及與該水平面正交之上下方向(Z方向)，並可在該水平面內進行旋轉運動(θ方向)。亦即，可進行X、Y、Z、θ之四軸控制。控制載台302中，具有粗動模式與微動模式之二種動作控制狀態，可按照實際需要而切換於兩模式。通常，係在粗動模式下進行大略之定位動作，然後切換成微動模式以進行精密之定位。
在控制載台302的上面(裝載面)，固定著在整個中央部位大致成為空洞之支撐台303，在該空洞內，安裝紅外線燈304以作為光源使用。
在支撐台303之上固定有真空夾頭305，其作用，係用來供裝載及保持上述第1~第10實施形態中任一者所使用之載體基板或支撐基板。真空夾頭305的內部成為空洞，在其上壁形成複數個小孔305a，在其一端則是形成供/排氣孔305b。透過供/排氣孔305b來排放內部空間305d的空氣而成為所欲的真空狀態，藉此，能使被裝載於裝載面(上面)305c之載體基板或支撐基板固定在該位置。另一方面，透過供/排氣口305b而將空氣導入內部空間305d以解除真空狀態，藉此，可解除該載體基板或支撐基板的固定狀態。在圖36(a)所示者，係將第7實施形態所使用之載體基板73a裝載、固定於裝載面305c上時之狀態。真空夾頭305之形成材料，係能使紅外線燈304所放射之紅外光通過之材料(例如石英)。
在本體301的上部，設有托盤保持機構(手段)，用以將整批裝載用托盤200b以水平狀態而保持在真空夾頭305的正上方位置。在此處，僅示出從本體301的上端朝內側突出之複數個懸臂。以適當之固定機構(例如螺絲、夾子)而將托盤200b固定在該等懸臂，藉此使托盤200b被保持在水平狀態。此時，被保持在托盤200之半導體晶片13，與載體基板73a所保持之暫時接著區域72a之間，如圖36(a)所示的隔著適當之空隙。再者，托盤200b之形成材料，係可使紅外線燈304所放射之紅外光透過之材料(例如石英)。
托盤200b之構成，除了不存在從本體201朝外突出之外壁202，其他則與第7實施形態所使用之托盤200具有相同構成。因此，對相同構成要件賦與相同符號而省略其說明。再者，於圖36中已將圖予以簡化，因此省略分隔壁204。
在托盤保持機構(手段)的上方，於紅外線燈304的大略正上方位置，設有作為攝影裝置之CCD鏡頭(以電荷耦合元件作為感測器來使用之鏡頭)306。其作用在於檢測由紅外線燈304所放射的紅外光，而後將測得之紅外光變換成電訊號，然後傳送至作為運算裝置之電腦307，以進行既定之資料處理。承上述，載體基板73a被保持於真空夾頭305上方，而位於載體基板73a上方之複數個暫時接著區域72a，能以既定精度及一對一方式而定位於托盤200b所保持之複數個半導體晶片13，以進行整合。
為了要有助於此時之定位，而在晶片13或托盤200b與載體基板73a分別形成複數個定位標記(未圖示)。以CCD鏡頭306來檢測該等之定位標記，然後對控制載台302的位置進行微調，等到晶片13或托盤200b上之定位標記與載體基板73a上之定位標記成為既定位置關係後，即予以固定，藉此，載體基板73a上之暫時接著區域72a的位置、與托盤200b上之半導體晶片13的位置，能以一對一方式進行整合。
以下，說明具備上述構成之製造裝置300的動作，在此所說明對象，係實施上述第7實施形態之製造方法之情形時。
首先，如圖36(a)所示，將載體基板73a裝載於真空夾頭305的裝載面305c之既定位置，使內部空間305d成為真空狀態而將載體基板73a固定在該位置。此時，藉由在固定於裝載面305c上之前，先將載體基板73a浸漬於純水中之方法；或是在固定於裝載面305c上之後使純水水滴落下之方法等，而在各暫時接著區域72a附著水膜81。另一方面，採用與第7實施形態所述者相同之方法，分別將各半導體晶片13配置在托盤200b中的各個晶片裝載區域205，以真空吸附方式來保持半導體晶片13，而後，使其上下翻轉，利用托盤保持機構來保持於本體301的上部。此時，在保持於本體301的上部前，係藉由將托盤200b浸漬於純水中等方式，而預先使水膜81附著在各半導體晶片13的暫時接著部12b。接著，點亮紅外線燈304以使產生紅外光，然後使用一路透過真空夾頭305、載體基板73a、與托盤200b而來之紅外光，以CCD鏡頭306來攝影半導體晶片13與各暫時接著區域72a之重疊狀況。
接著，邊以CCD鏡頭306進行攝影，邊以粗動模式來移動控制載台302，使載體基板73a上之暫時接著區域72a的位置，與托盤200b上的半導體晶片13的位置大略一致。之後，將控制載台302切換成微動模式以進行微調整，載體基板73a上的暫時接著區域72a與托盤200b上之半導體晶片13的位置重疊因而完成。
之後，將空氣導入托盤200b的內部空間207，使半導體晶片13自然落下，之後，如圖36(b)所示，各半導體晶片13，透過水膜81而被裝載於對應之暫時接著區域72a上方。
以上述方法使半導體晶片13從托盤200b自然落下後，從托盤保持機構卸除托盤200b，並安裝緊壓板180來取代之。接著，使控制載台302上昇，使透過水膜81而被裝載於暫時接著區域72a上方之半導體晶片13，以其連接部12壓接於緊壓板180的下面。因而去除水膜81，使半導體晶片13的暫時接著部12b與暫時接著區域72a緊密接著。
在晶片13的暫時接著部12b與暫時接著區域72a緊密接著後，下降控制載台302以使晶片13從緊壓板180離開。又，將空氣導入真空夾頭305的內部空間305d，將載體基板73a從製造裝置300的真空夾頭305卸除。之後，將已裝載晶片13之載體基板73a移到公知的積層裝置，使用微凸塊電極而與支撐基板或對應之半導體電路層的裝載面作電氣及機械連接。
如以上所述，依本發明第11實施形態之製造裝置300，能以所欲布局將複數個半導體晶片13整批裝載於載體基板73a上，因此，能有效利用於實施上述第7實施形態之製造方法時。
再者，上述製造裝置300中，亦可取代載體基板73a，而是將複數個半導體晶片13整批裝載於支撐基板11上。此情形如圖39~圖40所示者。此情形之動作，與使用載體基板73a的情形時相同，因而省略其說明。
(第12實施形態)
圖38係以要部截面圖來表示，本發明第12實施形態之積體電路裝置之製造裝置300a。本製造裝置300a，同樣是用於實施上述第1~第10實施形態之製造方法時。
製造裝置300a，與示於圖36(a)之製造裝置300具有大略相同構成，其相異之點在於，係在真空夾頭305與整批裝載用托盤200b之間設置2台CCD鏡頭306a及306b；以及，其中已省略紅外線燈。因此，對於相同構成要件，係賦與同於圖36(a)之符號，以省略其說明。
在製造裝置300a中，係使用設置在真空夾頭305與整批裝載用托盤200b間之2台CCD鏡頭306a及306b，以檢測載體基板73a上之暫時接著區域72a與托盤200b上之半導體晶片13，藉此而進行兩者之位置整合，因此，即使真空夾頭305與整批裝載用托盤200b並非以能透過紅外光之材料來製作亦無妨，是其優點。
再者，儘管未予圖示，該製造裝置300a，同樣可取代載體基板73a而將複數個半導體晶片13整批裝載於支撐基板11上。
(變形例)
上述第1~第12實施形態，係將本發明予以具體化之示例，因此，本發明並不侷限於該等實施形態，只要未脫離本發明要旨，當然可施以各種變形。例如，在上述實施形態之各半導體電路層中，係使用KGD之半導體晶片來說明，然而，各半導體電路層中的半導體晶片無須皆為KGD。雖然，為了其他部分之構成而在製造步驟中無法省略，但對於無須有電路功能之部分，當然可使用所謂仿真晶片。
又，實施時，亦可混合「轉印方式」之步驟與「非轉印方式」之步驟，例如，對於構成積體電路裝置之複數個半導體電路層中的一個，係以上述「轉印方式」之其中一種步驟來形成，而在形成其他半導體電路層時，則以上述「非轉印方式」之其中一種步驟來進行。
本發明，係具有三維積層構造之積體電路裝置，該三維積層構造，係將複數個電路層積層於支撐基板上而形成，只要能以既定布局將複數個晶片狀半導體電路固接在支撐基板或所欲之電路層，則可適用在任意之三維積層構造之積體電路裝置。
10A,10B,10C,10D,30A．．．積體電路裝置
30B,30C,30A',30B',30C'．．．積體電路裝置
11,31．．．支撐基板
11a．．．支撐基板的裝載面
12,71,71a,74,75,85a,86a．．．連接部
12a,12b,37a,49a．．．暫時接著部
13,16,19,22,37,43,49．．．半導體晶片
14,17,20,23,38,38a,44,50．．．接著劑
15,18,21．．．接合區域
24,32,39,45,51,53．．．絕緣層
55,61,151,153,171,173．．．絕緣層
25,34,40,46,154,174．．．導電性柱塞
26,60．．．外部電路連接用之微凸塊電極
27．．．焊球
33．．．配線
35,36,41,42,47,48．．．微凸塊電極
36a．．．微凸塊電極之下層
36b．．．微凸塊電極之上層
52,54,56．．．導電材
57,57a,57b,58,59．．．擋件
72,72a,76,82,95．．．暫時接著區域
73,73a,77,93,96．．．載體基板
78,91a,92a,93a,94a,95a,96a．．．親水性區域
79．．．疏水性區域
81,82,101．．．水膜
83．．．疏水性液體之膜層
120．．．接合用金屬
152,172．．．配線層
160．．．MOS電晶體
161．．．源極、汲極區域
162．．．閘極絕緣層
163．．．閘極
180．．．緊壓板
200,200a,200b．．．整批裝載用托盤
201．．．本體部
202．．．外壁
203．．．上壁
204．．．分隔壁
205．．．晶片裝載區域
206．．．小孔
207．．．內部空間
208．．．供/排氣口
300,300a．．．積體電路裝置的製造裝置
301．．．本體
302．．．控制載台
303．．．支撐台
304．．．紅外線燈
305．．．真空夾頭
306,306a,306b．．．CCD鏡頭
307．．．電腦
R1,R2．．．連接部
C．．．形成於半導體晶片之半導體積體電路(半導體固態電路群)
L1．．．第1半導體電路層
L2．．．第2半導體電路層
L3．．．第3半導體電路層
L4．．．第4半導體電路層
圖1(a)~(d)係顯示本發明之具備三維構造之積體電路裝置製造方法之基本概念的截面圖。
圖2(e)~(g)係顯示本發明之具備三維構造之積體電路裝置之製造方法之基本概念的截面圖，係接於圖1之後。
圖3(h)~(j)係係顯示本發明之具備三維構造之積體電路裝置之製造方法之基本概念的截面圖，係接於圖2之後。
圖4(a),(b)係本發明第1實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(轉印方式)的截面圖。
圖5(a),(b)係本發明第1實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第3半導體電路層之半導體晶片群附著於第2半導體電路層之步驟(轉印方式)的截面圖。
圖6(a)~(d)係本發明第2實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(轉印方式)的截面圖。
圖7(e)~(g)係本發明第2實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(轉印方式)的截面圖，係接於圖6之後。
圖8(a),(b)係將本發明第3實施形態之具備三維積層構造的積體電路裝置之製造方法依步驟來分別顯示的截面圖。
圖9(c),(d)係將本發明第3實施形態之具備三維積層構造的積體電路裝置之製造方法依步驟來分別顯示的截面圖，係接於圖8之後。
圖10(e),(f)係將本發明第3實施形態之具備三維積層構造的積體電路裝置之製造方法依步驟來分別顯示的截面圖，係接於圖9之後。
圖11(a),(b)係本發明第3實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(轉印方式)的截面圖。
圖12(a)係本發明第3實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第3半導體電路層之半導體晶片群附著於第2半導體電路層之步驟(轉印方式)的截面圖。
圖13(b)係本發明第3實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第3半導體電路層之半導體晶片群附著於第2半導體電路層之步驟(轉印方式)的截面圖，係接於圖12之後。
圖14(a),(b)係在本發明第4實施形態之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(無轉印方式)之概念的截面圖。
圖15(a)~(d)係在本發明第4實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(無轉印方式)的截面圖。
圖16(e)~(g)係在本發明第4實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(無轉印方式)的截面圖，係接於圖15之後。
圖17(a),(b)係在本發明第4實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第3半導體電路層之半導體晶片群附著於第2半導體電路層之步驟(無轉印方式)獨截面圖。
圖18(a),(b)係在本發明第5實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(無轉印方式)的截面圖。
圖19(a)係在本發明第5實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第3半導體電路層之半導體晶片群附著於第2半導體電路層之步驟(無轉印方式)的截面圖。
圖20(b)係在本發明第5實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第3半導體電路層之半導體晶片群附著於第2半導體電路層之步驟(無轉印方式)的截面圖，係接於圖19之後。
圖21(a)~(c)係在本發明第6實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(無轉印方式)的截面圖。
圖22(d)~(f)係在本發明第6實施形態之具備三維積層構造之積體電路裝置之製造方法中，將構成第1半導體電路層之半導體晶片群附著於支撐基板之步驟(無轉印方式)的截面圖，係接於圖21之後。
圖23係本發明第3實施形態之積體電路裝置的製造方法中，顯示半導體晶片接合步驟(使用接合用金屬之情形)之詳細狀況的部分截面圖。
圖24係本發明第3實施形態之積體電路裝置的製造方法中，顯示半導體晶片接合步驟之詳細狀況的部分截面圖，係接於圖23之後。
圖25係本發明第3實施形態之積體電路裝置的製造方法中，顯示半導體晶片接合步驟之詳細狀況的部分截面圖(在接合後殘留有接合用金屬之情形)，係接於圖24之後。
圖26係本發明第3實施形態之積體電路裝置的製造方法中，顯示半導體晶片接合步驟之詳細狀況的部分截面圖(在接合後未殘留接合用金屬之情形、或不使用接合用金屬之情形)，係接於圖24之後。
圖27(a),(b)係在本發明之具備三維積層構造之積體電路裝置之製造方法中所使用的半導體晶片詳細構成的概略截面圖。
圖28(a),(b)係關於本發明之具備三維積層構造之積體電路裝置的製造方法中所使用之半導體晶片，分別顯示外部電路連接用之焊球及微凸塊電極之配置狀況的概略俯視圖。
圖29係本發明第3實施形態之積體電路裝置之製造方法所使用的微電極之詳細構成放大部分截面圖。
圖30(a)~(c)之截面圖，係顯示將本發明第7實施形態之具備三維積層構造之積體電路裝置的製造方法所使用之半導體晶片群(構成第1半導體電路層)整批配置於基板上時的詳細步驟。
圖31係本發明第7實施形態之製造方法所使用的整批裝載用托盤之俯視圖。
圖32之截面圖，係顯示將本發明第8實施形態之具備三維積層構造之積體電路裝置的製造方法所使用之半導體晶片群(構成第1半導體電路層)整批配置於基板上時的詳細步驟。
圖33(a),(b)係本發明第9實施形態之具備三維積層構造之積體電路裝置之製造方法中、所使用之半導體晶片之位置修正方法的主要部位截面圖。
圖34(c),(d)係本發明第9實施形態之具備三維積層構造的積體電路裝置之製造方法中、所使用之半導體晶片之位置修正方法的主要部位截面圖，係接於圖33之後。
圖35(a),(b)係本發明第10實施形態之具備三維積層構造的積體電路裝置之製造方法中，所使用之半導體晶片之位置修正方法的主要部位截面圖。
圖36(a),(b)係本發明第11實施形態之積體電路裝置之製造裝置的主要部位截面說明圖，(a)係顯示載體基板上之暫時接著區域與整批裝載用托盤上之半導體晶片相距一間隔而呈對向的狀態；(b)係顯示將半導體晶片裝載於暫時接著區域上之狀態。
圖37(c)係本發明第11實施形態之積體電路裝置之製造裝置的主要部位截面說明圖，其顯示將裝載於暫時接著區域上之半導體晶片緊壓於緊壓板時之狀態。
圖38係本發明第12實施形態之積體電路裝置之製造裝置的主要部位截面說明圖，係顯示載體基板上之暫時接著區域與整批裝載用托盤上之半導體晶片相距一間隔而呈對向之狀態。
圖39(a),(b)係在本發明第11實施形態之積體電路裝置的製造裝置中，使用支撐基板來取代載體基板時之與圖36相同的圖。
圖40(c)係在本發明第11實施形態之積體電路裝置的製造裝置中，使用支撐基板來取代載體基板時之與圖37相同的圖。
11．．．支撐基板
11a．．．裝載面
12．．．連接部
12a．．．暫時連接部
13．．．半導體晶片
71．．．連接部
72．．．暫時接著區域
73．．．載體基板

Claims (33)

  1. 一種具有三維積層構造之積體電路裝置之製造方法，該三維積層構造係將複數個電路層積層於支撐基板上所構成，其特徵在於：以所欲布局將該電路層之任一層中所含之複數個晶片狀半導體電路，固接於與該電路層相鄰之該支撐基板或該電路層另一裝載面時，包含以下步驟：在轉印用支撐構件的一面形成至少一個暫時接著區域；在該晶片狀半導體電路之與各連接部相反側的端部，形成可暫時接著於該暫時接著區域之暫時接著部；藉由將該晶片狀半導體電路之各該暫時接著部暫時接著於該暫時接著區域，來將該複數個晶片狀半導體電路以該所欲布局之鏡像的布局裝載於該轉印用支撐構件上，並；使裝載有該晶片狀半導體電路之該轉印用支撐構件，接近支撐基板或該電路層之該另一裝載面，藉此使該晶片狀半導體電路之該連接部整批接觸於該裝載面之對應既定處；使相互接觸之該晶片狀半導體電路之該連接部、與該等所對應之該既定處彼此固接，藉此來以該所欲布局將複數個該晶片狀半導體電路配置於該裝載面；以及將該轉印用支撐構件從支撐基板或電路層分離，藉此來使該轉印用支撐構件從該晶片狀半導體電路之該暫時接著部脫離； 該半導體電路對該轉印用支撐構件之該暫時接著區域的暫時接著，係使用黏著材之黏著力來進行。
  2. 如申請專利範圍第1項之積體電路裝置之製造方法，其中，該轉印用支撐構件之暫時接著區域，係設置成與複數個該半導體電路之總數相同數目，複數個該半導體電路與暫時接著區域為一對一對應。
  3. 如申請專利範圍第1項之積體電路裝置之製造方法，其中，使複數個該半導體電路從該轉印用支撐構件脫離之步驟中，該黏著材之黏著力經由紫外線照射、加熱、或藥品添加方式而降低或消失。
  4. 如申請專利範圍第1項之積體電路裝置之製造方法，其中，該半導體電路之暫時接著部係以該黏著材形成。
  5. 如申請專利範圍第1項之積體電路裝置之製造方法，其中，該轉印用支撐構件之該暫時接著區域係設置成與複數個該半導體電路之總數相同，複數個該半導體電路與該暫時接著區域為一對一對應，進一步地，該半導體電路對轉印用支撐構件之暫時接著區域的暫時接著，係使用液體之吸附力來進行。
  6. 如申請專利範圍第5項之積體電路裝置之製造方法，其中，於該液體中添加有用以增加表面張力之添加劑。
  7. 如申請專利範圍第5項之積體電路裝置之製造方法，其中，係使用水來作為該液體。
  8. 如申請專利範圍第7項之積體電路裝置之製造方法，其中，於該水中添加有用以增加表面張力之添加劑。
  9. 如申請專利範圍第5項之積體電路裝置之製造方法，其中，該半導體電路對該暫時接著區域之暫時接著，係包含以下步驟來執行：在複數個該半導體電路之與該連接部相反側之端部、與對應該端部之該暫時接著區域的至少一方形成液體之膜；使用該液體之膜，將複數個該端部與複數個該暫時接著區域之對應者以對向狀態加以分別連結；以及藉由將緊壓力施加於複數個該端部與複數個該暫時接著區域之對應者之間，來使複數個該端部分別接觸於複數個該暫時接著區域中之對應者，藉此將複數個該半導體電路以可脫離之方式暫時接著於複數個該暫時接著區域之對應者。
  10. 如申請專利範圍第5項之積體電路裝置之製造方法，其中，該半導體電路之該暫時接著部，係以該黏著材形成。
  11. 如申請專利範圍第5項之積體電路裝置之製造方法，其中，該暫時接著區域，係藉由使用對該液體具有親液性之材料、或對該液體不具有親液性之材料而選擇性地形成於該轉印用支撐構件一面的膜來劃定。
  12. 如申請專利範圍第1項之積體電路裝置之製造方法，其中，於複數個該既定位置，分別形成有外露之複數個導電性接觸件，使用該等導電性接觸件，將複數個該半導體電路分別固接於該支撐基板或該電路層之對應既定位 置。
  13. 如申請專利範圍第12項之積體電路裝置之製造方法，其中，複數個該導電性接觸件，係分別貫通複數個該既定位置之對應者而向外突出。
  14. 如申請專利範圍第12項之積體電路裝置之製造方法，其中，該半導體電路與該支撐基板或電路層之使用該導電性接觸件的固接，係藉由使用接合用金屬之接合、不使用接合用金屬之壓接接合、或不使用接合用金屬之熔接接合來進行。
  15. 如申請專利範圍第1項之積體電路裝置之製造方法，其中，於複數個該半導體電路之該連接部分別形成有外露之複數個導電性接觸件，使用該等導電性接觸件，來將複數個該半導體電路分別固接於該支撐基板或電路層中之對應既定位置。
  16. 如申請專利範圍第15項之積體電路裝置之製造方法，其中，複數個該導電性接觸件，係分別貫通複數個該既定位置之對應者而向外突出。
  17. 如申請專利範圍第15項之積體電路裝置之製造方法，其中，該半導體電路與該支撐基板或該電路層之使用該導電性接觸件的固接，係藉由使用接合用金屬之接合、不使用接合用金屬之壓接接合、或不使用接合用金屬之熔接接合來進行。
  18. 如申請專利範圍第12項之積體電路裝置之製造方法，其進一步包含對被固接之複數個該導電性接觸件進行 加熱而使其熔融，藉此來修正該等之位置偏移。
  19. 如申請專利範圍第1項之積體電路裝置之製造方法，其中，在將複數個該半導體電路裝載於該轉印用支撐構件上之前，先執行將複數個該半導體電路以該所欲布局裝載於托盤上的步驟，再將複數個該半導體電路從該托盤整批裝載於該轉印用支撐構件上。
  20. 一種具有三維積層構造之積體電路裝置之製造方法，該三維積層構造係將複數個電路層積層於支撐基板上所構成，其特徵在於：以所欲布局，將該電路層中任一層所含之複數個晶片狀半導體電路固接於與該電路層相鄰之該支撐基板或固接於該電路層的另一裝載面時，係進行以下步驟：在設定於該裝載面之複數個既定位置分別形成親液性區域，該複數個既定位置係複數個晶片狀半導體電路之連接部待固接之處；於複數個該親液性區域分別形成液體之膜；將複數個該晶片狀半導體電路之該連接部與複數個該親液性區域之對應者，在隔著該液體膜之對向狀態下加以彼此連結；將緊壓力施加於複數個該連接部與複數個該親液性區域之對應者之間，藉此使複數個該連接部分別接觸於複數個該既定位置之所對應者；將相互接觸之複數個該連接部與該等所對應之該既定位置加以彼此固接，藉此以所欲布局將該複數個晶片狀半 導體電路配置於該裝載面；係於複數個該半導體電路之各連接部分別形成對該液體具有親液性之親液性區域。
  21. 如申請專利範圍第20項之積體電路裝置之製造方法，其中，複數個該親液性區域係設置成與複數個該半導體電路之總數相同，複數個該半導體電路與親液性區域係一對一對應。
  22. 如申請專利範圍第20項之積體電路裝置之製造方法，其中，複數個該親液性區域，係藉由使用對該液體具有親液性之材料、或對該液體不具有親液性之材料而選擇性地形成於該支撐基板或該電路層一面的膜來劃定。
  23. 如申請專利範圍第20項之積體電路裝置之製造方法，其中，於複數個該既定位置，分別形成有外露之複數個導電性接觸件，使用該等導電性接觸件，將複數個該半導體電路分別固接於該支撐基板或該電路層所對應之既定位置。
  24. 如申請專利範圍第23項之積體電路裝置之製造方法，其中，複數個該導電性接觸件，係分別貫通複數個該親液性區域之對應者而向外突出。
  25. 如申請專利範圍第23項之積體電路裝置之製造方法，其中，該半導體電路與該支撐基板或該電路層之使用該導電性接觸件的固接，係藉由使用接合用金屬之接合、不使用接合用金屬之壓接接合、或不使用接合用金屬之熔接接合來進行。
  26. 如申請專利範圍第25項之積體電路裝置之製造方法，其中，於複數個該半導體電路之該連接部，分別形成有外露之複數個導電性接觸件，使用該等導電性接觸件，將複數個該半導體電路分別固接於該支撐基板或該電路層所對應之既定位置。
  27. 如申請專利範圍第25項之積體電路裝置之製造方法，其中，複數個該導電性接觸件，係分別貫通形成於複數個該連接部之親液性區域之對應者而向外突出。
  28. 如申請專利範圍第26項之積體電路裝置之製造方法，其中，該半導體電路與該支撐基板或該電路層之使用該導電性接觸件的固接，係藉由使用接合用金屬之接合、不使用接合用金屬之壓接接合、或不使用接合用金屬之熔接接合來進行。
  29. 如申請專利範圍第23項之積體電路裝置之製造方法，其進一步包含對被固接之複數個該導電性接觸件進行加熱而使其熔融，藉此來修正該等之位置偏移。
  30. 如申請專利範圍第20項之積體電路裝置之製造方法，其中，在使用該液體膜來將複數個該半導體電路之連接部以彼此成對向狀態連接於複數個親液性區域之對應者前，先實施將複數個該半導體電路以該所欲布局裝載於托盤上的步驟，再將複數個該半導體電路從托盤整批裝載於該支撐基板或該電路層之上。
  31. 一種積體電路裝置之製造裝置，其特徵在於，具備：本體； 被工作物保持機構，係保持轉印用支撐構件或支撐基板；托盤保持機構，係設於該本體，用以保持整批裝載用托盤；控制載台，係設置於該本體，能使該被工作物保持機構及托盤保持機構之至少一方移位；以及對準機構，係以光學方式進行被該被工作物保持機構所保持之轉印用支撐構件或支撐基板、以及被該托盤保持機構所保持之該整批裝載用托盤的對準。
  32. 如申請專利範圍第31項之積體電路裝置之製造裝置，其中，該對準機構，具備：光源；攝影裝置，係接收由該光源射出且透過該被工作物保持機構及托盤保持機構之光線，以進行攝影；以及運算裝置，係使用由該攝影裝置取得之影像資料來進行運算；並使用該運算裝置來進行該轉印用支撐構件或支撐基板與整批裝載用托盤之對準。
  33. 如申請專利範圍第31項之積體電路裝置之製造裝置，其中，該對準機構，具備：攝影裝置，係拍攝由該被工作物保持機構保持之轉印用支撐構件或該支撐基板、以及由該托盤保持機構保持之該整批裝載用托盤；以及運算裝置，其係使用由該攝影裝置取得之影像資料來 進行運算；並使用該運算裝置來執行該轉印用支撐構件或支撐基板與整批裝載用托盤的對準。
TW094147131A 2004-12-28 2005-12-28 使用自我組織化功能之積體電路裝置的製造方法及製造裝置 TWI395253B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004382089 2004-12-28

Publications (2)

Publication Number Publication Date
TW200710923A TW200710923A (en) 2007-03-16
TWI395253B true TWI395253B (zh) 2013-05-01

Family

ID=36692129

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094147131A TWI395253B (zh) 2004-12-28 2005-12-28 使用自我組織化功能之積體電路裝置的製造方法及製造裝置

Country Status (4)

Country Link
US (3) US8283208B2 (zh)
JP (1) JP5007127B2 (zh)
TW (1) TWI395253B (zh)
WO (1) WO2006077739A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106922087A (zh) * 2015-12-28 2017-07-04 富士通株式会社 半导体安装设备及其头部以及用于制造叠层芯片的方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237766B2 (ja) * 2006-02-10 2009-03-11 パナソニック株式会社 部品実装機制御方法、部品実装機およびプログラム
FR2929864B1 (fr) * 2008-04-09 2020-02-07 Commissariat A L'energie Atomique Auto-assemblage de puces sur un substrat
CN102272909B (zh) 2008-12-13 2015-04-08 米尔鲍尔股份公司 制造电子组装的方法和设备,采用该方法或在该设备中制造的电子组装
DE102009020540B4 (de) * 2009-05-08 2012-06-21 Mühlbauer Ag Verfahren und Vorrichtung zum Herstellen einer elektronischen Baugruppe und mit dem Verfahren oder in der Vorrichtung hergestellte elektronische Baugruppe
US8580612B2 (en) * 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
JP5389490B2 (ja) 2009-03-23 2014-01-15 東京エレクトロン株式会社 三次元集積回路の製造方法及び装置
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US8889482B2 (en) * 2009-06-14 2014-11-18 Jayna Sheats Methods to fabricate integrated circuits by assembling components
EP2460180B1 (en) * 2009-07-30 2020-02-19 QUALCOMM Incorporated System-in packages
JP5307669B2 (ja) * 2009-09-09 2013-10-02 東京エレクトロン株式会社 半導体装置の製造方法及び電気的接続を得る方法
US8021960B2 (en) * 2009-10-06 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2339614A1 (en) * 2009-12-22 2011-06-29 Imec Method for stacking semiconductor chips
JP2011138902A (ja) * 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
JP2011192663A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd 実装方法及び実装装置
DE102010021764B4 (de) * 2010-05-27 2014-09-25 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
US9899329B2 (en) * 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8969176B2 (en) * 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
JP5656609B2 (ja) * 2010-12-20 2015-01-21 株式会社ディスコ 治具プレートを使用した半導体デバイスチップの積層方法
JP5943544B2 (ja) * 2010-12-20 2016-07-05 株式会社ディスコ 積層デバイスの製造方法及び積層デバイス
KR101049380B1 (ko) * 2010-12-21 2011-07-15 한국기계연구원 전해도금을 이용한 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법
JP5659903B2 (ja) * 2011-03-29 2015-01-28 ソニー株式会社 発光素子・受光素子組立体及びその製造方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP2012248916A (ja) * 2011-05-25 2012-12-13 Taiyo Yuden Co Ltd 弾性波デバイスの製造方法
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US8557631B2 (en) * 2011-12-01 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer wafer bonding method and apparatus
CN103165541B (zh) * 2011-12-12 2016-05-04 中芯国际集成电路制造(北京)有限公司 芯片与晶片的接合方法以及三维集成半导体器件
JP2013182973A (ja) * 2012-03-01 2013-09-12 Tokyo Electron Ltd 基板の接合方法及び半導体装置
JP6098371B2 (ja) * 2012-06-05 2017-03-22 Jsr株式会社 回路の製造方法
EP2701189B1 (en) 2012-08-24 2016-01-20 Imec Substrate, fabrication method of such a substrate, method of self-assembly of such substrates and device obtained thereof
JP6100489B2 (ja) * 2012-08-31 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101681437B1 (ko) 2012-09-23 2016-11-30 도호쿠 다이가쿠 칩 지지 기판, 칩 지지 방법, 3차원 집적 회로, 어셈블리 장치 및 3차원 집적 회로의 제조 방법
WO2014136241A1 (ja) * 2013-03-07 2014-09-12 東北マイクロテック株式会社 積層体及びその製造方法
JP6109609B2 (ja) * 2013-03-14 2017-04-05 Ａｉメカテック株式会社 ハンダボール印刷機およびハンダボール印刷方法
KR101407194B1 (ko) * 2013-05-10 2014-06-12 현대오트론 주식회사 차량의 전자제어장치
DE102013210850B3 (de) * 2013-06-11 2014-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls unter Verwendung eines Adhäsionsträgers
CN105340070B (zh) 2013-07-05 2019-08-16 Ev 集团 E·索尔纳有限责任公司 用于接合金属接触表面的方法
CN103489819B (zh) * 2013-09-18 2016-06-01 中国东方电气集团有限公司 一种用于半导体制程中的薄片临时键合与解键合方法
US9667900B2 (en) * 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
JP6278760B2 (ja) * 2014-03-11 2018-02-14 株式会社ディスコ チップ整列方法
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US10543486B2 (en) * 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
WO2016087904A1 (zh) * 2014-12-05 2016-06-09 三星电子株式会社 制造半导体装置的设备和利用其制造半导体封装件的方法
CN105470173B (zh) * 2015-12-15 2018-08-14 上海微电子装备（集团）股份有限公司 一种芯片接合系统及方法
US9691747B1 (en) * 2015-12-21 2017-06-27 International Business Machines Corporation Manufacture of wafer—panel die package assembly technology
US11078075B2 (en) 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10553455B2 (en) 2016-03-17 2020-02-04 Tokyo Electron Limited Method for aligning chip components relative to substrate by using liquid
US10361140B2 (en) * 2016-06-10 2019-07-23 International Business Machines Corporation Wafer stacking for integrated circuit manufacturing
KR102595309B1 (ko) * 2016-07-20 2023-10-31 삼성전자주식회사 칩들의 정렬오차 검출 방법, 그를 이용한 팬 아웃 패널 레벨 패키지의 제조 방법 및 팬 아웃 패널 레벨 패키지
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
FR3063832B1 (fr) * 2017-03-08 2019-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'auto-assemblage de composants microelectroniques
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10297585B1 (en) 2017-12-21 2019-05-21 X-Celeprint Limited Multi-resolution compound micro-devices
TW202008558A (zh) * 2018-07-23 2020-02-16 飛傳科技股份有限公司 晶片轉移之方法及其晶片轉移系統
US10593853B1 (en) * 2019-01-30 2020-03-17 Mikro Mesa Technology Co., Ltd. Method for binding micro device on substrate
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad
US20210015011A1 (en) * 2019-07-09 2021-01-14 Mikro Mesa Technology Co., Ltd. Method for replacing or patching element of display device
US11784099B2 (en) 2019-07-09 2023-10-10 Mikro Mesa Technology Co., Ltd. Method for replacing or patching element of display device
FR3105569B1 (fr) * 2019-12-19 2021-12-17 Commissariat Energie Atomique Procédé de collage de puces à un substrat par collage direct
TWI767444B (zh) * 2020-12-11 2022-06-11 吳有榮 具自我對準定位之晶片移載方法及其設備
US20220406747A1 (en) * 2020-12-21 2022-12-22 Shinkawa Ltd. Bonding apparatus and bonding method
US20220199450A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Carrier for microelectronic assemblies having direct bonding
WO2022249431A1 (ja) * 2021-05-28 2022-12-01 東北マイクロテック株式会社 整列トレイ、整列装置、及び整列方法
DE102022102360A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum transferieren eines halbleiterbauelements
US20240107735A1 (en) * 2022-09-27 2024-03-28 Canon Kabushiki Kaisha Apparatus including a plurality of heads and a method of using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163634A (ja) * 1991-09-24 1994-06-10 Nec Corp フリップチップ型半導体装置の実装方法
US6800405B2 (en) * 2001-03-29 2004-10-05 Dai Nippon Printing Co., Ltd. Method of producing pattern-formed structure and photomask used in the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516155A (en) * 1967-02-02 1970-06-23 Bunker Ramo Method and apparatus for assembling electrical components
US4870224A (en) * 1988-07-01 1989-09-26 Intel Corporation Integrated circuit package for surface mount technology
US5225023A (en) * 1989-02-21 1993-07-06 General Electric Company High density interconnect thermoplastic die attach material and solvent die attach processing
EP0384704A3 (en) 1989-02-21 1991-05-08 General Electric Company Die attach material and die attach process
JPH0774328B2 (ja) * 1989-09-05 1995-08-09 千住金属工業株式会社 電子部品の仮固定用粘着剤
US5352629A (en) * 1993-01-19 1994-10-04 General Electric Company Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules
US6690185B1 (en) * 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US5897335A (en) * 1997-02-04 1999-04-27 Integrated Device Technology, Inc. Flip-chip bonding method
JPH11298065A (ja) * 1998-04-14 1999-10-29 Asahi Chem Ind Co Ltd ホール素子の製造方法に於けるチップ載せ方法及びその装置
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6494552B1 (en) * 1999-10-08 2002-12-17 Fuji Photo Film Co., Ltd. Image forming method and apparatus
US6252307B1 (en) * 2000-03-28 2001-06-26 International Business Machines Corporation Structure for preventing adhesive bleed onto surfaces
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
JP2002299546A (ja) * 2001-04-04 2002-10-11 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US7015066B2 (en) * 2001-09-05 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
US7033842B2 (en) * 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US6835593B2 (en) * 2002-08-01 2004-12-28 Rohm Co., Ltd. Method for manufacturing semiconductor device
WO2004069951A1 (ja) * 2003-02-05 2004-08-19 The Furukawa Electric Co., Ltd. ウエハ貼着用粘着テープ
US7495349B2 (en) * 2003-10-20 2009-02-24 Maxwell Technologies, Inc. Self aligning electrode
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
US7625780B2 (en) * 2005-03-15 2009-12-01 Regents Of The University Of Minnesota Fluidic heterogeneous microsystems assembly and packaging
US7640654B2 (en) * 2006-02-02 2010-01-05 Panasonic Corporation Electronic component transporting method
FR2929864B1 (fr) * 2008-04-09 2020-02-07 Commissariat A L'energie Atomique Auto-assemblage de puces sur un substrat
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US8460794B2 (en) * 2009-07-10 2013-06-11 Seagate Technology Llc Self-aligned wafer bonding
CN102985803A (zh) * 2010-02-19 2013-03-20 加利福尼亚太平洋生物科学股份有限公司 集成的分析系统和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163634A (ja) * 1991-09-24 1994-06-10 Nec Corp フリップチップ型半導体装置の実装方法
US6800405B2 (en) * 2001-03-29 2004-10-05 Dai Nippon Printing Co., Ltd. Method of producing pattern-formed structure and photomask used in the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106922087A (zh) * 2015-12-28 2017-07-04 富士通株式会社 半导体安装设备及其头部以及用于制造叠层芯片的方法
CN106922087B (zh) * 2015-12-28 2019-08-09 富士通株式会社 半导体安装设备及其头部以及用于制造叠层芯片的方法

Also Published As

Publication number Publication date
US20090023243A1 (en) 2009-01-22
US8722460B2 (en) 2014-05-13
WO2006077739A1 (ja) 2006-07-27
US8283208B2 (en) 2012-10-09
TW200710923A (en) 2007-03-16
JP5007127B2 (ja) 2012-08-22
US20130045569A1 (en) 2013-02-21
US20110249113A1 (en) 2011-10-13
JPWO2006077739A1 (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
TWI395253B (zh) 使用自我組織化功能之積體電路裝置的製造方法及製造裝置
TW202243197A (zh) 直接接合結構
TWI426542B (zh) 三維積層構造之半導體裝置及其製造方法
KR101276625B1 (ko) 삼차원 집적 회로의 제조 방법 및 장치
KR101721746B1 (ko) 반도체 장치 및 그 제조 방법
WO2019062238A1 (zh) 一种晶圆级系统封装方法以及封装结构
US9390974B2 (en) Back-to-back stacked integrated circuit assembly and method of making
KR100488126B1 (ko) 반도체 장치 및 그 제조 방법
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
US7129576B2 (en) Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
TW201724460A (zh) 半導體元件以及製造方法
TWI829952B (zh) 半導體裝置及製造方法
TWI614881B (zh) 感光模組及其製造方法
TW201624683A (zh) 感光模組及其製造方法
JP2021197430A (ja) 半導体装置の製造方法
TWI589016B (zh) 感光模組及其製造方法
CN117652020A (zh) 通过桥芯片实现芯片之间的互连
TWI588946B (zh) 背對背堆疊積體電路總成及製造方法
CN116918057A (zh) 直接接合结构