TW202243197A - 直接接合結構 - Google Patents

直接接合結構 Download PDF

Info

Publication number
TW202243197A
TW202243197A TW110149390A TW110149390A TW202243197A TW 202243197 A TW202243197 A TW 202243197A TW 110149390 A TW110149390 A TW 110149390A TW 110149390 A TW110149390 A TW 110149390A TW 202243197 A TW202243197 A TW 202243197A
Authority
TW
Taiwan
Prior art keywords
region
bonding
carrier
bonding surface
bonded
Prior art date
Application number
TW110149390A
Other languages
English (en)
Inventor
拉杰詡 卡特卡
貝高森 哈巴
保羅 Ｍ 恩奎特斯
蓋烏斯 吉爾曼 方騰二世
桂蓮 高
賽普里恩 艾米卡 烏佐
Original Assignee
美商英帆薩斯邦德科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英帆薩斯邦德科技有限公司 filed Critical 美商英帆薩斯邦德科技有限公司
Publication of TW202243197A publication Critical patent/TW202243197A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Semiconductor Lasers (AREA)

Abstract

用於產生直接接合結構的方法以及用於形成直接接合結構的方法的實施例被揭示。所述直接接合結構可包含元件，其包括主動電子元件、微機電系統、光學元件、等等。

Description

直接接合結構
本案領域是有關於直接接合結構。 納入對於任何優先權申請案的參照
與本申請案共同申請之申請資料表中所指明的國外或國內優先權主張的任一及所有的申請案是藉此根據37 CFR 1.57而被納入作為參考。
此申請案是根據第35號美國法典第119條(e)項來主張2020年12月30日申請的名稱為"直接接合結構"的美國臨時申請案號63/132,409、以及2020年12月30日申請的名稱為"直接接合結構"的美國臨時申請案號63/132,400的益處，並且兩個臨時申請案的整體是藉此被納入在此作為參考。
用於微電子學的直接接合結構通常是包含一載體(例如是一晶圓或整合裝置晶粒)以及一或多個整合裝置晶粒，其是在無中介黏著劑的情況下直接接合至所述載體的一接合表面。所述載體通常包含一半導體或介電質接合表面，並且所述整合裝置晶粒包含一具有相同材料的接合表面。所述載體以及所述晶粒的個別的接合表面可被處理以用於直接接合，並且被帶往接觸以形成直接接合。在某些裝置中，所述載體的導電接觸墊可以直接接合至所述晶粒的對應的接觸墊，以形成直接的混合接合。整合不同類型的材料成為直接接合結構可能是困難的。形成設置有裝置的多個垂直的高度亦可能是困難的。於是，對於改善的直接接合結構仍然有持續的需求。
為了此發明內容的目的，某些特點、優點以及新穎的特點是在此被描述。將瞭解到的是，並不一定所有此種優點都可以根據任何特定實施例來達成。因此，例如熟習此項技術者將會體認到在此的揭露內容可以用一種達成在此教示的一或多個優點的方式來體現或實行，而不一定達成其它可能在此教示或暗示的優點。
在此所述的實施例的全部都欲在本揭露內容的範疇之內。這些及其它實施例對於熟習此項技術者從以下參考到所附圖式的詳細說明來看將會是相當明顯的。在此所述的實施例並不欲限制本揭露內容至任何特定的一或多個實施例。
在某些實施例中，一種形成接合結構的方法包括：在一第一元件的一第一區域中形成一接合表面；利用一保護層來覆蓋所述接合表面的至少一部分；在所述第一元件的一第二區域中處理，以在所述第二區域中產生一第二表面，其中所述第二表面是實質不同於所述接合表面；在所述第一區域中露出所述接合表面；以及將一第二元件直接接合至所述第一區域中的所述接合表面。
在某些實施例中，一種形成接合結構的方法包括：在一載體上製備一接合表面以用於直接接合；在所述接合表面的一部分之上形成一積層結構；以及在形成所述積層結構之後，在無中介黏著劑的情況下將一元件直接接合至所述接合表面的一露出的部分。
在某些實施例中，一種形成接合結構的方法包括：製備一載體的一第一區域的一接合表面以用於直接接合；在製備所述接合表面之後，在所述載體的一第二區域中設置一積層結構，所述第二區域是與所述第一區域橫向地間隔開，所述積層結構是在一非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述積層結構包括一或多個設置在所述載體上的層；以及在設置所述積層結構之後，在無中介黏著劑的情況下將一元件直接接合至所述載體的所述第一區域的所述接合表面。在某些實施例中，所述積層結構可被設置在一直接接合的晶粒上。例如，所述積層結構可包括在所述晶粒上的一後段製程(BEOL)層，其中所述BEOL層包括一被動元件、一光學元件、或是一機械元件、等等中的一或多個。
在某些實施例中，一種形成接合結構的方法包括：設置一載體，其具有一第一區域以及一與所述第一區域橫向地間隔開的第二區域；在所述第二區域中以複數個層來設置一積體電路(例如，一微機電系統(MEMS)裝置)；以及在無中介黏著劑的情況下將一元件直接接合至所述載體的所述第一區域的一接合表面，所述元件是被成形以至少部分地界定一凹處，所述積體電路(例如，所述MEMS裝置)是被設置在所述凹處中並且延伸到所述接合表面之上。
在某些實施例中，一種形成接合結構的方法包括：在無中介黏著劑的情況下將一第一裝置的一第一接合層直接接合至一載體的一第一非導電接合區域，所述第一非導電接合區域包括一第一非導電材料；以及在無中介黏著劑的情況下將一第二裝置的一第二接合層直接接合至所述載體的一第二非導電接合區域，所述第二非導電接合區域包括一第二非導電材料，所述第二非導電材料具有一不同於所述第一非導電材料的組成物。
在某些實施例中，一種形成接合結構的方法包括：設置一載體，其具有一第一區域以及一與所述第一區域橫向地間隔開的第二區域；在所述載體的所述第二區域中設置一整合積層結構，所述整合積層結構包括在所述載體上的一或多個層；以及在無中介黏著劑的情況下將一元件(例如，一光學元件)直接接合至所述第一區域的一接合表面，所述整合積層結構是在一非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上。
在某些實施例中，一種接合結構包括：一載體，其具有一第一區域以及一與所述第一區域橫向地間隔開的第二區域；一元件，其在無中介黏著劑的情況下直接接合至所述第一區域的一接合表面；以及一在所述第二區域中的整合積層結構，其是在一非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述整合積層結構包括在所述載體上的一或多個層。在某些實施例中，所述積層結構可被設置在一被安裝至所述載體的晶粒上。
在某些實施例中，一種接合結構包括：一載體，其具有一第一區域以及一與所述第一區域橫向地間隔開的第二區域；一元件，其在無中介黏著劑的情況下直接接合至所述載體的所述第一區域的一接合表面，所述元件是被成形以至少部分地界定一凹處；以及一整合的微機電系統(MEMS)裝置，其被設置在所述凹處中並且以複數個層圖案化到所述第二區域之上，所述MEMS裝置是延伸到所述接合表面之上。
在某些實施例中，一種接合結構包括：一載體，其具有一第一非導電接合區域以及一第二非導電接合區域，所述第一非導電接合區域包括一第一非導電材料，並且所述第二非導電的區域包括一第二非導電材料，所述第二非導電材料具有一不同於所述第一非導電材料的組成物；一第一裝置，其具有在無中介黏著劑的情況下直接接合至所述載體的所述第一非導電接合區域的一第一接合層；以及一第二裝置，其具有在無中介黏著劑的情況下直接接合至所述載體的所述第二非導電接合區域的一第二接合層。
在某些實施例中，一種接合結構包括：一載體，其具有一第一區域以及一與所述第一區域橫向地間隔開的第二區域；一光學元件，其是在無中介黏著劑的情況下直接接合至所述第一區域的一接合表面；以及一在所述第二區域中的整合積層結構，其是在一非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述整合積層結構包括在所述載體上的一或多個層。
在某些實施例中，一種接合結構包括：一載體，其具有一第一區域以及一與所述第一區域橫向地間隔開的第二區域；一光學元件晶粒，其是在無中介黏著劑的情況下直接接合至所述第一區域的一接合表面；以及一光學路徑，其被設置在所述第二區域中並且和所述光學元件晶粒光學地耦合，所述光學路徑具有在一非平行於所述接合表面的方向上被垂直地設置在所述接合表面之上的一光學埠，所述光學埠是和所述光學元件晶粒光學通訊。
在某些實施例中，一種接合結構包括：一載體，其具有一第一非導電接合區域以及一與所述第一區域橫向地間隔開的第二區域；一元件，其是在無中介黏著劑的情況下直接接合至所述第一非導電接合區域的一接合表面；所述第一非導電接合區域包括一第一非導電材料；以及一在所述第二區域中的整合積層結構，其是在一非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述整合積層結構包括在所述載體上的一或多個層，其包含一第二接合層、以及一第二裝置，其是在無中介黏著劑的情況下直接接合至所述載體的所述第二非導電接合區域。在某些實施例中，所述第二接合層包括一種類似於所述第一非導電材料的非導電材料。在某些實施例中，所述第二接合層包括一種不同於所述第一非導電材料的非導電材料。
儘管數個實施例、例子及圖示是在以下被揭示，但是所述技術中具有通常技能者將會理解到在此所述的本揭露內容是延伸超出所述明確揭露的實施例、例子及圖示，並且包含其它用途以及明顯的修改及其等同物。實施例是參考所附的圖式來描述的，其中相同的元件符號是指通篇相似的元件。在此呈現的說明中所用的術語並不欲用任何限制或限縮的方式來解釋，單純因為其是結合本發明的某些特定實施例的詳細說明而被利用的。此外，本發明的實施例可包括數個新穎的特徵，並且無單一特徵單獨負責其所期望的屬性、或對於實施在此敘述的本發明是重要的。
在此揭露的各種實施例是有關於直接接合結構，其中不同的元件可被接合至一載體的不同的區域。在某些實施例中，一第一元件(例如，一第一整合裝置晶粒或其它元件)可以直接接合至一載體的一第一區域中的一接合表面。所述載體的一第二區域可被處理以產生一實質不同於所述接合表面的表面。例如，在某些實施例中，所述實質不同的表面可包括一不同的材料組成物(例如，具有一不同的材料組成物的一接合層)。
在某些實施例中，所述實質不同的表面可包括在相對於所述接合表面的一不同的垂直的高度的一表面。傳統上，在不同的高度或是不同的材料製備用於直接接合的表面是困難的，其因為需要高度平坦化及活化表面，此可能是與所述不同的材料及/或高度所需的後製備的處理不相容的。在此揭露的實施例可以有利地致能不同的材料組的整合，其可以使得直接接合的技術用於各種不同的裝置的使用變得容易。在此揭露的實施例可以額外或替代地致能在三維中的垂直偏置的表面的裝置的整合。例如，在此揭露的實施例可以致能頂端層的移除以露出一下面的接合介面，而不會產生過大而無法直接接合的表面粗糙度。
圖1是根據某些實施例的包括不同的接合區域的一表面的圖示。如圖所示，在各種的實施例中，包括一載體(例如一晶圓、整合裝置晶粒、或是其它類型的元件)的一第一元件可包含不同的區域。所述不同的區域可包括不同的接合材料。例如，所述載體可包含具有一第一非導電材料的一第一表面101、具有一第二非導電材料的一第二表面102、以及具有一第三非導電材料的一第三表面103。在某些實施例中，所述第三表面103可以是在所述第一表面101的頂端上、在所述第二表面102的頂端上、或是內嵌在所述第二表面102之內。類似地，所述第二表面102以及所述第三表面103可以內嵌在所述第一表面101中。所述第一、第二及第三非導電材料可以具有不同的組成物。例如，在某些實施例中，所述第一、第二及第三非導電材料可包括一未摻雜的半導體(例如，純矽)、氮化矽、氧化矽、氮氧化矽、碳氮化矽、及/或一不同的介電材料，其可以是一低k的介電材料。
圖2是描繪一範例的接合結構。在某些實施例中，所述第一元件201例如可包括一載體(例如，一第一晶粒、晶圓、或是平板)，其包含具有一第一介電材料202(例如，氮化矽)的一第一區域207、以及具有一第二介電材料203(例如，氧化矽或是一低K介電材料)的一第二區域208。在某些實施例中，一第二元件204(例如，一第二晶粒)可以具有一包括所述第一介電材料202的接合層。在其它實施例中，所述第二元件204的接合層可包括一種材料是不同於所述載體的第一區域207的第一非導電材料。再者，一第三元件205(例如，一第三晶粒)可以具有一包括所述第二介電材料203的接合層。在其它實施例中，所述第三元件205的接合層可包括一種材料是不同於所述載體的第二區域208的第二非導電材料，並且可能需要不同的製備(例如，活化)以用於直接接合。不同的非導電材料用於直接接合的使用可以適用於在此揭露的實施例的任一個。在某些實施例中，所述第一介電材料202例如可以內嵌在所述第一元件201(例如，一載體)的第一區域207中，而所述第二介電材料203可以內嵌在所述第一元件201(例如，一載體)的第二區域208中。
在某些實施例中，所述第一及第二區域207及208可以在不同的製程步驟中形成。如同在此所解說的，一包括所述第二介電材料203(或者是所述第一介電材料202)的接合層可被設置在所述第一元件201(例如，所述第一晶粒或是所述載體)的上表面之上。例如，在某些實施例中，所述第二介電材料203(或者是所述第一介電材料202)可被設置在全體的上表面之上。所述接合層的一構成所述第一區域207的部分可被移除(例如，藉由一選擇性的蝕刻製程)，並且所述第一介電材料202可被設置在其中所述接合層的部分已被移除的所述第一區域207之內。所述第一及第二區域207及208在某些實施例中可在同一步驟中被拋光及/或平坦化。在其它實施例中，所述第一區域207以及所述第二區域208可在個別的步驟中被拋光及/或平坦化，使得一區域是在另一區域之前被處理。在某些實施例中，如以下所解說的，所述第一及第二區域207及208都可以利用一適當的物種而被活化及/或終止。在其它實施例中，所述第一及第二區域207及208中的只有一區域可被活化及/或終止。在其它實施例中，所述第一區域207及所述第二區域208都不可被活化及/或終止。在此種實施例中，所述第一區域207及/或第二區域208將在接合介面206直接接合的元件(例如，元件204或是元件205)可被活化及/或終止。在某些實施例中，所述第一介電材料202以及所述第二介電材料203可以藉由一橫向的間隙(未顯示)來分開。所述橫向的間隙可包括一類似於所述第一元件201的介電材料(例如，一間隙壁介電材料(spacer dielectric material))、或是其它適當的介電材料。所述接合介面206可包括一第一介電材料202、一第二介電材料203、以及所述間隙壁介電材料。在某些實施例中，所述第一介電材料202及/或所述第二介電材料203可包括一直接接合至所述第一元件201(例如，一載體)的晶粒。在某些實施例中，一接合的晶粒的背面可被薄化、平坦化，因而一接合表面被形成在所述被薄化的晶粒的背面上。
一範例的製程流程被描繪在圖3A-3E中。一接合層302被沉積在載體301上。一光阻層304被沉積及圖案化在所述接合層302的頂端上，以露出所述接合層302的一未受保護的第二區域308。所述露出的接合層302接著被移除(例如，藉由蝕刻)，以在所述接合層302中產生一凹處(例如，第二區域308)。剩餘的接合層302是形成所述第一區域307。此之後接著是另一接合層303的沉積。在某些實施例中，一或多個介電層(例如，緩衝層、黏著層、擴散阻障、等等)(未顯示)可以在接合層303沉積之前先沉積。接合層303接著可被拋光以首先露出在所述第一區域307中的接合層302。所述兩個接合層接著可以一起被拋光、活化及製備以用於直接接合。在某些實施例中，所述接合層302以及所述接合層303可以藉由一間隙壁介電材料(未顯示)來橫向地分開。
圖4A-4F是描繪根據一實施例的一種用於形成接合結構的方法。如同在圖4A中所示，一接合層402可被設置(例如，沉積或轉移)在一載體401上。所述載體401可包括一半導體元件，例如是一晶圓、一晶粒、一重組晶圓或元件、等等。在所舉例說明的實施例中，所述載體401可包括一第一整合裝置晶粒、或是一晶圓的一裝置晶粒區域。所述接合層402可包括一種非導電材料，例如是一介電材料(例如，氧化矽、氮化矽、氮氧化矽、碳氮化矽、等等)。所述接合層402亦可包含共平面的(或是稍微凹陷，例如是小於20nm的凹陷)導電的表面。所述接合層402可被製備用於直接接合以形成一接合表面。如以下所解說的，所述接合層402可被拋光及/或平坦化至一高度的平滑度。在某些實施例中，如以下所解說的，所述拋光後的接合層402可以利用一適當的物種來活化及/或終止。在某些實施例中，所述載體401的整個表面可被製備用於直接接合。
轉到圖4B，一保護犧牲層403可加以沉積及圖案化在所述載體401的一第一區域406之上，例如是在所述第一區域406中的接合層402的部分之上。如圖所示，所述載體的接合層402的一第二區域407可以藉由所述圖案化的保護犧牲層403而被露出及揭開。所述保護犧牲層403可包括任何適當的材料，其是容易可從所述接合層402移除的。例如，在某些實施例中，所述犧牲層403可包括一光阻、一聚醯亞胺或聚醯胺材料、或是碳(例如，一具有約100nm或更小的薄的碳層)，但是其它材料可能是適當的。在某些實施例中，所述犧牲層可以是一種無機材料，例如是氮化矽或其它介電質、或是任何適當的蝕刻停止層。在某些實施例中，所述犧牲層可包括多個層。
在圖4C中，整合積層結構(integrated buildup structure)404可被至少設置在所述載體的第二區域407的接合層402上(例如，正上方)。在其它實施例中(參見圖9)，一或多個介於中間的元件可被設置在所述載體401上，並且所述積層結構404可被直接設置在所述介於中間的元件上。在所舉例說明的實施例中，所述積層結構404可包括一或多個層，其是沉積在所述載體401的第一區域406及第二區域407之上。如圖所示，所述積層結構404可以沉積在所述載體401的第二區域407上，並且亦沉積在所述第一區域406中的保護犧牲層403之上。在圖4C中，在所述第一區域406以及第二區域407中的積層結構404可被平坦化。在其它實施例中，所述積層結構404可以在一轉移製程中被設置在所述第二區域407上，接著是在所述第一區域406之上的額外的沉積(或是沉積在所述被轉移的結構以及所述第一區域406兩者之上，接著是平坦化)。例如，所述積層結構404可被形成在一操作晶圓上，在無黏著劑下直接接合至所述第二區域407，並且所述操作晶圓被移除。在某些實施例中，所述積層結構404可以經由覆晶互連或是利用一晶粒附接材料來附接至所述第二區域407。
所述積層結構404可包括一種多層的結構，其具有多層的絕緣及導電材料。在某些實施例中，所述多層的結構可包括一互連結構，其具有內嵌在一或多個絕緣層中的線路及穿孔。所述互連結構可被配置以橫向及/或垂直地傳輸電性信號穿過所述積層結構404。在某些實施例中，所述積層結構404可包括一或多個形成於其中的整合裝置。例如，所述一或多個整合裝置可包括一微機電系統(MEMS)裝置、積體電路(例如，電晶體)、一光學元件、等等。在某些實施例中，所述積層結構404可不包括整合裝置晶粒。例如，在某些實施例中，所述積層結構404可不包括半導體塊材部分(例如，矽塊材部分)。而是，在所舉例說明的實施例中，所述積層結構404可以作為一無機或積層電互連件，其被形成在所述載體401的第二區域407上(例如，沉積在其上)、及/或一整合裝置，其被形成在所述載體401的第二區域407上(例如，沉積在其上)。在某些實施例中，如上所提到的，所述無機或積層電互連件可以在一轉移或附接製程中被設置在所述第二區域407上。圖4C的結構在某些實施例中可被平坦化。在某些實施例中，圖4C的結構可以額外被製備用於直接接合在所述第二區域407之上，並且利用另一保護犧牲層來加以保護。
在圖4D中，所述積層結構404可被圖案化以便於移除所述積層結構404覆蓋所述犧牲層403以及所述第一區域406的一部分。在其它實施例中，所述積層結構404只能夠被置放在所述第二區域407中(例如，被轉移至所述第二區域407)，並且不能夠覆蓋所述第一區域406及犧牲層403。在某些實施例中，所述積層結構404覆蓋所述犧牲層403以及所述第一區域406的一部分例如可以藉由研磨及拋光來加以移除。
在圖4E中，在圖4D中描繪的犧牲層403可以用任何適當的方式來加以移除。有利的是，所述犧牲層403的移除可以不負面影響用於直接接合的表面粗糙度及適合性。例如，有機(例如，光阻)犧牲材料可以藉由供應(例如，噴塗)一顯影液至所述犧牲材料、或是利用一去灰製程(例如，氧電漿)來加以移除，以在不影響下面的第一區域406的粗糙度下移除所述犧牲材料。在某些實施例中，所述第一區域406用於直接接合的清洗及活化可以在所述犧牲層403的移除之後，而在此階段進行。在其它實施例中，所述犧牲層403的沉積及移除並不干擾到在所述犧牲層403的沉積之前，在圖4B中的用於接合所做的製備。
在圖4F中，一元件405(例如，一整合裝置晶粒)可以直接接合至所述載體401的第一區域406的接合層402。所述元件405於是可以在形成所述積層結構404之後，直接接合至所述載體401。所述積層結構404可以垂直地積累，使得所述積層結構404的一上表面是垂直地超出所述元件405直接接合到的接合層402。如同在此所解說的，在某些實施例中，另一元件(例如，另一晶粒、一光學元件、一被動構件、一虛設構件、一虛設裝置、或是任何其它微電子元件)可以在無黏著劑下直接接合至所述積層結構404的上表面(例如參見圖6)，尤其是若接合的製備及保護已在圖4C的階段進行時。在某些實施例中，另一元件可以藉由任何其它適當的方法，例如是藉由利用覆晶互連、積層或晶粒附接材料、等等來接合至所述積層結構404的上表面。
圖5A-5F是描繪根據另一實施例的一種形成接合結構的方法。除非另有指出，否則在圖5A-5F中所示的步驟及結構可以是大致與那些在以上圖4A-4F中所述者為類似或相同的。不同於在圖4A-4F中，如同在圖5B中所示，一蝕刻停止層503可被設置在所述載體的接合表面之上。所述蝕刻停止層503在某些實施例中可以沉積在全體(包含在所述第一及第二區域506及507中)的載體501之上。因此，所述蝕刻停止層503可以是一毯覆式層，其在此處理階段維持是未圖案化的。所述蝕刻停止層503的材料是被選擇以停止一接著形成的覆蓋的積層結構504的蝕刻(參見圖5B及5C)，其在某些實施例中亦可以作為在所述第二區域507之上的一接合層。此外，所述蝕刻停止層503應該是可輕易移除的，而不蝕刻或實質改變在所述第一區域506中的在下面的接合層502的接合表面的粗糙度。在某些實施例中，所述蝕刻停止層503可包括一多晶矽層、或是一高度阻抗的有機或碳層。在某些實施例中，所述蝕刻停止層503在所述第二區域507之上的部分可被圖案化凹處，並且所述凹處可以選擇性地填入一平面的導電材料，以形成一電互連層(未顯示)。在某些實施例中，內嵌在所述蝕刻停止層503中的導電互連層可被形成以供電性信號經由所述蝕刻停止層503以及所述接合層502、以及任何後續形成在所述第二區域507的蝕刻停止層503之上的結構來通訊。
如同圖4A-4F，在圖5C中，一積層結構504可被設置(例如，沉積或是轉移)在所述蝕刻停止層503上。在所舉例說明的實施例中，所述積層結構504可被設置在所述載體501的第一區域506及第二區域507之上。有利的是，所述蝕刻停止層503可以在形成所述積層結構504的處理期間保護下面的接合層502的接合表面。所述蝕刻停止層503例如可包括一氮化矽層以作為所述蝕刻停止層503的至少一上方部分。
在圖5D中，所述積層結構504覆蓋所述第一區域506的部分可被移除。例如，所述積層結構504覆蓋所述第二區域507的部分可被遮蔽，而所述積層結構504覆蓋所述第一區域506的部分可被蝕刻。在某些實施例中，所述積層結構可以例如藉由一例如是直接接合的轉移製程、或是藉由任何其它適當的製程而被形成為只覆蓋所述第二區域507。
在圖5E中，所述蝕刻停止層503可以選擇性地從所述第一區域506被移除，而不影響在下面的所述接合層502的接合表面。例如，被採用以從一氧化矽接合層之上移除所述蝕刻停止層503的蝕刻可以利用四甲基氫氧化銨(TMAH)，其可以具有大於約1000：1的蝕刻矽相對氧化矽的蝕刻選擇性。在例如其中氮化矽被使用作為所述蝕刻停止層503的其它實施例中，所述選擇性可以是至少10,000：1。在某些實施例中，所述蝕刻停止層503可包括多個層，例如是在多晶矽之上的氮化矽。例如，一SiN/poly-Si雙層蝕刻停止層可以利用SiN相對於Si的第一選擇性的移除而被蝕刻(其不需要是高度選擇性的)，接著是在所述第一區域506中的多晶矽相對於所述下面的接合層的高度選擇性的移除。例如，如同以上所指出的，TMAH可以高度選擇性地相對於下面的氧化矽來移除多晶矽。類似地，例如是一聚醯亞胺蝕刻停止層的一薄的有機介電層可以利用一第一選擇性的氧電漿而被蝕刻，以相對於一介電質接合表面，例如所述下面的氧化矽來移除所述有機層。
如同在圖5F中所示，即如同以上在圖4F中，一元件505(例如，一第一晶粒)可以在所述第一區域506中，在無中介黏著劑的情況下直接接合至所述接合層502的接合表面。亦如同以上論述的，若在圖5C的階段被製備及保護，一第三元件(未顯示)的直接接合亦可以在所述第二區域507中，在所述積層結構504之上進行。
圖4A-4F及5A-5F的方法可被利用以形成一接合結構，例如是在圖6中所示的結構。在圖6中，一第二元件607(例如，一第二晶粒、光學元件、被動構件、虛設裝置、虛設構件、或是任何其它微電子元件)可以經由一接合層610來直接接合至被設置在一介電質602上的積層結構604的上表面。在某些實施例中，在圖3C及4C中所示的積層結構的上表面例如可被製備用於直接接合(例如，被平坦化)，並且在某些實施例中被活化及/或終止。在所述第二區域609中的積層結構的製備的表面在額外的處理期間，例如一犧牲或蝕刻停止層從所述第一區域608的移除、及/或藉由所述介電質602來接合所述第一元件的605(例如，一第一晶粒)至所述載體601的期間亦可受到保護(例如，藉由一第二犧牲層或蝕刻停止層)。所述第二保護犧牲或蝕刻停止層可以在安裝所述第二元件607之前，從所述第二區域609中的積層結構604移除。所述第二元件607可以經由一接合層610來直接接合至所述積層結構604的上表面，並且所述額外的層的其它部分可被移除。在各種的實施例中，所述基板或載體601可以在對應的垂直的高度中包括額外的接合介面，例如是超過2個、超過3個、超過4個、或是超過6個接合介面。在各種的實施例中，例如在對應的垂直的高度中可以有高達6個或更多個接合介面。所述第一接合介面603可被垂直地設置在所述第二接合介面606之下，並且橫向地從所述第二接合介面606偏置的。在所述第一接合介面603的材料可以是與在所述第二接合介面606的材料相同的、或者可以是不同於在所述第二接合介面606的材料。所述第二接合介面606可被垂直地設置在一第三接合介面之下，並且橫向地從所述第三接合介面偏置的，並且例如可以是一非導電的直接接合、或是一混合的直接接合，其包含直接接合的非導電及導電的區域。所述第三接合介面可被垂直地設置在一第四接合介面之下，並且橫向地從所述第四接合介面偏置的、依此類推。在某些實施例中，一第二元件607(例如，一第二晶粒、光學元件、被動構件、虛設裝置、虛設構件、或是任何其它微電子元件)可以藉由任何其它適當的方法(例如，藉由利用覆晶互連、積層或晶粒附接材料、等等)，而被接合至被設置在一介電質602上的積層結構604的上表面。
各種類型的裝置可以利用在此揭露的方法來形成。圖7A是描繪並非根據在此揭露的方法做成的一範例MEMS裝置。在圖7A中，包括一壓電結構的一MEMS結構702是被配置以響應於一電壓至其的施加來施加壓力至一室。例如，所述MEMS結構702可被利用以響應於一傳輸至所述壓電材料的信號或電壓，來驅使一流體(例如，墨水)流出墨水匣。在圖7A中，所述裝置可以藉由積累複數個層、形成一薄膜表面以及一突出在所述薄膜表面之上(例如，約2µm至約10µm)的壓電而被形成在一致動器晶圓701上。在積累所述複數個層之後，一噴嘴晶圓703可以利用一接合材料704來附接至所述層的一部分的一上表面。在某些實施例中，所述接合材料704例如可以是一有機黏著劑。所述黏著劑可以與在所述室中的流體反應，並且亦可以是溫度敏感的。例如，一黏著劑在超過約攝氏80度的溫度下可能劣化。在某些實施例中，一氧化物可加以沉積，而不是利用一黏著劑，但是厚的氧化物可能會呈現出平坦化及圖案化的問題。
圖7B是描繪類似於圖7A中所示的一MEMS裝置的一實施例，除了所述裝置可以利用例如是在圖4A-4F及圖5A-5F中的在此揭露的方法來形成以外。例如，如上所解說的，所述致動器晶圓701的一第一區域706可以藉由形成一接合介面705而被製備用於直接接合。在某些實施例中，一圖案化的犧牲材料可被塗覆在所述第一區域706之上。在其它實施例中，一毯覆式蝕刻停止層(未顯示)可加以沉積在所述致動器晶圓701的接合表面上。如上所解說的，一積層結構708可以沉積在所述致動器晶圓701的一第二區域706中，並且可被圖案化以形成所述MEMS結構702(例如，一壓電裝置)。所述MEMS結構702可包括一整合的MEMS裝置，其是沉積在所述第二區域707的接合表面上。所述保護層(犧牲或蝕刻停止層)可以在所述第二區域707中的MEMS結構702的處理之後，從所述第一區域706移除。一元件的一安裝部分(例如，一噴嘴晶圓703)可以在無黏著劑下直接接合至所述致動器晶圓701的第一區域706以界定一凹處，其中所述MEMS結構702被設置在所述凹處中。儘管圖7B描繪一MEMS裝置的一實施例，但將會體認到的是所述MEMS結構702可以是另一積層材料、另一晶粒、一光學元件、一被動構件、一虛設裝置、或是任何其它微電子元件。
有利的是，圖7B的實施例可以在所述噴嘴晶圓703以及所述致動器晶圓701之間形成一更穩固且可靠的接合。不同於在圖7A中所示的裝置，在圖7B中所示的接合結構對於高溫可以是較不敏感的、可以提供一較低的垂直的輪廓(由於缺少中介黏著劑)、可以提供氣密密封、及/或可以是與將被設置在所述凹處中的流體較小反應性的。混合的直接接合亦可以使得在所述接合的元件之間的電連接變得容易。再者，如上所解說的，不同的材料組成物可被利用。
作為另一例子的是，在此揭露的實施例可被利用以形成各種類型的光學及/或光電裝置或系統。在光學及/或光電裝置中，多個元件(包含不同類型的元件)可被安裝在一封裝或系統之內的不同的垂直高度。例如，在某些實施例中，一感測器或是發射器晶粒可被安裝在一第一高度，而一不同的晶粒(例如一處理器晶片)可被安裝在一不同於所述第一高度的第二高度。由於和用於直接接合的晶圓級處理相關的挑戰，直接接合所述元件至一或多個在不同高度的載體可能是困難的。在此揭露的各種實施例可以致能多個不同的元件在不同的高度的直接接合。例如，在各種的實施例中，一光學或光電裝置晶粒可以在一第一高度直接接合，而另一裝置(例如，一處理器晶片、一光學元件或晶粒、等等)可以在另一高度直接接合。
圖8A是一光學封裝的概要的側視圖，其包括一光子為基礎的超級計算晶片。一光子晶片802可以藉由焊料球808而被安裝到一中介體801。所述焊料球可以電連接所述中介體801上的墊至所述光子晶片802上的墊。一波導803可被安裝到所述光子晶片802、或是被形成在所述光子晶片802上。一例如是CMOS晶片804的處理器晶粒可以經由接合介面806而被安裝至所述波導803。在某些配置中，所述CMOS晶片804可以直接接合至所述波導803。在某些配置中，所述CMOS晶片804可以藉由焊料球而被安裝至所述光子晶片802。例如是一側發光的雷射裝置晶粒805的一光學元件可以藉由一覆晶連接而被安裝在所述中介體801之上(例如，藉由焊料球而被安裝至所述中介體801)。所述雷射裝置晶粒805可以從一側表面發射光以耦合到所述波導803中。所述CMOS晶片804可以處理沿著所述波導803發送的光學信號、或者是和其互動。
為了有效地耦合光至所述波導803，所述雷射裝置晶粒805應該在非常高的精確性下垂直地對準至所述波導803。然而，在圖8A的配置中精確地垂直對準所述雷射裝置晶粒805與所述波導803可能是困難的，因為例如被用來安裝所述雷射裝置晶粒805至所述中介體801以及安裝所述光子晶片802至所述中介體801的焊接製程並不具有良好的量控制。再者，所述雷射裝置晶粒805可能產生相當大量的熱，而且所述焊料球可能是提供劣質的散熱路徑以降低所述雷射裝置晶粒805的溫度。再者，如同在圖8A中所示，所述裝置利用一額外的中介體801，其增加製造的成本及複雜度。
圖8B是描繪根據另一實施例的一光學元件，其可以利用在此揭露的方法來製造。在圖8B中，不需要使用中介體。而是，所述CMOS晶片804可以經由接合介面806來直接安裝至所述波導803，並且所述雷射裝置晶粒805可以經由接合介面807而被安裝在所述光子晶片802之上。如上所解說的，所述光子晶片802或晶圓的一第一區域809可被製備用於直接接合。在某些實施例中，一保護的犧牲材料可被塗覆在一第一區域809之上。在其它實施例中，一蝕刻停止層可以沉積在一接合表面上。如上所解說的，一積層結構811可被形成在所述光子晶片802或晶圓的一第二區域810中。如同在此所解說的，所述積層結構可被電互連件圖案化，並且可從所述第一區域809被移除。所述CMOS晶片804可被安裝(例如，直接接合)至所述光子晶片802或晶圓的第二區域810中的一光學路徑(例如，所述波導803)。所述光學路徑(例如，所述波導803)可包括一光學埠(例如，一輸入或輸出光學耦合)，其被配置以光學耦合至所述雷射裝置晶粒805。在某些實施例中，所述波導803可被安裝或附接至所述積層結構811。在其它實施例中，所述波導803可被建立在所述積層結構811的頂端上，以便於形成一較大的積層結構，所述CMOS晶片804可被安裝到其之上。在形成所述積層結構之後，所述雷射裝置晶粒805可以在無中介黏著劑的情況下直接接合至所述光子晶片802或晶圓的第一區域809。
圖8C是描繪根據另一實施例的一光學元件，其可以根據在此揭露的方法來製造。在圖8C中，一雷射裝置晶粒805可以經由接合介面807而在一第一區域809之內被安裝在一中介體801之上。在一第二區域810中形成在所述中介體801的頂端上的一積層結構812可以具有一接合介面813，一光子晶片802是被安裝至所述接合介面813(例如，直接接合或是利用一黏著劑來接合)。一波導803可被安裝(例如，直接接合)在所述光子晶片802的頂端上，並且一CMOS晶片804可被安裝(例如，直接接合)至所述波導803。
有利的是，在圖8B及8C中所示的實施例可以提供在所述雷射裝置晶粒805以及所述波導803之間改善的垂直的對準。因為避免焊料的使用，因此所述雷射裝置晶粒805相對於所述波導803的發射區域的高度可以根據所述雷射裝置晶粒805的厚度以及任何被形成在其上的接合層而受到嚴格控制。再者，直接接合所述雷射裝置晶粒805至所述光子晶片802可以改善散熱。在某些實施例中，所述雷射裝置晶粒805可被混合接合至所述光子晶片802，以形成介電及導電的直接接合。所述導電的直接接合可以提供一有效率的傳熱路徑，以從所述光學元件晶粒散熱。
儘管在圖8A-8C中所示的實施例包含一光學元件晶粒，其包括包含雷射裝置的發射器裝置，但應該體認到的是其它類型的光學發射器裝置可被利用在所揭露的實施例中。再者，在某些實施例中，所述光學元件晶粒可包括不同類型的裝置晶粒，例如是一感測器晶粒或是其它類型的光學晶粒。
圖9是描繪根據某些實施例的接合多個元件至一載體。在圖9中，一載體901是具有一第一區域902以及一第二區域903。在所述第一區域902中，一第一元件905的一介電質接合層904是直接接合至所述載體901。在所述第二區域903中，一第二元件906是被安裝至所述載體901。所述第二元件906可以藉由焊接、直接接合、利用一黏著劑或類似者而被安裝至所述載體901。一積層結構907可以例如藉由晶圓級處理(例如，沉積)、轉移製程、等等而被形成在所述第二元件906的頂端上。因此，在某些實施例中，所述元件906可以插置在所述積層結構907以及所述元件906之間。 直接接合的方法以及直接接合結構的例子
在此揭露的各種實施例是有關於直接接合結構，其中兩個元件(例如，晶粒、載體、等等)可以在無中介黏著劑的情況下直接接合至彼此。兩個或多個元件(例如整合裝置晶粒、晶圓、等等)可以彼此堆疊或是接合以形成一接合結構。元件的導電接觸墊可以電連接至另一元件的對應的導電接觸墊。任何適當數目的元件都可以堆疊在所述接合結構中。
在某些實施例中，所述元件是在無黏著劑下直接接合至彼此。在各種的實施例中，一第一元件的一非導電或介電材料可以在無黏著劑的情況下直接接合至一第二元件的一對應的非導電或介電場區域。所述非導電材料可被稱為所述第一元件的非導電接合區域或接合層。在某些實施例中，所述第一元件的非導電材料可以利用非導電的直接接合的技術來直接接合至所述第二元件的對應的非導電材料。例如，非導電的直接接合可以在無黏著劑下，利用至少在美國專利號9,564,414、9,391,143及10,434,749中揭露的直接接合的技術來形成，所述美國專利的每一個的整體內容是以其整體且為了所有的目的而被納入在此作為參考。
在各種的實施例中，直接的混合接合可以在無中介黏著劑的情況下加以形成。例如，非導電的接合表面可被拋光至高度的平滑度。所述接合表面可被清洗並且曝露到一電漿及/或蝕刻劑以活化所述表面。在某些實施例中，所述表面可以在活化之後或是在活化期間(例如，在所述電漿及/或蝕刻製程期間)利用一物種來終止。在不受限於理論下，在某些實施例中，所述活化製程可被執行以斷開在所述接合表面的化學鍵，並且所述終止製程可以在所述接合表面提供一或多個額外的化學物種，其改善在直接接合期間的接合能量。在某些實施例中，所述活化及終止可在同一步驟中提供。例如是一電漿或濕式蝕刻劑可以活化及終止所述表面。在其它實施例中，所述接合表面可被終止在一個別的處理中，以提供所述額外的物種以用於直接接合。在各種的實施例中，所述終止物種可包括氮。再者，在某些實施例中，所述接合表面可被曝露到氟。例如，可能有一或多個氟峰靠近層及/或接合介面。因此，在所述直接接合結構中，在兩個介電材料之間的接合介面可包括一具有較高氮含量的非常平順的介面及/或在所述接合介面的氟峰。活化及/或終止處理的額外的例子可見於整個美國專利號9,564,414；9,391,143；以及10,434,749中，所述美國專利的每一個的內容是以其整體且為了所有的目的而被納入在此作為參考。
在各種的實施例中，所述第一元件的導電接觸墊亦可以直接接合至所述第二元件的對應的導電接觸墊。例如，一混合接合技術可被利用以沿著一包含如上所述地製備的共價直接接合的介電質至介電質的表面的接合介面來提供導體至導體的直接接合。在各種的實施例中，所述導體至導體(例如，接觸墊至接觸墊)的直接接合以及所述非導體至非導體的混合接合可以利用至少在美國專利號9,716,033以及9,852,988中所揭露的直接接合技術來形成，所述美國專利的每一個的內容是以其整體且為了所有的目的而被納入在此作為參考。
在某些實施例中，如上所解說的，非導電的(例如，半導體或介電質)接合表面可被製備並且在無中介黏著劑的情況下直接接合至彼此。導電接觸墊(其可被非導電的場區域所圍繞)亦可以在無中介黏著劑的情況下直接接合至彼此。在某些實施例中，所述個別的接觸墊可以是凹陷到低於所述介電質場或非導電接合區域的外部表面(例如，上表面)。例如，所述接觸墊可以是凹陷小於小於20nm、小於15nm、或是小於10nm、凹陷在一2nm至20nm的範圍內、或是在一4nm至10nm的範圍內。在某些實施例中，所述非導電接合區域可以在室溫無黏著劑下直接接合至彼此，並且所述經接合結構接著可加以退火。在退火之際，所述接觸墊可以熱膨脹並且彼此接觸，以形成一金屬到金屬的直接接合。有利的是，由加州聖荷西Xperi所販售的Direct Bond Interconnect或DBI ®技術的使用可以致能高密度的墊橫跨所述直接接合介面的連接(例如，用於一般的陣列的小或細微的間距)。在某些實施例中，所述焊墊的間距可以是小於40微米、或是小於10微米、或甚至是小於2微米。對於某些應用而言，所述焊墊的間距相對所述焊墊的尺寸中之一的比例是小於5、小於3、或有時期望是小於2。在各種的實施例中，所述接觸墊可包括銅，儘管其它金屬可能是適當的。
因此，在直接接合製程中，一第一元件可以在無中介黏著劑的情況下直接接合至一第二元件。在某些配置中，所述第一元件可包括一單粒化的元件，例如是一單粒化的整合裝置晶粒。在其它配置中，所述第一元件可包括一載體或基板(例如，一晶圓)，其包含複數個(例如，數十個、數百個、或是更多個)裝置區域，當被單粒化時，其形成複數個整合裝置晶粒。類似地，所述第二元件可包括一單粒化的元件，例如一單粒化的整合裝置晶粒。在其它配置中，所述第二元件可包括一載體或基板(例如，一晶圓)。
如同在此所解說的，所述第一及第二元件可以在無黏著劑下直接接合至彼此，其不同於一沉積製程。於是，所述第一及第二元件可以包括非沉積的元件。直接接合結構可能沿著其中存在奈米空孔的接合介面包含一缺陷區域。所述奈米空孔可能是由於所述接合表面的活化(例如，曝露到電漿)而形成的。如上所解說的，所述接合介面可能包含來自所述活化及/或上一個化學處理製程的材料濃度。例如，在利用氮電漿於活化的實施例中，氮峰(nitrogen peak)可被形成在所述接合介面。在利用氧電漿於活化的實施例中，氧峰(oxygen peak)可被形成在所述接合介面。在某些實施例中，所述接合介面可包括氮氧化矽、氮碳氧化矽、或是碳氮化矽。如同在此所解說的，所述直接接合可包括共價鍵，其是比凡得瓦鍵強的。所述接合層亦可包括拋光的表面，其被平坦化至高平滑度。
在各種的實施例中，在所述接觸墊之間的金屬至金屬的接合可以連結，使得銅晶粒橫跨所述接合介面而生長到彼此中。在某些實施例中，所述銅可以使得晶粒沿著111晶面被定向，以獲得橫跨所述接合介面的改善的銅擴散。所述接合介面可以實質完全延伸至所述接合的接觸墊的至少一部分，使得在或是接近所述接合的接觸墊的所述非導電接合區域之間實質沒有間隙。在某些實施例中，一阻障層可被設置在所述接觸墊之下(例如，其可包含銅)。然而，在其它實施例中，在所述接觸墊之下可以沒有阻障層，例如是如同在US2019/0096741中所敘述的，所述美國專利案是以其整體且為了所有的目的而被納入在此作為參考。
在一實施例中，一種形成接合結構的方法被揭示。所述方法可包含在一第一元件的一第一區域中形成一接合表面；利用一保護犧牲層來覆蓋所述接合表面的至少一部分；在所述第一元件的一第二區域中處理，以在所述第二區域中產生一第二表面，其中所述第二表面是實質不同於所述接合表面；在所述第一區域中露出所述接合表面；以及將一第二元件直接接合至所述第一區域中的所述接合表面。
在某些實施例中，在所述第二區域中的處理包括在所述第二區域中積累層，使得所述第二表面是實質不同於所述接合表面在於至少在一不同的高度。在某些實施例中，積累層包括在所述第二區域中沉積所述層，而所述層例如可以是一非導電的、導電的、有機、或無機材料中的一或多個。在某些實施例中，在所述第二區域中的處理包括形成具有一與所述接合表面不同的組成物的一表面。在某些實施例中，所述方法包含在無黏著劑下，在所述第二表面上直接接合一第三元件。在某些實施例中，所述保護犧牲層包括在所述第一及第二區域中的一無機蝕刻停止材料。在某些實施例中，所述保護犧牲層可包括圖案化的犧牲材料在所述第一區域中，但不在所述第二區域中。
在另一實施例中，一種形成接合結構的方法被揭示。所述方法可包含在一載體上製備一接合表面以用於直接接合；在所述接合表面的一部分之上形成一積層結構；以及在形成所述積層結構之後，在無中介黏著劑的情況下將一元件直接接合至所述接合表面的一露出的部分。
在某些實施例中，形成所述積層結構包括在所述接合表面的一部分之上沉積所述積層結構。在某些實施例中，所述方法包含在形成所述積層結構之前利用保護犧牲層來覆蓋所述接合表面。在某些實施例中，覆蓋所述接合表面包括在所述第一及第二區域中將一蝕刻停止材料設置在所述接合表面之上。在某些實施例中，覆蓋所述接合表面包括將圖案化的犧牲材料設置在所述接合表面中的所述元件被直接接合到的所述第一區域中，但不設置在所述接合表面的所述第二區域中。在某些實施例中，所述方法包含在所述積層結構的上表面上製備第二接合表面。在某些實施例中，所述方法包含在無中介黏著劑的情況下直接接合第二元件至所述第二接合表面。在某些實施例中，所述整合積層結構包括整合裝置，其具有一層或是多層。
在另一實施例中，一種接合結構被揭示。所述接合結構可包含載體，其具有第一區域以及與所述第一裝置區域橫向地間隔開的第二區域；元件，其在無中介黏著劑的情況下直接接合至所述第一區域的接合表面；以及在所述第二區域中的整合積層結構，其是在非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述整合積層結構包括在所述載體上的一層或多層。
在某些實施例中，所述一層或所述多層是沉積到所述載體之上。在某些實施例中，所述一層或所述多層是從一第二載體被轉移到所述載體之上。在某些實施例中，所述接合結構包含一第二元件，其是在無中介黏著劑的情況下直接接合至所述整合積層結構的一第二接合表面。在某些實施例中，所述一層或所述多層包括一整合裝置。
在另一實施例中，一種形成接合結構的方法被揭示。所述方法可包含製備一載體的一第一區域的一接合表面以用於直接接合；在製備所述接合表面之後，在所述載體的一第二區域中設置一積層結構，所述第二區域是與所述第一區域橫向地間隔開，所述積層結構是在一非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述積層結構包括設置在所述載體上的一層或多層；以及在設置所述積層結構之後，在無中介黏著劑的情況下將一元件直接接合至所述載體的所述第一區域的所述接合表面。
在某些實施例中，設置所述積層結構包括在所述載體的所述第二區域上沉積所述積層結構。在某些實施例中，所述方法包含在設置所述積層結構之前利用一保護犧牲層來覆蓋所述接合表面的至少一部分。在某些實施例中，覆蓋所述接合表面包括在所述第一及第二區域中將蝕刻停止材料設置在所述接合表面之上。在某些實施例中，覆蓋所述接合表面包括將圖案化的犧牲材料設置在所述第一區域中，但不設置在所述第二區域中。在某些實施例中，所述方法包含在所述直接接合之前，在所述第一區域中露出所述接合表面。在某些實施例中，所述方法包含製備所述積層結構的一第二接合表面以用於直接接合、以及在無中介黏著劑的情況下直接接合一第二元件至所述第二接合表面。在某些實施例中，所述積層結構包括一整合裝置，其具有一層或是多層。
在另一實施例中，一種接合結構被揭示。所述接合結構可包含一載體，其具有一第一非導電接合區域以及一第二非導電接合區域，所述第一非導電接合區域包括一第一非導電材料，並且所述第二非導電的區域包括一第二非導電材料，所述第二非導電材料具有一不同於所述第一非導電材料的組成物；一第一裝置，其具有在無中介黏著劑的情況下直接接合至所述載體的所述第一非導電接合區域的一第一接合層；以及一第二裝置，其具有在無中介黏著劑的情況下直接接合至所述載體的所述第二非導電接合區域的一第二接合層。在某些實施例中，所述第一及第二裝置可以在不同的高度直接接合至所述載體。
在另一實施例中，一種形成接合結構的方法被揭示。所述方法可包含在無中介黏著劑的情況下將一第一裝置的一第一接合層直接接合至一載體的一第一非導電接合區域，所述第一非導電接合區域包括一第一非導電材料；以及在無中介黏著劑的情況下將一第二裝置的一第二接合層直接接合至所述載體的一第二非導電接合區域，所述第二非導電接合區域包括一第二非導電材料，所述第二非導電材料具有一不同於所述第一非導電材料的組成物。在某些實施例中，所述方法可包含直接接合所述第一裝置至所述載體的一第一接合表面、以及直接接合所述第二裝置至所述載體的一第二接合層，所述第一及第二接合層是被設置在不同的高度。
在另一實施例中，一種接合結構被揭示。所述接合結構可包含一載體，其具有一第一區域以及一與所述第一區域橫向地間隔開的第二區域；一元件，其在無中介黏著劑的情況下直接接合至所述載體的所述第一區域的一接合表面，所述元件是被成形以至少部分地界定一凹處；以及一整合的微機電系統(MEMS)裝置，其被設置在所述凹處中並且以多層圖案化到所述第二區域之上，所述MEMS裝置是延伸到所述接合表面之上。
在某些實施例中，所述MEMS裝置包括在所述載體上的一壓電材料層，所述壓電材料層是被配置以響應於一電壓至其的施加來施加壓力至所述室。在某些實施例中，所述接合結構包含在所述凹處中的一流體。在某些實施例中，所述多層可以沉積到所述載體之上。在某些實施例中，所述MEMS裝置可被設置在所述接合表面上，但是並非直接接合至所述接合表面。
在另一實施例中，一種形成接合結構的方法被揭示。所述方法可包含設置一載體，其具有一第一區域以及一與所述第一區域橫向地間隔開的第二區域；在所述第二區域中以多層來設置一整合的微機電系統(MEMS)裝置；以及在無中介黏著劑的情況下將一元件直接接合至所述載體的所述第一區域的一接合表面，所述元件是被成形以至少部分地界定一凹處，所述MEMS裝置是被設置在所述凹處中並且延伸到所述接合表面之上。
在某些實施例中，所述方法包含平坦化所述接合表面。在某些實施例中，所述方法包含在圖案化所述MEMS裝置之前，利用一保護犧牲層來覆蓋所述接合表面的至少一部分。在某些實施例中，覆蓋所述接合表面包括在所述第一及第二區域中設置一蝕刻停止材料在所述接合表面之上。在某些實施例中，覆蓋所述接合表面包括將圖案化的犧牲材料設置在所述第一區域中，但不設置在所述第二區域中。在某些實施例中，所述方法包含在所述直接接合之前，在所述第一區域中露出所述接合表面。在某些實施例中，設置所述整合的MEMS裝置包括在所述載體上沉積多層。在某些實施例中，所述方法包含圖案化所述多層以界定所述整合的MEMS裝置。在某些實施例中，所述MEMS裝置包括一壓電致動器。
在另一實施例中，一種接合結構被揭示。所述接合結構可包含一載體，其具有一第一區域以及與所述第一裝置區域橫向地間隔開的一第二區域；一光學元件，其是在無中介黏著劑的情況下直接接合至所述第一區域的一接合表面；以及一在所述第二區域中的整合積層結構，其是在一非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述整合積層結構包括在所述載體上的一層或多層。
在某些實施例中，所述載體包括一光子晶片，其中一光學元件包括一發射器晶粒。在某些實施例中，所述發射器晶粒包括一側發光的雷射裝置晶粒。在某些實施例中，所述積層結構包括一光學路徑，其具有在一非平行於所述接合表面的方向上被垂直地設置在所述接合表面之上的一光學埠，所述光學埠是和所述光學元件光學通訊。在某些實施例中，所述接合結構包含一處理器元件，其是在無中介黏著劑的情況下直接接合至所述積層結構。
在另一實施例中，一種接合結構被揭示。所述接合結構可包含一載體，其具有一第一區域以及與所述第一裝置區域橫向地間隔開的一第二區域；一光學元件晶粒，其是在無中介黏著劑的情況下直接接合至所述第一區域的一接合表面；以及一光學路徑，其被設置在所述第二區域中並且和所述光學元件晶粒光學地耦合，所述光學路徑具有在一非平行於所述接合表面的方向上被垂直地設置在所述接合表面之上的一光學埠，所述光學埠是和所述光學晶粒光學通訊。
在某些實施例中，所述載體包括一光子晶片，其中一光學元件晶粒包括一發射器晶粒。在某些實施例中，所述發射器晶粒包括一側發光的雷射裝置晶粒。在某些實施例中，所述接合結構包含一處理器元件，其是在無中介黏著劑的情況下直接接合至所述光學路徑。
在另一實施例中，一種形成接合結構的方法被揭示。所述方法可包含設置一載體，其具有一第一區域以及與所述第一裝置區域橫向地間隔開的一第二區域；在所述載體的所述第二區域中設置一整合積層結構，所述整合積層結構包括在所述載體上的一層或多層；以及在無中介黏著劑的情況下直接接合一光學元件至所述第一區域的一接合表面，所述積層結構是在一非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上。
在某些實施例中，所述方法包含平坦化所述接合表面。在某些實施例中，所述方法包含在設置所述整合積層結構之前，利用一保護犧牲層來覆蓋所述接合表面的至少一部分。在某些實施例中，覆蓋所述接合表面包括在所述第一及第二區域中設置一蝕刻停止材料在所述接合表面之上。在某些實施例中，覆蓋所述接合表面包括將圖案化的犧牲材料設置在所述第一區域中，但不設置在所述第二區域中一。在某些實施例中，所述方法包含在所述直接接合之前，在所述第一區域中露出所述接合表面。
在一特點中，一種接合結構被揭示。所述接合結構可包含一第一元件，其包含一第一導電特徵以及一第一非導電的區域。所述接合結構可包含一第二元件，其包含在無中介黏著劑的情況下直接接合至所述第一導電特徵的一第二導電特徵、以及一第二非導電的區域，其被接合至所述第一非導電的區域。所述接合的第一及第二導電特徵包含晶粒。所述晶粒的每一個晶粒具有沿著在所述第一及第二元件之間的一接合介面的一長度、以及垂直於所述接合介面的一厚度。所述晶粒具有一平均長度是至少1.5倍大於所述晶粒的一平均厚度。除非上下文另有清楚要求，否則在整個所述說明及請求項，所述字詞"包括"、"包含"與類似者是欲用包含的意思來解釋，而非互斥或窮舉的意思；換言之是用"包含但不限於"的意思來解釋。如同在此一般使用的字詞"耦接"是兩個或多個元件可以直接連接或是藉由一或多個中間的元件連接的。同樣地，如同在此一般使用的字詞"連接"是指兩個或多個元件可以直接連接或是藉由一或多個中間的元件連接的。此外，所述字詞"在此"、"以上"、"以下"以及具有類似意義的字詞當被使用在此申請案時，其應是指此整體申請案，而非此申請案的任何特定的部分。再者，如同在此所用的，當一第一元件被描述為是在一第二元件"上"或"之上"時，所述第一元件可以是直接在所述第二元件上或之上，使得所述第一及第二元件直接接觸、或是所述第一元件可以是間接在所述第二元件上或之上，使得一或多個元件是插置在所述第一及第二元件之間。在其中上下文允許的情形中，在以上的詳細說明中利用單數或複數的字亦分別可包含複數或單數。關於一表列的兩個或多個項目的字"或"，該字是涵蓋所述字的以下解釋的全部：在所述表列中的項目的任一個、在所述表列中的全部項目、以及在所述表列中的項目的任意組合。
再者，在此使用的條件語言，例如尤其是"可"、"可以"、"可能"、"或許"、"例如"、"像是"與類似者，除非另有明確陳述、或者在被使用的上下文之內另有理解，否則一般是欲傳達某些實施例有包含、而其它實施例並不包含某些特點、元件及/或狀態。因此，此種條件語言一般並非欲意指特點、元件及/或狀態以任何方式對於一或多個實施例而言是必要的。
儘管某些實施例已經加以敘述，但是這些實施例只是為了舉例而被提出，因而並不欲限制本揭露內容的範疇。確實，在此所述的新穎的設備、方法及系統可以用各種其它形式來體現；再者，以在此所述的方法及系統的形式的各種省略、替代、以及改變可加以完成，而不脫離本揭露內容的精神。例如，儘管區塊是以一給定的配置來呈現，但是替代實施例可以利用不同的構件及/或電路拓樸來執行類似的功能，並且某些區塊可被刪除、移動、加入、細分、組合、及/或修改。這些區塊的每一個可以用各種不同的方式來實施。上述各種實施例的元件及動作的任何適當的組合都可以結合以提供進一步的實施例。所附的請求項及其等同物是欲涵蓋此種將會落入本揭露內容的範疇及精神之內的形式或修改。
101:第一表面 102:第二表面 103:第三表面 201:第一元件 202:第一介電材料 203:第二介電材料 204:第二元件 205:第三元件 206:接合介面 207:第一區域 208:第二區域 301:載體 302:接合層 303:接合層 304:光阻層 307:第一區域 308:第二區域 401:載體 402:接合層 403:犧牲層 404:積層結構 405:元件 406:第一區域 407:第二區域 501:載體 502:接合層 503:蝕刻停止層 504:積層結構 505:元件 506:第一區域 507:第二區域 602:介電質 603:第一接合介面 604:積層結構 606:第二接合介面 607:第二元件 608:第一區域 609:第二區域 610:接合層 701:致動器晶圓 702:MEMS結構 703:噴嘴晶圓 704:接合材料 705:接合介面 706:第一區域 708:積層結構 801:中介體 802:光子晶片 803:波導 804:CMOS晶片 805:雷射裝置晶粒 806:接合介面 807:接合介面 808:焊料球 809:第一區域 810:第二區域 811:積層結構 812:積層結構 813:接合介面 901:載體 902:第一區域 903:第二區域 904:介電質接合層 905:第一元件 906:第二元件 907:積層結構
本揭露內容的這些及其它特徵、特點及優點是參考某些實施例的圖式來描述的，其是欲描繪(但非限制)本揭露內容。將會瞭解到的是被納入在此說明書中並且構成其之一部分的所附圖式是為了描繪在此揭露的概念之目的，並且可能並未按照比例。
[圖1]是根據某些實施例的一包括不同的接合區域的表面的圖示。
[圖2]是根據某些實施例的多個元件的直接接合的圖示。
[圖3A]-[圖3E]是描繪根據某些實施例的兩個橫向間隔開的接合表面的一實施例。
[圖4A]-[圖4F]是描繪根據某些實施例的一直接接合的製程。
[圖5A]-[圖5F]是描繪根據某些實施例的一直接接合的製程。
[圖6]是根據某些實施例的多個元件的直接接合的圖示。
[圖7A]-[圖7B]是根據某些實施例所形成的MEMS裝置的圖示。
[圖8A]-[圖8C]是根據某些實施例所形成的光學封裝的圖示。
[圖9]是根據某些實施例的接合多個元件的圖示。
901:載體
902:第一區域
903:第二區域
904:介電質接合層
905:第一元件
906:第二元件
907:積層結構

Claims (69)

  1. 一種形成接合結構的方法，所述方法包括： 在第一元件的第一區域中形成接合表面； 利用保護層來覆蓋所述接合表面的至少一部分； 在所述第一元件的第二區域中處理，以在所述第二區域中產生第二表面，其中所述第二表面是實質上不同於所述接合表面； 在所述第一區域中露出所述接合表面；以及 將第二元件直接接合至所述第一區域中的所述接合表面。
  2. 如請求項1的方法，其中在所述第二區域中的處理包括在所述第二區域中積累層，使得所述第二表面實質上不同於所述接合表面是在於位在不同的高度。
  3. 如請求項2的方法，其中積累層包括在所述第二區域中沉積所述層。
  4. 如請求項2的方法，其中積累層包括轉移或附接積層結構至所述第二區域。
  5. 如請求項1至4的任一項的方法，其中在所述第二區域中的處理包括形成具有與所述接合表面不同的組成物的表面。
  6. 如請求項1至5的任一項的方法，其進一步包括在無黏著劑下，在所述第二表面上直接接合第三元件。
  7. 如請求項1至6的任一項的方法，其中所述保護層包括在所述第一區域及所述第二區域中的無機蝕刻停止材料。
  8. 如請求項1至6的任一項的方法，其中所述保護層包括在所述第一區域中、但不在所述第二區域中的圖案化的犧牲材料。
  9. 如請求項1的方法，其進一步包括： 安裝第三元件至所述第二區域中的所述第二表面，其中在所述第二區域中的處理包括在所述第三元件上形成積層結構。
  10. 一種形成接合結構的方法，所述方法包括：  在載體上製備接合表面以用於直接接合； 在所述接合表面的一部分之上形成積層結構；以及 在形成所述積層結構之後，在無中介黏著劑的情況下將元件直接接合至所述接合表面的露出部分。
  11. 如請求項10的方法，其中形成所述積層結構包括在所述接合表面的所述部分之上沉積所述積層結構。
  12. 如請求項10或11的方法，其進一步包括在形成所述積層結構之前，利用保護層來覆蓋所述接合表面。
  13. 如請求項12的方法，其中覆蓋所述接合表面包括在第一區域以及第二區域中將蝕刻停止材料設置在所述接合表面上。
  14. 如請求項12的方法，其中覆蓋所述接合表面包括將圖案化的犧牲材料設置在所述元件直接接合到的所述接合表面的第一區域中、但不設置在所述接合表面的第二區域中。
  15. 如請求項10至14的任一項的方法，其進一步包括在所述積層結構的上表面上製備第二接合表面。
  16. 如請求項15的方法，其進一步包括在無中介黏著劑的情況下直接接合第二元件至所述第二接合表面。
  17. 如請求項10至16的任一項的方法，其中所述積層結構包括具有一或多個層的整合裝置。
  18. 如請求項10的方法，其中形成所述積層結構包括轉移或附接所述積層結構至所述接合表面的部分。
  19. 如請求項10的方法，其進一步包括： 安裝第二元件至所述載體，其中形成所述積層結構包括在所述第二元件上形成所述積層結構。
  20. 一種接合結構，其包括：  載體，其具有第一區域以及與所述第一區域橫向地間隔開的第二區域； 元件，其在無中介黏著劑的情況下直接接合至所述第一區域的接合表面；以及 在所述第二區域中的整合積層結構，其是在非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述整合積層結構包括在所述載體上的一或多個層。
  21. 如請求項20的接合結構，其中所述一或多個層是沉積到所述載體之上。
  22. 如請求項20的接合結構，其中所述一或多個層是從第二載體被轉移到所述載體之上。
  23. 如請求項20至22的任一項的接合結構，其進一步包括第二元件，其是在無中介黏著劑的情況下直接接合至所述整合積層結構的第二接合表面。
  24. 如請求項20至23的任一項的接合結構，其中所述一或多個層包括整合裝置。
  25. 如請求項20的接合結構，其進一步包括： 第二元件，其被安裝至所述載體的所述第二區域，其中所述整合積層結構是被形成在所述第二元件上。
  26. 一種形成接合結構的方法，所述方法包括：  製備載體的第一區域的接合表面以用於直接接合； 在製備所述接合表面之後，在所述載體的第二區域中設置積層結構，所述第二區域是與所述第一區域橫向地間隔開，所述積層結構是在非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述積層結構包括設置在所述載體上的一或多個層；以及 在設置所述積層結構之後，在無中介黏著劑的情況下將元件直接接合至所述載體的所述第一區域的所述接合表面。
  27. 如請求項26的方法，其中設置所述積層結構包括在所述載體的所述第二區域上沉積所述積層結構。
  28. 如請求項26或27的方法，其進一步包括在設置所述積層結構之前，利用保護層來覆蓋所述接合表面的至少一部分。
  29. 如請求項28的方法，其中覆蓋所述接合表面包括在所述第一及第二區域中將蝕刻停止材料設置在所述接合表面之上。
  30. 如請求項28的方法，其中覆蓋所述接合表面包括將圖案化的犧牲材料設置在所述第一區域中，但不設置在所述第二區域中。
  31. 如請求項26至30的任一項的方法，其進一步包括在無中介黏著劑的情況下將所述元件直接接合至所述載體的所述第一區域的所述接合表面之前，在所述第一區域中露出所述接合表面。
  32. 如請求項26至31的任一項的方法，其進一步包括製備所述積層結構的第二接合表面以用於直接接合、以及在無中介黏著劑的情況下將第二元件直接接合至所述第二接合表面。
  33. 如請求項26至32的任一項的方法，其中所述積層結構包括具有一或多個層的整合裝置。
  34. 如請求項26的方法，其進一步包括： 安裝第二元件至所述載體的所述第二區域，其中設置所述積層結構包括在所述第二元件上形成所述積層結構。
  35. 一種接合結構，其包括：  載體，其具有第一區域以及與所述第一區域橫向地間隔開的第二區域； 元件，其在無中介黏著劑的情況下直接接合至所述載體的所述第一區域的接合表面，所述元件是被成形以至少部分地界定凹處；以及 整合的微機電系統(MEMS)裝置，其被設置在所述凹處中並且以多層圖案化到所述第二區域之上，所述MEMS裝置延伸到所述接合表面之上。
  36. 如請求項35之接合結構，其中所述MEMS裝置包括在所述載體上的壓電材料層，所述壓電材料層是被配置以響應於電壓至其的施加來施加壓力至所述凹處。
  37. 如請求項35或36之接合結構，其進一步包括在所述凹處中的流體。
  38. 如請求項35至37的任一項之接合結構，其中所述多層是沉積到所述載體之上。
  39. 如請求項35至38的任一項之接合結構，其中所述MEMS裝置是被設置在所述接合表面上，但不是直接接合至所述接合表面。
  40. 一種形成接合結構的方法，所述方法包括：  設置載體，其具有第一區域以及與所述第一區域橫向地間隔開的第二區域； 在所述第二區域中以多層來設置整合的微機電系統(MEMS)裝置；以及 在無中介黏著劑的情況下將元件直接接合至所述載體的所述第一區域的接合表面，所述元件是被成形以至少部分地界定凹處，所述MEMS裝置是被設置在所述凹處中並且延伸到所述接合表面之上。
  41. 如請求項40的方法，其進一步包括平坦化所述接合表面。
  42. 如請求項41的方法，其進一步包括在圖案化所述整合的MEMS裝置之前，利用保護層來覆蓋所述接合表面的至少一部分。
  43. 如請求項42的方法，其中覆蓋所述接合表面包括在所述第一及第二區域中將蝕刻停止材料設置在所述接合表面之上。
  44. 如請求項42的方法，其中覆蓋所述接合表面包括將圖案化的犧牲材料設置在所述第一區域中，但不設置在所述第二區域中。
  45. 如請求項42至44的任一項的方法，其進一步包括在無中介黏著劑的情況下將所述元件直接接合至所述載體的所述第一區域的所述接合表面之前，在所述第一區域中露出所述接合表面。
  46. 如請求項40至45的任一項的方法，其中設置所述整合的MEMS裝置包括在所述載體上沉積多層。
  47. 如請求項46的方法，其進一步包括圖案化所述多層以界定所述整合的MEMS裝置。
  48. 如請求項40至47的任一項的方法，其中所述整合的MEMS裝置包括壓電致動器。
  49. 一種接合結構，其包括：  載體，其具有第一非導電接合區域以及第二非導電接合區域，所述第一非導電接合區域包括第一非導電材料，並且所述第二非導電接合區域包括第二非導電材料，所述第二非導電材料具有不同於所述第一非導電材料的組成物； 第一裝置，其具有在無中介黏著劑的情況下直接接合至所述載體的所述第一非導電接合區域的第一接合層；以及 第二裝置，其具有在無中介黏著劑的情況下直接接合至所述載體的所述第二非導電接合區域的第二接合層。
  50. 如請求項49之接合結構，其中所述第一裝置及所述第二裝置是在不同的高度處直接接合至所述載體。
  51. 如請求項49之接合結構，其進一步包括形成積層結構到所述第一裝置以及所述第二裝置中的至少一個之上。
  52. 一種形成接合結構的方法，所述方法包括：  在無中介黏著劑的情況下將第一裝置的第一接合層直接接合至載體的第一非導電接合區域，所述第一非導電接合區域包括第一非導電材料；以及 在無中介黏著劑的情況下將第二裝置的第二接合層直接接合至所述載體的第二非導電接合區域，所述第二非導電接合區域包括第二非導電材料，所述第二非導電材料具有不同於所述第一非導電材料的組成物。
  53. 如請求項52的方法，其進一步包括直接接合所述第一裝置至所述載體的第一接合表面、以及直接接合所述第二裝置至所述載體的第二接合表面，所述第一接合表面及所述第二接合表面被設置在不同的高度。
  54. 如請求項53的方法，其進一步包括形成積層結構到所述第一裝置以及所述第二裝置中的至少一個之上。
  55. 一種接合結構，其包括：  載體，其具有第一區域以及與所述第一區域橫向地間隔開的第二區域； 光學元件，其是在無中介黏著劑的情況下直接接合至所述第一區域的接合表面；以及 在所述第二區域中的整合積層結構，其是在非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上，所述整合積層結構包括在所述載體上的一或多個層。
  56. 如請求項55之接合結構，其中所述載體包括光子晶片，並且其中所述光學元件包括發射器晶粒。
  57. 如請求項56之接合結構，其中所述發射器晶粒包括側發光的雷射裝置晶粒。
  58. 如請求項55至57的任一項之接合結構，其中所述整合積層結構  包括光學路徑，其具有在非平行於所述接合表面的方向上被垂直地設置在所述接合表面之上的光學埠，所述光學埠是和所述光學元件光學通訊。
  59. 如請求項55至58的任一項之接合結構，其進一步包括處理器元件，其是在無中介黏著劑的情況下直接接合至所述整合積層結構。
  60. 一種接合結構，其包括：  載體，其具有第一區域以及與所述第一區域橫向地間隔開的第二區域； 光學元件晶粒，其是在無中介黏著劑的情況下直接接合至所述第一區域的接合表面；以及 光學路徑，其被設置在所述第二區域中並且和所述光學元件晶粒光學地耦合，所述光學路徑具有在非平行於所述接合表面的方向上被垂直地設置在所述接合表面之上的光學埠，所述光學埠是和所述光學元件晶粒光學通訊。
  61. 如請求項60之接合結構，其中所述載體包括光子晶片，並且其中所述光學元件晶粒包括發射器晶粒。
  62. 如請求項61之接合結構，其中所述發射器晶粒包括側發光的雷射裝置晶粒。
  63. 如請求項60至62的任一項之接合結構，其進一步包括處理器元件，其是在無中介黏著劑的情況下直接接合至所述光學路徑。
  64. 一種形成接合結構的方法，所述方法包括：  設置載體，其具有第一區域以及與所述第一區域橫向地間隔開的第二區域； 在所述載體的所述第二區域中設置整合積層結構，所述整合積層結構包括在所述載體上的一或多個層；以及 在無中介黏著劑的情況下直接接合光學元件至所述第一區域的接合表面，所述整合積層結構是在非平行於所述接合表面的方向上垂直地延伸在所述接合表面之上。
  65. 如請求項64的方法，其進一步包括平坦化所述接合表面。
  66. 如請求項65的方法，其進一步包括在設置所述整合積層結構之前，利用保護層來覆蓋所述接合表面的至少一部分。
  67. 如請求項66的方法，其中覆蓋所述接合表面包括在所述第一區域及所述第二區域中將蝕刻停止材料設置於所述接合表面之上。
  68. 如請求項66的方法，其中覆蓋所述接合表面包括將圖案化的犧牲材料設置在所述第一區域中，但不設置在所述第二區域中。
  69. 如請求項66至68的任一項的方法，其進一步包括在無中介黏著劑的情況下將所述光學元件直接接合至所述第一區域的所述接合表面之前，在所述第一區域中露出所述接合表面。
TW110149390A 2020-12-30 2021-12-29 直接接合結構 TW202243197A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063132400P 2020-12-30 2020-12-30
US202063132409P 2020-12-30 2020-12-30
US63/132,409 2020-12-30
US63/132,400 2020-12-30

Publications (1)

Publication Number Publication Date
TW202243197A true TW202243197A (zh) 2022-11-01

Family

ID=82119061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149390A TW202243197A (zh) 2020-12-30 2021-12-29 直接接合結構

Country Status (6)

Country Link
US (1) US20220208723A1 (zh)
EP (1) EP4272250A1 (zh)
JP (1) JP2024504035A (zh)
KR (1) KR20230128062A (zh)
TW (1) TW202243197A (zh)
WO (1) WO2022147460A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
TWI837879B (zh) 2016-12-29 2024-04-01 美商艾德亞半導體接合科技有限公司 具有整合式被動構件的接合結構
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
CN112585740A (zh) 2018-06-13 2021-03-30 伊文萨思粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US12113054B2 (en) 2019-10-21 2024-10-08 Adeia Semiconductor Technologies Llc Non-volatile dynamic random access memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
WO2021133741A1 (en) 2019-12-23 2021-07-01 Invensas Bonding Technologies, Inc. Electrical redundancy for bonded structures
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
WO2021188846A1 (en) 2020-03-19 2021-09-23 Invensas Bonding Technologies, Inc. Dimension compensation control for directly bonded structures
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US20070075417A1 (en) * 2005-10-05 2007-04-05 Samsung Electro-Mechanics Co., Ltd. MEMS module package using sealing cap having heat releasing capability and manufacturing method thereof
JP6157911B2 (ja) * 2013-04-17 2017-07-05 富士通株式会社 光半導体装置
US20190196208A1 (en) * 2017-12-11 2019-06-27 North Inc. Wavelength combiner photonic integrated circuit with grating coupling of lasers
IT201800005778A1 (it) * 2018-05-28 2019-11-28 Dispositivo microfluidico per l'espulsione di fluidi, in particolare per la stampa con inchiostri, e relativo procedimento di fabbricazione
GB2582388A (en) * 2019-03-22 2020-09-23 Cirrus Logic Int Semiconductor Ltd Composite structures

Also Published As

Publication number Publication date
EP4272250A1 (en) 2023-11-08
WO2022147460A1 (en) 2022-07-07
US20220208723A1 (en) 2022-06-30
KR20230128062A (ko) 2023-09-01
JP2024504035A (ja) 2024-01-30

Similar Documents

Publication Publication Date Title
TW202243197A (zh) 直接接合結構
JP5007127B2 (ja) 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP4559993B2 (ja) 半導体装置の製造方法
TW202333313A (zh) 在封裝基板上的直接接合
US9771259B2 (en) Method for fabricating electronic device package
TW202335216A (zh) 具有互連組件的接合結構
TWI426542B (zh) 三維積層構造之半導體裝置及其製造方法
WO2019062238A1 (zh) 一种晶圆级系统封装方法以及封装结构
JP5389490B2 (ja) 三次元集積回路の製造方法及び装置
WO2014099406A1 (en) Back-to-back stacked integrated circuit assembly and method of making
WO2007037106A1 (ja) 三次元積層構造を持つ集積回路装置の製造方法
TWI595618B (zh) 感測模組及其製造方法
JP2015520525A (ja) パターン未形成接着層を利用した３次元電子回路パッケージ
WO2023178874A1 (zh) 封装壳体的制备方法及封装芯片的制备方法
EP2145855B1 (en) Substrate bonding method and MEMS component
CN116918057A (zh) 直接接合结构
TWI588946B (zh) 背對背堆疊積體電路總成及製造方法