TW202335216A - 具有互連組件的接合結構 - Google Patents

具有互連組件的接合結構 Download PDF

Info

Publication number
TW202335216A
TW202335216A TW111149753A TW111149753A TW202335216A TW 202335216 A TW202335216 A TW 202335216A TW 111149753 A TW111149753 A TW 111149753A TW 111149753 A TW111149753 A TW 111149753A TW 202335216 A TW202335216 A TW 202335216A
Authority
TW
Taiwan
Prior art keywords
section
layer
bonding
semiconductor element
conductive
Prior art date
Application number
TW111149753A
Other languages
English (en)
Inventor
賽普里恩 艾米卡 烏佐
蓋烏斯 吉爾曼 方騰二世
湯瑪斯 沃克曼
貝高森 哈巴
拉杰詡 卡特卡
蘿拉 威爾 麥卡雷米
Original Assignee
美商艾德亞半導體接合科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾德亞半導體接合科技有限公司 filed Critical 美商艾德亞半導體接合科技有限公司
Publication of TW202335216A publication Critical patent/TW202335216A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

一種接合結構，其包含：一第一半導體元件；一第二半導體元件，其與該第一半導體元件間隔開一間隙；及一互連組件，其包含具有導電跡線之一絕緣基板，該絕緣基板包括直接接合至該第一半導體元件之一第一區段、直接接合至該第二半導體元件之一第二區段及安置於該第一區段與該第二區段之間的一可撓性區段，該可撓性區段至少部分地橋接該間隙。

Description

具有互連組件的接合結構
本領域係關於接合結構，且特定言之，係關於具有互連組件之接合結構。 相關申請案之交叉參考
本申請案主張2021年12月23日申請之標題為「具有互連組件的接合結構（BONDED STRUCTURES WITH INTERCONNECT ASSEMBLIES）」的美國臨時申請案第63/293299號之優先權，該申請案之全部揭示內容出於所有目的係以引用方式併入本文中。
半導體元件可堆疊且彼此接合以形成接合結構。舉例而言，在一些裝置中，半導體元件可使用混合直接接合技術在無黏著劑的情況下彼此直接接合。歸因於例如熱膨脹係數（CTE）之失配，將不同類型或材料集合之半導體元件整合於封裝中可具有挑戰性。另外，提供半導體元件之堆疊之間的通信及維持封裝或裝置之低輪廓可具有挑戰性。
本發明之一態樣為一種接合結構，其包含：第一半導體元件；第二半導體元件，其與該第一半導體元件間隔開一間隙；及互連組件，其包含具有導電跡線之絕緣基板，該絕緣基板包括在無一黏著劑的情況下直接接合至該第一半導體元件之第一區段、在無一黏著劑的情況下直接接合至該第二半導體元件之第二區段以及安置於該第一區段與該第二區段之間的可撓性區段，該可撓性區段至少部分地橋接該間隙。
本發明之另一態樣為一種接合結構，其包含：載體；及互連組件，其包含具有導電跡線之絕緣基板，該絕緣基板包括第一區段及自該第一區段延伸之可撓性區段，該第一區段包括第一無機非導電接合層，該第一無機非導電接合層在無黏著劑之情況下直接接合至該載體。
本發明之另一態樣為一種接合結構，其包含：支撐組件，其具有第一接合表面及第二接合表面；該支撐組件上方之互連組件，該互連組件包含具有導電跡線之絕緣基板，該絕緣基板具有在無黏著劑的情況下直接接合至該第一接合表面之第一區段、在無黏著劑的情況下直接接合至該第二接合表面之第二區段以及在該第一區段與該第二區段之間延伸的第三區段，該第三區段橋接該第一接合表面與該第二接合表面之間的間隙，該間隙填充有氣體。
本發明之另一態樣為一種接合結構，其包含：支撐組件，其具有處於相對於該支撐組件之上表面之第一垂直位置的第一接合表面及安置於相對於該支撐組件之該上表面之第二垂直位置處的第二接合表面，該第二垂直位置不同於該第一垂直位置；及互連組件，其包含具有導電跡線之絕緣基板，該絕緣基板具有在無黏著劑的情況下直接接合至該第一接合表面之第一區段、在無黏著劑的情況下直接接合至該第二接合表面之第二區段以及在該第一區段與該第二區段之間延伸的第三區段。
本發明之另一態樣為一種互連組件，其包含：具有導電跡線之絕緣基板，該絕緣基板具有第一表面及與該第一表面相對之第二表面；第一無機非導電接合層，其在該絕緣基板之該第一表面之第一區段上，該第一無機非導電接合層經製備用於直接接合；及第二無機非導電接合層，其在該絕緣基板之該第一表面之第二區段上，該第二區段與該第一區段間隔開，該第二無機非導電接合層經製備以用於直接接合，其中該絕緣基板包含安置於該第一區段與該第二區段之間的可撓性區段。
本發明之另一態樣為一種互連組件，其包含：具有至少一個導電跡線之絕緣基板，該絕緣基板具有第一區段、第二區段及橋接該第一區段及該第二區段之第三區段；該絕緣基板之該第一區段上之無機第一接合層，該第一接合層經製備用於直接接合；及該絕緣基板之該第二區段上之無機第二接合層，該第二接合層經製備以用於直接接合且與該第一接合層側向地隔開上覆於該第三區段之一間隙。
本發明之另一態樣為一種方法，其包含：設置具有至少一個導電跡線之絕緣層，該絕緣層具有第一區段、第二區段及橋接該第一區段及該第二區段之第三區段；將無機第一接合層設置於該絕緣層之該第一區段上；將無機第二接合層設置於該絕緣層之該第二區段上；及製備該無機第一接合層及該無機第二接合層以用於直接接合。
圖1展示習知封裝1，其中邏輯晶粒2以覆晶配置安裝至封裝基板3，其中焊料凸塊4將邏輯晶粒2連接至封裝基板3。封裝基板3又可藉助於焊球6安裝至系統電路板5（諸如印刷電路板或PCB）。複數個記憶體晶粒7可安裝至邏輯晶粒2且彼此側向地隔開。焊料凸塊4或銅柱可將記憶體晶粒7連接至邏輯晶粒2。在圖1中所展示之習知封裝1中使用焊球6及焊料凸塊4可增加習知封裝1之高度，此對於整合至較大電子裝置中可為不合需要的。此外，在記憶體晶粒7彼此間隔開的習知封裝1中，提供記憶體晶粒7之間的電通信可具有挑戰性，尤其當記憶體晶粒7堆疊於諸如圖1之邏輯晶粒2之共同支撐組件上時。
不同類型或具有不同材料集合的元件之異質整合可由於不同基板或元件之間的熱失配（例如熱膨脹係數或CTE之失配）而具有挑戰性。在各種應用中，在有機封裝基板3內提供精細間距特徵可為重要的。在一些應用中，可使用由半導體材料（例如矽）製成之橋接件，但互連橋接件仍利用焊料回焊，此可產生可靠性問題且增加封裝高度。可撓性封裝基板通常用於高效能應用（例如高頻、低損耗信號），但習知封裝1並不利用直接混合接合將元件（例如晶粒）安裝至可撓性封裝基板。
圖2A及圖2B繪示其中側向隔開之晶粒或半導體元件9不彼此直接通信的堆疊及接合結構8。半導體元件9包括塊體部分58及接合層23。塊體部分58可包含運用諸如電晶體之裝置而圖案化的半導體部分。舉例而言，在圖2A至圖2B中，第一半導體元件9a及第二半導體元件9b（例如，具有諸如電晶體之主動式電路的積體裝置晶粒）可安裝於載體10上且直接接合至載體10。在先前技術內，載體10可充當支撐組件。載體10可包含任何合適類型之支撐結構，諸如積體裝置晶粒、晶圓、經重組晶圓或晶粒、中介層等。第三半導體元件9c及第四半導體元件9d可分別安裝於第一半導體元件9a及第二半導體元件9b上並直接接合至第一半導體元件9a及第二半導體元件9b。各半導體元件9可包括接合層23，該接合層在混合接合表面18處與另一元件9之接合層23直接接合，該混合接合表面在沿著接合界面不使用黏著劑的情況下實現接合。如圖2B中所展示，任何合適數目個半導體元件9可在載體10上之左側堆疊14或右側堆疊15中堆疊於彼此之上。在圖2A至圖2B中，上部元件（例如，第三半導體元件9c、第四半導體元件9d、第五半導體元件9e、第六半導體元件9f、第七半導體元件9g及第八半導體元件9h）藉助於導電通孔11（例如，基板穿孔或TSV（例如，矽穿孔））與載體10通信。在一些具體實例中，載體10可藉助於合適佈線層12提供第一半導體元件9a與第二半導體元件9b之間的電通信，佈線層之實例描繪於圖2B中。在一些具體實例中，載體10之接合層23包括額外載體導電襯墊13以連接至載體10中之電路系統。應瞭解，載體10中之佈線層12與通孔11可協作以提供第三元件9c與第四元件9d之間、第三元件9c與第二元件9b之間及/或第一元件9a與第四元件9d之間的電通信。
圖2A至圖2B之側向隔開之半導體元件9之間缺乏直接通信可降低接合結構8之電效能。舉例而言，至少因為在第一半導體元件9a與第二半導體元件9b之間（或在其他側向隔開之元件之間）傳輸的信號穿過介入載體10，所以可存在較長信號路徑。作為另一實例，如圖2B中所展示，在左側堆疊14上可配置為晶粒的第七半導體元件9g至右側堆疊15上可經配置為晶粒的第八半導體元件9h之間的電選路路徑相對較長，例如，信號橫穿通過接合層23及第五半導體元件9e、第三半導體元件9c及第一半導體元件9a（藉由TSV 11）至載體10之選路路徑。自載體10，信號橫穿通過佈線層12且通過第二半導體元件9b、第四半導體元件9d及第六半導體元件9f（藉助於TSV 11）到達第八半導體元件9h之選路路徑。歸因於第七半導體元件9g與第八半導體元件9h之間的長路徑，信號可經歷損耗及/或信號延時，此可降低效能及/或頻寬。
現在轉向圖2C至圖2D，相應地，本文中所揭示之各種具體實例實現側向隔開之半導體元件9之間的直接通信。圖2C描繪混合互連組件16之示意性側視截面圖。如下文結合圖3A至圖3B所解釋，互連組件16可包含可撓性單元17、直接混合接合表面18、導電跡線19、絕緣基板20、非導電接合層23及絕緣基底層25。圖2D描繪接合結構8之示意性側視截面圖，該接合結構進一步包括圖2C之混合互連組件16。在各種具體實例中，互連組件16可包括可撓性單元17及直接混合接合表面18，且可直接接合至側向隔開之半導體元件9以在其間提供直接電連接。此互連組件16可製成具有較短選路路徑，因此相比於2A至圖2B之路徑提供改良之電效能（圖2C及圖2D）。在一些狀況下，堆疊中之選路信號可能不穿過電氣介入之半導體元件9（例如，半導體元件9a至9f、載體10）。不同於圖2A至圖2B之佈線層12，在圖2C至圖2D中，信號經由互連組件16之可撓性單元17自半導體元件9a路由至半導體元件9b。
圖3A至圖3B繪示根據各種具體實例之範例互連組件16。互連組件16可包括絕緣基板20，其中導電跡線19嵌入於該絕緣基板20中。絕緣基板20可具有第一表面21及與第一表面21相對之第二表面22。互連組件16可包括絕緣基板20之第一表面21之第一區段24a上的第一無機非導電接合層23a。第一無機非導電接合層23a可經製備用於直接接合（例如，直接混合接合）。互連組件16可包括絕緣基板20之第一表面21之第二區段24b上的第二無機非導電接合層23b。第二區段24b可與第一區段24a間隔開。第二無機非導電接合層23b可經製備用於直接接合（例如，直接混合接合）。第一無機非導電接合層23a及第二無機非導電接合層23b可安置於絕緣基板20之第一表面21處。在一些具體實例中，如圖3A至圖3B中所展示，互連組件16亦可包括分別安置於第一區段24a及第二區段24b中並安置於絕緣基板20之第二表面22處的第三無機非導電接合層23c及第四無機非導電接合層23d。在各種具體實例中，無機非導電接合層23可包含氧化矽、氮化矽、碳氮氧化矽或任何其他合適的無機非導電材料。絕緣基板20可包含安置於第一區段24a與第二區段24b之間的包括可撓性單元17之第三區段24c（例如，可撓性區段）。互連組件16之厚度可在1微米至50微米之範圍內，在1微米至20微米之範圍內，或在1微米至3微米之範圍內。無機接合層23之厚度可在300埃(Angstrom)至50000埃之範圍內，例如在300埃至10000埃之範圍內、在300埃至5000埃之範圍內或在300埃至1000埃之範圍內。
如圖3A至圖3B中所展示，絕緣基板20可包括絕緣基底層25，其中導電跡線19至少部分地嵌入於該絕緣基底層25中。如本文中所解釋，絕緣基底層25可包含一個絕緣層或複數個絕緣層。如所展示，無機非導電接合層23可安置於絕緣基底層25上方。半導體元件9包括接合表面18處之接合界面，其用於在不使用黏著劑之情況下接合。絕緣基底層25可至少部分地延伸通過第一區段24a、第二區段24b及包括可撓性單元17之第三區段24c。另外，如所展示，至少一個導電跡線19可至少部分地延伸通過第一區段24a、第二區段24b及包括可撓性單元17之第三區段24c。在所繪示之具體實例中，絕緣基底層25包含具有可撓性厚度之有機材料。在各種具體實例中，有機材料可包含聚合物或柔性材料，例如液晶聚合物（LCP）及/或聚醯亞胺中之至少一種。在各種具體實例中，絕緣基底層25之有機層的熱膨脹係數（CTE）可小於15 ppm/℃，例如在一些具體實例中小於12 ppm/℃或小於10 ppm/℃。包括可撓性單元17之第三區段24c可具有在2 GPa至15 GPa之範圍內（例如，在2 GPa至12 GPa之範圍內）的楊氏模數。在一些具體實例中，包括可撓性單元17之第三區段24c可包含複合材料，該複合材料包括具有顆粒或短切纖維之有機材料以產生補強材料。在所繪示之具體實例中，包括可撓性單元17之第三區段24c可為可彎曲的，而不破壞絕緣基底層25且不中斷導電跡線19之電連接性。應瞭解，如本文中所使用，包括可撓性單元17之第三區段24c可在接合結構8（諸如圖2D之接合結構8）中保持可彎曲，或可固定以便在接合結構8中未彎曲（例如，在接合結構8包覆模製的情況下）。因此，包括可撓性單元17之第三區段24c可被視為最終結構中之可撓性材料，即使其可在諸如模製化合物之周圍材料中呈現為不可撓性的。
在所繪示之具體實例中，無機非導電接合層23可經製備用於直接接合。舉例而言，無機非導電接合層23可具有平坦化接合表面18。無機非導電接合層23亦可具有活化接合表面18。
圖4A至圖4H繪示可利用圖3A至圖3B之互連組件16的範例接合結構8。舉例而言，接合結構8可包括第一半導體元件9a及第二半導體元件9b，第二半導體元件9b與第一半導體元件9a間隔開間隙26並經由互連組件16a電連接。在一些具體實例中，間隙26包含氣體（例如，空氣）填充間隙26。在其他具體實例中，模製化合物可安置於間隙26中。如所展示，第一半導體元件9a及第二半導體元件9b可安裝於載體10上（例如，直接接合至載體10）。如上文所解釋，接合結構8可包括互連組件16，該互連組件包含具有導電跡線19之絕緣基板20。絕緣基板20可包括直接接合至第一半導體元件9a之第一區段24a、直接接合至第二半導體元件9b之第二區段24b，及安置於第一區段24a與第二區段24b之間的包括可撓性單元17之第三區段24c，該第三區段24c包括至少部分地橋接間隙26之可撓性單元17。
如上文所解釋，絕緣基板20可包含如圖3A及圖3B中所示之絕緣基底層25，其中導電跡線19至少部分地嵌入於該絕緣基底層25中。絕緣基底層25可至少部分地延伸通過第一區段24a、第二區段24b及包括可撓性單元17之第三區段24c。至少一個導電跡線19至少部分地延伸通過第一區段24a、第二區段24b及包括可撓性單元17之第三區段24c，該第三區段包括在第一區段24a與第二區段24c之間的間隙60。另外，至少一個導電跡線19可提供第一半導體元件9a與第二半導體元件9b之間的電通信。在所繪示之具體實例中，絕緣基底層25包含具有可撓性厚度之有機材料。舉例而言，有機材料可包含聚合物，諸如液晶聚合物（LCP）及聚醯亞胺中之至少一種。有機層之熱膨脹係數（CTE）可小於10 ppm/℃。在其他具體實例中，絕緣基底層25可包含具有可撓性厚度之無機材料。
如上文所解釋，第一區段24a可包含安置於絕緣基底層25上方之第一無機非導電接合層23a。第二區段24b可包含安置於絕緣基底層25上方之第二無機非導電接合層23b，其中第三區段24c包括安置於第一無機非導電接合層23a與第二無機非導電接合層23b之間的可撓性單元17。如上所述，第一無機非導電接合層23a及第二無機非導電接合層23b包含平坦化及/或活化之接合表面。絕緣基板20之第一表面21可直接接合至第一半導體元件9a及第二半導體元件9b。絕緣基板20可具有與第一表面21相對之第二表面22。第一無機非導電接合層23a及第二無機非導電接合層23b可安置於絕緣基板20之第一表面21處。第一區段24a可包含安置於絕緣基板20之第二表面22處之絕緣基底層25上方的第三無機非導電接合層23c。第二區段24b可包含安置於絕緣基板20之第二表面22處之絕緣基底層25上方的第四無機非導電接合層23d。如所展示，絕緣基板20可包括至少部分地嵌入於第一無機非導電接合層23a中的圖3A及圖3B中之複數個導電接觸特徵27。第一無機非導電接合層23a可在無中介黏著劑之情況下直接接合至第一半導體元件9a之非導電區。複數個導電接觸特徵27可在無中介黏著劑之情況下直接接合至第一半導體元件9a之複數個導電接觸特徵27。
如圖4D至圖4F中所展示，多個半導體元件9可堆疊於彼此上。因此，在一些具體實例中，絕緣基板20a之第二表面22a可直接接合至第一半導體元件9a及第二半導體元件9b。第一互連組件16a之第一絕緣基板20a可包括與第二表面22a相對之第一表面21a。接合結構8可包括直接接合至絕緣基板20a之第一表面21a的第三半導體元件9c及直接接合至絕緣基板20a之第一表面21a的第四半導體元件9d。第二互連組件16b可包括具有導電跡線19之第二絕緣基板20b。第二絕緣基板20b可包括直接接合至第三半導體元件9c之第二區段24b、直接接合至第四半導體元件9d之第一區段24a，及安置於第一區段24a與第二區段24b之間的包括可撓性單元17之第三區段24c。
如圖4G中所展示，在一些具體實例中，互連組件16可有益地連接具有不同高度的側向隔開之半導體元件9。舉例而言，在圖4G中，第一區段24a可在相對於支撐組件10之上表面之第一垂直位置處直接接合至第一半導體元件9a，且第二區段24b可在相對於支撐組件10之上表面之第二垂直位置處直接接合至第二半導體元件9b。第二垂直位置可因接合表面之間的垂直偏移53而不同。在圖4G中，支撐組件之上表面包含第一半導體元件9a之頂面。
在圖4H中，互連組件16可包括連接至第一半導體元件9a及第二半導體元件9b中之至少一者之測試電路28。測試電路28可經配置以測試第一半導體元件9a及第二半導體元件9b中之至少一者中之電路系統的功能性。測試電路28可以任何合適方式連接至外部裝置。舉例而言，測試電路28可電線接合至載體10，第一半導體元件9a及第二半導體元件9b中之至少一者安裝至該載體，如（例如）圖9D至圖9E中所展示。
圖5A至圖5D繪示其中可併有本文中所揭示之接合結構8或互連組件16的範例應用或裝置。舉例而言，如圖5A中所展示，在一些具體實例中，接合結構8可併入至可穿戴式消費型裝置中。互連組件16連接兩個半導體裝置9。半導體裝置9及互連組件16安裝於基板54上（例如直接混合接合至基板54）。接合結構8允許第一半導體元件9a與第二半導體元件9b之間的連接，同時互連組件彎曲或模製成新形狀，諸如手鐲腕帶、項鏈或束頭帶之圓形形狀。半導體裝置9可包含處理器、記憶體或感測器以與穿戴者互動。在圖5B至圖5C中，接合結構8可包括附接至安裝於基板54上（例如，直接混合接合至基板54）之互連組件16的半導體元件9，且可結合在一些應用中可連接至熱電冷卻器55（TEC）之光學元件29（諸如，發光二極體或LED）而使用。圖5B展示連接至TEC 55之光學元件29。此等連接之光學元件29可經配置為發光珠寶，諸如發光項鏈或手鐲。在圖5D中，多個接合結構8可彼此側向地連接以形成可撓性帶結構30。因此，在圖5D中，例如圖3A至圖3B中所描繪之絕緣基板20可包括直接接合至第三半導體元件之第三區段及安置於第二區段與第三區段之間的第二可撓性區段。額外半導體元件及可撓性區段可菊鍊(daisy-chained)在一起以形成具有任何合適長度之帶結構。此等菊鍊接合結構8可為腕帶上經配置以用於心率監測或其他健康相關監測的感測器。菊鏈接合結構8可經配置為環中之用於監測心率或其他健康相關監測的感測器。類似地，菊鏈接合結構8可為配置於可穿戴式結構上以發射信號位置以用於追蹤穿戴者之移動的信號發射器。直接接合，諸如圖5A至圖5D中之實例，可對單晶粒堆疊及多晶粒堆疊中之非平面晶粒及/或高度變化具有較高的容許度。另外，益處可包括能夠在晶片或撓曲件之全部或部分上添加局部重佈層、易於整合具有不同CTE之基板、直接晶粒至晶粒測試增強、信號損耗減少，以及連接路徑較短及阻抗較低。在一些具體實例中，基板54可充當支撐組件。
圖6A至圖6V繪示根據各種具體實例之用於形成互連組件16的方法。在圖6A中，可將背面無機絕緣接合層23c設置（例如，沈積）至暫時支撐結構37a（在本文中亦被稱作載體、把手或犧牲基板）上。暫時支撐結構37a可包含任何合適類型之基板，諸如半導體基板（例如，矽基板）、玻璃基板、面板、永久或暫時的基板，或一般而言載體等。背面無機絕緣接合層23c可包含任何合適類型之無機絕緣材料，諸如氧化矽、氮化矽、碳氮氧化矽等。背面無機絕緣接合層23c可包括具有嵌入式導電層或襯墊以供後續使用之混合接合表面18（圖6A中未示出）。可設置第一絕緣基底層25a（例如，第一絕緣基底層25a沈積於背面無機絕緣接合層23c上）。第一絕緣基底層25a可包含本文中所描述之絕緣基底層25之子層。如上文所解釋，在各種具體實例中，第一絕緣層25a可包含有機材料，諸如聚合物。舉例而言，第一絕緣層25a可包含聚醯亞胺、液晶聚合物（LCP）或具有低CTE之任何其他合適聚合物。此步驟可包括在基板上添加低CTE聚合物層＜ 10 ppm/℃的塗層。在圖6B中，暫時支撐結構37a、接合層23c及第一絕緣層25a可例如使用微波烘箱及/或真空固化或習知烘箱而固化。固化可萃取溶劑且可減少熱預算且降低所製造結構中之應力。
轉向圖6C，可將第一層間介電31a（ILD）層設置（例如，沈積）於第一絕緣層25a上。第一ILD 31a可包含薄介電層，諸如薄氮化矽或氧化矽層。在各種具體實例中，第一ILD 31a可包含一個或複數個層。在各種具體實例中，第一ILD 31a可充當蝕刻終止層。在一些具體實例中，第一ILD 31a可用以改良第一絕緣層25a與第二絕緣層25b（參見圖6I）之間的黏著力。在圖6D中，可將光阻層32施加於第一ILD 31a上方且使用微影圖案化來圖案化光阻層32。在圖6E中，可在諸如反應性離子蝕刻（RIE）製程之一或多個蝕刻製程中蝕刻第一ILD 31a及第一絕緣層25a以形成單個或雙鑲嵌空腔36。可清潔第一絕緣層25a之包括空腔36的表面以移除任何殘餘有機材料。在圖6F中，可將障壁層33a設置於空腔36中，且可將晶種層（圖中未示）設置於障壁層33a上方。障壁層33a可包含防止導電材料34（諸如銅）遷移至絕緣層25中的任何合適類型之障壁。舉例而言，障壁層33a可包含導電障壁材料，諸如氮化鉭、氮化鈦、鎳釩等。
轉向圖6G，可將導電材料34a（諸如銅）設置（例如電鍍）於障壁層33a上方之空腔36中。在圖6H中，可執行拋光製程（例如，化學機械拋光或CMP製程）以使導電材料34平坦化且移除上覆於絕緣層25的障壁層33a之部分，從而留下導電材料34a之平坦化表面35。
在一些具體實例中，可提供光可定義聚合物（諸如聚醯亞胺）以產生金屬空腔36（例如用於金屬襯墊之空腔）或導電襯墊42。對於側向尺寸超過例如2至3微米的空腔36，可省略第一ILD層31a，可經由微影曝光而圖案化經塗佈及軟烘烤之第一絕緣層25a，且可將非想要區溶解於合適顯影劑中。可在真空烘箱或微波烘箱中在較高溫度下熱處理經圖案化之第一絕緣層25a，例如以改良經圖案化之第一絕緣層25a之熱屬性、機械屬性及/或電屬性。可將障壁層33a設置於空腔36中，且可將晶種層設置於障壁層33a上方。可將導電材料34a（諸如銅）設置（例如電鍍）於障壁層33a上方之空腔36中。在圖6H中，可執行拋光製程（例如，化學機械拋光或CMP製程）以使導電材料34a平坦化且移除上覆於絕緣層25a的障壁層33a之部分。可藉由濕式蝕刻製程或藉由反應性離子蝕刻（RIE）方法選擇性地移除障壁層33a之剩餘部分。
在圖6I中，可將第二絕緣層25b設置於第一ILD 31a以及第一導電材料34a之經曝露上表面上方。第二絕緣層25b可包含與第一絕緣層25a相同之材料，或不同材料。可將第二ILD 31b（其可為與第一ILD 31a相同之材料，或不同材料）設置於第二絕緣層25b上方。在圖6J中，可在第二ILD 31b及第二絕緣層25b中形成（例如蝕刻）空腔36。在圖6K中，可將第二導電材料34b（例如銅）設置（例如電鍍）於第二障壁層33b上方之空腔36中。在圖6L中，可拋光第二導電材料34b。又，如上文所解釋，在一些具體實例中，多個互連層可用光可定義之聚合材料形成。
轉向圖6M，可將第三絕緣層25c（其可與第一絕緣層25a及第二絕緣層25b相同或不同）設置於第二ILD 31b上方，且可將第三ILD 31c設置於第三絕緣層25c上方。可將前側無機絕緣接合層23a設置於第三ILD 31c上方。前側無機絕緣接合層23a可包含與背面接合層23c相同之材料或可包含不同材料。在圖6N中，可將第三導電材料34c設置於第三絕緣層25c中之空腔36中及前側接合層23a中。第三導電材料34c可充當互連組件16之前側處之導電接點27。在圖6O中，可選擇性地移除前側接合層23a之一部分以曝露第三ILD 31c。在圖6P中，可翻轉互連組件16並將其安裝至暫時支撐結構37b。暫時支撐結構37b可充當載體，但在此製程期間被移除。在一些具體實例中，互連組件16可藉由黏著劑黏附至暫時支撐結構37b。在其他具體實例中，互連組件16可在無中介黏著劑之情況下直接接合至暫時支撐結構37b。在圖6P中亦可移除（例如藉由研磨或拋光）暫時支撐結構37b以曝露背面接合層23c。在圖6Q中，可選擇性地移除背面接合層23c之部分以曝露第一絕緣層25a。在圖6R中，可移除暫時支撐結構37b，且可將互連組件16附接至切割薄片38（例如，在一些配置中之切割帶）。在一些具體實例中，可將互連組件16以黏著方式附接至處理薄片且可移除暫時支撐結構37b。在一些應用中，處理薄片可包含切割薄片38，且在其他應用中，互連組件16可運用框架而轉移至切割薄片38。
在圖6S中，可將保護層39（諸如有機保護層）設置於背面接合層23c上方。保護層39可用以在單一化期間保護接合層23c之接合表面18。在一些具體實例中，保護層39可包含光阻層。舉例而言，單一化製程可包含濕式蝕刻方法、反應性離子蝕刻（RIE）方法、鋸切割、雷射切割及其任何組合。在圖6T中，互連組件16可沿著切割道40單一化以形成如圖6U中所展示之複數個單一化互連組件16。在圖6U中，可藉由諸如抗蝕劑顯影劑之合適的清潔溶液移除保護層39，且可製備接合層23以用於直接接合。製備製程可包含剝離保護層39之殘餘物、清潔非想要顆粒、灰化及活化經清潔之接合表面41、用去離子水或其他合適溶劑沖洗接合表面41及對經清潔接合表面41進行乾燥。對經清潔接合表面41進行乾燥可包含對經沖洗之互連組件16進行離心乾燥，例如以500至3000 rpm之間的速度對經沖洗之互連組件16進行離心乾燥，歷時範圍介於15 s至240 s之間的時間。rpm愈高，乾燥時間愈短。在乾燥步驟之後，在一些具體實例中，切割框架（圖中未示）之背面可曝露於UV輻射以減小互連組件16與切割薄片38之間的黏著力，以用於取放接合操作。圖6V繪示具有至少部分地嵌入於前側及背面介電接合層23中之導電接觸特徵27的單一化互連組件16。
圖7A至圖7I繪示雙鑲嵌製程之實例。圖7A至圖7C可與圖6G至圖6I中所展示之步驟相同或大體上類似。背面接合介電層23c可包含背面接合表面（圖中未示）處之嵌入式導電襯墊以用於直接混合接合。然而，在圖7D中，雙鑲嵌空腔43可形成於第二絕緣層25b中，且障壁層33b可設置於雙鑲嵌空腔43中。在圖7E中，可將第二導電材料34b設置於雙鑲嵌空腔43中，且在圖7F中，可使第二導電材料34b平坦化，其中上覆於第二ILD 31b的第二障壁層33b之部分被移除。圖7F之平坦化製程亦可使第二ILD 31b平坦化，該第二ILD可充當所繪示具體實例中之接合表面18。因此，在圖7F中，第二ILD 31b可包含無機絕緣接合層23，諸如氧化矽、氮化矽等。在圖7G中，可在背面上使暫時基板59薄化（若適合於特定製程或結構）。在圖7H中，可移除暫時基板59（例如，暫時基板），且可曝露背面無機接合層23c。在圖7I中，可將導電接觸特徵27設置於形成於背面接合層23c中之空腔36中，且背面接合層23c及接觸特徵27可經製備用於直接接合。在一些具體實例中，來自前側金屬化（Cu）之應力及所得結構中之總翹曲可藉由使用背面上之介電質內的鋁（Al）金屬層來補償。Al比Cu更具拉伸性且可用以平衡介電質中之壓縮應力。可藉由增建層及/或CMP鋁製程添加鋁。在增建鋁製程中，可對鋁進行圖案化，可將介電質沈積於增建鋁層上方且鋁收縮以變得更具拉伸性從而補償介質應力。鋁可經由蝕刻或介電質CMP拋光製程而曝露。Cu接合層可形成於鋁互連件上方。
圖8A至圖8F繪示用於接合結構8中之互連組件16的額外實例。圖8A繪示安裝於絕緣基板20之第一表面21上的複數個半導體元件9a及9c（例如，裝置晶粒）以及安裝於第二表面22上的複數個半導體元件9b及9d，第二表面22與絕緣基板20之第一表面21相對。一個或複數個半導體元件9a可安裝於第一區段24a之第一表面21上，且一個或複數個半導體元件9b可安裝於第一區段24a之第二表面22上。一個或複數個半導體元件9c可安裝於第二區段24b之第一表面21上。一個或複數個半導體元件9d可安裝於第二區段24b之第二表面22上。
轉向圖8B，在一些具體實例中，導電跡線19可囊封於障壁層33中。障壁層33可防止濕氣接觸導電跡線27。障壁層33可包含任何合適類型之障壁材料，諸如CoP、NiP、CoP/NiP、鎳釩、氮化鉭、鉭及其組合。
在圖8C中，互連組件16可安裝至支撐結構44，該支撐結構包含包括凹座45之載體10。包括可撓性單元17之第三區段24c可至少部分地橋接凹座45。如所展示，半導體元件9可安裝（例如直接接合）至互連組件16之對置側，如上文所解釋。
圖8D繪示絕緣基板20，其中半導體元件9接合至其且附接至切割薄片38。圖8E繪示單一化互連組件16，其中半導體元件9接合至其。圖8F展示互連組件16之俯視平面圖。如圖8F中之互連組件16的俯視平面圖中所展示，至少一個導電跡線19可彎曲或為Z形。曲線或Z形可用於減輕基板20之金屬層中之應力。在一些具體實例中，半導體裝置9可充當支撐組件。
圖9A至圖9E繪示利用可連接至安置於互連組件16中之測試電路28的測試襯墊46的額外具體實例。除非另有指出，否則圖9A至圖9E之構件可與圖2C至圖8F之經類似編號的構件相同或大致上類似。如上文所解釋，測試電路28可經配置以測試第一半導體元件9a及第二半導體元件9b中之至少一者中之電路系統的功能性。圖9A展示安置於互連組件16中之測試襯墊46。在圖9B中，半導體元件9c及9d可安裝至互連組件16，且可連接至互連組件16中之測試電路28。經合適配置之測試襯墊46可測試圖9B之各種半導體元件9（例如，互連組件16下方及上方之半導體元件9）的連接性及功能性。圖9C繪示用於測試接合至互連組件16之一或多個半導體元件9之測試夾具47或插座。多個半導體元件9可接合至互連組件16以用於功能性測試。稍後，若經測試元件正確地運作，則已知良好組裝之半導體元件9可經由互連組件16之背面接合表面23c接合至另一基板以完成模組或組件。
圖9D繪示藉助於接合線48連接至載體10之測試襯墊46。在一些具體實例中，接合線48可經調適為至載體10之電力及接地導管以經由襯墊46供應電力及接地至半導體元件9。在圖9E中，小晶片49（例如，另一積體裝置晶粒）可設置於包括互連組件16之可撓性單元17的第三區段24c下方的間隙26中（例如，直接接合至載體）。在一些具體實例中，一或多個小晶片49可接合至互連組件16（圖中未示）。
圖10A至圖10H繪示具有互連組件16之直接接合結構8的額外實例。圖10A至圖10E之特徵可使用上文所描述之方法形成，且除非另外提及，否則可包括與圖3A至圖9E之構件相同或大體上類似的構件。在圖3A至圖9E之具體實例中，互連組件16之絕緣基底層25（其可包括一或多個層）包含如上文所提及之有機材料。然而，在圖10A至圖10E之具體實例中，絕緣基底層25可包含無機基底層。在各種具體實例中，無機絕緣基底層25可包含合適碳化物材料、氮化物材料及/或氧化物材料，諸如玻璃、碳化矽、藍寶石、鋁矽酸鹽玻璃、玻璃陶瓷、Gorilla glass®、Lotus glass®、類鑽碳（DLC）或任何其他合適的無機材料。無機絕緣基底層之厚度可為至少1微米，例如，在3微米至50微米之範圍內，或在5微米至20微米之範圍內。載體10可藉由安裝至（例如直接接合至）載體10之半導體元件57連接至半導體元件9。如圖10B至圖10C中所展示，在各種具體實例中，模製化合物50可設置於半導體元件9、載體10上方及間隙26內。在圖10B中，互連組件16之上表面可經由模製化合物50曝露。在圖10C中，模製化合物50可設置於互連組件16上方。在圖10D中，展示圖10A中之接合結構8之不同的配置，在圖10D中，互連組件16與四個半導體裝置9接合。圖10E包括與具有不同高度之半導體裝置9直接接合的可撓性單元17。
圖10F至圖10H繪示無機絕緣基底層25，其中聚合物應力緩衝層51（例如，聚醯亞胺層）安置於垂直鄰近之無機絕緣基底層25之間。緩衝層51可包含直通導電通孔52及用於橋接緩衝層51上方及下方之互連層25之導電跡線19。聚合物緩衝層51可有益地充當由於該層之任一側上之材料之CTE失配誘發的應力之應力緩衝區，尤其當聚合物上方之介電層之基質的CTE不同於聚合物層下方時。在一些具體實例中，聚合物緩衝區51可包含纖維補強聚合物之微粒。在圖10G中，互連組件16之下部部分可形成於合適基板54上。聚合物層51可包含跡線19、直通孔52及形成於下部部分上方之無機接合表面。在一些具體實例中，互連組件16之頂部部分可分開地形成。互連組件16之頂部部分之下部接合表面可直接接合至安置於聚合物層51上方之接合表面。可在後續製程之前移除暫時基板54。圖10G描繪與圖10F類似之互連組件，其中半導體裝置9接合至互連組件16。圖10H繪示藉助於接合線48連接至載體20之測試襯墊46。 直接接合方法及直接接合結構之實例
本文中所揭示之各種具體實例係關於其中兩個元件可在無中介黏著劑之情況下彼此直接接合的直接接合結構。可為半導體元件（諸如，積體裝置晶粒、晶圓等）或如本文中所描述之諸如具有無機絕緣接合層之封裝基板（包括可撓性基板）之非半導體元件的兩個或多於兩個電子元件，可堆疊於彼此上或彼此接合以形成接合結構。在本文中所揭示之具體實例中，電子構件（例如，佈線層）可包含第一元件，且封裝載體可包含第二元件。半導體裝置可包含第三元件。一個元件之導電接觸襯墊可電連接至另一元件之對應導電接觸襯墊。任何合適數目個元件可堆疊於接合結構中。接觸襯墊可包含形成於非導電接合區中之金屬襯墊，且可連接至底層金屬化物，諸如重佈層（RDL）。
在一些具體實例中，元件在無黏著劑之情況下彼此直接接合。在各種具體實例中，第一元件之非導電或介電材料可在無黏著劑之情況下直接接合至第二元件之對應非導電或介電場區。非導電材料可被稱作第一元件之非導電接合區或接合層。在一些具體實例中，第一元件之非導電材料可使用介電質至介電質接合技術直接接合至第二元件之對應非導電材料。舉例而言，介電質至介電質接合可使用直接接合技術在無黏著劑之情況下形成，所述直接接合技術至少揭示於美國專利第9,564,414號；第9,391,143號；及第10,434,749號中，所述專利中之各者的全部內容以全文引用之方式且出於所有目的併入本文中。用於如本文所描述之直接接合層之合適的介電材料包括但不限於無機介電質，諸如氧化矽、氮化矽或氮氧化矽，或可包括碳，諸如碳化矽、氮碳氧化矽、碳氮化矽或類鑽碳。在一些具體實例中，接合層之介電材料不包含諸如環氧樹脂、樹脂或模製材料之聚合物材料，但下伏的層可包含有機材料，諸如本文所描述之有機絕緣層。
在各種具體實例中，可在無中介黏著劑之情況下形成混合直接接合。舉例而言，介電接合表面可經拋光至高平滑度。可清潔接合表面並將其曝露於電漿及/或蝕刻劑以活化所述表面。在一些具體實例中，表面可在活化之後或在活化期間（例如，在電漿及/或蝕刻製程期間）用某種物種終止。在不受理論限制之情況下，在一些具體實例中，可執行活化製程以破壞接合表面處之化學鍵，且終止製程可在接合表面處提供在直接接合期間改良接合能量之額外化學物種。在一些具體實例中，活化及終止提供於同一步驟中，例如，用以活化及終止表面之電漿或濕式蝕刻劑。在其他具體實例中，可在單獨處理中終止接合表面以提供用於直接接合之額外物種。在各種具體實例中，終止物種可包含氮。另外，在一些具體實例中，接合表面可曝露於氟。舉例而言，在層及/或接合界面附近可存在一或多個氟峰值。因此，在直接接合結構中，兩種介電材料之間的接合界面可包含在接合界面處具有較高氮含量及/或氟峰值之極平滑界面。可貫穿美國專利第9,564,414號；第9,391,143號；及第10,434,749號中發現活化及/或終止處理之額外實例，所述專利中之各者的全部內容以全文引用之方式且出於所有目的併入本文中。
在各種具體實例中，第一元件之導電接觸襯墊亦可直接接合至第二元件之對應導電接觸襯墊。舉例而言，混合直接接合技術可用於沿著包括如上文所描述製備之共價直接接合之介電質至介電質表面的接合界面提供導體至導體直接接合。在各種具體實例中，可使用至少在美國專利第9,716,033號及第9,852,988號中所揭示之直接接合技術形成導體至導體（例如，接觸襯墊至接觸襯墊）直接接合及介電質至介電質混合接合，所述專利中之各者的全部內容以全文引用之方式且出於所有目的併入本文中。
舉例而言，本文中所描述之接合層之介電接合表面可在無中介黏著劑之情況下經製備且彼此直接接合，如上文所解釋。導電接觸襯墊（其可由非導電介電場區包圍）亦可在無中介黏著劑之情況下彼此直接接合。在一些具體實例中，各別接觸襯墊可凹入至介電場或非導電接合區之外部（例如，上）表面下方，例如凹入小於30 nm、小於20 nm、小於15 nm或小於10 nm，例如凹入在2 nm至20 nm之範圍內或在4 nm至10 nm之範圍內。在本文中所描述之接合工具中之一些具體實例中，非導電接合區可在室溫下在無黏著劑之情況下彼此直接接合，且隨後，可對接合結構進行退火。退火可在單獨設備中執行。在退火後，接觸襯墊可擴展並彼此接觸以形成金屬至金屬直接接合。有益地，使用混合接合技術，諸如可購自加利福尼亞州聖荷西（San Jose，CA）之Adeia的直接接合互連或DBI®，可實現跨越直接接合界面連接之高密度襯墊（例如，用於規則陣列之小或細間距）。在一些具體實例中，接合襯墊或嵌入於接合元件中之一者之接合表面中的導電跡線的間距可小於40微米或小於10微米或甚至小於2微米。對於一些應用，接合襯墊之間距與接合襯墊之尺寸中之一者的比率小於5，或小於3，且有時理想地小於2。在其他應用中，嵌入於接合元件中之一者之接合表面中的導電跡線之寬度可在0.3微米至5微米之間的範圍內。在各種具體實例中，接觸襯墊及/或跡線可包含銅，但其他金屬可為合適的。
如本文中所解釋，第一元件及第二元件（例如，本文中繪示為佈線層及封裝載體之電子構件）可在無黏著劑之情況下直接彼此接合，此不同於沈積製程。第一元件及第二元件可相應地包含非沈積元件。另外，不同於沈積層，直接接合結構可包括沿著其中存在奈米空隙之接合界面的缺陷區。由於接合表面之活化（例如，曝露於電漿），可形成奈米空隙。如上文所解釋，接合界面可包括來自活化及/或最後化學處理製程之材料濃度。舉例而言，在利用氮電漿進行活化之具體實例中，氮峰值可形成於接合界面處。在利用氧電漿進行活化之具體實例中，氧峰值可形成於接合界面處。在一些具體實例中，接合界面可包含氮氧化矽、氮碳氧化矽或碳氮化矽。如本文中所解釋，直接鍵可包含共價鍵，其強於凡得瓦爾（van Der Waals）鍵。接合層亦可包含經平坦化至高度平滑度之經拋光表面。舉例而言，接合層可具有小於2 nm均方根（RMS）/微米或小於1 nm RMS/微米之表面粗糙度。
在各種具體實例中，可接合直接混合接合結構中之導電特徵（例如接觸襯墊）之間的金屬至金屬接合，使得導電特徵粒，例如導電特徵上之銅粒跨越接合界面生長至彼此中。在一些具體實例中，銅可具有沿著111晶面定向之晶粒以用於改良跨越接合界面之銅擴散。接合界面可實質上完全延伸至接合接觸襯墊之至少一部分，使得在接合接觸襯墊處或附近之非導電接合區之間實質上不存在間隙。在一些具體實例中，障壁層可設置於接觸襯墊（例如，其可包括銅）下方。然而，在其他具體實例中，在接觸襯墊下方可能不存在障壁層，例如，如US 2019/0096741中所描述，其以全文引用之方式且出於所有目的併入本文中。
在一個具體實例中，一種接合結構可包括：一第一半導體元件；一第二半導體元件，其與該第一半導體元件間隔開一間隙；及一互連組件，其包含具有導電跡線之一絕緣基板，該絕緣基板包括直接接合至該第一半導體元件之一第一區段、直接接合至該第二半導體元件之一第二區段及安置於該第一區段與該第二區段之間的一可撓性區段，該可撓性區段至少部分地橋接該間隙。
在一些具體實例中，該絕緣基板包含一絕緣基底層，所述導電跡線至少部分地嵌入於該絕緣基底層中。在一些具體實例中，該絕緣基底層至少部分地延伸通過該第一區段、該第二區段及該可撓性區段。在一些具體實例中，該絕緣基底層包含複數個絕緣層。在一些具體實例中，該接合結構可包括安置於一第一絕緣層與一第二絕緣層之間的一層間介電（ILD）層。在一些具體實例中，該ILD層包含氮化矽及氧化矽中之至少一種。在一些具體實例中，至少一個導電跡線至少部分地延伸通過該第一區段、該第二區段及該可撓性區段。在一些具體實例中，該至少一個導電跡線提供該第一半導體元件與該第二半導體元件之間的電通信。在一些具體實例中，該絕緣基底層包含具有一可撓性厚度之一有機材料。在一些具體實例中，該有機材料包含一聚合物。在一些具體實例中，該有機材料包含一液晶聚合物（LCP）及一聚醯亞胺中之至少一種。在一些具體實例中，有機層之一熱膨脹係數（CTE）小於12 ppm/℃。在一些具體實例中，該絕緣基底層包含具有一可撓性厚度之一無機材料。在一些具體實例中，該第一區段包含安置於該絕緣基底層上方之一第一無機非導電接合層。在一些具體實例中，該第二區段包含安置於該絕緣基底層上方之一第二無機非導電接合層，該可撓性區段安置於該第一無機非導電接合層與該第二無機非導電接合層之間。在一些具體實例中，該第一無機非導電接合層及該第二無機非導電接合層包含平坦化接合表面。在一些具體實例中，該絕緣基板之一第一表面直接接合至該第一半導體元件及該第二半導體元件，該絕緣基板包括與該第一表面相對之一第二表面，其中該第一無機非導電接合層及該第二無機非導電接合層安置於該絕緣基板之該第一表面處。在一些具體實例中，該第一區段包含安置於該絕緣基板之該第二表面處之該絕緣基底層上方的一第三無機非導電接合層。在一些具體實例中，該第二區段包含安置於該絕緣基板之該第二表面處之該絕緣基底層上方的一第四無機非導電接合層。在一些具體實例中，該絕緣基板包括至少部分地嵌入於該第一無機非導電接合層中之複數個導電接觸特徵。在一些具體實例中，該第一無機非導電接合層在無一中介黏著劑之情況下直接接合至該第一半導體元件之一非導電區，且其中該複數個導電接觸特徵在無一中介黏著劑之情況下直接接合至該第一半導體元件之複數個導電接觸特徵。在一些具體實例中，該絕緣基板之一第一表面直接接合至該第一半導體元件及該第二半導體元件，該絕緣基板包括與該第一表面相對之一第二表面，其中該接合結構包括直接接合至該絕緣基板之該第二表面的一第三半導體元件及直接接合至該絕緣基板之該第二表面的一第四半導體元件。在一些具體實例中，該接合結構可包括一第二互連組件，該第二互連組件包含具有導電跡線之一第二絕緣基板，該第二絕緣基板包括直接接合至該第三半導體元件之一第一區段、直接接合至該第四半導體元件之一第二區段及安置於該第一區段與該第二區段之間的一可撓性區段。在一些具體實例中，該第一半導體元件及該第二半導體元件安裝於一支撐組件上。在一些具體實例中，該支撐組件包含一載體，該第一半導體元件及該第二半導體元件安裝於該載體上。在一些具體實例中，該第一半導體元件及該第二半導體元件在無一中介黏著劑之情況下直接接合至該載體。在一些具體實例中，該第一區段在相對於該支撐組件之一上表面之一第一垂直位置處直接接合至該第一半導體元件，且該第二區段在相對於該支撐組件之該上表面之一第二垂直位置處直接接合至該第二半導體元件，該第二垂直位置不同於該第一垂直位置。在一些具體實例中，該絕緣基板之一第一表面直接接合至該第一半導體元件及該第二半導體元件，該絕緣基板包括與該第一表面相對之一第二表面，該第二表面安裝至彼此間隔開之第三元件及第四元件，該支撐組件包括該第三元件及該第四元件。在一些具體實例中，該絕緣基板包括直接接合至一第三半導體元件之一第三區段及安置於該第二區段與該第三區段之間的一第二可撓性區段。在一些具體實例中，該互連組件包括連接至該第一半導體元件及該第二半導體元件中之至少一者之一測試電路，該測試電路經配置以測試該第一半導體元件及該第二半導體元件中之至少一者中的電路系統之一功能性。在一些具體實例中，該測試電路電線接合至一載體，該第一半導體元件及該第二半導體元件中之至少一者安裝至該載體。在一些具體實例中，如自該互連組件之一俯視平面圖所看到，至少一個導電跡線係彎曲的或Z形的。在一些具體實例中，該間隙包含一氣體。在一些具體實例中，該第一半導體元件及該第二半導體元件至少部分嵌入於一模製化合物中。在一些具體實例中，該模製化合物安置於該間隙中。在一些具體實例中，該可撓性區段具有在2 GPa至15 GPa之一範圍內之一楊氏模數。在一些具體實例中，該可撓性區段可彎曲而不破壞該絕緣基底層且不中斷所述導電跡線之電連接性。
在另一具體實例中，一種接合結構可包括：一載體；及一互連組件，其包含具有導電跡線之一絕緣基板，該絕緣基板包括一第一區段及自該第一區段延伸之一可撓性區段，該第一區段包括一第一無機非導電接合層，該第一無機非導電接合層在無一黏著劑之情況下直接接合至該載體。
在一些具體實例中，該載體包含一第一半導體元件。在一些具體實例中，該接合結構可包括一第二半導體元件，該絕緣基板包括一第二區段，該第二區段包括一第二無機非導電接合層，該第二無機非導電接合層在無一黏著劑之情況下直接接合至該第二半導體元件。在一些具體實例中，該載體包含一凹座，該絕緣基板包括一第二區段，該第二區段包括直接接合至該載體之一第二無機非導電接合層，該可撓性區段至少部分地橋接該載體中之該凹座。
在另一具體實例中，一種接合結構可包括：一支撐組件，其具有一第一接合表面及一第二接合表面；及該支撐組件上方之一互連組件，該互連組件包含具有導電跡線之一絕緣基板，該絕緣基板具有在無一黏著劑的情況下直接接合至該第一接合表面之一第一區段、在無一黏著劑的情況下直接接合至該第二接合表面之一第二區段以及在該第一區段與該第二區段之間延伸的一第三區段，該第三區段橋接該第一接合表面與該第二接合表面之間的一間隙，該間隙填充有一氣體。
在一些具體實例中，該絕緣基板之該第三區段係可撓性的。在一些具體實例中，該支撐組件包含一第一半導體元件及一第二半導體元件，該第二半導體元件與該第一半導體元件間隔開一間隙，該第一半導體元件包含該第一接合表面且該第二半導體元件包含該第二接合表面。在一些具體實例中，該第一半導體元件及該第二半導體元件安裝於一載體上。在一些具體實例中，該支撐組件包含具有一凹座之一載體，該第三區段至少部分地橋接該載體中之該凹座。在一些具體實例中，該絕緣基板包括一絕緣基底層，其中該第一區段包含安置於該絕緣基底層上方之一第一無機非導電接合層，且其中該第二區段包含安置於該絕緣基底層上方之一第二無機非導電接合層。在一些具體實例中，該第一接合表面係在相對於該支撐組件之一上表面之一第一垂直位置處，且其中該第二接合表面安置於相對於該支撐組件之該上表面之一第二垂直位置處，該第二垂直位置不同於該第一垂直位置。
在另一具體實例中，一種接合結構可包括：一支撐組件，其具有處於相對於該支撐組件之一上表面之一第一垂直位置的一第一接合表面及安置於相對於該支撐組件之該上表面之一第二垂直位置處的一第二接合表面，該第二垂直位置不同於該第一垂直位置；及一互連組件，其包含具有導電跡線之一絕緣基板，該絕緣基板具有在無一黏著劑的情況下直接接合至該第一接合表面之一第一區段、在無一黏著劑的情況下直接接合至該第二接合表面之一第二區段及在該第一區段與該第二區段之間延伸的一第三區段。
在一些具體實例中，該絕緣基板之該第三區段係可撓性的。在一些具體實例中，該支撐組件包含一第一半導體元件及一第二半導體元件，該第二半導體元件與該第一半導體元件間隔開一間隙，該第一半導體元件包含該第一接合表面且該第二半導體元件包含該第二接合表面，該支撐組件之該上表面包含該第一半導體元件之一頂面。在一些具體實例中，該第一半導體元件及該第二半導體元件安裝於一載體上。在一些具體實例中，該支撐組件包含具有一凹座之一載體，該第三區段至少部分地橋接該載體中之該凹座。在一些具體實例中，該絕緣基板包括一絕緣基底層，其中該第一區段包含安置於該絕緣基底層上方之一第一無機非導電接合層，且其中該第二區段包含安置於該絕緣基底層上方之一第二無機非導電接合層。
在另一具體實例中，一種互連組件可包括：具有導電跡線之一絕緣基板，該絕緣基板具有一第一表面及與該第一表面相對之一第二表面；一第一無機非導電接合層，其在該絕緣基板之該第一表面之一第一區段上，該第一無機非導電接合層經製備用於直接接合；及一第二無機非導電接合層，其在該絕緣基板之該第一表面之一第二區段上，該第二區段與該第一區段間隔開，該第二無機非導電接合層經製備用於直接接合，其中該絕緣基板包含安置於該第一區段與該第二區段之間的一可撓性區段。
在一些具體實例中，該絕緣基板包含一絕緣基底層，所述導電跡線至少部分地嵌入於該絕緣基底層中。在一些具體實例中，該絕緣基底層至少部分地延伸通過該第一區段、該第二區段及該可撓性區段。在一些具體實例中，至少一個導電跡線至少部分地延伸通過該第一區段、該第二區段及該可撓性區段。在一些具體實例中，該絕緣基底層包含具有一可撓性厚度之一有機材料。在一些具體實例中，該有機材料包含一聚合物。在一些具體實例中，該有機材料包含一液晶聚合物（LCP）及一聚醯亞胺中之至少一種。在一些具體實例中，有機層之一熱膨脹係數（CTE）小於12 ppm/℃。在一些具體實例中，該絕緣基底層包含具有一可撓性厚度之一無機材料。在一些具體實例中，該第一無機非導電接合層安置於該絕緣基底層上方。在一些具體實例中，該第二無機非導電接合層安置於該絕緣基底層上方。在一些具體實例中，該第一無機非導電接合層及該第二無機非導電接合層包含平坦化接合表面。在一些具體實例中，該第一無機非導電接合層及該第二無機非導電接合層包含活化接合表面。
在另一具體實例中，一種互連組件可包括：具有至少一個導電跡線之一絕緣基板，該絕緣基板具有一第一區段、一第二區段及橋接該第一區段及該第二區段之一第三區段；該絕緣基板之該第一區段上之一無機第一接合層，該第一接合層經製備用於直接接合；及該絕緣基板之該第二區段上之一無機第二接合層，該第二接合層經製備用於直接接合且與該第一接合層側向地隔開上覆於該第三區段之一間隙。
在一些具體實例中，該絕緣基板包括一絕緣基底層，該絕緣基底層包含具有一可撓性厚度之一有機材料。在一些具體實例中，該絕緣基底層包含具有一可撓性厚度之一無機材料。在一些具體實例中，該絕緣基板之該第三區段係可撓性的。
在另一具體實例中，一種方法可包括：設置具有至少一個導電跡線之一絕緣層，該絕緣層具有一第一區段、一第二區段及橋接該第一區段及該第二區段之一第三區段；將一無機第一接合層設置於該絕緣層之該第一區段上；將一無機第二接合層設置於該絕緣層之該第二區段上；及製備該無機第一接合層及該無機第二接合層以用於直接接合。
在一些具體實例中，該絕緣層之該第三區段係可撓性的。在一些具體實例中，該方法可包括將一毯覆式無機接合層設置於一載體基板上且將該絕緣層設置於該毯覆式無機接合層上。在一些具體實例中，該方法可包括圖案化該毯覆式無機接合層，該經圖案化無機接合層包含該無機第一接合層及該無機第二接合層。在一些具體實例中，該方法可包括將一第一層間介電（ILD）層設置於該絕緣層上。在一些具體實例中，該方法可包括在該絕緣層中圖案化空腔並在所述空腔中提供一導電材料。在一些具體實例中，該方法可包括對該導電材料進行拋光。在一些具體實例中，該方法可包括將一第二絕緣層設置於該第一絕緣層及該導電材料上方。在一些具體實例中，該方法可包括將一第二層間介電（ILD）層設置於該第二絕緣層上。在一些具體實例中，該方法可包括在該第二絕緣層中形成第二空腔並在所述第二空腔中提供一第二導電材料。在一些具體實例中，該方法可包括對該第二導電材料進行拋光。在一些具體實例中，該方法可包括對該第二導電材料進行拋光，包含製備該第二ILD層以用於直接接合。在一些具體實例中，該第二ILD層包含該無機第一接合層及該無機第二接合層。在一些具體實例中，該方法可包括圖案化該第一接合層及該第二接合層中之導電接點。在一些具體實例中，該方法可包括在無一中介黏著劑之情況下將該第一接合層直接接合至一第一半導體元件且在無一中介黏著劑之情況下將該第二接合層直接接合至一第二半導體元件。在一些具體實例中，該方法可包括製備該無機第一接合層及該無機第二接合層，包含使無機第一接合表面及無機第二接合表面平坦化，該無機第一接合表面及該無機第二接合表面包括一嵌入式導電層。
除非上下文另有明確要求，否則貫穿描述及申請專利範圍，詞語「包含（comprise/comprising）」、「包括（include/including）」及其類似者應被認作具包括性意義，此與排他性或窮盡性意義相反；亦即，具「包括但不限於」之意義。如本文一般所使用之詞語「耦接」係指可直接連接或藉助於一或多個中間元件連接之兩個或多於兩個元件。同樣，如本文一般所使用之詞語「連接」係指可直接連接或藉助於一或多個中間元件連接之兩個或多於兩個元件。另外，當用於本申請案中時，詞語「本文中」、「上文」、「下文」及類似意義之詞語應指本申請案整體而非本申請案之任何特定部分。此外，如本文中所使用，當第一元件描述為在第二元件「上」或「上方」時，第一元件可直接在第二元件上或上方，使得第一元件及第二元件直接接觸，或第一元件可間接在第二元件上或上方，使得一或多個元件介入在第一元件與第二元件之間。在上下文准許的情況下，上述[實施方式]中使用單數或複數數目之詞語亦可分別包括複數或單數數目。涉及兩個或多於兩個項目清單之詞語「或」，該詞語涵蓋所有以下該詞語之解釋：清單中之項目中之任一者、清單中之所有項目及清單中之項目之任何組合。
此外，除非另外特定地陳述，或使用時以其他方式在上下文內理解，否則本文中所使用之條件性語言（諸如「可以（can/could）」、「可能（might/may）」「例如」、「舉例而言」、「諸如」及其類似者）大體上意欲傳達某些具體實例包括而其他具體實例並不包括某些特徵、元件及/或狀態。因此，此條件性語言大體上並不意欲暗示特徵、元件及/或狀態無論如何為一或多個具體實例所需的。
雖然已描述某些具體實例，但此等具體實例僅藉助於實例呈現，且並不意欲限制本揭示內容之範圍。實際上，可以多種其他形式體現本文中所描述之新穎設備、方法及系統；此外，在不脫離本揭示內容之精神的情況下，可對本文中所描述之方法及系統的形式進行各種省略、取代及改變。舉例而言，雖然以給定配置呈現區塊，但替代具體實例可用不同構件及/或電路拓樸執行類似功能性，且一些區塊可被刪除、移動、添加、再分、組合及/或修改。可以多種不同方式實施此等區塊中之各者。上文所描述的各種具體實例之元件及動作的任何合適組合可經組合以提供其他具體實例。隨附申請專利範圍及其等效物意欲涵蓋將屬於本揭示內容之範圍及精神的此類形式或修改。
1:習知封裝 2:邏輯晶粒 3:封裝基板 4:焊料凸塊 5:系統電路板 6:焊球 7:記憶體晶粒 8:堆疊及接合結構/菊鍊接合結構 9:半導體元件/半導體裝置 9a:第一半導體元件 9b:第二半導體元件 9c:第三半導體元件 9d:第四半導體元件 9e:第五半導體元件 9f:第六半導體元件 9g:第七半導體元件 9h:第八半導體元件 10:載體/支撐組件 11:導電通孔 12:佈線層 13:額外載體導電襯墊 14:左側堆疊 15:右側堆疊 16:混合互連組件 16a:第一互連組件 16b:第二互連組件 17:可撓性單元 18:接合表面 19:導電跡線 20:絕緣基板 20a:第一絕緣基板 20b:第二絕緣基板 21:第一表面 21a:第一表面 22:第二表面 22a:第二表面 23:接合層/非導電接合層/無機絕緣接合層 23a:第一無機非導電接合層/前側無機絕緣接合層 23b:第二無機非導電接合層 23c:第三無機非導電接合層/背面無機絕緣接合層/背面接合介電層/接合層 23d:第四無機非導電接合層 24a:第一區段 24b:第二區段 24c:第三區段 25:絕緣基底層/無機絕緣基底層 25a:第一絕緣基底層/第一絕緣層 25b:第二絕緣層 25c:第三絕緣層 26:間隙/氣體填充間隙 27:導電接觸特徵/導電接點 28:測試電路 29:光學元件 30:可撓性帶結構 31a:第一層間介電/第一ILD 31b:第二ILD 31c:第三ILD 32:光阻層 33:障壁層 33a:障壁層 33b:障壁層 34:導電材料 34a:第一導電材料 34b:第二導電材料 34c:第三導電材料 35:平坦化表面 36:單個或雙鑲嵌空腔/金屬空腔 37a:暫時支撐結構 37b:暫時支撐結構 38:切割薄片 39:保護層 40:切割道 41:接合表面 43:雙鑲嵌空腔 44:支撐結構 45:凹座 46:測試襯墊 47:測試夾具 48:接合線 49:小晶片 50:模製化合物 51:聚合物應力緩衝層/聚合物緩衝區 52:直通導電通孔 53:垂直偏移 54:暫時基板 55:熱電冷卻器/TEC 57:半導體元件 58:塊體部分 59:暫時基板 60:間隙
參看附圖闡述實施方式。在不同圖中使用相同編號指示類似或相同物品。
對於此論述，圖中所繪示之裝置及系統展示為具有大量構件。如本文中所描述，裝置及/或系統之各種實施可包括更少構件且保持在本揭示內容之範圍內。替代地，裝置及/或系統之其他實施可包括額外構件或所描述構件之各種組合，且保持在本揭示內容之範圍內。
[圖1]描繪習知封裝之示意性側視截面圖，其中邏輯晶粒安裝至封裝基板且記憶體晶粒安裝至邏輯晶粒。
[圖2A]至[圖2B]描繪其中側向隔開之晶粒不彼此直接通信的堆疊及接合結構之示意性側視截面圖。
[圖2C]描繪根據各種具體實例之單層混合互連組件的示意性側視截面圖。
[圖2D]描繪接合結構之示意性側視截面圖，該接合結構進一步包括連接側向鄰近晶粒之單層混合互連組件。
[圖3A]至[圖3B]描繪根據各種具體實例之範例互連組件的示意性側視截面圖。
[圖4A]至[圖4H]描繪根據各種具體實例之利用互連組件之範例接合結構的示意性側視截面圖。
[圖5A]至[圖5D]示意性地繪示其中併有本文中所揭示之接合結構或互連組件的範例應用或裝置。
[圖6A]至[圖6V]描繪用於形成互連組件之方法的示意性側視截面圖。
[圖7A]至[圖7I]描繪雙鑲嵌製程之實例的示意性側視截面圖。
[圖8A]至[圖8F]描繪用於接合結構中之互連組件之實例的示意性側視截面圖。
[圖9A]至[圖9E]描繪利用測試襯墊之額外具體實例的示意性側視截面圖，該測試襯墊可連接至安置於互連組件中之測試電路。
[圖10A]至[圖10H]描繪具有互連組件之直接接合結構之額外實例的示意性側視截面圖。
9a:第一半導體元件
9b:第二半導體元件
9c:第三半導體元件
9d:第四半導體元件
10:載體/支撐組件
13:額外載體導電襯墊
16:混合互連組件
17:可撓性單元
18:接合表面
23:接合層/非導電接合層/無機絕緣接合層

Claims (87)

  1. 一種接合結構，其包含： 第一半導體元件； 第二半導體元件，其與該第一半導體元件間隔開一間隙；及 互連組件，其包含具有導電跡線之絕緣基板，該絕緣基板包括在無一黏著劑的情況下直接接合至該第一半導體元件之第一區段、在無一黏著劑的情況下直接接合至該第二半導體元件之第二區段以及安置於該第一區段與該第二區段之間的可撓性區段，該可撓性區段至少部分地橋接該間隙。
  2. 如請求項1之接合結構，其中該絕緣基板包含一絕緣基底層，所述導電跡線至少部分地嵌入於該絕緣基底層中。
  3. 如請求項2之接合結構，其中該絕緣基底層至少部分地延伸通過該第一區段、該第二區段及該可撓性區段。
  4. 如請求項2或3之接合結構，其中該絕緣基底層包含複數個絕緣層。
  5. 如請求項4之接合結構，其進一步包含安置於第一絕緣層與第二絕緣層之間的層間介電（ILD）層。
  6. 如請求項5之接合結構，其中該ILD層包含氮化矽及氧化矽中之至少一種。
  7. 如請求項1至3中任一項之接合結構，其中至少一個導電跡線至少部分地延伸通過該第一區段、該第二區段及該可撓性區段。
  8. 如請求項7之接合結構，其中該至少一個導電跡線提供該第一半導體元件與該第二半導體元件之間的電通信。
  9. 如請求項2或3之接合結構，其中該絕緣基底層包含具有可撓性厚度之有機材料。
  10. 如請求項9之接合結構，其中該有機材料包含聚合物。
  11. 如請求項10之接合結構，其中該有機材料包含液晶聚合物（LCP）及聚醯亞胺中之至少一種。
  12. 如請求項9之接合結構，其中有機層之熱膨脹係數（CTE）小於12 ppm/℃。
  13. 如請求項2或3之接合結構，其中該絕緣基底層包含具有一可撓性厚度之無機材料。
  14. 如請求項2或3之接合結構，其中該第一區段包含安置於該絕緣基底層上方之第一無機非導電接合層。
  15. 如請求項14之接合結構，其中該第二區段包含安置於該絕緣基底層上方之第二無機非導電接合層，該可撓性區段安置於該第一無機非導電接合層與該第二無機非導電接合層之間。
  16. 如請求項15之接合結構，其中該第一無機非導電接合層及該第二無機非導電接合層包含平坦化接合表面。
  17. 如請求項15之接合結構，其中該絕緣基板之第一表面直接接合至該第一半導體元件及該第二半導體元件，該絕緣基板包括與該第一表面相對之第二表面，其中該第一無機非導電接合層及該第二無機非導電接合層安置於該絕緣基板之該第一表面處。
  18. 如請求項17之接合結構，其中該第一區段包含安置於該絕緣基板之該第二表面處之該絕緣基底層上方的第三無機非導電接合層。
  19. 如請求項18之接合結構，其中該第二區段包含安置於該絕緣基板之該第二表面處之該絕緣基底層上方的第四無機非導電接合層。
  20. 如請求項14之接合結構，其中該絕緣基板包括至少部分地嵌入於該第一無機非導電接合層中之複數個導電接觸特徵。
  21. 如請求項20之接合結構，其中該第一無機非導電接合層在無一中介黏著劑之情況下直接接合至該第一半導體元件之非導電區，且其中該複數個導電接觸特徵在無一中介黏著劑之情況下直接接合至該第一半導體元件之複數個導電接觸特徵。
  22. 如請求項1至3中任一項之接合結構，其中該絕緣基板之第一表面直接接合至該第一半導體元件及該第二半導體元件，該絕緣基板包括與該第一表面相對之第二表面，其中該接合結構包括直接接合至該絕緣基板之該第二表面的第三半導體元件及直接接合至該絕緣基板之該第二表面的第四半導體元件。
  23. 如請求項22之接合結構，其進一步包含第二互連組件，該第二互連組件包含具有導電跡線之第二絕緣基板，該第二絕緣基板包括直接接合至該第三半導體元件之第一區段、直接接合至該第四半導體元件之第二區段及安置於該第一區段與該第二區段之間的可撓性區段。
  24. 如請求項1至3中任一項之接合結構，其中該第一半導體元件及該第二半導體元件安裝於支撐組件上。
  25. 如請求項24之接合結構，其中該支撐組件包含載體，該第一半導體元件及該第二半導體元件安裝於該載體上。
  26. 如請求項25之接合結構，其中該第一半導體元件及該第二半導體元件在無一中介黏著劑之情況下直接接合至該載體。
  27. 如請求項24之接合結構，其中該第一區段在相對於該支撐組件之上表面之第一垂直位置處直接接合至該第一半導體元件，且該第二區段在相對於該支撐組件之該上表面之第二垂直位置處直接接合至該第二半導體元件，該第二垂直位置不同於該第一垂直位置。
  28. 如請求項24之接合結構，其中該絕緣基板之第一表面直接接合至該第一半導體元件及該第二半導體元件，該絕緣基板包括與該第一表面相對之第二表面，該第二表面安裝至彼此間隔開之第三元件及第四元件，該支撐組件包括該第三元件及該第四元件。
  29. 如請求項1至3中任一項之接合結構，其中該絕緣基板包括直接接合至一第三半導體元件之第三區段及安置於該第二區段與該第三區段之間的第二可撓性區段。
  30. 如請求項1至3中任一項之接合結構，其中該互連組件包括連接至該第一半導體元件及該第二半導體元件中之至少一者之測試電路，該測試電路經配置以測試該第一半導體元件及該第二半導體元件中之至少一者中的電路系統之功能性。
  31. 如請求項30之接合結構，其中該測試電路電線接合至載體，該第一半導體元件及該第二半導體元件中之至少一者安裝至該載體。
  32. 如請求項1至3中任一項之接合結構，其中如從該互連組件之俯視平面圖所看到的，至少一個導電跡線是彎曲的或Z形的。
  33. 如請求項1至3中任一項之接合結構，其中該間隙包含氣體。
  34. 如請求項1至3中任一項之接合結構，其中該第一半導體元件及該第二半導體元件至少部分嵌入於模製化合物中。
  35. 如請求項34之接合結構，其中該模製化合物安置於該間隙中。
  36. 如請求項1至3中任一項之接合結構，其中該可撓性區段具有在2 GPa至15 GPa之範圍內的楊氏模數。
  37. 如請求項2或3之接合結構，其中該可撓性區段可彎曲而不破壞該絕緣基底層且不中斷所述導電跡線之電連接性。
  38. 一種接合結構，其包含： 載體；及 互連組件，其包含具有導電跡線之絕緣基板，該絕緣基板包括第一區段及自該第一區段延伸之可撓性區段，該第一區段包括第一無機非導電接合層，該第一無機非導電接合層在無黏著劑之情況下直接接合至該載體。
  39. 如請求項38之接合結構，其中該載體包含第一半導體元件。
  40. 如請求項39之接合結構，其進一步包含第二半導體元件，該絕緣基板包括第二區段，該第二區段包括第二無機非導電接合層，該第二無機非導電接合層在無黏著劑之情況下直接接合至該第二半導體元件。
  41. 如請求項38之接合結構，其中該載體包含凹座，該絕緣基板包括第二區段，該第二區段包括直接接合至該載體之第二無機非導電接合層，該可撓性區段至少部分地橋接該載體中之該凹座。
  42. 一種接合結構，其包含： 支撐組件，其具有第一接合表面及第二接合表面； 該支撐組件上方之互連組件，該互連組件包含具有導電跡線之絕緣基板，該絕緣基板具有在無黏著劑的情況下直接接合至該第一接合表面之第一區段、在無黏著劑的情況下直接接合至該第二接合表面之第二區段以及在該第一區段與該第二區段之間延伸的第三區段，該第三區段橋接該第一接合表面與該第二接合表面之間的間隙，該間隙填充有氣體。
  43. 如請求項42之接合結構，其中該絕緣基板之該第三區段係可撓性的。
  44. 如請求項42或43之接合結構，其中該支撐組件包含第一半導體元件及第二半導體元件，該第二半導體元件與該第一半導體元件間隔開一間隙，該第一半導體元件包含該第一接合表面且該第二半導體元件包含該第二接合表面。
  45. 如請求項44之接合結構，其中該第一半導體元件及該第二半導體元件安裝於載體上。
  46. 如請求項42或43之接合結構，其中該支撐組件包含具有凹座之載體，該第三區段至少部分地橋接該載體中之該凹座。
  47. 如請求項42或43之接合結構，其中該絕緣基板包括一絕緣基底層，其中該第一區段包含安置於該絕緣基底層上方之第一無機非導電接合層，且其中該第二區段包含安置於該絕緣基底層上方之第二無機非導電接合層。
  48. 如請求項42或43之接合結構，其中該第一接合表面處於相對於該支撐組件之上表面之第一垂直位置，且其中該第二接合表面安置於相對於該支撐組件之該上表面之第二垂直位置處，該第二垂直位置不同於該第一垂直位置。
  49. 一種接合結構，其包含： 支撐組件，其具有處於相對於該支撐組件之上表面之第一垂直位置的第一接合表面及安置於相對於該支撐組件之該上表面之第二垂直位置處的第二接合表面，該第二垂直位置不同於該第一垂直位置；及 互連組件，其包含具有導電跡線之絕緣基板，該絕緣基板具有在無黏著劑的情況下直接接合至該第一接合表面之第一區段、在無黏著劑的情況下直接接合至該第二接合表面之第二區段以及在該第一區段與該第二區段之間延伸的第三區段。
  50. 如請求項49之接合結構，其中該絕緣基板之該第三區段是可撓性的。
  51. 如請求項49或50之接合結構，其中該支撐組件包含第一半導體元件及第二半導體元件，該第二半導體元件與該第一半導體元件間隔開一間隙，該第一半導體元件包含該第一接合表面且該第二半導體元件包含該第二接合表面，該支撐組件之該上表面包含該第一半導體元件之頂面。
  52. 如請求項51之接合結構，其中該第一半導體元件及該第二半導體元件安裝於載體上。
  53. 如請求項49或50之接合結構，其中該支撐組件包含具有凹座之載體，該第三區段至少部分地橋接該載體中之該凹座。
  54. 如請求項49或50之接合結構，其中該絕緣基板包括絕緣基底層，其中該第一區段包含安置於該絕緣基底層上方之第一無機非導電接合層，且其中該第二區段包含安置於該絕緣基底層上方之第二無機非導電接合層。
  55. 一種互連組件，其包含： 具有導電跡線之絕緣基板，該絕緣基板具有第一表面及與該第一表面相對之第二表面； 第一無機非導電接合層，其在該絕緣基板之該第一表面之第一區段上，該第一無機非導電接合層經製備用於直接接合；及 第二無機非導電接合層，其在該絕緣基板之該第一表面之第二區段上，該第二區段與該第一區段間隔開，該第二無機非導電接合層經製備以用於直接接合， 其中該絕緣基板包含安置於該第一區段與該第二區段之間的可撓性區段。
  56. 如請求項55之互連組件，其中該絕緣基板包含絕緣基底層，所述導電跡線至少部分地嵌入於該絕緣基底層中。
  57. 如請求項56之互連組件，其中該絕緣基底層至少部分地延伸通過該第一區段、該第二區段及該可撓性區段。
  58. 如請求項55至57中任一項之互連組件，其中至少一個導電跡線至少部分地延伸通過該第一區段、該第二區段及該可撓性區段。
  59. 如請求項56或57之互連組件，其中該絕緣基底層包含具有可撓性厚度之有機材料。
  60. 如請求項59之互連組件，其中該有機材料包含聚合物。
  61. 如請求項60之互連組件，其中該有機材料包含液晶聚合物（LCP）及聚醯亞胺中之至少一種。
  62. 如請求項59之互連組件，其中有機層之熱膨脹係數（CTE）小於12 ppm/℃。
  63. 如請求項56或57之互連組件，其中該絕緣基底層包含具有可撓性厚度之無機材料。
  64. 如請求項56或57之互連組件，其中該第一無機非導電接合層安置於該絕緣基底層上方。
  65. 如請求項64之互連組件，其中該第二無機非導電接合層安置於該絕緣基底層上方。
  66. 如請求項65之互連組件，其中該第一無機非導電接合層及該第二無機非導電接合層包含平坦化接合表面。
  67. 如請求項65之互連組件，其中該第一無機非導電接合層及該第二無機非導電接合層包含活化接合表面。
  68. 一種互連組件，其包含： 具有至少一個導電跡線之絕緣基板，該絕緣基板具有第一區段、第二區段及橋接該第一區段及該第二區段之第三區段； 該絕緣基板之該第一區段上之無機第一接合層，該第一接合層經製備用於直接接合；及 該絕緣基板之該第二區段上之無機第二接合層，該第二接合層經製備以用於直接接合且與該第一接合層側向地隔開上覆於該第三區段之一間隙。
  69. 如請求項68之互連組件，其中該絕緣基板包括絕緣基底層，該絕緣基底層包含具有可撓性厚度之有機材料。
  70. 如請求項68之互連組件，其中該絕緣基底層包含具有可撓性厚度之無機材料。
  71. 如請求項68至70中任一項之互連組件，其中該絕緣基板之該第三區段是可撓性的。
  72. 一種方法，其包含： 設置具有至少一個導電跡線之絕緣層，該絕緣層具有第一區段、第二區段及橋接該第一區段及該第二區段之第三區段； 將無機第一接合層設置於該絕緣層之該第一區段上； 將無機第二接合層設置於該絕緣層之該第二區段上；及 製備該無機第一接合層及該無機第二接合層以用於直接接合。
  73. 如請求項72之方法，其中該絕緣層之該第三區段是可撓性的。
  74. 如請求項72或73之方法，其進一步包含將毯覆式無機接合層設置於載體基板上且將該絕緣層設置於該毯覆式無機接合層上。
  75. 如請求項74之方法，其進一步包含圖案化該毯覆式無機接合層，該經圖案化無機接合層包含該無機第一接合層及該無機第二接合層。
  76. 如請求項74之方法，其進一步包含將第一層間介電（ILD）層設置於該絕緣層上。
  77. 如請求項74之方法，其進一步包含在該絕緣層中圖案化空腔並在所述空腔中提供導電材料。
  78. 如請求項77之方法，其進一步包含對該導電材料進行拋光。
  79. 如請求項77之方法，其進一步包含將第二絕緣層設置於該第一絕緣層及該導電材料上方。
  80. 如請求項79之方法，其進一步包含將一第二層間介電（ILD）層設置於該第二絕緣層上。
  81. 如請求項79之方法，其進一步包含在該第二絕緣層中形成第二空腔並在所述第二空腔中提供第二導電材料。
  82. 如請求項81之方法，其進一步包含對該第二導電材料進行拋光。
  83. 如請求項82之方法，其中對該第二導電材料進行拋光包含製備該第二ILD層以用於直接接合。
  84. 如請求項83之方法，其中該第二ILD層包含該無機第一接合層及該無機第二接合層。
  85. 如請求項72或73之方法，其進一步包含圖案化該第一接合層及該第二接合層中之導電接點。
  86. 如請求項72或73之方法，其進一步包含在無中介黏著劑之情況下將該第一接合層直接接合至第一半導體元件且在無中介黏著劑之情況下將該第二接合層直接接合至第二半導體元件。
  87. 如請求項72之方法，其中製備該無機第一接合層及該無機第二接合層包含使無機第一接合表面及無機第二接合表面平坦化，該無機第一接合表面及該無機第二接合表面包括嵌入式導電層。
TW111149753A 2021-12-23 2022-12-23 具有互連組件的接合結構 TW202335216A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163293299P 2021-12-23 2021-12-23
US63/293,299 2021-12-23
US18/145,747 2022-12-22
US18/145,747 US20230207474A1 (en) 2021-12-23 2022-12-22 Bonded structures with interconnect assemblies

Publications (1)

Publication Number Publication Date
TW202335216A true TW202335216A (zh) 2023-09-01

Family

ID=86897169

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149753A TW202335216A (zh) 2021-12-23 2022-12-23 具有互連組件的接合結構

Country Status (3)

Country Link
US (1) US20230207474A1 (zh)
TW (1) TW202335216A (zh)
WO (1) WO2023122771A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11842894B2 (en) 2019-12-23 2023-12-12 Adeia Semiconductor Bonding Technologies Inc. Electrical redundancy for bonded structures
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767246B2 (ja) * 1999-05-26 2006-04-19 富士通株式会社 複合モジュール及びプリント回路基板ユニット
US7671449B2 (en) * 2005-05-04 2010-03-02 Sun Microsystems, Inc. Structures and methods for an application of a flexible bridge
US20100258952A1 (en) * 2009-04-08 2010-10-14 Interconnect Portfolio Llc Interconnection of IC Chips by Flex Circuit Superstructure
US10892219B2 (en) * 2016-07-01 2021-01-12 Intel Corporation Molded embedded bridge for enhanced EMIB applications
US10483156B2 (en) * 2017-11-29 2019-11-19 International Business Machines Corporation Non-embedded silicon bridge chip for multi-chip module

Also Published As

Publication number Publication date
US20230207474A1 (en) 2023-06-29
WO2023122771A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
TW202335216A (zh) 具有互連組件的接合結構
US20230069183A1 (en) Stacked structure with interposer
TWI691026B (zh) 製造半導體元件的方法
US11854988B2 (en) Semiconductor device and method of manufacture
TW202333313A (zh) 在封裝基板上的直接接合
TWI616767B (zh) 指紋感測器裝置與方法
US9576937B2 (en) Back-to-back stacked integrated circuit assembly
US9837372B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
JP2024504035A (ja) 直接接合構造体
WO2019062238A1 (zh) 一种晶圆级系统封装方法以及封装结构
KR20200037051A (ko) 집적 회로 패키지 및 방법
US20110285006A1 (en) Semiconductor Package and Method for Making the Same
TW202002095A (zh) 半導體內連線結構及方法
TWI718722B (zh) 接合結構及其形成方法
WO2015138393A1 (en) Integrated circuits protected by substrates with cavities, and methods of manufacture
WO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
TW202029449A (zh) 封裝結構及其製造方法
TWI754839B (zh) 封裝結構及其形成方法
TW202008530A (zh) 半導體裝置及其製造方法
US11562964B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW201729362A (zh) 半導體裝置及其製造方法
US11881458B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW202201583A (zh) 封裝結構的製造方法
TW202406082A (zh) 高性能混合接合互連系統
JP7451880B2 (ja) 半導体パッケージおよび製造方法