CN103165541B - 芯片与晶片的接合方法以及三维集成半导体器件 - Google Patents

芯片与晶片的接合方法以及三维集成半导体器件 Download PDF

Info

Publication number
CN103165541B
CN103165541B CN201110410223.1A CN201110410223A CN103165541B CN 103165541 B CN103165541 B CN 103165541B CN 201110410223 A CN201110410223 A CN 201110410223A CN 103165541 B CN103165541 B CN 103165541B
Authority
CN
China
Prior art keywords
chip
wafer
hydrophilic
center
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110410223.1A
Other languages
English (en)
Other versions
CN103165541A (zh
Inventor
隋运奇
刘畅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110410223.1A priority Critical patent/CN103165541B/zh
Priority to US13/551,559 priority patent/US8697543B2/en
Publication of CN103165541A publication Critical patent/CN103165541A/zh
Application granted granted Critical
Publication of CN103165541B publication Critical patent/CN103165541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及芯片与晶片的接合方法以及三维集成半导体器件。该方法包括：在芯片背面上设置多个芯片亲水区，各芯片亲水区被芯片疏水区分隔开，对应地在晶片上设置与芯片的形状和尺寸相同的接合区域，该接合区域包括与芯片亲水区和芯片疏水区相对应的多个晶片亲水区和晶片疏水区，其中，各芯片亲水区的周长之和大于芯片周长，并且各晶片亲水区的周长之和大于接合区域周长；在多个晶片亲水区中滴入特定液体；以及将芯片预对准并放置在晶片的接合区域上，以使得每个芯片亲水区与相对应的晶片亲水区通过液体相接触。在芯片亲水区与相对应的晶片亲水区之间可以具有一定偏移。根据本发明，能够提高采用自组装技术的芯片-晶片接合的对准精度和稳定性。

Description

芯片与晶片的接合方法以及三维集成半导体器件
技术领域
本发明一般地涉及半导体领域，特别涉及三维集成技术中芯片与晶片的接合。
背景技术
随着半导体技术的不断发展，三维(3D)集成技术获得了越来越多的关注。与传统的二维集成技术相比，三维集成技术可以提高信号处理速度并降低功耗。三维集成技术主要包括晶片-晶片、芯片-晶片、以及芯片-芯片接合。其中，芯片-晶片接合(chip-to-waferbonding)能够利用已知良芯片(knowngooddie，KDG)来进行集成，具有很高的良率(yield)。
传统的芯片-晶片三维集成使用拾取和放置(pick-and-place)的芯片组装工艺，如图1所示。图1中，110为单个芯片拾取工具，120为芯片托盘，130为晶片，140为芯片。这种组装工艺的对准精度较低，难以在保证对准精度的情况下获得高产量。
为了克服该问题，已经提出了一种利用自组装技术进行芯片-晶片三维集成的方法(参见：Three-DimensionalIntegrationTechnologyUsingSelf-AssemblyTechniqueandSuper-ChipIntegratio，Koyanagi，Mitsumasa；Fukushima，Takafumi；Tanaka，Tetsu；InternationalInterconnectTechnologyConference，2008，Page10-12)。该方法在芯片与晶片的接合过程中使用特定液体来帮助二者的对准和接合。图2示出了利用该自组装技术将四个芯片放置到晶片上的过程。如图2所示，在晶片210的表面上，对将要放置芯片的接合区域220进行亲水性处理并对其周围的区域230进行疏水性处理。然后，在晶片表面上的该亲水性的接合区域中滴上液体240。然后，具有亲水性背面的芯片250被放置到晶片上的接合区域上。在放置时，芯片与晶片上的接合区域可以仅仅被大致对准。随后在液体表面张力的作用下，芯片250将与该接合区域220精确对准。这种方法具有相对较高的对准精度。
发明内容
为了进一步提升芯片-晶片接合的对准精度，本发明提出了一种基于自组装技术的改进的芯片-晶片接合方法。
根据本发明的第一方面，提供了一种芯片与晶片的接合方法，包括：在芯片的背面上设置多个芯片亲水区，各芯片亲水区被芯片疏水区分隔开，对应地在晶片上设置与芯片的形状和尺寸相同的接合区域，该接合区域包括与所述芯片亲水区和芯片疏水区相对应的多个晶片亲水区和晶片疏水区，其中，芯片背面的各芯片亲水区的周长之和大于该芯片的周长，并且晶片的接合区域中的各晶片亲水区的周长之和大于该接合区域的周长；在所述多个晶片亲水区中滴入特定液体；以及将所述芯片预对准并放置在所述晶片的接合区域上，以使得每个芯片亲水区与相对应的晶片亲水区通过所述液体相接触。
可选地，所述多个芯片亲水区为Z个芯片亲水区，其中Z为不小于2的正整数，并且其中：Z为偶数时，Z个芯片亲水区被分成Z/2对，每对芯片亲水区关于芯片中心相对称；Z为奇数时，1个芯片亲水区的中心与芯片中心重合，其余的Z-1个芯片亲水区被分成(Z-1)/2对，每对芯片亲水区关于芯片中心相对称；并且所述多个晶片亲水区为Z个晶片亲水区，其中：Z为偶数时，Z个晶片亲水区被分成Z/2对，每对晶片亲水区关于晶片中心相对称；Z为奇数时，1个晶片亲水区的中心与晶片中心重合，其余的Z-1个晶片亲水区被分成(Z-1)/2对，每对晶片亲水区关于晶片中心相对称。
可选地，芯片亲水区和晶片亲水区的相对位置被设置为使得：当芯片与接合区域对准时，成对的芯片亲水区中的每个芯片亲水区的中心与相对应的晶片亲水区的中心有一定程度的偏移。
可选地，芯片亲水区和晶片亲水区的相对位置被设置为使得：当芯片与接合区域对准时，成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离小于相对应的晶片亲水区的中心与接合区域中心的距离。
可选地，芯片亲水区和晶片亲水区的相对位置被设置为使得：当芯片与接合区域对准时，成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离大于相对应的晶片亲水区的中心与接合区域中心的距离。
可选地，Z为不小于4的正整数。
可选地，芯片亲水区和晶片亲水区被设置为使得：当芯片与接合区域对准时，每个芯片亲水区的中心与相对应的晶片亲水区的中心对准。
可选地，所述接合区域和所述芯片的形状为矩形。
可选地，在芯片的背面上设置芯片亲水区包括：至少在矩形芯片的背面的四个角分别布置四个芯片亲水区；并且在晶片上设置接合区域包括：至少在矩形接合区域的四个角分别布置四个晶片亲水区。
可选地，每个芯片亲水区与相对应的晶片亲水区具有相同的形状和尺寸。
可选地，每个芯片亲水区的尺寸相对于对应的晶片亲水区的尺寸成比例缩小。
可选地，通过光刻来定义芯片亲水区、芯片疏水区、晶片亲水区和晶片疏水区。
可选地，在所述多个晶片亲水区中滴入特定液体包括：在所述多个晶片亲水区中滴入等量的特定液体。
可选地，所述方法还包括：在将所述芯片放置在所述晶片的接合区域上之后，使所述特定液体挥发。
可选地，在室温或加热条件下使所述特定液体挥发。
可选地，所述方法还包括：在所述芯片和所述晶片上设置贯穿衬底通孔。
根据本发明的第二方面，提供了一种三维集成半导体器件，包括：晶片；和布置在晶片的接合区域上的芯片，其中，在芯片的与晶片相接合的背面上具有多个芯片亲水区，各芯片亲水区被芯片疏水区分隔开；所述晶片的所述接合区域与芯片重合，该接合区域包括分别与所述芯片亲水区和芯片疏水区相对应的多个晶片亲水区和晶片疏水区，芯片背面的各芯片亲水区的周长之和大于该芯片的周长，并且晶片的接合区域中的各晶片亲水区的周长之和大于该接合区域的周长；并且每个芯片亲水区与相对应的晶片亲水区至少部分重叠。
可选地，所述多个芯片亲水区为Z个芯片亲水区，其中Z为不小于2的正整数，并且其中：Z为偶数时，Z个芯片亲水区被分成Z/2对，每对芯片亲水区关于芯片中心相对称；Z为奇数时，1个芯片亲水区的中心与芯片中心重合，其余的Z-1个芯片亲水区被分成(Z-1)/2对，每对芯片亲水区关于芯片中心相对称；并且所述多个晶片亲水区为Z个晶片亲水区，其中：Z为偶数时，Z个晶片亲水区被分成Z/2对，每对晶片亲水区关于晶片中心相对称；Z为奇数时，1个晶片亲水区的中心与晶片中心重合，其余的Z-1个晶片亲水区被分成(Z-1)/2对，每对晶片亲水区关于晶片中心相对称。
可选地，成对的芯片亲水区中的每个芯片亲水区的中心与相对应的晶片亲水区的中心有一定程度的偏移。
可选地，成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离小于相对应的晶片亲水区的中心与接合区域中心的距离。
可选地，成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离大于相对应的晶片亲水区的中心与接合区域中心的距离。
可选地，Z为不小于4的正整数。
可选地，每个芯片亲水区的中心与相对应的晶片亲水区的中心对准。
可选地，所述接合区域和所述芯片的形状为矩形。
可选地，至少在矩形芯片的背面的四个角分别布置有四个芯片亲水区；并且至少在晶片的矩形接合区域的四个角分别布置有四个晶片亲水区。
可选地，每个芯片亲水区与相对应的晶片亲水区具有相同的形状和尺寸。
可选地，每个芯片亲水区的尺寸相对于对应的晶片亲水区的尺寸成比例缩小。
可选地，所述芯片和所述晶片上设置有贯穿衬底通孔。
本发明的一个优点在于，通过适当设计晶片表面和芯片背面的亲水性区域，能够提高采用自组装技术的芯片-晶片接合的对准精度。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同描述一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是现有技术的拾取和放置芯片组装方法的示意图。
图2是现有技术的利用自组装技术的芯片-晶片接合方法的示意图。
图3A-3E示意性地示出根据本发明的第一实施例的芯片-晶片接合过程。
图4A-4E示意性地示出根据本发明的第二实施例的芯片-晶片接合过程。
图5A-5B分别示意性地示出根据第一实施例的一对芯片亲水区和相对应的一对晶片亲水区在稳定状态下以及偏离稳定状态时的纵剖图。
图6A-6B分别示意性地示出根据第二实施例的一对芯片亲水区和相对应的一对晶片亲水区在稳定状态下以及偏离稳定状态时的纵剖图。
图7A-7D分别示意性地示出四种示例性的芯片亲水区布置。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图3A-3E示意性地图示出根据本发明的第一实施例的芯片-晶片接合过程，其中图3A-3E均为俯视图。
首先，如图3A所示，在芯片310的背面(即，要与晶片相接合的面)上设置多个芯片亲水区320A-320D。芯片亲水区320A-320D被设置为使得各芯片亲水区320A-320D的周长总和大于芯片310的周长。由于是在芯片310的背面进行设置，因此在图3A中以虚线示出芯片亲水区320A-320D的边界。各芯片亲水区320A-320D由芯片疏水区330分隔开。顾名思义，芯片亲水区320A-320D具有亲水性，而芯片疏水区330具有疏水性。可选地，可以对芯片310背面上除芯片亲水区之外的区域都进行疏水性处理，以增强芯片-晶片接合过程中的稳定性。可以利用本领域已知的各种技术对芯片进行处理以形成芯片亲水区320A-320D以及芯片疏水区330，例如通过光刻工艺。
然后，如图3B所示，在晶片340上设置与芯片310的形状和尺寸相同的接合区域350。接合区域350包括分别与所述多个芯片亲水区320A-320D相对应的多个晶片亲水区360A-360D。晶片亲水区360A-360D被设置为使得各晶片亲水区360A-360D的周长总和大于矩形接合区域350的周长(即芯片310的周长)。各晶片亲水区360A-360D被晶片疏水区370分隔开。可选地，可以对晶片340上除晶片亲水区之外的区域都进行疏水性处理，以增强芯片-晶片接合过程中的稳定性。
需要注意的是，图3A和图3B中分别对芯片310和晶片340进行了处理，它们是分开进行的，并没有先后关系。换言之，可以先进行图3A的处理再进行图3B的处理，或者反过来，或者二者可以同时进行。
接下来，在多个晶片亲水区360A-360D中滴入特定液体，如图3C所示。由于水溶液具有较高的液体表面张力，所以该液体优选地可以是水溶液，诸如氢氟酸(HF水溶液)。该水溶液的浓度可以根据需要而选择，例如可以采用1％的HF水溶液。当然，这仅仅是举例而非限制，实际中可以根据需要采用任何液体。需要指出的是，虽然上面描述的是先形成了芯片亲水区和晶片亲水区，再滴入液体，但是并不一定限制于此。例如，在晶片亲水区360A-360D中滴入液体的操作可以与图3A中形成芯片亲水区320A-320D的操作独立地进行，没有先后关系。优选地，在每个晶片亲水区中滴入等量的液体。
然后，如图3D所示，将芯片310放置在晶片340的接合区域350上，以使得每个芯片亲水区320A-320D与相对应的晶片亲水区360A-360D通过之前滴入亲水区中的液体而相接触。在该步骤中，芯片310和晶片340的接合区域350可以仅仅是粗略对准，使得液体能够同时接触到芯片310和接合区域350中的相应亲水区即可(该步骤因而可以称为“预对准”)。为了图示清楚起见，图3D中将芯片310示出为芯片疏水区是透明的，以便于看到其下的晶片340的布置。
由于液体表面张力的作用，在放置了芯片310后，芯片310将与接合区域350迅速地精确对准，即，芯片310与接合区域350完全重合，如图3E所示的那样。从芯片310与接合区域350的预对准到二者精确对准之间的调整时间可以例如小于0.5秒甚至更短。随后，可以使位于各个晶片亲水区和相应的芯片亲水区之间的液体挥发。这可以在室温条件下进行。可以根据工艺条件来选择挥发的时间。例如，在室温条件下，挥发可以持续几分钟或者更短的时间。液体挥发后，芯片310将紧密地接合到接合区域350。可选地，为了有助于芯片与晶片之间的电连接，在芯片310和晶片340上可以预先设置有贯穿衬底通孔(TSV)(未示出)。
由上述描述可知，在本发明中，在接合区域350中和芯片310背面上设置了多个亲水区，各芯片亲水区320A-320D的周长之和大于芯片310的周长，并且各晶片亲水区360A-360D的周长之和大于接合区域350的周长(即芯片310的周长)。因此，与现有的自组装技术中将整个接合区域和整个芯片背面设置为亲水区相比，在液体高度一样的情况下，根据本发明的液体-空气界面的表面积(以下简称为“液体表面积”)更大，这使得在芯片与晶片的接合过程中，当芯片与接合区域处于“预对准”时或者二者的对准受到扰动时，液体所提供的回复力更大，从而提高对准精度和稳定性。
在图3A-3E所示的第一实施例中，芯片亲水区与晶片亲水区的位置被布置为使得：当芯片310与接合区域350对准时，每个芯片亲水区的中心与相对应的晶片亲水区的中心对准。这样，在每个芯片亲水区和相应的晶片亲水区之间的液体都处于液体表面积最小的状态。然而，本发明并非限制于此。在另外的实施例中，也可以使芯片亲水区的中心与相对应的晶片亲水区的中心发生偏移，这将在下文结合图4A-4E进行描述。
在图3A-3E示出的第一实施例中，为了便于说明，示出的芯片310和接合区域350为矩形，各个芯片亲水区320A-320D以及晶片亲水区360A-360D也都为矩形。然而，本发明并非限制于此。本领域技术人员容易理解，芯片310及其相应的接合区域350的形状可以根据实际工艺而有各种各样的变化，亲水区的形状也可以根据需要而设计，不限于矩形。并且，根据需要，各个芯片亲水区的形状和尺寸可以相同或不同，各个晶片亲水区的形状和尺寸也可以相同或不同。此外，虽然图3A-3E示出了芯片亲水区320A-320D被布置在芯片310的四个角，相应地，晶片亲水区360A-360D也布置在接合区域350的四个角，但是亲水区的数目和位置并不限于此。在满足所有晶片亲水区的周长之和大于接合区域的周长的前提下，本领域技术人员可以将所需数量的芯片亲水区和晶片亲水区分别布置在芯片背面上和晶片接合区域中的合适位置，使得在芯片被放置在晶片上之后能够利用液体的表面张力使芯片与接合区域自发精确对准。
一般地，每个芯片亲水区与相对应的晶片亲水区可以具有相同的形状和尺寸，然而并非一定如此。例如，每个芯片亲水区的尺寸可以相对于对应的晶片亲水区的尺寸成比例缩小。这样，在将芯片放置到晶片上之后，处于每个芯片亲水区和相应的晶片亲水区之间的液体将具有顶边短、底边长的纵剖面(profile)，这样将有利于所放置芯片的稳定。
简而言之，由上面的讨论可知，本发明对于芯片亲水区和晶片亲水区的数量、位置、形状和尺寸无需加以特别的限制，本领域技术人员可以根据需要进行设计。作为示例，在图7A-7D分别示意性地示出了四种不同于图3A的芯片亲水区布置，其中实线表示芯片，而虚线围住的阴影部分是芯片亲水区。而晶片亲水区可以采用与芯片亲水区完全相同的布置，或者也可以采用不同的布置。例如二者的尺寸可以成比例(如前面提到的)，二者的中心可以具有一定偏移(如下面结合图4A-4E所描述的那样)，或者是两种情况的结合。
接下来，参考图4A-4E(俯视图)描述根据本发明的第二实施例的芯片-晶片接合过程。第二实施例与图3A-3E示出的第一实施例类似，然而在第二实施例中，当芯片与接合区域对准时，至少部分芯片亲水区的中心与相对应的晶片亲水区的中心具有一定的偏移量。在下面针对第二实施例的讨论中，与第一实施例相同或类似的部分可能不再详细描述，然而应当理解，针对第一实施例讨论的各种具体工艺、替换例或变型，同样适用于第二实施例。
首先，如图4A所示，在芯片410的背面(即，要与晶片相接合的面)上设置多个芯片亲水区420A-420D。芯片亲水区420A-420D被设置为使得各芯片亲水区420A-420D的周长总和大于芯片410的周长。各芯片亲水区420A-420D由芯片疏水区430分隔开。注意，在图4A中，芯片亲水区420A-420D的位置与图3A中示出的芯片亲水区的位置不同，这是为了使芯片亲水区的中心与后面将要描述的晶片亲水区的中心具有一定偏移。
然后，如图4B所示，在晶片440上设置与芯片410的形状和尺寸完全相同的接合区域450。晶片亲水区460A-460D被设置为使得各晶片亲水区460A-460D的周长总和大于接合区域450的周长(即芯片410的周长)。各晶片亲水区460A-460D被晶片疏水区470分隔开。接下来，如图4C所示，在多个晶片亲水区460A-460D中滴入液体。图4B和4C的操作与图3B和3C的操作完全相同，这里不再详细描述。
由于在该实施例中，芯片亲水区与相对应的晶片亲水区之间可以具有一定偏移，为了在将芯片放置到晶片上时实现动态的受力平衡，芯片亲水区和晶片亲水区的布置应当满足一定的条件。例如，图4A和4B中分别示出了2×2布置的关于芯片中心相对称的4个芯片亲水区和2×2布置的关于接合区域中心相对称的4个晶片亲水区。然而，这仅仅是示例，本发明不限于此。更一般地，假定芯片背面有Z个芯片亲水区(Z≥2，更优选地，可以选择Z≥4以使得芯片受力平衡时更加稳定)，那么这Z个芯片亲水区可以满足以下条件：Z为偶数时，Z个芯片亲水区被分成Z/2对，每对芯片亲水区关于芯片中心相对称(例如图7A和图7C示出的情况)；Z为奇数时，1个芯片亲水区的中心与芯片中心重合，其余的Z-1个芯片亲水区被分成(Z-1)/2对，每对芯片亲水区关于芯片中心相对称(例如图7B和图7D示出的情况)。相应地，假定晶片的接合区域中有Z个晶片亲水区，那么这Z个晶片亲水区可以满足以下条件：Z为偶数时，Z个晶片亲水区被分成Z/2对，每对晶片亲水区关于晶片中心相对称；Z为奇数时，1个晶片亲水区的中心与晶片中心重合，其余的Z-1个晶片亲水区被分成(Z-1)/2对，每对晶片亲水区关于晶片中心相对称。
需要注意的是，类似于第一实施例中所描述的，图4A和图4B中分别对芯片410和晶片440进行了处理，它们是分开进行的，并没有先后关系。换言之，可以先进行图4A的处理再进行图4B的处理，或者反过来，或者二者可以同时进行。此外，在晶片亲水区460A-460D中滴入液体的操作可以与图4A中形成芯片亲水区420A-420D的操作独立地进行，没有先后关系。
然后，如图4D所示，将芯片410放置在晶片440上，以使得每个芯片亲水区420A-420D与相对应的晶片亲水区460A-460D通过图4C中滴入亲水区中的液体而相接触。在该步骤中，芯片410和晶片440的接合区域450可以仅仅是粗略对准，使得之前滴入的液体能够同时接触到芯片410和接合区域450中的相应亲水区即可(该步骤即前面参照图3D提到的“预对准”)。为了图示清楚起见，图4D中将芯片410示出为芯片疏水区为透明的，以便于看到其下的晶片440的布置。
由于液体表面张力的作用，在放置了芯片410后，芯片410将与接合区域450迅速地精确对准，即，芯片410与接合区域450完全重合，如图4E所示的那样。随后，可以使位于各个晶片亲水区和相应的芯片亲水区之间的液体挥发。这可以在室温或加热条件下进行。液体挥发后，芯片410将紧密地接合到接合区域450。
与第一实施例不同的是，从图4E可以看到，各个芯片亲水区420A-420D与相对应的晶片亲水区460A-460D并未对准，而是具有一定偏移。更具体地，在图4E中可以看到，每个芯片亲水区420A-420D与芯片410的中心的距离小于相对应的晶片亲水区460A-460D与接合区域450的中心的距离，并且关于芯片中心相对称的每对芯片亲水区相对于相对应的晶片亲水区的偏移量大小相等，方向相反。例如，图4E中芯片亲水区420A相对于晶片亲水区460A的偏移量与芯片亲水区420D相对于晶片亲水区460D的偏移量大小相等，方向相反。从而，由于芯片亲水区与晶片亲水区之间的液体的表面张力的作用，每个芯片亲水区都受到向外的驱动力，如图4E中的箭头所示。这些驱动力可以彼此抵消，使得芯片410整体处于动态的受力平衡状态，从而芯片410能够与晶片440上的接合区域450完全对准。
更一般性地，芯片和晶片的亲水区之间的偏移可以设置为使得：当芯片与接合区域对准时，成对的芯片亲水区中的每个芯片亲水区的中心与相对应的晶片亲水区的中心有一定程度的偏移。例如，当芯片与接合区域对准时，成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离小于相对应的晶片亲水区的中心与接合区域中心的距离。换言之，芯片亲水区相比对应的晶片亲水区更接近芯片中心。可替换地，当芯片与接合区域对准时，成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离也可以大于相对应的晶片亲水区的中心与接合区域中心的距离。换言之，芯片亲水区相比对应的晶片亲水区更远离芯片中心。当然，容易理解，以上的偏移是成对的芯片亲水区以及成对的晶片亲水区而言的。如果亲水区的数量Z为奇数，那么位于芯片中心的芯片亲水区与位于接合区域中心的晶片亲水区之间没有偏移。
需要注意的是，虽然图4E中示出了每个芯片亲水区420A-420D都相对于相应的晶片亲水区460A-460D向芯片中心偏移了相同的量，但本发明不必限制于此。实际上，当单个芯片背面的亲水区数量大于等于4时，各对亲水区的偏移量可以不尽相同。例如，作为图4E的替换例，芯片亲水区420A和420D可以相对于晶片亲水区460A和460D向芯片中心都偏移某个偏移量，从而芯片亲水区420A和420D受到的驱动力相互抵消。而芯片亲水区420B与420C可以都偏移另一个偏移量，从而它们受到的驱动力也相互抵消。
与第一实施例类似，由于在芯片背面和晶片上设置了多个亲水区，并且所有晶片亲水区的周长之和大于接合区域的周长，因此，第二实施例与现有的自组装技术相比，也可以提高对准精度和稳定性。
进一步地，与第一实施例相比，第二实施例可以进一步地提高芯片与晶片接合区域的对准精度，并且具有更好的抗扰动能力。这是由于第二实施例中的芯片亲水区与相应的晶片亲水区之间具有偏移而引起的。为了更清楚地表明这一点，下面将结合图5A-5B和图6A-6B来分析第一实施例和第二实施例中芯片的受力情况。
图5A示意性地示出根据第一实施例的一对芯片亲水区和相对应的一对晶片亲水区在稳定状态下的纵剖图。
为了便于说明，图5A中的晶片仅仅示出了接合区域而省略了其余部分。从图5A中可以看到，液体530和540处于芯片510背面的亲水区与晶片接合区域520的相应亲水区之间。如前面所述的，在第一实施例中，芯片亲水区与相对应的晶片亲水区的中心是相对准的，因此，在稳定时，液体530和540均处于液体表面积最小的状态，并且未受到由于液体表面张力而导致的驱动力。
图5B示意性地示出了图5A中的芯片510偏离稳定状态时的纵剖图。如图5B所示，假设芯片与接合区域处于“预对准”时或者二者的对准受到扰动时，芯片510向左移动了微量Δx。此时，液体530和540也发生了相应的变化，不再处于最小液体表面积状态，从而分别受到方向相反、大小均为F1的回复力，如图5B中的箭头所示。为了便于分析，假设液体与空气的界面为平面，由于液体量很小，这并不影响本发明的结果。假设芯片亲水区与晶片亲水区之间的液体高度为h。在图5A的稳定状态下，液体530的表面积为Sm＝A×h，A为常数。而当芯片510向左移动了Δx后，液体530的表面积变为：S1＝A×L1。图5B中简单示意出了Δx、h与L1的关系。由于液体530和540受到的驱动力与其液体表面积相对于最小液体表面积的变化成正比，因此，芯片510受到的总回复力为：
ΔF＝2F1＝C×2(L1-h)，其中C为常数。
图6A示意性地示出了根据第二实施例的一对芯片亲水区和相对应的晶片亲水区在稳定状态下的纵剖图。与图5A类似，图6A中的晶片仅仅示出了接合区域而省略了其余部分。
如图6A所示，液体630和640处于芯片610背面的亲水区与晶片接合区域620的相应亲水区之间。与图5A不同的是，由于芯片亲水区与相对应的晶片亲水区的中心不再彼此对准，因此，在稳定时，液体630和640都不处于液体表面积最小的状态。从而，液体630和640分别受到向外的驱动力，如图6A中的箭头所示。作为替换，液体630和640也可以均受到向内的驱动力。两个驱动力相互抵消，实现动态的力平衡，从而使芯片610保持稳定并且与接合区域620对准。
图6B示意性地示出了图6A中的芯片610偏离稳定状态时的情况。如图6B所示，假设芯片与接合区域处于“预对准”时或者在对准之后受到扰动时，芯片610向左移动了微量Δx。此时，液体630和640也发生了相应的变化，液体630的液体表面积增大，而液体640的液体表面积减小。与图6A中的状态相比，液体630受到的力增大为F2，而液体640受到的力减小为F3，分别如图6B中的右边和左边的实线箭头所示。在图6A的稳定状态下，液体630和640的表面积均为S0＝A×L0，A为前面提到的常数。而当芯片610向左移动了Δx后，液体630的表面积变为：S2＝A×L2，液体640的表面积变为：S3＝A×L3。图6B中简单示意出了Δx、L0与L2的关系以及Δx、L0与L3的关系。与图5B的分析类似，图6B中的芯片610受到的总回复力为：
ΔF’＝F2-F3＝C×[(L2-h)-(L3-h)]＝C×(L2-L3)，其中C为前面提到的常数。
容易证明，对于相同的Δx，L2-L3＞2(L1-h)。因此，当芯片相对于稳定位置偏离同样大小的距离时，第二实施例中芯片所受到的回复力ΔF’将大于第一实施例中芯片所受到的回复力ΔF。可见，第二实施例的方案能够进一步提升芯片-晶片接合过程中的对准精度，并增强抗扰动能力。
根据第一实施例和第二实施例，可以分别得到如图3E或图4E所示意性示出的三维集成半导体器件。一般地，该三维集成半导体器件包括晶片和布置在晶片的接合区域上的芯片。在芯片的与晶片相接合的背面上具有多个芯片亲水区，各芯片亲水区被芯片疏水区分隔开。所述晶片的接合区域与芯片重合，该接合区域包括分别与所述芯片亲水区和芯片疏水区相对应的多个晶片亲水区和晶片疏水区芯片背面的各芯片亲水区的周长之和大于该芯片的周长，并且晶片的接合区域中的各晶片亲水区的周长之和大于该接合区域的周长。并且，每个芯片亲水区与相对应的晶片亲水区至少部分重叠。该三维集成半导体器件的进一步的具体细节可以参照前面对第一和第二实施例的描述。
需要说明的是，虽然上面的实施例仅仅描述了一个芯片与晶片的接合，但是在实际工艺流程中，可以利用本发明的改进的自组装技术对大量芯片进行处理，以便一次实现大量芯片与一个晶片的对准和接合。此外，本领域技术人员容易理解，根据本发明的实施例的方法可以重复进行，以便在已经放置了第一层芯片的晶片上继续放置第二层芯片，然后在已经放置了第二层芯片的晶片上继续放置第三层芯片，依此类推。因此，在本申请的上下文中，术语“晶片”可以包括其上尚未放置芯片的晶片和已放置有一层或多层芯片的晶片。
至此，已经结合附图详细描述了根据本发明的芯片-晶片接合方法和基于该方法得到的三维集成半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (18)

1.一种芯片与晶片的接合方法，包括：
在芯片的背面上设置多个芯片亲水区，各芯片亲水区被芯片疏水区分隔开，对应地在晶片上设置与芯片的形状和尺寸相同的接合区域，该接合区域包括与所述芯片亲水区和芯片疏水区相对应的多个晶片亲水区和晶片疏水区，其中，芯片背面的各芯片亲水区的周长之和大于该芯片的周长，并且晶片的接合区域中的各晶片亲水区的周长之和大于该接合区域的周长；
在所述多个晶片亲水区中滴入特定液体；以及
将所述芯片预对准并放置在所述晶片的接合区域上，以使得每个芯片亲水区与相对应的晶片亲水区通过所述液体相接触；
其中，
所述多个芯片亲水区为Z个芯片亲水区，其中Z为不小于2的正整数，并且其中：Z为偶数时，Z个芯片亲水区被分成Z/2对，每对芯片亲水区关于芯片中心相对称；Z为奇数时，1个芯片亲水区的中心与芯片中心重合，其余的Z－1个芯片亲水区被分成(Z－1)/2对，每对芯片亲水区关于芯片中心相对称；
所述多个晶片亲水区为Z个晶片亲水区，其中：Z为偶数时，Z个晶片亲水区被分成Z/2对，每对晶片亲水区关于晶片中心相对称；Z为奇数时，1个晶片亲水区的中心与晶片中心重合，其余的Z－1个晶片亲水区被分成(Z－1)/2对，每对晶片亲水区关于晶片中心相对称；并且
芯片亲水区和晶片亲水区的相对位置被设置为使得：
当芯片与接合区域对准时，成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离小于相对应的晶片亲水区的中心与接合区域中心的距离；或者
当芯片与接合区域对准时，成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离大于相对应的晶片亲水区的中心与接合区域中心的距离。
2.如权利要求1所述的方法，其中，Z为不小于4的正整数。
3.如权利要求1-或2所述的方法，其中，所述接合区域和所述芯片的形状为矩形。
4.如权利要求3所述的方法，其中：
在芯片的背面上设置芯片亲水区包括：至少在矩形芯片的背面的四个角分别布置四个芯片亲水区；并且
在晶片上设置接合区域包括：至少在矩形接合区域的四个角分别布置四个晶片亲水区。
5.如权利要求1或2所述的方法，其中，每个芯片亲水区与相对应的晶片亲水区具有相同的形状和尺寸。
6.如权利要求1或2所述的方法，其中，每个芯片亲水区的尺寸相对于对应的晶片亲水区的尺寸成比例缩小。
7.如权利要求1或2所述的方法，其中，通过光刻来定义芯片亲水区、芯片疏水区、晶片亲水区和晶片疏水区。
8.如权利要求1或2所述的方法，其中，在所述多个晶片亲水区中滴入特定液体包括：
在所述多个晶片亲水区中滴入等量的特定液体。
9.如权利要求1或2所述的方法，还包括：
在将所述芯片放置在所述晶片的接合区域上之后，使所述特定液体挥发。
10.如权利要求9所述的方法，其中，在室温或加热条件下使所述特定液体挥发。
11.如权利要求1或2所述的方法，还包括：
在所述芯片和所述晶片上设置贯穿衬底通孔。
12.一种三维集成半导体器件，包括：
晶片；和
布置在晶片的接合区域上的芯片，
其中，
在芯片的与晶片相接合的背面上具有多个芯片亲水区，各芯片亲水区被芯片疏水区分隔开；
所述晶片的所述接合区域与芯片重合，该接合区域包括分别与所述芯片亲水区和芯片疏水区相对应的多个晶片亲水区和晶片疏水区，芯片背面的各芯片亲水区的周长之和大于该芯片的周长，并且晶片的接合区域中的各晶片亲水区的周长之和大于该接合区域的周长；
每个芯片亲水区与相对应的晶片亲水区至少部分重叠；
所述多个芯片亲水区为Z个芯片亲水区，其中Z为不小于2的正整数，并且其中：Z为偶数时，Z个芯片亲水区被分成Z/2对，每对芯片亲水区关于芯片中心相对称；Z为奇数时，1个芯片亲水区的中心与芯片中心重合，其余的Z－1个芯片亲水区被分成(Z－1)/2对，每对芯片亲水区关于芯片中心相对称；
所述多个晶片亲水区为Z个晶片亲水区，其中：Z为偶数时，Z个晶片亲水区被分成Z/2对，每对晶片亲水区关于晶片中心相对称；Z为奇数时，1个晶片亲水区的中心与晶片中心重合，其余的Z－1个晶片亲水区被分成(Z－1)/2对，每对晶片亲水区关于晶片中心相对称；并且
成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离小于相对应的晶片亲水区的中心与接合区域中心的距离，或者成对的芯片亲水区中的每个芯片亲水区的中心与芯片中心的距离大于相对应的晶片亲水区的中心与接合区域中心的距离。
13.如权利要求12所述的三维集成半导体器件，其中，Z为不小于4的正整数。
14.如权利要求12或13所述的三维集成半导体器件，其中，所述接合区域和所述芯片的形状为矩形。
15.如权利要求14所述的三维集成半导体器件，其中：
至少在矩形芯片的背面的四个角分别布置有四个芯片亲水区；并且
至少在晶片的矩形接合区域的四个角分别布置有四个晶片亲水区。
16.如权利要求12或13所述的三维集成半导体器件，其中，每个芯片亲水区与相对应的晶片亲水区具有相同的形状和尺寸。
17.如权利要求12或13所述的三维集成半导体器件，其中，每个芯片亲水区的尺寸相对于对应的晶片亲水区的尺寸成比例缩小。
18.如权利要求12或13所述的三维集成半导体器件，其中，所述芯片和所述晶片上设置有贯穿衬底通孔。
CN201110410223.1A 2011-12-12 2011-12-12 芯片与晶片的接合方法以及三维集成半导体器件 Active CN103165541B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110410223.1A CN103165541B (zh) 2011-12-12 2011-12-12 芯片与晶片的接合方法以及三维集成半导体器件
US13/551,559 US8697543B2 (en) 2011-12-12 2012-07-17 Chip-to-wafer bonding method and three-dimensional integrated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110410223.1A CN103165541B (zh) 2011-12-12 2011-12-12 芯片与晶片的接合方法以及三维集成半导体器件

Publications (2)

Publication Number Publication Date
CN103165541A CN103165541A (zh) 2013-06-19
CN103165541B true CN103165541B (zh) 2016-05-04

Family

ID=48571245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110410223.1A Active CN103165541B (zh) 2011-12-12 2011-12-12 芯片与晶片的接合方法以及三维集成半导体器件

Country Status (2)

Country Link
US (1) US8697543B2 (zh)
CN (1) CN103165541B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728489B2 (en) * 2014-10-29 2017-08-08 Elwha Llc Systems, methods and devices for inter-substrate coupling
US9893026B2 (en) * 2014-10-29 2018-02-13 Elwha Llc Systems, methods and devices for inter-substrate coupling
US9887177B2 (en) * 2014-10-29 2018-02-06 Elwha Llc Systems, methods and devices for inter-substrate coupling
CN107701935A (zh) * 2017-10-19 2018-02-16 常州工学院 一种led柔性导光装置
TW202008558A (zh) * 2018-07-23 2020-02-16 飛傳科技股份有限公司 晶片轉移之方法及其晶片轉移系統
TWI766699B (zh) * 2021-05-25 2022-06-01 台灣愛司帝科技股份有限公司 轉移電子元件之方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005014141A (ja) * 2003-06-25 2005-01-20 Ricoh Co Ltd 複合素子の製造方法
WO2011081095A1 (ja) * 2009-12-28 2011-07-07 東京エレクトロン株式会社 実装方法及び実装装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283208B2 (en) * 2004-12-28 2012-10-09 Mitsumasa Koyanagi Method and apparatus for fabricating integrated circuit device using self-organizing function
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US8460794B2 (en) * 2009-07-10 2013-06-11 Seagate Technology Llc Self-aligned wafer bonding
US8178154B2 (en) * 2010-03-15 2012-05-15 Panasonic Corporation Method for disposing a component
US8557631B2 (en) * 2011-12-01 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer wafer bonding method and apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005014141A (ja) * 2003-06-25 2005-01-20 Ricoh Co Ltd 複合素子の製造方法
WO2011081095A1 (ja) * 2009-12-28 2011-07-07 東京エレクトロン株式会社 実装方法及び実装装置

Also Published As

Publication number Publication date
US20130147059A1 (en) 2013-06-13
CN103165541A (zh) 2013-06-19
US8697543B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
CN103165541B (zh) 芯片与晶片的接合方法以及三维集成半导体器件
US8237271B2 (en) Direct edge connection for multi-chip integrated circuits
US8722460B2 (en) Method and apparatus for fabricating integrated circuit device using self-organizing function
TWI706526B (zh) 藉由混合接合之半導體晶片與另一晶片的組合
US8349653B2 (en) Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US20220320048A1 (en) Wafer Level Integration of Passive Devices
TWI605557B (zh) 電子封裝件及其製法與基板結構
US7863092B1 (en) Low cost bumping and bonding method for stacked die
TWI587458B (zh) 電子封裝件及其製法與基板結構
JP2009512215A (ja) ３ｄ貫通シリコンアーキテクチャのための集積マイクロチャネル
US20130149817A1 (en) Fabricating methods of semiconductor devices and pick-up apparatuses of semiconductor devices therein
TW201023296A (en) Integrated circuit structure and forming methods thereof
TW201521164A (zh) 封裝堆疊結構及其製法
TW201342495A (zh) 基板之接合方法及半導體裝置
Fukushima et al. 3D memory chip stacking by multi-layer self-assembly technology
EP2701189B1 (en) Substrate, fabrication method of such a substrate, method of self-assembly of such substrates and device obtained thereof
CN112599431A (zh) 晶圆键合结构及键合方法
KR101794977B1 (ko) 반도체 제조 장치
KR102747318B1 (ko) 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
KR101550397B1 (ko) 배치틀을 이용한 칩 배치 및 접합방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant