CN112599431A - 晶圆键合结构及键合方法 - Google Patents

晶圆键合结构及键合方法 Download PDF

Info

Publication number
CN112599431A
CN112599431A CN202011478699.4A CN202011478699A CN112599431A CN 112599431 A CN112599431 A CN 112599431A CN 202011478699 A CN202011478699 A CN 202011478699A CN 112599431 A CN112599431 A CN 112599431A
Authority
CN
China
Prior art keywords
wafer
bonding
groove
crystal grain
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011478699.4A
Other languages
English (en)
Inventor
张栖瑜
王学毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Center Co Ltd
Original Assignee
United Microelectronics Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Center Co Ltd filed Critical United Microelectronics Center Co Ltd
Priority to CN202011478699.4A priority Critical patent/CN112599431A/zh
Publication of CN112599431A publication Critical patent/CN112599431A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种晶圆键合结构及键合方法，通过分别在第一晶圆及第二晶圆上制备对应设置的第一沟槽及第二沟槽，以及进行表面亲水性处理后，可通过在分立的晶粒上添加液体，以进行对应晶粒的贴合处理，从而依靠晶粒实现第一晶圆与第二晶圆的自对准键合；由于晶圆的自对准键合是基于晶粒进行的，从而本发明可适用于不同尺寸的晶圆间的自对准键合，适用范围较广；操作便捷，无需价格昂贵的自动对准键合机，可降低生产成本；通过表面亲水性处理及等离子体激活处理可提高晶圆表面能，降低退火温度，增加工艺流程的可靠性；第一沟槽及第二沟槽可作为热流道，提高自对准键合的效果。

Description

晶圆键合结构及键合方法
技术领域
本发明涉及半导体技术领域，具体涉及一种晶圆键合结构及键合方法。
背景技术
随着移动设备、智能手表、物联网(IoT)等应用技术的进一步发展，对半导体芯片尺寸、重量、延时、集成度、多功能化等提出了更高的要求，现有的二维集成技术已难以满足上述所需，具有尺寸小、重量轻、信号延迟小、系统功耗低、集成度高等优点的三维集成技术正成为集成电路发展的主流技术之一。
键合是实现三维集成技术的关键工艺，其中，键合的原理即是指将两片表面洁净、原子级粗糙度的同质或异质材料经表面处理后，在一定条件下贴合在一起，以使两片材料最终合在一起并形成统一整体的技术。
在键合技术中，依据键合片的尺寸的不同，通常将键合分为晶圆-晶圆(Wafer toWafer，W2W)键合，晶粒-晶圆(Die to Wafer，D2W)键合，晶粒-晶粒(Die to Die，D2D)键合。
半导体技术领域中，电子元件是构建在完整的晶圆片上的，其制备过程需要利用专有的键合机台，以将晶圆与晶圆实现批量及高精度对准键合。因此，与D2D和D2W堆叠键合相比W2W堆叠键合具有较高的生产率和高的对准精度，正成为当前键合工艺技术研究的热门。然而，现有的晶圆自动对准键合机价格昂贵，且不能灵活地提供不同尺寸晶圆间的对准堆叠键合。
因此，提供一种晶圆键合结构及键合方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆键合结构及键合方法，用于解决现有技术中难以实现不同尺寸晶圆间的对准堆叠键合的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆键合方法，包括以下步骤：
提供第一晶圆，在所述第一晶圆上形成第一沟槽，获得分立的第一晶粒；
提供第二晶圆，在所述第二晶圆上形成第二沟槽，获得分立的第二晶粒，且所述第一沟槽及第二沟槽对应设置；
分别对所述第一晶圆及第二晶圆进行表面亲水性处理；
在所述第一晶粒上添加液体，进行所述第一晶粒及第二晶粒的贴合处理，使所述第一晶圆与所述第二晶圆自对准键合。
可选地，所述第一晶圆的尺寸范围为4寸～12寸；所述第二晶圆的尺寸范围为4寸～12寸。
可选地，所述第一沟槽为所述第一晶圆的划片道的位置；所述第二沟槽为所述第二晶圆的划片道的位置。
可选地，形成所述第一沟槽的方法包括刻蚀法或划片法；形成所述第二沟槽的方法包括刻蚀法或划片法。
可选地，所述表面亲水性处理的化学液包括SC1及SC2中的一种或组合。
可选地，在进行表面亲水性处理之后及进行贴合处理之前，还包括分别对所述第一晶圆及第二晶圆进行等离子体激活处理的步骤，所述等离子体激活处理的气体源包括氮气、氧气及氩气中的一种或组合。
可选地，所述贴合处理包括贴合后烘烤的步骤，且烘烤温度低于所述液体的沸点。
可选地，在所述自对准键合后，还包括退火处理的步骤，所述退火温度为200℃～400℃。
本发明还提供一种晶圆键合结构，所述晶圆键合结构包括：
第一晶圆，所述第一晶圆包括第一沟槽及分立的第一晶粒；
第二晶圆，所述第二晶圆包括第二沟槽及分立的第二晶粒，且所述第一沟槽及第二沟槽对应设置；
液体薄膜，所述液体薄膜位于所述第一晶粒及第二晶粒之间，以通过所述液体薄膜使所述第一晶圆与所述第二晶圆自对准键合。
可选地，所述第一晶圆的尺寸范围为4寸～12寸；所述第二晶圆的尺寸范围为4寸～12寸。
如上所述，本发明的晶圆键合结构及键合方法，通过分别在第一晶圆及第二晶圆上制备对应设置的第一沟槽及第二沟槽，以及进行表面亲水性处理后，可通过在分立的晶粒上添加液体，以进行对应晶粒的贴合处理，使得液体在第一晶粒及第二晶粒上基于毛细力及表面张力的作用自动地将第一晶圆上的第一晶粒边缘与第二晶圆上的第二晶粒边缘对齐，从而依靠晶粒实现第一晶圆与第二晶圆的自对准键合；由于晶圆的自对准键合是基于晶粒进行的，从而本发明可适用于不同尺寸的晶圆间的自对准键合，适用范围较广；操作便捷，无需价格昂贵的自动对准键合机，可降低生产成本；通过表面亲水性处理及等离子体激活处理可提高晶圆表面能，降低退火温度，从而增加工艺流程的可靠性；第一沟槽及第二沟槽可作为热流道，以在热处理中，可提高晶圆自对准键合的效果。
附图说明
图1显示为本发明实施例中晶圆键合的工艺流程示意图。
图2显示为本发明实施例中的第一晶圆的结构示意图。
图3显示为本发明实施例中在第一晶圆上形成第一沟槽获得分立的第一晶粒后的结构示意图。
图4显示为本发明实施例中的第二晶圆的结构示意图。
图5显示为本发明实施例中在第二晶圆上形成第二沟槽获得分立的第二晶粒后的结构示意图。
图6显示为本发明实施例中在第一晶粒上添加液体后的结构示意图。
图7显示为本发明实施例中在进行第一晶粒及第二晶粒的贴合后形成的晶圆键合结的结构示意图。
图8显示为本发明实施例中在进行烘烤后形成的晶圆键合结构的结构示意图。
元件标号说明
100 第一晶圆
101 第一衬底
102 第一电子元件
103 第一键合介质层
104 第一沟槽
105 第一晶粒
200 第二晶圆
201 第二衬底
202 第二电子元件
203 第二键合介质
204 第二沟槽
300 液滴
301 液体薄膜
具体实施方式
如背景技术所述，三维集成技术已成为当前集成电路发展的主流技术之一，键合是实现三维集成技术的关键工艺，而晶圆-晶圆键合又是实现大批量生产及高精度对准的必要方式。然而，晶圆自动对准键合机台不仅价格昂贵，而且不能灵活地满足不同尺寸晶圆间的对准键合，如当前主流的硅光器件制备工艺，其主要是在8寸的晶圆上进行，而满足电光、光信号应用的化合物半导体材料，如磷化铟、铌酸锂等材料，由于制备工艺的限制，目前只能生长于6寸或更小尺寸的晶圆上。因此，现有的晶圆自动对准键合机无法满足不同尺寸晶圆间的键合堆叠。
为此，本发明提供了一种能够满足不同尺寸晶圆自对准键合的晶圆键合结构及晶圆键合方法，为使本发明的目的、特征、优点更为清晰易懂，以下通过特定的具体实例进行说明，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种晶圆键合方法，包括以下步骤：
提供第一晶圆，在所述第一晶圆上形成第一沟槽，获得分立的第一晶粒；
提供第二晶圆，在所述第二晶圆上形成第二沟槽，获得分立的第二晶粒，且所述第一沟槽及第二沟槽对应设置；
分别对所述第一晶圆及第二晶圆进行表面亲水性处理；
在所述第一晶粒上添加液体，进行所述第一晶粒及第二晶粒的贴合处理，使所述第一晶圆与所述第二晶圆自对准键合。
本实施例的晶圆键合方法，通过分别在第一晶圆及第二晶圆上制备对应设置的第一沟槽及第二沟槽，以及进行表面亲水性处理后，可通过在分立的晶粒上添加液体，以进行对应晶粒的贴合处理，使得液体在第一晶粒及第二晶粒上基于毛细力及表面张力的作用自动地将第一晶圆上的第一晶粒边缘与第二晶圆上的第二晶粒边缘对齐，从而依靠晶粒使晶圆自对准，以实现第一晶圆与第二晶圆的自对准键合。
参阅图2～图8，显示为本实施例中在进行所述晶圆键合方法中各步骤所呈现的结构示意图，下面将结合附图对本实施例的具体实施步骤进行详细的说明。
首先，参阅图2，提供第一晶圆100。
具体的，本实施例中所述第一晶圆100包括第一衬底101、第一电子元件102及第一键合介质层103，但并非局限于此，所述第一晶圆100也可为其它结构，此处不作过分限制。其中，所述第一衬底101可包括硅基衬底、蓝宝石衬底等，此处不作过分限制；在所述第一衬底101上经过系列集成电路工艺可制备所述第一电子元件102，所述第一电子元件102可以是有源器件或无源器件，如硅光有源器件或硅光无源器件，也可以为其它电子元件，如可为一层功能性薄膜材料磷化铟、铌酸锂等，此处不作过分限制；在所述第一电子元件102上覆盖有一层用于保护及后续晶圆键合的所述第一键合介质层103，所述第一键合介质层103通常是二氧化硅层，但并非局限于此，也可以是其它材料层，如为所述功能性薄膜材料等。
其中，晶圆键合工艺对键合晶圆的平整度、翘曲度及晶圆表面粗糙度等要求极高，因此本实施例中，优选对所述第一键合介质层103在键合前进行化学机械抛光(CMP)，以使键合晶圆表面形貌满足后续自对准键合工艺要求。
接着，参阅图3，在所述第一晶圆100上形成第一沟槽104，获得分立的第一晶粒105。
作为示例，形成所述第一沟槽104的方法包括刻蚀法或划片法；其中，优选所述第一沟槽104为划片道的位置。
具体的，本实施例中，优选采用刻蚀法形成所述第一沟槽104，以便于降低所述第一晶粒105的边缘锯齿程度，使得后续所述第一晶粒105上的液体毛细力及表面张力分布更加的均匀，以提高晶圆自对准的精度，当然根据需要，形成所述第一沟槽104的方法也可采用划片法，此处不作过分限制。进一步的优选所述第一沟槽104为划片道的位置，以使得所述第一沟槽104与划片道相一致，从而所述第一沟槽104可在起到分离所述第一晶粒105的同时，还可作为后续的液体毛细力及表面张力的隔离槽，从而可以节约工艺步骤，提高集成度；进一步的，所述第一沟槽104还可作为后续热处理的通道，有利于水、气排出及起到良好的热传输效果。
本实施例中，对经过CMP处理后的所述第一晶圆101进行曝光、显影、刻蚀及清洗工艺，使所述第一晶圆100上的每个所述第一晶粒105被所述第一沟槽104分隔开。本实施例对所述第一沟槽104的槽宽和槽深无特殊要求，可使所述第一晶圆100上的待键合的所述第一晶粒105相互分割即可。可以理解，图3中的所述第一晶粒105的尺寸及形貌可以根据需要设置，并非仅限于具有相同的尺寸及形貌。
接着，参阅图4，提供第二晶圆200。
具体的，本实施例中所述第二晶圆200包括第二衬底201、第二电子元件202及第二键合介质层203，但并非局限于此，所述第二晶圆200也可为其它结构，此处不作过分限制。其中，所述第二衬底201可包括硅基衬底、蓝宝石衬底等，此处不作过分限制；在所述第二衬底201上经过系列集成电路工艺可制备所述第二电子元件202，所述第二电子元件202可以是有源器件或是无源器件，也可以为其它电子元件等，如是一层功能性薄膜材料磷化铟、铌酸锂等，此处不作过分限制；在所述第二电子元件202上覆盖有一层用于保护及后续晶圆键合的所述第二键合介质层203，所述第二键合介质层203通常是二氧化硅层，但并非局限于此，也可以是其它材料层，如为所述功能性薄膜材料等。
本实施例中，优选对所述第二键合介质层203在键合前进行CMP处理，以使键合晶圆表面形貌满足后续自对准键合工艺要求。
接着，参阅图5，在所述第二晶圆200上形成第二沟槽204，获得分立的第二晶粒205，且所述第一沟槽104及第二沟槽204对应设置。
作为示例，形成所述第二沟槽204的方法包括刻蚀法或划片法；其中，优选所述第二沟槽204为划片道的位置。
具体的，本实施例中，优选采用刻蚀法形成所述第二沟槽204，以便于降低所述第二晶粒205的边缘锯齿程度，使得后续所述第二晶粒205上的液体毛细力及表面张力分布更加的均匀，以提高晶圆自对准精度，当然根据需要，形成所述第二沟槽204的方法也可采用划片法，此处不作过分限制。进一步的，优选所述第二沟槽204为划片道的位置，以使得所述第二沟槽204与划片道相一致，从而所述第二沟槽204可在起到分离所述第二晶粒205的同时，还可作为后续的液体毛细力及表面张力的隔离槽，从而可以节约工艺步骤，提高集成度；进一步的，所述第一沟槽104和所述第二沟槽204还可作为后续热处理的通道，有利于水、气排出及起到良好的热传输效果。
本实施例中，对经过CMP处理后的所述第二晶圆201进行曝光、显影、刻蚀及清洗工艺，使所述第二晶圆200上的每个所述第二晶粒205被所述第二沟槽204分隔开。由于本实施例的晶圆键合方法是利用液体毛细力及表面张力来实现晶圆的自对准键合，因此所述第一沟槽104及第二沟槽204需要对应设置，使得所述第一晶粒105及第二晶粒205的尺寸及形貌保持一致，以使得所述第一晶粒105及第二晶粒205的边缘可通过液体进行自对准的贴合，同时，为获得较高的对准精度，所述第二晶粒205的表面边缘锯齿度越小越好，从而所述第二沟槽204的形貌及尺寸需与所述第一沟槽104保持一致。可以理解，图5中的所述第二晶粒205的尺寸及形貌可以根据需要设置，并非仅限于具有相同的尺寸及形貌。
作为示例，所述第一晶圆100的尺寸范围为4寸～12寸；所述第二晶圆200的尺寸范围为4寸～12寸。
具体的，所述第一晶圆100的尺寸范围为4寸～12寸，如4寸、6寸、8寸、12寸等，但并非局限于此；所述第二晶圆200的尺寸范围为4寸～12寸，如4寸、6寸、8寸、12寸等，但并非局限于此，且所述第一晶圆100与所述第二晶圆200的尺寸可以相同也可不同，关于所述第一晶圆100与所述第二晶圆200的形貌及尺寸，此处不作过分限制。其中所述第一晶圆100上的所述第一晶粒105可为具有相同尺寸及形貌的晶粒，当然也可根据需要设置不同的尺寸，只需确保所述第一晶粒105与所述第二晶粒205相对应设置即可，具体尺寸及形貌此处不作限定。
接着，分别对所述第一晶圆100及第二晶圆200进行表面亲水性处理。
具体的，先分别对所述第一晶圆100及第二晶圆200进行化学清洗，去除晶圆表面的杂质颗粒、有机沾污等，同时使所述第一晶圆100及第二晶圆200的表面都变成亲水性表面，以便于后续液体在所述第一晶粒105及第二晶粒205的表面进行延展，以形成良好的贴合面，提高自对准键合的精度，且晶圆表面亲水性越强越好。
作为示例，所述表面亲水性处理的化学液可包括SC1及SC2中的一种或组合。
具体的，所述SC1为氨水、双氧水、水的混合液，所述SC2为氯化氢、双氧水、水的混合液，通过所述化学液可实现晶圆表面清洁及表面亲水性处理的目的，关于所述表面亲水性处理的化学液的种类并非局限于此，具体可根据待键合晶圆表面的材质进行选择，如所述化学液可选择SC1或SC2或SC1与SC2的组合等，此处不作过分限制。
进一步的，在进行表面亲水性处理之后及进行贴合处理之前，还可包括分别对所述第一晶圆100及第二晶圆200进行等离子体激活处理的步骤，所述等离子体激活处理的气体源包括氮气、氧气及氩气中的一种或组合。
本实施例中，优选分别对所述第一晶圆100及第二晶圆200进行所述等离子体激活处理，但并非局限于此，实际工艺过程中也可不选。其中，利用所述等离子体激活处理可提高所述第一晶圆100及第二晶圆200的表面能，有助于降低后续键合后的退火温度、提高晶圆键合强度，从而增加工艺流程的可靠性，且用于形成所述等离子体的气体源可以是氮气、氧气或氩气中的一种或组合，对此不做限定。
接着，参阅图6，在所述第一晶粒105上添加液体。
具体的，所述液体可选择去离子水(DI Water)，但并非局限于此，此处不作过分限制。通过在所述第一晶圆100中的待键合的所述第一晶粒105上均匀地滴上液滴300，且由于所述第一晶圆100的表面进行了所述表面亲水性处理，因此所述液滴300将覆盖满整个待键合的所述第一晶粒105的表面，以便后续进行自对准键合。所述液滴300的用量可根据所述第一晶粒105的表面积进行控制及选择，如所述液滴300的体积可为所述第一晶粒105的上表面积乘以15微米～60微米的高所获得的体积的量，具体可根据所述液滴300的种类及所述第一晶粒105的表面状态进行控制，此处不作过分限制。
接着，参阅图7，进行所述第一晶粒105及第二晶粒205的贴合处理，使所述第一晶圆100与所述第二晶圆200自对准键合。
具体的，如图7，将经过所述表面亲水性处理及等离子体激活处理的所述第二晶圆200的处理面向下，即正面向下，背面向上，倒置于表面覆盖满所述液滴300的所述第一晶粒105的表面上，使所述第一晶圆100上的所述第一晶粒105与所述第二晶圆200上的所述第二晶粒205通过所述液滴300相互贴合，形成初始的晶圆键合结构。
作为示例，所述贴合处理包括贴合后烘烤的步骤，且烘烤温度低于所述液体的沸点。
具体的，通过烘烤，可使位于所述第一晶圆100及第二晶圆200之间的液体薄膜301挥发，烘烤的温度优选低于所述液体的沸点，否则将严重影响晶圆最终的对准精度，如当所述液体采用去离子水时，优选温度为85℃～95℃，如85℃、90℃、95℃等。在初始的所述晶圆键合结构进行烘烤的过程中，所述液体因表面毛细力及表面张力的作用，会自动地将所述第一晶圆100上的所述第一晶粒105的边缘与所述第二晶圆200上的所述第二晶粒205的边缘对齐，从而实现所述第一晶圆100与所述第二晶圆200的自对准，最终获得图8中的晶圆键合结构。
作为示例，在所述自对准键合后，还可包括退火处理的步骤，所述退火温度为200℃～400℃，如200℃、300℃、350℃、400℃等，此处不作过分限制。
具体的，为提高两晶圆的键合强度，本实施例优选对所述晶圆键合结构进行退火处理，以形成永久键合。其中，由于退火温度与键合强度息息相关，因此本实施例为获得较高的键合强度如键合强度大于2J/m2，因而优选所述退火温度为200℃～400℃，但并非局限于，也可根据实际需要调整所述退火温度。
本实施例还提供一种晶圆键合结构，所述晶圆键合结构可采用上述晶圆键合方法获得，但并非局限于此。本实施例中采用上述方法制备所述晶圆键合结构，因此有关所述晶圆键合结构的制备、材质等此处不作赘述。
具体的，参阅图7，所述晶圆键合结构包括第一晶圆100、第二晶圆200及液体薄膜301，其中，所述第一晶圆100包括第一沟槽104及分立的第一晶粒105；所述第二晶圆200包括第二沟槽204及分立的第二晶粒205，且所述第一沟槽104及第二沟槽204对应设置；所述液体薄膜301位于所述第一晶粒105及第二晶粒205之间，以通过所述液体薄膜301使所述第一晶圆100与所述第二晶圆200自对准键合。
作为示例，所述第一晶圆100的尺寸范围为4寸～12寸；所述第二晶圆200的尺寸范围为4寸～12寸。
具体的，所述第一晶圆100的尺寸范围为4寸～12寸，如4寸、6寸、8寸、12寸等，但并非局限于此；所述第二晶圆200的尺寸范围为4寸～12寸，如4寸、6寸、8寸、12寸等，但并非局限于此，且所述第一晶圆100与所述第二晶圆200的尺寸可以相同也可不同，关于所述第一晶圆100与所述第二晶圆200的形貌及尺寸，此处不作过分限制。其中所述第一晶圆100上的所述第一晶粒105可为具有相同尺寸及形貌的晶粒，当然也可根据需设置不同的尺寸，只需确保所述第一晶粒105与所述第二晶粒205相对应设置即可，具体尺寸及形貌此处不作限定。
作为示例，所述液体薄膜301可包括去离子水液体薄膜，但并非局限于此，此处不作过分限制。
具体的，通过烘烤，可使位于所述第一晶圆100及第二晶圆200之间的所述液体薄膜301挥发，获得图8中的最终的晶圆键合结构，烘烤的温度优选低于所述液体的沸点，否则将严重影响晶圆最终的对准精度，如当所述液体采用去离子水时，优选温度为85℃～95℃，如85℃、90℃、95℃等。在进行烘烤的过程中，液体因表面毛细力及表面张力的作用，会自动地将所述第一晶圆100上的所述第一晶粒105的边缘与所述第二晶圆200上的所述第二晶粒205的边缘对齐，从而实现所述第一晶圆100与所述第二晶圆200的自对准。其中，为提高键合强度，本实施例优选对所述晶圆键合结构进行退火处理，以形成永久键合。由于退火温度与键合强度息息相关，因此本实施例为获得较高的键合强度如键合强度大于2J/m2，因而优选所述退火温度为200℃～400℃，如200℃、300℃、350℃、400℃等，此处不作过分限制，但并非局限于，也可根据实际需要调整所述退火温度。
综上所述，本发明的晶圆键合结构及键合方法，通过分别在第一晶圆及第二晶圆上制备对应设置的第一沟槽及第二沟槽，以及进行表面亲水性处理后，可通过在分立的晶粒上添加液体，以进行对应晶粒的贴合处理，使得液体在第一晶粒及第二晶粒上基于毛细力及表面张力的作用自动地将第一晶圆上的第一晶粒边缘与第二晶圆上的第二晶粒边缘对齐，从而依靠晶粒实现第一晶圆与第二晶圆的自对准键合；由于晶圆的自对准键合是基于晶粒进行的，从而本发明可适用于不同尺寸的晶圆间的自对准键合，适用范围较广；操作便捷，无需价格昂贵的自动对准键合机，可降低生产成本；通过表面亲水性处理及等离子体激活处理可提高晶圆表面能，降低退火温度，从而增加工艺流程的可靠性；第一沟槽及第二沟槽可作为热流道，以在热处理中，可提高晶圆自对准键合的效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种晶圆键合方法，其特征在于，包括以下步骤：
提供第一晶圆，在所述第一晶圆上形成第一沟槽，获得分立的第一晶粒；
提供第二晶圆，在所述第二晶圆上形成第二沟槽，获得分立的第二晶粒，且所述第一沟槽及第二沟槽对应设置；
分别对所述第一晶圆及第二晶圆进行表面亲水性处理；
在所述第一晶粒上添加液体，进行所述第一晶粒及第二晶粒的贴合处理，使所述第一晶圆与所述第二晶圆自对准键合。
2.根据权利要求1所述的晶圆键合方法，其特征在于：所述第一晶圆的尺寸范围为4寸～12寸；所述第二晶圆的尺寸范围为4寸～12寸。
3.根据权利要求1所述的晶圆键合方法，其特征在于：所述第一沟槽为所述第一晶圆的划片道的位置；所述第二沟槽为所述第二晶圆的划片道的位置。
4.根据权利要求1所述的晶圆键合方法，其特征在于：形成所述第一沟槽的方法包括刻蚀法或划片法；形成所述第二沟槽的方法包括刻蚀法或划片法。
5.根据权利要求1所述的晶圆键合方法，其特征在于：所述表面亲水性处理的化学液包括SC1及SC2中的一种或组合。
6.根据权利要求1所述的晶圆键合方法，其特征在于：在进行表面亲水性处理之后及进行贴合处理之前，还包括分别对所述第一晶圆及第二晶圆进行等离子体激活处理的步骤，所述等离子体激活处理的气体源包括氮气、氧气及氩气中的一种或组合。
7.根据权利要求1所述晶圆键合方法，其特征在于：所述贴合处理包括贴合后烘烤的步骤，且烘烤温度低于所述液体的沸点。
8.根据权利要求1所述的晶圆键合方法，其特征在于：在所述自对准键合后，还包括退火处理的步骤，所述退火温度为200℃～400℃。
9.一种晶圆键合结构，其特征在于，所述晶圆键合结构包括：
第一晶圆，所述第一晶圆包括第一沟槽及分立的第一晶粒；
第二晶圆，所述第二晶圆包括第二沟槽及分立的第二晶粒，且所述第一沟槽及第二沟槽对应设置；
液体薄膜，所述液体薄膜位于所述第一晶粒及第二晶粒之间，以通过所述液体薄膜使所述第一晶圆与所述第二晶圆自对准键合。
10.根据权利要求9所述的晶圆键合结构，其特征在于：所述第一晶圆的尺寸范围为4寸～12寸；所述第二晶圆的尺寸范围为4寸～12寸。
CN202011478699.4A 2020-12-15 2020-12-15 晶圆键合结构及键合方法 Pending CN112599431A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011478699.4A CN112599431A (zh) 2020-12-15 2020-12-15 晶圆键合结构及键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011478699.4A CN112599431A (zh) 2020-12-15 2020-12-15 晶圆键合结构及键合方法

Publications (1)

Publication Number Publication Date
CN112599431A true CN112599431A (zh) 2021-04-02

Family

ID=75195778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011478699.4A Pending CN112599431A (zh) 2020-12-15 2020-12-15 晶圆键合结构及键合方法

Country Status (1)

Country Link
CN (1) CN112599431A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308455A1 (en) * 2008-12-09 2010-12-09 Young Hae KIM Method for Manufacturing Hetero-Bonded Wafer
US20150287695A1 (en) * 2012-03-22 2015-10-08 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Method for producing at least one pad assembly on a support for the self-assembly of an integrated circuit chip on the support by the formation of a fluorinated material surrounding the pad and exposure of the pad and the fluorinated material to an ultraviolet treatment in the presence of ozone
CN105448862A (zh) * 2014-09-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
US20180130765A1 (en) * 2016-11-09 2018-05-10 Imec Vzw Method for bonding semiconductor chips to a landing wafer
US20200020665A1 (en) * 2017-03-08 2020-01-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for self-assembling microelectronic components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308455A1 (en) * 2008-12-09 2010-12-09 Young Hae KIM Method for Manufacturing Hetero-Bonded Wafer
US20150287695A1 (en) * 2012-03-22 2015-10-08 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Method for producing at least one pad assembly on a support for the self-assembly of an integrated circuit chip on the support by the formation of a fluorinated material surrounding the pad and exposure of the pad and the fluorinated material to an ultraviolet treatment in the presence of ozone
CN105448862A (zh) * 2014-09-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
US20180130765A1 (en) * 2016-11-09 2018-05-10 Imec Vzw Method for bonding semiconductor chips to a landing wafer
US20200020665A1 (en) * 2017-03-08 2020-01-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for self-assembling microelectronic components

Similar Documents

Publication Publication Date Title
Motoyoshi Through-silicon via (TSV)
US7397119B2 (en) Wafer-level diamond spreader
US8980688B2 (en) Semiconductor structures including fluidic microchannels for cooling and related methods
US8097955B2 (en) Interconnect structures and methods
US8802541B2 (en) Method for low temperature wafer bonding and bonded structure
US8728921B2 (en) Method for fabricating semiconductor components having lasered features containing dopants
TW201721819A (zh) 藉由混合接合之半導體晶片與另一晶片的組合
US8828848B2 (en) Die structure and method of fabrication thereof
Fukushima et al. Three-dimensional integration technology based on reconfigured wafer-to-wafer and multichip-to-wafer stacking using self-assembly method
Lau Recent advances and trends in Cu–Cu hybrid bonding
US11901260B2 (en) Thermoelectric semiconductor device and method of making same
TW202114089A (zh) 封裝結構及其製作方法
CN103579103A (zh) 三维叠层封装方法以及影像传感器的制作方法
Fukushima et al. Evaluation of alignment accuracy on chip-to-wafer self-assembly and mechanism on the direct chip bonding at room temperature
CN112599431A (zh) 晶圆键合结构及键合方法
US20070166878A1 (en) Package structure and method for fabricating the same
US20170179101A1 (en) Bridge structure for embedding semiconductor die
US11322477B2 (en) Package structure and method of fabricating the same
TWI722683B (zh) 半導體結構的製造方法
CN114072907A (zh) 使用互连装置的连接多芯片
US20240038686A1 (en) Semiconductor packages and methods of manufacturing thereof
US20180337038A1 (en) Semiconductor structures and fabrication methods thereof
JP2004119573A (ja) 半導体装置の製造方法およびフィルム貼付装置
US20240243062A1 (en) Heterogeneous integration of device die having bspdn
TWI846411B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210402