WO2011081095A1 - 実装方法及び実装装置 - Google Patents

実装方法及び実装装置 Download PDF

Info

Publication number
WO2011081095A1
WO2011081095A1 PCT/JP2010/073354 JP2010073354W WO2011081095A1 WO 2011081095 A1 WO2011081095 A1 WO 2011081095A1 JP 2010073354 W JP2010073354 W JP 2010073354W WO 2011081095 A1 WO2011081095 A1 WO 2011081095A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
chip
mounting
liquid
region
Prior art date
Application number
PCT/JP2010/073354
Other languages
English (en)
French (fr)
Inventor
杉山　雅彦
充一 中村
大 篠▲崎▼
直樹 秋山
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN2010800594438A priority Critical patent/CN102687258A/zh
Priority to US13/519,237 priority patent/US20120291950A1/en
Publication of WO2011081095A1 publication Critical patent/WO2011081095A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/75102—Vacuum chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship

Definitions

  • the present invention relates to a mounting method and a mounting apparatus for mounting an element on a substrate.
  • three-dimensional mounting technology has attracted attention as one of the methods for semiconductor integration.
  • a substrate on which an integrated circuit has been built in advance is divided into dies, and dies that have been confirmed to be non-defective products by the non-defective product identification test performed before singulation from the diced dies (Known Good Die; KGD). Then, the selected dies are stacked on another selected substrate and mounted.
  • chip mounting method As a mounting method for stacking and mounting such a die (hereinafter referred to as “chip” or “element”) on a substrate, for example, there is a chip mounting method disclosed in Patent Document 1.
  • a batch mounting tray on which chips are collectively mounted is used.
  • each chip of a chip group consisting of a plurality of chips such as a plurality of semiconductor chips selected as non-defective products in the non-defective product discrimination test is collectively mounted on the chip mounting area of the tray. Then, after the chips are placed on all the chip placement areas, the chips are sucked and held on the tray by vacuum suction using a vacuum pump through the air supply / exhaust hole provided at the bottom of the chip placement area.
  • the tray is turned upside down while holding each chip of the chip group, water is moved onto the carrier substrate on the bonding area, the vacuum suction is released, and each chip is dropped from the tray onto the carrier substrate. Let Each chip dropped on the carrier substrate is aligned so that it automatically moves to the bonding region on the carrier substrate by the surface tension of water.
  • the present invention has been made in view of the above points, and provides a mounting method and a mounting apparatus capable of reliably mounting an element such as a chip on a substrate without increasing the apparatus cost.
  • the present invention is characterized by taking the following means.
  • a first hydrophilization treatment step of hydrophilizing a region of the substrate surface of the substrate where the element is bonded A second hydrophilization treatment step for hydrophilizing the element surface; a placement step for placing the element on the placement portion so that the element surface subjected to the hydrophilic treatment faces upward; and the hydrophilic treatment
  • a coating step for applying a liquid to the surface of the element a placement step for placing the substrate above the placement portion so that a region of the substrate surface that joins the element faces downward
  • a mounting method including a contact step in which a substrate disposed above and a placement portion on which an element is placed are brought close to each other and a liquid and a substrate surface are brought into contact with each other.
  • the element surface of the element is subjected to a hydrophilic treatment, and the element in which a liquid is applied to the element surface subjected to the hydrophilic treatment is provided.
  • the mounting portion to be placed so that the child surface subjected to the hydrophilic treatment faces upward, and the hydrophilic treatment of the region of the substrate surface of the substrate where the elements are joined are provided.
  • a substrate holding mechanism for holding the substrate formed on the substrate surface so that a region for joining the elements faces downward, and at least one of the substrate holding mechanism and the mounting portion can be displaced;
  • a mounting apparatus is provided that includes a substrate holding mechanism that holds the substrate and a mounting stage on which the element is placed, and a control stage that brings the liquid and the substrate surface into contact with each other.
  • an element such as a chip can be reliably mounted on a substrate without increasing the device cost.
  • FIG. 1 is a schematic cross-sectional view showing the configuration of the mounting apparatus according to the present embodiment.
  • the mounting apparatus 100 includes a processing chamber 101, a support base side control stage 102, a vacuum chuck side control arm 103, a support base 104, an infrared lamp 105, a vacuum chuck 106, a CCD camera 107, and a computer 108. Have. Further, the mounting apparatus 100 is also provided with a carry-in / out port (not shown) and a carrier for carrying the substrate and tray.
  • the processing chamber 101 is provided so as to surround the support stage side control stage 102, the vacuum chuck side control arm 103, the support stage 104, the infrared lamp 105, and the vacuum chuck 106, and the atmosphere inside the enclosed stage can be controlled. For example, it can be decompressed.
  • a supply device (not shown) for introducing a gas such as clean air or nitrogen whose temperature and humidity are controlled, and a pump (not shown) capable of exhausting the inside, and the pressure of the processing chamber 101 is also controlled according to the processing. Is done.
  • the support stage-side control stage 102 has two directions (X direction and Y direction) orthogonal to each other in a horizontal plane (a plane that includes the horizontal direction of FIG. 1 and is orthogonal to the paper surface of FIG. 1) and a vertical direction (Z Translational movement in each direction), and rotational movement in the horizontal plane ( ⁇ direction). That is, four-axis control of X, Y, Z, and ⁇ is possible.
  • the support base side control stage 102 has two operation (control) states of a coarse motion mode and a fine motion mode, and can switch between both modes as necessary. Usually, rough alignment is performed in the coarse movement mode, and then the fine movement mode is switched to perform precise alignment.
  • the vacuum chuck side control arm 103 is capable of translational movement along a rail 103a provided in a vertical direction (Z direction) orthogonal to the horizontal plane.
  • the vacuum chuck side control arm 103 is also provided with translational motion in two directions (X direction and Y direction) orthogonal to each other in the horizontal plane and rotational motion ( ⁇ direction) in the horizontal plane. That is, four-axis control of X, Y, Z, and ⁇ is possible.
  • the vacuum chuck side control arm 103 also has two operation (control) states of a coarse movement mode and a fine movement mode, and can switch between both modes as necessary. Usually, rough alignment is performed in the coarse movement mode, and then the fine movement mode is switched to perform precise alignment.
  • the support base side control stage 102 and the vacuum chuck side control arm 103 correspond to the control stage in the present invention. However, it is only necessary that the relative position between the support base side control stage 102 and the vacuum chuck side control arm 103 can be controlled in four axes of X, Y, Z, and ⁇ . Therefore, for each of the X, Y, Z, and ⁇ axes, only one of the support base side control stage 102 and the vacuum chuck side control arm 103 may be provided so as to be controllable.
  • the support table 104 is provided so as to be fixed to the upper surface (mounting surface) of the support table-side control stage 102.
  • the support base 104 is provided so as to have a substantially central portion, and an infrared lamp 105 used as a light source is attached in the cavity.
  • the upper surface side of the support base 104 is a tray holding mechanism for holding a batch mounting tray 200 for mounting chips in a batch.
  • the tray holding mechanism (support base) 104 holds the tray 200 in a horizontal state by locking the tray 200 using appropriate locking means (for example, screws, hooks, etc.).
  • the chip corresponds to the element in the present invention. Further, the tray held on the support base via the tray holding mechanism corresponds to the placement portion in the present invention.
  • the tray 200 has a main body 201 having a rectangular planar shape.
  • the surface of the upper wall 203 of the main body 201 is partitioned into rectangles by a partition wall 204, and a plurality of chip placement areas 205, which are areas for placing the chips 50, are formed.
  • the tray 200 is formed of a material that transmits infrared light emitted from the infrared lamp 105, such as quartz, transparent plastic that can be manufactured at a lower cost, or the like.
  • the vacuum chuck 106 is provided at a position directly above the tray 200 held by the tray holding mechanism (support base) 104 so as to hold the substrate 10 in a horizontal state.
  • the inside of the vacuum chuck 106 is hollow, and a plurality of small holes 106a are formed on the lower surface thereof, and an air supply / exhaust hole 106b is formed at one end thereof.
  • the lower surface of the vacuum chuck 106 is a holding surface 106 c that holds the substrate 10. While the substrate 10 is pressed against the holding surface 106c, the air in the internal space 106d is discharged through the air supply / exhaust hole 106b to obtain a desired vacuum state, whereby the substrate 10 is fixedly held on the holding surface 106c by vacuum suction. be able to.
  • the vacuum chuck 106 may be provided so as to be turned upside down.
  • the substrate 10 is placed on the holding surface 106c with the holding surface 106c of the vacuum chuck 106 facing upward, the internal space 106d is evacuated, and the substrate 10 is vacuum-adsorbed to the holding surface 106c and fixedly held. Thereafter, the vacuum chuck 106 may be turned upside down.
  • the holding of the substrate 10 can be released by introducing air into the internal space 106d through the air supply / exhaust hole 106b to release the vacuum state.
  • the vacuum chuck 106 is formed of a material that transmits infrared light radiated from the infrared lamp 105 (for example, quartz or transparent plastic that can be manufactured at a lower cost).
  • the vacuum chuck 106 corresponds to the substrate holding mechanism in the present invention. Further, instead of the vacuum chuck 106, a chuck capable of holding the substrate upside down by a method such as electrostatic adsorption may be provided.
  • the chip 50 is placed on the chip placement area 205 of the tray 200 and the substrate 10 is held by the vacuum chuck 106.
  • An appropriate interval is provided between the held substrate 10 and the substrate 10. Further, the distance between the chip 50 and the substrate 10 can be made closer or farther away by the support base side control stage 102 and the vacuum chuck side control arm 103.
  • a CCD camera (a camera that uses a Charge-Coupled Device as a sensor) 107 is provided outside the processing chamber 101 and above the support base (tray holding mechanism) 104 at a position almost directly above the infrared lamp 105. Yes.
  • the CCD camera 107 is an imaging device for detecting infrared light emitted from the infrared lamp 105, converts the detected infrared light into an electrical signal, and sends it to a computer 108, which is an arithmetic device, for predetermined data processing. I do.
  • the positions of the plurality of bonding regions 11 on the substrate 10 held on the vacuum chuck 106 by the CCD camera 107 or the like are set with a predetermined accuracy with respect to the positions of the plurality of chips 50 placed on the tray 200.
  • Match one-on-one That is, alignment between the substrate 10 held by the vacuum chuck 106 and the tray 200 holding the chips 50 is performed by the CCD camera 107 or the like.
  • the support base side control stage 102 (or the vacuum chuck side control arm 103), the infrared lamp 105, the CCD camera 107, and the computer 108 correspond to the alignment mechanism in the present invention.
  • a plurality of alignment marks are formed on the chip 50 or the tray 200 and the substrate 10 respectively. These alignment marks are detected by the CCD camera 107, and the position of the support stage side control stage 102 is finely adjusted and fixed so that the alignment marks on the chip 50 or the tray 200 and the alignment marks on the substrate 10 are in a predetermined positional relationship. To do. Thereby, the position of the joining area
  • FIG. 2 is a flowchart for explaining the procedure of each step of the mounting method according to the present embodiment.
  • 3A to 3C are schematic cross-sectional views showing states of the chip and the substrate in each step of the mounting method according to the present embodiment.
  • FIG. 4 is a plan view showing a state in which each chip is held at a predetermined position on the tray.
  • 5 and 6 are schematic cross-sectional views showing the state of the chip and the substrate in each step of the mounting method according to the present embodiment, together with the mounting apparatus.
  • the mounting method according to the present embodiment includes a first hydrophilization treatment step (step S11), a second hydrophilization treatment step (step S12), a placement step (step S13), It has an application process (step S14), an arrangement process (step S15), a contact process (step S16), a separation process (step S17), a decompression process (step S18), a heating process (step S19), and an inversion process (step S20). .
  • step S11 the first hydrophilization treatment step of Step S11 is performed.
  • step S ⁇ b> 11 hydrophilic treatment is performed on the bonding region 11 which is the surface of the substrate 10 and is a region where the chip 50 is bonded.
  • FIG. 3A (a) shows the state of the substrate in step S11.
  • a substrate 10 having a size capable of mounting all the required number of chips 50 made of, for example, semiconductor chips in a desired layout and having sufficient rigidity to withstand the weight of the required number of chips 50 is prepared.
  • the substrate 10 for example, a glass substrate having sufficient rigidity, a semiconductor wafer, or the like can be used.
  • rectangular and thin-film bonding regions 11 of the same number as the total number of chips 50 are formed on one surface of the substrate 10.
  • the size and shape of the bonding region 11 substantially match the size and shape of the chip 50 placed thereon, respectively.
  • the bonding region 11 is made hydrophilic.
  • a bonding region 11 can be easily realized by using, for example, a hydrophilic silicon dioxide (SiO 2 ) film. That is, by forming a SiO 2 film (thickness is 0.1 ⁇ m, for example) thinly on the entire mounting surface of the substrate 10 by a known method, and then selectively removing the SiO 2 film by a known etching method. Can be easily obtained.
  • region 11 has hydrophilicity, when a small amount of water is put on the joining area
  • a thin water film (water droplets) 12 covering the entire surface is formed. Since all the joining regions 11 are formed in an island shape and separated from each other, the water does not flow out from the joining region 11 to the outside.
  • Materials usable as the bonding region 11 having hydrophilicity include Si 3 N 4 in addition to SiO 2 , but a two-layer film of aluminum and alumina (Al / Al 2 O 3 ), tantalum and tantalum oxide. A two-layer film (Ta / Ta 2 O 5 ) or the like can be used.
  • the surface of the substrate 10 on the side where the chip 50 is bonded and the region other than the bonding region 11 is not hydrophilic.
  • the substrate 10 itself is formed of hydrophobic single crystal silicon (Si), fluorine resin, silicone resin, Teflon (registered trademark) resin, polyimide resin, resist, wax, BCB (benzocyclobutene), or the like. Is preferred.
  • the mounting surface of the substrate 10 on which the bonding region 11 is formed is preferably covered with polycrystalline silicon, amorphous silicon, fluorine resin, silicone resin, Teflon (registered trademark) resin, polyimide resin, resist, wax, BCB, or the like. .
  • the bonding region 11 may be selectively subjected to a hydrophilic treatment by an inkjet technique or the like.
  • step S12 the surface of the chip 50 is hydrophilized.
  • FIG. 3A (b) shows the state of the chip in step S12.
  • a hydrophilic bonding portion 51 is formed on one surface of each chip 50.
  • the joint 51 can be easily realized by, for example, covering the entire surface of the chip 50 with a hydrophilic SiO 2 film.
  • a connection portion 53 for electrically connecting the chip 50 may be formed on the surface opposite to the surface on which the bonding portion 51 of each chip 50 is formed.
  • a semiconductor wafer having a diameter of 300 mm can be used as the substrate 10.
  • the chip 50 for example, a square semiconductor chip formed on a semiconductor wafer having a diameter of 300 mm and obtained by dicing, for example, a square having a side of 5 mm can be used.
  • a through electrode having a diameter of 5 ⁇ m may be formed in the bonding portion 51 of the chip 50 and the bonding region 11 of the substrate 10.
  • step S13 the mounting process of step S13 is performed.
  • step S ⁇ b> 13 the chip 50 is placed on the chip placement area 205 of the tray 200 so that the surface subjected to the hydrophilic treatment faces upward.
  • FIG. 3A (c) shows the state of the chip in step S13.
  • the required number of chips 50 are placed in each of the chip placement areas 205 of the tray 200 that is held so that the chip placement area 205 faces upward, so that the bonding portion 51 faces upward.
  • Each chip 50 is thus placed at a predetermined position on the tray 200.
  • the state at this time is as shown in FIG. 3A (c) and FIG. (In FIG. 4, a part of the chips 50 is removed for easy understanding of the configuration of the chip mounting area 205.)
  • FIG. 4 shows a case where the chip placement area 205 is arranged in a grid pattern for easy drawing. However, it goes without saying that the arrangement of the chips 50 on the tray 200 is appropriately changed according to the required layout.
  • each chip 50 is not vacuum-sucked to each chip placement area 205, it is not necessary to place the chips 50 in all the chip placement areas 205, and the chips 50 on the tray 200 are not placed.
  • the arrangement can be arbitrarily changed. Therefore, even if the arrangement of the chips 50 is different, the same tray 200 can be used, and the apparatus cost can be reduced as compared with manufacturing the tray each time.
  • Each chip mounting area 205 has the same rectangular shape as the chip 50, but is formed slightly larger than the outer diameter of the chip 50 in order to facilitate the arrangement of the chip 50. For this reason, a gap of about 1 ⁇ m to several hundred ⁇ m is usually generated between the chip 50 and the surrounding partition wall 204.
  • step S14 a liquid is applied to the surface of the chip 50 that has been subjected to a hydrophilic treatment.
  • FIG. 3A (d) shows the state of the chip in step S14.
  • Each of the joints 51 is wetted with water by dropping a small amount of water on each joint 51 or by immersing and removing the entire chip 50 or the joint 51 in water. Then, since each joining part 51 has hydrophilicity, as shown to FIG. 3A (d), water spreads over the whole surface of the joining part 51, and the film
  • water used in the present embodiment, “ultra pure water” generally used in a conventional semiconductor manufacturing process is preferable. Moreover, in order to reinforce the self-alignment function of the chip 50 with respect to the bonding region 11 of the substrate 10, “ultra pure water” to which an appropriate additive for increasing the surface tension of water is added is more preferable. By strengthening the self-alignment function, the positional accuracy of the chip 50 with respect to the bonding region 11 of the substrate 10 is improved. As described above, silicon dioxide (SiO 2 ) can be suitably used as the “hydrophilic” substance.
  • liquids such as glycerin, acetone, alcohol, and SOG (Spin On Glass) material are suitable.
  • SOG Spin On Glass
  • a material having “lyophilicity” with respect to such a liquid is necessary.
  • examples of such a material include silicon nitride (Si 3 N 4 ) and various metals. , Thiol, alcanthiol and the like.
  • an adhesive having an appropriate viscosity can be used, and a reducing liquid such as formic acid can be used.
  • step S15 the arrangement process of step S15 is performed.
  • step S ⁇ b> 15 the substrate 10 is inverted so that the bonding region 11, which is the surface of the substrate 10 and the region where the chip 50 is bonded, faces downward, and the inverted substrate 10 is disposed above the tray 200.
  • FIG. 3B (e) shows the state of the chip and substrate in step S15.
  • FIG. 3B (e) shows a state in which the tray 200 on which a predetermined number of chips 50 have already been placed and the substrate 10 to which the chips 50 are bonded face each other with the bonding region 11 of the substrate 10 facing downward. ing. As described above, at this time, the surface of each chip 50 facing the substrate 10 has been subjected to a hydrophilic treatment in advance, and a water film 52 is formed.
  • the internal space 106d is evacuated, and the substrate 10 is vacuum-adsorbed to the holding surface 106c and fixedly held.
  • the substrate 10 is placed on the holding surface 106c with the holding surface 106c of the vacuum chuck 106 facing upward, the internal space 106d is evacuated, and the substrate 10 is vacuum-adsorbed to the holding surface 106c to be fixed and held. Thereafter, the vacuum chuck 106 may be turned upside down.
  • the infrared lamp 105 is turned on to generate infrared light, and using the infrared light transmitted through the tray 200, the substrate 10 and the vacuum chuck 106, each bonding region between the chip 50 and the substrate 10 is detected by the CCD camera 107. 11 is imaged. While imaging with the CCD camera 107, first, the support base side control stage 102 is moved in the coarse motion mode, and the position of the bonding region 11 of the substrate 10 is substantially matched with the position of the chip 50 on the tray 200. Thereafter, the support-side control stage 102 is switched to the fine movement mode to perform fine adjustment, and the alignment between the bonding region 11 of the substrate 10 and the chip 50 on the tray 200 is completed.
  • step S16 the substrate 10 and the tray 200 are brought close to each other, and the water film 52 and the bonding region 11 on the surface of the substrate 10 are brought into contact with each other.
  • FIG. 3B (f) shows the state of the chip and the substrate in step S16.
  • the tray 200 and the substrate 10 are brought close to each other with the tray 200 and the substrate 10 facing each other.
  • the shortest distance between the chip 50 and the substrate 10 is, for example, 500 ⁇ m.
  • the water film 52 formed on the bonding portion 51 on the surface of the chip 50 comes into contact with the bonding region 11 on the surface of the substrate 10.
  • the bonding region 11 on the surface of the substrate 10 is also hydrophilized, the water film 52 formed on the bonding portion 51 on the surface of the chip 50 wets and spreads over the entire bonding region 11. Then, the chip 50 moves so that the bonding portion 51 is attracted to the bonding region 11 by the surface tension of the water of the water film 52. As a result, each chip 50 is adsorbed to the corresponding bonding region 11 via the water film 52 and is in the state shown in FIG. 3B (f). That is, an attractive force acts between the water film 52 and the chip 50 and between the water film 52 and the substrate 10, and the chip 50 is adsorbed to the substrate 10 through the water film 52.
  • the alignment between the chip 50 and the bonding region 11 is performed in a self-aligned manner by the surface tension of water. That is, water is included in the alignment mechanism in the present invention. Further, each chip 50 is lifted from the tray 200 and detached from the tray 200.
  • step S17 the separation process of step S17 is performed.
  • step S17 the substrate 10 and the tray 200 are moved away from each other.
  • 5 and 3B (g) show the state of the chip and substrate in step S17.
  • the substrate 10 is moved upward. At this time, the substrate 10 is separated from the tray 200 in a state where each chip 50 is adsorbed to each bonding region 11 via the water film 52.
  • step S18 the inside of the processing chamber 101 is depressurized.
  • FIG. 3C (h) shows the state of the chip and the substrate in step S18.
  • Step S18 corresponds to the fixing step in the present invention.
  • step S19 the heating process of step S19 is performed.
  • step S19 the substrate 10 to which the chip 50 is temporarily bonded is heated.
  • FIG. 3C (i) shows the state of the chip and the substrate in step S19.
  • Step S19 also corresponds to the fixing step in the present invention.
  • each chip 50 may be displaced from each bonding region 11. Accordingly, as shown in FIG. 3C (i), the heat is transferred from the processing chamber 101 to, for example, the heating furnace 150 and heated.
  • the water can be completely evaporated by heating to around 90-100 ° C. That is, the water film 52 is eliminated.
  • the temporarily bonded chip 50 and the substrate 10 are firmly bonded.
  • step S18 and step S19 may be performed simultaneously.
  • step S19 may be omitted depending on the magnitude of the bonding force at which the chip 50 is bonded to the substrate 10.
  • the chip 50 and the substrate 10 may be bonded by pressing a pressing plate against the substrate 10 to which the chip 50 is temporarily bonded.
  • the tray 200 is removed from the support base (tray holding mechanism) 104, and a pressing plate 180 is attached instead.
  • the vacuum chuck side control arm 103 is lowered or the support base side control stage 102 is raised, and the chip 50 temporarily bonded to the bonding region 11 is pressed against the lower surface of the pressing plate 180.
  • tip 50 are further closely_contact
  • step S20 the substrate 10 to which the chip 50 is bonded is reversed.
  • FIG. 3C (j) shows the state of the chip and substrate in step S20.
  • step S20 after steps S18 and S19 are performed to complete the bonding between the chip 50 and the substrate 10, the substrate 10 is inverted as shown in FIG. 3C (j).
  • the substrate 10 on which the chip 50 is mounted is transferred to a device for performing a bonding process or the like provided integrally with the mounting device 100 or separately, and the mounting surface of the supporting substrate or the corresponding semiconductor circuit layer using the micro bump electrode. Electrically and mechanically connected to
  • first substrate 10 is not a substrate on which a chip is mounted, but a temporary transfer substrate for transferring (transferring) the chip to the substrate on which the chip is mounted. That is, it may be a carrier substrate.
  • first substrate 10 is a carrier substrate
  • second substrate 20 a substrate on which a chip is further mounted
  • FIG. 7 is a schematic cross-sectional view showing a state of the chip and the substrate when the chip is transferred (transferred) from the first substrate to the second substrate.
  • a first substrate 10 that is a carrier substrate on which all necessary chips 50 are temporarily bonded is a second support substrate that is held horizontally with the mounting surface 21 facing upward.
  • the connection portions 53 formed on the surface of the chip 50 are brought into contact with the corresponding connection portions 22 of the second substrate 20 in a lump.
  • the connection portion 53 may be brought into contact with the connection portion 22 at once by raising the second substrate 20 in a state parallel to the first substrate 10. Thereafter, the connection portion 53 of each chip 50 is fixed to the corresponding connection portion 22 on the second substrate 20 by an appropriate method.
  • a method of bonding the micro bump electrodes to each other with a bonding metal interposed therebetween can be used.
  • a force is applied in a direction to separate the first substrate 10 from the chip 50.
  • the bonding portion 51 of the chip 50 and the bonding region 11 of the first substrate 10 are easily pulled apart. be able to.
  • a liquid or fluid adhesive is disposed in the gap around the chip 50, and the chip 50 is securely fixed to the second substrate 20 by a method such as heating, ultraviolet irradiation or the like to cure the adhesive. May be.
  • FIG. 8 is a plan view and a cross-sectional view showing a state in which the chip is placed in a self-aligned state from a state in which the chip is twisted with respect to the joining region and is in contact with the surface of water.
  • FIG. 8A to FIG. 8D sequentially show changes with time.
  • the upper stage is a plan view when viewed from below, and the lower stage is a side view.
  • FIG. 9 is a plan view and a cross-sectional view showing a state from the state where the chip is placed in a self-aligned state to the state where it is in contact with the surface of the water in a state where the chip is displaced in the horizontal direction.
  • FIGS. 9A to 9D sequentially show changes with time.
  • the upper stage is a plan view when viewed from below, and the lower stage is a side view. 8 and 9, the substrate 10 shows only the periphery of the bonding region 11.
  • FIG. 10 is a plan view showing a region of the chip surface that has been subjected to a hydrophilic treatment.
  • the bonding portion 51 of the chip 50 contacts the bonding region 11 of the substrate 10 in a twisted state, the water from the water film 52 formed in the bonding portion 51 is removed as shown in FIG. It spreads in the bonding area 11 subjected to the hydrophilic treatment. Thereafter, the tip 50 is rotated from FIG. 8B to FIG. 8C so that the joining portion 51 and the joining region 11 designed to have the same dimensions are almost entirely overlapped by the surface tension of water. However, it moves while narrowing the interval between the joint portion 51 and the joint region 11. Then, the bonding portion 51 of the chip 50 finally overlaps with the bonding region 11 of the substrate 10 almost entirely as shown in FIG.
  • the bonding portion 51 of the chip 50 when the bonding portion 51 of the chip 50 is in contact with the bonding region 11 of the substrate 10 while being displaced in the horizontal direction, a water film formed on the bonding portion 51 as shown in FIG.
  • the water from 52 wets and spreads to the bonding region 11 where the hydrophilic treatment is performed.
  • the chip 50 is parallel to FIG. 9B from FIG. 9B so that the joint 51 and the joint region 11 designed to have the same dimensions overlap with each other due to the surface tension of water. And moving while narrowing the interval between the joint portion 51 and the joint region 11. Then, the bonding portion 51 of the chip 50 finally overlaps with the bonding region 11 of the substrate 10 almost over the entire surface, as shown in FIG.
  • the entire surface of the chip 50 is subjected to a hydrophilic treatment using the bonding portion 51, and thus the surface of the peripheral portion of the chip 50 is also subjected to a hydrophilic treatment.
  • the center part of the chip 50a may be the joint part 51a, and a hydrophobic region (hydrophobic frame) 51b that is not subjected to the hydrophilization treatment may be provided on the peripheral part of the chip 50a.
  • the chip when dicing the chip into individual pieces, even if the shape of the peripheral portion of the chip is deviated from a desired shape due to burrs or the like accompanying dicing, if the shape of the joint portion 51a at the center is maintained, The chip can be accurately aligned with the bonding region by water.
  • the method of forming the hydrophobic frame 51b is not limited, but the hydrophobic frame 51b can be formed by using, for example, a hydrophilic SiO 2 film on the surface of the joint 51a and, for example, Si on the surface of the hydrophobic frame 51b.
  • the substrate placed above the tray is brought close to the tray, and the water applied to the chip surface is brought into contact with the substrate surface.
  • the chip is adsorbed to the substrate through water. Since the chip moves while being strongly adsorbed to the substrate through water, there is no possibility of the chip falling during the process. Further, the chip and the substrate are aligned in a self-aligning manner with water. Therefore, an element such as a chip can be reliably mounted on the substrate without increasing the device cost.
  • FIG. 11 is a flowchart for explaining the procedure of each step of the mounting method according to this modification.
  • 12A to 12C are schematic cross-sectional views showing the state of the chip and the substrate in each step of the mounting method according to this modification.
  • the same reference numerals are given to the parts described above, and the description may be omitted (the same applies to the following embodiments).
  • the mounting method according to this modification is different from the mounting method according to the first embodiment in that water is applied to the bonding region of the substrate that has been subjected to the hydrophilic treatment.
  • the mounting method according to the present modification can be performed using the mounting apparatus according to the first embodiment.
  • the mounting method according to this modification includes a first hydrophilization process (step S31), a second hydrophilization process (step S32), a placement process (step S33), and a first process.
  • Steps S31 to S34 are performed. Steps S31 to S34 can be performed in the same manner as steps S11 to S14 in the first embodiment.
  • the first coating process in step S34 is the same as the coating process in step S14 in the first embodiment. That is, the first application process corresponds to the application process in the present invention.
  • FIGS. 12A (a) to 12A (d) showing the state of the chip and the substrate in each step of step S31 to step S34 are the same as FIGS. 3A (a) to 3A (d), respectively.
  • step S35 water is applied to the bonding region 11 which is the surface of the substrate 10 that has been subjected to the hydrophilic treatment and is a region to which the chip 50 is bonded.
  • FIG. 12A (e) shows the state of the substrate in step S35.
  • each bonding area 11 A small amount of water is dropped on each bonding area 11 or each bonding area 11 is wetted with water by immersing the substrate 10 in water and taking it out. Then, since each joining area
  • step S35 may be performed after performing step S36.
  • the substrate 10 is held by the vacuum chuck 106 with the bonding region 11 facing downward, and then each bonding region 11 is sprayed from below the substrate 10 by spraying pure water or the like.
  • a water film 12 may be formed.
  • step S36 is performed.
  • the process of step S36 can be made the same as the process of step S15 in the first embodiment.
  • FIG. 12B (f) showing the state of the chip and the substrate in the step S36 is the same as FIG. 3B (e).
  • step S ⁇ b> 37 the substrate 10 and the tray 200 are brought close to each other, and the water film 52 and the bonding region 11 on the surface of the substrate 10 are brought into contact with each other through the water film 12.
  • FIG. 12B (g) shows the state of the chip and substrate in step S37.
  • the tray 200 and the substrate 10 are brought close to each other with the tray 200 and the substrate 10 facing each other.
  • the shortest distance between the chip 50 and the substrate 10 is, for example, 500 ⁇ m.
  • the water film 52 formed on the bonding portion 51 on the surface of the chip 50 and the bonding region 11 on the surface of the substrate 10 come into contact with each other through the water film 12 formed on the bonding region 11.
  • the water film 52 and the water film 12 are integrated into a water film 52a.
  • the chip 50 moves so that the joint portion 51 is attracted to the joint region 11 by the surface tension of the water of the water film 52a.
  • each chip 50 is adsorbed to the corresponding bonding region 11 through the water film 52a, and is in a state shown in FIG. 12B (g). That is, an attractive force acts between the water film 52a and the chip 50 and between the water film 52a and the substrate 10, and the chip 50 is adsorbed to the substrate 10 through the water film 52a.
  • the alignment between the chip 50 and the bonding region 11 is performed in a self-aligned manner by the surface tension of water. Further, each chip 50 is lifted from the tray 200 and detached from the tray 200.
  • step S38 to step S41 are performed.
  • Steps S38 to S41 are the same as steps S17 to S20 in the first embodiment, respectively.
  • FIGS. 12B (h) to 12C (k) showing the state of the chip and the substrate in each step of Steps S38 to S41 are the same as FIGS. 3B (g) to 3C (j), respectively.
  • the substrate placed above the tray and the tray are brought close to each other, and the water applied to the chip surface and the water applied to the substrate surface are brought into contact with each other.
  • the chip is adsorbed to the substrate through water. Since the chip moves while being strongly adsorbed to the substrate through water, there is no possibility of the chip falling during the process. Further, the chip and the substrate are aligned in a self-aligning manner with water. Therefore, an element such as a chip can be reliably mounted on the substrate without increasing the device cost.
  • the mounting apparatus according to the present embodiment is different from the mounting apparatus according to the first embodiment in that a vacuum suction tray is used.
  • FIG. 13 is a schematic cross-sectional view showing the configuration of the mounting apparatus according to the present embodiment.
  • the mounting apparatus 100a has a vacuum suction tray 200a.
  • the vacuum suction tray 200a has a main body 201 having a rectangular planar shape.
  • An internal space 207 is provided inside the main body 201.
  • the surface of the upper wall 203 of the main body 201 is partitioned by a partition wall 204 to form a plurality of rectangular chip placement areas 205a. These chip placement areas 205a are inside the outer wall.
  • a small hole 206 that penetrates the upper wall 203 and reaches the internal space 207 is formed at substantially the center of the chip placement area 205a.
  • An air supply / exhaust hole 208 communicated with the internal space 207 is provided at the bottom of the main body 201, and the air in the internal space 207 is exhausted through the air supply / exhaust hole 208 using a vacuum pump.
  • the interior space 207 can be in a desired vacuum state. For this reason, while holding
  • the mounting apparatus according to the present embodiment is the same as the mounting apparatus according to the first embodiment.
  • FIG. 14 is a flowchart for explaining the procedure of each step of the mounting method according to the present embodiment.
  • 15A to 15C are schematic cross-sectional views showing the state of the chip and the substrate in each step of the mounting method according to the present embodiment.
  • the mounting method according to the present embodiment includes a first hydrophilization process (step S51), a second hydrophilization process (step S52), a placement process (step S53), and a coating process.
  • the vacuum suction releasing step corresponds to the releasing step in the present invention.
  • Step S51 and Step S52 are performed. Steps S51 and S52 can be performed in the same manner as steps S11 and S12 in the first embodiment.
  • 15A (a) and 15A (b) showing the state of the chip and the substrate in each step of step S51 and step S52 are the same as FIGS. 3A (a) and 3A (b), respectively.
  • step S53 the chip 50 is mounted and sucked on the chip mounting region 205a of the vacuum suction tray 200a so that the surface subjected to the hydrophilic treatment faces upward.
  • FIG. 15A (c) shows the state of the chip in step S53.
  • the required number of chips 50 are placed in each of the chip placement areas 205a of the vacuum suction tray 200a held so that the chip placement area 205a faces upward. Then, the air in the internal space 207 is exhausted from the air supply / exhaust hole 208, and a predetermined vacuum state is generated in the internal space 207. Then, since the air around the chip 50 is exhausted through the small hole 206 and the internal space 207, each chip 50 is adsorbed to the corresponding chip mounting area 205a. Each chip 50 is thus placed and sucked at a predetermined position on the vacuum suction tray 200a by vacuum suction.
  • Each chip mounting area 205a has the same rectangular shape as the chip 50, but is formed slightly larger than the outer diameter of the chip 50 in order to facilitate the arrangement of the chip 50. For this reason, a gap of about 1 ⁇ m to several hundred ⁇ m is usually generated between the chip 50 and the surrounding partition wall 204.
  • step S54 and step S55 are performed. Steps S54 and S55 are the same as steps S14 and S15 in the first embodiment, respectively.
  • FIGS. 15A (d) and 15B (e) showing the state of the chip and the substrate in each step of step S54 and step S55 are the same as FIGS. 3A (d) and 3A (e), respectively.
  • step S56 the substrate 10 and the vacuum suction tray 200a are brought close to each other, and the water film 52 and the bonding region 11 on the surface of the substrate 10 are brought into contact with each other.
  • FIG. 15B (f) shows the state of the chip and substrate in step S56.
  • the vacuum suction tray 200a and the substrate 10 are brought close to each other with the vacuum suction tray 200a and the substrate 10 facing each other.
  • the shortest distance between the chip 50 and the substrate 10 is, for example, 500 ⁇ m.
  • the water film 52 formed on the bonding portion 51 on the surface of the chip 50 comes into contact with the bonding region 11 on the surface of the substrate 10.
  • the bonding region 11 on the surface of the substrate 10 is also hydrophilized, the water film 52 formed on the bonding portion 51 on the surface of the chip 50 wets and spreads over the entire bonding region 11. However, the chip 50 cannot be moved because it is vacuum-sucked by the vacuum suction tray 200a.
  • step S57 the vacuum suction release process in step S57 is performed.
  • step S57 the vacuum suction of the vacuum suction tray is released.
  • FIG. 15B (g) shows the state of the chip and the substrate in step S57.
  • each chip 50 is adsorbed to the corresponding bonding region 11 through the water film 52 and is in the state shown in FIG. 15B (g). That is, an attractive force acts between the water film 52 and the chip 50 and between the water film 52 and the substrate 10, and the chip 50 is adsorbed to the substrate 10 through the water film 52.
  • the alignment between the chip 50 and the bonding region 11 is performed in a self-aligned manner by the surface tension of water.
  • Each chip 50 is lifted from the vacuum suction tray 200a and detached from the vacuum suction tray 200a.
  • step S58 to step S61 are performed.
  • Steps S58 to S61 are the same as steps S17 to S20 in the first embodiment, respectively.
  • FIGS. 15B (h) to 15C (k) showing the state of the chip and the substrate in each step of Step S58 to Step S61 are the same as FIGS. 3B (g) to 3C (j), respectively.
  • the substrate disposed above the vacuum suction tray and the vacuum suction tray are brought close to each other, and the water applied to the chip surface is brought into contact with the substrate surface.
  • the chip is adsorbed to the substrate through water. Since the chip moves while being strongly adsorbed to the substrate through water, there is no possibility of the chip falling during the process. Further, since the vacuum suction is not released until the water and the substrate surface are brought into contact with each other, there is no possibility that the chip is detached from the vacuum suction tray by vibration or the like before the substrate approaches the vacuum suction tray. Further, the chip and the substrate are aligned in a self-aligning manner with water. Therefore, an element such as a chip can be reliably mounted on the substrate without increasing the device cost.
  • a second application step of applying water to the bonding region of the substrate may be performed as in the modification of the first embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

　基板上に素子を実装する実装方法は、基板の基板表面であって素子を接合する領域の親水化処理を行う第１の親水化処理工程と、素子５０の素子表面の親水化処理を行う第２の親水化処理工程と、素子を、親水化処理がなされた素子表面が上方に向くように、載置部に載置する載置工程と、親水化処理がなされた素子表面に液体を塗布する塗布工程と、基板を、基板表面であって素子を接合する領域が下方に向くように、載置部の上方に配置する配置工程と、載置部の上方に配置した基板と、素子を載置した載置部とを互いに近づけ、液体と基板表面とを接触させる接触工程とを有する。

Description

実装方法及び実装装置
　本発明は、基板上に素子を実装する実装方法及び実装装置に関する。
　近年、半導体の集積化の手法の一つとして、三次元実装技術が注目されている。三次元実装技術では、予め集積回路を作りこんだ基板をダイに個片化し、個片化したダイから、個片化前に行った良品判別試験によって良品であると確認されたダイ（Known Good Die；ＫＧＤ）を選別する。そして選別したダイを、選別した別の基板上に積層し、実装する。
　このようなダイ（以下「チップ」又は「素子」という。）を基板上に積層し、実装する実装方法としては、例えば特許文献１に開示されたチップの実装方法がある。この実装方法では、チップを一括して載置する一括載置用のトレイを使用する。前述したように良品判別試験で良品として選別した複数の半導体チップ等のチップよりなるチップ群の各チップをトレイのチップ載置領域に一括して載置する。そして、全てのチップ載置領域にチップが載置された後、チップ載置領域の底部に設けた給排気孔を介し、真空ポンプを用いて真空吸着することによりチップをトレイに吸着保持する。その後、チップ群の各チップを吸着保持したままトレイを上下反転し、水を接合領域上に盛ったキャリア基板上に移動し、真空吸着を解除して各チップをいっせいにトレイからキャリア基板上に落下させる。キャリア基板上に落下した各チップは、水の表面張力によって、自動的にキャリア基板上の接合領域に移動するように、位置合わせがなされる。
国際公開第０６／７７７３９号パンフレット
　しかしながら、特許文献１に開示された方法では、トレイに一括して載置したチップ群のうち、１つのチップでも反りや欠けなどの何らかの要因によって真空吸着の不良が発生した場合には、チップを基板に確実に実装できないおそれがある。１つのチップでも真空吸着の不良が発生すると、各チップを吸着する真空吸着力が低下し、トレイを反転させる際に全てのチップが落下してしまう可能性があるからである。
　このようなチップの落下を防止するための実装方法としては、各チップを載置する領域毎に真空排気を制御する方法が考えられる。しかしながら、各チップを載置する領域毎に真空排気を制御しようとすると、トレイの構造が複雑になってしまう。また、チップは製品によって大きさや配置、数などが異なるため、１つのトレイを使いまわすことは難しく、複数のトレイを用意しなくてはならない場合がある。このように、チップの落下を防止するためには、トレイの構造が複雑になったり、複数のトレイを用意しなくてはならない場合があるため、装置コストが増大するという問題がある。
　本発明は上記の点に鑑みてなされたものであり、装置コストを増大させることなく、チップ等の素子を基板に確実に実装することができる、実装方法及び実装装置を提供する。
　上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
　本発明の一実施例によれば、基板上に素子を実装する実装方法において、基板の基板表面であって素子を接合する領域の親水化処理を行う第１の親水化処理工程と、素子の素子表面の親水化処理を行う第２の親水化処理工程と、素子を、親水化処理がなされた素子表面が上方に向くように、載置部に載置する載置工程と、親水化処理がなされた素子表面に液体を塗布する塗布工程と、基板を、基板表面であって素子を接合する領域が下方に向くように、載置部の上方に配置する配置工程と、載置部の上方に配置した基板と、素子を載置した載置部とを互いに近づけ、液体と基板表面とを接触させる接触工程とを有する、実装方法が提供される。
　又、本発明の一実施例によれば、基板上に素子を実装する実装装置において、素子の素子表面の親水化処理がなされ、親水化処理がなされた素子表面に液体が塗布された素子を、親水化処理がなされた子表面が上方に向くように、載置する載置部と、載置部の上方に設けられ、基板の基板表面であって素子を接合する領域の親水化処理がなされた基板を、基板表面であって素子を接合する領域が下方に向くように、保持する基板保持機構と、基板保持機構及び載置部の少なくとも一方を変位可能とするように設けられ、基板を保持した基板保持機構と、素子を載置した載置部とを互いに近づけ、液体と基板表面とを接触させる制御ステージとを有する、実装装置が提供される。
　本発明によれば、装置コストを増大させることなく、チップ等の素子を基板に確実に実装することができる。
第１の実施の形態に係る実装装置の構成を示す概略断面図である。 第１の実施の形態に係る実装方法の各工程の手順を説明するためのフローチャートである。 第１の実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その１）である。 第１の実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その２）である。 第１の実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その３）である。 各チップがトレイ上の所定位置に保持されている状態を示す平面図である。 第１の実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を実装装置と合わせて示す概略断面図（その１）である。 第１の実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を実装装置と合わせて示す概略断面図（その２）である。 第１の基板から第２の基板にチップを転写（移載）するときのチップ及び基板の状態を示す概略断面図である。 チップが接合領域に対してねじれた状態で水の表面に接した状態から自己整合的に載置されるまでの状態を示す平面図及び断面図である。 チップが接合領域に対して水平方向にずれた状態で水の表面に接した状態から自己整合的に載置されるまでの状態を示す平面図及び断面図である。 チップの表面であって親水化処理がなされた領域を示す平面図である。 第１の実施の形態の変形例に係る実装方法の各工程の手順を説明するためのフローチャートである。 第１の実施の形態の変形例に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その１）である。 第１の実施の形態の変形例に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その２）である。 第１の実施の形態の変形例に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その３）である。 第２の実施の形態に係る実装装置の構成を示す概略断面図である。 第２の実施の形態に係る実装方法の各工程の手順を説明するためのフローチャートである。 第２の実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その１）である。 第２の実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その２）である。 第２の実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図（その３）である。
　次に、本発明を実施するための形態について図面と共に説明する。
（第１の実施の形態）
　最初に、図１～図１０を参照し、第１の実施の形態に係る実装方法及び実装装置について説明する。
　始めに図１を参照し、実装装置について説明する。図１は、本実施の形態に係る実装装置の構成を示す概略断面図である。
　図１に示すように、実装装置１００は、処理室１０１、支持台側制御ステージ１０２、真空チャック側制御アーム１０３、支持台１０４、赤外線ランプ１０５、真空チャック１０６、ＣＣＤカメラ１０７、及びコンピュータ１０８を有する。また、実装装置１００には、図示しない搬入出口や基板及びトレイを搬送するための搬送機も備えられている。
　処理室１０１は、支持台側制御ステージ１０２、真空チャック側制御アーム１０３、支持台１０４、赤外線ランプ１０５、及び真空チャック１０６を囲むように設けられ、またその囲まれた内部の雰囲気を制御可能、例えば減圧可能に設けられている。処理室１０１には温度や湿度を制御した清浄空気や窒素などの気体を導入する図示しない供給器や、内部を排気可能な図示しないポンプが接続され、処理に応じて処理室１０１の圧力も制御される。
　支持台側制御ステージ１０２は、水平面（図１の左右方向を含み、図１の紙面と直交する平面）内で直交する二つの方向（Ｘ方向及びＹ方向）及び水平面に直交する上下方向（Ｚ方向）のそれぞれの並進運動、そして水平面内での回転運動（θ方向）が可能である。すなわち、Ｘ、Ｙ、Ｚ、θの四軸制御が可能となっている。支持台側制御ステージ１０２は、粗動モードと微動モードとの二つの動作（制御）状態を有し、必要に応じて両モードの切り替えが可能である。通常、粗動モードで大まかな位置合わせを行い、その後、微動モードに切り替えて精密な位置合わせを行う。
　真空チャック側制御アーム１０３は、水平面に直交する上下方向（Ｚ方向）に設けられたレール１０３ａに沿って並進運動が可能である。また、真空チャック側制御アーム１０３は、水平面内で直交する二つの方向（Ｘ方向及びＹ方向）の並進運動、そして水平面内での回転運動（θ方向）も可能に設けられている。すなわち、Ｘ、Ｙ、Ｚ、θの四軸制御が可能となっている。真空チャック側制御アーム１０３も、粗動モードと微動モードとの二つの動作（制御）状態を有し、必要に応じて両モードの切り替えが可能である。通常、粗動モードで大まかな位置合わせを行い、その後、微動モードに切り替えて精密な位置合わせを行う。
　なお、支持台側制御ステージ１０２及び真空チャック側制御アーム１０３は、本発明における制御ステージに相当する。ただし、支持台側制御ステージ１０２と真空チャック側制御アーム１０３との間の相対位置をＸ、Ｙ、Ｚ、θの四軸制御できればよい。従って、Ｘ、Ｙ、Ｚ、θの各軸については、支持台側制御ステージ１０２及び真空チャック側制御アーム１０３の一方のみが制御可能に設けられていてもよい。
　支持台１０４は、支持台側制御ステージ１０２の上面（搭載面）に固定されるように設けられている。支持台１０４は、ほぼ中央部が空洞になるように設けられており、その空洞内には光源として使用される赤外線ランプ１０５が取り付けられている。
　また、支持台１０４の上面側は、チップを一括して載置する一括載置用のトレイ２００を保持するトレイ保持機構になっている。トレイ保持機構（支持台）１０４は、適当な係止手段（例えば、ネジ、フック等）を用いてトレイ２００を係止することによって、トレイ２００を水平状態に保持する。
　なお、チップは、本発明における素子に相当する。また、トレイ保持機構を介して支持台に保持されるトレイは、本発明における載置部に相当する。
　トレイ２００は、平面形状が矩形の本体部２０１を有している。本体部２０１の上壁２０３の表面は、仕切壁２０４によって矩形に仕切られ、チップ５０を載置するための領域であるチップ載置領域２０５が複数個形成されている。なお、トレイ２００は、赤外線ランプ１０５から放射される赤外光を透過する材料、例えば石英や、より安価に製作が可能な透明プラスチック等で形成されている。
　真空チャック１０６は、トレイ保持機構（支持台）１０４に保持されたトレイ２００の真上の位置に、基板１０を水平状態で保持可能に設けられている。真空チャック１０６の内部は空洞になっていて、その下面には複数の小孔１０６ａが形成され、その一端には給排気孔１０６ｂが形成されている。真空チャック１０６の下面は、基板１０を保持する保持面１０６ｃになっている。保持面１０６ｃに基板１０を押し付けた状態で、給排気孔１０６ｂを介して内部空間１０６ｄの空気を排出して所望の真空状態にすることにより、基板１０を真空吸着により保持面１０６ｃに固定保持することができる。あるいは、真空チャック１０６を上下反転可能に設けてもよい。その場合は、真空チャック１０６の保持面１０６ｃが上を向いた状態で保持面１０６ｃに基板１０を載置し、内部空間１０６ｄを真空状態にして基板１０を保持面１０６ｃに真空吸着して固定保持し、その後、真空チャック１０６を上下反転するようにすればよい。他方、給排気孔１０６ｂを介して内部空間１０６ｄに空気を導入して真空状態を解除することにより、基板１０の固定保持を解除することができる。真空チャック１０６は、赤外線ランプ１０５から放射される赤外光を透過する材料（例えば石英や、より安価に製作が可能な透明プラスチック等）で形成されている。
　なお、真空チャック１０６は、本発明における基板保持機構に相当する。また、真空チャック１０６に代え、静電吸着などの方法により基板を上下反転して保持することが可能なチャックを設けてもよい。
　図１に示すように、チップ５０がトレイ２００のチップ載置領域２０５に載置され、基板１０が真空チャック１０６に保持された状態で、トレイ２００に保持されたチップ５０と、真空チャック１０６に保持された基板１０との間には、適当な間隔が設けられる。また、支持台側制御ステージ１０２及び真空チャック側制御アーム１０３により、チップ５０と基板１０との間の間隔を、近づけたり遠ざけたりすることができる。
　ＣＣＤカメラ（Charge-Coupled Deviceをセンサに用いたカメラ）１０７は、処理室１０１の外側かつ支持台（トレイ保持機構）１０４の上方であって、赤外線ランプ１０５のほぼ真上の位置に設けられている。ＣＣＤカメラ１０７は、赤外線ランプ１０５から放射される赤外光を検知するための撮像装置であり、検知した赤外光を電気信号に変換して演算装置であるコンピュータ１０８に送り、所定のデータ処理を行う。こうして、ＣＣＤカメラ１０７等により、真空チャック１０６上に保持された基板１０上の複数の接合領域１１の位置を、トレイ２００に載置された複数のチップ５０の位置に対して、所定の精度で一対一に整合させる。すなわち、ＣＣＤカメラ１０７等により、真空チャック１０６に保持された基板１０と、チップ５０を保持するトレイ２００との位置合わせを行う。
　なお、支持台側制御ステージ１０２（又は真空チャック側制御アーム１０３）、赤外線ランプ１０５、ＣＣＤカメラ１０７及びコンピュータ１０８は、本発明における位置合わせ機構に相当する。
　この時の位置合わせを容易化するために、チップ５０又はトレイ２００と基板１０とにそれぞれ、複数の合わせマーク（図示せず）が形成されている。ＣＣＤカメラ１０７でそれらの合わせマークを検出し、チップ５０又はトレイ２００の合わせマークと基板１０の合わせマークとが所定の位置関係になるように支持台側制御ステージ１０２の位置を微調整して固定する。これにより、基板１０の接合領域１１の位置と、トレイ２００に載置されたチップ５０の位置とを、一対一に整合させることができる。
　次に、図２から図７を参照し、本実施の形態に係る実装装置における実装方法について説明する。
　図２は、本実施の形態に係る実装方法の各工程の手順を説明するためのフローチャートである。図３Ａ～図３Ｃは、本実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図である。図４は、各チップがトレイ上の所定位置に保持されている状態を示す平面図である。図５及び図６は、本実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を実装装置と合わせて示す概略断面図である。
　本実施の形態に係る実装方法は、図２に示すように、第１の親水化処理工程（ステップＳ１１）、第２の親水化処理工程工程（ステップＳ１２）、載置工程（ステップＳ１３）、塗布工程（ステップＳ１４）、配置工程（ステップＳ１５）、接触工程（ステップＳ１６）、離隔工程（ステップＳ１７）、減圧工程（ステップＳ１８）、加熱工程（ステップＳ１９）及び反転工程（ステップＳ２０）を有する。
　始めに、ステップＳ１１の第１の親水化処理工程を行う。ステップＳ１１では、基板１０の表面であってチップ５０を接合する領域である接合領域１１の親水化処理を行う。図３Ａ（ａ）は、ステップＳ１１における基板の状態を示す。
　まず最初に、必要数の例えば半導体チップよりなるチップ５０をすべて所望のレイアウトで搭載できる大きさを持ち、且つ必要数のチップ５０の重量に耐えられる十分な剛性を持つ基板１０を用意する。基板１０としては、例えば十分な剛性を持つガラス基板、半導体ウェハ等が使用可能である。
　基板１０の一面には、図３Ａ（ａ）に示すように、チップ５０の総数と同数（ここでは６個のみ示している）の矩形で薄膜状の接合領域１１が形成されている。接合領域１１の大きさと形状とは、それぞれ、その上に載置されるチップ５０の大きさと形状とにほぼ一致している。
　本実施の形態では、チップ５０の仮接着用材料として「水」を用いるため、接合領域１１には親水性を持たせている。このような接合領域１１は、例えば、親水性を持つ二酸化シリコン（ＳｉＯ２）膜を使って容易に実現できる。すなわち、公知の方法でＳｉＯ２膜（厚さは例えば０．１μｍとする）を基板１０の搭載面全体に薄く形成した後、そのＳｉＯ２膜を公知のエッチング方法で選択的に除去することによって容易に得ることができる。このように、接合領域１１が親水性を持っていることから、少量の水を接合領域１１の上に載せると、その水は接合領域１１の表面全体に馴染んで（換言すれば、接合領域１１の表面全体が濡れて）その表面全体を覆う薄い水の膜（水滴）１２が形成されるようになっている。接合領域１１はいずれも、島状に形成されていて互いに分離しているため、その水は接合領域１１から外側には流出しない。
　親水性を持つ接合領域１１として使用可能な材料としては、ＳｉＯ２以外にＳｉ３Ｎ４があるが、アルミニウムとアルミナとの二層膜（Ａｌ／Ａｌ２Ｏ３）、タンタルと酸化タンタルとの二層膜（Ｔａ／Ｔａ２Ｏ５）等を使用可能である。
　水が接合領域１１から外側に流出して溜まるのをより確実に防止するためには、基板１０のチップ５０を接合する側の面であって接合領域１１以外の領域は親水性でない方が好ましい。例えば、基板１０それ自体を、疎水性を持つ単結晶シリコン（Ｓｉ）、弗素樹脂、シリコーン樹脂、テフロン（登録商標）樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ（ベンゾシクロブテン）等で形成するのが好ましい。又は、接合領域１１が形成された基板１０の搭載面を、多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコーン樹脂、テフロン（登録商標）樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ等で覆うのが好ましい。
　あるいは、インクジェット技術などによって、接合領域１１に、選択的に親水化処理を行ってもよい。
　次に、ステップＳ１２の第２の親水化処理工程を行う。ステップＳ１２では、チップ５０の表面の親水化処理を行う。図３Ａ（ｂ）は、ステップＳ１２におけるチップの状態を示す。
　図３Ａ（ｂ）に示すように、各チップ５０の一方の表面には、親水性を持つ接合部５１を形成しておく。接合部５１は、例えば、チップ５０の表面全体を、親水性を持つＳｉＯ２膜で覆うことにより、容易に実現することができる。また、各チップ５０の接合部５１が形成された面と反対面の表面には、チップ５０を電気的に接続するための接続部５３が形成されていてもよい。
　本実施の形態では、基板１０として、例えば直径３００ｍｍの半導体ウェハを用いることができる。チップ５０として、例えば直径３００ｍｍの半導体ウェハに形成され、ダイシングして得られた例えば一辺が５ｍｍの正方形の半導体チップを用いることができる。また、チップ５０の接合部５１及び基板１０の接合領域１１には、例えば直径５μｍの貫通電極が形成されていてもよい。
　次に、ステップＳ１３の載置工程を行う。ステップＳ１３では、チップ５０を、親水化処理がなされた表面が上方に向くように、トレイ２００のチップ載置領域２０５に載置する。図３Ａ（ｃ）は、ステップＳ１３におけるチップの状態を示す。
　チップ載置領域２０５が上方に向くように保持されているトレイ２００のチップ載置領域２０５の各々に、接合部５１が上方に向くように、必要数のチップ５０を載置する。各チップ５０は、こうしてトレイ２００上の所定の位置に載置される。この時の状態は、図３Ａ（ｃ）と図４とに示すようになる。（図４では、チップ載置領域２０５の構成を分かりやすくするために、一部のチップ５０を取り除いている。）
　図４では、描画を簡単にするために、チップ載置領域２０５を碁盤状に配置した場合を示している。しかし、トレイ２００上でのチップ５０の配置は、必要なレイアウトに応じて適宜変更されることは言うまでもない。また、本実施の形態では、各チップ５０は各チップ載置領域２０５に真空吸着されないため、全てのチップ載置領域２０５にチップ５０を載置する必要がなく、トレイ２００上でのチップ５０の配置は、任意に変更することができる。従って、チップ５０の配置が異なる場合であっても、同一のトレイ２００を流用することができ、トレイをその都度作製するよりも装置コストを削減することができる。
　各チップ載置領域２０５は、チップ５０と同じ矩形状とされているが、チップ５０の配置を容易にするために、チップ５０の外径よりわずかに大きく形成されている。このため、チップ５０とその周囲の仕切壁２０４との間には、通常１μｍ～数百μｍ程度の隙間が生じる。
　次に、ステップＳ１４の塗布工程を行う。ステップＳ１４では、親水化処理がなされたチップ５０の表面に液体を塗布する。図３Ａ（ｄ）は、ステップＳ１４におけるチップの状態を示す。
　各接合部５１の上に少量の水を落とす、あるいはチップ５０の全体又は接合部５１を水中に浸漬して取り出すことにより、各接合部５１を水で濡らす。すると、各接合部５１は親水性を有しているため、図３Ａ（ｄ）に示すように、水は接合部５１の全面に広がって、各接合部５１の全面を覆う薄い水の膜５２が形成される。これらの水の膜５２は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各接合部５１の上に、図３Ａ（ｄ）に示すような水の膜５２が形成される程度に調整するのが好ましい。
　本実施の形態で用いる「水」としては、従来の半導体製造工程で一般的に使用されている「超純水」が好ましい。また、基板１０の接合領域１１に対するチップ５０の自己整合機能を強化するために、水の表面張力を増加させる適当な添加材を添加した「超純水」の方がより好ましい。自己整合機能を強化することにより、基板１０の接合領域１１に対するチップ５０の位置精度が向上する。なお、前述したように、「親水性」を持つ物質としては、二酸化シリコン（ＳｉＯ２）が好適に使用できる。
　あるいは、「水」に代えて他の無機または有機の液体を使用することもできる。例えば、グリセリン、アセトン、アルコール、ＳＯＧ（Spin On Glass）材料等の液体が好適である。この場合、接合領域１１を形成するためにはそのような液体に対する「親液性」を持つ材料が必要であるが、そのような材料としては、例えば窒化シリコン（Ｓｉ３Ｎ４）、各種金属、チヨール、アルカンチヨール等が挙げられる。その他、適度な粘性を持つ接着剤の使用も可能であり、蟻酸などの還元性液体の使用も可能である。
　次に、ステップＳ１５の配置工程を行う。ステップＳ１５では、基板１０を、基板１０の表面であってチップ５０を接合する領域である接合領域１１が下方に向くように反転し、反転した基板１０を、トレイ２００の上方に配置する。図３Ｂ（ｅ）は、ステップＳ１５におけるチップ及び基板の状態を示す。
　図３Ｂ（ｅ）は、既に所定数のチップ５０を載せたトレイ２００と、チップ５０を接合する基板１０とが、基板１０の接合領域１１が下方に向くようにして、互いに向かい合った状態を示している。前述したように、この時点で、各チップ５０の基板１０に向かい合う面には、予め親水化処理が施されており、水の膜５２が形成されている。
　図１に示すように、真空チャック１０６の保持面１０６ｃに基板１０を下から押し付けた状態で、内部空間１０６ｄを真空状態にして、基板１０を保持面１０６ｃに真空吸着して固定保持する。あるいは、真空チャック１０６の保持面１０６ｃが上を向いた状態で保持面１０６ｃに基板１０を載置し、内部空間１０６ｄを真空状態にして基板１０を保持面１０６ｃに真空吸着して固定保持し、その後、真空チャック１０６を上下反転するようにしてもよい。
　そして、赤外線ランプ１０５を点灯させて赤外光を発生させ、トレイ２００、基板１０及び真空チャック１０６を透過してくる赤外光を用いて、ＣＣＤカメラ１０７でチップ５０と基板１０の各接合領域１１との重なり具合を撮像する。ＣＣＤカメラ１０７で撮像しながら、最初に、支持台側制御ステージ１０２を粗動モードで移動させ、基板１０の接合領域１１の位置をトレイ２００上のチップ５０の位置にほぼ合致させる。その後、支持台側制御ステージ１０２を微動モードに切り替えて微調整を行い、基板１０の接合領域１１とトレイ２００上のチップ５０との位置合わせを完了する。
　次に、ステップＳ１６の接触工程を行う。ステップＳ１６では、基板１０とトレイ２００とを互いに近づけ、水の膜５２と基板１０の表面の接合領域１１とを互いに接触させる。図３Ｂ（ｆ）は、ステップＳ１６におけるチップ及び基板の状態を示す。
　図３Ｂ（ｆ）に示すように、トレイ２００と基板１０とが向かい合った状態で、トレイ２００と基板１０とを互いに近づける。この時のチップ５０と基板１０との最短距離は、例えば、５００μｍとする。すると、チップ５０の表面の接合部５１に形成された水の膜５２と、基板１０の表面の接合領域１１とが接触する。
　基板１０の表面の接合領域１１にも親水化処理が施されているため、チップ５０の表面の接合部５１に形成された水の膜５２は、接合領域１１全体に濡れ広がっていく。そして、チップ５０は、接合部５１が、水の膜５２の水の表面張力によって接合領域１１に吸い寄せられるように移動する。その結果、各チップ５０は、対応する接合領域１１に水の膜５２を介して吸着し、図３Ｂ（ｆ）に示す状態になる。すなわち、水の膜５２とチップ５０との間、及び水の膜５２と基板１０との間にそれぞれ引力が働き、水の膜５２を介してチップ５０は基板１０に吸着する。なお、この時、チップ５０と接合領域１１との間の位置合わせは、水の表面張力によって自己整合的に行われる。すなわち、水は、本発明における位置合わせ機構に含まれる。また、各チップ５０は、トレイ２００から浮き上がり、トレイ２００から離脱する。
　次に、ステップＳ１７の離隔工程を行う。ステップＳ１７では、基板１０とトレイ２００とを互いに遠ざける。図５及び図３Ｂ（ｇ）は、ステップＳ１７におけるチップ及び基板の状態を示す。
　図５及び図３Ｂ（ｇ）に示すように、基板１０を上方に移動する。このとき、基板１０は、各接合領域１１に水の膜５２を介して各チップ５０を吸着した状態で、トレイ２００から離れる。
　次に、ステップＳ１８の減圧工程を行う。ステップＳ１８では、処理室１０１内を減圧する。図３Ｃ（ｈ）は、ステップＳ１８におけるチップ及び基板の状態を示す。なお、ステップＳ１８は、本発明における固着工程に相当する。
　処理室１０１内を若干減圧すると、各チップ５０の接合部５１と、対応する接合領域１１との間にあった水が、徐々に蒸発する。その結果、接合部５１は、対応する接合領域１１に密着せしめられ、図３Ｃ（ｈ）に示すように、チップ５０が基板１０に固着され、基板１０とチップ５０との間の仮接合が進行する。
　次に、ステップＳ１９の加熱工程を行う。ステップＳ１９では、チップ５０が仮接合した基板１０を加熱する。図３Ｃ（ｉ）は、ステップＳ１９におけるチップ及び基板の状態を示す。なお、ステップＳ１９も、本発明における固着工程に相当する。
　ステップＳ１８を行った後の状態では、基板１０を上下反転するときに、各チップ５０が各接合領域１１からずれるおそれがある。従って、図３Ｃ（ｉ）に示すように、処理室１０１から例えば加熱炉１５０中に移動して加熱する。例えば９０～１００゜Ｃ付近まで加熱することによって、その水を完全に蒸発させることができる。すなわち、水の膜５２が無くなる。これにより、仮接合されているチップ５０と基板１０との間を強固に接合する。
　なお、真空チャック１０６等にヒータ等を設けることにより基板１０を加熱することができるのであれば、基板１０を、加熱炉中に移動せず、処理室１０１内で加熱してもよい。この場合、ステップＳ１８とステップＳ１９とを同時に行ってもよい。あるいは、基板１０にチップ５０が接合した接合力の大きさによっては、ステップＳ１９を省略してもよい。
　また、図６に示すように、チップ５０が仮接合されている基板１０に押付け板を押し付けることにより、チップ５０と基板１０とを接合させてもよい。この場合、トレイ２００を支持台（トレイ保持機構）１０４から外し、代わりに押付け板１８０を取り付ける。そして、真空チャック側制御アーム１０３を下降させるか、又は支持台側制御ステージ１０２を上昇させ、接合領域１１に仮接合されているチップ５０を押付け板１８０の下面に押し付ける。これにより、チップ５０の接合部５１と接合領域１１とが、更に密着せしめられる。
　次に、ステップＳ２０の反転工程を行う。ステップＳ２０では、チップ５０が接合された基板１０を反転する。図３Ｃ（ｊ）は、ステップＳ２０におけるチップ及び基板の状態を示す。
　ステップＳ２０では、ステップＳ１８及びステップＳ１９を行ってチップ５０と基板１０との間の接合が完了した後、図３Ｃ（ｊ）に示すように、基板１０を反転する。
　チップ５０が接合領域１１に接合された後、真空チャック１０６の内部空間１０６ｄに空気を導入し、基板１０を真空チャック１０６から取り外す。その後、チップ５０を搭載した基板１０を、実装装置１００と一体で又は別体で設けられたボンディング工程等を行う装置に移し、マイクロバンプ電極を用いて支持基板または対応する半導体回路層の搭載面に電気的・機械的に接続する。
　本実施の形態では、前述した基板（以下「第１の基板」という。）１０が、チップを実装する基板ではなく、チップを実装する基板へチップを転写（移載）するための仮転写基板、すなわちキャリア基板であってもよい。以下、第１の基板１０がキャリア基板であるときに、更にチップを実装する基板（以下「第２の基板」という。）２０に転写（移載）する方法について、図７を用いて説明する。
　図７は、第１の基板から第２の基板にチップを転写（移載）するときのチップ及び基板の状態を示す概略断面図である。
　図７（ａ）に示すように、必要な全チップ５０を仮接合したキャリア基板である第１の基板１０を、搭載面２１を上に向けて水平に保持された支持基板である第２の基板２０に対して平行な状態で下降させることにより、チップ５０の表面に形成された接続部５３を、対応する第２の基板２０の接続部２２に一括して接触させる。あるいは、第２の基板２０を第１の基板１０に対して平行な状態で上昇させることにより、接続部５３を接続部２２に一括して接触させてもよい。その後、適当な方法により、各チップ５０の接続部５３を第２の基板２０上の対応する接続部２２に対して固着させる。適当な方法として、例えば、接合用金属を挟んでマイクロバンプ電極同士を接合させる方法を用いることができる。あるいは、接合用金属を挟まないでマイクロバンプ電極同士を圧接させる、または、接合用金属を挟まないでマイクロバンプ電極同士を溶着させるという方法を用いることができる。
　接続部５３と接続部２２との固着が完了した後、第１の基板１０をチップ５０から引き離す向きに力を加える。すると、図７（ｂ）に示すように、チップ５０を第２の基板２０に接合させた状態で、チップ５０の接合部５１と第１の基板１０の接合領域１１との間を容易に引き離すことができる。その後、チップ５０の周囲の隙間に液状ないし流動性の接着剤を配置し、加熱、紫外線照射等を行って接着剤を硬化させる等の方法により、チップ５０を第２の基板２０に確実に固定してもよい。
　次に、図８～図１０を参照し、本実施の形態に係る実装方法により、液体によりチップと基板との間で自己整合的に位置合わせが行われることについて、説明する。
　図８は、チップが接合領域に対してねじれた状態で水の表面に接した状態から自己整合的に載置されるまでの状態を示す平面図及び断面図である。図８（ａ）～図８（ｄ）は、順番に時間の経過に伴う変化を示している。図８（ａ）～図８（ｄ）のそれぞれにおいて、上段は下方から視たときの平面図であり、下段は側面図である。図９は、チップが接合領域に対して水平方向にずれた状態で水の表面に接した状態から自己整合的に載置されるまでの状態を示す平面図及び断面図である。図９（ａ）～図９（ｄ）は、順番に時間の経過に伴う変化を示している。図９（ａ）～図９（ｄ）のそれぞれにおいて、上段は下方から視たときの平面図であり、下段は側面図である。図８及び図９では、基板１０は接合領域１１の周囲のみを示している。図１０は、チップの表面であって親水化処理がなされた領域を示す平面図である。
　チップ５０の接合部５１が基板１０の接合領域１１に対してねじれた状態で接したときは、図８（ａ）に示すように、接合部５１に形成された水の膜５２からの水が親水性処理を施している接合領域１１に濡れ拡がる。その後、チップ５０は、水の表面張力によって、同一の寸法に設計された接合部５１と接合領域１１とがほぼ全面において重なるように、図８（ｂ）から図８（ｃ）へと回転しながら、且つ接合部５１と接合領域１１との間隔を狭めながら移動する。そして、チップ５０の接合部５１は、最終的には図８（ｄ）に示すように、基板１０の接合領域１１とほぼ全面において重なる。
　一方、チップ５０の接合部５１が基板１０の接合領域１１に対して水平方向にずれた状態で接したときは、図９（ａ）に示すように、接合部５１に形成された水の膜５２からの水が親水性処理を施している接合領域１１に濡れ拡がる。その後、チップ５０は、水の表面張力によって、同一の寸法に設計された接合部５１と接合領域１１とがほぼ全面において重なるように、図９（ｂ）から図９（ｃ）へと平行方向に移動しながら、且つ接合部５１と接合領域１１との間隔を狭めながら移動する。そして、チップ５０の接合部５１は、最終的には図９（ｄ）に示すように、基板１０の接合領域１１とほぼ全面において重なる。
　通常は、図１０（ａ）に示すように、チップ５０の表面の全面を接合部５１として親水化処理がなされるため、チップ５０の周縁部における表面も親水化処理がなされる。しかしながら、図１０（ｂ）に示すように、チップ５０ａの中心部を接合部５１ａとし、チップ５０ａの周縁部に親水化処理を行わない疎水性の領域（疎水枠）５１ｂを設けてもよい。周縁部に疎水枠５１ｂを設けることにより、接合部５１ａと疎水枠５１ｂとの境界の形状により位置合わせができる。従って、チップをダイシングして個片化する際に、ダイシングに伴うバリ等によってチップの周縁部の形状が所望の形状とずれたときも、中心部の接合部５１ａの形状が維持されれば、水によりチップを接合領域に精度よく位置合わせすることができる。
　疎水枠５１ｂを形成する方法は限定されないが、接合部５１ａの表面を例えば親水性を持つＳｉＯ２膜とし、疎水枠５１ｂの表面を例えばＳｉとすることで疎水枠５１ｂ形成することができる。
　以上、本実施の形態によれば、チップをトレイに真空吸着せずに載置した状態で、トレイの上方に配置した基板とトレイとを近づけ、チップ表面に塗布した水と基板表面とを接触させることにより、水を介してチップを基板に吸着させる。水を介して基板に強く吸着された状態でチップが移動するため、工程中にチップが落下するおそれがない。また、水によりチップと基板とが自己整合的に位置合わせされる。従って、装置コストを増大させることなく、チップ等の素子を基板に確実に実装することができる。
（第１の実施の形態の変形例）
　次に、図１１～図１２Ｃを参照し、第１の実施の形態の変形例に係る実装方法について説明する。
　図１１は、本変形例に係る実装方法の各工程の手順を説明するためのフローチャートである。図１２Ａ～図１２Ｃは、本変形例に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図である。なお、以下の文中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施の形態でも同様）。
　本変形例に係る実装方法は、親水化処理がなされた基板の接合領域に、水を塗布する点で、第１の実施の形態に係る実装方法と相違する。
　本変形例に係る実装方法は、第１の実施の形態に係る実装装置を用いて行うことができる。
　本変形例に係る実装方法は、図１１に示すように、第１の親水化処理工程（ステップＳ３１）、第２の親水化処理工程（ステップＳ３２）、載置工程（ステップＳ３３）、第１の塗布工程（ステップＳ３４）、第２の塗布工程（ステップＳ３５）、配置工程（ステップＳ３６）、接触工程（ステップＳ３７）、離隔工程（ステップＳ３８）、減圧工程（ステップＳ３９）、加熱工程（ステップＳ４０）及び反転工程（ステップＳ４１）を有する。
　始めに、ステップＳ３１～ステップＳ３４を行う。ステップＳ３１～ステップＳ３４の各工程は、第１の実施の形態におけるステップＳ１１～ステップＳ１４の各工程と同様にすることができる。ここで、ステップＳ３４の第１の塗布工程は、第１の実施の形態におけるステップＳ１４の塗布工程と同様である。すなわち、第１の塗布工程は、本発明における塗布工程に相当する。また、ステップＳ３１～ステップＳ３４の各工程におけるチップ及び基板の状態を示す図１２Ａ（ａ）～図１２Ａ（ｄ）は、それぞれ図３Ａ（ａ）～図３Ａ（ｄ）と同様である。
　次に、ステップＳ３５の第２の塗布工程を行う。ステップＳ３５では、親水化処理された基板１０の表面であってチップ５０を接合する領域である接合領域１１に、水を塗布する。図１２Ａ（ｅ）は、ステップＳ３５における基板の状態を示す。
　各接合領域１１の上に少量の水を落とす、あるいは基板１０を水中に浸漬して取り出すことにより、各接合領域１１を水で濡らす。すると、各接合領域１１は親水性を有しているため、図１２Ａ（ｅ）に示すように、水は各接合領域１１の全面に広がって、各接合領域１１の全面を覆う薄い水の膜１２が形成される。これらの水の膜１２は、表面張力によって自然に緩やかな凸形に湾曲する。水の量は、例えば、各接合領域１１の上に、図１２Ａ（ｅ）に示すような水の膜１２が形成される程度に調整するのが好ましい。
　なお、ステップＳ３５は、ステップＳ３６を行った後に行ってもよい。ステップＳ３６を行った後にステップＳ３５を行うときは、接合領域１１が下方を向いた状態で基板１０を真空チャック１０６に保持した後、基板１０の下方から純水を吹き付ける等によって、各接合領域１１に水の膜１２を形成してもよい。
　次に、ステップＳ３６の配置工程を行う。ステップＳ３６の工程は、第１の実施の形態におけるステップＳ１５の工程と同様にすることができる。また、ステップＳ３６の工程におけるチップ及び基板の状態を示す図１２Ｂ（ｆ）は、図３Ｂ（ｅ）と同様である。
　次に、ステップＳ３７の接触工程を行う。ステップＳ３７では、基板１０とトレイ２００とを互いに近づけ、水の膜１２を介して水の膜５２と基板１０の表面の接合領域１１とを接触させる。図１２Ｂ（ｇ）は、ステップＳ３７におけるチップ及び基板の状態を示す。
　図１２Ｂ（ｇ）に示すように、トレイ２００と基板１０とが向かい合った状態で、トレイ２００と基板１０とを互いに近づける。この時のチップ５０と基板１０との最短距離は、例えば、５００μｍとする。すると、チップ５０の表面の接合部５１に形成された水の膜５２と、基板１０の表面の接合領域１１とが、接合領域１１に形成された水の膜１２を介して接触する。
　水の膜５２及び水の膜１２は、一体となり、水の膜５２ａとなる。チップ５０は、接合部５１が、水の膜５２ａの水の表面張力によって接合領域１１に吸い寄せられるように移動する。その結果、各チップ５０は、対応する接合領域１１に水の膜５２ａを介して吸着し、図１２Ｂ（ｇ）に示す状態になる。すなわち、水の膜５２ａとチップ５０との間、及び水の膜５２ａと基板１０との間にそれぞれ引力が働き、水の膜５２ａを介してチップ５０は基板１０に吸着する。なお、この時も、チップ５０と接合領域１１との間の位置合わせは、水の表面張力によって自己整合的に行われる。また、各チップ５０は、トレイ２００から浮き上がり、トレイ２００から離脱する。
　次に、ステップＳ３８～ステップＳ４１を行う。ステップＳ３８～ステップＳ４１の各工程は、それぞれ第１の実施の形態におけるステップＳ１７～ステップＳ２０の各工程と同様である。また、ステップＳ３８～ステップＳ４１の各工程におけるチップ及び基板の状態を示す図１２Ｂ（ｈ）～図１２Ｃ（ｋ）は、それぞれ図３Ｂ（ｇ）～図３Ｃ（ｊ）と同様である。
　本変形例でも、チップをトレイに真空吸着せずに載置した状態で、トレイの上方に配置した基板とトレイとを近づけ、チップ表面に塗布した水と基板表面に塗布した水とを接触させることにより、水を介してチップを基板に吸着させる。水を介して基板に強く吸着された状態でチップが移動するため、工程中にチップが落下するおそれがない。また、水によりチップと基板とが自己整合的に位置合わせされる。従って、装置コストを増大させることなく、チップ等の素子を基板に確実に実装することができる。
（第２の実施の形態）
　次に、図１３～図１５Ｃを参照し、第２の実施の形態に係る実装方法及び実装装置について説明する。
　本実施の形態に係る実装装置は、真空吸着トレイを用いる点で、第１の実施の形態における実装装置と相違する。
　図１３は、本実施の形態に係る実装装置の構成を示す概略断面図である。
　本実施の形態に係る実装装置１００ａは、真空吸着トレイ２００ａを有する。
　真空吸着トレイ２００ａは、平面形状が矩形の本体部２０１を有している。本体部２０１の内部には、内部空間２０７が設けられている。本体部２０１の上壁２０３の表面は、仕切壁２０４によって仕切られて矩形のチップ載置領域２０５ａが複数個形成されている。これらのチップ載置領域２０５ａは、外壁の内側にある。チップ載置領域２０５ａの各々には、上壁２０３を貫通して内部空間２０７に達する小孔２０６が、チップ載置領域２０５ａのほぼ中心に形成されている。本体部２０１の底部には、内部空間２０７に連通せしめられた給排気孔２０８が設けられており、真空ポンプを用いて内部空間２０７内の空気を、給排気孔２０８を介して排気することにより、内部空間２０７内を所望の真空状態にすることが可能である。このため、チップ載置領域２０５ａに載置されたチップ５０を、真空吸着によって保持すると共に、真空吸着を解除することにより、それらのチップ５０をチップ載置領域２０５ａから離脱させることができる。
　その他の点については、本実施の形態に係る実装装置は、第１の実施の形態に係る実装装置と同様である。
　次に、図１４～図１５Ｃを参照し、本実施の形態に係る実装装置における実装方法について説明する。
　図１４は、本実施の形態に係る実装方法の各工程の手順を説明するためのフローチャートである。図１５Ａ～図１５Ｃは、本実施の形態に係る実装方法の各工程におけるチップ及び基板の状態を示す概略断面図である。
　本実施の形態に係る実装方法は、図１４に示すように、第１の親水化処理工程（ステップＳ５１）、第２の親水化処理工程（ステップＳ５２）、載置工程（ステップＳ５３）、塗布工程（ステップＳ５４）、配置工程（ステップＳ５５）、接触工程（ステップＳ５６）、真空吸着解除工程（ステップＳ５７）、離隔工程（ステップＳ５８）、減圧工程（ステップＳ５９）、加熱工程（ステップＳ６０）及び反転工程（ステップＳ６１）を有する。なお、真空吸着解除工程は、本発明における解除工程に相当する。
　始めに、ステップＳ５１及びステップＳ５２を行う。ステップＳ５１及びステップＳ５２の各工程は、第１の実施の形態におけるステップＳ１１及びステップＳ１２の各工程と同様にすることができる。また、ステップＳ５１及びステップＳ５２の各工程におけるチップ及び基板の状態を示す図１５Ａ（ａ）及び図１５Ａ（ｂ）は、それぞれ図３Ａ（ａ）及び図３Ａ（ｂ）と同様である。
　次に、ステップＳ５３の載置工程を行う。ステップＳ５３では、チップ５０を、親水化処理がなされた表面が上方に向くように、真空吸着トレイ２００ａのチップ載置領域２０５ａに載置して吸着する。図１５Ａ（ｃ）は、ステップＳ５３におけるチップの状態を示す。
　チップ載置領域２０５ａが上方に向くように保持されている真空吸着トレイ２００ａのチップ載置領域２０５ａの各々に、接合部５１が上方に向くように、必要数のチップ５０を載置する。そして、内部空間２０７の空気を給排気孔２０８より排気し、内部空間２０７中に所定の真空状態を生成する。すると、チップ５０の周囲の空気は、小孔２０６と内部空間２０７を介して排気されるため、各チップ５０は対応するチップ載置領域２０５ａに吸着せしめられる。各チップ５０は、こうして真空吸着によって真空吸着トレイ２００ａ上の所定の位置に載置され吸着される。
　各チップ載置領域２０５ａは、チップ５０と同じ矩形状とされているが，チップ５０の配置を容易にするために、チップ５０の外径よりわずかに大きく形成されている。このため、チップ５０とその周囲の仕切壁２０４との間には、通常１μｍ～数百μｍ程度の隙間が生じる。
　次に、ステップＳ５４及びステップＳ５５を行う。ステップＳ５４及びステップＳ５５の各工程は、それぞれ第１の実施の形態におけるステップＳ１４及びステップＳ１５の各工程と同様である。ステップＳ５４及びステップＳ５５の各工程におけるチップ及び基板の状態を示す図１５Ａ（ｄ）及び図１５Ｂ（ｅ）は、それぞれ図３Ａ（ｄ）及び図３Ａ（ｅ）と同様である。
　次に、ステップＳ５６の接触工程を行う。ステップＳ５６では、基板１０と真空吸着トレイ２００ａとを互いに近づけ、水の膜５２と基板１０の表面の接合領域１１とを接触させる。図１５Ｂ（ｆ）は、ステップＳ５６におけるチップ及び基板の状態を示す。
　図１５Ｂ（ｆ）に示すように、真空吸着トレイ２００ａと基板１０とが向かい合った状態で、真空吸着トレイ２００ａと基板１０とを互いに近づける。この時のチップ５０と基板１０との最短距離は、例えば、５００μｍとする。すると、チップ５０の表面の接合部５１に形成された水の膜５２と、基板１０の表面の接合領域１１とが接触する。
　基板１０の表面の接合領域１１も親水化処理が施されているため、チップ５０表面の接合部５１に形成された水の膜５２は、接合領域１１全体に濡れ広がっていく。ただし、チップ５０は、真空吸着トレイ２００ａに真空吸着されているため、移動できない。
　次に、ステップＳ５７の真空吸着解除工程を行う。ステップＳ５７では、真空吸着トレイの真空吸着を解除する。図１５Ｂ（ｇ）は、ステップＳ５７におけるチップ及び基板の状態を示す。
　真空吸着トレイ２００ａの真空吸着によるチップ５０の保持を解除する。すると、各チップ５０は自由に動けるようになり、水の膜５２の水の表面張力によって接合領域１１側に吸い寄せられるように移動する。その結果、各チップ５０は対応する接合領域１１に水の膜５２を介して吸着し、図１５Ｂ（ｇ）に示す状態になる。すなわち、水の膜５２とチップ５０との間、及び水の膜５２と基板１０との間との間にそれぞれ引力が働き、水の膜５２を介してチップ５０は基板１０に吸着する。なお、この時、チップ５０と接合領域１１との間の位置合わせは、水の表面張力によって自己整合的に行われる。また、各チップ５０は、真空吸着トレイ２００ａから浮き上がり、真空吸着トレイ２００ａから離脱する。
　次に、ステップＳ５８～ステップＳ６１を行う。ステップＳ５８～ステップＳ６１の各工程は、それぞれ第１の実施の形態におけるステップＳ１７～ステップＳ２０の各工程と同様である。また、ステップＳ５８～ステップＳ６１の各工程におけるチップ及び基板の状態を示す図１５Ｂ（ｈ）～図１５Ｃ（ｋ）は、それぞれ図３Ｂ（ｇ）～図３Ｃ（ｊ）と同様である。
　本実施の形態では、チップを真空吸着トレイに真空吸着させた状態で、真空吸着トレイの上方に配置した基板と真空吸着トレイとを互いに近づけ、チップ表面に塗布した水と基板表面とを接触させ、チップの真空吸着を解除することにより、水を介してチップを基板に吸着させる。水を介して基板に強く吸着された状態でチップが移動するため、工程中にチップが落下するおそれがない。また、水と基板表面とを接触させるまでは真空吸着を解除しないため、基板が真空吸着トレイに近づく前に、振動等によりチップが真空吸着トレイから外れるおそれがない。また、水によりチップと基板とが自己整合的に位置合わせされる。従って、装置コストを増大させることなく、チップ等の素子を基板に確実に実装することができる。
　なお、本実施の形態でも、第１の実施の形態の変形例のように、基板の接合領域に水を塗布する第２の塗布工程を行ってもよい。
　以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
　本国際出願は２００９年１２月２８日に出願した日本国特許出願２００９－２９７６２７号に基づく優先権を主張するものであり、日本国特許出願２００９－２９７６２７号の全内容を本国際出願に援用する。
１０　基板
１１　接合領域
５０　チップ
５１　接合部
５２　水の膜
１００　実装装置
１０１　処理室
１０２　支持台側制御ステージ
１０６　真空チャック
２００　トレイ
２０５　チップ載置領域

Claims (19)

  1. 　基板上に素子を実装する実装方法において、
    　前記基板の基板表面であって前記素子を接合する領域の親水化処理を行う第１の親水化処理工程と、
    　前記素子の素子表面の親水化処理を行う第２の親水化処理工程と、
    　前記素子を、前記親水化処理がなされた素子表面が上方に向くように、載置部に載置する載置工程と、
    　前記親水化処理がなされた素子表面に液体を塗布する塗布工程と、
    　前記基板を、前記基板表面であって前記素子を接合する領域が下方に向くように、前記載置部の上方に配置する配置工程と、
    　前記載置部の上方に配置した前記基板と、前記素子を載置した前記載置部とを近づけ、前記液体と前記基板表面とを接触させる接触工程とを有する、実装方法。
  2. 　前記接触工程において、前記液体を介して前記素子を前記基板に吸着させる、請求項１に記載の実装方法。
  3. 　前記接触工程において、前記素子を前記載置部から離脱させる、請求項１に記載の実装方法。
  4. 　前記載置工程において、真空吸着により前記素子を前記載置部に保持し、
    　前記接触工程の後、前記載置部の真空吸着を解除して前記素子を前記載置部から離脱させる解除工程を有する、請求項１に記載の実装方法。
  5. 　前記接触工程において、前記液体により前記素子と前記基板との位置合わせが行われる、請求項１に記載の実装方法。
  6. 　前記接触工程の後、前記液体を蒸発させ、前記素子を前記基板に固着させる固着工程を有する、請求項１に記載の実装方法。
  7. 　前記親水化処理がなされた基板表面であって前記素子を接合する領域に、液体を塗布する第２の塗布工程を有する、請求項１に記載の実装方法。
  8. 　前記液体は水である、請求項１に記載の実装方法。
  9. 　前記液体は水である、請求項７に記載の実装方法。
  10. 　基板上に素子を実装する実装装置において、
    　前記素子の素子表面の親水化処理がなされ、前記親水化処理がなされた素子表面に液体が塗布された前記素子を、前記親水化処理がなされた素子表面が上方に向くように、載置する載置部と、
    　前記載置部の上方に設けられ、前記基板の基板表面であって前記素子を接合する領域の親水化処理がなされた前記基板を、前記基板表面であって前記素子を接合する領域が下方に向くように、保持する基板保持機構と、
    　前記基板保持機構及び前記載置部の少なくとも一方を変位可能とするように設けられ、前記基板を保持した前記基板保持機構と、前記素子を載置した前記載置部とを互いに近づけ、前記液体と前記基板表面とを接触させる制御ステージと
    を有する、実装装置。
  11. 　前記基板保持機構に保持された前記基板と、前記載置部に載置された前記素子との位置合わせを行う位置合わせ機構を有する、請求項１０に記載の実装装置。
  12. 　前記制御ステージは、前記液体を介して前記素子を前記基板に吸着させる、請求項１０に記載の実装装置。
  13. 　前記制御ステージは、前記素子を前記載置部から離脱させる、請求項１０に記載の実装装置。
  14. 　前記載置部は、真空吸着により前記素子を保持し、前記液体と前記基板表面とが接触した後、真空吸着を解除して前記素子を離脱させる、請求項１０に記載の実装装置。
  15. 　前記位置合わせ機構は、前記液体により前記素子と前記基板との位置合わせを行う、請求項１１に記載の実装装置。
  16. 　前記載置部と、前記基板保持機構とを囲むように設けられ、内部を減圧可能な処理室を有し、
    　前記処理室は、前記液体と前記基板表面とが接触した後、前記処理室内を減圧して前記液体を蒸発させ、前記素子を前記基板に固着させる、請求項１０に記載の実装装置。
  17. 　前記基板保持機構は、前記親水化処理がなされた基板表面であって前記素子を接合する領域に液体が塗布された前記基板を保持する、請求項１０に記載の実装装置。
  18. 　前記液体は水である、請求項１０に記載の実装装置。
  19. 　前記液体は水である、請求項１７に記載の実装装置。
PCT/JP2010/073354 2009-12-28 2010-12-24 実装方法及び実装装置 WO2011081095A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010800594438A CN102687258A (zh) 2009-12-28 2010-12-24 安装方法和安装装置
US13/519,237 US20120291950A1 (en) 2009-12-28 2010-12-24 Mounting method and mounting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-297627 2009-12-28
JP2009297627A JP2011138902A (ja) 2009-12-28 2009-12-28 実装方法及び実装装置

Publications (1)

Publication Number Publication Date
WO2011081095A1 true WO2011081095A1 (ja) 2011-07-07

Family

ID=44226501

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/073354 WO2011081095A1 (ja) 2009-12-28 2010-12-24 実装方法及び実装装置

Country Status (6)

Country Link
US (1) US20120291950A1 (ja)
JP (1) JP2011138902A (ja)
KR (1) KR20120109586A (ja)
CN (1) CN102687258A (ja)
TW (1) TW201137994A (ja)
WO (1) WO2011081095A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165541A (zh) * 2011-12-12 2013-06-19 中芯国际集成电路制造(北京)有限公司 芯片与晶片的接合方法以及三维集成半导体器件
WO2013145610A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 撥水性表面および親水性裏面を有するチップを製造する方法
JPWO2018147147A1 (ja) * 2017-02-09 2019-11-07 ボンドテック株式会社 部品実装システムおよび部品実装方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664039B2 (en) * 2011-10-18 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for alignment in flip chip bonding
CN103199172B (zh) * 2012-01-10 2015-10-07 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
JP2015135835A (ja) * 2012-03-23 2015-07-27 日本碍子株式会社 部品の位置合わせ装置
US9538582B2 (en) 2012-07-26 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in the packaging of integrated circuits
KR102072411B1 (ko) * 2012-10-24 2020-03-03 삼성디스플레이 주식회사 본딩 장치 및 이를 이용하여 부품을 기판에 본딩하는 방법
CN103172271B (zh) * 2013-03-15 2015-11-25 京东方科技集团股份有限公司 一种涂布方法
JP6210590B2 (ja) * 2013-09-30 2017-10-11 国立研究開発法人物質・材料研究機構 液中接着用基板を用いた被着物の実装方法
TWI567834B (zh) * 2014-06-13 2017-01-21 新東亞微電子股份有限公司 指紋辨識晶片封裝模組的製造方法
JP6408394B2 (ja) * 2015-02-06 2018-10-17 株式会社ジェイデバイス 半導体装置、半導体装置の製造方法、及び製造装置
DE102016221281A1 (de) 2016-10-28 2018-05-03 Osram Opto Semiconductors Gmbh Verfahren zum transferieren von halbleiterchips und transferwerkzeug
FR3063832B1 (fr) * 2017-03-08 2019-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'auto-assemblage de composants microelectroniques
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
KR102646798B1 (ko) * 2018-10-16 2024-03-13 주식회사 루멘스 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
TW202008558A (zh) * 2018-07-23 2020-02-16 飛傳科技股份有限公司 晶片轉移之方法及其晶片轉移系統
KR102294101B1 (ko) * 2018-08-09 2021-08-27 (주)라이타이저 디스플레이 장치의 제조 방법
JP7343891B2 (ja) * 2019-06-07 2023-09-13 株式会社ブイ・テクノロジー 貼り合わせ装置、貼り合わせ方法及び表示装置の製造方法
JP7357268B2 (ja) * 2019-06-12 2023-10-06 パナソニックＩｐマネジメント株式会社 部品供給装置
WO2021054508A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
EP4071789A4 (en) 2019-09-19 2024-02-14 LG Electronics Inc. SUBSTRATE CHUCK FOR SELF-ASSEMBLY OF LIGHT-EMITTING SEMICONDUCTOR DIODES
WO2021054507A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054548A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
WO2021054547A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
KR102323256B1 (ko) 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054550A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
JP2021145098A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 半導体製造装置
KR20210134097A (ko) * 2020-04-29 2021-11-09 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법
CN113764286A (zh) * 2020-06-01 2021-12-07 天芯互联科技有限公司 芯片组装方法及组件
FR3112023B1 (fr) * 2020-06-25 2022-09-23 Commissariat Energie Atomique Procédé de transfert de puces
JP7300785B2 (ja) * 2021-05-28 2023-06-30 東北マイクロテック株式会社 整列トレイ、整列装置、及び整列方法
CN114122203B (zh) * 2021-11-19 2023-03-14 东莞市中麒光电技术有限公司 一种利用液体表面张力实现芯片转移的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133999A (ja) * 1998-10-23 2000-05-12 Tokin Corp ワークの位置出し方法
JP2006511067A (ja) * 2002-12-18 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 小さい対象物の操作
WO2007105405A1 (ja) * 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395253B (zh) * 2004-12-28 2013-05-01 Mitsumasa Koyanagi 使用自我組織化功能之積體電路裝置的製造方法及製造裝置
JP4145905B2 (ja) * 2005-08-01 2008-09-03 セイコーエプソン株式会社 減圧乾燥装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133999A (ja) * 1998-10-23 2000-05-12 Tokin Corp ワークの位置出し方法
JP2006511067A (ja) * 2002-12-18 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 小さい対象物の操作
WO2007105405A1 (ja) * 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165541A (zh) * 2011-12-12 2013-06-19 中芯国际集成电路制造(北京)有限公司 芯片与晶片的接合方法以及三维集成半导体器件
CN103165541B (zh) * 2011-12-12 2016-05-04 中芯国际集成电路制造(北京)有限公司 芯片与晶片的接合方法以及三维集成半导体器件
WO2013145610A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 撥水性表面および親水性裏面を有するチップを製造する方法
JP5411395B1 (ja) * 2012-03-28 2014-02-12 パナソニック株式会社 撥水性表面および親水性裏面を有するチップを製造する方法
CN103582563A (zh) * 2012-03-28 2014-02-12 松下电器产业株式会社 制造具有防水性表面以及亲水性背面的芯片的方法
US9018042B2 (en) 2012-03-28 2015-04-28 Panasonic Intellectual Property Management Co., Ltd. Method for fabricating a chip having a water-repellent obverse surface and a hydrophilic reverse surface
CN103582563B (zh) * 2012-03-28 2016-03-02 松下知识产权经营株式会社 制造具有防水性表面以及亲水性背面的芯片的方法
JPWO2018147147A1 (ja) * 2017-02-09 2019-11-07 ボンドテック株式会社 部品実装システムおよび部品実装方法
US11587804B2 (en) 2017-02-09 2023-02-21 Bondtech Co., Ltd. Component mounting system

Also Published As

Publication number Publication date
US20120291950A1 (en) 2012-11-22
JP2011138902A (ja) 2011-07-14
TW201137994A (en) 2011-11-01
KR20120109586A (ko) 2012-10-08
CN102687258A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
WO2011081095A1 (ja) 実装方法及び実装装置
JP2011192663A (ja) 実装方法及び実装装置
TWI823598B (zh) 接合系統及接合方法
KR100408606B1 (ko) 기판처리장치, 기판지지장치, 기판처리방법 및 기판제조방법
JP5007127B2 (ja) 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP4591378B2 (ja) 半導体装置の製造方法
US11791223B2 (en) Substrate bonding apparatus and substrate bonding method
TWI437649B (zh) Semiconductor device manufacturing method and electrical connection method
US8749068B2 (en) Mounting method and mounting device
US20130341747A1 (en) Chip package and method for forming the same
JPWO2017168534A1 (ja) 基板貼り合わせ装置および基板貼り合わせ方法
US9116424B2 (en) Device for embossing of substrates
WO2012126752A1 (en) Apparatus and a method for direct wafer bonding, minimizing local deformation
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
KR102152687B1 (ko) 프레임 일체형 마스크의 제조 장치
KR20220048018A (ko) 접합 장치, 접합 시스템 및 접합 방법
WO2020179716A1 (ja) 積層体形成装置および積層体形成方法
JP6379493B2 (ja) 接合方法、および接合装置
JP6631684B2 (ja) 基板接合方法および基板接合装置
JP2023089792A (ja) 半導体製造装置およびその製造方法
JP2018201033A (ja) 接合方法および接合装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080059443.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10840951

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13519237

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127019775

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 10840951

Country of ref document: EP

Kind code of ref document: A1