JP4620939B2 - 複合素子の製造方法 - Google Patents
複合素子の製造方法 Download PDFInfo
- Publication number
- JP4620939B2 JP4620939B2 JP2003181156A JP2003181156A JP4620939B2 JP 4620939 B2 JP4620939 B2 JP 4620939B2 JP 2003181156 A JP2003181156 A JP 2003181156A JP 2003181156 A JP2003181156 A JP 2003181156A JP 4620939 B2 JP4620939 B2 JP 4620939B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- composite element
- wettability
- high wettability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95053—Bonding environment
- H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
- H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複合素子の製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＥＭＳ技術の進展により、ｍｍオーダー以下のシステムがシリコン基盤をベースに作られるようになっている。これらの超小型のシステムは、シリコンの結晶面のエッチング速度の違いを利用した異方性エッチングにより作られる。この技術は、ウエハーレベルでしかもシリコン集積化技術を利用して極めて高精度に作ることが可能であるという利点がある。しかし、複数の機能を付加するためには、他の物質やベース基盤の異方性エッチングでは形成が不可能な構造の場合には、適切な物質あるいは所定の形状の物質を接合する必要がある。システム自身、ｍｍオーダーであることや、光学部材の場合には、その接合精度はμｍオーダーが要求される。シリコンを用いたマイクロ光学素子はシリコンオプティカルベンチと呼ばれ、近年盛んに研究されている。
【０００３】
これらの要求を達成する技術としては、所望の特性を観察しながら被接合部品を微調整し、その特性が所定の範囲に入ったところの位置で固定するアクティブアライメント法と、特性は観察せずに被接合部材のマーク（アライメントマーク），たとえば外形や金属膜で形成したマークを頼りに位置合わせを行い接合するパッシブアライメント法がある。アクティブアライメントは、装置が複雑になることと、位置合わせに多くの時間を必要とするために、パッシブアライメントでの実装が望まれている。しかし、パッシブアライメント法を用いた位置合わせ装置（ダイボンダー）は、高分解能のＸＹＺステージと被接合部材あるいは基盤側のアライメントマークを検出するために画像の入力および処理装置が必要であり、極めて高価な装置となっている。そこで、粗い位置合わせでも、基盤上の所定の位置に高精度に位置合わせする方法として、液体の表面張力を利用して自己整合的に位置合わせするセルフアライメント技術の研究が盛んに行われている。
【０００４】
図８（ａ）乃至（ｄ）は、特許文献１に開示されている従来技術（セルフアライメント技術）の一例を示す図である。図８（ａ）乃至（ｄ）において、部品１はガラス板で、表面に０．８×０．８ｍｍのガラス表面を残して、周りを撥水性の膜３で覆った構成とする。さらに、他方の部品４も同じく同じ寸法でガラス表面を残して回りを撥水性膜６で覆った構成とする。次に、部品４のガラスを露出した部分に水滴７を滴下する（図８（ａ））。水滴７は図８（ａ）に示すように表面張力により半球状となり、その場に止まる。次に、図８（ｂ）に示すように被接合部材１を前記ガラス露出部上まで搬送し、さらに降下させて水滴７と接触させる。水７は被接合部材１の底部と接触した直後、被接合部材１の裏面に濡れ広がり、水７の広がりは部材１の端部で止まる（図８（ｃ））。この時、部材１の端部の水は、接触状態に応じた接触角θで接触する。次の瞬間、部材１の底部の接触角は基盤側と水との接触角の分布に揃うような力が働くため、図８（ｄ）のように部材１は回転し、セルフアライメントで位置合わせが行われる。これが、液体の表面張力を利用したセルフアライメント技術で、古くはハンダバンプを用いた半導体集積回路の高精度実装技術として知られている。
【０００５】
このような表面張力を利用したセルフアライメント技術実現のためには、▲１▼濡れ性の高い領域と濡れ性の低い領域の形成法、▲２▼水滴（液体、接着剤）の微小滴下法、▲３▼被接合部材へ作用する力の増加、が重要となる。しかし、従来技術では、濡れ性の高い領域としてガラス，多結晶シリコンなどの開示があるものの、濡れ性の低い領域として使用可能な材料については何ら示されていない。また、従来では、濡れ性の低い領域として特殊な材料が必要であるという不具合があった。
【０００６】
【特許文献１】
特開２００１−８７９５３号公報
【０００７】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題を解決し、簡便な方法によって濡れ性の高い領域と濡れ性の低い領域とを形成できて、より表面張力による効果を増大させることの可能な複合素子の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、基盤に被接合部材を接合して複合素子を形成する複合素子の製造方法であって、
基盤表面に複数個に分割された濡れ性の高い領域を形成し、その周囲に濡れ性の低い領域を形成する工程と、
前記被接合部材の接合面に前記基盤表面に形成された複数の濡れ性の高い領域に対応して複数個に分割された濡れ性の高い領域を形成し、その周囲に濡れ性の低い領域を形成する工程と、
前記基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを液体を介して接触させる工程と、
前記被接合部材を基盤に接触させ接合する工程とを有していることを特徴としている。
【０００９】
また、請求項２記載の発明は、請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域として、基盤表面に凸部が形成されていることを特徴としている。
【００１０】
また、請求項３記載の発明は、請求項１記載の複合素子の製造方法において、前記被接合部材の濡れ性の低い領域として、前記被接合部材の底部に段差が設けられていることを特徴としている。
【００１５】
また、請求項４記載の発明は、請求項１記載の複合素子の製造方法において、前記液体として紫外線硬化型樹脂が用いられ、前記基盤はシリコンであり、前記基盤表面の濡れ性の高い領域はシリコン酸化膜であることを特徴としている。
また、請求項５記載の発明は、請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域は、他の面よりも粗い表面となっていることを特徴としている。
また、請求項６記載の発明は、請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域は、プラズマ処理されていることを特徴としている。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
図１（ａ）乃至（ｄ）は、本発明に係る複合素子の第１の製造工程例を示す図である。この第１の製造工程例では、基盤１１には、接合する直方体状の被接合部材１２の底部と相似の形状の凸部１３が設けられている。基盤１１の材質に制約はないが、その平坦性および加工性からシリコンが適している。基盤１１の表面に形成された凸部１３は、凸形状となっていることで、その表面は濡れ性が高く、逆にその端部、つまり段差では、液体はそれ以上濡れ広がらないので、濡れ性の低い領域とすることができる。このように、本発明では、同一材料を使いながら、濡れ性を制御することが可能となる。
【００２０】
本発明の複合素子の第１の製造工程例をより詳細に説明する。まず、基盤１１の表面にホトリソ技術を用いて、被接合部材１２の底部と相似の形をレジストで転写する。次に、エッチング液を使ったウエットエッチング法か、腐食性ガスを用いたドライエッチング技術により数μｍから数十μｍエッチングを行い、凸部形状を精度良く基盤表面に転写する。図１（ａ）には、基盤１１に凸部１３が形成された様子が示されている。
【００２１】
次に、図１（ｂ）に示すように、基盤１１の凸部１３上に、液体（例えば紫外線硬化樹脂などの接着剤）１４を滴下する。滴下した樹脂１４は、凸部１３の表面を濡れ広がり、最終的に表面張力により半球状態で安定する。次に、図１（ｃ）に示すように、被接合部材１２をほぼ基盤１１の凸部１３の上方まで搬送し、そのまま降下させて、凸部１３の表面の液体（接着剤）１４と接触させる。その瞬間、液体（接着剤）１４は部材１２の表面を濡れ広がり、端部で止まる。この時、部材１２の底部の接触角の分布が基盤１１の凸部１３側の接触角の分布と等しくなるように力が働き、弱い吸引で保持されていた部材１２が、図１（ｄ）に示すように基盤１１の凸部１３の形状に揃うように回転および移動する。その後、部材１２を更に降下させて、完全に基盤１１の凸部１３と接触させる。その後、直ちに紫外線を照射すれば、部材１２は固定される。
【００２２】
このように、本発明によれば、従来法に比べ容易に濡れ性制御が可能になるという利点がある。
【００２３】
また、図２（ａ）乃至（ｄ）は本発明に係る複合素子の第２の製造工程例を示す図である。この第２の製造工程例では、基盤１１には、表面に薄い酸化膜１５が形成されたシリコンを用い、この場合、清浄な半導体表面は濡れ性が低く、逆に酸化膜は濡れ性が高い性質を利用し、濡れ性制御を行うことができる。
【００２４】
本発明の複合素子の第２の製造工程例をより詳細に説明する。先ず、基盤１１として用意した酸化膜付シリコン表面に被接合部材１２の底部形状をレジストパターンで転写する。次に、フッ化水素水溶液からなるエッチング液により、レジスト下の酸化膜１５を残して表面の酸化膜をエッチングして除去し、次いで、レジストを除去する（図２（ａ））。
【００２５】
次に、基盤１１の酸化膜１５上に、液体（例えば紫外線硬化樹脂などの接着剤）１４を滴下する。滴下した液体（接着剤）１４は酸化膜１５の表面を濡れ広がり、最終的に図２（ｂ）のように表面張力により半球状態で安定する。次に、被接合部材１２をほぼ基盤１１の酸化膜１５の上方まで搬送し、そのまま降下させて、図２（ｃ）に示すように、酸化膜１５の表面の液体（接着剤）１４と接触させる。その瞬間、液体（接着剤）１４は、部材１２の表面を濡れ広がり、端部で停止する。この時、部材１２の底部の接触角の分布が酸化膜１５側の接触角の分布と等しくなるように力が働き、弱い吸引で保持されていた部材１２が、図２（ｄ）に示すように基盤１１の酸化膜１５の形状に揃うように回転および移動する。その後、部材１２を更に降下させて、完全に基盤１１上の酸化膜１５と接触させる。その後、直ちに紫外線を照射すれば、部材１２は固定される。
【００２６】
また、図３（ａ）乃至（ｄ）は本発明に係る複合素子の第３の製造工程例を示す図である。この第３の製造工程例では、基盤１１にはシリコンを用い、この場合、基盤１１の表面性により濡れ性が制御できる性質を利用する。液体の濡れ性は基盤の平面性でも変化し、シリコンなどの場合、表面を荒すことで（表面を粗くすることで）、濡れ性を高くすることができる。
【００２７】
本発明の複合素子の第３の製造工程例をより詳細に説明する。先ず、基盤１１として用意したシリコンの表面を、被接合部材１２の底部形状を開口したレジストで覆う。次に、アルゴンを用いたスパッタリングを行い、露出したシリコン表面を粗い表面状態（図３において、符号１６の領域）とする。しかる後、レジストを除去する（図３（ａ））。
【００２８】
次に、前記基盤の粗い表面状態とした領域（粗い表面領域）１６に、液体（例えば紫外線硬化樹脂などの接着剤）１４を滴下する。滴下した液体（接着剤）１４は、粗い表面領域１６の端部まで濡れ広がり、図３（ｂ）に示すように最終的に表面張力により半球状態で安定する。次に、被接合部材１２をほぼ基盤１１の粗い表面領域１６の上方まで搬送し、そのまま降下させて、粗い表面領域１６上の液体（接着剤）１４と接触させる（図３（ｃ））。その瞬間、液体（接着剤）１４は、部材１２の表面を濡れ広がり、端部で停止する。この時、部材１２の底部の接触角の分布が粗い表面領域１６側の接触角の分布と等しくなるように力が働き、弱い吸引で保持されていた部材１２が、図３（ｄ）に示すように基盤１１の粗い表面領域１６の形状に揃うように回転および移動する。その後、部材１２を更に降下させて、完全に基盤１１と接触させる。その後、直ちに紫外線を照射すれば、部材１２は固定される。
【００２９】
なお、図３（ａ）の工程において、表面を粗い状態にする方法としては、サンドブラスト法も使用できる。
【００３０】
また、表面の濡れ性制御としては、表面をプラズマ処理する方法も効果的であり、表面をプラズマ処理する方法も上述した第３の製造工程例と同様な工程で行うことができる。
【００３１】
なお、上述した第１乃至第３の製造工程例の説明では、被接合部材１２の接合面が被接合部材１２の底部であるとしたが、被接合部材１２の接合面も濡れ性の高い領域として形成されるのが好ましい。
【００３２】
例えば図４に示すように、被接合部材１２に段差を形成し、その凸部１７を濡れ性の高い領域として形成し、その周囲（段差によって凹んだ部分）を濡れ性の低い領域として形成することができる。
【００３３】
このように、基盤表面に被接合部材の接合面と相似な形状で濡れ性の高い領域を形成し、その周囲に低い領域を形成するとともに、被接合部材の接合面にも濡れ性の高い領域を形成し、その周囲に低い領域を形成して、基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを液体（接着剤）を介して接触させるのがより一層好ましい。このように、被接合部材１２にも段差を形成することで、濡れ性をより一層良好にコントロールすることができる。
【００３４】
また、図５（ａ）乃至（ｅ）は本発明に係る複合素子の第４の製造工程例を示す図である。この第４の製造工程例は、基盤１１の表面の濡れ性の高い領域を被接合部材１２の接合面の辺に沿って形成することで、被接合部材１２の接合面と液体との界面の長さが長くなり、その結果、被接合部材１２へ作用する力が増加する効果を利用している。
【００３５】
この第４の製造工程例では、基盤１１には、表面に薄い酸化膜１５が形成されたシリコンを用いる。すなわち、この第４の製造工程例でも、第２の製造工程例と同様に、清浄な半導体表面は濡れ性が低く、逆に酸化膜は濡れ性が高い性質を利用し、濡れ性制御を行うようにしている。
【００３６】
本発明の複合素子の第４の製造工程例をより詳細に説明する。先ず、基盤１１として用意した酸化膜付シリコン表面に四角柱状の被接合部材１２の底部の辺に沿った形状（つまり中央が開口した桝形形状）のレジストパターンを転写する。次に、フッ化水素水溶液からなるエッチング液により、レジスト下の酸化膜を残して表面の酸化膜をエッチングして除去する。図５（ａ）には、中央が開口した酸化膜１５を残した基盤１１の表面が示されている。
【００３７】
レジストを除去した後、前記基盤１１の酸化膜１５上に液体（例えば紫外線硬化樹脂などの接着剤）１４を滴下する。滴下した液体（接着剤）１４は、酸化膜１５の表面を濡れ広がり、図５（ｂ）に示すように最終的に表面張力により半球状態で安定する。次に、基盤１１に形成されている中央が開口した酸化膜１５のます形状と同じます形状の濡れ性の高い領域１８が形成された被接合部材１２をほぼ基盤１１の酸化膜１５の上方まで搬送し、そのまま降下させて、酸化膜１５の表面の液体（接着剤）１４と接触させる（図５（ｃ））。その瞬間、液体（接着剤）１４は、部材１２の領域１８の表面を濡れ広がり、端部で停止する。この時、部材１２（領域１８）の底部の接触角の分布が酸化膜１５側の接触角の分布と等しくなるように力が働き、弱い吸引で保持されていた部材１２（領域１８）が、図５（ｄ）に示すように基盤１１の酸化膜１５の形状に揃うように回転および移動する。この構造では、液体１４と被接合部材１２との接触界面の長さは、例えば第２の製造工程例の場合の約２倍になるので、表面張力により作用する力も倍増し、より大きな位置修正効果が得られる。
【００３８】
その後、部材１２を更に降下させて、完全に基盤１１と接触させる（図５（ｅ））。その後、直ちに紫外線を照射すれば、部材１２は固定される。
【００３９】
以上のように、本発明は、基盤に被接合部材を接合して複合素子を形成する複合素子の製造方法であって、
基盤表面に被接合部材の接合面と相似な形状で濡れ性の高い領域を形成し、その周囲に低い領域を形成する工程と、
前記被接合部材の接合面に濡れ性の高い領域を形成し、その周囲に低い領域を形成する工程と、
前記基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを液体（接着剤）を介して接触させる工程と、
前記被接合部材を基盤に接触させ接合する工程とを有していることを特徴としている。
【００４０】
ここで、基盤表面の濡れ性の高い領域として、基盤表面に凸部を形成することができる。
【００４１】
また、被接合部材の濡れ性の低い領域として、底部に段差を設けることができる。
【００４２】
また、基盤を半導体にし、基盤表面の濡れ性の高い領域を酸化膜とすることができる。
【００４３】
より具体的に、基盤をシリコンとし、基盤表面の濡れ性の高い領域をシリコン酸化膜とすることができる。
【００４４】
また、基盤表面の濡れ性の高い領域は、他の面よりも粗い表面とすることができる。
【００４５】
また、基盤表面の濡れ性の高い領域は、プラズマ処理されているものとすることができる。
【００４６】
また、基盤表面の濡れ性の高い領域は、被接合部材の接合面の辺に対応した形状であるのがより好ましい。
【００４７】
また、本発明の複合素子の製造方法において、前記液体として紫外線硬化型樹脂を用いることができる。
【００４８】
なお、本発明において（上述した各製造工程例において）、例えば図６（ａ），（ｂ）に示すように、接合箇所における基盤１１表面の濡れ性の高い領域と被接合部材１２の濡れ性の高い領域とを、複数個に分割することができる。ここで、図６（ａ），（ｂ）の例では、基盤１１表面の濡れ性の高い領域と被接合部材１２の濡れ性の高い領域とを、ストライプ状に分割している。なお、図６（ｂ）は図６（ａ）のＡ−Ａ線における断面図である。
【００４９】
基盤１１表面の濡れ性の高い領域と被接合部材１２の濡れ性の高い領域とがストライプ状にＮ個の領域分割されている場合、分割された１つの領域（１つの接合箇所）には、次式（数１）で表わされる力Ｆが加わる。
【００５０】
【数１】
Ｆ＝Ｌ・γｃｏｓθ×２
【００５１】
ここで、Ｌは図６（ａ）に示すようにストライプ状に分割された１つの領域の長さである。また、θ，γは、図７に示すように、それぞれ、接触角，表面張力である。
【００５２】
分割された１つの領域（１つの接合箇所）には、数１で表わされる力が加わることから、分割されたＮ個の領域（Ｎ個の接合箇所）全体では、次式（数２）で表わされる力Ｆが加わる。
【００５３】
【数２】
Ｆ＝Ｌ・γｃｏｓθ×２×Ｎ
【００５４】
数２からわかるように、接合箇所における濡れ性の高い領域を複数個に分割することで、液体と被接合部材と液体との界面が長くなり、より大きな表面張力を作用させることが可能になる。なお、ストライプ状に分割するかわりに、基盤１１表面の濡れ性の高い領域と被接合部材１２の濡れ性の高い領域とを、例えば円形状などに分割することもできる。
【００５５】
【発明の効果】
以上に説明したように、請求項１乃至請求項６記載の発明によれば、液体の表面張力を利用したセルフアライメントでの部材の位置合わせを行うのに必要な、濡れ性の高い領域と低い領域を、特殊な材料を使うこと無しに、同一部材かあるいはその酸化物からなる基盤をホトリソ技術で高精度に加工することで、容易に得ることが可能になる。
【００５６】
特に、請求項１記載の発明のように、接合箇所における濡れ性の高い領域を複数個に分割することで、液体と被接合部材と液体との界面が長くなり、より大きな表面張力を作用させることが可能になる。
【図面の簡単な説明】
【図１】本発明に係る複合素子の第１の製造工程例を示す図である。
【図２】本発明に係る複合素子の第２の製造工程例を示す図である。
【図３】本発明に係る複合素子の第３の製造工程例を示す図である。
【図４】被接合部材に段差を形成した例を示す図である。
【図５】本発明に係る複合素子の第４の製造工程例を示す図である。
【図６】接合箇所における基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを複数個に分割する構成例を示す図である。
【図７】分割された１つの領域（１つの接合箇所）に加わる力Ｆを説明するための図である。
【図８】従来技術の一例を示す図である。
【符号の説明】
１１ 基盤
１２ 被接合部材
１３ 凸部
１４ 液体（接着剤）
１５ 酸化膜
１６ 粗い表面領域
１７ 凸部
１８ 濡れ性の高い領域
【発明の属する技術分野】
本発明は、複合素子の製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＥＭＳ技術の進展により、ｍｍオーダー以下のシステムがシリコン基盤をベースに作られるようになっている。これらの超小型のシステムは、シリコンの結晶面のエッチング速度の違いを利用した異方性エッチングにより作られる。この技術は、ウエハーレベルでしかもシリコン集積化技術を利用して極めて高精度に作ることが可能であるという利点がある。しかし、複数の機能を付加するためには、他の物質やベース基盤の異方性エッチングでは形成が不可能な構造の場合には、適切な物質あるいは所定の形状の物質を接合する必要がある。システム自身、ｍｍオーダーであることや、光学部材の場合には、その接合精度はμｍオーダーが要求される。シリコンを用いたマイクロ光学素子はシリコンオプティカルベンチと呼ばれ、近年盛んに研究されている。
【０００３】
これらの要求を達成する技術としては、所望の特性を観察しながら被接合部品を微調整し、その特性が所定の範囲に入ったところの位置で固定するアクティブアライメント法と、特性は観察せずに被接合部材のマーク（アライメントマーク），たとえば外形や金属膜で形成したマークを頼りに位置合わせを行い接合するパッシブアライメント法がある。アクティブアライメントは、装置が複雑になることと、位置合わせに多くの時間を必要とするために、パッシブアライメントでの実装が望まれている。しかし、パッシブアライメント法を用いた位置合わせ装置（ダイボンダー）は、高分解能のＸＹＺステージと被接合部材あるいは基盤側のアライメントマークを検出するために画像の入力および処理装置が必要であり、極めて高価な装置となっている。そこで、粗い位置合わせでも、基盤上の所定の位置に高精度に位置合わせする方法として、液体の表面張力を利用して自己整合的に位置合わせするセルフアライメント技術の研究が盛んに行われている。
【０００４】
図８（ａ）乃至（ｄ）は、特許文献１に開示されている従来技術（セルフアライメント技術）の一例を示す図である。図８（ａ）乃至（ｄ）において、部品１はガラス板で、表面に０．８×０．８ｍｍのガラス表面を残して、周りを撥水性の膜３で覆った構成とする。さらに、他方の部品４も同じく同じ寸法でガラス表面を残して回りを撥水性膜６で覆った構成とする。次に、部品４のガラスを露出した部分に水滴７を滴下する（図８（ａ））。水滴７は図８（ａ）に示すように表面張力により半球状となり、その場に止まる。次に、図８（ｂ）に示すように被接合部材１を前記ガラス露出部上まで搬送し、さらに降下させて水滴７と接触させる。水７は被接合部材１の底部と接触した直後、被接合部材１の裏面に濡れ広がり、水７の広がりは部材１の端部で止まる（図８（ｃ））。この時、部材１の端部の水は、接触状態に応じた接触角θで接触する。次の瞬間、部材１の底部の接触角は基盤側と水との接触角の分布に揃うような力が働くため、図８（ｄ）のように部材１は回転し、セルフアライメントで位置合わせが行われる。これが、液体の表面張力を利用したセルフアライメント技術で、古くはハンダバンプを用いた半導体集積回路の高精度実装技術として知られている。
【０００５】
このような表面張力を利用したセルフアライメント技術実現のためには、▲１▼濡れ性の高い領域と濡れ性の低い領域の形成法、▲２▼水滴（液体、接着剤）の微小滴下法、▲３▼被接合部材へ作用する力の増加、が重要となる。しかし、従来技術では、濡れ性の高い領域としてガラス，多結晶シリコンなどの開示があるものの、濡れ性の低い領域として使用可能な材料については何ら示されていない。また、従来では、濡れ性の低い領域として特殊な材料が必要であるという不具合があった。
【０００６】
【特許文献１】
特開２００１−８７９５３号公報
【０００７】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題を解決し、簡便な方法によって濡れ性の高い領域と濡れ性の低い領域とを形成できて、より表面張力による効果を増大させることの可能な複合素子の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、基盤に被接合部材を接合して複合素子を形成する複合素子の製造方法であって、
基盤表面に複数個に分割された濡れ性の高い領域を形成し、その周囲に濡れ性の低い領域を形成する工程と、
前記被接合部材の接合面に前記基盤表面に形成された複数の濡れ性の高い領域に対応して複数個に分割された濡れ性の高い領域を形成し、その周囲に濡れ性の低い領域を形成する工程と、
前記基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを液体を介して接触させる工程と、
前記被接合部材を基盤に接触させ接合する工程とを有していることを特徴としている。
【０００９】
また、請求項２記載の発明は、請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域として、基盤表面に凸部が形成されていることを特徴としている。
【００１０】
また、請求項３記載の発明は、請求項１記載の複合素子の製造方法において、前記被接合部材の濡れ性の低い領域として、前記被接合部材の底部に段差が設けられていることを特徴としている。
【００１５】
また、請求項４記載の発明は、請求項１記載の複合素子の製造方法において、前記液体として紫外線硬化型樹脂が用いられ、前記基盤はシリコンであり、前記基盤表面の濡れ性の高い領域はシリコン酸化膜であることを特徴としている。
また、請求項５記載の発明は、請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域は、他の面よりも粗い表面となっていることを特徴としている。
また、請求項６記載の発明は、請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域は、プラズマ処理されていることを特徴としている。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
図１（ａ）乃至（ｄ）は、本発明に係る複合素子の第１の製造工程例を示す図である。この第１の製造工程例では、基盤１１には、接合する直方体状の被接合部材１２の底部と相似の形状の凸部１３が設けられている。基盤１１の材質に制約はないが、その平坦性および加工性からシリコンが適している。基盤１１の表面に形成された凸部１３は、凸形状となっていることで、その表面は濡れ性が高く、逆にその端部、つまり段差では、液体はそれ以上濡れ広がらないので、濡れ性の低い領域とすることができる。このように、本発明では、同一材料を使いながら、濡れ性を制御することが可能となる。
【００２０】
本発明の複合素子の第１の製造工程例をより詳細に説明する。まず、基盤１１の表面にホトリソ技術を用いて、被接合部材１２の底部と相似の形をレジストで転写する。次に、エッチング液を使ったウエットエッチング法か、腐食性ガスを用いたドライエッチング技術により数μｍから数十μｍエッチングを行い、凸部形状を精度良く基盤表面に転写する。図１（ａ）には、基盤１１に凸部１３が形成された様子が示されている。
【００２１】
次に、図１（ｂ）に示すように、基盤１１の凸部１３上に、液体（例えば紫外線硬化樹脂などの接着剤）１４を滴下する。滴下した樹脂１４は、凸部１３の表面を濡れ広がり、最終的に表面張力により半球状態で安定する。次に、図１（ｃ）に示すように、被接合部材１２をほぼ基盤１１の凸部１３の上方まで搬送し、そのまま降下させて、凸部１３の表面の液体（接着剤）１４と接触させる。その瞬間、液体（接着剤）１４は部材１２の表面を濡れ広がり、端部で止まる。この時、部材１２の底部の接触角の分布が基盤１１の凸部１３側の接触角の分布と等しくなるように力が働き、弱い吸引で保持されていた部材１２が、図１（ｄ）に示すように基盤１１の凸部１３の形状に揃うように回転および移動する。その後、部材１２を更に降下させて、完全に基盤１１の凸部１３と接触させる。その後、直ちに紫外線を照射すれば、部材１２は固定される。
【００２２】
このように、本発明によれば、従来法に比べ容易に濡れ性制御が可能になるという利点がある。
【００２３】
また、図２（ａ）乃至（ｄ）は本発明に係る複合素子の第２の製造工程例を示す図である。この第２の製造工程例では、基盤１１には、表面に薄い酸化膜１５が形成されたシリコンを用い、この場合、清浄な半導体表面は濡れ性が低く、逆に酸化膜は濡れ性が高い性質を利用し、濡れ性制御を行うことができる。
【００２４】
本発明の複合素子の第２の製造工程例をより詳細に説明する。先ず、基盤１１として用意した酸化膜付シリコン表面に被接合部材１２の底部形状をレジストパターンで転写する。次に、フッ化水素水溶液からなるエッチング液により、レジスト下の酸化膜１５を残して表面の酸化膜をエッチングして除去し、次いで、レジストを除去する（図２（ａ））。
【００２５】
次に、基盤１１の酸化膜１５上に、液体（例えば紫外線硬化樹脂などの接着剤）１４を滴下する。滴下した液体（接着剤）１４は酸化膜１５の表面を濡れ広がり、最終的に図２（ｂ）のように表面張力により半球状態で安定する。次に、被接合部材１２をほぼ基盤１１の酸化膜１５の上方まで搬送し、そのまま降下させて、図２（ｃ）に示すように、酸化膜１５の表面の液体（接着剤）１４と接触させる。その瞬間、液体（接着剤）１４は、部材１２の表面を濡れ広がり、端部で停止する。この時、部材１２の底部の接触角の分布が酸化膜１５側の接触角の分布と等しくなるように力が働き、弱い吸引で保持されていた部材１２が、図２（ｄ）に示すように基盤１１の酸化膜１５の形状に揃うように回転および移動する。その後、部材１２を更に降下させて、完全に基盤１１上の酸化膜１５と接触させる。その後、直ちに紫外線を照射すれば、部材１２は固定される。
【００２６】
また、図３（ａ）乃至（ｄ）は本発明に係る複合素子の第３の製造工程例を示す図である。この第３の製造工程例では、基盤１１にはシリコンを用い、この場合、基盤１１の表面性により濡れ性が制御できる性質を利用する。液体の濡れ性は基盤の平面性でも変化し、シリコンなどの場合、表面を荒すことで（表面を粗くすることで）、濡れ性を高くすることができる。
【００２７】
本発明の複合素子の第３の製造工程例をより詳細に説明する。先ず、基盤１１として用意したシリコンの表面を、被接合部材１２の底部形状を開口したレジストで覆う。次に、アルゴンを用いたスパッタリングを行い、露出したシリコン表面を粗い表面状態（図３において、符号１６の領域）とする。しかる後、レジストを除去する（図３（ａ））。
【００２８】
次に、前記基盤の粗い表面状態とした領域（粗い表面領域）１６に、液体（例えば紫外線硬化樹脂などの接着剤）１４を滴下する。滴下した液体（接着剤）１４は、粗い表面領域１６の端部まで濡れ広がり、図３（ｂ）に示すように最終的に表面張力により半球状態で安定する。次に、被接合部材１２をほぼ基盤１１の粗い表面領域１６の上方まで搬送し、そのまま降下させて、粗い表面領域１６上の液体（接着剤）１４と接触させる（図３（ｃ））。その瞬間、液体（接着剤）１４は、部材１２の表面を濡れ広がり、端部で停止する。この時、部材１２の底部の接触角の分布が粗い表面領域１６側の接触角の分布と等しくなるように力が働き、弱い吸引で保持されていた部材１２が、図３（ｄ）に示すように基盤１１の粗い表面領域１６の形状に揃うように回転および移動する。その後、部材１２を更に降下させて、完全に基盤１１と接触させる。その後、直ちに紫外線を照射すれば、部材１２は固定される。
【００２９】
なお、図３（ａ）の工程において、表面を粗い状態にする方法としては、サンドブラスト法も使用できる。
【００３０】
また、表面の濡れ性制御としては、表面をプラズマ処理する方法も効果的であり、表面をプラズマ処理する方法も上述した第３の製造工程例と同様な工程で行うことができる。
【００３１】
なお、上述した第１乃至第３の製造工程例の説明では、被接合部材１２の接合面が被接合部材１２の底部であるとしたが、被接合部材１２の接合面も濡れ性の高い領域として形成されるのが好ましい。
【００３２】
例えば図４に示すように、被接合部材１２に段差を形成し、その凸部１７を濡れ性の高い領域として形成し、その周囲（段差によって凹んだ部分）を濡れ性の低い領域として形成することができる。
【００３３】
このように、基盤表面に被接合部材の接合面と相似な形状で濡れ性の高い領域を形成し、その周囲に低い領域を形成するとともに、被接合部材の接合面にも濡れ性の高い領域を形成し、その周囲に低い領域を形成して、基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを液体（接着剤）を介して接触させるのがより一層好ましい。このように、被接合部材１２にも段差を形成することで、濡れ性をより一層良好にコントロールすることができる。
【００３４】
また、図５（ａ）乃至（ｅ）は本発明に係る複合素子の第４の製造工程例を示す図である。この第４の製造工程例は、基盤１１の表面の濡れ性の高い領域を被接合部材１２の接合面の辺に沿って形成することで、被接合部材１２の接合面と液体との界面の長さが長くなり、その結果、被接合部材１２へ作用する力が増加する効果を利用している。
【００３５】
この第４の製造工程例では、基盤１１には、表面に薄い酸化膜１５が形成されたシリコンを用いる。すなわち、この第４の製造工程例でも、第２の製造工程例と同様に、清浄な半導体表面は濡れ性が低く、逆に酸化膜は濡れ性が高い性質を利用し、濡れ性制御を行うようにしている。
【００３６】
本発明の複合素子の第４の製造工程例をより詳細に説明する。先ず、基盤１１として用意した酸化膜付シリコン表面に四角柱状の被接合部材１２の底部の辺に沿った形状（つまり中央が開口した桝形形状）のレジストパターンを転写する。次に、フッ化水素水溶液からなるエッチング液により、レジスト下の酸化膜を残して表面の酸化膜をエッチングして除去する。図５（ａ）には、中央が開口した酸化膜１５を残した基盤１１の表面が示されている。
【００３７】
レジストを除去した後、前記基盤１１の酸化膜１５上に液体（例えば紫外線硬化樹脂などの接着剤）１４を滴下する。滴下した液体（接着剤）１４は、酸化膜１５の表面を濡れ広がり、図５（ｂ）に示すように最終的に表面張力により半球状態で安定する。次に、基盤１１に形成されている中央が開口した酸化膜１５のます形状と同じます形状の濡れ性の高い領域１８が形成された被接合部材１２をほぼ基盤１１の酸化膜１５の上方まで搬送し、そのまま降下させて、酸化膜１５の表面の液体（接着剤）１４と接触させる（図５（ｃ））。その瞬間、液体（接着剤）１４は、部材１２の領域１８の表面を濡れ広がり、端部で停止する。この時、部材１２（領域１８）の底部の接触角の分布が酸化膜１５側の接触角の分布と等しくなるように力が働き、弱い吸引で保持されていた部材１２（領域１８）が、図５（ｄ）に示すように基盤１１の酸化膜１５の形状に揃うように回転および移動する。この構造では、液体１４と被接合部材１２との接触界面の長さは、例えば第２の製造工程例の場合の約２倍になるので、表面張力により作用する力も倍増し、より大きな位置修正効果が得られる。
【００３８】
その後、部材１２を更に降下させて、完全に基盤１１と接触させる（図５（ｅ））。その後、直ちに紫外線を照射すれば、部材１２は固定される。
【００３９】
以上のように、本発明は、基盤に被接合部材を接合して複合素子を形成する複合素子の製造方法であって、
基盤表面に被接合部材の接合面と相似な形状で濡れ性の高い領域を形成し、その周囲に低い領域を形成する工程と、
前記被接合部材の接合面に濡れ性の高い領域を形成し、その周囲に低い領域を形成する工程と、
前記基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを液体（接着剤）を介して接触させる工程と、
前記被接合部材を基盤に接触させ接合する工程とを有していることを特徴としている。
【００４０】
ここで、基盤表面の濡れ性の高い領域として、基盤表面に凸部を形成することができる。
【００４１】
また、被接合部材の濡れ性の低い領域として、底部に段差を設けることができる。
【００４２】
また、基盤を半導体にし、基盤表面の濡れ性の高い領域を酸化膜とすることができる。
【００４３】
より具体的に、基盤をシリコンとし、基盤表面の濡れ性の高い領域をシリコン酸化膜とすることができる。
【００４４】
また、基盤表面の濡れ性の高い領域は、他の面よりも粗い表面とすることができる。
【００４５】
また、基盤表面の濡れ性の高い領域は、プラズマ処理されているものとすることができる。
【００４６】
また、基盤表面の濡れ性の高い領域は、被接合部材の接合面の辺に対応した形状であるのがより好ましい。
【００４７】
また、本発明の複合素子の製造方法において、前記液体として紫外線硬化型樹脂を用いることができる。
【００４８】
なお、本発明において（上述した各製造工程例において）、例えば図６（ａ），（ｂ）に示すように、接合箇所における基盤１１表面の濡れ性の高い領域と被接合部材１２の濡れ性の高い領域とを、複数個に分割することができる。ここで、図６（ａ），（ｂ）の例では、基盤１１表面の濡れ性の高い領域と被接合部材１２の濡れ性の高い領域とを、ストライプ状に分割している。なお、図６（ｂ）は図６（ａ）のＡ−Ａ線における断面図である。
【００４９】
基盤１１表面の濡れ性の高い領域と被接合部材１２の濡れ性の高い領域とがストライプ状にＮ個の領域分割されている場合、分割された１つの領域（１つの接合箇所）には、次式（数１）で表わされる力Ｆが加わる。
【００５０】
【数１】
Ｆ＝Ｌ・γｃｏｓθ×２
【００５１】
ここで、Ｌは図６（ａ）に示すようにストライプ状に分割された１つの領域の長さである。また、θ，γは、図７に示すように、それぞれ、接触角，表面張力である。
【００５２】
分割された１つの領域（１つの接合箇所）には、数１で表わされる力が加わることから、分割されたＮ個の領域（Ｎ個の接合箇所）全体では、次式（数２）で表わされる力Ｆが加わる。
【００５３】
【数２】
Ｆ＝Ｌ・γｃｏｓθ×２×Ｎ
【００５４】
数２からわかるように、接合箇所における濡れ性の高い領域を複数個に分割することで、液体と被接合部材と液体との界面が長くなり、より大きな表面張力を作用させることが可能になる。なお、ストライプ状に分割するかわりに、基盤１１表面の濡れ性の高い領域と被接合部材１２の濡れ性の高い領域とを、例えば円形状などに分割することもできる。
【００５５】
【発明の効果】
以上に説明したように、請求項１乃至請求項６記載の発明によれば、液体の表面張力を利用したセルフアライメントでの部材の位置合わせを行うのに必要な、濡れ性の高い領域と低い領域を、特殊な材料を使うこと無しに、同一部材かあるいはその酸化物からなる基盤をホトリソ技術で高精度に加工することで、容易に得ることが可能になる。
【００５６】
特に、請求項１記載の発明のように、接合箇所における濡れ性の高い領域を複数個に分割することで、液体と被接合部材と液体との界面が長くなり、より大きな表面張力を作用させることが可能になる。
【図面の簡単な説明】
【図１】本発明に係る複合素子の第１の製造工程例を示す図である。
【図２】本発明に係る複合素子の第２の製造工程例を示す図である。
【図３】本発明に係る複合素子の第３の製造工程例を示す図である。
【図４】被接合部材に段差を形成した例を示す図である。
【図５】本発明に係る複合素子の第４の製造工程例を示す図である。
【図６】接合箇所における基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを複数個に分割する構成例を示す図である。
【図７】分割された１つの領域（１つの接合箇所）に加わる力Ｆを説明するための図である。
【図８】従来技術の一例を示す図である。
【符号の説明】
１１ 基盤
１２ 被接合部材
１３ 凸部
１４ 液体（接着剤）
１５ 酸化膜
１６ 粗い表面領域
１７ 凸部
１８ 濡れ性の高い領域
Claims (6)
- 基盤に被接合部材を接合して複合素子を形成する複合素子の製造方法であって、
基盤表面に複数個に分割された濡れ性の高い領域を形成し、その周囲に濡れ性の低い領域を形成する工程と、
前記被接合部材の接合面に前記基盤表面に形成された複数の濡れ性の高い領域に対応して複数個に分割された濡れ性の高い領域を形成し、その周囲に濡れ性の低い領域を形成する工程と、
前記基盤表面の濡れ性の高い領域と被接合部材の濡れ性の高い領域とを液体を介して接触させる工程と、
前記被接合部材を基盤に接触させ接合する工程とを有していることを特徴とする複合素子の製造方法。 - 請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域として、基盤表面に凸部が形成されていることを特徴とする複合素子の製造方法。
- 請求項１記載の複合素子の製造方法において、前記被接合部材の濡れ性の低い領域として、前記被接合部材の底部に段差が設けられていることを特徴とする複合素子の製造方法。
- 請求項１記載の複合素子の製造方法において、前記液体として紫外線硬化型樹脂が用いられ、前記基盤はシリコンであり、前記基盤表面の濡れ性の高い領域はシリコン酸化膜であることを特徴とする複合素子の製造方法。
- 請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域は、他の面よりも粗い表面となっていることを特徴とする複合素子の製造方法。
- 請求項１記載の複合素子の製造方法において、前記基盤表面の濡れ性の高い領域は、プラズマ処理されていることを特徴とする複合素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003181156A JP4620939B2 (ja) | 2003-06-25 | 2003-06-25 | 複合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003181156A JP4620939B2 (ja) | 2003-06-25 | 2003-06-25 | 複合素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005014141A JP2005014141A (ja) | 2005-01-20 |
| JP4620939B2 true JP4620939B2 (ja) | 2011-01-26 |
Family
ID=34181934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003181156A Expired - Fee Related JP4620939B2 (ja) | 2003-06-25 | 2003-06-25 | 複合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4620939B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9466632B2 (en) | 2015-01-09 | 2016-10-11 | Samsung Electronics Co., Ltd. | Image sensor package and an image sensor module having the same |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI281717B (en) * | 2006-05-17 | 2007-05-21 | Univ Tsinghua | Apparatus for aligning microchips on substrate and method for the same |
| JP4899675B2 (ja) | 2006-07-12 | 2012-03-21 | ソニー株式会社 | 実装方法、電子機器の製造方法および発光ダイオードディスプレイの製造方法 |
| DE102007021009A1 (de) * | 2006-09-27 | 2008-04-10 | Osram Opto Semiconductors Gmbh | Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen |
| KR20110124203A (ko) * | 2008-12-13 | 2011-11-16 | 뮐바우어 아게 | 전자 조립체를 제조하기 위한 방법 및 장치와, 그러한 방법으로 또는 그러한 장치에서 제조된 전자 조립체 |
| JP5588368B2 (ja) * | 2011-01-24 | 2014-09-10 | スタンレー電気株式会社 | 発光装置およびその製造方法 |
| CN103165541B (zh) * | 2011-12-12 | 2016-05-04 | 中芯国际集成电路制造(北京)有限公司 | 芯片与晶片的接合方法以及三维集成半导体器件 |
| FR2988517B1 (fr) * | 2012-03-22 | 2014-04-11 | Commissariat Energie Atomique | Procede de fabrication de plots d'assemblage sur un support pour l'auto-assemblage d'une puce de circuit integre sur le support |
| EP2701189B1 (en) * | 2012-08-24 | 2016-01-20 | Imec | Substrate, fabrication method of such a substrate, method of self-assembly of such substrates and device obtained thereof |
| ITTO20130967A1 (it) * | 2013-11-28 | 2015-05-29 | Stmicroelectronics Malta Ltd | Metodo di impilamento di una pluralita' di piastrine per formare un dispositivo a semiconduttore impilato, e dispositivo a semiconduttore impilato |
| US9966730B2 (en) | 2014-08-11 | 2018-05-08 | Ricoh Company, Ltd. | Surface-emitting laser apparatus and manufacturing method thereof |
| EP3093194B1 (en) | 2015-04-24 | 2021-09-22 | Ricoh Company, Ltd. | Information provision device |
| JP2016213412A (ja) | 2015-05-13 | 2016-12-15 | 株式会社リコー | 光学装置及び光照射装置 |
| FR3039700B1 (fr) * | 2015-07-31 | 2017-08-11 | Commissariat Energie Atomique | Procede de collage direct avec auto-alignement par ultrasons |
| JP6851017B2 (ja) * | 2016-05-18 | 2021-03-31 | パナソニックＩｐマネジメント株式会社 | デバイス及びその製造方法 |
| CN107833525B (zh) * | 2016-09-15 | 2020-10-27 | 伊乐视有限公司 | 发光显示器的流体组装的系统和方法 |
| WO2024024318A1 (ja) * | 2022-07-26 | 2024-02-01 | パナソニックＩｐマネジメント株式会社 | 被着体付き基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04221865A (ja) * | 1990-12-20 | 1992-08-12 | Fujikura Ltd | 微小素子の固定方法 |
| JP2002103632A (ja) * | 2000-10-04 | 2002-04-09 | Ricoh Co Ltd | 液滴吐出ヘッド及びその製造方法並びにインクジェット記録装置 |
| JP2003142504A (ja) * | 2001-11-06 | 2003-05-16 | Toyota Motor Corp | ダイボンディング方法 |
-
2003
- 2003-06-25 JP JP2003181156A patent/JP4620939B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04221865A (ja) * | 1990-12-20 | 1992-08-12 | Fujikura Ltd | 微小素子の固定方法 |
| JP2002103632A (ja) * | 2000-10-04 | 2002-04-09 | Ricoh Co Ltd | 液滴吐出ヘッド及びその製造方法並びにインクジェット記録装置 |
| JP2003142504A (ja) * | 2001-11-06 | 2003-05-16 | Toyota Motor Corp | ダイボンディング方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9466632B2 (en) | 2015-01-09 | 2016-10-11 | Samsung Electronics Co., Ltd. | Image sensor package and an image sensor module having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005014141A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4620939B2 (ja) | 複合素子の製造方法 | |
| US10037968B2 (en) | Alignment systems and wafer bonding systems and methods | |
| US9627347B2 (en) | Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus | |
| TWI380381B (ja) | ||
| JP4885956B2 (ja) | 微小電気機械システムのパッケージング及び配線 | |
| US10273140B2 (en) | Substrate structure, semiconductor structure and method for fabricating the same | |
| JP5640272B2 (ja) | 回路層転写により多層構造体を製作する方法 | |
| JP4867373B2 (ja) | ウェハホルダ及び半導体装置の製造方法 | |
| US9158210B2 (en) | Work stage of exposing apparatus, exposing method and method of manufacturing a structure | |
| KR20150023398A (ko) | 기판의 취급 방법 및 캐리어 | |
| JP2013187529A (ja) | チップ部品の組立方法 | |
| US11121117B2 (en) | Method for self-assembling microelectronic components | |
| TW201241955A (en) | Apparatus and a method for direct wafer bonding | |
| US20060011712A1 (en) | Improved decal solder transfer method | |
| JP2007015101A (ja) | 隠れヒンジｍｅｍｓデバイス | |
| WO2005012159A1 (en) | Method of manufacturing nanochannels and nanochannels thus fabricated | |
| US8288841B2 (en) | Handle wafer having viewing windows | |
| US9312227B2 (en) | Method of joining semiconductor substrate | |
| US20030174383A1 (en) | Optical micro-electromechanical systems (MEMS) devices and methods of making same | |
| JP2014184553A (ja) | 水平安定化を用いた毛管自己アセンブリのための支持体、その製造方法、およびその使用 | |
| Farrens et al. | Wafer level packaging: Balancing device requirements and materials properties | |
| US20120009394A1 (en) | Bonding method and bonding substrate | |
| EP3029725B1 (en) | Chuck for collective bonding of semiconductor dies, method of making the same and methods of using the same | |
| JP2006049700A (ja) | 固体撮像装置の製造方法 | |
| US20230317753A1 (en) | Methods Of Forming Optical Modules |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |