JPH04221865A - 微小素子の固定方法 - Google Patents

微小素子の固定方法

Info

Publication number
JPH04221865A
JPH04221865A JP2413864A JP41386490A JPH04221865A JP H04221865 A JPH04221865 A JP H04221865A JP 2413864 A JP2413864 A JP 2413864A JP 41386490 A JP41386490 A JP 41386490A JP H04221865 A JPH04221865 A JP H04221865A
Authority
JP
Japan
Prior art keywords
fixing
chip
microelement
protrusion
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2413864A
Other languages
English (en)
Inventor
Toshisada Sekiguchi
利貞 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2413864A priority Critical patent/JPH04221865A/ja
Publication of JPH04221865A publication Critical patent/JPH04221865A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばレーザーダイオ
ード（以下、ＬＤと呼ぶ）モジュールにおけるＬＤチッ
プのダイボンディングや微細パターン用ＬＭＤ（Ｌｉｇ
ｈｔ　Ｍｏｄｕｌａｔｉｏｎ　Ｄｅｖｉｓｅ　）等のよ
うに、ＬＤ、ＬＥＤ及びフォトダイオード等の微小光学
素子を基板上に精度良く固定したり、モジュール内に正
確に組み込む際の微小素子の固定方法に関する。
【０００２】
【従来の技術】ＬＤモジュールや微細パターン用ＬＭＤ
等においては、支障のないボンディングを行うため、ま
た素子間の相対位置精度を確保するため、ＬＤチップ等
の微小光学素子を基板に対して正確に位置決めする必要
がある。従来、ＬＤチップをモジュール内に精度良く組
み込む場合、基板上の取り付け位置を示す目印とＬＤチ
ップとを実体顕微鏡で観察しながらＬＤチップを基板上
に位置決めし、ＬＤチップが動かないように仮の固定を
した後、ロウ材等によりチップと基板とを固定するとい
った手順がとられている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の微小素子の固定方法においては、実体顕微鏡
で固定対象を確認しながら１素子ずつ高精度に位置調整
を行なわなくてはならない。このため、作業に熟練と時
間とを要するうえ、固定精度にもばらつきが生じ易いと
いう欠点がある。
【０００４】本発明は、このような従来の欠点を解決す
るためになされたもので、微小素子の位置調整作業の短
縮化及び簡素化を図ることができ、しかも固定精度がば
らつくことがなく、微小素子を固定位置に正確に位置決
めすることができる素子の固定方法を提供することを目
的とする。
【０００５】
【課題を解決するための手段】この発明に係る素子の固
定方法は、固定すべき微小素子とほぼ同一の大きさの固
定面を有する凸部をベースに形成し、前記ベースの固定
面上に固着前の状態が流動状態である固着材を介して前
記微小素子を設置して前記微小素子を前記基板の固定面
上に固着することを特徴とする。
【０００６】
【作用】この発明によれば、ベースの微小素子取付位置
に微小素子とほぼ同じ大きさの固定面を持つ凸部を設け
、この凸部に微小素子を設置すると共に、前記微小素子
と前記ベースとの間の固着材を加熱等によって溶融させ
るようにしている。このようにすると、固着材が溶けた
とき、固着材の表面張力によって微小素子とベースの凸
部とが互いに引き合い、微小素子が凸部の固定面に正確
に納まることになる。従って、この発明によれば、微小
素子の固定位置の精度は、ベースの凸部の加工精度によ
って決まるため、１素子ずつ毎回高精度な位置調整を行
なう必要がなく、作業時間の短縮化及び作業の簡素化を
図ることが可能であると共に、位置精度のばらつきも低
減し、常に正確な位置決めを行うことができる。なお、
微小素子及び凸部の固定面に、固着材に対して濡れ性が
良いものを塗布しておくことにより、固着材が溶けたと
きに素子と凸部の固定面との間の固着材の広がりが良好
になり、より正確な位置決めが可能になる。
【０００７】
【実施例】以下、添付の図面を参照してこの発明の実施
例について説明する。図１乃至図３は、この発明をＬＤ
チップの基板上への固定方法に適用した実施例を説明す
るための図である。
【０００８】図１に示すように、ベースとしての基板１
のＬＤチップ取り付け位置に凸部２を形成する。この凸
部２は、フォトエッチング等の方法により正確に形成す
ることができる。また、この凸部２の上端面及びＬＤチ
ップ３の下端面に、予めロウ材４に対して濡れ性が良い
塗布材をコーティングしておく。この塗布材としては、
ロウ材４にＡｕＧｅ系，ＡｕＳｎ系又はＰｂＳｎ系のも
のを使用する場合には、Ａｕが好適である。
【０００９】ＬＤチップ３を基板１に固定する場合には
、先ず、図１に示すように、ＬＤチップ３をロウ材４を
介して凸部２の上端面に載置する。このとき、ＬＤチッ
プ３は、基板１に対して正確に位置決めする必要はない
。続いて、加熱等の方法により、ロウ材４を溶融させる
。これにより、図２に示すように、ロウ材４がＬＤチッ
プ３の下端面及び凸部２の上端面の全体に広がり、ロウ
材４の表面張力によってＬＤチップ３と凸部２とが互い
引き合う。この結果、図３に示すように、ＬＤチップ３
は、その下端面と凸部２の上端面とが一致するように移
動し、所定の位置に納まることになる。この実施例によ
れば、ＬＤチップ３の固定位置精度は、凸部２の加工精
度によって決定される。
【００１０】なお、本発明は上述した実施例に限定され
るものではない。固定すべき微小素子としては、ＬＤチ
ップの他、ＬＥＤ及びフォトダイオード等の他の微小光
学素子や、半導体素子にも適用可能である。また、これ
らの素子を、セラミック等の基板の他、金属ベース等に
固定する場合にもこの発明の方法を適用することができ
る。更には、固着材として、ロウ材の他、例えば、２液
型、自己硬化型等の樹脂系接着剤等を使用する場合でも
本発明を適用可能である。この場合、接着剤はベースと
微小素子との間のスペース全体に拡がる程度の粘度であ
ることが望ましい。
【００１１】また、通常は微小素子の平面的形状が長方
形であるため、ベースの固定面も長方形となるが、微小
素子が五角形、六角形、円形等の場合には、これに合わ
せてベースの固定面も夫々五角形、六角形、円形等に形
成する。
【００１２】
【発明の効果】以上述べたように、ベースの微小素子を
取り付ける位置に微小素子とほぼ同じ大きさの固定面を
持つ凸部を設け、溶融した固着材の表面張力によって微
小素子とベースの凸部とを互いに引き合わせるようにし
たので、微小素子がベースに対して正確に位置決めされ
て固定されることになる。従って、この発明によれば、
微小素子の固定位置の精度は、ベースの凸部の加工精度
によって決まるため、１素子ずつ毎回高精度な位置調整
を行なう必要がなく、作業時間を大幅に短縮化及び簡素
化することが可能であると共に、固定精度のばらつきも
低減し、微小素子を常に高精度に位置決めすることがで
きるという効果を奏する。
【図面の簡単な説明】
【図１】　　本発明の実施例に係るＬＤチップの固定方
法におけるＬＤチップ載置後の状態を示す断面図である
。
【図２】　　同実施例に係るＬＤチップの固定方法にお
けるロウ材溶融後の状態を示す断面図である。
【図３】　　同実施例に係るＬＤチップの固定方法にお
けるＬＤチップ固定後の状態を示す断面図である。
【符号の説明】
１…基板、２…凸部、３…ＬＤチップ、４…ロウ材。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　固定すべき微小素子とほぼ同一の大き
    さの固定面を有する凸部をベースに形成し、前記ベース
    の固定面上に固着前の状態が流動状態である固着材を介
    して前記微小素子を設置して前記微小素子を前記基板の
    固定面上に固着することを特徴とする微小素子の固定方
    法。
  2. 【請求項２】　　前記微小素子及び前記凸部の固定面に
    、予め前記固着材に対して濡れ性が良い塗布材を塗布し
    ておくことを特徴とする請求項１記載の微小素子の固定
    方法。
JP2413864A 1990-12-20 1990-12-20 微小素子の固定方法 Pending JPH04221865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2413864A JPH04221865A (ja) 1990-12-20 1990-12-20 微小素子の固定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2413864A JPH04221865A (ja) 1990-12-20 1990-12-20 微小素子の固定方法

Publications (1)

Publication Number Publication Date
JPH04221865A true JPH04221865A (ja) 1992-08-12

Family

ID=18522419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2413864A Pending JPH04221865A (ja) 1990-12-20 1990-12-20 微小素子の固定方法

Country Status (1)

Country Link
JP (1) JPH04221865A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923956A (en) * 1996-01-30 1999-07-13 Nec Corporation Method of securing a semiconductor chip on a base plate and structure thereof
JP2003344719A (ja) * 2002-05-27 2003-12-03 Toyota Central Res & Dev Lab Inc レーザ集光機用保持具、及びレーザ集光機
JP2004221598A (ja) * 2003-01-16 2004-08-05 Lumileds Lighting Us Llc Ｌｅｄアセンブリの正確なアラインメント
JP2005014141A (ja) * 2003-06-25 2005-01-20 Ricoh Co Ltd 複合素子の製造方法
JP2007273602A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 発光素子用配線基板および発光装置
JP2007273603A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 発光素子用配線基板および発光装置
JP2009176923A (ja) * 2008-01-24 2009-08-06 Shogen Koden Kofun Yugenkoshi 光電子素子
US8845143B2 (en) 2007-10-29 2014-09-30 Epistar Corporation Photoelectronic device
JP2016219522A (ja) * 2015-05-18 2016-12-22 スタンレー電気株式会社 半導体発光装置の製造方法及び半導体発光装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923956A (en) * 1996-01-30 1999-07-13 Nec Corporation Method of securing a semiconductor chip on a base plate and structure thereof
JP2003344719A (ja) * 2002-05-27 2003-12-03 Toyota Central Res & Dev Lab Inc レーザ集光機用保持具、及びレーザ集光機
JP2004221598A (ja) * 2003-01-16 2004-08-05 Lumileds Lighting Us Llc Ｌｅｄアセンブリの正確なアラインメント
JP2005014141A (ja) * 2003-06-25 2005-01-20 Ricoh Co Ltd 複合素子の製造方法
JP4620939B2 (ja) * 2003-06-25 2011-01-26 株式会社リコー 複合素子の製造方法
JP2007273602A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 発光素子用配線基板および発光装置
JP2007273603A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 発光素子用配線基板および発光装置
US8845143B2 (en) 2007-10-29 2014-09-30 Epistar Corporation Photoelectronic device
JP2009176923A (ja) * 2008-01-24 2009-08-06 Shogen Koden Kofun Yugenkoshi 光電子素子
JP2016219522A (ja) * 2015-05-18 2016-12-22 スタンレー電気株式会社 半導体発光装置の製造方法及び半導体発光装置

Similar Documents

Publication Publication Date Title
US5042709A (en) Methods and apparatus for precise alignment of objects
US6961994B2 (en) Method of high-speed and accurate alignment using a chip mounting device
US6441402B2 (en) Optical electronic apparatus and method for producing the same
JPS6076189A (ja) 集積回路パツケージのアラインメントの方法
KR101319749B1 (ko) 광원 장치 및 그것을 사용한 백라이트, 노광 장치 및 노광 방법
JPH04221865A (ja) 微小素子の固定方法
JPH04233294A (ja) 基板とユニットとを有する装置
JP2655112B2 (ja) 光モジュールの実装方法および構造
JPH02155242A (ja) 半田を除去するための方法及び装置
JPH10311937A (ja) 端面発光素子或は受光素子の実装構造
JP4429564B2 (ja) 光部品及び電気部品の実装構造及びその方法
JPH07234331A (ja) 対向する被加工物間の相互位置決め方法
CN110890451B (zh) 施加电子部件的方法
US20020124375A1 (en) Manufacturing system using solder self-alignment with optical component deformation fine alignment
US6861720B1 (en) Placement template and method for placing optical dies
JPH05114800A (ja) 電子部品の実装方法及び実装装置
JPS6356922A (ja) Ｉｃチツプの基板への取付け方法
JPH07333472A (ja) 光学部品の高さ調整固定法、固定用部材、及び光デバイスと光ファイバとが組み込まれた光モジュール
JP2005099382A (ja) 製造方法、及び装置
JPH01302214A (ja) チップキャリア
JPH0563769B2 (ja)
JPH03218037A (ja) 半導体素子実装用基板
JPH06201921A (ja) 光学部品およびその固定方法
JPH05283476A (ja) 半導体製造方法
JPS5848489A (ja) 微小部品の固定方法