JPH05114800A - 電子部品の実装方法及び実装装置 - Google Patents

Abstract

(57)【要約】 【目的】 電子部品と実装基体の凹部とのクリアランス
を大きくすることなく、電子部品を実装基体の凹部に確
実に搭載することができ、実質的なセルフアライメント
実装を可能として、製造歩留まり及び信頼性の向上等を
はかり得る電子部品の実装方法を提供すること。 【構成】 矩形形状に加工された半導体チップ１３を、
実装基体１１に設けた矩形状の凹部１２に搭載するに際
し、電子部品１３を凹部１２内に挿入した後、実装基体
１１に超音波による微小振動を印加して、電子部品１３
を凹部１２の決められた位置に確実にセットすることを
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子部品を実装基体に
搭載するための実装技術に係わり、特に機械的セルフア
ライメントを利用した電子部品の実装方法及び実装装置
に関する。

【０００２】

【従来の技術】ＩＣチップのフリップチップ実装や光通
信用光半導体素子の光軸調整等においては、機械的な位
置アライメントが必要である。特に、アレイ化光ファイ
バとアレイ化光素子との光軸調整等においては、Ｘ，
Ｙ，Ｚの３軸とそれぞれの軸に対する回転軸（θ_X ，θ
_Y ，θ_Z ）の合計６軸を調整する必要が生じる。このよ
うな機械的アライメント工程は、アライメント精度の確
保や維持に多大な労力を要し、またアライメントに要す
る時間が過剰なコストとなるため、その簡略化、特にセ
ルフアライメント化が強く望まれている。

【０００３】図１５は、このような考慮によるセルフア
ライメント化が施された実装例である（特開昭６１−８
７１１３号公報）。図中１はＳｉ基板（実装基体）、２
は光導波路、３，４は光導波路２と同時に形成されたホ
ルダー部、５は半導体チップ（発光素子）、６は球状レ
ンズである。この例では、Ｓｉ基板１の上に光導波路材
料を平坦的に積層し、２〜４のそれぞれの機能部を一括
してフォトリゾクラフィーにより形成している。このた
め、光導波路２と各ホルダー部３，４とは正確に光軸が
合わされており、発光素子５及び球状レンズ６をそれぞ
れのホルダー部３，４に嵌め込むことでセルフアライメ
ントな実装が可能になる。

【０００４】ところがこの種の方法は、原理的にセルフ
アライメント化が可能であるが、実際には十分なセルフ
アライメント化が実現されてはいなかった。以下、この
問題について、発光素子のような半導体チップとそのホ
ルダーとの組み立てを例にとって説明する。なお、ここ
では２次元的な断面図で示すが、３次元的にも同様な問
題が生じることを先に付記しておく。

【０００５】図１６（ａ）はほぼ理想的な組立てが行わ
れた場合の断面図を示しており、７は加熱溶融後に固化
された半田材である。この図において、ｄ₁，ｄ₂ は半
導体チップ５とホルダー部３とのクリアランスであり、
完全なセルフアライメントを行うためにはこのクリアラ
ンスが零になることが望ましい。しかしながら、実際に
はそれぞれの部材の熱膨張係数や半田の毛細管現象によ
るせり上り等を考慮して、僅かにクリアランス（以下、
ｄ₁ とｄ₂ の合計値で示す）を設ける必要がある。

【０００６】従来、このような実装組立ては実装基体を
保持固定して半導体チップ５を真空吸着等で保持移動，
装着して行われているが、この組立て歩留まりに前記し
たクリアランスが大きく影響していた。即ち、クリアラ
ンスが１０〜２０μｍと狭い場合、図１６（ｂ）に示し
たように半導体チップ５をホルダー部３内に挿入するこ
とが難しくなるため、半導体チップ５の引っ掛かり等に
よる傾き，割れ等の障害が起き易かった。また、クリア
ランスが小さい場合、半導体チップ５の引っ掛かりがな
くてもホルダー部３と半導体チップ５の側面が局所的に
接触して固定され局部的な応力を生じることが多かっ
た。このため、クリアランスの小さな場合にはアライメ
ントの精度は向上し易いものの、組立ての歩留まりや実
装後の半導体チップ５の信頼性が低下し易いという問題
があった。

【０００７】一方、半導体チップ５の引っ掛かりやホル
ダー部３との局所的な接触を避けるため、前記したクリ
アランスを大きく（例えば５０〜１００μｍ）とった場
合、図１６（ｃ）に示したように本来の目的のセルフア
ライメント化が薄れてしまうという問題があった。即
ち、クリアランスの大きな場合、半導体チップ５とホル
ダー部３との組立てアライメントが最大でクリアランス
分だけ誤差を生じてしまい、更には半導体チップ５の搭
載角度（チップ５の搭載面内方向における傾き）も誤差
が生じ易くなるという問題があった。このため、半導体
チップ５とホルダー部３とのクリアランスを大きくする
ことは、図１５のようなセルフアライメント化の技術を
形骸化してしまうことにも等しいことである。

【０００８】図１６（ｂ）（ｃ）のような両極端の問題
を考慮してクリアランスの最適化を試みた場合において
も、依然セルフアライメントの精度という観点において
は問題があった。つまり、クリアランスを例えば３０〜
４０μｍとした場合、アライメントの精度としては±１
５〜２０μｍの最大誤差を有しており、光ファイバと発
光素子のようなアライメントでの許容誤差（例えばシン
グルモードファイバで±２〜５μｍ）には適用が困難で
あった。セルフアライメントの誤差としては、発光素子
と光ファイバのような場合も考慮して±５μｍ以下が必
要である。

【０００９】図１６（ｄ）は同図（ｂ）（ｃ）のような
従来技術の問題を緩和する意味でやや有効と言える方法
の例であり、ホルダー部３の側面をテーパ形状にした従
来技術の例である。テーパ形状にする手法としては、切
削加工やＳｉ等の結晶を基体として異方性エッチング加
工を行う等の方法がある。

【００１０】このような方法によれば、ホルダー部３の
底面のクリアランスを１０μｍ程度と小さくしても、前
述したような半導体チップ５の側面とホルダー部３との
局所的な接触による応力発生を少くでき、比較的セルフ
アライメントとしての適用性が高まる利点を持ってい
る。しかしながら、このような技術をもってしても、図
１６（ｄ）に示すような半導体チップ５の傾き等の組立
て不良は抑制され難く、むしろ傾き等の不良が確認し難
くなるため半導体チップへの応力が信頼性試験等での大
量不良発生につながるというような問題があった。

【００１１】一方、所謂メタルバンプの調心効果により
ＩＣチップを位置合わせする試みもなされている。これ
は、ＩＣチップの電極パッド及び実装基体の電極に比較
的低融点の金属塊（メタルバンプ）を形成しておき、両
者の接続と適度な熱処理により電気的な接続を行う方法
である。この熱処理の際、溶融したメタルバンプが表面
張力により変形し、両者の電極を同一軸状に配列させる
よう作用する（調心効果）。このような方法によりＩＣ
チップ等を実装基体の所定位置にアライメント実装した
り、非常に微細なピッチの配線を接続できるようにな
る。

【００１２】しかしながら、この方法ではメタルバンプ
の表面張力を利用しているために、ＩＣチップと実装基
体との間には空隙が必要であり、ＩＣチップで発生する
熱を実装基体へ速やかに放熱することが難しくなる。従
って、発熱の大きなＩＣチップに対しては単純に適用で
きず、ＩＣチップの裏面に放熱体等を装着する必要が生
じてくる。また、メタルバンプはＩＣチップ内の配線メ
タル等に影響がでないよう比較的低融点の金属を用いる
のが一般的であり、このため使用温度が比較的低いもの
や発熱の比較的少ないものに対してしか適用できない。

【００１３】

【発明が解決しようとする課題】このように従来の技術
では、半導体チップ等の電子部品と実装基体の凹部との
クリアランスを大きくすると、セルフアライメント化の
実現が困難となり、またクリアランスを小さくすると、
組立ての歩留まりや実装後の電子部品の信頼性低下を招
く問題があった。また、メタルバンプの調心効果を利用
しても、チップからの放熱が困難であり、広く一般的な
利用が困難であるという問題があった。

【００１４】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、電子部品と実装基体の
凹部とのクリアランスを大きくすることなく、電子部品
を実装基体の凹部に確実に搭載することができ、実質的
なセルフアライメント実装を可能として、製造歩留まり
及び信頼性の向上等をはかり得る電子部品の実装方法及
び実装装置を提供することにある。

【００１５】また、本発明の他の目的は、メタルバンプ
による調心効果を用いてセルフアライメント実装を可能
として、且つ実装する電子部品の放熱を一般の半田実装
と同様に行うことのできる電子部品の実装方法を提供す
ることにある。

【００１６】

【課題を解決するための手段】本発明の骨子は、セルフ
アライメント機構を有する実装体の組立てにおいて、実
装基体の凹部クリアランスを狭く形成しておき、半導体
チップ等の電子部品を振動を利用して凹部に確実に挿入
することにある。

【００１７】即ち本発明（請求項１）は、所定形状に加
工された電子部品を、実装基体に設けた凹部に搭載する
電子部品の実装方法において、実装基体及び電子部品の
少なくとも一方に微小振動を印加して、電子部品の凹部
への挿入を行うことを特徴とする。

【００１８】また本発明（請求項２）は、所定形状に加
工された電子部品を、実装基体に設けた凹部に搭載する
電子部品の実装方法において、実装基体の凹部に内接し
且つ電子部品に外接する位置決め治具を用い、該位置決
め治具及び実装基体の少くとも一方に微小振動を印加し
て、電子部品の凹部への挿入，位置決めを行うことを特
徴とする。

【００１９】また本発明（請求項３）は、所定形状に加
工された電子部品を、実装基体に設けた凹部に搭載する
電子部品の実装方法において、電子部品を凹部に挿入し
た後に、凹部の側面と電子部品との間に所定の表面張力
を有する部材を充填し、次いで電子部品を凹部の底面に
接合することを特徴とする。

【００２０】また本発明（請求項４）は、アライメント
用及び接続用の電極が設けられた電子部品をアライメン
ト用及び接続用の電極が設けられた実装基体に搭載する
電子部品の実装方法において、電子部品の接続用電極と
実装基体の接続用電極とを接触させない状態で、電子部
品のアライメント用電極と実装基体のアライメント用電
極とをアライメント用メタルバンプを介して接触させ、
所定の温度で熱処理して電子部品と実装基体のアライメ
ントを行い、次いで電子部品と実装基体を圧接して電子
部品の接続用電極と実装基体の接続用電極とを半田材料
により半田接続することを特徴とする。

【００２１】また本発明（請求項５）は、上記方法（請
求項１，２）に使用する電子部品の実装装置において、
実装基体を保持する保持機構と、電子部品を保持して実
装基体の凹部に移動する移動機構と、実装基体及び電子
部品の少なくとも一方に微小振動を与える振動発生機構
とを具備してなることを特徴とする。

【００２２】さらにまた、本発明の望ましい実施態様と
しては、次の (1)〜(5) が上げられる。 (1) 請求項１において、実装基体の凹部と電子部品との
組み合わせ部分が１０μｍ以下のクリアランスであるこ
と。 (2) 請求項２において、実装基体の凹部と電子部品の近
接するクリアランスが１０μｍ以上であること。 (3) 請求項２において、実装基体の凹部を、開口側が広
がったテーパ状断面を有するように形成したこと。 (4) 請求項５において、振動発生機構は、電気的振動を
機械的振動に変換する電磁振動子又は圧電振動子からな
ること。 (5) 請求項５において、振動発生機構は、超音波振動を
付与するものであること。

【００２３】

【作用】本発明（請求項１，２，５）によれば、電子部
品及び実装基体の少なくとも一方に微小振動を付与する
ことにより、電子部品と凹部とのクリアランスが小さく
ても、電子部品の引っ掛かりをなくして、電子部品を正
常な位置に確実にセットすることができる。また、本発
明（請求項３）によれば、電子部品と凹部とのクリアラ
ンスが大きくても、表面張力を有する部材の調心効果に
より電子部品を正常な位置に確実にセットすることがで
きる。さらに、本発明（請求項４）によれば、メタルバ
ンプの調心効果を用いて電子部品を正常な位置に確実に
セットしながら、一般の半田実装と同様に電子部品の放
熱を行うことができる。

【００２４】つまり、機械的セルフアライメント機構を
有する各種電子部品実装体のセルフアライメント効果を
最大限に発揮させることが可能となり、精密な位置合わ
せが必要な電子部品実装体の大幅な位置合せ精度向上と
工程簡略化、更には大幅な信頼性向上と低価格化が可能
になる。

【００２５】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００２６】なお、以下の実施例では、電子部品の例と
して従来例と同様な半導体チップを用いて説明するが、
これはマイクロレンズ，光ファイバ，チップ受動部品
等、他の電子部品についても同様に実施可能である。ま
た、凹部を有する実装基体も特に限定されるものではな
く、Ｓｉ基板，金属基板，セラミック基板等用途に応じ
て選定すればよいものである。

【００２７】図１は、本発明の第１の実施例に係わる電
子部品の実装装置を示す概略構成図であり、実装基体の
側部から微小振動を与えるようにした例である。微小振
動は側面からだけではなく上面或いは下面というような
他の面から加えてもよい。図中１１はＳｉ基板からなる
実装基体であり、この実装基体１１の上面にはドライエ
ッチングにより凹部１２が設けられている。１３は凹部
１２に搭載すべき半導体チップ（電子部品）であり、１
４は電子部品１３を支持して実装基体１１側に移動する
支持移動体である。なお、支持移動体１４は、例えば真
空吸着キャピラリーを移動機構に取り付けたものであ
る。

【００２８】１５は実装基体１１を載置する支持台であ
り、この支持台１５には実装基体１１の加熱が可能なよ
うにヒータ（図示せず）が取り付けられている。１６は
実装基体１１を横方向に支持する支持部で、例えばバネ
による押付け機構を有するものである。１７は支持部１
６を介して実装基体１１に微小振動を与える微小振動発
生器であり、例えば電磁石及び鉄片による振動器或いは
圧電トランスジューサやフェライト振動子等の電気音響
変換器で構成されている。１８は微小振動発生器１７を
駆動するための交流発生器、１９は固定壁である。

【００２９】この装置は概略的な構成のみ説明している
が、図示した以外にはモニター系，加熱電源系，キャピ
ラリー加圧調整系，周囲ガス導入系等の付加は勿論可能
であり、これらの制御系やその自動化装置等の装着も可
能である。

【００３０】次に、上記の実装装置を用いた組立て工程
について説明していく。最初に実装基体１１の支持台１
５への装着を行い、支持部１６により支持する。このと
き、実装基体１１の支持は図に示す方法だけではなく、
例えば上面からの押え付けや下面からの真空吸着或いは
これらの複合的な方法であってもよい。

【００３１】次いで、電子部品１３を支持移動体１４に
より実装基体１１の凹部１２に移送する。その後、交流
発生器１８を動作させ、実装基体１１に微小振動を付与
して実装基体１１に電子部品１３の挿入を行う。このと
き、電子部品１３を支持移動機構１４に吸着（支持）さ
せたまま挿入する方法と、電子部品１３を一旦凹部１２
上又は近傍に乗せて支持移動体１４の吸着（支持）を解
放してやる方法と、の２通りの方法を用いることができ
る。

【００３２】前者の方法では挿入に要する時間が短く、
挿入し損う確率が低いという利点を有するが、この方法
では半導体チップのような破損し易い電子部品１３が微
小振動によりその端部或いは支持移動体１４との接触部
で欠損等の障害を生じる可能性がある。一方、後者の方
法ではまれに電子部品１３が凹部１２に挿入されず実装
基体１１上をすべり移動するという問題があるものの、
電子部品１３の欠損等が少いという利点がある。これら
の方法は実装する電子部品の種類，性質等により適宜使
いわければよい。

【００３３】このようにして電子部品１３の挿入が終了
した後、交流発生器１８を停止させて、或いは場合によ
っては交流発生器１８を動作させたまま、支持移動体１
４又は別途用意した圧力印加機構により電子部品１３へ
の圧力印加を行って、支持台１５のヒータにより半田材
の加熱溶融と冷却固化による半田固定を行う。なお、電
子部品１３の固定は半田による固定以外の方法でもよ
く、例えば熱硬化性樹脂や紫外線硬化性樹脂で熱硬化や
紫外線照射硬化等の手法を用いてもよい。

【００３４】この実装組立て工程の具体的な例を図２を
参照して示す。図２は、図１で示した装置と方法により
半導体チップ１３の挿入を行った断面図である。ここで
は、図１５の従来例と同様な例として、半導体チップ
（例えば半導体レーザ素子）をＳｉを基体とするホルダ
ー部に挿入する例を示す。実装基体１１はｎ型の低抵抗
Ｓｉ基板であり、このＳｉ基板にＳｉＯ₂ ，Ｓｉ₃ Ｎ₄
多層膜マスクを設け、ＣＦ₄ ＋Ｏ₂ ガスによるドライエ
ッチング（約５０μｍ）を行って凹部１２（ホルダー
部）が形成される。凹部１２の大きさは半導体チップ挿
入部で３０５μｍ×４０５μｍとなるようにマスクサイ
ズを設定した。また、半導体チップ１３はＧａＩｎＡｓ
Ｐ／ＩｎＰ系半導体レーザ素子を用い厚さ約１００μ
ｍ、大きさが３００μｍ×４００μｍと凹部１２とのク
リアランスがそれぞれ５μｍ程度となるようにスクライ
ブ装置を用いて切り出した。

【００３５】実装基体１１の凹部１２には、Ａｕ，Ｓ
ｎ，Ａｕを多層蒸着（Ｓｎ約２０％）で約２μｍの厚さ
にリフトオフ法を用いて形成し、半導体チップ固定用の
半田材２０とした。このようにして形成した実装基体１
１に半導体チップ１３をアップサイドアップで乗せたと
ころ、大部分の半導体チップは図２に破線で示した13'
のように不完全な挿入状態となっていた。その後、半導
体チップ１３の吸着を解放した状態で実装基体１１への
微小振動印加を行ったところ、殆ど全てのチップ１３が
図２に実線で示したように正常な挿入状態となった。こ
のとき印加した微小振動は５０Ｈｚで、振幅が約２μｍ
となるような振動である。

【００３６】微小振動はその振動周波数を変えても挿入
状態に大きな変化はなく、殆どが正常な挿入状態となっ
た。一部挿入不良となったものは、半導体チップ１３の
切り出し形状の不良によるものであることも分かった。

【００３７】ここで、微小振動は更に高周波の領域のも
のであってもよく、特に２０ｋＨｚ以上の所謂超音波振
動は人間の可聴領域外であり、機械的微小振動により生
じる装置音障害、即ち装置作業者に与える聴覚的不快感
等が殆どなく、また装置設置場所の消音又は防音設備が
不要になる等の利点がある。また、微小振動の振幅は１
０μｍ以下の振幅値であれば、作業者及び周囲装置等へ
の影響を抑制することができる。超音波領域での微小振
動印加としては、例えば６０ｋＨｚで振幅約１μｍの振
動を加える。このときの挿入状態も殆ど前記した挿入状
態と遜色のないものであった。なお、これらの微小振動
はその振動方向、振動伝搬状態、振動波形等を任意に設
定することが可能であり、振動周波数，振幅或いはこれ
らの時間的変動等と合わせて適用する実装基体、電子部
品等の材質，形状等に合わせて適時選定すればよいもの
である。

【００３８】しかる後、約１０ｇのチップ押圧を加えな
がら、水素２０％を含ませた窒素囲気中で約３５０℃の
加熱処理を行い、半田材２０による半導体チップ固定を
行った。固定後の半導体チップアライメントの状態は、
チップ切り出しが小さくなった不良チップを除いて実装
基体のホルダー部中心に対して半導体チップの中心がい
ずれの方向にも±２μｍ程度の誤差に収まっていた。ま
た、実装された半導体レーザ素子のプローバテストの結
果では、実装前の特性と遜色のない特性が得られてい
た。

【００３９】このように本実施例によれば、電子部品１
３を実装基体１１の凹部１２に移送した状態で、微小振
動発生器１７により実装基体１１を微小振動させること
により、図２に破線で示すような傾き不良等を招くこと
なく、図２に実線で示すように電子部品１３を凹部１２
に正常に設置することができる。このため、凹部クリア
ランスを小さくすることができ、アライメント精度の向
上をはかり生産性の向上をはかることができる。

【００４０】図３は、本発明の第２の実施例を説明する
ためのもので、半導体チップ１３を挿入する凹部１２を
テーパ形状に形成した例を示す断面構成図である。この
実施例の利点は、凹部１２の入口が広くなるため半導体
チップ１３の仮搭載が容易になることと、凹部１２がテ
ーパ形状を持つため微小振動の印加による半導体チップ
１３の凹部底部への移動がスムーズに行われ易いことで
ある。また、クリアランスの狭い部分が凹部底部のみに
できるため、半田付の加熱溶融の際に半田材の毛細管現
像による半導体チップ側面へのせり上りを防止すること
ができる。

【００４１】この実施例における実装基体１１について
具体的に説明を行う。ここでは、実装基体１１は、Ｓｉ
基板１１₁ 及び１１₃ とＳｉＯ₂ スペーサ１１₂ により
構成されている。その理由として、テーパ形状の形成で
は加工深さの精度により凹部底部の大きさ（加工精度）
が決定し、狭いクリアランスの凹部を形成するためには
その加工深さを精密に制御する必要があるからである。

【００４２】図３に示したようなＳｉＯ₂ 膜を中間に有
するＳｉ接着基板の作製には、所謂直接接着法を用いる
ことができる。即ち、鏡面研磨，清浄化処理した２枚の
Ｓｉ基板１１₁ ，１１₃ を張り合わせ、高温熱処理を加
えて原子レベルでの直接接着を行わせる方法である。こ
の方法により１１₁ が２５０μｍ、１１₂ が２μｍ、１
１₃ が２００μｍとなる厚さの基板を形成する。結晶方
位としてＳｉ基板面を（１００）とし、凹部１２を〈０
１１〉及び〈０１１〉方向に合わせて５９５μｍ×６９
５μｍの大きさのＳｉＯ₂ マスク（窓）を形成する。し
かる後、８０〜９０℃のＫＯＨ水溶液でのＳｉＯ₂ 膜１
１₂ が露出するまで化学エッチングを施し、続いて弗化
アンモニウム溶液を用いてＳｉＯ₂ 膜１１₂ を化学エッ
チングする。このようにして凹部１２の底部が３０５μ
ｍ×４０５μｍ、テーパ角度が約５４°の実装基体１１
を形成することができる。

【００４３】ここで、図３の実装基体１１では中間層と
してのＳｉＯ₂ 膜１１₂ を選択的に後退、即ち選択エッ
チングすることが可能であり、ＳｉＯ₂ 膜１１₂ を適度
にオーバーエッチングさせることで余分な半田材を吸収
させる半田量調整機構として利用することも可能であ
る。

【００４４】以上の実施例では２次元的な断面図で説明
してきたが、本発明を更に有効に用いるための実施例を
次に示す。図４は、本発明の第３の実施例を説明するた
めのもので、半導体チップを挿入する凹部を示す平面図
である。この実施例は、半導体チップ等の実装のための
改良を加えた例である。

【００４５】一般に、半導体チップのような電子部品１
３は前述したスクライブやダイシング等の方法で切り出
しが行われる。その際、切り出しの途中の面は比較的良
好な切出しが行われるが、切り出しの境界部分、例えば
半導体チップ１３の角の部分には所謂バリや形状的な変
形を生じることがある。これは数μｍのアライメント精
度が要求されるような場合においては形状不良的な障害
となることが多い。

【００４６】図４の実施例では、このような問題に対し
てクリアランスの狭い部分を半導体チップ１３の角の部
分を避けて設け、即ち凹部１２の半導体チップ１３の４
隅に対する部分を外側に広げて形成し、半導体チップ１
３の挿入不良やアライメント不良の発生を抑制するよう
にしたものである。また、上記のような問題に対して
は、図５に示すようにクリアランスの狭い部分を複数の
点接触状にすることも有効である。

【００４７】なお、本発明の微小振動印加による電子部
品の挿入においては実装する電子部品に対する実装基体
のホルダー部クリアランスが重要であり、クリアランス
の大きな場合には従来技術の図１６（ｃ）のようなアラ
イメント精度の低下が起こり易い。特にこれは、微小振
動により御小部品の移動が容易となっているため、クリ
アランスの大きな場合には片寄った位置に固定される割
合が大きくなるためである。このため、前述した各実施
例の場合には、電子部品と実装基体の凹部とのアライメ
ントのクリアランスは１０μｍ以下となっていることが
望ましい。これによりアライメント誤差は±５μｍ以下
が達成され、従来例で説明したようなシングルモード光
ファイバと発光素子のアライメント等にも適用可能にな
る。

【００４８】図６は、本発明の第４の実施例を説明する
ためのもので、半導体チップを挿入するための凹部をテ
ーパ形状に形成した例を示す断面構成図である。この実
施例は、実装基体と電子部品の熱膨張係数の差が大きい
場合等に、電子部品の挿入時に補助的に位置決め治具を
用いることであり、アライメントのためのクリアランス
を極端に狭くすることなくセルフアライメント効果を高
めるものである。この実施例では、クリアランスが十分
広くとれるため、実装基体と電子部品の熱膨張系数の差
が大きい場合、例えば金属の実装基体とガラスのレンズ
のような場合でも電子部品と実装基体との接触による温
度依存性（例えば光軸変動による特性変化）等を抑制す
ることができる。

【００４９】図６に示した位置決め治具２１は、例えば
Ｓｉのエッチング加工を用いて形成し、実装基体１１の
凹部１２の内側と電子部品１３の外側に接するよう適時
その大きさ及び形状を決めて用いる。また、その組立て
方法としては、電子部品１３を仮搭載した後に、電子部
品１３の上に位置決め治具２１を乗せ、前述した実施例
と同様に微小振動を加えることで所定の位置決めが達成
されるものである。また、位置決め治具２１に真空吸着
のための吸着穴２２を設けることにより、位置決め治具
２１と電子部品１３を同時に支持移動させることも可能
である。

【００５０】なお、図６の実施例においては、位置決め
治具２１の中間挿入を行う必要があり、位置決め治具２
１の加工限界と強度を考慮して広めのクリアランスに設
計することが望ましく、クリアランスは１０μｍ以上の
大きさが必要になる。

【００５１】次に、本発明の第５〜第７の実施例につい
て説明する。これらの実施例は、微小振動を利用した第
１〜第４の実施例とは異なり、メタルの調心効果を利用
して電子部品の正確な位置決めを行うものである。

【００５２】まず、第５の実施例について図７〜図１２
を参照して説明する。図７は、実装基体及びチップを示
す斜視図である。２枚のＳｉウェハ３１，３３をＳｉＯ
₂ 膜３２を介して接着した接着基板３０を所定の位置で
切断してサブマウントとするのであるが、切断前にサブ
マウントの所定の位置に凹部３４を設けておく。凹部３
４の位置及び大きさは、通常のマスク合わせ工程及びエ
ッチング工程によって正確に制御できる。また、間に挟
んだＳｉＯ₂ 膜３２によってエッチングが停止するの
で、凹部３４の深さも正確に制御できる。

【００５３】そして、凹部３４の底面に露呈したＳｉＯ
₂ 膜３２を弗酸など除去した後、この接着基板３０を所
定の位置で切断し、凹部３４に半導体チップ３７を嵌め
込むようにマウントする。半導体チップ３７は凹部３４
の側面で位置合わせされるので、サブマウント内でＸ、
Ｙ、Ｚの３軸方向共に、正確な位置及び向きにマウント
される。しかも、Ｓｉは熱伝導率及び電気伝導率が高い
ので、放熱及び電極確保も問題ない。なお、図７におい
て３５は半導体チップ３７にボンディングワイヤ等で接
続される配線、３８は凹部３４の斜面（側面テーパ部）
を示している。図８は、図７に示したＳｉサブマウント
３０の凹部３４に、半導体レーザなどの半導体チップ３
７を嵌め込んだ状態の、Ｘ軸方向の断面図である。チッ
プ３７と側面３８_X1，３８_X2との間に流体状の部材４１
を挿入して充填すると、流体状部材４１の表面張力によ
って、チップ３７は両側面３８間の正確な位置に保持さ
れる。この状態で上からチップ３７に圧力を加え、チッ
プ３７の下面及び凹部３４の底面に装着されたハンダ材
４２を加熱して、溶融接合する。この方法によれば、チ
ップ３７と側面３８_X1，３８_X2とのクリアランスをある
程度広く取れるので、チップ３７の挿入が容易となり、
かつチップ３７の自動的な位置合せが可能となる。

【００５４】挿入される流体状部材４１としては、水や
アルコールの様な液体を用いて、位置合わせ後に蒸発さ
せてもよいが、硬化性の樹脂等を用いて常に充填してお
くのも、チップのパッシベーションの意味で効果的であ
る。更には、溶融した低融点金属や導電性樹脂を用いる
と、電気的にも熱的にも接触抵抗が減少するので、一層
効果が高い。低融点金属を挿入する方法としては、るつ
ぼで溶融して流し込む方法、ショット状或いは粉体状に
して充填し、加熱して溶融する方法の他、図９に示すよ
うに側面にＩｎやＡｕＳｎ等の低融点金属４４を１〜５
μｍと厚く蒸着しておき、チップ３７の挿入後、加熱溶
融して流し込む方法もある。

【００５５】Ｙ軸方向の位置合わせ方法としては、図１
０に示すように側面３８_Y1に対向して上向きの側面３８
_Y2を設けることも可能であるが、図１１に示すようにチ
ップ３７の下に切り欠き状の側面３８_Z を設けてもよ
い。この場合の流体の挿入方法としては、図１２に示す
ように、サブマウント３０の凹部３４の底面に複数の溝
４５を形成し、位置合わせ板４６を当てがって、側面３
８_Z の側から流体を流し込むのが最も容易である。この
とき、位置合わせ板４６にも溝を形成しておき、余分な
流体はこの溝を通して流出させることも可能である。

【００５６】このように本実施例によれば、半導体チッ
プ３７と凹部３４の側面３８との間に挿入された部材４
１は、所定の表面張力を有するために、半導体チップ３
７を側面３８に引き寄せる働きをする。従って、側面３
８を所定の位置に形成しておれば、半導体チップ３７は
側面３８に対して自動的に位置合わせされる。

【００５７】図１３は、本発明の第６の実施例方法を説
明するための工程図である。この実施例は、半導体チッ
プの位置合わせ方法として、メタルバンプを介した方法
である。

【００５８】まず、図１３（ａ）に示すように、チップ
３７の裏面電極６７にパターニングを施して半田材６６
を被着させ、一部領域にバンプ６３を形成する。基板３
０側にも同様のパターニング及びバンプ形成しておく。
バンプ６３としては、Ｉｎ基やＳｎ基の低融点合金（例
えば３８％ＰｂのＳｎＰｂ合金；融点１８３℃）を用
い、金属の濡れ難い材料（例えばＳｉＯ₂ ）で所定量分
離して約２０μｍの直径となるように形成する。また、
半田材６６にはバンプ材に用いる金属より高融点の半田
（例えば２０％ＳｎのＡｕＳｎ半田；融点２８０℃）を
用い、バンプの設けられている部分を除いて形成する。

【００５９】次いで、図１３（ｂ）に示すように、これ
らバンプ６３同士を対向させて接合し、さらにチップ３
７をフリー状態にしてバンプ材の融点より高い温度（例
えば２３０℃）に昇温すると、メタル調心効果でチップ
３７は本来接続されるべき位置に自動的に運ばれる。そ
の後更に、温度を半田材の融点より高い温度（例えば３
２０℃）に上昇させ、上方よりチップ３７へ圧力を印加
すると、図１３（ｃ）に示すようにバンプ６３は押し潰
されて半田材６６同士が融合し、チップ３７と基板３０
とがチップ３７の下面ほぼ全域に亘って密着接合され
る。

【００６０】このように比較的小さなバンプで位置決め
を行うことでアライメントの誤差（位置ずれ）を小さく
でき、例えば１μｍ以下の精度で位置決めできるように
なる。しかも、半田材によりチップのほぼ全面が接合さ
れるため熱的及び電気的抵抗は小さく、且つまた半田材
に高融点の材料を用いることができるため、通常の半田
実装の場合と遜色ない温度特性と放熱特性が得られるよ
うになる。ここでバンプ６３，半田材６６は必ずしもチ
ップ及び基板の両方に設ける必要はなく、少なくともど
ちらか一方に設け、他方のバンプ接触部分が所定の領域
に規定されていれば良いものである。また、半田材の厚
さがバンプの厚さより薄い場合、熱処理の温度を初めか
ら半田材の融点以上に設定しておいても構わなく、半田
材とバンプ材を同じ材料で構成しても構わない。更に、
半田材部分を単にメタライズとしておき、押し潰される
バンプ６３がチップ３７の下面全面に回り込むようにし
て、バンプと半田材とを兼用させることも可能である。

【００６１】上記の実施例の他に、バンプ領域と半田領
域は電気的に分離してそれぞれ独立の電極とすることも
可能である。例えば図１４（ａ）に示すようにＩＣチッ
プ３７′表面に絶縁とバッシベーションを兼ねた誘電膜
６８を形成し、６７′のパッド部分にバンプ電極或いは
バンプ用金属６７″を形成し、ＩＣの能動（発熱）領域
６９の部分にメタライズ６７を形成してフェースダウン
でフリップチップ接続及び半田接続を行う。その結果、
従来のＩＣ実装では得られなかった非常に大きな放熱特
性が得られ、しかも非常に微細なピッチの配線７０を接
続することができる。

【００６２】また、図１４（ｂ）に示すようなアレイ発
光素子３７″の能動領域６９′にそれぞれ電極６７，実
装基体３０の配線７０にバンプ６３、配線７０′に半田
材６６を設け、アレイチップ３７″の両端部分（例えば
設置電極）でフリップチップ接続、能動領域６９′部分
で半田接続として位置決め精度と放熱性の両方を確保す
る場合にも有効である。

【００６３】上述したメタル調芯効果を利用した第６の
実施例方法は、平坦な基板上ばかりでなく、図７で説明
したような穴の底面にも適用でき、前述の第５の実施例
方法と併用することも可能である。また、第５の実施例
方法においても、場合によっては位置合わせされるべき
側面は一面でも可能であるし、側面同士が必ずしも直角
に交わっている必要もない。いずれにせよチップは平面
に対して密着接合されるので、チップで発熱する熱は容
易に放熱される。

【００６４】なお、本発明は上述した各実施例に限定さ
れるものではない。凹部に実装する半導体チップは半導
体レーザに限るものではなく、機械的精密アライメント
を必要とする各種の半導体素子に適用することができ
る。さらに、半導体チップに限らず、光学素子その他、
各種の電子部品に適用することも可能である。また、第
１〜第４の実施例では実装基体側を微小振動させたが、
電子部品側を微小振動させるようにしてもよいし、両方
を微小振動させるようにしてもよい。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。

【００６５】

【発明の効果】以上詳述したように本発明によれば、微
小振動又は表面張力を有する部材の調心効果を利用する
ことにより、機械的精密アライメントを必要とする電子
部品の凹部へのセルフアライメント実装が容易となり、
またそのアライメント精度を飛躍的に向上させることが
可能となるため、光伝送モジュールや高速ハイブリッド
ＩＣ等の格段の生産性向上と低価格化に寄与することが
できる。

【図面の簡単な説明】

【図１】第１の実施例に使用した電子部品の実装装置を
示す概略構成図、

【図２】第１の実施例における電子部品の挿入状態を示
す断面図、

【図３】第２の実施例における電子部品の挿入状態を示
す断面図、

【図４】第３の実施例における電子部品の挿入状態を示
す平面図、

【図５】第３の実施例における微小部品の挿入状態を示
す平面図、

【図６】第４の実施例における微小部品の挿入状態を示
す断面図、

【図７】第５の実施例における実装基体及び電子部品の
配置例を示す斜視図、

【図８】第５の実施例における電子部品の挿入状態を示
す断面図、

【図９】第５の実施例における電子部品の挿入状態を示
す断面図、

【図１０】第５の実施例における電子部品の挿入状態を
示す断面図、

【図１１】第５の実施例における電子部品の挿入状態を
示す断面図、

【図１２】第５の実施例における凹部の側面形状を示す
斜視図、

【図１３】第６の実施例における電子部品の実装工程を
示す斜視図及び断面図、

【図１４】第６の実施例の変形例を示す断面図、

【図１５】従来方法におけるホルダー部及び電子部品の
配置例を示す斜視図、

【図１６】従来方法の問題点を説明するための断面図。

【符号の説明】

１１…実装基体、 １２…凹部（ホルダー部）、 １３……半導体チップ（電子部品）、 １４…支持移動体（押しつけ機構）、 １５…支持台、 １６…支持部、 １７…微小振動発生器、 １８…交流発生器、 １９…固定壁、 ２０…半田材。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒田 文彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 中村 優 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】所定形状に加工された電子部品を、実装基
   体に設けた凹部に搭載するに際し、前記実装基体及び前
   記電子部品の少なくとも一方に微小振動を印加して、前
   記電子部品の前記凹部への挿入を行うことを特徴とする
   電子部品の実装方法。
2. 【請求項２】所定形状に加工された電子部品を、実装基
   体に設けた凹部に搭載するに際し、前記実装基体の凹部
   に内接し且つ前記電子部品に外接する位置決め手段を用
   い、該位置決め手段及び前記実装基体の少くとも一方に
   微小振動を印加して、前記電子部品の前記凹部への挿
   入，位置決めを行うことを特徴とする電子部品の実装方
   法。
3. 【請求項３】所定形状に加工された電子部品を、実装基
   体に設けた凹部に搭載するに際し、前記電子部品を前記
   凹部に挿入した後、前記凹部の側面と前記電子部品との
   間に所定の表面張力を有する材料を充填し、次いで前記
   電子部品を前記凹部の底面に接合することを特徴とする
   電子部品の実装方法。
4. 【請求項４】アライメント用及び接続用の電極が設けら
   れた電子部品をアライメント用及び接続用の電極が設け
   られた実装基体に搭載するに際し、前記電子部品の接続
   用電極と前記実装基体の接続用電極とを非接触の状態
   で、前記電子部品のアライメント用電極と前記実装基体
   のアライメント用電極とをアライメント用メタルバンプ
   を介して接触させ、所定の温度で熱処理して前記電子部
   品と実装基体のアライメントを行い、次いで前記電子部
   品と実装基体を圧接して前記電子部品の接続用電極と前
   記実装基体の接続用電極とを半田材料により半田接続す
   ることを特徴とする電子部品の実装方法。
5. 【請求項５】所定形状に加工された電子部品を搭載する
   ための凹部が形成された実装基体を保持する保持手段
   と、前記電子部品を保持し前記実装基体の凹部に移動す
   る移動手段と、前記実装基体及び前記電子部品の少なく
   とも一方に微小振動を与える振動発生手段とを具備して
   なることを特徴とする電子部品の実装装置。