JP2017028053A - 回路形成方法 - Google Patents
回路形成方法 Download PDFInfo
- Publication number
- JP2017028053A JP2017028053A JP2015143917A JP2015143917A JP2017028053A JP 2017028053 A JP2017028053 A JP 2017028053A JP 2015143917 A JP2015143917 A JP 2015143917A JP 2015143917 A JP2015143917 A JP 2015143917A JP 2017028053 A JP2017028053 A JP 2017028053A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- component
- electronic component
- suction nozzle
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 29
- 230000008569 process Effects 0.000 claims description 29
- 230000005484 gravity Effects 0.000 claims description 10
- 239000012530 fluid Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 abstract description 63
- 229920005989 resin Polymers 0.000 abstract description 63
- 239000000758 substrate Substances 0.000 abstract description 36
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 8
- 238000010304 firing Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
Description
図1に回路形成装置10を示す。回路形成装置10は、搬送装置20と、第1造形ユニット22と、第2造形ユニット24と、装着ユニット26と、制御装置(図2参照)27を備える。それら搬送装置20と第1造形ユニット22と第2造形ユニット24と装着ユニット26とは、回路形成装置10のベース28の上に配置されている。ベース28は、概して長方形状をなしており、以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
回路形成装置10では、上述した構成によって、基板70上に電子部品96が装着されることで、回路が形成される。具体的には、ステージ52の基台60に基板70がセットされ、そのステージ52が、第2造形ユニット24の下方に移動される。そして、第2造形ユニット24において、図3に示すように、基板70の上に樹脂層130が形成される。樹脂層130は、電子部品96を装着するためのキャビティ132を有しており、インクジェットヘッド88からの紫外線硬化樹脂の吐出と、吐出された紫外線硬化樹脂への照射装置92による紫外線の照射とが繰り返されることにより形成される。
Claims (3)
- 造形物内に部品を内包する回路を形成する回路形成方法であって、
キャビティを有する造形物を硬化性粘性流体によって造形する造形工程と、
部品を吸着ノズルによって吸着保持する保持工程と、
前記吸着ノズルにより吸着保持された部品を前記キャビティ内に移動させる移動工程と、
前記キャビティ内に移動された部品を、前記吸着ノズルにより保持された状態で前記キャビティの内壁面に当接させて、前記吸着ノズルによる部品の保持姿勢を補正する当接工程と、
前記キャビティの内壁面に部品を当接させた箇所から予め設定された距離移動させた前記キャビティ内の所定の箇所に部品を装着する装着工程と
を含む回路形成方法。 - 当該回路形成方法が、
前記移動工程により部品が前記キャビティ内に移動された後であって、前記当接工程により部品が前記キャビティの内壁面に当接される前に、前記吸着ノズルによる部品の保持力を低下させる保持力低下工程を含むことを特徴とする請求項1に記載の回路形成方法。 - 前記保持工程が、
部品の重心から、前記当接工程で前記キャビティの内壁面に当接される部品の当接部と離間する方向にずらした箇所を、前記吸着ノズルによって吸着保持することを特徴とする請求項1または請求項2に記載の回路形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015143917A JP6533112B2 (ja) | 2015-07-21 | 2015-07-21 | 回路形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015143917A JP6533112B2 (ja) | 2015-07-21 | 2015-07-21 | 回路形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028053A true JP2017028053A (ja) | 2017-02-02 |
JP6533112B2 JP6533112B2 (ja) | 2019-06-19 |
Family
ID=57950617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015143917A Active JP6533112B2 (ja) | 2015-07-21 | 2015-07-21 | 回路形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6533112B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019186780A1 (ja) * | 2018-03-28 | 2019-10-03 | 株式会社Fuji | 回路形成方法、および回路形成装置 |
WO2019193644A1 (ja) * | 2018-04-03 | 2019-10-10 | 株式会社Fuji | 3次元構造物形成方法、および3次元構造物形成装置 |
WO2020161915A1 (ja) * | 2019-02-08 | 2020-08-13 | 株式会社Fuji | 回路形成装置、および回路形成方法 |
US20220279657A1 (en) * | 2019-07-30 | 2022-09-01 | Fuji Corporation | Electronic circuit production method using 3d layer shaping |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05114800A (ja) * | 1991-08-23 | 1993-05-07 | Toshiba Corp | 電子部品の実装方法及び実装装置 |
JPH08244138A (ja) * | 1995-03-13 | 1996-09-24 | Oki Electric Ind Co Ltd | プリント配線板の製造方法 |
JP2000233327A (ja) * | 1999-02-17 | 2000-08-29 | Matsushita Electric Ind Co Ltd | 実装機器 |
JP2001156429A (ja) * | 1999-11-26 | 2001-06-08 | Shinko Electric Ind Co Ltd | 配線回路基板の製造方法 |
JP2002093989A (ja) * | 2000-09-13 | 2002-03-29 | Shinko Electric Ind Co Ltd | 電子製品及びその製造方法 |
JP2008227107A (ja) * | 2007-03-12 | 2008-09-25 | Yokohama National Univ | 微小構造体の移動方法 |
WO2013128560A1 (ja) * | 2012-02-28 | 2013-09-06 | 上野精機株式会社 | 異常接触検出方法、電子部品保持装置、及び電子部品搬送装置 |
-
2015
- 2015-07-21 JP JP2015143917A patent/JP6533112B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05114800A (ja) * | 1991-08-23 | 1993-05-07 | Toshiba Corp | 電子部品の実装方法及び実装装置 |
JPH08244138A (ja) * | 1995-03-13 | 1996-09-24 | Oki Electric Ind Co Ltd | プリント配線板の製造方法 |
JP2000233327A (ja) * | 1999-02-17 | 2000-08-29 | Matsushita Electric Ind Co Ltd | 実装機器 |
JP2001156429A (ja) * | 1999-11-26 | 2001-06-08 | Shinko Electric Ind Co Ltd | 配線回路基板の製造方法 |
JP2002093989A (ja) * | 2000-09-13 | 2002-03-29 | Shinko Electric Ind Co Ltd | 電子製品及びその製造方法 |
JP2008227107A (ja) * | 2007-03-12 | 2008-09-25 | Yokohama National Univ | 微小構造体の移動方法 |
WO2013128560A1 (ja) * | 2012-02-28 | 2013-09-06 | 上野精機株式会社 | 異常接触検出方法、電子部品保持装置、及び電子部品搬送装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019186780A1 (ja) * | 2018-03-28 | 2019-10-03 | 株式会社Fuji | 回路形成方法、および回路形成装置 |
JPWO2019186780A1 (ja) * | 2018-03-28 | 2020-12-03 | 株式会社Fuji | 回路形成方法、および回路形成装置 |
WO2019193644A1 (ja) * | 2018-04-03 | 2019-10-10 | 株式会社Fuji | 3次元構造物形成方法、および3次元構造物形成装置 |
JPWO2019193644A1 (ja) * | 2018-04-03 | 2020-12-03 | 株式会社Fuji | 3次元構造物形成方法、および3次元構造物形成装置 |
WO2020161915A1 (ja) * | 2019-02-08 | 2020-08-13 | 株式会社Fuji | 回路形成装置、および回路形成方法 |
JPWO2020161915A1 (ja) * | 2019-02-08 | 2021-09-09 | 株式会社Fuji | 回路形成装置、および回路形成方法 |
JP7062795B2 (ja) | 2019-02-08 | 2022-05-06 | 株式会社Fuji | 回路形成装置 |
US20220279657A1 (en) * | 2019-07-30 | 2022-09-01 | Fuji Corporation | Electronic circuit production method using 3d layer shaping |
Also Published As
Publication number | Publication date |
---|---|
JP6533112B2 (ja) | 2019-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6403785B2 (ja) | 製造装置及び製造方法 | |
JP6947842B2 (ja) | 3次元積層電子デバイスの製造方法 | |
JP6533112B2 (ja) | 回路形成方法 | |
WO2016125275A1 (ja) | データ変換装置及び積層造形システム | |
JP6479957B2 (ja) | 形成方法及び形成装置 | |
JP6714109B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6987975B2 (ja) | 3次元構造物形成方法、および3次元構造物形成装置 | |
JP6811770B2 (ja) | 回路形成方法 | |
JPWO2020012626A1 (ja) | 回路形成方法、および回路形成装置 | |
WO2018138755A1 (ja) | 回路形成方法、および回路形成装置 | |
WO2019186780A1 (ja) | 回路形成方法、および回路形成装置 | |
JPWO2017009922A1 (ja) | 配線形成方法および配線形成装置 | |
WO2021214813A1 (ja) | 回路形成方法、および回路形成装置 | |
JP7316742B2 (ja) | 3次元積層造形による実装基板の製造方法 | |
JP6949751B2 (ja) | 3次元積層造形のビア形成方法 | |
JP7062795B2 (ja) | 回路形成装置 | |
WO2021075051A1 (ja) | 部品装着方法、および部品装着装置 | |
JP7394626B2 (ja) | 3次元積層電子デバイスの製造方法及び製造装置 | |
JP7344297B2 (ja) | 3次元積層造形による回路配線の製造方法 | |
JP7411452B2 (ja) | 回路形成方法 | |
WO2023079607A1 (ja) | 回路形成方法、および回路形成装置 | |
WO2023209960A1 (ja) | 設計方法、設計プログラム、および回路基板作製方法 | |
JP6967138B2 (ja) | キャビティの形成方法 | |
WO2023067707A1 (ja) | 3次元造形装置、およびパレット移載方法 | |
JP6866198B2 (ja) | 回路形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6533112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |