JP6949751B2 - 3次元積層造形のビア形成方法 - Google Patents
3次元積層造形のビア形成方法 Download PDFInfo
- Publication number
- JP6949751B2 JP6949751B2 JP2018026589A JP2018026589A JP6949751B2 JP 6949751 B2 JP6949751 B2 JP 6949751B2 JP 2018026589 A JP2018026589 A JP 2018026589A JP 2018026589 A JP2018026589 A JP 2018026589A JP 6949751 B2 JP6949751 B2 JP 6949751B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit wiring
- layer
- wiring layer
- insulating layer
- annular portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000011347 resin Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 28
- 238000000465 moulding Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 238000007639 printing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010419 fine particle Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 230000003028 elevating effect Effects 0.000 description 3
- 235000013405 beer Nutrition 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
図1に、3次元積層造形のビア形成装置10を示す。3次元積層造形のビア形成装置10は、搬送装置20と、第1造形ユニット22と、第2造形ユニット24と、装着ユニット26と、制御装置(図2参照)27を備えている。それら搬送装置20と第1造形ユニット22と第2造形ユニット24と装着ユニット26とは、3次元積層造形のビア形成装置10のベース28の上に配置されている。ベース28は、概して長方形状をなしており、以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
次に、3次元積層造形のビア形成方法について説明する。図3に示すように、3次元積層造形のビア形成方法440は、樹脂積層体形成工程P10と、第1幅広配線形成工程P20と、ビアホール部形成工程P30と、第2幅広配線形成工程P40と、ビアホール部埋設工程P50と、第3幅広配線形成工程P60とを備えている。なお、図3のフローチャートで示された制御プログラムは、コントローラ120のROMに記憶されており、3次元積層造形のビア形成方法440が行われる際に、コントローラ120のCPUによって実行される。
樹脂積層体形成工程P10では、図4(a)(b)に示すように、基板70の上において、第1絶縁層200が形成され、硬化される。その際は、ステージ52が第2造形ユニット24の下方に移動される。これにより、ステージ52の基台60に対してセットされている基板70は、第2造形ユニット24の下方に移動される。さらに、第2印刷部84において、インクジェットヘッド88が、基板70の上面に対して紫外線硬化樹脂を薄膜状に吐出する。続いて、硬化部86において、平坦化装置90が、その吐出された紫外線硬化樹脂を、その膜厚が均一となるように平坦化する。その後、照射装置92が、その平坦化された紫外線硬化樹脂に紫外線を照射する。これにより、紫外線硬化樹脂が硬化する。以後、紫外線硬化樹脂の吐出と平坦化と硬化とが繰り返されることによって、基板70の上では、第1絶縁層200が形成される。
第1幅広配線形成工程P20では、図4(a)(b)に示すように、第1絶縁層200の平坦面202と電子部品94(の電極96)の上において、第1回路配線層210が形成され、硬化される。その際は、ステージ52が第1造形ユニット22の下方に移動される。さらに、第1印刷部72において、インクジェットヘッド76が、第1絶縁層200の平坦面202等に対して、金属インクを配線回路パターンに応じて線状に吐出する。これにより、第1絶縁層200の平坦面202等では、第1回路配線層210が形成される。その後、焼成部74において、レーザ照射装置78が、その線状に吐出された金属インクにレーザを照射する。これにより、金属インクが硬化する。このようにして、第1絶縁層200の平坦面202等では、第1回路配線層210が硬化される。
ビアホール部形成工程P30では、図5(a)(b)に示すように、第1絶縁層200の平坦面202、第1回路配線層210、及び電子部品94(の電極96)の上において、第2絶縁層220が形成され、硬化される。なお、第2絶縁層220の形成及び硬化は、上記第1絶縁層200と同様にして行われる。
第2幅広配線形成工程P40では、図6(a)(b)に示すように、第2絶縁層220の平坦面222、ビアホール部230の傾斜面232、第1回路配線層210(ビアホール部230から露出した各第1線状部214の一部(図5(b)参照)に限る)の上において、第2回路配線層240が形成され、硬化される。なお、第2回路配線層240の形成及び硬化は、上記第1回路配線層210と同様にして行われる。
ビアホール部埋設工程P50では、図7(a)(b)に示すように、第2絶縁層220のビアホール部230において、第3絶縁層250が形成され、硬化される。これにより、第2絶縁層220のビアホール部230には、紫外線硬化樹脂が埋め込まれる。さらに、第2絶縁層220のビアホール部230では、第2回路配線層240の各第2線状部244が第3絶縁層250で覆われる。なお、第3絶縁層250の形成及び硬化は、上記第1絶縁層200と同様にして行われる。その際、第3絶縁層250の平坦面252は、ビアホール部230の上端234において、第2絶縁層220の平坦面222と段差がなくフラットな状態になるように設けられる。
第3幅広配線形成工程P60では、図8(a)(b)に示すように、第3絶縁層250の平坦面252の上において、つまり、第2絶縁層220の平坦面222に設けられた第2回路配線層240の第2環状部242の内において、第3回路配線層260が形成され、硬化される。なお、第3回路配線層260の形成及び硬化は、上記第1回路配線層210と同様にして行われる。
以上より、基板70の上には、図8(a)に示すように、第1絶縁層200等で構成される第1層310と、第2絶縁層220等で構成される第2層320とが設けられる。コントローラ120は、第3幅広配線形成工程P60を行った後、図3のステップ(以下、Sと表記する)10において、最上層まで設けたか否かを判定する。具体的には、コントローラ120は、第2層320が最上層であるか否かを判定する。
図9には、上記3次元積層造形のビア形成方法440で形成されたビア430の断面の一例が示されている。図9に示すように、基板70の上には、上記第1層310と上記第2層320に加えて、第3層330、第4層340、第5層350、第6層360、及び第7層370が順次に積層されている。
以上詳細に説明したように、本実施形態において、3次元積層造形のビア形成方法440は、第1回路配線層210、第2回路配線層240、及び第3回路配線層260と同様にして、各回路配線層400等を積層して電気的に接続させることによって、ビア430における各回路配線層400等(第1回路配線層210、第2回路配線層240、及び第3回路配線層260を含む)の接続信頼性を向上させる。
尚、本開示は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
202 第1絶縁層の平坦面
210 第1回路配線層
212 第1環状部
214 第1線状部
216 第1形状
220 第2絶縁層
222 第2絶縁層の平坦面
230 ビアホール部
234 ビアホール部の上端
240 第2回路配線層
242 第2環状部
244 第2線状部
246 第2形状
250 第3絶縁層
252 第3絶縁層の平坦面
260 第3回路配線層
264 第3線状部
266 第3形状
270 第1形状
440 3次元積層造形のビア形成方法
P20 第1幅広配線形成工程
P30 ビアホール部形成工程
P40 第2幅広配線形成工程
P50 ビアホール部埋設工程
P60 第3幅広配線形成工程
Claims (2)
- 第1絶縁層の平坦面に、第1環状部と、前記第1環状部内にあって前記第1環状部を架橋する第1線状部とで構成された第1形状によって第1回路配線層を形成する第1工程と、
前記第1絶縁層の前記平坦面及び前記第1回路配線層に積層される第2絶縁層を形成し、前記第2絶縁層において、前記第1線状部の少なくとも一部が露出したビアホール部を造形する第2工程と、
前記ビアホール部の上端に隣接する前記第2絶縁層の平坦面にある第2環状部と、前記ビアホール部内で露出した前記第1線状部に重ねた状態で前記第2環状部を架橋する第2線状部とで構成された第2形状によって第2回路配線層を形成する第3工程と、
前記ビアホール部に樹脂材を埋め込んで第3絶縁層を形成する第4工程と、
前記第3絶縁層の平坦面に、前記第2環状部を架橋する第3線状部で構成された第3形状によって第3回路配線層を形成する第5工程とを備える3次元積層造形のビア形成方法。 - 前記第2回路配線層で形成された前記第2形状の前記第2環状部と、前記第3回路配線層で形成された前記第3形状の前記第3線状部とで、前記第1形状を構成して、更に、前記第2工程乃至前記第5工程を繰り返す請求項1に記載の3次元積層造形のビア形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018026589A JP6949751B2 (ja) | 2018-02-19 | 2018-02-19 | 3次元積層造形のビア形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018026589A JP6949751B2 (ja) | 2018-02-19 | 2018-02-19 | 3次元積層造形のビア形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019145599A JP2019145599A (ja) | 2019-08-29 |
JP6949751B2 true JP6949751B2 (ja) | 2021-10-13 |
Family
ID=67772677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018026589A Active JP6949751B2 (ja) | 2018-02-19 | 2018-02-19 | 3次元積層造形のビア形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6949751B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7455953B2 (ja) * | 2020-03-02 | 2024-03-26 | 株式会社Fuji | 配線形成方法 |
WO2024057475A1 (ja) * | 2022-09-15 | 2024-03-21 | 株式会社Fuji | 樹脂積層体形成装置、および樹脂積層体形成方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162795A (ja) * | 1990-10-26 | 1992-06-08 | Fujitsu Ltd | 薄膜多層基板 |
JPH10322024A (ja) * | 1997-05-16 | 1998-12-04 | Hitachi Ltd | 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法 |
JP2000216546A (ja) * | 1999-01-22 | 2000-08-04 | Ibiden Co Ltd | 有底ビアホ―ルを有する積層板 |
JP2008091439A (ja) * | 2006-09-29 | 2008-04-17 | Sharp Corp | 多層プリント配線板の製造方法 |
JP2009111279A (ja) * | 2007-10-31 | 2009-05-21 | Elpida Memory Inc | 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法 |
JP5415846B2 (ja) * | 2009-07-01 | 2014-02-12 | アルプス電気株式会社 | 電子回路ユニット |
JP2011071417A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 配線基板の製造方法 |
JP2013021126A (ja) * | 2011-07-11 | 2013-01-31 | Denso Corp | 多層基板の製造方法及び多層基板 |
JP2016157705A (ja) * | 2013-05-17 | 2016-09-01 | 株式会社日立製作所 | 回路基板及びこれを搭載する電子装置 |
-
2018
- 2018-02-19 JP JP2018026589A patent/JP6949751B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019145599A (ja) | 2019-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6947842B2 (ja) | 3次元積層電子デバイスの製造方法 | |
WO2018003000A1 (ja) | 回路形成方法 | |
JP6949751B2 (ja) | 3次元積層造形のビア形成方法 | |
JP6533112B2 (ja) | 回路形成方法 | |
JP7053832B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6714109B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6987975B2 (ja) | 3次元構造物形成方法、および3次元構造物形成装置 | |
JP6811770B2 (ja) | 回路形成方法 | |
JP6554541B2 (ja) | 配線形成方法および配線形成装置 | |
WO2016189577A1 (ja) | 配線形成方法 | |
JP6663516B2 (ja) | 回路形成方法、および回路形成装置 | |
WO2021214813A1 (ja) | 回路形成方法、および回路形成装置 | |
JP6987972B2 (ja) | 回路形成方法、および回路形成装置 | |
JP7394626B2 (ja) | 3次元積層電子デバイスの製造方法及び製造装置 | |
JP6816283B2 (ja) | 配線形成方法、および配線形成装置 | |
JP6967138B2 (ja) | キャビティの形成方法 | |
WO2019171531A1 (ja) | 情報処理装置 | |
JP2020077661A (ja) | 回路形成方法 | |
JP7062795B2 (ja) | 回路形成装置 | |
WO2023079607A1 (ja) | 回路形成方法、および回路形成装置 | |
WO2023209960A1 (ja) | 設計方法、設計プログラム、および回路基板作製方法 | |
WO2023223562A1 (ja) | 製造方法及び製造装置 | |
JP6866198B2 (ja) | 回路形成装置 | |
WO2022201231A1 (ja) | 判定装置、造形方法、および造形装置 | |
WO2021166139A1 (ja) | 回路形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6949751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |