JP6987972B2 - 回路形成方法、および回路形成装置 - Google Patents
回路形成方法、および回路形成装置 Download PDFInfo
- Publication number
- JP6987972B2 JP6987972B2 JP2020510312A JP2020510312A JP6987972B2 JP 6987972 B2 JP6987972 B2 JP 6987972B2 JP 2020510312 A JP2020510312 A JP 2020510312A JP 2020510312 A JP2020510312 A JP 2020510312A JP 6987972 B2 JP6987972 B2 JP 6987972B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resin
- forming
- conductive
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Description
Claims (2)
- 薄膜状に吐出された硬化性樹脂を硬化させた樹脂層を、複数、積層することで、キャビティを有する樹脂積層体を形成する樹脂積層体形成工程と、
前記樹脂積層体の前記キャビティに、電極が上方を向いた状態の電子部品を載置する載置工程と、
前記キャビティに載置された前記電子部品の電極に導電性ペーストを、当該導電性ペーストの高さ寸法が少なくとも前記電子部品の寸法公差の半分より大きくなるように塗布することで、前記電極と前記導電性ペーストとにより構成される導電部を形成する導電部形成工程と、
前記導電部が形成された後に、薄膜状に吐出された硬化性樹脂を硬化させた樹脂層を、複数、積層することで、前記キャビティに載置された前記電子部品を被覆する被覆体を形成する被覆体形成工程と、
前記被覆体により被覆された前記電子部品の前記導電部が露出するように、前記被覆体の表面を除去する除去工程と、
前記被覆体の表面の除去により露出した前記電子部品の前記導電部と電気的に接続される配線を、金属微粒子を含有する金属含有液を線状に吐出し、レーザ照射により前記金属含有液を焼成することで形成する配線形成工程と
を含む回路形成方法。 - 薄膜状に吐出された硬化性樹脂を硬化させた樹脂層を、複数、積層することで、キャビティを有する樹脂積層体を形成する樹脂積層体形成装置と、
前記樹脂積層体の前記キャビティに、電極が上方を向いた状態の電子部品を載置する載置装置と、
前記キャビティに載置された前記電子部品の電極に導電性ペーストを、当該導電性ペーストの高さ寸法が少なくとも前記電子部品の寸法公差の半分より大きくなるように塗布することで、前記電極と前記導電性ペーストとにより構成される導電部を形成する導電部形成装置と、
前記導電部が形成された後に、薄膜状に吐出された硬化性樹脂を硬化させた樹脂層を、複数、積層することで、前記キャビティに載置された前記電子部品を被覆する被覆体を形成する被覆体形成装置と、
前記被覆体により被覆された前記電子部品の前記電極により構成される導電部が露出するように、前記被覆体の表面を除去する除去装置と、
前記被覆体の表面の除去により露出した前記電子部品の前記導電部と電気的に接続される配線を、金属微粒子を含有する金属含有液を線状に吐出し、レーザ照射により前記金属含有液を焼成することで形成する配線形成装置と
を備える回路形成装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/012800 WO2019186780A1 (ja) | 2018-03-28 | 2018-03-28 | 回路形成方法、および回路形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019186780A1 JPWO2019186780A1 (ja) | 2020-12-03 |
JP6987972B2 true JP6987972B2 (ja) | 2022-01-05 |
Family
ID=68059580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020510312A Active JP6987972B2 (ja) | 2018-03-28 | 2018-03-28 | 回路形成方法、および回路形成装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6987972B2 (ja) |
WO (1) | WO2019186780A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024057475A1 (ja) * | 2022-09-15 | 2024-03-21 | 株式会社Fuji | 樹脂積層体形成装置、および樹脂積層体形成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3457348B2 (ja) * | 1993-01-15 | 2003-10-14 | 株式会社東芝 | 半導体装置の製造方法 |
JP4685979B2 (ja) * | 2000-02-21 | 2011-05-18 | 日本特殊陶業株式会社 | 配線基板 |
JP2002290006A (ja) * | 2001-03-27 | 2002-10-04 | Ibiden Co Ltd | 部品内蔵基板の製造方法 |
JP4619060B2 (ja) * | 2003-08-15 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2006332094A (ja) * | 2005-05-23 | 2006-12-07 | Seiko Epson Corp | 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法 |
JP4535002B2 (ja) * | 2005-09-28 | 2010-09-01 | Tdk株式会社 | 半導体ic内蔵基板及びその製造方法 |
JP6037544B2 (ja) * | 2012-06-19 | 2016-12-07 | 富士機械製造株式会社 | Ledパッケージ及びその製造方法 |
JP6533112B2 (ja) * | 2015-07-21 | 2019-06-19 | 株式会社Fuji | 回路形成方法 |
-
2018
- 2018-03-28 WO PCT/JP2018/012800 patent/WO2019186780A1/ja active Application Filing
- 2018-03-28 JP JP2020510312A patent/JP6987972B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019186780A1 (ja) | 2019-10-03 |
JPWO2019186780A1 (ja) | 2020-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019102522A1 (ja) | 3次元積層電子デバイスの製造方法及び3次元積層電子デバイス | |
JP6533112B2 (ja) | 回路形成方法 | |
JP6987975B2 (ja) | 3次元構造物形成方法、および3次元構造物形成装置 | |
JP7053832B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6714109B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6811770B2 (ja) | 回路形成方法 | |
JP6987972B2 (ja) | 回路形成方法、および回路形成装置 | |
WO2016189577A1 (ja) | 配線形成方法 | |
WO2017009922A1 (ja) | 配線形成方法および配線形成装置 | |
WO2021214813A1 (ja) | 回路形成方法、および回路形成装置 | |
JP6663516B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6949751B2 (ja) | 3次元積層造形のビア形成方法 | |
JP7411452B2 (ja) | 回路形成方法 | |
JP7062795B2 (ja) | 回路形成装置 | |
JP7238206B2 (ja) | 造形方法 | |
WO2023079607A1 (ja) | 回路形成方法、および回路形成装置 | |
WO2022101965A1 (ja) | 回路形成方法 | |
JP7055897B2 (ja) | 回路形成方法 | |
JP7358614B2 (ja) | 配線形成方法 | |
JP7083039B2 (ja) | 回路形成方法 | |
WO2021166139A1 (ja) | 回路形成方法 | |
WO2023223562A1 (ja) | 製造方法及び製造装置 | |
WO2021176498A1 (ja) | 配線形成方法 | |
JP7075481B2 (ja) | プリント基板形成方法、およびプリント基板形成装置 | |
JP2023166848A (ja) | 電気回路形成方法、および電気回路形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6987972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |