JP7455953B2 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JP7455953B2
JP7455953B2 JP2022504759A JP2022504759A JP7455953B2 JP 7455953 B2 JP7455953 B2 JP 7455953B2 JP 2022504759 A JP2022504759 A JP 2022504759A JP 2022504759 A JP2022504759 A JP 2022504759A JP 7455953 B2 JP7455953 B2 JP 7455953B2
Authority
JP
Japan
Prior art keywords
wiring
resin layer
wirings
via hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022504759A
Other languages
English (en)
Other versions
JPWO2021176498A1 (ja
Inventor
亮二郎 富永
良崇 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPWO2021176498A1 publication Critical patent/JPWO2021176498A1/ja
Application granted granted Critical
Publication of JP7455953B2 publication Critical patent/JP7455953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F10/00Additive manufacturing of workpieces or articles from metallic powder
    • B22F10/10Formation of a green body
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B33ADDITIVE MANUFACTURING TECHNOLOGY
    • B33YADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00Processes of additive manufacturing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F10/00Additive manufacturing of workpieces or articles from metallic powder
    • B22F10/10Formation of a green body
    • B22F10/12Formation of a green body by photopolymerisation, e.g. stereolithography [SLA] or digital light processing [DLP]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F10/00Additive manufacturing of workpieces or articles from metallic powder
    • B22F10/10Formation of a green body
    • B22F10/14Formation of a green body by jetting of binder onto a bed of metal powder
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F10/00Additive manufacturing of workpieces or articles from metallic powder
    • B22F10/10Formation of a green body
    • B22F10/18Formation of a green body by mixing binder with metal in filament form, e.g. fused filament fabrication [FFF]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、3次元積層造形により、金属粒子を含む流体によって配線を形成する配線形成方法に関する。
近年、下記特許文献1に記載されているように、金属粒子を含む流体を吐出し、その吐出した流体を焼成することで、電子部品などを接続する回路を形成する技術が開発されている。特許文献1の配線形成方法では、金属粒子を含む流体によって第1配線を形成し、第1配線の上に紫外線硬化樹脂によって樹脂層を形成する。樹脂層にはビア穴が形成される。ビア穴は、内壁が傾斜しており、傾斜面の下端が第1配線の上面に連続している。樹脂層の上には、ビア穴の傾斜面を介して第1配線と接続される第2配線が形成される。
国際公開WO2016-189557号
上記した特許文献1に記載の技術によれば、3次元積層造形により、樹脂層の下に配設された第1配線と、樹脂層の上面に配設された第2配線とをビア穴の傾斜面に形成された配線により接続することができる。ここで、例えば、インクジェット方式により金属粒子を含む流体をビア穴の傾斜面に吐出した場合、傾斜面の角度が急であると、吐出した流体が傾斜面に沿って流れ落ちてしまう可能性がある。このため、金属粒子を含む流体が流れ落ちるのを抑制するために、傾斜面の角度を一定の角度以下に小さくする必要が生じる。しかしながら、傾斜面の角度を小さくするに従ってビア穴の開口が広がり、基板におけるビア穴の占有面積が増大し、配線密度が低下することが問題となる。
本開示は、上記した実情に鑑みてなされたものであり、3次元積層造形により傾斜面に配線を形成する場合に、配線密度を高めることができる配線形成方法を提供することを課題とする。
上記課題を解決するために、本開示は、3次元積層造形により、金属粒子を含む流体によって複数の下層配線を形成する下層配線形成工程と、上面と、前記上面から下方に傾斜する傾斜面を有する樹脂層を形成する樹脂層形成工程と、3次元積層造形により、前記流体によって複数の接続配線を前記傾斜面及び前記樹脂層の前記上面に形成し、且つ複数の前記接続配線の各々を複数の前記下層配線の各々に前記傾斜面の下方で接続させるように前記接続配線を形成する接続配線形成工程と、を含み、前記樹脂層形成工程において、前記下層配線形成工程で形成された前記下層配線の一端側の上部が露出するように、前記樹脂層を貫通し、前記傾斜面を内壁に有するビア穴を前記樹脂層に形成し、前記接続配線形成工程において、前記接続配線は、前記樹脂層形成工程において露出された前記下層配線の前記一端側の上部に接続され、さらに、前記樹脂層形成工程において形成された前記樹脂層の前記上面から前記傾斜面を介して下方に下がった後、前記ビア穴の底部を通り、前記傾斜面を介して前記樹脂層の別の位置の前記上面に戻ってくる折り返し配線を、前記流体によって形成し、前記ビア穴は、穴径が一方向に長い穴で形成され、複数の前記下層配線、複数の前記接続配線、及び前記折り返し配線は、前記ビア穴の長手方向に並んで配置される、配線形成方法を開示する。
本開示の配線形成方法によれば、樹脂層に形成した1つの傾斜面を通じて、複数の下層配線と複数の接続配線を接続する。これにより、金属粒子を含む第2流体が流れ落ちることを抑制するために傾斜面の角度を小さくし、傾斜面の占有面積が増大したとしても、1つの傾斜面に下層配線及び接続配線の組み合わせを複数組み形成することで配線密度を高めることができる。接続配線の間のピッチを大幅に狭くすることが可能となり、複数の傾斜面に接続配線を1つずつ形成する場合に比べて配線密度を極めて高くすることができる。引いては、基板などの造形物の小型化を図ることができる。
電子デバイス製造装置を示す図である。 制御装置を示すブロック図である。 制御装置を示すブロック図である。 配線の形成工程を説明するための模式図である。 配線の形成工程を説明するための模式図である。 配線の形成工程を説明するための模式図である。 配線の形成工程を説明するための模式図である。 ビア穴を平面視した図である。 比較例におけるビア穴を平面視した図である。 別例のビア穴を平面視した図である。 別例のビア穴を平面視した図である。 電子部品を実装した状態を平面視した図である。 折り返し配線の断面図である。 別例の傾斜面の断面図である。 外部電極の形成工程を説明するための模式図である。 図15に示すA-A線で切断した断面図である。 図15に示すB-B線で切断した断面図である。
(電子デバイス製造装置の構成)
以下、本開示の好適な実施形態を、図面を参照しつつ詳細に説明する。図1に電子デバイス製造装置10を示す。電子デバイス製造装置10は、搬送装置20と、第1造形ユニット22と、第2造形ユニット24と、装着ユニット26と、第3造形ユニット29と、制御装置27(図2、図3参照)を備える。それら搬送装置20、第1造形ユニット22、第2造形ユニット24、装着ユニット26、第3造形ユニット29は、電子デバイス製造装置10のベース28の上に配置されている。ベース28は、平面視において概して長方形状をなしている。以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
搬送装置20は、X軸スライド機構30と、Y軸スライド機構32とを備えている。そのX軸スライド機構30は、X軸スライドレール34と、X軸スライダ36とを有している。X軸スライドレール34は、X軸方向に延びるように、ベース28の上に配設されている。X軸スライダ36は、X軸スライドレール34によって、X軸方向にスライド可能に保持されている。さらに、X軸スライド機構30は、電磁モータ38(図2参照)を有しており、電磁モータ38の駆動により、X軸スライダ36をX軸方向の任意の位置に移動させる。また、Y軸スライド機構32は、Y軸スライドレール50と、ステージ52とを有している。Y軸スライドレール50は、Y軸方向に延びるように、ベース28の上に配設されている。Y軸スライドレール50の一端部は、X軸スライダ36に連結されている。そのため、Y軸スライドレール50は、X軸方向に移動可能とされている。ステージ52は、Y軸スライドレール50によって、Y軸方向にスライド可能に保持されている。Y軸スライド機構32は、電磁モータ56(図2参照)を有しており、電磁モータ56の駆動により、ステージ52をY軸方向の任意の位置に移動させる。これにより、ステージ52は、X軸スライド機構30及びY軸スライド機構32の駆動により、ベース28上の任意の位置に移動する。
ステージ52は、基台60と、保持装置62と、昇降装置64とを有している。基台60は、平板状に形成され、上面に基材70が載置される。保持装置62は、X軸方向における基台60の両側部に設けられている。保持装置62は、基台60に載置された基材70のX軸方向の両縁部を挟むことで、基台60に対して基材70を固定的に保持する。また、昇降装置64は、基台60の下方に配設されており、基台60をZ軸方向で昇降させる。
第1造形ユニット22は、ステージ52の基台60に載置された基材70の上に配線を造形するユニットであり、第1印刷部72と、焼成部74とを有している。第1印刷部72は、インクジェットヘッド76(図2参照)を有しており、基台60に載置された基材70の上に、導電性インクを線状に吐出する。導電性インクは、本開示の金属ナノ粒子を含む流体の一例である。導電性インクは、例えば、主成分としてナノメートルサイズの金属(銀など)の微粒子を溶媒中に分散させたものを含み、熱により焼成されることで硬化する。導電性インクは、例えば、数百ナノメートル以下のサイズの金属ナノ粒子を含んでいる。金属ナノ粒子の表面は、例えば、分散剤によりコーティングされており、溶媒中での凝集が抑制されている。
尚、インクジェットヘッド76は、例えば、圧電素子を用いたピエゾ方式によって複数のノズルから導電性インクを吐出する。また、導電性インク(金属ナノ粒子を含む流体)を吐出する装置としては、複数のノズルを備えるインクジェットヘッドに限らず、例えば、1つのノズルを備えたディスペンサーでも良い。また、導電性インクに含まれる金属ナノ粒子の種類は、銀に限らず、銅、金等でも良い。また、導電性インクに含まれる金属ナノ粒子の種類数は、1種類に限らず、複数種類でも良い。
焼成部74は、照射装置78(図2参照)を有している。照射装置78は、例えば、基材70の上に吐出された導電性インクを加熱する赤外線ヒータを備えている。導電性インクは、赤外線ヒータから熱を付与されることで焼成され、配線を形成する。ここでいう導電性インクの焼成とは、例えば、エネルギーを付与することによって、溶媒の気化や金属ナノ粒子の保護膜、つまり、分散剤の分解等が行われ、金属ナノ粒子が接触又は融着することで、導電率が高くなる現象である。そして、導電性インクを焼成することで、配線を形成することができる。尚、導電性インクを加熱する装置は、赤外線ヒータに限らない。例えば、電子デバイス製造装置10は、導電性インクを加熱する装置として、赤外線ランプ、レーザ光を導電性インクに照射するレーザ照射装置、あるいは導電性インクを吐出された基材70を炉内に入れて加熱する電気炉を備えても良い。
また、第2造形ユニット24は、基台60に載置された基材70の上に樹脂層を造形するユニットであり、第2印刷部84と、硬化部86とを有している。第2印刷部84は、インクジェットヘッド88(図2参照)を有しており、基台60に載置された基材70の上に紫外線硬化樹脂を吐出する。紫外線硬化樹脂は、紫外線の照射により硬化する樹脂である。尚、インクジェットヘッド88が紫外線硬化樹脂を吐出する方式は、例えば、圧電素子を用いたピエゾ方式でもよく、樹脂を加熱して気泡を発生させ複数のノズルから吐出するサーマル方式でも良い。
硬化部86は、平坦化装置90(図2参照)と、照射装置92(図2参照)とを有している。平坦化装置90は、インクジェットヘッド88によって基材70の上に吐出された紫外線硬化樹脂の上面を平坦化するものである。平坦化装置90は、例えば、紫外線硬化樹脂の表面を均しながら余剰分の樹脂を、ローラもしくはブレードによって掻き取ることで、紫外線硬化樹脂の厚みを均一にさせる。また、照射装置92は、光源として水銀ランプもしくはLEDを備えており、基材70の上に吐出された紫外線硬化樹脂に紫外線を照射する。これにより、基材70の上に吐出された紫外線硬化樹脂が硬化し、樹脂層を形成することができる。
また、装着ユニット26は、基台60に載置された基材70の上に、電子部品を配置するユニットであり、供給部100と、装着部102とを有している。供給部100は、テーピング化された電子部品を1つずつ送り出すテープフィーダ110(図2参照)を複数有しており、各供給位置において、電子部品を供給する。電子部品は、例えば、温度センサ等のセンサ素子である。尚、電子部品の供給は、テープフィーダ110による供給に限らず、トレイによる供給でも良い。
装着部102は、装着ヘッド112(図2参照)と、移動装置114(図2参照)とを有している。装着ヘッド112は、電子部品を吸着保持するための吸着ノズルを有している。吸着ノズルは、正負圧供給装置(図示省略)から負圧が供給されることで、エアの吸引により電子部品を吸着保持する。そして、正負圧供給装置から僅かな正圧が供給されることで、電子部品を離脱する。また、移動装置114は、テープフィーダ110の供給位置と、基台60に載置された基材70との間で、装着ヘッド112を移動させる。これにより、装着部102は、吸着ノズルにより電子部品を保持し、吸着ノズルによって保持した電子部品を、基材70の上に配置する。
また、第3造形ユニット29は、基台60に載置された基材70の上に、導電性ペーストを塗布するユニットである。導電性ペーストは、本開示の金属マイクロ粒子を含む流体の一例である。導電性ペーストは、例えば、マイクロサイズの金属粒子(マイクロフィラなど)を、樹脂製の接着剤に含めた粘性流体である。マイクロサイズの金属マイクロ粒子は、例えば、フレーク状態の金属(銀など)である。金属マイクロ粒子は、銀に限らず、金、銅などや複数種類の金属でも良い。接着剤は、例えば、エポキシ系の樹脂を主成分として含んでいる。導電性ペーストは、加熱により硬化し、例えば、配線に接続される接続端子の形成に使用される。接続端子とは、例えば、電子部品の部品端子に接続するバンプ、外部機器などに接続する外部電極などである。
また、第3造形ユニット29は、導電性ペーストを吐出(塗布)する装置としてディスペンサー130を有する。尚、導電性ペーストを塗布する装置は、ディスペンサーに限らず、スクリーン印刷装置やグラビア印刷装置でも良い。また、本開示における「塗布」とは、流体をノズルなどから吐出する動作や、スクリーン印刷やグラビア印刷によって対象物の上に流体を付着させる動作を含む概念である。ディスペンサー130は、基材70や樹脂層の上に導電性ペーストを吐出する。吐出された導電性ペーストは、例えば、第1造形ユニット22の焼成部74によって加熱され硬化することで接続端子(外部電極など)を形成する。
ここで、導電性ペーストは、例えば、数十マイクロメートル以下のサイズの金属マイクロ粒子を含んでいる。導電性ペーストは、加熱されることで接着剤(樹脂など)が硬化し、フレーク状の金属同士が接触した状態で硬化する。上記したように導電性インクは、例えば、加熱によって金属ナノ粒子同士が融着することで一体化した金属となり、金属ナノ粒子同士が接触しているだけの状態に比べて導電率が高くなる。一方、導電性ペーストは、接着剤の硬化によってマイクロサイズの金属マイクロ粒子を互いに接触させて硬化する。このため、導電性インクを硬化して形成した配線の抵抗(電気抵抗率)は、例えば、数~数十マイクロΩ・cmと極めて小さく、導電性ペーストを硬化した配線の抵抗(数十~数千マイクロΩ・cm)に比べて小さい。従って、導電性インクは、低抵抗の回路配線など、低い抵抗値を要求される造形物の造形に適している。
一方で、導電性ペーストは、硬化時に接着剤を硬化させることで、他の部材との接着性を高めることができ、導電性インクに比べて他の部材との密着性に優れている。ここでいう他の部材とは、導電性ペーストを吐出等して付着させる部材であり、例えば、樹脂層、配線、電子部品の部品端子などである。従って、導電性ペーストは、電子部品を樹脂層に固定する接続端子など、機械的強度(引っ張り強度など)が要求される造形物の造形に適している。本実施形態の電子デバイス製造装置10では、このような導電性インクと導電性ペーストを使い分けて、特性を活かすことで、電気的性質及び機械的性質を向上した電子回路を製造できる。
次に、電子デバイス製造装置10の制御装置27の構成について説明する。図2及び図3に示すように、制御装置27は、コントローラ120、複数の駆動回路122、記憶装置124を備えている。複数の駆動回路122は、上記電磁モータ38,56、保持装置62、昇降装置64、インクジェットヘッド76、照射装置78、インクジェットヘッド88、平坦化装置90、照射装置92、テープフィーダ110、装着ヘッド112、移動装置114に接続されている(図2参照)。さらに、駆動回路122は、第3造形ユニット29に接続されている(図3参照)。
コントローラ120は、CPU,ROM,RAM等を備え、コンピュータを主体とするものであり、複数の駆動回路122に接続されている。記憶装置124は、RAM、ROM、ハードディスク等を備えており、電子デバイス製造装置10の制御を行う制御プログラム126が記憶されている。コントローラ120は、制御プログラム126をCPUで実行することで、搬送装置20、第1造形ユニット22、第2造形ユニット24、装着ユニット26、第3造形ユニット29等の動作を制御可能となっている。以下の説明では、コントローラ120が、制御プログラム126を実行して各装置を制御することを、単に「装置が」と記載する場合がある。例えば、「コントローラ120がステージ52を移動させる」とは、「コントローラ120が、制御プログラム126を実行し、駆動回路122を介して搬送装置20の動作を制御して、搬送装置20の動作によってステージ52を移動させる」ことを意味している。
(電子デバイス製造装置の動作)
本実施形態の電子デバイス製造装置10は、上記した構成によって、配線、接続端子及び電子部品を含んだ電子デバイスを造形物として製造する。以下の説明では、電子部品を実装した回路基板を電子デバイス(造形物)として製造する場合について説明する。尚、以下に説明する造形物の構造、製造手順等は、一例である。また、例えば、記憶装置124の制御プログラム126には、完成時の回路基板をスライスした各層の三次元のデータが設定されている。コントローラ120は、制御プログラム126のデータに基づいて第1造形ユニット22等を制御し、紫外線硬化樹脂等を吐出、硬化等させて、回路基板を形成する。
まず、コントローラ120は、ステージ52の基台60に基材70がセットされると、ステージ52を移動させつつ、基材70の上に電子デバイスの造形を行なう。図4に示すように、基材70の上面には、例えば、熱によって剥離可能な剥離フィルム150が貼り付けられており、その剥離フィルム150の上に造形物(電子デバイスなど)が形成される。剥離フィルム150は、加熱されることで、造形物とともに基材70から剥離される。尚、基材70と造形物を分離する方法は、剥離フィルム150を用いる方法に限らない。例えば、基材70と造形物の間に、熱によって溶ける部材(サポート材など)を配置し、溶かして分離しても良い。また、剥離フィルム150などの分離する部材を用いずに、基材70の上に直接造形しても良い。
コントローラ120は、基材70をセットされると、第1造形ユニット22の下方に、ステージ52を移動させる。コントローラ120は、第1印刷部72を制御してインクジェットヘッド76によって剥離フィルム150の上に導電性インクを吐出する。インクジェットヘッド76は、配線パターンに応じて線状に導電性インクを吐出する。この配線パターンは、例えば、製造したい造形物に応じて制御プログラム126に設定されている。図8は、最終的な造形物である電子デバイスのビア穴155を平面視した状態を示している。尚、図8は、後述する樹脂層153(図7参照)やビア穴155を埋める樹脂層161(図7参照)の図示を省略している。また、図8は、下層の配線151を破線で図示している。本実施形態のコントローラ120は、図8に示すように、1つのビア穴155を通じて、下層の複数の配線151と、上層の複数の配線159を接続する。このため、コントローラ120は、図4に示す配線の製造工程において、インクジェットヘッド76を制御して、複数の配線151に対応した位置に導電性インクを吐出する。
次に、コントローラ120は、第1造形ユニット22の焼成部74を制御して、剥離フィルム150の上に吐出した導電性インクを、照射装置78の赤外線ヒータによって加熱する。これにより、導電性インクを焼成することで、図4に示すように、剥離フィルム150の上に配線151を形成することができる。図8に示すように、配線151は、所定のピッチP1を間に設けて並んで配置されている。
次に、コントローラ120は、図5に示すように、配線151の上を覆うように、剥離フィルム150の上に樹脂層153を形成する。コントローラ120は、樹脂層153を形成する際に、各配線151の一部が露出するビア穴155を樹脂層153に形成する。コントローラ120は、第2造形ユニット24のインクジェットヘッド88から紫外線硬化樹脂を吐出する処理と、吐出した紫外線硬化樹脂へ硬化部86の照射装置92から紫外線を照射する処理とを繰り返し実行することで、ビア穴155を有する樹脂層153を形成する。
具体的には、コントローラ120は、ステージ52を、第2造形ユニット24の下方に移動させ、第2印刷部84を制御して、配線151を覆うようにインクジェットヘッド88から紫外線硬化樹脂を剥離フィルム150の上に薄膜状に吐出する。コントローラ120は、インクジェットヘッド88を制御して、各配線151の一部を露出するビア穴155を除いた箇所に、紫外線硬化樹脂を吐出させる。つまり、インクジェットヘッド88は、各配線151の一部をビア穴155から露出させ、配線151の他の部分を覆うように、剥離フィルム150の上に紫外線硬化樹脂を薄膜状に吐出する。コントローラ120は、薄膜状に紫外線硬化樹脂を吐出した後、膜厚が均一となるように平坦化装置90により平坦化を実行しても良い。そして、硬化部86は、照射装置92により、薄膜状の紫外線硬化樹脂に紫外線を照射する。これにより、剥離フィルム150の上に薄膜状の樹脂層が形成される。
コントローラ120は、配線151の一部を露出させるように、紫外線硬化樹脂の吐出位置を調整し、紫外線硬化樹脂の吐出、平坦化、紫外線の照射を、適宜繰り返し実行することで、ビア穴155を有する樹脂層153を形成する。図5に示すように、コントローラ120は、内壁が傾斜したすり鉢状のビア穴155を形成する。ビア穴155の内壁には、上側の上側開口155Aから下側(配線151側)の下側開口155Bに向かうに従って、内径を小さくするように傾いた傾斜面157が形成される。図8に示すように、コントローラ120は、例えば、内径が一方向(図8における左右方向)に長い、平面視において略長方形状の穴をビア穴155として、樹脂層153(図5参照)に形成する。平面視において、上側開口155A及び下側開口155Bの間には、一方向に長い環状の傾斜面157が形成されている。図8に破線で示すように、下層の配線151は、ビア穴155の下側開口155Bから上面を露出させた状態となる。
コントローラ120は、樹脂層153を形成すると、図6及び図8に示すように、ビア穴155の傾斜面157の一部に、樹脂層153の上面153Aまで引き出される上層の配線159を形成する。コントローラ120は、複数の配線151のそれぞれに接続される複数の配線159を形成する。詳述すると、コントローラ120は、第1印刷部72を制御して、インクジェットヘッド76によって、ビア穴155の底部や傾斜面157に、導電性インクを線状に吐出する。コントローラ120は、ビア穴155の下側開口155Bから露出する各配線151の位置に合わせて、導電性インクを吐出する。導電性インクは、下側開口155Bから露出する配線151の上部から傾斜面157を経由して(上って)、樹脂層153の上面153Aに至るまで吐出される。
尚、コントローラ120は、上層の配線159を形成する前に、配線151の上の余分な樹脂を除去しても良い。樹脂層153の造形において、余分な紫外線硬化樹脂が下側開口155Bから露出した配線151の上に付着する虞がある。このため、コントローラ120は、例えば、ビア穴155の下側開口155Bから露出する配線151に向かってレーザなどを照射し配線151の上の余分な樹脂の残滓を除去しても良い。これにより、配線151と配線159との接続部分における抵抗を減らすことができる。
コントローラ120は、焼成部74を制御し、配線151の上部から樹脂層153の上面153Aに至るまで吐出された導電性インクに、照射装置78の赤外線ヒータから熱を加える。これにより、導電性インクを焼成し、下層の配線151のそれぞれと電気的に接続された複数の配線159を形成できる。下層の配線パターンと上層の配線パターンを導通させることができる。尚、ビア穴155の傾斜面157の角度は、例えば、25度以下である。傾斜面157の基材70と平行な方向に沿った長さは、例えば、数百μmである。また、樹脂層153の厚さは、例えば、20~40μmである。
図8に示すように、コントローラ120は、例えば、配線151及び配線159の組み合わせを、所定のピッチP1を間に設けて並んで形成する。一組の配線151,159は、例えば、一方向(図8における上下方向)に沿って一直線上に形成される。即ち、ビア穴155から下層の配線151を引き出す方向に沿って、その配線151に接続される上層の配線159を形成する。ビア穴155の傾斜面157には、ビア穴155の長手方向(図8における左右方向)に沿って複数の配線159が並んで配置される。
ここで、導電性インクをビア穴155の傾斜面157に吐出した場合、傾斜面157の角度が急であると、吐出した導電性インクが傾斜面157に沿って流れ落ちてしまう可能性がある。その結果、配線159の厚みが不均一となる、あるいは断線が発生する虞がある。一方、傾斜面157の角度を小さくするに従ってビア穴155の上側開口155Aが広がり、樹脂層153におけるビア穴155の占有面積が増大し、配線密度が低下する。
図9は、比較例におけるビア穴255を平面視した状態を示している。図9は、1つのビア穴255に1組みの配線151,159を形成した場合を示している。図9に示すように、1つのビア穴255に1組みの配線151,159だけを形成すると、ビア穴255の形や開口の大きさに応じて配線151の間のピッチP2が増大する。ピッチP2は、例えば、数mmとなる場合がある。また、例えば、図9における上下方向に沿った配線151,159の方向(配設する方向)に合せて、ビア穴255を楕円形状(図9における上下方向に長い楕円形状)などにデザイン変更することは可能である。即ち、各組みの配線151,159の配設する方向(ビア穴255から引き出す方向)に合わせてビア穴255の形状を変更し開口の大きさを変更することは可能である。しかしながら、配線151,159の配設方向にビア穴255のデザインを合せることは、製造時間の遅延や製造コストの増大を招く虞がある。
これに対し、図8に示すように、本実施形態の電子デバイス製造装置10では、1つのビア穴155内に複数組みの配線151,159を造形する。これにより、配線151の間のピッチP1を極めて狭くすることができる。このピッチP1は、三次元積層造形の精度(インクジェット方式の解像度など)にもよるが、例えば、数百μm以下まで狭くすることが可能となる。これにより、配線151,159の配線密度を極めて高くすることが可能となる。
また、従来の基板製造においてビア穴やスルーホールの製造に用いられる無電解めっき法などでは、ビア穴の内壁の全面にめっきすることが一般的であり、図8に示すような傾斜面157(内壁)の一部に配線を形成することは困難である。一方、本実施形態の電子デバイス製造装置10では、三次元積層造形を用いることで、傾斜面157の任意な位置に配線159を形成することができる。換言すれば、本実施形態の電子デバイス製造装置10は、この三次元積層造形の長所を活かして、1つのビア穴155内に複数組みの配線151,159を造形し、配線密度を高めることができる。
また、図8に示すように、コントローラ120は、例えば、ビア穴155を、穴径が一方向(図8における左右方向)に長い穴(スリット形状)で形成する。ビア穴155は、平面視において、一方向に長い長方形状の上側開口155A及び下側開口155Bを有している。そして、コントローラ120は、ビア穴155の長手方向に並ぶ複数組の配線151,159を形成する。これによれば、隣接して形成する配線パターンとなる複数組みの配線151,159に対応して、一方向に長い穴をビア穴155として形成する。そして、ビア穴155の傾斜面157に各組みの配線151,159を並べて配置することで、配線密度を高めることができる。
尚、図4~図8に示す配線151,159、ビア穴155の形状、位置等は、一例である。例えば、図10に示すように、ビア穴155から下層の配線151を引き出す方向と、ビア穴155から上層の配線159を引き出す方向とは異なる方向でも良い。また、複数の配線151や、複数の配線159は、互いに平行でない方向(異なる方向)に配設されても良い。図10に示すように、最も外側の一対の配線151を、それぞれ外側に広げるように配設しても良い。このように、1つのビア穴155から引き出す配線151,159の配設方向を変更することで、より自由な配線パターンを形成することができる。
また、ビア穴155は、一方向に沿って長い形状に限らない。図11に示すように、例えば、位置のずれた複数のビア穴を互いに連結させて1つのビア穴155を形成しても良い。例えば、1組の配線151,159の接続位置に合せてビア穴を1つ形成することが設計データとして制御プログラム126に設定されている場合、コントローラ120は、各ビア穴が所定の距離以下に隣接しているか否かを判断しても良い。そして、コントローラ120は、所定の距離以下に隣接していることに応じて、複数のビア穴を連結させても良い。例えば、図11の上下方向でずれた複数のビア穴を互いに連結すると、ビア穴155の傾斜面157は、平面視において、上下に突出する又は凹む形状となる。これにより、複数のビア穴を重ねた領域分だけ隣り合う配線151,159を近づけることができ、配線密度を高めることができる。
図6に戻り、コントローラ120は、複数の配線159を形成した後、例えば、図7に示すように、ビア穴155を樹脂層161で埋める。コントローラ120は、第1造形ユニット22を制御して紫外線硬化樹脂をビア穴155に吐出するなどして樹脂層161を形成する。また、コントローラ120は、樹脂層153の上面153Aの配線159に電子部品を実装する。具体的には、コントローラ120は、例えば、樹脂層161を形成した後、第3造形ユニット29の下方にステージ52を移動させる。コントローラ120は、第3造形ユニット29を制御してディスペンサー130によって、上面153Aの上の配線159に導電性ペーストを吐出する。
コントローラ120は、導電性ペーストを吐出した後、装着ユニット26の下方へステージ52を移動させ、装着部102により電子部品163の装着を行なう。装着部102の装着ヘッド112は、電子部品163の部品端子165が導電性ペーストの位置となるように配置する。そして、コントローラ120は、第1造形ユニット22の焼成部74によって、配線159の上の導電性ペーストを加熱して硬化することでバンプ167を形成する。電子部品163の部品端子165は、バンプ167を介して配線159に電気的に接続される。
尚、コントローラ120は、配線151,159や樹脂層153を1層だけ形成せずに、複数層形成しても良い。例えば、コントローラ120は、上面153Aや樹脂層161の上に、ビア穴155を有する樹脂層161をさらに積層し、上面153Aの上の配線159と接続される上層の配線を形成しても良い。即ち、1つのビア穴155から引き出した複数組みの配線151,159の何れかを適宜接続させながら、積層基板を造形しても良い。また、電子部品163の実装方法は、図7に示す表面実装に限らず、電子部品163の上に樹脂層153を形成して電子部品163を埋設しても良い。
図12は、樹脂層153の上面153Aに電子部品163を実装した状態を平面視した図である。尚、図12は、樹脂層153の図示を省略している。例えば、電子部品163は、図12における上下方向に沿って所定の間隔で複数の部品端子165が設けられている。図12の上下方向は、本開示の部品端子165が並ぶ方向の一例である。ビア穴155は、この部品端子165が並ぶ方向に長い穴で形成されている。ビア穴155から引き出された各配線159は、傾斜面157を介して部品端子165に接続、即ち、電子部品163に接続されている。
ICチップなどの電子部品163に設けられた複数の部品端子165は、図12に示すように、一方向に並んで配置される場合がある。このような部品端子165の配列に合わせて長いビア穴155を形成し、そのビア穴155を通じて引き出される複数の配線159を形成する。そして、複数の配線159の各々を複数の部品端子165の各々に接続する。これにより、電子部品163に接続される複数の配線159を3次元積層造形により高密度に形成できる。
また、電子部品163に接続する配線は、下層の配線151に接続する配線159に限らない。例えば、図12及び図13に示すように、ビア穴155内で折り返す折り返し配線169を形成しても良い。例えば、コントローラ120は、配線159を製造する工程(本開示の接続配線形成工程の一例)において、導電性ペーストにより折り返し配線169を形成する。折り返し配線169は、例えば、樹脂層153の上面153Aから傾斜面157を介して下方に下がった後、ビア穴155の底部を通り、傾斜面157を介して樹脂層153の別の位置の上面153Aに戻ってくる配線である。
配線パターンによっては、配線159やビア穴155の近くを通るものの配線151が形成された下層に下がらず樹脂層153の上面153Aに配設したい配線が発生する。一方で、下層に下がらない配線を配設するためだけに、ビア穴155の一部を埋める、あるいはビア穴155を全部埋めた後に埋めた穴の上に配線を形成すると、製造工程が増え、製造時間の遅延や製造コストの増大を招く。これに対し、本実施形態の電子デバイス製造装置10では、配線159の製造工程において、配線159を形成しつつ、樹脂層153の上面153Aで配設したい配線を折り返し配線169として形成する。折り返し配線169は、配線159と同じ導電性インクを用いて形成される。これにより、1回の工程で2種類の配線を形成することで、製造時間の短縮と製造コストの低減を図ることが可能となる。
尚、図12に示すように、電子デバイス製造装置10は、電子部品163の部品端子165の位置に合せて複数のビア穴155や配線151,159を形成しても良く、例えば、電子部品163を囲む溝をビア穴155として形成しても良い。また、電子デバイス製造装置10は、図8に示すように、折り返し配線169を有しない配線151,159だけをビア穴155に形成し、電子部品163に接続しても良い。また、例えば、電子部品163を基板の表面に実装する場合、図13に示すように、ビア穴155を、樹脂層161(図7)で埋めなくても良い。これにより、製造時間の短縮や製造コストの低減を図ることができる。
また、上記したように、本実施形態の電子デバイス製造装置10は、樹脂層153の形成工程において、樹脂層153を貫通し、傾斜面157を内壁に有するビア穴155を樹脂層153に形成する。配線159ごとにビア穴155を形成する場合、ビア穴155を形成するだけの領域を、樹脂層153に確保する必要がある(図9参照)。ビア穴155の上側開口155Aは、傾斜面157の傾斜角度が小さくなるほど広がる。その結果、隣り合う2つのビア穴155から引き出された配線151,159の間のピッチP1は広くなる。一方で、上記した配線151,159の形成方法によれば、配線159ごとにビア穴155を形成する必要がなく、1つのビア穴155内に複数の配線151,159を形成することができる。これにより、隣り合う配線151,159の間のピッチP1を大幅に狭くすることが可能となる。また、1つのビア穴155から複数の配線151,159を引き出す、従来にない新しい配線パターンを提供することが可能となる。
尚、複数の配線159を配設する傾斜面157は、ビア穴155の内壁に限らない。例えば、図14に示すように、樹脂層153の端部に傾斜面157を形成しても良い。図14の傾斜面157は、図7に示すようなビア穴155の内壁ではなく、樹脂層153の端部に形成された端面である。コントローラ120は、例えば、下層の配線151を形成し、それを折り返すように、傾斜面157に沿って配線159を形成する。コントローラ120は、配線159を形成した後、例えば、樹脂層161によって、樹脂層153の端部を埋める。
また、図14に示すように、下層の配線151を傾斜面157の位置に合せて盛り上げる台座部材171を形成しても良い。コントローラ120は、例えば、配線151を形成する前に、傾斜面157の位置(図6のビア穴155の場合であれば、下側開口155Bの位置)に合わせて台座部材171を形成する。台座部材171は、例えば、紫外線硬化樹脂で形成され、傾斜面157の下部で盛り上がった形状をなしている。コントローラ120は、台座部材171の表面に沿うように、下層の配線151を形成する。これにより、配線159と接続する位置において、下層の配線151を台座部材171により持ち上げる(配線159に近づける)ことができる。その結果、基材70の平面に沿った方向における傾斜面157の長さLを短くすることができる。換言すれば、傾斜面157の(図7の場合はビア穴155)の上側開口155Aを小さくすることができる。
(外部電極の形成)
上記した説明では、本開示の金属部材として配線151を形成する場合について説明したが、金属部材は、配線151に限らない。例えば、金属部材として、外部の電子機器等と接続する外部電極を形成しても良い。図15は、外部電極173の形成工程を模式的に示しており、ビア穴155を平面視した状態を示している。図16は、図15に示すA-A線で切断した断面図である。図17は、図15のB-B線で切断した断面図である。尚、以下の説明では、上記した図4~図7に示す配線151,159の形成工程と同様の内容については、その説明を適宜省略する。
外部電極173を形成する場合、まず、コントローラ120は、例えば、剥離フィルム150の上に、ビア穴155を有する樹脂層153を形成する(図15の一番上の図)。ビア穴155は、例えば、図15における左右方向に長い楕円形の穴として形成される。
次に、コントローラ120は、後述する複数の外部電極173(図15の上から3番目の図参照)の位置に合わせて上層の配線159を形成する(図15の上から2番目の図参照)。コントローラ120は、例えば、上記した配線151を形成した場合と異なり、先に上層の配線159を形成した後、その配線159に接続される下層の外部電極173を形成する。コントローラ120は、複数の外部電極173の位置に合せて、複数の配線159を傾斜面157に沿って形成する。コントローラ120は、例えば、ビア穴155の長手方向に沿って所定のピッチP4(図15の一番下の図参照)で、複数の配線159を形成する。各配線159は、ビア穴155の底部から傾斜面157を通って樹脂層153の上面153Aまで引き出される(図16参照)。
次に、コントローラ120は、配線159を形成した後、第3造形ユニット29を制御して、ディスペンサー130からビア穴155の底部に(下側開口155B内に)導電性ペーストを吐出する。コントローラ120は、ビア穴155の長手方向に沿って所定のピッチP3(図17参照)で導電性ペーストをディスペンサー130から吐出させる。コントローラ120は、ビア穴155内の配線159の一部を埋めるように導電性ペーストをディスペンサー130から吐出させる。コントローラ120は、吐出した導電性ペーストを焼成部74によって加熱して硬化し複数の外部電極173をビア穴155の底部に形成する(図15の上から3番目の図)。各外部電極173は、各配線159と電気的に接続される。複数の外部電極173は、剥離フィルム150から基板(樹脂層153)を剥離した場合、基板の裏面から露出する電極となる。
そして、コントローラ120は、図15の一番下の図、及び図16,17に示すように、ビア穴155を樹脂層161で埋める。このように下層の金属部材として配線151以外に外部電極173を形成した場合にも、ビア穴155から引き出した上層の配線159のピッチP4(図15参照)や、外部電極173のピッチP3(図17参照)を狭くすることができ、配線密度を高めることができる。尚、図15~図17の形成工程では、1つのビア穴155内に外部電極173のみを形成したが、上記した配線151と外部電極173との両方を1つのビア穴155内に形成しても良い。即ち、下層の配線151や外部電極173をまとめて1つのビア穴155に配置し、複数の配線151及び外部電極173のそれぞれから配線159を引き出しても良い。
従って、本実施形態の複数の金属部材のうち、少なくとも1つの金属部材は、樹脂層153の下面から露出する外部電極173でも良い。これによれば、樹脂層153の下面から露出する外部電極173を、1つの傾斜面157の下方に形成することができる。複数の金属部材として配線151や外部電極173を組み合わせて形成し高密度に配置でき、且つその配線151や外部電極173から引き出す配線159の配線密度高めることができる。
また、上記したように、金属部材として外部電極173を形成する場合の金属流体として、マイクロサイズの金属マイクロ粒子を含む導電性ペーストを用いても良い。また、金属部材として配線151を形成する場合の金属流体、及び配線159を形成する金属流体として、ナノサイズの金属ナノ粒子を含む導電性インクを用いても良い。本実施形態では、外部電極173の形成と、配線151,159の形成とで、金属粒子を含む流体の種類を使い分けている。外部電極173を形成する場合、金属マイクロ粒子を含む流体を用いることで、マイクロサイズの金属マイクロ粒子により一定の厚みを持った層を形成することができ、造形後の外部電極173の引っ張り強度などの機械的性質を向上できる。図7のバンプ167についても同様である。また、配線151,159を形成する場合、金属ナノ粒子を含む流体を用いることで、ナノサイズの金属ナノ粒子が互いに接触又は融着等して硬化することで、低抵抗な配線を形成することができる。従って、金属粒子を含む流体を使い分けることで、金属粒子を含む流体の特性を活かし、電気的性質及び機械的性質を向上した電子回路を製造できる。
また、上記した図15に示す形成工程では、上層の配線159を先に形成し、その後で配線159に接続される外部電極173を形成したが、これに限らない。先にビア穴155内に外部電極173を形成し、その後で外部電極173に接続される配線159を形成しても良い。
因みに、上記実施例において、配線151、外部電極173は、金属部材の一例である。配線159は、接続配線の一例である。導電性インク及び導電性ペーストは、第1流体、第2流体の一例である。図4及び図15の上から3番目の図は、金属部材形成工程の一例である。図5及び図15の1番目の図は、樹脂層形成工程の一例である。図6及び図15の上から2番目の図は、接続配線形成工程の一例である。
以上、上記した本実施形態によれば以下の効果を奏する。
本実施形態の配線151,159の形成工程では、図4に示すように、導電性インクによって複数の配線151を形成する。次に、図5に示すように、上面153Aと、上面153Aから下方に傾斜する傾斜面157を有する樹脂層153を形成する。次に、図6に示すように、導電性インクによって複数の配線159を傾斜面157及び樹脂層153の上面153Aに形成する。また、複数の配線159の各々を複数の配線151の各々に傾斜面157の下方で接続させる。
これによれば、樹脂層153に形成した1つの傾斜面157を通じて、複数の配線151と複数の配線159を接続する。これにより、導電性インクが流れ落ちることを抑制するために傾斜面157の角度を小さくし、傾斜面157の占有面積が増大したとしても、1つの傾斜面157に配線151,159の組み合わせを複数組み形成することで配線密度を高めることができる。配線151,159の間のピッチP1を大幅に狭くすることが可能となり、複数の傾斜面157に配線151や配線159を1つずつ形成する場合(図9)に比べて配線密度を極めて高くすることができる。引いては、基板などの最終的な造形物の小型化を図ることができる。特に、ピッチP1は、3次元積層造形における精度(液滴の解像度など)の向上によってより狭くすることができ、例えば、配線密度を数百μm以下まで高めることが可能となる。
尚、本開示は、上記実施例に限定されるものではなく、当業者の知識に基づいて種々の変更、改良を施した種々の態様で実施することが可能である。
例えば、上記実施例では、1層の配線151,159を形成する場合について説明したが、複数の樹脂層153を重ねて複数層の配線151,159を、ビア穴155を介して接続しても良い。
また、1つのビア穴155に対して、配線151と外部電極173を混ぜて形成しても良い。また、本開示の配線形成方法では、配線151だけを形成しても良く、あるいは外部電極173だけを形成しても良い。
また、樹脂層153は、電子部品163を実装しない基板でも良い。
また、電子部品163の複数の部品端子165の一部に、ビア穴155から引き出した配線159を接続し、他の部品端子165については、図9に示すような1つのビア穴155から1つの配線159だけを引き出して接続しても良い。
また、上記実施例では、紫外線の照射により硬化する紫外線硬化樹脂が採用されているが、熱により硬化する熱硬化樹脂等の種々の硬化性樹脂を採用することが可能である。
また、配線151,159、バンプ167、外部電極173に使用する金属粒子を含む流体の種類は特に限定されない。例えば、外部電極173に導電性インクを使用しても良く、配線151,159に導電性ペーストを使用しても良い。
また、本開示における3次元積層造形の方法としては、インクジェット方式や光造形法(SL:Stereo Lithography)に限らず、例えば、熱溶解積層法(FDM:Fused Deposition Molding)などの他の方法を採用できる。
151 配線(金属部材)、153 樹脂層、153A 上面、155 ビア穴、157 傾斜面、159 配線(接続配線)、163 電子部品、165 部品端子、169 折り返し配線、173 外部電極(金属部材)。

Claims (3)

  1. 3次元積層造形により、金属粒子を含む流体によって複数の下層配線を形成する下層配線形成工程と、
    上面と、前記上面から下方に傾斜する傾斜面を有する樹脂層を形成する樹脂層形成工程と、
    3次元積層造形により、前記流体によって複数の接続配線を前記傾斜面及び前記樹脂層の前記上面に形成し、且つ複数の前記接続配線の各々を複数の前記下層配線の各々に前記傾斜面の下方で接続させるように前記接続配線を形成する接続配線形成工程と、
    を含み、
    前記樹脂層形成工程において、
    前記下層配線形成工程で形成された前記下層配線の一端側の上部が露出するように、前記樹脂層を貫通し、前記傾斜面を内壁に有するビア穴を前記樹脂層に形成し、
    前記接続配線形成工程において、
    前記接続配線は、前記樹脂層形成工程において露出された前記下層配線の前記一端側の上部に接続され、
    さらに、前記樹脂層形成工程において形成された前記樹脂層の前記上面から前記傾斜面を介して下方に下がった後、前記ビア穴の底部を通り、前記傾斜面を介して前記樹脂層の別の位置の前記上面に戻ってくる折り返し配線を、前記流体によって形成し、
    前記ビア穴は、
    穴径が一方向に長い穴で形成され、
    複数の前記下層配線、複数の前記接続配線、及び前記折り返し配線は、
    前記ビア穴の長手方向に並んで配置される、配線形成方法。
  2. 前記折り返し配線は、
    前記樹脂層の前記上面から前記傾斜面を介して下方に下がった後、前記下層配線に接続されることなく、前記ビア穴の底部を通り、前記傾斜面を介して前記樹脂層の別の位置の前記上面に戻り、
    複数の前記下層配線は、
    互いに平行に配置され、
    複数の前記接続配線及び前記折り返し配線は、
    互いに平行に配置され、
    前記下層配線、前記下層配線に接続される前記接続配線、及び前記折り返し配線は、
    一方向に沿って配置される、請求項1に記載の配線形成方法。
  3. 前記樹脂層は、
    前記上面に電子部品が配置される基板であり、
    前記電子部品は、
    一方向に並ぶ複数の部品端子を有し、
    前記ビア穴は、
    複数の前記部品端子が並ぶ方向に長い穴で形成され、
    複数の前記接続配線及び前記折り返し配線は、
    複数の前記部品端子の各々に接続される、請求項1又は請求項2に記載の配線形成方法。
JP2022504759A 2020-03-02 2020-03-02 配線形成方法 Active JP7455953B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/008620 WO2021176498A1 (ja) 2020-03-02 2020-03-02 配線形成方法

Publications (2)

Publication Number Publication Date
JPWO2021176498A1 JPWO2021176498A1 (ja) 2021-09-10
JP7455953B2 true JP7455953B2 (ja) 2024-03-26

Family

ID=77613948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504759A Active JP7455953B2 (ja) 2020-03-02 2020-03-02 配線形成方法

Country Status (4)

Country Link
US (1) US12096570B2 (ja)
EP (1) EP4117397A4 (ja)
JP (1) JP7455953B2 (ja)
WO (1) WO2021176498A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060452A (ja) 2006-09-01 2008-03-13 Seiko Epson Corp テープ回路基板の製造方法、及びテープ回路基板
JP2013065687A (ja) 2011-09-16 2013-04-11 Ricoh Co Ltd 多層配線基板、アクティブマトリクス基板及びこれを用いた画像表示装置、並びに多層配線基板の製造方法
WO2015136900A1 (ja) 2014-03-11 2015-09-17 国立大学法人山形大学 配線形成方法
WO2018142577A1 (ja) 2017-02-03 2018-08-09 株式会社Fuji 回路形成方法、および回路形成装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU9451098A (en) * 1997-10-14 1999-05-03 Patterning Technologies Limited Method of forming an electronic device
US6692995B2 (en) * 2002-04-05 2004-02-17 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets
JP2004055965A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2004207142A (ja) * 2002-12-26 2004-07-22 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
JP3994998B2 (ja) * 2004-03-03 2007-10-24 セイコーエプソン株式会社 発光装置、発光装置の製造方法及び電子機器
JP4096962B2 (ja) * 2004-08-20 2008-06-04 セイコーエプソン株式会社 多層構造形成方法、配線基板および電子機器の製造方法
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4492520B2 (ja) * 2005-01-26 2010-06-30 セイコーエプソン株式会社 液滴吐出ヘッドおよび液滴吐出装置。
US8297488B2 (en) * 2006-03-28 2012-10-30 Panasonic Corporation Bump forming method using self-assembling resin and a wall surface
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP5259095B2 (ja) * 2006-06-19 2013-08-07 新光電気工業株式会社 半導体装置
US20080311285A1 (en) * 2007-06-14 2008-12-18 Seiko Epson Corporation Contact hole forming method, conducting post forming method, wiring pattern forming method, multilayered wiring substrate producing method, electro-optical device producing method, and electronic apparatus producing method
WO2009113239A1 (ja) * 2008-03-13 2009-09-17 パナソニック株式会社 有機elディスプレイパネル及びその製造方法
WO2009147838A1 (ja) * 2008-06-06 2009-12-10 パナソニック株式会社 有機elディスプレイパネルおよびその製造方法
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP5685855B2 (ja) * 2009-09-08 2015-03-18 株式会社リコー 表示装置および表示装置の製造方法
AT515443B1 (de) * 2014-02-28 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
JP6794091B2 (ja) * 2014-12-12 2020-12-02 凸版印刷株式会社 配線印刷物の製造方法
WO2016189577A1 (ja) * 2015-05-22 2016-12-01 富士機械製造株式会社 配線形成方法
WO2016189557A1 (en) 2015-05-27 2016-12-01 Qualical International Srl Level measuring device
WO2017169421A1 (ja) * 2016-03-29 2017-10-05 ポリマテック・ジャパン株式会社 フレキシブル回路基板及びフレキシブル回路基板の製造方法
JP6949751B2 (ja) * 2018-02-19 2021-10-13 株式会社Fuji 3次元積層造形のビア形成方法
KR101906767B1 (ko) * 2018-04-12 2018-10-10 서울대학교산학협력단 구리 기반 전도성 페이스트 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060452A (ja) 2006-09-01 2008-03-13 Seiko Epson Corp テープ回路基板の製造方法、及びテープ回路基板
JP2013065687A (ja) 2011-09-16 2013-04-11 Ricoh Co Ltd 多層配線基板、アクティブマトリクス基板及びこれを用いた画像表示装置、並びに多層配線基板の製造方法
WO2015136900A1 (ja) 2014-03-11 2015-09-17 国立大学法人山形大学 配線形成方法
WO2018142577A1 (ja) 2017-02-03 2018-08-09 株式会社Fuji 回路形成方法、および回路形成装置

Also Published As

Publication number Publication date
WO2021176498A1 (ja) 2021-09-10
US12096570B2 (en) 2024-09-17
EP4117397A4 (en) 2023-05-10
US20230112913A1 (en) 2023-04-13
JPWO2021176498A1 (ja) 2021-09-10
EP4117397A1 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
US11458722B2 (en) Three-dimensional multi-layer electronic device production method
JP7316742B2 (ja) 3次元積層造形による実装基板の製造方法
JP6554541B2 (ja) 配線形成方法および配線形成装置
WO2020012626A1 (ja) 回路形成方法、および回路形成装置
JP6714109B2 (ja) 回路形成方法、および回路形成装置
JP7455953B2 (ja) 配線形成方法
JP7282906B2 (ja) 部品装着方法、および部品装着装置
JP7358614B2 (ja) 配線形成方法
JP7549006B2 (ja) 回路形成方法、および回路形成装置
US12048102B2 (en) Electronic circuit production method using 3D layer shaping
JP7055897B2 (ja) 回路形成方法
JP7238206B2 (ja) 造形方法
WO2019123629A1 (ja) 3次元積層電子デバイスの製造方法及び製造装置
WO2024057474A1 (ja) 樹脂積層体形成装置、回路基板、および回路基板形成方法
WO2023157111A1 (ja) 電気回路形成方法、および電気回路形成装置
JP7411452B2 (ja) 回路形成方法
WO2023148888A1 (ja) 電気回路形成方法、および電気回路形成装置
WO2024057475A1 (ja) 樹脂積層体形成装置、および樹脂積層体形成方法
JP7284275B2 (ja) 3次元積層造形による3次元積層電子デバイスの製造方法
WO2023079607A1 (ja) 回路形成方法、および回路形成装置
WO2022101965A1 (ja) 回路形成方法
JP7543432B2 (ja) 3次元造形物の製造方法、及び製造装置
WO2021166139A1 (ja) 回路形成方法
WO2023223562A1 (ja) 製造方法及び製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240313

R150 Certificate of patent or registration of utility model

Ref document number: 7455953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150