JP2008060452A - テープ回路基板の製造方法、及びテープ回路基板 - Google Patents

テープ回路基板の製造方法、及びテープ回路基板 Download PDF

Info

Publication number
JP2008060452A
JP2008060452A JP2006237490A JP2006237490A JP2008060452A JP 2008060452 A JP2008060452 A JP 2008060452A JP 2006237490 A JP2006237490 A JP 2006237490A JP 2006237490 A JP2006237490 A JP 2006237490A JP 2008060452 A JP2008060452 A JP 2008060452A
Authority
JP
Japan
Prior art keywords
tape
circuit board
wiring
hole
tape circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006237490A
Other languages
English (en)
Other versions
JP4760621B2 (ja
Inventor
Masaru Yajima
勝 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006237490A priority Critical patent/JP4760621B2/ja
Publication of JP2008060452A publication Critical patent/JP2008060452A/ja
Application granted granted Critical
Publication of JP4760621B2 publication Critical patent/JP4760621B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】簡便、かつ確実にテープ基板上に電子部品を実装できる、テープ回路基板の製造方法、及びテープ回路基板を提供する。
【解決手段】スルーホールＨ１が設けられたテープ基板１２の一方の面側１２ａに、導電部１１を備えた電子部品１３を、スルーホールＨ１内に導電部１１を臨ませるようにして実装する。そして、液滴吐出法を用いて、スルーホールＨ１内に臨む導電部１１に導通する配線を形成する。
【選択図】図２

Description

本発明は、テープ回路基板の製造方法、及びテープ回路基板に関するものである。
従来、テープ基板のようなフレキシブル基板上にＩＣチップ等の電子部品を実装する構造として、所謂ＴＡＢ（Tape Automated Bonding）が知られている（例えば、特許文献１、２参照）。このようなＴＡＢ構造は、例えばポリイミド等からなるフィルム基板（テープ基板）に開口部が形成され、該開口部内にＩＣチップが実装されている。この開口部の内部には、インナーリード（配線）が形成されており、ＩＣチップはバンプを介して、インナーリードに接続されたものとなっている。
特許第３２９８３４５号公報 特許第３５５０９４６号公報
上記のＴＡＢ構造では、フィルム基板上にＩＣチップ（電子部品）を実装する場合、ＩＣチップの電極とインナリード（配線）とを位置あわせした後、ボンディングツールを用いて加熱・加圧（熱圧着）する必要がある。また、上記インナーリードは、フィルム基板上に蒸着法等により導電膜を形成した後、該導電膜をフォトリソグラフィ法によりパターニングして形成される。したがって、ＴＡＢ構造は、上述した加熱・加圧工程や、インナーリードのパターニング工程が必要となるため、製造工程が煩雑になるといった問題があった。
本発明は、上記従来技術の問題点に鑑み成されたものであって、簡便、かつ確実にテープ基板上に電子部品を実装できる、テープ回路基板の製造方法、及びテープ回路基板を提供することを目的としている。
本発明のテープ回路基板の製造方法は、スルーホールが設けられたテープ基板の一方の面側に、導電部を備えた電子部品を前記スルーホール内に前記導電部を臨ませるようにして実装する工程と、液滴吐出法を用いて、前記スルーホール内に臨む前記導電部に導通する配線を形成する工程と、を備えたことを特徴とする。
本発明のテープ回路基板の製造方法は、液滴吐出法を用いて配線を形成しているので、配線を形成するとともに、該配線を電子部品に確実に導通させることができ、簡便な工程によりテープ基板上に電子部品を実装することができる。
また、上記テープ回路基板の製造方法においては、前記電子部品を前記テープ基板上に実装する工程では、前記導電部上の金属バンプを前記スルーホール内に配置し、前記配線を形成する工程では、前記金属バンプに接続する配線を形成し、前記金属バンプを介して前記導電部に導通させるのが好ましい。
この構成によれば、テープ基板上に形成される配線を金属バンプに導通させることで、配線と導電部との間に生じる段差を低減することができる。よって、電子部品と配線との間で良好に導通させることができる。
このとき、前記テープ基板の厚みが前記金属バンプの高さに略等しいものを用いるのがより好ましい。
このようにすれば、スルーホール内に配置された金属バンプと、配線を形成するテープ基板面とが略同じになるので、電子部品と配線との間をより良好に導通させることができる。
また、上記テープ回路基板の製造方法においては、前記配線を形成する工程において、前記スルーホール内に導電性材料を埋設し、前記スルーホール内に埋設された前記導電性材料を介して、前記導電部に導通する前記配線を形成するのが好ましい。
この構成によれば、スルーホール内に埋設された導電性材料に配線を導通させることで、配線と導電部との間に生じる段差を低減することができる。よって、電子部品と配線との間で良好に導通させることができる。
あるいは、上記テープ回路基板の製造方法においては、前記配線を形成する工程において、前記スルーホールの内側面に傾斜部を形成し、該傾斜部に沿って前記配線を引き回すようにしてもよい。
この構成によれば、スルーホールの内側面に傾斜面を形成しているので、該傾斜面によってテープ基板の上面と電子部品の導電部との間が滑らかに接続されるようになる。よって、傾斜部に沿って引き回された配線は段線が防止されたものとなり、電子部品との間で良好な導通を取ることができる。
このとき、液滴吐出法を用いて、傾斜部構成材料を階段状に積層することで、前記傾斜部を形成するのが好ましい。
このようにすれば、液滴吐出法を用いたプロセスによって傾斜部を形成しているので、製造工程全体をより簡便なものとすることができる。
本発明のテープ回路基板は、スルーホールが形成されたテープ基板と、該テープ基板の一方の面に、前記スルーホール内に導電部を臨ませるように実装された電子部品と、前記スルーホールを介して前記電子部品の導電部に導通し、かつ前記テープ基板の他方の面側まで引き回された配線と、を備えたテープ回路基板であって、前記配線が液滴吐出法によって形成されてなることを特徴とする。
本発明のテープ回路基板によれば、液滴吐出法を用いることで、電子部品の導電部に導通する配線の形成と、配線と電子部品との導通が一括した工程によって行われるので、簡便な工程で製造されたものとなる。
また、上記テープ回路基板においては、前記導電部上に金属バンプが設けられており、該金属バンプが前記スルーホール内に配置され、前記配線が前記金属バンプに接続されるのが好ましい。
この構成によれば、スルーホール内に金属バンプが配置されているので、段差が生じている導電部とテープ基板の他方の面との間においても良好な導通を行うことができる。
あるいは、上記テープ回路基板においては、前記スルーホールの内側面に液滴吐出法により形成されてなる階段状の傾斜部が設けられており、該傾斜部に沿って前記配線が形成されていてもよい。
このようにすれば、スルーホールの内側面に階段状の傾斜面を備えているので、テープ基板の他方の面と導電部との間の段差が滑らかに連続した状態とすることができる。よって、傾斜部に沿って引き回された配線は段線が防止されたものとなるので、これによって電子部品との間で良好な導通をとることができる。
以下、本発明のテープ回路基板の製造方法、及びテープ回路基板の実施形態について図面を参照して説明する。
（第一実施形態）
図１は、第一実施形態に係るテープ回路基板の製造方法により得たテープ回路基板１０の概略構成を示す図であり、図１（ａ）は平面構造を示す図であり、図１（ｂ）は断面構造を示す図である。また、図２はテープ回路基板の製造工程を説明する図である。
テープ回路基板１０は、図１（ａ），（ｂ）に示すように、スルーホールＨ１が形成されたテープ基板１２と、テープ基板１２の第一の面（一方の面）１２ａに、スルーホールＨ１内に電極パッド（導電部）１１を臨ませるように実装されたＩＣチップ（電子部品）１３と、スルーホールＨ１を介して電極パッド（導電部）１１に導通させ、かつテープ基板１２の第二の面（他方の面）１２ｂ側まで引き回された銀配線（配線）１４と、を備えたものである。
以下に、本実施形態に係るテープ回路基板１０の具体的な構成について説明する。
前記テープ基板１２はポリイミドを主体として構成されたもので、耐熱性及び熱収縮性に優れている。そして、テープ基板１２に形成されたスルーホールＨ１は、テープ基板１２を貫通するスリット形状から構成されるものである。
また、ＩＣチップ１３の電極パッド１１上には、金バンプ（金属バンプ）１５が形成されており、この金バンプ１５が前記スルーホールＨ１内に配置され、ＩＣチップ１３がテープ基板１２上に実装されたものとなっている。なお、テープ基板１２上に実装される電子部品としては、前記ＩＣチップ１３に限定されず、例えばコンデンサー、抵抗、水晶振動子等を例示することができる。
そして、前記テープ基板１２の第二の面１２ｂ上には、後述する液滴吐出法によって形成された銀配線１４が形成されている。なお、テープ基板１２の厚みは、前記金バンプ１５の高さと略等しくなっており、これによって銀配線１４が引き回される面が平坦化されたものとなっている。
（テープ回路基板の製造方法）
次に、上記テープ回路基板１０を製造する工程について説明する。
はじめに、スリット状のスルーホールＨ１（図１（ａ）参照）が形成されたテープ基板１２及び電極パッド１１上に金バンプ１５を形成したＩＣチップ１３を用意する。そして、図２（ａ）に示すようにスルーホールＨ１内に金バンプ１５を配置させるようにして、ＩＣチップ１３をテープ基板１２の第一の面１２ａ上に実装する。
ここで、ＩＣチップ１３が実装されるテープ基板１２の面を第一の面１２ａとし、後の工程で銀配線１４が形成されるテープ基板１２の面を第二の面１２ｂとする。なお、ＩＣチップ１３とテープ基板１２との間には図示されない接着層が設けられており、これによってＩＣチップ１３がテープ基板１２上に良好に貼着されたものとなる。
上述したように金バンプ１５の高さは、テープ基板１２の厚みと略等しいので、テープ基板１２の第二の面１２ｂと金バンプ１５の上面１５ａとが同一面上に配置されるようになる。
そして、テープ基板１２の第二の面１２ｂに前記金バンプ１５に導通する銀配線１４を形成する。本発明では、液滴吐出法（インクジェット法）を用い、図２（ｂ）に示すように液滴吐出ヘッド１００から銀配線１４を構成する導電性材料Ｌをテープ基板１２上に吐出する。
ここで、液滴吐出法によって吐出する導電性材料Ｌについて説明する。
本実施形態では、前記導電性材料Ｌとして、例えば直径１０ｎｍ程度の銀微粒子が有機溶剤に分散した銀微粒子分散液の分散媒をテトラデカンで置換してこれを希釈したものを用いた。なお、銀微粒子の表面には、分散媒に分散させた際の凝縮を防止する目的で、有機物のコーティングを施しておいてもよい。
また、上記分散媒としては、銀微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
液体材料（分散液）の表面張力は０．０２Ｎ／ｍ〜０．０７Ｎ／ｍの範囲内であることが好ましい。インクジェット法にて液体材料を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、前記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。前記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
また、分散液の粘度は、例えば１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周囲がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるからである。
ところで、インクジェット法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式等が挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるものである。また、加圧振動方式は、材料に３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出して吐出ノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。なお、本実施形態では、上記ピエゾ素子による吐出方式を採用した。
図３は、ピエゾ方式による液状体材料の吐出原理を説明するための液滴吐出ヘッド１００の概略構成図である。液滴吐出ヘッド３０１において、液状体材料（インク）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液状体材料を収容する材料タンクを含む液状体材料供給系３２３を介して液状体材料が供給される。ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させて液体室３２１を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル３２５から液状体材料が吐出されるようになっている。この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度を制御することができる。ピエゾ方式による液滴吐出法は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有している。
図２（ｃ）に示すように、テープ基板１２上に配線パターンＬＰを形成した後、該導電性材料Ｌの乾燥／焼成処理を行う。
具体的には、配線パターンＬＰを形成した後、分散媒の除去のため、必要に応じて乾燥処理を行う。乾燥処理としては、通常のホットプレート、電気炉などによる加熱処理を採用することができる。なお、本実施形態では、ホットプレートを用いて、例えば１２０℃〜１５０℃で６０分間程度の加熱処理を行った。なお、この加熱処理は窒素雰囲気下で行ってもよく、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを光源として使用することができる。
ところで、前記導電性材料Ｌにおける微粒子間の電気的接触をよくするためには、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、前記導電性材料Ｌに対して熱処理及び／又は光処理が施される（焼成処理）。
通常、焼成処理は、大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。焼成処理の温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基板の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するためには、約２５０℃で焼成処理を行う必要がある。
以上の工程により、導電性材料Ｌの乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換され、図１（ａ），（ｂ）に示した銀配線１４が形成される。この銀配線１４は、金バンプ１５を介してＩＣチップ１３に導通されている。また、テープ基板１２の第二の面１２ｂと金バンプ１５の上面１５ａとが略同一平面上に形成されたものとなるので、銀配線１４は前記金バンプ１５の上面１５ａと第二の面１２ｂ上との間で段差を生じることなく、段線が防止されたものとなる。
このような構成のテープ回路基板１０にあっては、上述したインクジェット工程を用いることで銀配線１４が形成されるとともに、該銀配線１４とＩＣチップ１３との導通が一括した工程で行われており、したがって簡便な工程で製造されたものとなる。
また、スルーホールＨ１内に配置した金バンプ１５によって、前記テープ基板１２の第二の面１２ｂ上に形成される銀配線１４と、該テープ基板１２の第一の面１２ａ上に実装されたＩＣチップ１３の電極パッド１１との間に生じている段差を略無くすことができ、これによって前記銀配線１４の段線が防止されたものとなる。本実施形態では、特に金バンプ１５の上面１５ａとテープ基板１２の第二の面１２ｂが略同一面上となっているので、銀配線１４とＩＣチップ１３との間で良好な導通を得ることができる。
また、このようなテープ回路基板１０の製造方法にあっても、上述した液滴吐出法により銀配線１４を形成することで、簡便な工程によりテープ基板１２上に実装されたＩＣチップ１３と銀配線１４との間で良好な導通を備える信頼性の高いものを提供することができる。
（第二実施形態）
次に、本発明の第二実施形態について説明する。図４は、第二実施形態に係るテープ回路基板の製造方法により得たテープ回路基板２０の概略構成を示す図であり、図４（ａ）は平面構造を示す図であり、図４（ｂ）は断面構造を示す図である。また、図５はテープ回路基板の製造工程を説明する図である。なお、上記第一実施形態と同様の構成については、同一符号を付して説明する。
テープ回路基板２０は、図４（ａ），（ｂ）に示すように、スルーホールＨ２が形成されたテープ基板２２と、テープ基板２２の第一の面（一方の面）２２ａに、スルーホールＨ２内に電極パッド１１を臨ませるように実装されたＩＣチップ１３と、スルーホールＨ２を介して電極パッド１１に導通させ、かつテープ基板２２の第二の面（他方の面）２２ｂ側まで引き回された銀配線１４と、を備えたものである。
具体的に、本実施形態に係るテープ回路基板２０は、図４（ａ），（ｂ）に示すように、テープ基板２２に平面視円形状のスルーホールＨ２が形成されており、このスルーホールＨ２内に銀等の導電性材料２４が埋設されている。そして、この導電性材料２４を介してＩＣチップ１３の電極パッド１１に導通可能となっている。
そして、前記テープ基板２２の第二の面２２ｂ上には、上述した液滴吐出法によって形成された銀配線１４が形成されている。なお、前記導電性材料２４は、その上面２４ａがテープ基板２２の第二の面２２ｂに略一致するように前記スルーホールＨ２内に埋設されている。これによって、銀配線１４が引き回される面が平坦化されたものとなっている。
（テープ回路基板の製造方法）
次に、上記テープ回路基板２０を製造する工程について説明する。
はじめに、平面視円形状のスルーホールＨ２（図４（ａ）参照）が形成されたテープ基板２２を用意する。そして、図５（ａ）に示すようにスルーホールＨ２内に電極パッド１１を臨ませるようにして、ＩＣチップ１３をテープ基板２２の第一の面２２ａ上に実装する。なお、ＩＣチップ１３とテープ基板２２との間には図示されない接着層が設けられており、これによってＩＣチップ１３をテープ基板２２上に良好に保持することができる。
次に、スパッタ法等の従来公知の方法により、図５（ｂ）に示すように、前記スルーホールＨ２内に銀等の導電性材料２４を埋設する。そして、上記第一実施形態と同様に液滴吐出法（インクジェット法）を用いて、図５（ｃ）に示すようにテープ基板２２の第二の面２２ｂに前記液体材料Ｌを吐出し、配線パターンＬＰを形成する。そして、配線パターンＬＰに対し、上記の乾燥／焼成処理を行うことにより、図４（ａ），（ｂ）に示したスルーホールＨ２内に埋設された導電性材料２４を介してＩＣチップ１３に導通する銀配線１４を形成することができる。
また、テープ基板２２の第二の面２２ｂと導電性材料２４の上面２４ａとが略同一平面上に形成されており、導電性材料２４の上面２４ａと第二の面２２ｂ上との間の段差が抑制され、これによって前記テープ基板２２の第二の面２２ｂ上に形成される銀配線１４の段線が防止されたものとなっている。
このような構成のテープ回路基板２０にあっては、銀配線１４の形成と、該銀配線１４とＩＣチップ１３との間の導通とが同一工程で行われており、したがって簡便な工程で製造されている。また、スルーホールＨ１内に埋設された導電性材料２４によって、銀配線１４とＩＣチップ１３の電極パッド１１との間に生じている段差を略無くすことができ、これによって銀配線１４の段線が防止されたものとなる。
また、このようなテープ回路基板２０の製造方法にあっても、上述した液滴吐出法により銀配線１４を形成することで簡便な工程によって、前述したように、テープ基板１２上に実装されたＩＣチップ１３と銀配線１４との間で良好に導通された信頼性の高いものを提供することができる。
（第三実施形態）
次に、本発明の第三実施形態について説明する。図６は、第三実施形態に係るテープ回路基板の製造方法により得たテープ回路基板３０の概略構成を示す図であり、図６（ａ）は平面構造を示す図であり、図６（ｂ）は断面構造を示す図である。また、図７はテープ回路基板３０の製造工程を説明する図である。なお、上記実施形態と同様の構成については、同一符号を付して説明する。
テープ回路基板３０は、図６（ａ），（ｂ）に示すように、スルーホールＨ３が形成されたテープ基板３２と、テープ基板３２の第一の面（一方の面）３２ａに、スルーホールＨ３内に電極パッド１１を臨ませるように実装されたＩＣチップ１３と、スルーホールＨ３を介して電極パッド１１に導通させ、かつテープ基板３２の第二の面（他方の面）３２ｂ側まで引き回された銀配線１４と、を備えたものである。
具体的に、本実施形態に係るテープ回路基板３０は、図６（ａ），（ｂ）に示すように、テープ基板３２のスルーホールＨ３の内側面に階段形状からなる傾斜部４０が形成されている。そして、この傾斜部４０に沿ってスルーホールＨ３内からテープ基板３２の第一の面３２ａ上まで、上述した液滴吐出法によって形成された銀配線１４が引き回されており、この銀配線１４がＩＣチップ１３の電極パッド１１に導通している。本実施形態では、絶縁性を有するポリイミドにより傾斜部４０が形成されている。
このように傾斜部４０上に沿って銀配線４０が引き回されることで、テープ基板３２の第一の面３２ａとスルーホールＨ３内の電極パッド１１との間が滑らかに接続されたものとなっている。
（テープ回路基板の製造方法）
次に、上記テープ回路基板３０を製造する工程について説明する。なお、図７（ｂ），（ｃ）は、スルーホールＨ３の周辺を拡大した図である。
はじめに、平面視スリット状のスルーホールＨ３（図６（ａ）参照）が形成されたテープ基板３２を用意する。そして、図７（ａ）に示すようにスルーホールＨ３内に電極パッド１１を臨ませるようにして、ＩＣチップ１３をテープ基板３２の第一の面３２ａ上に実装する。また、ＩＣチップ１３とテープ基板３２との間には図示されない接着層が設けられており、これによってＩＣチップ１３をテープ基板３２上に良好に保持することができる。
次に、液滴吐出法を用いて、前記スルーホールＨ３の内側面に傾斜部４０を形成する。具体的には、前記スルーホールＨ３の内側面から中央部に向けてポリイミド樹脂を吐出し、ポリイミド層を形成する。具体的には、図７（ｂ）に示すように、上層に向かってポリイミド樹脂の描画範囲を狭めるように、ポリイミド層を複数積層することにより、階段状の傾斜部４０が形成される。
続いて、図７（ｃ）に示すように、液滴吐出法を用いて液体材料Ｌを吐出し、前記スルーホールＨ３内に臨む電極パッド１１上から前記傾斜部４０を通って、テープ基板３２の第二の面３２ｂにまで至る配線パターンＬＰを形成する。そして、この配線パターンＬＰに乾燥／焼成処理を施すことにより銀配線１４を形成する。
よって、前記傾斜部４０上に沿って引き回された銀配線１４は、テープ基板３２の第一の面３２ａとスルーホールＨ３内の電極パッド１１との間を段線することなく、滑らかに接続することができる。
このような構成のテープ回路基板３０にあっては、上記実施形態のように液滴吐出法を用いることで、銀配線１４の形成と、該銀配線１４とＩＣチップ１３との間の導通とが同一工程で行われ、簡便な工程により製造されている。また、スルーホールＨ３の内側面に形成された傾斜部４０によって、テープ基板３２の第一の面３２ａ及び第二の面３２ｂの間が滑らかに連続されたものとなる。よって、この傾斜部４０に沿って引き回される銀配線１４の段線が防止され、これによって導通信頼性の高いものとなる。
また、このようなテープ回路基板３０の製造方法にあっても、液滴吐出法を用いた簡便な工程によって、前述したように、テープ基板３２上に実装されたＩＣチップ１３と銀配線１４との間で良好に導通された信頼性の高いものを提供することができる。
本発明は、上述した実施形態に限定されることはなく、本発明の趣旨を逸脱しない範囲であれば、種々の変更が可能である。上記第二実施形態の変形例として、例えば電極パッド１１に対してスルーホールＨ２の内径が大きい場合には、第三実施形態を組み合わせることで、スルーホールＨ２内に導電性材料を埋設する代わりに、スルーホールＨ２の内側面に上記傾斜部４０を形成し、該傾斜部４０に沿って銀配線１４を形成するようにしてもよい。また、銀配線１４を構成する導電性材料Ｌを液滴吐出法によって吐出し、階段状の傾斜部４０を形成することで、テープ回路基板の構成材料を少なくするようにしてもよい。
第一実施形態に係るテープ回路基板の概略構成を示す図である。 第一実施形態に係るテープ回路基板の製造工程を説明する図である。 ピエゾ方式による液滴吐出ヘッドの概略構成を示す図である。 第二実施形態に係るテープ回路基板の概略構成を示す図である。 第二実施形態に係るテープ回路基板の製造工程を説明する図である。 第三実施形態に係るテープ回路基板の概略構成を示す図である。 第三実施形態に係るテープ回路基板の製造工程を説明する図である。
符号の説明
Ｈ１…スルーホール、Ｈ２…スルーホール、Ｈ３…スルーホール、１０…テープ回路基板、１１…電極パッド（導電部）、１２…テープ基板、１２ａ，２２ａ，３２ａ…第一の面（一方の面）、１２ｂ，２２ｂ，３２ｂ…第二の面（他方の面）、１３…ＩＣチップ（電子部品）、１４…銀配線（配線）、１５…金バンプ（金属バンプ）、２０…テープ回路基板、２２…テープ基板、２４…導電性材料、３０…テープ回路基板、３２…テープ基板、４０…傾斜部

Claims (9)

  1. スルーホールが設けられたテープ基板の一方の面側に、導電部を備えた電子部品を前記スルーホール内に前記導電部を臨ませるようにして実装する工程と、
    液滴吐出法を用いて、前記スルーホール内に臨む前記導電部に導通する配線を形成する工程と、を備えたことを特徴とするテープ回路基板の製造方法。
  2. 前記電子部品を前記テープ基板上に実装する工程では、前記導電部上の金属バンプを前記スルーホール内に配置し、前記配線を形成する工程では、前記金属バンプに接続する配線を形成し、前記金属バンプを介して前記導電部に導通させることを特徴とする請求項１に記載のテープ回路基板の製造方法。
  3. 前記テープ基板の厚みが前記金属バンプの高さに略等しいものを用いることを特徴とする請求項２に記載のテープ回路基板の製造方法。
  4. 前記配線を形成する工程において、
    前記スルーホール内に導電性材料を埋設し、
    前記スルーホール内に埋設された前記導電性材料を介して、前記導電部に導通する前記配線を形成することを特徴とする請求項１に記載のテープ回路基板の製造方法。
  5. 前記配線を形成する工程において、
    前記スルーホールの内側面に傾斜部を形成し、
    該傾斜部に沿って前記配線を引き回すことを特徴とする請求項１に記載のテープ回路基板の製造方法。
  6. 液滴吐出法を用いて、傾斜部構成材料を階段状に積層することで、前記傾斜部を形成することを特徴とする請求項５に記載のテープ回路基板の製造方法。
  7. スルーホールが形成されたテープ基板と、該テープ基板の一方の面に、前記スルーホール内に導電部を臨ませるように実装された電子部品と、前記スルーホールを介して前記電子部品の導電部に導通し、かつ前記テープ基板の他方の面側まで引き回された配線と、を備えたテープ回路基板であって、
    前記配線が液滴吐出法によって形成されてなることを特徴とするテープ回路基板。
  8. 前記導電部上に金属バンプが設けられており、該金属バンプが前記スルーホール内に配置され、前記配線が前記金属バンプに接続されることを特徴とする請求項７に記載のテープ回路基板。
  9. 前記スルーホールの内側面に液滴吐出法により形成されてなる階段状の傾斜部が設けられており、該傾斜部に沿って前記配線が形成されることを特徴とする請求項７に記載のテープ回路基板。
JP2006237490A 2006-09-01 2006-09-01 テープ回路基板の製造方法、及びテープ回路基板 Expired - Fee Related JP4760621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006237490A JP4760621B2 (ja) 2006-09-01 2006-09-01 テープ回路基板の製造方法、及びテープ回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006237490A JP4760621B2 (ja) 2006-09-01 2006-09-01 テープ回路基板の製造方法、及びテープ回路基板

Publications (2)

Publication Number Publication Date
JP2008060452A true JP2008060452A (ja) 2008-03-13
JP4760621B2 JP4760621B2 (ja) 2011-08-31

Family

ID=39242815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006237490A Expired - Fee Related JP4760621B2 (ja) 2006-09-01 2006-09-01 テープ回路基板の製造方法、及びテープ回路基板

Country Status (1)

Country Link
JP (1) JP4760621B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2617284C2 (ru) * 2012-03-01 2017-04-24 Конинклейке Филипс Н.В. Устройство электронной схемы и способ его изготовления
JPWO2021176498A1 (ja) * 2020-03-02 2021-09-10

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124194A (ja) * 1984-11-20 1986-06-11 松下電器産業株式会社 プリント基板
JPH0936537A (ja) * 1995-07-14 1997-02-07 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法、半田付け状態の検査方法及び半田付けの補修方法
JP2001070865A (ja) * 1999-09-02 2001-03-21 Dainippon Printing Co Ltd 配線接続部形成方法
JP2002190544A (ja) * 2000-12-19 2002-07-05 Hitachi Cable Ltd 配線基板、半導体装置、及びその製造方法
WO2003084297A1 (en) * 2002-03-28 2003-10-09 Shinko Electric Industries Co., Ltd. Wiring structure and its manufacturing method
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124194A (ja) * 1984-11-20 1986-06-11 松下電器産業株式会社 プリント基板
JPH0936537A (ja) * 1995-07-14 1997-02-07 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法、半田付け状態の検査方法及び半田付けの補修方法
JP2001070865A (ja) * 1999-09-02 2001-03-21 Dainippon Printing Co Ltd 配線接続部形成方法
JP2002190544A (ja) * 2000-12-19 2002-07-05 Hitachi Cable Ltd 配線基板、半導体装置、及びその製造方法
WO2003084297A1 (en) * 2002-03-28 2003-10-09 Shinko Electric Industries Co., Ltd. Wiring structure and its manufacturing method
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2617284C2 (ru) * 2012-03-01 2017-04-24 Конинклейке Филипс Н.В. Устройство электронной схемы и способ его изготовления
JPWO2021176498A1 (ja) * 2020-03-02 2021-09-10
WO2021176498A1 (ja) * 2020-03-02 2021-09-10 株式会社Ｆｕｊｉ 配線形成方法
JP7455953B2 (ja) 2020-03-02 2024-03-26 株式会社Fuji 配線形成方法

Also Published As

Publication number Publication date
JP4760621B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4356683B2 (ja) デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及びコネクタ並びに半導体装置
KR100688276B1 (ko) 마스크, 마스크의 제조 방법, 패턴 형성 방법, 배선 패턴형성 방법
JP4207004B2 (ja) 半導体装置の製造方法
KR100714820B1 (ko) 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기
US7754597B2 (en) Bonding pad fabrication method, method for fabricating a bonding pad and an electronic device, and electronic device
JP4613590B2 (ja) 実装基板及び電子機器
JP4742715B2 (ja) 配線パターンの形成方法、及び配線基板の製造方法
JP2005005568A (ja) バンプ構造体およびその製造方法、ならびにｉｃチップと配線基板との実装構造
JP4158755B2 (ja) 機能膜の製造方法、薄膜トランジスタの製造方法
JP4760621B2 (ja) テープ回路基板の製造方法、及びテープ回路基板
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2005057140A (ja) 多層配線基板とその製造方法
JP2010129752A (ja) 段差間配線構造及び段差間配線方法
JP2010087208A (ja) 立体構造物の形成方法、半導体装置の製造方法、および半導体装置
JP2008021843A (ja) 配線基板の製造方法、多層配線基板の製造方法
JP4479714B2 (ja) 配線基板の製造方法
JP5110042B2 (ja) デバイス実装方法
JP2006140270A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2008016643A (ja) 多層配線基板の製造方法
JP2006135236A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2006147645A (ja) 電子デバイスの実装方法、電子デバイスの実装構造、回路基板、並びに電子機器
JP2007088004A (ja) 多層回路基板の製造方法、多層回路基板、及び電気光学装置、並びに電子機器
JP2011171627A (ja) 金属配線板の製造方法
JP4079066B2 (ja) 半導体装置、回路基板および電気光学装置
JP2007067446A (ja) バンプ構造体、ｉｃチップ、ならびにｉｃチップと配線基板との実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees