JP2008021843A - 配線基板の製造方法、多層配線基板の製造方法 - Google Patents
配線基板の製造方法、多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP2008021843A JP2008021843A JP2006192726A JP2006192726A JP2008021843A JP 2008021843 A JP2008021843 A JP 2008021843A JP 2006192726 A JP2006192726 A JP 2006192726A JP 2006192726 A JP2006192726 A JP 2006192726A JP 2008021843 A JP2008021843 A JP 2008021843A
- Authority
- JP
- Japan
- Prior art keywords
- conductive portion
- electronic component
- insulating film
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】液滴吐出法を用いて電子部品の周囲に絶縁膜を形成する場合に、該絶縁膜上に形成される配線と前記電子部品との間で良好な導通を得ることを可能とした、配線基板の製造方法、多層配線基板の製造方法を提供する。
【解決手段】導電部20a,21aを有する電子部品20,21を、導電部20a,21aを上方に向けて基体10上に配置するとともに、導電部20a,21a上に導電性を有した突起12を設ける。そして、液滴吐出法を用いて電子部品20,21の周囲に、電子部品20,21と略同じ高さとなるように絶縁材料を塗布し、絶縁材料を硬化させて絶縁膜13を形成する。そして、絶縁膜13上に、突起12に接続する配線15を形成する。
【選択図】図1
【解決手段】導電部20a,21aを有する電子部品20,21を、導電部20a,21aを上方に向けて基体10上に配置するとともに、導電部20a,21a上に導電性を有した突起12を設ける。そして、液滴吐出法を用いて電子部品20,21の周囲に、電子部品20,21と略同じ高さとなるように絶縁材料を塗布し、絶縁材料を硬化させて絶縁膜13を形成する。そして、絶縁膜13上に、突起12に接続する配線15を形成する。
【選択図】図1
Description
本発明は、配線基板の製造方法、多層配線基板の製造方法に関する。
近年、回路基板(配線基板)上に実装される電子部品の小型化が進んでおり、配線基板の細密化が要求されている。このような、細密な配線構造を形成する方法として、液滴吐出法を用いて、導電性パターンを絶縁膜中に埋め込んだ状態に形成する技術がある(例えば、特許文献1参照)。
また、上記回路基板が搭載される、例えば携帯電話等の電子機器についても、近年、小型化が進行している。これに伴って、携帯電話は、回路基板(配線基板)上における電子部品の実装スペースが制限されてしまう。そのため、電子部品をより高密度で実装する方法の提供が望まれている。
そこで、基板上にチップ部品を固定し、該チップ部品の周囲に、液滴吐出法を用いて絶縁材料を塗布し、絶縁膜中にチップ部品を埋め込み、該チップ部品に接続する配線を形成することで、チップ部品が高密度で実装された配線基板が考えられる。
特開2005−327985号公報
しかしながら、液滴吐出法により電子部品の周囲に絶縁材料を配置し、絶縁膜に電子部品する際に、該絶縁体インクが電子部品の上面側に設けられた導電部上に乗り上げてしまう。このような状態のもとで硬化された絶縁体インクから構成された絶縁膜は、電子部品の導電部を覆ってしまうため、絶縁膜上に形成する配線と電子部品との間で導通が取れなくなるといった問題が生じてしまう。
本発明は上記事情に鑑みてなされたもので、液滴吐出法を用いて電子部品の周囲に絶縁膜を形成する場合に、該絶縁膜上に形成される配線と前記電子部品との間で良好な導通を得ることを可能とした、配線基板の製造方法、多層配線基板の製造方法を提供することを目的としている。
本発明の配線基板の製造方法は、導電部を有する電子部品を、該導電部を上方に向けて基体上に配置するとともに、前記導電部上に導電性を有した突起を設ける工程と、液滴吐出法を用いて前記電子部品の周囲に、該電子部品と略同じ高さとなるように絶縁材料を塗布し、該絶縁材料を硬化させて絶縁膜を形成する工程と、前記絶縁膜上に、前記突起に接続する配線を形成する工程と、を備えたことを特徴とする。
本発明の配線基板の製造方法によれば、液滴吐出法によって電子部品の周囲に塗布された絶縁材料が電子部品の上面に乗り上げたとしても、導電部上に設けられた突起が絶縁材料から突出した状態となる。よって、絶縁材料を硬化させて形成された絶縁膜は、突起を突出させた状態とし、これにより絶縁膜上に形成された配線は、前記突起を介して、電子部品に確実に導通する。
したがって、液滴吐出法を用いて電子部品を絶縁膜中に埋め込む場合においても、配線と電子部品との間が確実に導通され、高密度実装が図られた配線基板を提供することができる。
上記配線基板の製造方法においては、前記導電性突起を設けるに際して、液滴吐出法を用いるのが好ましい。
この構成によれば、液滴吐出法を用いることでフォトリソグラフィ工程等を行うことなく、導電性突起を形成できるので、配線基板の製造工程を簡略化することができる。
本発明の配線基板の製造方法は、導電部を有する電子部品を、該導電部を上方に向けて基体上に配置するとともに、少なくとも前記導電部上に撥液処理を施す工程と、液滴吐出法を用いて前記電子部品の周囲に、該電子部品と略同じ高さとなるように絶縁材料を塗布し、該絶縁材料を硬化させて絶縁膜を形成する工程と、前記絶縁層上に、前記導電部に導通する配線を形成する工程と、を備えたことを特徴とする。
本発明の配線基板の製造方法によれば、撥液処理された導電部上に乗り上げた絶縁材料がはじかれるので、前記導電部が絶縁材料に覆われてしまうことがない。よって、絶縁材料を硬化させて形成された絶縁膜は、導電部を露出させた状態とし、これにより絶縁膜上に形成された配線は電子部品に確実に導通する。
したがって、液滴吐出法を用いて電子部品を絶縁膜中に埋め込む場合においても、配線と電子部品との間が確実に導通され、高密度実装が図られた配線基板を提供することができる。
本発明の配線基板の製造方法は、導電部を有する電子部品を、該導電部を上方に向けて基体上に配置するとともに、少なくとも前記導電部上に保護膜を設ける工程と、液滴吐出法を用いて前記電子部品の周囲に、該電子部品と略同じ高さとなるように絶縁材料を塗布し、該絶縁材料を硬化させることで絶縁膜を形成する工程と、該絶縁膜を形成した後、前記保護膜を剥離し、前記導電部を露出させる工程と、前記絶縁層上に、前記導電部に導通する配線を形成する工程とを備えたことを特徴とする。
本発明の配線基板の製造方法によれば、電子部品の周囲に塗布された絶縁材料の一部が電子部品の上面に乗り上げたとしても、保護膜が設けられた導電部は絶縁材料に覆われることがない。そして、絶縁材料を硬化させた後に保護膜を剥離することで導電部は絶縁膜から露出し、これにより導電部に接続する配線を良好に形成できる。
したがって、液滴吐出法を用いて電子部品を絶縁膜中に埋め込む場合においても、配線と電子部品との間が確実に導通され、高密度実装が図られた配線基板を提供することができる。
本発明の配線基板の製造方法は、導電部を有する電子部品を、該導電部を上方に向けて基体上に配置するとともに、前記導電部上に、該導電部表面の少なくとも一部を囲む、枠状の突起を設ける工程と、液滴吐出法を用いて前記電子部品の周囲に、該電子部品と略同じ高さとなるように絶縁材料を塗布し、該絶縁材料を硬化させて絶縁膜を形成する工程と、前記絶縁膜上に前記突起内に露出する導電部に導通する配線を形成する工程と、を備えたことを特徴とする。
本発明の配線基板の製造方法によれば、電子部品の周囲に塗布された絶縁材料の一部が電子部品の上面に乗り上げたとしても、導電部上に設けられた枠状の突起に囲まれた導電部は絶縁材料によって覆われることがない。よって、例えば突起内に配線の一部を埋設することで、この配線は電子部品と良好に導通する。
したがって、液滴吐出法を用いて電子部品を絶縁膜中に埋め込む場合においても、配線と電子部品との間が確実に導通され、高密度実装が図られた配線基板を提供することができる。
上記配線基板の製造方法においては、前記突起を設ける工程は、液滴吐出法により前記導電部上に前記絶縁材料を塗布し、該絶縁材料を硬化させるのが好ましい。
この構成によれば、突起を絶縁膜を構成する絶縁材料を用いて形成しているので、該突起及び絶縁膜の形成材料を共通化することで、コストの低減を図ることができる。
本発明の多層配線基板の製造方法は、上記いずれかの配線基板の製造方法の工程を繰り返し、あるいは上記の配線基板の製造方法の異なる二以上の工程を繰り返し、配線基板を積層することを特徴とする。
本発明の多層配線基板の製造方法によれば、絶縁膜に埋め込まれた電子部品と前記絶縁膜上に形成された配線との間で良好な導通を得る配線基板を積層しているので、電子部品が高密度に実装された信頼性の高いものを提供できる。
以下、本発明の実施形態について図面を参照して説明する。
まず、本発明における配線基板の製造方法の第1実施形態について説明する。図1、図2は、配線基板の製造工程を説明する図である。
(第1の実施形態)
はじめに、図1(a)に示すように、シリコンからなる基材(基体)10上に、チップ部品(電子部品)20、21を配置する。このとき、前記チップ部品20、21の裏面には、例えば接着テープ等が設けられ、これにより基材10上に固定される。なお、前記チップ部品20、21を配置する基材としては、他にもガラス、石英ガラス、金属板など各種のものが挙げられる。さらに、これら各種の素材基板の表面に半導体膜、金属膜、絶縁膜、有機膜、などが下地層として形成されたものも含む。
はじめに、図1(a)に示すように、シリコンからなる基材(基体)10上に、チップ部品(電子部品)20、21を配置する。このとき、前記チップ部品20、21の裏面には、例えば接着テープ等が設けられ、これにより基材10上に固定される。なお、前記チップ部品20、21を配置する基材としては、他にもガラス、石英ガラス、金属板など各種のものが挙げられる。さらに、これら各種の素材基板の表面に半導体膜、金属膜、絶縁膜、有機膜、などが下地層として形成されたものも含む。
前記チップ部品20、21としては、抵抗、コンデンサー、ICチップ等が挙げられ、本実施形態では、チップ部品20として抵抗を用い、チップ部品21としてコンデンサーを用いた。また、チップ部品20、21は、その電極部(導電部)20a、21aを上方に向けた状態で基材10上に配置されている。
次に、前記電極部20a、21a上に導電性を有した突起を設ける。本実施形態では、後述する絶縁膜形成工程と同様に、インクジェット法(法液滴吐出法)を用いて導電性インクを吐出することで突起を形成した。なお、前記突起を形成する方法としてはインクジェット法に限定されることはなく、例えばスタッドバンプ法を採用することもできる。
本実施形態では、直径10nm程度の銀微粒子が有機溶剤に分散した銀微粒子分散液の分散媒をテトラデカンで置換してこれを希釈し、濃度が60wt%、粘度が8mPa・s、表面張力が0.022N/mとなるように調整したものを導電性インクとして用いた。
具体的には、前記チップ部品20、21の電極部20a、21a上に導電性インクを吐出し、焼成することにより、図1(b)に示すようにAgポスト(突起)12を形成できる。また、本実施形態では、基材10上にチップ部品20a、21aを配置した後、Agポスト12を形成しているが、電極部20a、21aに、予めAgポスト12が形成されたチップ部品20a、21aを基材10上に配置するようにしてもよい。
また、上記分散媒としては、銀微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。また、分散液の粘度は、例えば1mPa・s以上50mPa・s以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周囲がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるからである。
なお、表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
ところで、インクジェット法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式等が挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるものである。また、加圧振動方式は、材料に30kg/cm2程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出して吐出ノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。なお、本実施形態では、上記ピエゾ素子による吐出方式を採用した。
次に、インクジェット法を用いて前記チップ部品20,21の周囲に、該チップ部品20,21と略同じ高さとなるように絶縁性インク(絶縁材料)を塗布し、該絶縁性インクを硬化させることで絶縁膜を形成する。
この絶縁性インクとしては、乾燥後にSiO2、SiN、Si3N4となる液状材料、ポリイミド樹脂系、エポキシ樹脂系、ポリエステル樹脂系、フェノール樹脂系、フッ素樹脂系、紫外線硬化樹脂等が用いられる。本実施形態では、絶縁性インクとして、例えばポリイミドを溶剤(N−メチル−2−ピロリドン)に希釈し、粘度が20[mPa・s]となるように調整したものを用いた。
チップ部品20、21の周囲に塗布された絶縁性インクは、濡れ拡がることでチップ部品20、21の上面に乗り上がった状態となる。このとき、前記チップ部品20、21の電極部20a、21a上には、前記Agポスト12が形成されているので、Agポスト12は絶縁性インクから突出した状態となる。そして、絶縁性インクを硬化することにより、形成された絶縁膜13は、図1(c)に示すようにチップ部品20、21を埋め込むとともに、前記Agポスト12を突出させる。
次に、前記絶縁膜13上にAgポスト12に接続する配線を形成する。本実施形態では、図1(d)に示すように、Agポスト12と同様に、インクジェット法により銀微粒子分散液を吐出した後、硬化させることでAgポスト12に接続されるAg配線(配線)15を形成した。
上述したように、前記Agポスト12が導電性を有しているので、前記Ag配線15はAgポスト12を介して前記チップ部品20、21と確実に導通をとることができる。
以上の工程により配線基板100が製造される。
本実施形態に係る配線基板100の製造方法によれば、インクジェット法により吐出した絶縁性インクがチップ部品20、21の上面に乗り上げても、Agポスト12を露出させた状態に絶縁膜13を形成できるので、Agポスト12を介して、Ag配線15とチップ部品20、21との間で導通をとることができる。
したがって、インクジェット法を用いてチップ部品20、21を絶縁膜13中に埋め込む場合においても、Ag配線15とチップ部品20、21との間が確実に導通され、高密度実装が図られた配線基板100を提供することができる。
(第2の実施形態)
続いて、配線基板の製造方法に係る第2実施形態について説明する。なお、上記実施形態と共通の構造については同一の符号を付して説明する。
続いて、配線基板の製造方法に係る第2実施形態について説明する。なお、上記実施形態と共通の構造については同一の符号を付して説明する。
はじめに、図2(a)に示すように、基材10上に、チップ部品20、21を配置する。このとき、前記チップ部品20、21の裏面には、例えば接着テープ等が設けられ、これにより基材10上に固定される。
ところで、チップ部品20、21の表面は、通常、後述する工程で塗布される絶縁性インクに対して親液性となっており、チップ部品20、21の周辺に絶縁性インクを塗布した際に、チップ部品20、21の上面に絶縁性インクが濡れ拡がるおそれがある。
そこで、本実施形態では、前記チップ部品20、21の上面に撥液処理を施す。なお、撥液処理は、チップ部品20、21の上面のうち、少なくとも電極部20a、21a上に施せば十分である。また、本実施形態では、基材10上にチップ部品20a、21aを配置した後、撥液処理行っているが、電極部20a、21a上に予め撥液処理を施したチップ部品20a、21aを基材10上に配置するようにしてもよい。
本実施形態では、撥液化処理の一例として、チップ部品20、21の上面に有機分子膜などからなる自己組織化膜23を形成した。有機分子膜は、一端側にチップ部品20、21の表面に結合可能な官能基を有し、他端側にチップ部品20、21の表面を撥液性等に改質する(表面エネルギーを制御する)官能基を有すると共に、これらの官能基を結ぶ炭素の直鎖あるいは一部分岐した炭素鎖を備えており、チップ部品20、21に結合して自己組織化して分子膜、例えば単分子膜を形成するものである。
また、自己組織化膜23は、基板など下地層等構成原子と反応可能な結合性官能基とそれ以外の直鎖分子とからなり、該直鎖分子の相互作用により極めて高い配向性を有する化合物を、配向させて形成された膜である。この自己組織化膜は、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。即ち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性等を付与することができる。
上記の高い配向性を有する化合物として、例えばフルオロアルキルシランを用いた場合には、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜が形成されるので、膜の表面に均一な撥液性が付与される。
自己組織化膜を形成する化合物としては、例えば、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下、「FAS」と表記する)を挙げることができる。使用に際しては、一つの化合物を単独で用いるのも好ましいが、2種以上の化合物を組合せて使用しても、本発明の所期の目的を損なわなければ制限されない。また、本実施形態においては、前記の自己組織化膜を形成する化合物として、前記FASを用いるのが、基板との密着性および良好な撥液性を付与する上で好ましい。
有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板とを同一の密閉容器中に入れておき、室温の場合は2〜3日程度の間放置すると基板上に形成される。また、密閉容器全体を100℃に保持することにより、3時間程度で基板上に形成される。以上に述べたのは、気相からの形成法であるが、液相からも自己組織化膜は形成可能である。
例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板上に自己組織化膜が得られる。
例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板上に自己組織化膜が得られる。
撥液化処理の他の方法として、常圧でプラズマ照射する方法が挙げられる。プラズマ処理に用いるガス種は、基板の表面材質等を考慮して種々選択できる。例えば、4フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等のフルオロカーボン系ガスを処理ガスとして使用できる。この場合、基板の表面に、撥液性のフッ化重合膜を形成することができる。また、撥液化処理は、所望の撥液性を有するフィルム、例えば4フッ化エチレン加工されたポリイミドフィルム等を基板表面に貼着することによっても行うことができる。また、撥液性を示す薄膜を、前記チップ部品20、21の上面に、転写、ディップ、塗布、あるいは滴下することで形成してもよい。
続いて、上記実施形態と同様に、インクジェット法を用いて前記チップ部品20、21の周囲に、チップ部品20、21と略同じ高さとなるように絶縁性インクを塗布し、該絶縁性インクを硬化させることで絶縁膜を形成する。
このとき、チップ部品20、21の周囲に塗布された絶縁性インクの一部が、チップ部品20、21の上面に乗り上げた場合でも、撥液性を示す前記自己組織化膜23が形成されたチップ部品20、21の上面は撥液性となっているため、前記絶縁性インクがはじかれ、チップ部品20、21の上面が絶縁性インクに覆われることがない。このような状態で絶縁性インクを硬化させることで、図2(c)に示すように、チップ部品20、21の上面を露出させた状態に絶縁膜13が形成される。
次に、前記電極部20a、21aに接続する配線を前記絶縁膜13上に形成する。なお、配線を形成するに際し、前記自己組織化膜23を剥離しておくのが望ましい。本実施形態では、インクジェット法を用い、上記第1の実施形態と同様に銀微粒子分散液を吐出し、硬化させることで、図2(d)に示すAg配線15を形成した。このとき、前記電極部20a、21aが絶縁膜13から露出した状態となっているので、前記配線15と前記電極部20a、21aとは確実に接続されたものとなる。以上の工程により、本実施形態に係る配線基板200を製造することができる。
本実施形態に係る配線基板200の製造方法によれば、チップ部品20、21の電極部20a、21a上に乗り上げた絶縁性材料は、撥液性を有する自己組織化膜23によってはじかれ、前記電極部20a、21aを覆ってしまうことがなく、電極部20a、21aを露出させた状態に絶縁膜13が形成される。
したがって、インクジェット法を用いてチップ部品20、21を絶縁膜13中に埋め込む場合においても、Ag配線15とチップ部品20、21との間が確実に導通され、高密度実装が図られた配線基板200を提供することができる。
(第3実施形態)
続いて、配線基板の製造方法に係る第3実施形態について説明する。なお、上記実施形態と共通の構造については同一の符号を付して説明する。
続いて、配線基板の製造方法に係る第3実施形態について説明する。なお、上記実施形態と共通の構造については同一の符号を付して説明する。
はじめに、図3(a)に示すように、基材10上に、チップ部品20、21を配置する。このとき、前記チップ部品20、21の裏面には、例えば接着テープ等が設けられ、これにより基材10上に固定される。
ところで、チップ部品20、21の表面は、通常、後述する工程で塗布される絶縁性インクに対して親液性となっており、チップ部品20、21の周辺に絶縁性インクを塗布した際に、チップ部品20、21の上面に絶縁性インクが濡れ拡がってしまうおそれがある。
そこで、本実施形態では、図3(b)に示すように前記チップ部品20、21の上面に保護テープ(保護膜)30を貼着する。なお、前記保護テープ30は少なくとも電極部20a、21aを覆っていればよい。また、本実施形態では、基材10上にチップ部品20a、21aを配置した後、前記保護テープ30を設けているが、電極部20a、21aに、予め保護テープ30が形成されたチップ部品20a、21aを基材10上に配置するようにしてもよい。
続いて、上記実施形態と同様に、インクジェット法を用いて前記チップ部品20、21の周囲にチップ部品20、21と略同じ高さとなるように絶縁性インクを塗布し、該絶縁性インクを硬化させることで絶縁膜を形成する。
このとき、絶縁性インクの一部がチップ部品20、21の上面に乗り上げるため、図3(c)に示すように前記保護テープ30上に絶縁膜13が形成されたものとなる。
その後、チップ部品20、21から保護テープ30を剥離する。このとき、図3(d)に示すように、上述した保護テープ30上に形成された絶縁膜13は保護テープ30とともに剥離され、これにより電極部20a、21aを露出させた状態に絶縁膜13が形成される。
なお、前記保護テープ30としては、その表面が後述する絶縁性インクに対し撥液性を示すものが好ましい。このようにすれば、絶縁性インクの保護テープ30上への乗り上げを抑制し、前記保護テープ30上に形成される絶縁膜の膜厚を抑えることができ、保護テープ30の剥離を容易に行うことができる。
次に、前記絶縁膜13上に前記電極部20a、21aに接続する配線を形成する。本実施形態では、インクジェット法を用い、上記実施形態と同様に銀微粒子分散液を吐出し、硬化させることでAg配線15を形成する。このとき、前記電極部20a、21aが絶縁膜13から露出した状態となっているので、前記配線15と前記電極部20a、21aとは確実に接続されたものとなる。以上の工程により、本実施形態に係る配線基板300を製造することができる。
本実施形態に係る配線基板300の製造方法によれば、インクジェット法によって形成された絶縁膜が前記電極部20a、21a上を覆った場合でも、保護テープ30を剥離することで、前記電極部20a、21aが露出した状態となる。
よって、インクジェット法を用いてチップ部品20、21を絶縁膜13中に埋め込む場合においても、Ag配線15とチップ部品20、21との間が確実に導通され、高密度実装が図られた配線基板300を提供することができる。
(第4実施形態)
続いて、配線基板の製造方法に係る第4実施形態について説明する。なお、上記実施形態と共通の構造については同一の符号を付して説明する。
続いて、配線基板の製造方法に係る第4実施形態について説明する。なお、上記実施形態と共通の構造については同一の符号を付して説明する。
はじめに、上記実施形態と同様に、基材10上に、チップ部品20、21を配置する。このとき、前記チップ部品20、21の裏面には、例えば接着テープ等が設けられ、これにより基材10上に固定される。
次に、前記電極部20a、21a上に、該電極部20a、21a表面の少なくとも一部を囲む、図4に示すような円筒形状からなる枠状部(枠状の突起)40を設ける。本実施形態では、インクジェット法を用いて絶縁性インクを吐出し硬化させることで、図5(a)に示すように枠状部40を形成する。すなわち、本実施形態では、前記枠状部40は、絶縁膜13と同一材料から構成されたものとなっている。
また、本実施形態では、基材10上にチップ部品20a、21aを配置した後、枠状部40を形成しているが、電極部20a、21aに、予め枠状部40が形成されたチップ部品20a、21aを基材10上に配置するようにしてもよい。
前記枠状部40を形成した後、上記実施形態と同様に、インクジェット法を用いて前記チップ部品20、21の周囲に該チップ部品20、21と略同じ高さとなるように絶縁性インクを塗布し、該絶縁性インクを硬化させることで絶縁膜を形成する。
このとき、チップ部品20、21の周囲に塗布された絶縁性インクの一部が、チップ部品20、21の上面に乗り上げた場合でも、枠状部40により囲まれた電極部20a、21aは絶縁性インクに覆われることがない。このような状態にて絶縁性インクを硬化させることで、図5(b)に示すように前記チップ部品20、21が絶縁膜13中に埋め込まれる。このとき、前記枠状部40は、前記絶縁膜13から突出した状態となっている。
上述したように前記枠状部40は、絶縁膜13と同一材料により形成されているので、枠状部40及び絶縁膜13の形成材料が共通化されることでコストの低減を図ることができる。また、枠状部40と絶縁膜13との密着性が向上する。
次に、前記絶縁膜13上に前記電極部20a、21aに接続される配線を形成する。本実施形態では、インクジェット法を用い、上記第1の実施形態と同様に銀微粒子分散液を吐出し、乾燥(硬化)することで図5(c)に示すAg配線(配線)15を形成した。ここで、上述したように前記枠状部40に囲まれた領域には、電極部20a、21aが露出した状態となっているので、前記配線15の一部を枠状部40内に埋め込むことで、配線15と電極部20a、21aとの間を良好に導通させることができる。以上の工程により、本実施形態に係る配線基板400を製造することができる。なお、前記枠状部40内からワイヤーを引き出し配線に接続させることで、チップ部品20,21に接続する配線を形成してもよい。
本実施形態に係る配線基板400の製造方法によれば、インクジェット法によって塗布された絶縁性インクがチップ部品20、21の上面に乗り上げても、電極部20a、21a上に設けられた枠状部40に囲まれた電極部20a、21aは絶縁性インクによって覆われることがない。よって、枠状部40内に埋設されたAg配線15はチップ部品20、21と良好に導通する。
したがって、インクジェット法を用いてチップ部品20、21を絶縁膜13中に埋め込む場合においても、Ag配線15とチップ部品20、21との間が確実に導通され、高密度実装が図られた配線基板400を提供することができる。
(多層配線基板の製造方法)
次に、本発明の多層配線基板の製造方法に係る一実施形態について説明する。
次に、本発明の多層配線基板の製造方法に係る一実施形態について説明する。
本発明に係る多層配線基板の製造方法は、配線基板の製造方法の工程を繰り返す、あるいは異なる工程を繰り返すことで配線基板を積層するものである。なお、繰り返される工程としては、上層の配線基板を形成するのに最適なものが採用される。本実施形態では、導電部上に突起を形成する工程を備える、配線基板の製造方法の工程を繰り返すことで、多層配線基板を形成している。
具体的には、図6(a)に示すように、上記第1実施形態にて形成した配線基板100上に第1層間絶縁膜60を形成する。そして、前記第1層間絶縁膜60上にスルーホールH1を介して配線15に接続される第1上層配線61を形成する。
続いて、図6(b)に示すように、前記第1層間絶縁膜60上にICチップ(電子部品)70の端子部(導電部)71を上方に向けて配置する。そして、上記第1実施形態に係る配線基板の形成工程と同様に、前記端子部71にAgポスト(突起)72を形成する。そして、Agポスト72を形成した後、ICチップ70の周囲にインクジェット法により絶縁性インクを塗布し、硬化させることで第2層間絶縁膜(絶縁膜)62を形成する。これにより、第2層間絶縁膜62中にICチップ70を埋め込むことができる。
そして、前記第2層間絶縁膜62上に前記Agポスト72に接続する第2上層配線63を形成する。このとき、Agポスト72が第2層間絶縁膜62から突出した状態に形成されるので、Agポスト72と第2上層配線63とは確実に導通する。
また、この第2上層配線63は、スルーホールH3を介して第1上層配線61、あるいはスルーホールH2を介してAg配線15に導通される。よって、ICチップ70と第2上層配線63とは、Agポスト72を介して良好に導通されたものとなっている。
そして、前記第2層間絶縁膜62上に第3層間絶縁膜64を形成し、該第3層間絶縁膜64上に他のチップ部品24、25を実装する。以上の工程により、多層配線基板500を形成することができる。
本発明の多層配線基板500の製造方法によれば、上述した配線基板の製造方法の工程を繰り返すことで、第2層間絶縁膜62に埋め込まれたICチップ70と前記第2層間絶縁膜62上に形成された第2上層配線63との間で良好な導通を得る配線基板を積層しているので、電子部品(チップ部品20,21、ICチップ70)が高密度に実装された信頼性の高いものを提供できる。
10…基材(基体)、12…Agポスト(突起)、13…絶縁膜、15…Ag配線(配線)、20,21…チップ部品(電子部品)、20a,21a…電極部(導電部)、30…保護テープ(保護膜)、40…枠状部、62…第2層間絶縁膜(絶縁膜)、70…ICチップ(電子部品)、71…端子部(導電部)、72…Agポスト(突起)、100…配線基板、200…配線基板、300…配線基板、400…配線基板、500…多層配線基板
Claims (7)
- 導電部を有する電子部品を、該導電部を上方に向けて基体上に配置するとともに、前記導電部上に導電性を有した突起を設ける工程と、
液滴吐出法を用いて前記電子部品の周囲に、該電子部品と略同じ高さとなるように絶縁材料を塗布し、該絶縁材料を硬化させて絶縁膜を形成する工程と、
前記絶縁膜上に、前記突起に接続する配線を形成する工程と、を備えたことを特徴とする配線基板の製造方法。 - 前記導電性突起を設けるに際して、液滴吐出法を用いることを特徴とする請求項1に記載の配線基板の製造方法。
- 導電部を有する電子部品を、該導電部を上方に向けて基体上に配置するとともに、少なくとも前記導電部上に撥液処理を施す工程と、
液滴吐出法を用いて前記電子部品の周囲に、該電子部品と略同じ高さとなるように絶縁材料を塗布し、該絶縁材料を硬化させて絶縁膜を形成する工程と、
前記絶縁層上に、前記導電部に導通する配線を形成する工程と、を備えたことを特徴とする配線基板の製造方法。 - 導電部を有する電子部品を、該導電部を上方に向けて基体上に配置するとともに、少なくとも前記導電部上に保護膜を設ける工程と、
液滴吐出法を用いて前記電子部品の周囲に、該電子部品と略同じ高さとなるように絶縁材料を塗布し、該絶縁材料を硬化させることで絶縁膜を形成する工程と、
該絶縁膜を形成した後、前記保護膜を剥離し、前記導電部を露出させる工程と、
前記絶縁層上に、前記導電部に導通する配線を形成する工程とを備えたことを特徴とする配線基板の製造方法。 - 導電部を有する電子部品を、該導電部を上方に向けて基体上に配置するとともに、前記導電部上に、該導電部表面の少なくとも一部を囲む、枠状の突起を設ける工程と、
液滴吐出法を用いて前記電子部品の周囲に、該電子部品と略同じ高さとなるように絶縁材料を塗布し、該絶縁材料を硬化させて絶縁膜を形成する工程と、
前記絶縁膜上に前記突起内に露出する導電部に導通する配線を形成する工程と、を備えたことを特徴とする配線基板の製造方法。 - 前記突起を設ける工程は、液滴吐出法により前記導電部上に前記絶縁材料を塗布し、該絶縁材料を硬化させることを特徴とする請求項5に記載の配線基板の製造方法。
- 請求項1〜6のいずれか一項に記載の配線基板の製造方法の工程を繰り返し、あるいは請求項1〜6のいずれか一項に記載の配線基板の製造方法の異なる二以上の工程を繰り返し、配線基板を積層することを特徴とする多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192726A JP2008021843A (ja) | 2006-07-13 | 2006-07-13 | 配線基板の製造方法、多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192726A JP2008021843A (ja) | 2006-07-13 | 2006-07-13 | 配線基板の製造方法、多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008021843A true JP2008021843A (ja) | 2008-01-31 |
Family
ID=39077595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006192726A Withdrawn JP2008021843A (ja) | 2006-07-13 | 2006-07-13 | 配線基板の製造方法、多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008021843A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019192A (ja) * | 2010-07-07 | 2012-01-26 | Samsung Electro-Mechanics Co Ltd | 電子部品モジュール及びその製造方法 |
JP2014003177A (ja) * | 2012-06-19 | 2014-01-09 | Fuji Mach Mfg Co Ltd | 半導体パッケージ及びその製造方法 |
JP2015135933A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社ワールドメタル | 多層配線板とその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163499A (ja) * | 1997-11-28 | 1999-06-18 | Nitto Boseki Co Ltd | プリント配線板の製造方法及びこの製造方法によるプリント配線板 |
JPH11330676A (ja) * | 1998-05-20 | 1999-11-30 | Sony Corp | 実装基板の製造方法 |
JP2003188521A (ja) * | 2001-12-18 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 部品混載実装方法 |
JP2004096058A (ja) * | 2002-07-09 | 2004-03-25 | Shinko Electric Ind Co Ltd | 素子内蔵基板製造方法およびその装置 |
JP2004327985A (ja) * | 2003-04-21 | 2004-11-18 | Hewlett-Packard Development Co Lp | 可変ギャップ・サーマル・インターフェース装置 |
JP2005268693A (ja) * | 2004-03-22 | 2005-09-29 | Seiko Epson Corp | パターン形成方法、回路基板および電子機器 |
JP2006140270A (ja) * | 2004-11-11 | 2006-06-01 | Seiko Epson Corp | 電子デバイスの実装方法、回路基板、及び電子機器 |
JP2006140437A (ja) * | 2004-09-27 | 2006-06-01 | Seiko Epson Corp | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
-
2006
- 2006-07-13 JP JP2006192726A patent/JP2008021843A/ja not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163499A (ja) * | 1997-11-28 | 1999-06-18 | Nitto Boseki Co Ltd | プリント配線板の製造方法及びこの製造方法によるプリント配線板 |
JPH11330676A (ja) * | 1998-05-20 | 1999-11-30 | Sony Corp | 実装基板の製造方法 |
JP2003188521A (ja) * | 2001-12-18 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 部品混載実装方法 |
JP2004096058A (ja) * | 2002-07-09 | 2004-03-25 | Shinko Electric Ind Co Ltd | 素子内蔵基板製造方法およびその装置 |
JP2004327985A (ja) * | 2003-04-21 | 2004-11-18 | Hewlett-Packard Development Co Lp | 可変ギャップ・サーマル・インターフェース装置 |
JP2005268693A (ja) * | 2004-03-22 | 2005-09-29 | Seiko Epson Corp | パターン形成方法、回路基板および電子機器 |
JP2006140437A (ja) * | 2004-09-27 | 2006-06-01 | Seiko Epson Corp | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
JP2006140270A (ja) * | 2004-11-11 | 2006-06-01 | Seiko Epson Corp | 電子デバイスの実装方法、回路基板、及び電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019192A (ja) * | 2010-07-07 | 2012-01-26 | Samsung Electro-Mechanics Co Ltd | 電子部品モジュール及びその製造方法 |
JP2014003177A (ja) * | 2012-06-19 | 2014-01-09 | Fuji Mach Mfg Co Ltd | 半導体パッケージ及びその製造方法 |
JP2015135933A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社ワールドメタル | 多層配線板とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7566584B2 (en) | Electronic substrate manufacturing method, semiconductor device manufacturing method, and electronic equipment manufacturing method | |
US7348269B2 (en) | Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus | |
KR100620881B1 (ko) | 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법 | |
US9603249B2 (en) | Direct metalization of electrical circuit structures | |
KR100714820B1 (ko) | 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기 | |
US8322033B2 (en) | Method for forming a conductive post for a multilayered wiring substrate | |
JP2006278982A (ja) | 半導体装置の製造方法、半導体装置、表示装置および電子機器 | |
JP4742715B2 (ja) | 配線パターンの形成方法、及び配線基板の製造方法 | |
JP2010141293A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100769636B1 (ko) | 다층구조 형성 방법 | |
JP2008117997A (ja) | 電子基板の製造方法 | |
JP2005005568A (ja) | バンプ構造体およびその製造方法、ならびにicチップと配線基板との実装構造 | |
JP2008021843A (ja) | 配線基板の製造方法、多層配線基板の製造方法 | |
US20090071706A1 (en) | Method for producing multilayered wiring substrate, multilayered wiring substrate, and electronic apparatus | |
JP4458075B2 (ja) | 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法 | |
JP2010129752A (ja) | 段差間配線構造及び段差間配線方法 | |
JP2009076530A (ja) | 配線パターンの形成方法 | |
JP4211842B2 (ja) | 電子基板の製造方法及び多層配線基板の製造方法 | |
US20080172868A1 (en) | Method for manufacturing wiring board and method for manufacturing multilayer wiring board | |
JP4760621B2 (ja) | テープ回路基板の製造方法、及びテープ回路基板 | |
JP2008016643A (ja) | 多層配線基板の製造方法 | |
JP2007088004A (ja) | 多層回路基板の製造方法、多層回路基板、及び電気光学装置、並びに電子機器 | |
JP2006140270A (ja) | 電子デバイスの実装方法、回路基板、及び電子機器 | |
JP2006043623A (ja) | パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器 | |
JP2007189045A (ja) | 配線基板とその製造方法及び半導体装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090311 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20110428 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110510 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Effective date: 20110624 Free format text: JAPANESE INTERMEDIATE CODE: A761 |