JP2012019192A - 電子部品モジュール及びその製造方法 - Google Patents

電子部品モジュール及びその製造方法 Download PDF

Info

Publication number
JP2012019192A
JP2012019192A JP2011065372A JP2011065372A JP2012019192A JP 2012019192 A JP2012019192 A JP 2012019192A JP 2011065372 A JP2011065372 A JP 2011065372A JP 2011065372 A JP2011065372 A JP 2011065372A JP 2012019192 A JP2012019192 A JP 2012019192A
Authority
JP
Japan
Prior art keywords
electronic component
circuit pattern
insulating layer
component module
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011065372A
Other languages
English (en)
Inventor
Yon-Jie Kim
キム・ヨン・ジェ
Jie-Wu John
ジョン・ジェ・ウ
Yon-Suk Yu
ユ・ヨン・スク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012019192A publication Critical patent/JP2012019192A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】本発明は電子部品モジュール及びその製造方法に関する。
【解決手段】本発明による電子部品モジュールは第１回路パターンが埋め込まれた第１面を有する第１絶縁層と、上記第１回路パターンに実装され、電極部の位置が異なる少なくとも１種以上の電子部品と、上記電子部品を覆うモールド膜とを含む。本実施形態によると、回路パターンが形成された薄い絶縁層を含んで薄膜化された電子部品モジュールを提供することができる。
【選択図】図１

Description

本発明は電子部品モジュール及びその製造方法に関し、より具体的には薄膜化された電子部品モジュールを提供し、製造工程が単純な電子部品モジュールの製造方法に関する。
印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＰＣＢ）とはフェノール樹脂絶縁板またはエポキシ樹脂絶縁板などの絶縁材に回路パターンが形成されたもので、印刷回路基板に実装された部品を電気的に連結して電源などを供給すると同時に部品を機械的に固定させる役割をする。
電子製品が小型化、薄板化、高密度化及びパッケージ（ｐａｃｋａｇｅ）化されるに伴って印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）も微細パターン（ｆｉｎｅ ｐａｔｔｅｒｎ）化、小型化及びパッケージ化が進んでいる。
印刷回路基板は微細パターンを形成したり、信頼性及び設計密度を高めるために原資材の変更とともに回路の層構成を複合化する構造に変化している。また、電子部品もＤＩＰ（Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ）型からＳＭＴ（Ｓμｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）型に変更され、実装密度が高くなっている。
印刷回路基板は絶縁基板の片面にのみ回路層を形成した単面ＰＣＢ、両面に回路層を形成した両面ＰＣＢ及び多層に配線したＭＬＢ（多層印刷回路基板；Ｍｕｌｔｉ Ｌａｙｅｒｅｄ Ｂｏａｒｄ）がある。
絶縁基板に回路パターンを形成する通常の方法としては、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）工法、アディティブ（ａｄｄｉｔｉｖｅ）工法、セミアディティブ（Ｓｅｍｉ−ａｄｄｉｔｉｖｅ）工法、及び修正されたセミアディティブ工法（Ｍｏｄｉｆｉｅｄ ｓｅｍｉａｄｄｉｔｉｖｅ）工法などがある。
しかしながら、上述した工法によると、積層板形成、レジスト塗布、レジストエッチング及び水洗いなどの複雑な工程を経て印刷回路基板が形成されるため、製造工程に多くの時間が掛かる上、単価も高く、製造工程中に発生した排出液が環境汚染の要素となるという問題点があった。
これにより、最近では、インクジェットプリンティングを利用して絶縁基板上に導電性インクを直接印刷することで回路パターンを具現する印刷回路基板の製造工法が用いられている。インクジェットプリンティングを利用した印刷回路基板の製造工法は極めて簡単で、環境汚染を大きく減らすことができるという長所によりその利用範囲が次第に広がっている。
韓国特許出願公開第２００９−８９６１０号 日本国特許出願公開第２００８−２１８４３号
本発明の目的は、薄膜化された電子部品モジュールを提供し、製造工程が単純化された電子部品モジュールの製造方法を提供することである。
上記課題を解決するために、本発明の一実施形態は第１回路パターンが埋め込まれた第１面を有する第１絶縁層と、上記第１回路パターンに実装され、電極部の位置が異なる少なくとも１種以上の電子部品と、上記電子部品を覆うモールド膜とを含む電子部品モジュールを提供する。
上記第１絶縁層の厚さは１０乃至２００μｍであることができる。
上記電子部品は抵抗、コンデンサーまたは半導体チップであることができる。
上記第１絶縁層は上記第１面に対向し、上記第１回路パターンと電気的に連結された第２回路パターンが形成された第２面を有することができる。
上記第１絶縁層は上記第１面に対向し、上記第１回路パターンと電気的に連結された第２回路パターンが形成された第２面を有し、上記第１絶縁層上に形成され、上記第２回路パターンと電気的に連結される第３回路パターンが形成される第２絶縁層をさらに含むことができる。
また、上記第３回路パターンに実装される電子部品をさらに含むことができ、上記第２絶縁層の厚さは１０乃至２００μｍであることができる。
本発明の他の実施形態は、支持基板上に電子部品の電極部が下面に向かうように搭載する段階と、インクジェット法により絶縁樹脂を吐出して上記電子部品を覆うモールド膜を形成する段階と、上記支持基板で上記電子部品の電極部が上面に向かうように上記モールド膜を裏返す段階と、インクジェット法により上記モールド膜及び上記電子部品の電極部上に第１回路パターンを形成する段階と、インクジェット法により上記第１回路パターン上に第１絶縁層を形成する段階とを含む電子部品モジュールの製造方法を提供する。
上記電子部品は電極部の位置が異なる１種以上であることができる。
上記電子部品モジュールの製造方法において、上記支持基板上に粘着フィルムを配置した後、上記電子部品を搭載することができる。
上記電子部品モジュールの製造方法において、上記第１絶縁層上に上記第１回路パターンと電気的に連結される第２回路パターンをインクジェット法により形成する段階をさらに含むことができる。
上記電子部品モジュールの製造方法において、上記第１絶縁層上に上記第１回路パターンと電気的に連結される第２回路パターンをインクジェット法により形成する段階と、上記第１絶縁層上にインクジェット法により上記第２回路パターンと電気的に連結される第３回路パターンを有する第２絶縁層を形成する段階をさらに含むことができる。
また、上記第３回路パターンに電子部品を実装する段階をさらに含むことができる。
本実施形態によると、回路パターンが形成された薄い絶縁層を形成することができ、上記絶縁層に高密度で電子部品を実装することができ、これにより薄膜化された電子部品モジュールを提供することができる。
また、インクジェット法を利用して絶縁層及び回路パターンを形成することで、電子部品モジュールの製造工程を単純化することができる。また、製造工程の特性上、自由にモールド膜を形成することができ、電子部品のサイズ及び電極部の形成位置にかかわらず複数の電子部品はその電極部が全て同一レベルに位置するようになり、回路パターンの形成が容易になる。
本発明の一実施形態による電子部品モジュールを示す概略的な断面図である。 本発明の他の実施形態による電子部品モジュールを示す概略的な断面図である。 本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の他の実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の他の実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。 本発明の他の実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号に表示される要素は同じ要素である。
図１は、本発明の一実施形態による電子部品モジュールを示す概略的な断面図である。
図１を参照すると、本実施形態による電子部品モジュールは第１絶縁層３０と、上記第１絶縁層上に実装された電子部品１１、１２、上記電子部品を覆うモールド膜２０を含む。
上記第１絶縁層３０は、第１回路パターン３０ａが埋め込まれた第１面を有する。上記第１絶縁層３０は電子部品の電極部に形成された第１回路パターン３０ａを覆うように絶縁樹脂がインクジェット法により吐出されて形成されたものである。これに対する具体的な形成方法は後述する。
上記第１絶縁層３０は第１回路パターン３０ａが埋め込まれた第１面に対向する第２面を有し、上記第２面には第２回路パターン３０ｂが形成されることができる。上記第１及び第２回路パターン３０ａ、３０ｂは第１絶縁層３０に形成されたビアホールを通じて電気的に連結されることができる。
上記第１絶縁層３０はこれに制限されないが、ポリイミド系樹脂、エポキシ系樹脂、ポリエステル系樹脂、フェノール樹脂、または紫外線硬化樹脂であることができる。
上記第１絶縁層３０の厚さはこれに制限されないが、１０乃至２００μｍであることができる。
本実施形態によると、後述する製造工程により、第１回路パターンが形成された薄い絶縁層を形成することができ、上記絶縁層に高密度で電子部品を実装することができ、これにより薄膜化された電子部品モジュールを提供することができる。
上記第１回路パターン３０ａには電極部の位置が異なる１種以上の電子部品１１、１２が実装されている。上記第２回路パターン３０ｂは第１回路パターン３０ａに実装された電子部品１１、１２に外部電源を印加する一手段であることができる。
本実施形態における上記電子部品１１、１２は抵抗、コンデンサー、半導体チップなどであることができる。
上記モールド膜２０は電子部品１１、１２を覆うもので、異なる１種以上の電子部品は上記モールド膜により固定され、外部環境から保護されることができる。
上記電子部品１１、１２は電子部品に電気信号を印加する電極部１１ａ、１２ａの形成位置が異なる１種以上であることができる。本実施形態における電子部品１１、１２は異なるサイズであったり、電極部の位置が異なっても上記モールド膜２０により固定され、電子部品の電極部１１ａ、１２ａは同一レベルに配置され、第１絶縁層の第１回路パターン３０ａに実装されることができる。
図２は本発明の他の実施形態による電子部品モジュールを示す概略的な断面図である。上述の実施例と同じ符号は同じ構成を表すため、他の構成要素を主に説明する。
図２を参照すると、本実施形態による電子部品モジュールは第１絶縁層３０と、上記第１絶縁層上に配置された電子部品１１、１２と、上記電子部品を覆うモールド膜２０と、上記第１絶縁層上に形成された第２絶縁層４０を含む。
上記第２絶縁層４０には上記第１絶縁層３０の第２面に形成された第２回路パターン３０ｂと電気的に連結された第３回路パターン４０ａが形成されることができる。上記第２及び第３回路パターン３０ｂ、４０ａは第１絶縁層３０に形成されたビアホールを通じて電気的に連結されることができる。
また、上記第２絶縁層４０上に形成された第３回路パターン４０ａには電子部品１３が実装されることができる。
上記第２絶縁層４０はこれに制限されないが、ポリイミド系樹脂、エポキシ系樹脂、ポリエステル系樹脂、フェノール樹脂、または紫外線硬化樹脂であることができる。
上記第２絶縁層４０の厚さはこれに制限されないが、１０乃至２００μｍであることができる。
本実施形態によると、薄膜化され、多層の回路パターンを有する電子部品モジュールが提供される。
以下、本発明の一実施形態による電子部品モジュールの製造方法を説明する。
図３ａ乃至３ｈは、本発明の一実施形態による電子部品モジュールの製造方法を説明するための工程別断面図である。
まず、図３ａに図示されたように、支持基板Ｓに粘着フィルムＴを配置させる。支持基板Ｓは電子部品モジュールを構成するのではなく、以後の工程を進めるための作業台として理解されることができる。
この後、図３ｂに図示されたように、粘着フィルムＴ上に電子部品１１、１２を搭載する。このとき、上記電子部品１１、１２は電極部の位置が異なる１種以上の電子部品であることができる。
このとき、上記電子部品の電極部１１ａ、１２ａは下面に向かうように配置される。即ち、粘着フィルムＴと接するように粘着フィルムＴ上に配置する。これにより、電子部品のサイズ及び電極部の形成位置にかかわらず複数の電子部品はその電極部が全て同一レベルに位置するようになる。
上記粘着フィルムＴにより電子部品１１、１２の搭載位置が固定されることができ、これによってその後の工程を容易に行うことができる。しかし、上記粘着フィルムの形成段階は必須ではなく、支持基板上に直に電子部品を搭載することもできる。
次に、図３ｃに図示されたように、インクジェット法により粘着フィルムＴに搭載された電子部品１１、１２を覆うモールド膜２０を形成する。
インクジェットプリントヘッドＩを通じて絶縁樹脂を電子部品１１、１２上に吐出し、絶縁樹脂を硬化させてモールド膜２０を形成することができる。
上記絶縁樹脂はこれに制限されないが、ポリイミド系樹脂、エポキシ系樹脂、ポリエステル系樹脂、フェノール樹脂、または紫外線硬化樹脂を使用することができる。
インクジェット法は加圧振動方式、帯電制御方式、または熱変換方式などがあり、これらを自由に使用できる。
本実施形態における電子部品の電極部は下面に向かって粘着フィルムと接している。これにより電子部品の電極部には絶縁樹脂が形成される可能性がなく、その後の電子部品の電極部に回路パターンを形成する工程を容易に行うことができる。
次に、図３ｄに図示されたように、支持基板Ｓで上記電子部品の電極部１１ａ、１２ａが上面に向かうように上記モールド膜２０を裏返す。
上記モールド膜２０により電子部品１１、１２は固定され、電子部品の電極部１１ａ、１２ａは同一レベルを保持した状態で上面に向かうようになる。
これにより、電子部品の電極部に回路パターンを形成した後の工程が容易となることができる。
次に、図３ｅに図示されたように、インクジェット法によりモールド膜２０及び電子部品の電極部１１ａ、１２ａ上に第１回路パターン３０ａを形成する。
インクジェットプリントヘッドＩを通じて導電性インクをモールド膜２０及び電子部品の電極部１１ａ、１２ａ上に吐出し、導電性インクを硬化させて第１回路パターン３０ａを形成することができる。
上記導電性インクはこれに制限されないが、伝導性ポリマーを使用することができる。
次に、図３ｆに図示されたように、インクジェット法により第１回路パターン３０ａ上に第１絶縁層３０を形成する。
インクジェットプリントヘッドＩを通じて第１回路パターン３０ａを覆うように絶縁樹脂を吐出し、絶縁樹脂を硬化させて第１絶縁層３０を形成することができる。これにより、第１回路パターン３０ａは第１絶縁層３０に埋め込まれた形態となる。
上記絶縁樹脂はこれに制限されないが、ポリイミド系樹脂、エポキシ系樹脂、ポリエステル系樹脂、フェノール樹脂、または紫外線硬化樹脂を使用することができる。
次に、図３ｇに図示されたように、インクジェット法により第１回路パターン３０ａと電気的に連結される第２回路パターン３０ｂを形成する。
第１絶縁層３０を形成した後に、第１回路パターン３０ａと連結されることができるビアホールを形成することができる。上記ビアホールの形成は当業界に公知のフォトリソグラフィまたはレーザーなどにより形成することができる。
その後、上記ビアホール及び第１絶縁層３０上にインクジェットプリントヘッドＩを通じて導電性インクを吐出し、導電性インクを硬化させて第２回路パターン３０ｂを形成することができる。
その後、支持基板Ｓから分離することで、図３ｈに図示されたような電子部品モジュールが製造される。
上記のような絶縁層及び回路パターンの形成工程を繰り返すと、多層の回路パターンを有する電子部品モジュールを製造することができる。
図４ａ乃至図４ｃは、本発明の他の実施形態による電子部品モジュールの製造方法を示す工程別断面図である。本実施形態は上述の電子部品モジュールの製造工程で連続的に行われることができ、図３ｇに図示された工程後から説明する。
図４ａに図示されたように、インクジェット法により第１絶縁層３０上に第２絶縁層４０を形成する。
インクジェットプリントヘッドＩを通じて第２回路パターン３０ｂを覆うように絶縁樹脂を吐出し、絶縁樹脂を硬化させて第２絶縁層４０を形成することができる。
次に、図４ｂに図示されたように、インクジェット法により第２絶縁層４０上に第２回路パターン３０ｂと電気的に連結される第３回路パターン４０ａを形成する。
第２絶縁層４０を形成した後に、第２回路パターン３０ｂと連結されることができるビアホールを形成することができる。上記ビアホールの形成は当業界に公知のフォトリソグラフィまたはレーザーなどにより形成することができる。
その後、上記ビアホール及び第２絶縁層４０上にインクジェットプリントヘッドＩを通じて導電性インクを吐出し、導電性インクを硬化させて第３回路パターン４０ａを形成することができる。
次に、図４ｃに図示されたように、第３回路パターン４０ａと電気的に連結されるように電子部品１３を実装することができる。また、図示しなかったが、上記電子部品１３を覆うモールド膜をさらに形成することができ、モールド膜の形成工程は、上述のようにインクジェット法により形成することができる。
その後、支持基板Ｓから分離することで、図２に図示されたような電子部品モジュールを製造することができる。
本発明は上述した実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態に置換、変形及び変更されることができ、これも本発明の範囲に属する。
１１、１２、１３ 電子部品
２０ モールド膜
３０ 第１絶縁層
３０ａ、３０ｂ 第１及び第２回路パターン
４０ 第２絶縁層
４０ａ 第３回路パターン

Claims (13)

  1. 第１回路パターンが埋め込まれた第１面を有する第１絶縁層と、
    前記第１回路パターンに実装され、電極部の位置が異なる少なくとも１種以上の電子部品と、
    前記電子部品を覆うモールド膜と、
    を含む電子部品モジュール。
  2. 前記第１絶縁層の厚さは１０乃至２００μｍである、請求項１に記載の電子部品モジュール。
  3. 前記電子部品は抵抗、コンデンサーまたは半導体チップである、請求項１に記載の電子部品モジュール。
  4. 前記第１絶縁層は前記第１面に対向し、前記第１回路パターンと電気的に連結された第２回路パターンが形成された第２面を有する、請求項１に記載の電子部品モジュール。
  5. 前記第１絶縁層は前記第１面に対向し、前記第１回路パターンと電気的に連結された第２回路パターンが形成された第２面を有し、
    前記第１絶縁層上に形成され、前記第２回路パターンと電気的に連結される第３回路パターンが形成される第２絶縁層をさらに含む、請求項１に記載の電子部品モジュール。
  6. 前記第３回路パターンに実装される電子部品をさらに含む、請求項５に記載の電子部品モジュール。
  7. 前記第２絶縁層の厚さは１０から２００μｍである、請求項５に記載の電子部品モジュール。
  8. 支持基板上に電子部品の電極部が下面に向かうように搭載する段階と、
    インクジェット法により絶縁樹脂を吐出して前記電子部品を覆うモールド膜を形成する段階と、
    前記支持基板から前記電子部品の電極部が上面に向かうように前記モールド膜を裏返す段階と、
    インクジェット法により前記モールド膜及び前記電子部品の電極部上に第１回路パターンを形成する段階と、
    インクジェット法により前記第１回路パターン上に第１絶縁層を形成する段階と、
    を含む電子部品モジュールの製造方法。
  9. 前記電子部品は電極部の位置が異なる１種以上である、請求項８に記載の電子部品モジュールの製造方法。
  10. 前記支持基板上に粘着フィルムを配置した後、前記電子部品を搭載する、請求項８に記載の電子部品モジュールの製造方法。
  11. 前記第１絶縁層上に前記第１回路パターンと電気的に連結される第２回路パターンをインクジェット法により形成する段階をさらに含む、請求項８に記載の電子部品モジュールの製造方法。
  12. 前記第１絶縁層上に前記第１回路パターンと電気的に連結される第２回路パターンをインクジェット法により形成する段階と、
    前記第１絶縁層上にインクジェット法により前記第２回路パターンと電気的に連結される第３回路パターンを有する第２絶縁層を形成する段階をさらに含む、請求項８に記載の電子部品モジュールの製造方法。
  13. 前記第３回路パターンに電子部品を実装する段階をさらに含む、請求項１２に記載の電子部品モジュールの製造方法。
JP2011065372A 2010-07-07 2011-03-24 電子部品モジュール及びその製造方法 Pending JP2012019192A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0065449 2010-07-07
KR1020100065449A KR20120004777A (ko) 2010-07-07 2010-07-07 전자 부품 모듈 및 이의 제조방법

Publications (1)

Publication Number Publication Date
JP2012019192A true JP2012019192A (ja) 2012-01-26

Family

ID=45429372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011065372A Pending JP2012019192A (ja) 2010-07-07 2011-03-24 電子部品モジュール及びその製造方法

Country Status (4)

Country Link
US (1) US20120008287A1 (ja)
JP (1) JP2012019192A (ja)
KR (1) KR20120004777A (ja)
CN (1) CN102316676A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020510988A (ja) * 2017-01-26 2020-04-09 ナノ−ディメンション テクノロジーズ，リミテッド チップを混載したプリント回路基板および製造の方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144610B1 (ko) * 2011-08-02 2012-05-11 한국기계연구원 투명 전극의 전도성 메쉬 매설 방법
US20150085456A1 (en) * 2013-03-05 2015-03-26 Ronald Steven Cok Imprinted multi-level micro-wire circuit structure
CN104078173A (zh) * 2013-03-29 2014-10-01 三星电机株式会社 片式电阻器
JP2015072984A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US10548231B2 (en) 2013-11-29 2020-01-28 Botfactory Inc. Apparatus for depositing conductive and nonconductive material to form a printed circuit
EP3075216A4 (en) 2013-11-29 2018-04-18 Michael E. Knox Apparatus and method for the manufacturing of printed wiring boards and component attachment
DE102014207633A1 (de) * 2014-04-23 2015-10-29 Zf Friedrichshafen Ag Verfahren zum Schutz eines elektronischen Schaltungsträgers vor Umwelteinflüssen und Schaltungsmodul
US10206288B2 (en) 2015-08-13 2019-02-12 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate
US10165677B2 (en) 2015-12-10 2018-12-25 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate without laser cut
CN109314086B (zh) * 2016-06-08 2022-11-04 株式会社富士 电路形成方法
JP6834469B2 (ja) * 2016-12-27 2021-02-24 日亜化学工業株式会社 発光装置及びその製造方法
US10847384B2 (en) 2017-05-31 2020-11-24 Palo Alto Research Center Incorporated Method and fixture for chip attachment to physical objects
KR102002002B1 (ko) * 2017-07-25 2019-10-22 재단법인 한국전자기계융합기술원 가고정형 접착소재를 이용한 전사 회로기판의 제조 방법
GB2605862B (en) * 2022-01-14 2023-03-15 Better Bicycles Ltd Foldable bicycle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JP2004241514A (ja) * 2003-02-05 2004-08-26 Mitsui Chemicals Inc 多層回路基板およびその製造方法
JP2006140270A (ja) * 2004-11-11 2006-06-01 Seiko Epson Corp 電子デバイスの実装方法、回路基板、及び電子機器
JP2008021843A (ja) * 2006-07-13 2008-01-31 Seiko Epson Corp 配線基板の製造方法、多層配線基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
DE10209922A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
JP2004235184A (ja) * 2003-01-28 2004-08-19 Matsushita Electric Ind Co Ltd 高周波装置
JP4265607B2 (ja) * 2004-01-27 2009-05-20 株式会社村田製作所 積層型電子部品および積層型電子部品の実装構造
WO2007046197A1 (ja) * 2005-10-20 2007-04-26 Murata Manufacturing Co., Ltd. 回路モジュールおよびこの回路モジュールを用いた回路装置
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
KR100832653B1 (ko) * 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JP2004241514A (ja) * 2003-02-05 2004-08-26 Mitsui Chemicals Inc 多層回路基板およびその製造方法
JP2006140270A (ja) * 2004-11-11 2006-06-01 Seiko Epson Corp 電子デバイスの実装方法、回路基板、及び電子機器
JP2008021843A (ja) * 2006-07-13 2008-01-31 Seiko Epson Corp 配線基板の製造方法、多層配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020510988A (ja) * 2017-01-26 2020-04-09 ナノ−ディメンション テクノロジーズ，リミテッド チップを混載したプリント回路基板および製造の方法

Also Published As

Publication number Publication date
US20120008287A1 (en) 2012-01-12
KR20120004777A (ko) 2012-01-13
CN102316676A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP2012019192A (ja) 電子部品モジュール及びその製造方法
US9015936B2 (en) Method for manufacturing IC substrate
US9860978B1 (en) Rigid-flex board structure
US20130213695A1 (en) Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
TWI549579B (zh) 印刷電路板
JP2010092943A5 (ja)
TWI414224B (zh) 雙面線路板之製作方法
KR20150008771A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2014082459A (ja) 多層プリント回路基板及びその製造方法
US8161638B2 (en) Manufacturing method of circuit structure
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
JP5165723B2 (ja) 回路基板およびその製造方法
US20130220683A1 (en) Printed circuit board and method for manufacturing printed circuit board
JP5659234B2 (ja) 部品内蔵基板
KR20090050124A (ko) 인쇄회로기판의 제조방법, 베이스 기판위에 패턴을형성하는 방법 및 인쇄회로기판
JP2011222962A (ja) プリント基板およびその製造方法
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
JP2015037184A (ja) コア基板及びコア基板の製造方法
JP2009152308A (ja) プリント配線板の製造方法
US20130256023A1 (en) Printed circuit board and method of manufacturing the same
US20150366081A1 (en) Manufacturing method for circuit structure embedded with electronic device
JP2003188534A (ja) 高導電性配線基板の製造方法
KR100972050B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305