JP3789410B2 - 表面実装型電子部品モジュールおよびその製造方法 - Google Patents

表面実装型電子部品モジュールおよびその製造方法 Download PDF

Info

Publication number
JP3789410B2
JP3789410B2 JP2002251257A JP2002251257A JP3789410B2 JP 3789410 B2 JP3789410 B2 JP 3789410B2 JP 2002251257 A JP2002251257 A JP 2002251257A JP 2002251257 A JP2002251257 A JP 2002251257A JP 3789410 B2 JP3789410 B2 JP 3789410B2
Authority
JP
Japan
Prior art keywords
acoustic wave
wave filter
semiconductor chip
surface acoustic
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002251257A
Other languages
English (en)
Other versions
JP2004095633A (ja
Inventor
修 古川
俊彦 村田
理 伊形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2002251257A priority Critical patent/JP3789410B2/ja
Priority to US10/615,298 priority patent/US7315455B2/en
Priority to EP03255207A priority patent/EP1394856A3/en
Publication of JP2004095633A publication Critical patent/JP2004095633A/ja
Application granted granted Critical
Publication of JP3789410B2 publication Critical patent/JP3789410B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【０００１】
【発明の属する技術分野】
本発明は表面実装型電子部品モジュール及び、その製造方法に関する。特に、携帯電話等の無線機器のフロントエンド部に適した表面実装型電子部品モジュールに関する。
【０００２】
【従来の技術】
移動体通信用の携帯電話等は、小型化・軽量化が進んでいる。このため、搭載される電子部品にも小型化、低背化、軽量化が要求されている。かかる要求に対して電子部品素子を配線基板にフリップチップ接続し、実装面積を低減する方法が周知である（例えば、特許文献１の図８参照）。
【０００３】
【特許文献１】
特開２００２−１１８４８７
しかし、配線基板へのフリップチップ接続のみによる実装では、特に高周波回路構成上必要とするインダクタンスの値がとれないという問題点がある。
【０００４】
この場合、インダクタやキャパシタなどのチップ部品を新たに配線基板上に搭載するか、あるいは、配線基板として、例えば積層セラミック、低温焼成型の積層セラミック等のキャパシタやインダクタを内蔵した基板を用い、その上に半導体部品や弾性表面波フィルタ等の電子部品素子を実装する形態が知られている（特許文献２参照）。
【０００５】
【特許文献２】特開２００１-２１１０９７
しかし、前者の構成では、実装面積を低減するという要求に反することになる。そして、後者の場合は、上記のように積層セラミック基板等を用いる必要がある。
【０００６】
このことは、配線基板の厚みが厚くなり、更に配線基板自体の重量増加という弊害を引き起こす。
【０００７】
一方、電子部品素子を搭載する配線基板には、配線パターンが形成され、これに対応して電子部品素子の搭載位置が設定される。かかる場合、配線基板上での電子部品素子の搭載位置が固定され、装置設計上自由度が低くなるという問題がある。
【０００８】
【発明が解決しようとする課題】
従って、本発明の目的は、上記の点を考慮して、必要なインダクタンス素子を備えた小型化、低背化、軽量化可能であり、且つ電子部品素子の配線基板上への搭載位置の自由度を高めた表面実装型の電子部品モジュールとその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の本発明の課題を達成する本発明の表面実装型の電子部品モジュールの第１の態様は、一面側に配線パターンが、他の面側に外部接続端子が形成され、前記配線パターンと前記外部接続端子とがビアホール若しくはスルーホールにより接続されている配線基板と、前記配線基板の一面側に搭載された複数の電子部品素子と、前記複数の電子部品素子を覆う前記配線基板上に形成された外装樹脂層とを有し、前記複数の電子部品素子の少なくとも一つが、フェースアップの状態で前記配線基板の一面側に固着され、前記フェースアップの状態で固着されている電子部品素子の接続端子と前記配線パターンもしくは、他の電子部品素子の接続端子とがワイヤにより接続されていることを特徴とする。
【００１０】
上記の本発明の課題を達成する本発明の表面実装型の電子部品モジュールの第２の態様は、第１の態様において、前記フェースアップの状態で固着されている電子部品素子の接続端子と前記配線パターンもしくは、他の電子部品素子の接続端子とを接続するワイヤの少なくとも一つが回路要素として所定のインダクタンスを有することを特徴とする。
【００１１】
さらに、上記の本発明の課題を達成する本発明の表面実装型の電子部品モジュールの第３の態様は、第１または第２の態様において、前記配線基板の一面側に固着される電子部品素子は、前記配線基板と導電性ペーストからなる接着剤により固着されていることを特徴とする。
【００１２】
また、上記の本発明の課題を達成する本発明の表面実装型の電子部品モジュールの第４の態様は、一面側に配線パターンが、他の面側に外部接続端子が形成され、前記配線パターンと前記外部接続端子とがビアホール若しくはスルーホールにより接続されている配線基板と、前記配線基板の一面側に搭載された、無線周波数の送受信信号を切り替えるスイッチと前記スイッチの切替えを制御するデコーダ回路をそれぞれ構成する半導体チップと、前記スイッチに接続される弾性表面波フィルタと、前記半導体チップ及び弾性表面波フィルタを覆う前記配線基板上に形成された外装樹脂層とを有し、前記半導体チップ及び弾性表面波フィルタの少なくとも一方が、フェースアップの状態で前記配線基板の一面側に固着され、前記フェースアップの状態で固着されている半導体チップ及び弾性表面波フィルタの少なくとも一方の接続端子と前記配線パターンもしくは、他方の接続端子とがワイヤボンディングにより接続されている。
【００１３】
上記の本発明の課題を達成する本発明の表面実装型の電子部品モジュールの第５の態様は、第４の態様において、前記ワイヤにより接続される接続端子は、信号端子であって、前記ワイヤが回路要素として所定のインダクタンスを有することを特徴とする。
【００１４】
上記の本発明の課題を達成する本発明の表面実装型の電子部品モジュールの第６の態様は、第５の態様において、前記配線基板の一面側に固着される半導体チップ及び弾性表面波フィルタの少なくとも一方は、前記配線基板と導電性ペーストからなる接着剤により固着されていることを特徴とする。
【００１５】
上記の本発明の課題を達成する本発明の表面実装型の電子部品モジュールの製造方法は、一方の面に配線パターンが形成され他の面に外部接続用端子が形成されビアホールまたはスルーホールにより一方の面の前記配線パターンと他の面の前記外部接続用端子とが接続された配線基板を準備する工程と、接続用端子が少なくとも同一面上にある半導体チップを準備する工程と、接続用端子が少なくとも同一面上にあり、かつトランスデューサ形成部直上に存在する空隙部が閉空間を成している弾性表面波フィルタを準備する工程と、前記配線基板の配線パターン面に前記半導体チップおよび弾性表面波フィルタの両方もしくは少なくとも一方を接続端子が配線基板の配線パターン面と対向しないように固着する工程と、前記半導体チップの接続用端子と配線基板の配線パターン、前記弾性表面波フィルタの接続用端子と配線基板の配線パターン、前記半導体チップの接続用端子と前記弾性表面波フィルタの接続用端子、のうちの少なくとも一箇所以上をワイヤ接続する工程と、前記配線基板に固着された半導体チップと弾性表面波フィルタを覆うように外装樹脂を被覆する工程とを含むことを特徴とする。
【００１６】
本発明の特徴は、以下に図面に従い説明される発明の実施の形態例から更に明らかになる。
【００１７】
【発明の実施の形態】
以下に、図面に従い本発明の実施の形態例を説明する。
（第１の実施例）
図１は、本発明の表面実装型電子部品モジュールの第１の実施例に係る断面模式図である。また、図２は、かかる表面実装型電子部品モジュールの製造過程を説明する図である。なお、他の実施例構造においても、図２と同様の製造過程で作成されるので、図１の第１の実施例の説明においてのみ、以下に図２を参照して説明する。
【００１８】
図２において、厚さ0.2mmのビスマレイミドトリアジン樹脂（ＢＴレジン）に銅箔を両面に付与した基板を用意し、一方の面に必要なパターンをエッチングで形成し導体部にニッケルめっきと金めっきを施すことによって配線パターン２を形成した。続いて、もう一方の面に外部接続用端子３を形成して（図２ａ）、配線基板１とした。そして、配線パターン２と外部接続用端子３を配線基板１に形成したビアホール（図示せず）により電気的に接続した。
【００１９】
一方、電子部品素子として半導体チップ４と弾性表面波素子７を準備した（図２ｂ）。半導体チップ４には、高周波スイッチ、または、データデコーダ等の機能をあらかじめ半導体プロセスにより付与する。また、半導体チップ４の一平坦面には、図３に示すように、外部と接続するための接続端子６を複数個設ける。この場合の接続端子６のパッドサイズは100μmから150μm程度の正方形もしくは長方形であることが望ましい。
【００２０】
また、半導体チップ４は、Siだけでなく、GaAsをウェハ基板とする場合でもよい。また、半導体チップ４として、例えば、スイッチに機能を限定したGaAs素子、デコーダに機能を限定したSi素子のように、異なる種類の素子を複数個用意してもよい。
【００２１】
弾性表面波フィルタ７は、図４に示すように、弾性表面波フィルタ用のチップのトランスデューサが形成された面と同一面に接続用の導電性バンプ９を形成する。このバンプ９は、例えばAuバンプやはんだバンプ等である。
【００２２】
バンプ径は40〜100μm程度が好ましい。セラミックパッケージのダイアタッチ面とは反対側の主面に外部接続用の接続端子１０を形成し、ダイアタッチ面に必要な配線パターンを形成する。
【００２３】
弾性表面波フィルタ用のSAWチップ８を配線パターンが形成されたセラミックパッケージのダイアタッチ面にフリップチップボンディング接続し、チップの他の面を覆うように被覆樹脂１１でチップを被覆する。更に必要により外囲器１２が形成される。
【００２４】
このようにして得られた弾性表面波フィルタ７は、同一面上に外部接続用の接続端子１０が形成される。また、この面とは反対側の面は少なくとも一部が樹脂で被覆されていることになる。接続用端子１０の表面には、少なくとも0.5μm程度の金めっきが施されていることが望ましい。
【００２５】
図２に戻り、上記の配線パターン２と外部接続用端子３を形成した配線基板１上に、後に個別に切り出される約５mm×５mmの寸法ごとに図３、図４に示したような半導体チップ４と弾性表面波フィルタ７を配線パターン面と対向しないように固着した。（図２ｃ）。
【００２６】
すなわち、接続用端子６，１０（図３，４）をフェースアップの状態で配線基板１に固着する。この場合、接着剤１３，１４としては、例えば、銀ペーストからなる導電性接着剤や、シリコーン等の樹脂からなる絶縁性接着剤を使用する。接着剤１３，１４は、導電性か絶縁性かが任意に選択できるが、半導体チップ４もしくは弾性表面波フィルタ７等が発熱するような条件下では、蓄熱を抑止し放熱性の効果を上げるために、銀ペーストのような導電性接着剤の使用がより好ましい。大電力信号の開閉を行う半導体スイッチ等がこの条件に該当する。
【００２７】
次に、配線基板１の配線パターン面に前記の弾性表面波フィルタ７を接続端子１０が配線基板１の配線パターン面と対向しないように固着する。すなわち、接続用端子１０をフェースアップの状態で配線基板１に固着する。この場合、配線基板１を固着する面は樹脂で被覆された面である。
【００２８】
また、この場合、接着剤１４としては、例えば銀ペーストからなる導電性接着剤や、シリコーン等の樹脂からなる絶縁性接着剤を使用する。この場合の接着剤１４も、導電性か絶縁性かが任意に選択できるが、半導体チップや弾性表面波フィルタ等が発熱するような条件下では、放熱性の効果を上げるために、導電性接着剤の使用がより好ましい。
【００２９】
次に、半導体チップ４の接続用端子６と配線基板１の配線パターン２、弾性表面波フィルタ７の接続用端子１０と配線基板１の配線パターン２、半導体チップ４の接続用端子６と弾性表面波フィルタ７の接続用端子１０、のうちの少なくとも一箇所以上をワイヤボンディングによりワイヤで接続する（図２ｄ）。
【００３０】
この場合のワイヤ１５は例えば直径30μm程度のアルミニウム線、または、金線を用いることができる。
【００３１】
さらに、配線基板１に固着された半導体チップ４と弾性表面波フィルタ７を覆うように封止樹脂１６を被覆して外装樹脂層を形成した（図２ｅ）。この場合の樹脂は、例えば、ポリアミド樹脂、エポキシ樹脂、ポリオレフィン樹脂のようなものを用いる。流動性が多少必要である。ワイヤ１５に対して変形を与えないように、樹脂の選定と条件調整が必要であるが、通常の半導体素子のモールドに用いられる樹脂とその工程で十分封止できる。
【００３２】
すなわち、図４において説明したように、弾性表面波フィルタ７として、あらかじめ樹脂封止した部品を用いることによって、トランスデューサ部直上の空隙部を確保できるため、半導体チップ４及び弾性表面波フィルタ７を含めて封止樹脂１６により樹脂モールドが可能となり、電子部品モジュールとして更に封止性能を上げることができる。
【００３３】
ここで、接続端子が配線基板１の配線パターン面と対向しないように固着される部品素子は、半導体チップ４と弾性表面波フィルタ７の両者、もしくは、これらのうちの少なくとも一方であればよい。いずれか一方の場合には、ワイヤボンディングによりワイヤで接続する接続用端子以外の他の接続用端子間は、例えばフリップチップボンディングにより接続することが可能である。
【００３４】
上記のように形成された後に、実施例として約５mm×５mmの寸法でダイシングソーにより個別に切り出されて（図２f）、図１に示す個別の表面実装型電子部品モジュールが得られる。
【００３５】
上記のように作成される本発明に従う表面実装型電子部品モジュールは、特徴として薄型化・低背化を実現できる。例えば、配線基板１に0.1mm厚みの樹脂基板を用い、半導体チップ４の厚みを0.25mm、弾性表面波フィルタ７の厚みを0.6mmとしたとき、1.5mm厚みの表面実装型電子部品モジュールを得ることができる。
【００３６】
配線基板１に、従来の電子部品モジュールに使用されたセラミック基板ではなく、樹脂基板を使用できる。ワイヤボンディング接続は熱膨張収縮による配線への歪みをワイヤで吸収することができるため、接続信頼性に優れた電子部品モジュールを提供できる。
【００３７】
さらに、軽量化が可能である。すなわち、比重の大きいセラミックと比重の小さい樹脂の割合は、従来のセラミック基板に比べて樹脂封止部分の割合が大きいため、軽量化が可能となる。また、実装面積を小さくできる。導電性バンプを介してのフリップチップ接続は、そのバンプ用のパッドが100μm平方程度は少なくとも必要であり、隣接するパッド間距離も80μm程度必要であり、180μm程度のピッチとなってしまう。このことは、半導体チップ４の寸法が大きくなり、より大きな実装面積が必要となってしまい、好ましくない。
【００３８】
これに対して、ワイヤボンディング接続の場合は、半導体チップ４においては100μm程度のピッチで接続可能であり、チップ自体を小型化でき、したがって全体の実装面積を小さくできる。
【００３９】
電子部品の性能向上が図れる。本来は、フリップチップ可能な弾性表面波フィルタ７や半導体チップ４を配線基板１に対してフェースアップで装着し、ワイヤ接続するために、必要なインダクタンス成分を確実に確保できる。すなわち、インダクタンスの値は、例えば配線基板１上での半導体チップ４や弾性表面波フィルタ７の位置（レイアウト）や外部接続用端子配置を適切に設定もしくは変更することにより、容易に設定できる。
【００４０】
さらに、特に信号端子間の接続をワイヤ接続することにより、回路のインピーダンス整合をより行い易くすることができる。
【００４１】
また、前記のワイヤ接続により、配線基板１に形成された配線パターン２と半導体チップ４や弾性表面波フィルタ７の接続端子との接続間距離において自由度を大きくすることができる。したがって、配線基板１における半導体チップ４や弾性表面波フィルタ７の配置レイアウトの設計が容易となる。
【００４２】
ここで、図１に示す表面実装型電子部品モジュールは、実施例として図５に示す無線周波数信号の送受信部に適用される。無線周波数信号の送受信部は、図示しない送信回路から供給される無線周波数の送信信号をアンテナＡＮＴを介して送出し、またアンテナＡＮＴにより受信される無線周波数の受信信号を所定の通過周波数帯域を有するフィルタを通して図示しない受信回路に送る機能を有する。
【００４３】
かかる送受信部は、送信受信を切替える信号開閉スイッチと帯域通過フィルタ及び、前記信号開閉スイッチの送受信切替えを制御するデコーダを有して構成される。
【００４４】
そして、本発明の実施例として、前記半導体チップ４により信号開閉スイッチ及びデコーダを構成し、弾性表面波フィルタ７により帯域通過フィルタを構成する。
【００４５】
図６，７は、図５の無線周波数信号の送受信部を図２に示した工程で作成した表面実装型電子部品モジュールの半導体チップ４、弾性表面波フィルタ７、配線パターン２及び接続端子３の配置を示す図であり、図６は弾性表面波フィルタ７と半導体チップ４を配線基板１に搭載しワイヤ１５によりワイヤボンディング接続した場合の封止樹脂１６による被覆前の模式図を示す。図７は、配線基板１の外部接続端子３を形成した面の模式図である。
【００４６】
図６に示す例では図５の無線周波数信号の送受信部をそれぞれ信号開閉スイッチ及びデコーダを構成する２個の半導体チップ４と、受信用帯域通過フィルタを構成する２個の弾性表面波フィルタ７が、それぞれ接続端子をフェースアップした状態で配線基板１に配置されている。
【００４７】
ここで、実施例として半導体チップ４の寸法は、信号開閉スイッチとして約1.4×1.0×0.25mm、デコーダとして約1.5×1.0×0.25mmであり、弾性表面波フィルタ７の寸法は、2.0×1.6×0.6 mm、及び2.5×2.0×0.6mmであった。
【００４８】
図６に示すように半導体チップ４及び弾性表面波フィルタ７の接続端子と配線パターン２はワイヤ１５により接続されている。従って、半導体チップ４及び弾性表面波フィルタ７の配置レイアウトの制約が緩和できる。
【００４９】
さらに、配線基板１に固着された半導体チップ４と弾性表面波フィルタ７を覆うように樹脂１６で被覆されている。この場合の樹脂は、例えば、ポリアミド樹脂、エポキシ樹脂、ポリオレフィン樹脂のようなものを用いることができる。流動性が多少必要である。ワイヤ１５に対して変形を与えないように、樹脂１６の選定と条件調整が必要であるが、通常の半導体のモールドに用いられる樹脂とその工程で十分封止できる。以上のようにして、約5×5×1.5mmの外形寸法の電子部品モジュールが得られた。
【００５０】
ここで、弾性表面波フィルタ７の帯域特性が一例として図８に示される。弾性表面波フィルタ７の帯域特性には、帯域内に特定周波数領域で減衰を示すリップルが存在している（図８ａ）。かかるリップルにより帯域特性が狭められることになる。これを解消するべく図９に示すように、弾性表面波フィルタ７の入力側若しくは出力側に適当なインダクタンスＬを挿入することが行なわれる。
【００５１】
図９の例では、１ｎＨのインダクタンスＬを入力側に挿入している。これにより、図８ｂに示すように、図８ａにおいて生じていたリップルがなくなっている。
【００５２】
図４に示した弾性表面波フィルタ７は、単品では本来フェースダウンで実装する部品であるが、図１の実施例では、部品をフェースアップで実装し端子間をワイヤボンディング接続している。このため、弾性表面波フィルタ７に要求されている気密性に対しても十分な特性を保持することができる。
【００５３】
同時に、アルミニウムワイヤ１５によるインダクタンス成分は、１mmあたり１nHが得られた。したがって、図６と同様に図１０において、弾性表面波フィルタ７の入力端子とこれに接続される半導体チップ４の出力端子とを繋ぐ、○で示されるアルミニウムワイヤ１５の長さを約１mmとすることによりリップルを解消するに必要なインダクタンスを確実に形成できる。
【００５４】
以上のようにして、約5×5×1.5mmの外形寸法の１２の信号端子を有する電子部品モジュールを得ることができた。
（第２の実施例）
図１１は、本発明の表面実装型電子部品モジュールの第２の実施例に係る模式断面図である。図１の実施例と同様に、配線基板１、半導体チップ４、弾性表面波フィルタ７を準備した。
【００５５】
次に、配線基板１の配線パターン面２に前記の半導体チップ４を接続端子６が配線基板１の配線パターン面２と対向しないように接着剤１３を用いて固着した。すなわち、接続用端子６をフェースアップの状態で配線基板１に固着した。この場合、接着剤１３として銀ペーストからなる導電性接着剤を使用した。大電力信号の開閉を行う半導体スイッチ等の半導体チップ４もしくは弾性表面波フィルタ７等が発熱するような条件下では、蓄熱を抑止し放熱性の効果を上げるために、銀ペーストのような導電性接着剤の使用がより好ましい。
【００５６】
次に、配線基板１の配線パターン面２に前記弾性表面波フィルタ７を接続端子１０が配線基板１の配線パターン面と対向するように固着した。すなわち、接続用端子１０はフェースダウンの状態で配線基板１上の配線パターン２のいずれかに固着されている。この場合、接着ははんだ（図示せず）を使用した。はんだに替えて、導電性接着剤でも同様の効果が得られる。
【００５７】
次に、半導体チップ４の接続用端子６と配線基板１の配線パターン２をワイヤボンディングにより接続した。この場合のワイヤ１５は直径３０μmのアルミニウム線を用いた。また、弾性表面波フィルタ７の接続用端子１０と配線基板１の配線パターンは、はんだにより電気的に接続した。
【００５８】
弾性表面波フィルタ７の接続用端子１０に接続されている配線基板１の配線パターン２と、半導体チップ４の接続用端子６との間のワイヤが、先に説明した帯域内のリップルを解消するに必要なインダクタンスの値を与える。インダクタンスの値は、例えば配線基板１上での半導体チップ４や弾性表面波フィルタ７の位置（レイアウト）や配線パターン２の配置を適切に設定もしくは変更することにより、容易に設定できる。
【００５９】
さらに、配線基板１に固着された半導体チップ４と弾性表面波フィルタ７を覆うようにエポキシ樹脂１６を被覆した。この場合の樹脂は、例えば、ポリアミド樹脂、エポキシ樹脂、ポリオレフィン樹脂のようなものを用いることができる。流動性が多少必要である。ワイヤ１５に対して変形を与えないように、樹脂１６の選定と条件調整が必要であるが、通常の半導体のモールドに用いられる樹脂とその工程で十分封止できる。
【００６０】
以上のようにして、約5×5×1.5mmの外形寸法の信号１２端子を有する電子部品モジュールを得ることができた。
（第３の実施例）
図１２は、本発明の表面実装型電子部品モジュールの第３の実施例を示す模式断面図であり、弾性表面波フィルタ７側の接続にワイヤを用いたものである。
【００６１】
第１、第２の実施例と同様に、配線基板１、半導体チップ４、弾性表面波フィルタ７を準備した。次に、配線基板１の配線パターン面２に前記の半導体チップ４を接続端子６が配線基板１の配線パターン面２と対向するように接着剤１３を用いて固着した。すなわち、接続用端子６をフェースダウンの状態で配線基板１に固着した。この場合、接続用端子６に、あらかじめAuバンプ（図示せず）を形成しておき、配線基板１の配線パターン２の領域の一部にフリップチップ接続した。
【００６２】
次に、配線基板１の配線パターン面２に前記弾性表面波フィルタ７を接続端子１０が配線基板１の配線パターン面と対向しないように固着した。すなわち、接続用端子１０はフェースアップの状態で配線基板１に固着されている。この場合、配線基板１を固着する面は樹脂１１で被覆された面である。また、この場合、接着剤１４として銀ペーストからなる導電性接着剤を使用した。この場合の接着剤１４も、導電性か絶縁性かが任意に選択できるが、半導体チップ４や弾性表面波フィルタ７等が発熱するような条件下では、放熱性の効果を上げるために、導電性接着剤の使用がより好ましい。
【００６３】
次に、弾性表面波フィルタ７の接続用端子１０と配線基板１の配線パターン２をワイヤボンディングにより接続した。この場合のワイヤ１５も直径３０μmのアルミニウム線を用いた。
【００６４】
また、半導体チップ４の接続用端子６と配線基板１の配線パターンは、Auバンプ（図示せず）を用いて電気的に接続されている。
【００６５】
弾性表面波フィルタ７の接続用端子１０と配線基板１の配線パターン２との間のワイヤ１５が、必要なインダクタンスの値を与える。インダクタンスの値は、図６において説明したように、例えば配線基板１上での半導体チップ４や弾性表面波フィルタ７の位置（レイアウト）や配線パターン２の配置を適切に設定もしくは変更することにより、容易に設定できる。
【００６６】
さらに、配線基板１に固着された半導体チップ４と弾性表面波フィルタ７を覆うようにエポキシ樹脂１６を被覆した。この場合の樹脂は、例えば、ポリアミド樹脂、エポキシ樹脂、ポリオレフィン樹脂のようなものを用いることができる。流動性が多少必要である。ワイヤ１５に対して変形を与えないように、樹脂１６の選定と条件調整が必要であるが、通常の半導体のモールドに用いられる樹脂とその工程で十分封止できる。
【００６７】
以上のようにして、約5×5×1.5mmの外形寸法の信号１２端子の電子部品モジュールを得ることができる。
（第４の実施例）
第４の実施例は、第１の実施例と同様に、半導体チップ４側の接続および弾性表面波フィルタ７側の接続の両者にワイヤボンディングを用いたものであるが、積層LCフィルタ等の受動部品を更に搭載したものである。
【００６８】
図１３は、第４の実施例の電子部品モジュールの回路ブロック図を示したものである。半導体スイッチであるGaAsチップ２０の送信入力側にローパスフィルタ（LPF）２１，２２を設けている。ローパスフィルタ２１，２２はセラミックチップ積層品で構成され、例えば1.6×0.8×0.6mmの６端子を有し、接続端子部分はAgPd（銀パラジウム）合金である。
【００６９】
この場合のローパスフィルタ２１，２２の接続端子部分と配線基板１の配線パターン２との接続は、はんだでも可能であるが、Al（アルミニウム）ワイヤによるワイヤボンディング接続としている。
【００７０】
このようにして、厚みが約1.5mmのローパスフィルタ付表面実装型スイッチモジュールを得ることができる。
（第５の実施例）
第５の実施例は、第４の実施例と同様であるが、ローパスフィルタ２１，２２として、セラミックチップ積層品の代わりに、配線基板に埋め込み内蔵したものを用いたものである。配線基板としてビスマレイミドトリアジン樹脂を用い、厚さ0.1mmの銅箔両面母材およびプリプレーグからなる構成で、5×5mmの配線基板中に、面積2×4mm、厚み約0.5mmの２個のローパスフィルタ２１，２２を内蔵した。この配線基板上に、半導体チップ、弾性表面波フィルタを搭載した。
【００７１】
この場合のローパスフィルタの接続端子部分と配線基板の配線パターンとの接続は、Al（アルミニウム）ワイヤによるワイヤボンディング接続とし、これにより回路のインピーダンス整合をはかっている。
【００７２】
さらに、樹脂にて封止を行い、厚みが約1.4mmのローパスフィルタ付表面実装型スイッチモジュールを得ることができる。
（第６の実施例）
第６の実施例は、第１の実施例と同様に、半導体チップ４側の接続および弾性表面波フィルタ７側の接続の両者にワイヤボンディングを用いたものであるが、積層LCフィルタ等の受動部品を更に搭載した別の形態例である。
【００７３】
図１４は、この第６の実施例の電子部品モジュールの回路ブロック図を示したものである。信号開閉を行なう半導体スイッチであるGaAsスイッチ２３，２４のアンテナＡＮＴ側にダイプレクサ２５を設けている。ダイプレクサ２５は、例えばセラミックチップ積層ダイプレクサであり、2.0×1.25×0.95mmの８端子で、接続端子部分はAgPd（銀パラジウム）合金である。
【００７４】
この場合のダイプレクサ２５と半導体チップ２３，２４との接続、および配線基板１の配線パターン２との接続は、Al（アルミニウム）ワイヤによるワイヤボンディング接続としている。
【００７５】
このようにして、厚みが約1.5mmのダイプレクサ付送受信回路部の表面実装型スイッチモジュールを得ることができる。
【００７６】
【発明の効果】
以上説明したように、本発明の表面実装型電子部品モジュールおよび製造方法によれば、必要なインダクタンス素子を備えた小型化、薄型化、低背化、軽量化を図った表面実装型電子部品モジュールとその製造方法を低コストで提供することができ、工業的価値は大である。
【図面の簡単な説明】
【図１】本発明の表面実装型電子部品モジュールの第１の実施例に係る断面模式図である。
【図２】表面実装型電子部品モジュールの製造過程を説明する図である。
【図３】半導体チップ４の断面模式図である。
【図４】弾性表面波フィルタの断面模式図である。
【図５】無線周波数信号の送受信部の回路ブロック図である。
【図６】弾性表面波フィルタ７と半導体チップ４を配線基板１に搭載しワイヤ１５によりワイヤボンディング接続した場合の封止樹脂１６による被覆前の模式図を示す。
【図７】配線基板１の外部接続端子３を形成した面の模式図である。
【図８】弾性表面波フィルタ７の帯域特性が一例を示す図である。
【図９】弾性表面波フィルタの帯域特性におけるリップルを解消する構成を示すブロック図である。
【図１０】図９のブロック図を実現する図６におけるワイヤ接続を説明する図である。
【図１１】本発明の表面実装型電子部品モジュールの第２の実施例に係る模式断面図である。
【図１２】本発明の表面実装型電子部品モジュールの第３の実施例を示す模式断面図である。
【図１３】第４の実施例の電子部品モジュールの回路ブロック図を示す図である。
【図１４】本発明の表面実装型電子部品モジュールの第６の実施例に係る回路プロック図である。
【符号の説明】
１ 配線基板
２ 配線パターン
３ 外部接続端子
４ 半導体チップ
５ チップ
６ 接続端子
７ 弾性表面波フィルタ
８ ＳＡＷチップ
９ 導電性バンプ
１０ 接続端子
１１ 被覆樹脂
１２ 外囲器
１３ 接着剤
１４ 接着剤
１５ Al（アルミニウム）ワイヤ
１６ 封止樹脂
２０ GaAsチップ
２１ ローパスフィルタ
２２ ローパスフィルタ
２３ 半導体チップ
２４ 半導体チップ
２５ ダイプレクサ

Claims (1)

  1. 一方の面に配線パターンが形成され他の面に外部接続用端子が形成されビアホールまたはスルーホールにより一方の面の前記配線パターンと他の面の前記外部接続用端子とが接続された配線基板を準備する工程と，
    接続用端子が少なくとも同一面上にある半導体チップを準備する工程と，
    接続用端子が少なくとも同一面上にあり，かつトランスデューサ形成部直上に存在する空隙部が閉空間を成している弾性表面波フィルタを準備する工程と，
    前記配線基板の配線パターン面に前記半導体チップおよび弾性表面波フィルタの両方もしくは少なくとも一方を接続端子が配線基板の配線パターン面と対向しないように固着する工程と，
    前記半導体チップの接続用端子と配線基板の配線パターン，前記弾性表面波フィルタの接続用端子と配線基板の配線パターン，前記半導体チップの接続用端子と前記弾性表面波フィルタの接続用端子，のうちの少なくとも一箇所以上をワイヤ接続する工程と，
    前記配線基板に固着された半導体チップと弾性表面波フィルタを覆うように外装樹脂を被覆する工程と
    を含むことを特徴とする表面実装型電子部品モジュールの製造方法。
JP2002251257A 2002-08-29 2002-08-29 表面実装型電子部品モジュールおよびその製造方法 Expired - Fee Related JP3789410B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002251257A JP3789410B2 (ja) 2002-08-29 2002-08-29 表面実装型電子部品モジュールおよびその製造方法
US10/615,298 US7315455B2 (en) 2002-08-29 2003-07-09 Surface-mounted electronic component module and method for manufacturing the same
EP03255207A EP1394856A3 (en) 2002-08-29 2003-08-22 Surface-mounted electronic component module and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002251257A JP3789410B2 (ja) 2002-08-29 2002-08-29 表面実装型電子部品モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2004095633A JP2004095633A (ja) 2004-03-25
JP3789410B2 true JP3789410B2 (ja) 2006-06-21

Family

ID=31492606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002251257A Expired - Fee Related JP3789410B2 (ja) 2002-08-29 2002-08-29 表面実装型電子部品モジュールおよびその製造方法

Country Status (3)

Country Link
US (1) US7315455B2 (ja)
EP (1) EP1394856A3 (ja)
JP (1) JP3789410B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756131B1 (ko) * 2003-09-02 2007-09-05 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
JP2005310844A (ja) * 2004-04-16 2005-11-04 Toshiba Corp パワー半導体モジュール
JP2006135771A (ja) 2004-11-08 2006-05-25 Renesas Technology Corp 電子部品モジュール
JP4518992B2 (ja) * 2005-03-31 2010-08-04 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ及びその製造方法
US7359677B2 (en) * 2005-06-10 2008-04-15 Sige Semiconductor Inc. Device and methods for high isolation and interference suppression switch-filter
CN101263752B (zh) * 2005-09-20 2010-06-09 株式会社村田制作所 内装元器件的组件的制造方法及内装元器件的组件
TWI330401B (en) * 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
EP2141972B1 (en) * 2007-05-02 2014-04-02 Murata Manufacturing Co. Ltd. Component-incorporating module and its manufacturing method
US20090189269A1 (en) * 2008-01-24 2009-07-30 Lap-Wai Lydia Leung Electronic Circuit Package
EP2259666A4 (en) * 2008-03-27 2011-09-07 Ibiden Co Ltd PRINTED CIRCUIT BOARD COMPRISING INTEGRATED ELECTRONIC COMPONENTS, AND METHOD FOR MANUFACTURING THE SAME
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
JP4883250B2 (ja) * 2010-06-11 2012-02-22 株式会社村田製作所 デュアルバンド弾性表面波フィルタ及び複合高周波部品
KR20120004777A (ko) * 2010-07-07 2012-01-13 삼성전기주식회사 전자 부품 모듈 및 이의 제조방법
CN103444077B (zh) * 2011-03-22 2016-10-19 株式会社村田制作所 电子部件模块的制造方法及电子部件模块
US20150201515A1 (en) * 2014-01-13 2015-07-16 Rf Micro Devices, Inc. Surface finish for conductive features on substrates
JP7221579B2 (ja) * 2016-03-22 2023-02-14 富士電機株式会社 樹脂組成物
WO2018061950A1 (ja) * 2016-09-29 2018-04-05 株式会社村田製作所 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路及び通信装置
JP6888606B2 (ja) * 2018-12-21 2021-06-16 株式会社村田製作所 高周波モジュール

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127220A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd 弾性表面波装置
JPS61230512A (ja) * 1985-04-05 1986-10-14 Hitachi Ltd 弾性表面波装置
JP2800905B2 (ja) * 1991-10-28 1998-09-21 富士通株式会社 弾性表面波フィルタ
JPH05251980A (ja) 1992-03-05 1993-09-28 Seiko Epson Corp 弾性表面波デバイスおよびその実装構造
JP3379775B2 (ja) * 1992-11-17 2003-02-24 富士通株式会社 弾性表面波フィルタ
US5999065A (en) 1995-08-24 1999-12-07 Murata Manufacturing Co., Ltd. Composite high-frequency component
JP3421179B2 (ja) * 1995-09-28 2003-06-30 株式会社日立国際電気 素子複合搭載回路基板
JPH09162676A (ja) * 1995-12-06 1997-06-20 Japan Energy Corp 弾性表面波装置
JP3569386B2 (ja) 1996-05-27 2004-09-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP3391282B2 (ja) * 1998-07-02 2003-03-31 株式会社村田製作所 電子部品の製造方法
US6057954A (en) * 1998-09-18 2000-05-02 Lucent Technologies Inc. Asymmetric inductive peaking for optoelectronic devices
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
JP2000209061A (ja) * 1999-01-12 2000-07-28 Toshiba Corp 弾性表面波素子および弾性表面波装置
US6424541B1 (en) * 1999-04-21 2002-07-23 Conexant Systems, Inc Electronic device attachment methods and apparatus for forming an assembly
JP2001352011A (ja) 2000-06-08 2001-12-21 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
JP3680713B2 (ja) 2000-07-21 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP2002118487A (ja) 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
CN1320778C (zh) * 2000-11-01 2007-06-06 日立金属株式会社 高频开关模块
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
JP4691787B2 (ja) 2001-01-15 2011-06-01 パナソニック株式会社 Ｓａｗデバイス
US6424223B1 (en) 2001-01-19 2002-07-23 Eic Corporation MMIC power amplifier with wirebond output matching circuit
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US7315455B2 (en) 2008-01-01
JP2004095633A (ja) 2004-03-25
EP1394856A2 (en) 2004-03-03
EP1394856A3 (en) 2005-08-31
US20040042186A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
JP3789410B2 (ja) 表面実装型電子部品モジュールおよびその製造方法
JP3013831B2 (ja) Ｍｍｉｃパッケージ
US7268426B2 (en) High-frequency chip packages
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US6759925B2 (en) Radio-frequency hybrid switch module
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
JP2018074566A (ja) 埋め込みｒｆフィルタパッケージ構造およびその製造方法
EP1351293A2 (en) Die-up ball grid array package with two substrates and method for making the same
WO2002073690A2 (en) A method of packaging a device with a lead frame
JP2003060523A (ja) 無線通信モジュール
JP2002084155A (ja) 表面弾性波素子を含む高周波モジュール部品の製造方法
KR20060095092A (ko) 고주파 모듈 부품 및 그 제조 방법
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
US20060103003A1 (en) Modular construction component with encapsulation
JP3602888B2 (ja) 半導体装置
JP4404903B2 (ja) 熱導出が改善された送信モジュール
CN101174615A (zh) 半导体器件、半导体器件的制作方法及电气设备系统
WO2021033418A1 (ja) 高周波モジュール
JP2005303056A (ja) 半導体集積回路装置
JPH09148373A (ja) 無線通信モジュール
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
KR100893028B1 (ko) 반도체 소자 패키지 및 그 제조방법
JP2003229521A (ja) 半導体モジュール及びその製造方法
WO1996012296A1 (fr) Dispositif a semi-conducteur et son procede de fabrication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees