JP2001352011A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法Info
- Publication number
- JP2001352011A JP2001352011A JP2000172566A JP2000172566A JP2001352011A JP 2001352011 A JP2001352011 A JP 2001352011A JP 2000172566 A JP2000172566 A JP 2000172566A JP 2000172566 A JP2000172566 A JP 2000172566A JP 2001352011 A JP2001352011 A JP 2001352011A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- resin
- ceramic element
- insulating resin
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】積層セラミック素子上にチップ部品が実装され
た電子部品において、割れやかけなどが発生しにくく、
樹脂とセラミックスの接着強度が高い電子部品とその製
法を提供する。 【解決手段】内部導体１により伝送線路、インダクタ、
コンデンサなどが内部に形成された積層セラミック素子
２の上に、半導体素子３またはチップ部品４などが実装
されている。場合により小さなキャビティが形成され、
弾性表面波素子５が実装されている。それらの部品は電
気絶縁樹脂５により封止されている。この絶縁樹脂の外
周を積層セラミック素子の外周より大きくすることによ
り、脆いセラミック部分に外部から力がかかっても割れ
やかけが発生しにくい。
た電子部品において、割れやかけなどが発生しにくく、
樹脂とセラミックスの接着強度が高い電子部品とその製
法を提供する。 【解決手段】内部導体１により伝送線路、インダクタ、
コンデンサなどが内部に形成された積層セラミック素子
２の上に、半導体素子３またはチップ部品４などが実装
されている。場合により小さなキャビティが形成され、
弾性表面波素子５が実装されている。それらの部品は電
気絶縁樹脂５により封止されている。この絶縁樹脂の外
周を積層セラミック素子の外周より大きくすることによ
り、脆いセラミック部分に外部から力がかかっても割れ
やかけが発生しにくい。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品、特に少
なくとも片面に半導体などのチップ部品が実装された積
層セラミック素子を含む電子部品およびその製造方法に
関するものである。
なくとも片面に半導体などのチップ部品が実装された積
層セラミック素子を含む電子部品およびその製造方法に
関するものである。
【０００２】
【従来の技術】近年、セラミックスの積層技術を応用し
た電子部品が広く用いられている。特に、積層セラミッ
ク素子と半導体素子あるいは弾性表面波素子を組み合わ
せた複合積層デバイスの需要が急激に高くなっている。
た電子部品が広く用いられている。特に、積層セラミッ
ク素子と半導体素子あるいは弾性表面波素子を組み合わ
せた複合積層デバイスの需要が急激に高くなっている。
【０００３】従来の複合積層デバイスは、特開平11-975
83号公報に開示されているように、電極により形成され
た回路素子を内部に含み、キャビティが形成された積層
セラミック素子のキャビティ部に半導体素子を実装し、
電気絶縁樹脂でキャビティを埋め、半導体素子を封止し
た構造となっている。セラミック材料としては、ほとん
どの場合アルミナが用いられる。このデバイスの製造方
法としては、キャビティ形成用の穴を打ち抜いたセラミ
ックグリーンシートを用いてキャビティを有する積層セ
ラミック素子を製造し、半導体素子をキャビティ部にワ
イヤーボンドなどで実装し、封止樹脂をディスペンサな
どでキャビティ部に注入する方法が採用される。
83号公報に開示されているように、電極により形成され
た回路素子を内部に含み、キャビティが形成された積層
セラミック素子のキャビティ部に半導体素子を実装し、
電気絶縁樹脂でキャビティを埋め、半導体素子を封止し
た構造となっている。セラミック材料としては、ほとん
どの場合アルミナが用いられる。このデバイスの製造方
法としては、キャビティ形成用の穴を打ち抜いたセラミ
ックグリーンシートを用いてキャビティを有する積層セ
ラミック素子を製造し、半導体素子をキャビティ部にワ
イヤーボンドなどで実装し、封止樹脂をディスペンサな
どでキャビティ部に注入する方法が採用される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記構
造のデバイスの場合、セラミックスに大きなキャビティ
が形成されているため、キャビティの壁の部分が破損し
やすい、実装面積が小さくなる、などの課題があった。
特に、セラミックスとして、低温焼結のガラスセラミッ
クスを用いると強度が低いため、キャビティの壁の部分
が破損する割合が格段に高くなった。
造のデバイスの場合、セラミックスに大きなキャビティ
が形成されているため、キャビティの壁の部分が破損し
やすい、実装面積が小さくなる、などの課題があった。
特に、セラミックスとして、低温焼結のガラスセラミッ
クスを用いると強度が低いため、キャビティの壁の部分
が破損する割合が格段に高くなった。
【０００５】また、上記構造のデバイスを製造するに
は、キャビティを形成するためにグリーンシートを打ち
抜く工程が必須となる、さらにキャビティ部に個々に樹
脂を注入する工程が必要となるため、製造プロセスが複
雑かつ製造設備が大がかりとなる、打ち抜きシートの無
駄が発生するなどの課題があった。キャビティを形成し
ないと、半導体封止用の樹脂が必要以上に広がって他の
部品の実装面積が小さくなってしまう課題があった。
は、キャビティを形成するためにグリーンシートを打ち
抜く工程が必須となる、さらにキャビティ部に個々に樹
脂を注入する工程が必要となるため、製造プロセスが複
雑かつ製造設備が大がかりとなる、打ち抜きシートの無
駄が発生するなどの課題があった。キャビティを形成し
ないと、半導体封止用の樹脂が必要以上に広がって他の
部品の実装面積が小さくなってしまう課題があった。
【０００６】本発明は、上記の課題を解決し、簡便な方
法で優れた小型の複合積層デバイスを提供することを目
的とする。
法で優れた小型の複合積層デバイスを提供することを目
的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明は以下の構成とするものである。
め、本発明は以下の構成とするものである。
【０００８】電極により形成された回路素子を内部に含
む積層セラミック素子、前記積層セラミック素子に実装
された半導体素子、および前記半導体素子を埋める電気
絶縁樹脂により少なくとも構成される電子部品におい
て、前記積層セラミック素子の外周寸法より、前記絶縁
樹脂の外周寸法の方が大きい構造とする。
む積層セラミック素子、前記積層セラミック素子に実装
された半導体素子、および前記半導体素子を埋める電気
絶縁樹脂により少なくとも構成される電子部品におい
て、前記積層セラミック素子の外周寸法より、前記絶縁
樹脂の外周寸法の方が大きい構造とする。
【０００９】また、電極により形成された回路素子を内
部に含む積層セラミック素子、前記積層セラミック素子
に実装された弾性表面波素子および半導体素子、および
前記半導体素子を埋める電気絶縁樹脂により少なくとも
構成される電子部品において、前記積層セラミック素子
の外周寸法より、前記絶縁樹脂の外周寸法の方が大きい
構造とする。
部に含む積層セラミック素子、前記積層セラミック素子
に実装された弾性表面波素子および半導体素子、および
前記半導体素子を埋める電気絶縁樹脂により少なくとも
構成される電子部品において、前記積層セラミック素子
の外周寸法より、前記絶縁樹脂の外周寸法の方が大きい
構造とする。
【００１０】また、電極により形成された回路素子を内
部に含む積層セラミック素子、前記積層セラミック素子
に実装された半導体素子、および前記半導体素子を埋め
る電気絶縁樹脂により少なくとも構成される電子部品に
おいて、前記積層セラミック素子が前記絶縁樹脂の内部
に入り込んでいる構造とする。
部に含む積層セラミック素子、前記積層セラミック素子
に実装された半導体素子、および前記半導体素子を埋め
る電気絶縁樹脂により少なくとも構成される電子部品に
おいて、前記積層セラミック素子が前記絶縁樹脂の内部
に入り込んでいる構造とする。
【００１１】また、電極により形成された回路素子を内
部に含む積層セラミック素子、前記積層セラミック素子
に実装された弾性表面波素子および半導体素子、および
前記半導体素子を埋める電気絶縁樹脂により少なくとも
構成される電子部品において、前記積層セラミック素子
が前記絶縁樹脂の内部に入り込んでいる構造とする。
部に含む積層セラミック素子、前記積層セラミック素子
に実装された弾性表面波素子および半導体素子、および
前記半導体素子を埋める電気絶縁樹脂により少なくとも
構成される電子部品において、前記積層セラミック素子
が前記絶縁樹脂の内部に入り込んでいる構造とする。
【００１２】さらに、前記積層セラミック素子のセラミ
ック材料が、酸化アルミ、酸化マグネシウム、酸化ケイ
素、および希土類酸化物より選ばれる酸化物を主成分と
する少なくとも一種以上の化合物からなる結晶成分とガ
ラス成分からなる構成とする。
ック材料が、酸化アルミ、酸化マグネシウム、酸化ケイ
素、および希土類酸化物より選ばれる酸化物を主成分と
する少なくとも一種以上の化合物からなる結晶成分とガ
ラス成分からなる構成とする。
【００１３】前記構造の電子部品の製造方法として、電
極により形成された回路素子を内部に含む積層セラミッ
ク素子を複数個整列させ、固定し、前記積層セラミック
素子に半導体素子などのチップ部品を実装した集合基板
を、未硬化の電気絶縁樹脂を所定量満たした容器に、前
記集合基板の前記半導体素子が実装された面を下向きに
して、前記半導体素子が完全に埋まり込む位置以上に深
く前記未硬化の電気絶縁樹脂に浸した状態で、前記樹脂
を硬化させた後、個片に分割することにより製造する。
極により形成された回路素子を内部に含む積層セラミッ
ク素子を複数個整列させ、固定し、前記積層セラミック
素子に半導体素子などのチップ部品を実装した集合基板
を、未硬化の電気絶縁樹脂を所定量満たした容器に、前
記集合基板の前記半導体素子が実装された面を下向きに
して、前記半導体素子が完全に埋まり込む位置以上に深
く前記未硬化の電気絶縁樹脂に浸した状態で、前記樹脂
を硬化させた後、個片に分割することにより製造する。
【００１４】また、電極により形成された回路素子を内
部に含む積層セラミック素子を複数個整列させ、固定
し、前記積層セラミック素子の上面に半導体素子などの
チップ部品を実装した集合基板を、未硬化の電気絶縁樹
脂を所定量満たした容器に、前記集合基板の前記半導体
素子が実装された面を下向きにして、前記半導体素子が
埋まり込む位置以上に深く前記未硬化の電気絶縁樹脂に
浸した状態で、前記樹脂を半硬化させた後、個片に分割
し、さらに前記樹脂を本硬化させることにより製造す
る。
部に含む積層セラミック素子を複数個整列させ、固定
し、前記積層セラミック素子の上面に半導体素子などの
チップ部品を実装した集合基板を、未硬化の電気絶縁樹
脂を所定量満たした容器に、前記集合基板の前記半導体
素子が実装された面を下向きにして、前記半導体素子が
埋まり込む位置以上に深く前記未硬化の電気絶縁樹脂に
浸した状態で、前記樹脂を半硬化させた後、個片に分割
し、さらに前記樹脂を本硬化させることにより製造す
る。
【００１５】また、電極により形成された回路素子を内
部に含む積層セラミック素子の集合基板を、複数個の突
起部が形成された板に接着し、前記集合基板のみを個片
へ切断した後、必要に応じてメッキ、チップ実装、樹脂
埋め、前記突起部が形成された板からの剥離を行うこと
により製造する。
部に含む積層セラミック素子の集合基板を、複数個の突
起部が形成された板に接着し、前記集合基板のみを個片
へ切断した後、必要に応じてメッキ、チップ実装、樹脂
埋め、前記突起部が形成された板からの剥離を行うこと
により製造する。
【００１６】また、電極により形成された回路素子を内
部に含む積層セラミック素子の集合基板上に、半導体素
子などのチップ部品を実装、樹脂埋めしたのち、端子電
極をメッキ処理することにより製造する。
部に含む積層セラミック素子の集合基板上に、半導体素
子などのチップ部品を実装、樹脂埋めしたのち、端子電
極をメッキ処理することにより製造する。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１８】（実施の形態１）図１に、本発明の一実施
形態による複合積層デバイスの断面図を示す。内部導体
１により伝送線路、インダクタ、コンデンサなどが内部
に形成された積層セラミック素子２の上に、半導体素子
３、またはチップ部品４などが実装されている。場合に
より、小さなキャビティが形成され、弾性表面波素子５
が実装されている。それらの部品は電気絶縁樹脂６によ
り封止されている。この電気絶縁樹脂の外周が積層セラ
ミック素子の外周より大きい構造となっているので、脆
いセラミック部分に外部から力がかかって割れやかけが
発生する確率が激減する。また、樹脂のだれ防止のため
の壁がない構造となっており、チップ実装面積を大きく
できるので、素子の小型化に大きく貢献できる。外部回
路との接続のため、側面部分に端子電極７が形成され
る。１７は金属製キャップである。
形態による複合積層デバイスの断面図を示す。内部導体
１により伝送線路、インダクタ、コンデンサなどが内部
に形成された積層セラミック素子２の上に、半導体素子
３、またはチップ部品４などが実装されている。場合に
より、小さなキャビティが形成され、弾性表面波素子５
が実装されている。それらの部品は電気絶縁樹脂６によ
り封止されている。この電気絶縁樹脂の外周が積層セラ
ミック素子の外周より大きい構造となっているので、脆
いセラミック部分に外部から力がかかって割れやかけが
発生する確率が激減する。また、樹脂のだれ防止のため
の壁がない構造となっており、チップ実装面積を大きく
できるので、素子の小型化に大きく貢献できる。外部回
路との接続のため、側面部分に端子電極７が形成され
る。１７は金属製キャップである。
【００１９】内部導体としては、Ｗ、Mo、Au、Ag、Cu、
Pd、Ptなどが用いられるが、特に限定されない。積層セ
ラミック素子の材料としては、高温焼成タイプ（焼成温
度1600℃）のもの、あるいは低温焼成タイプ（焼成温度
900℃）のものいずれでもよい。高温焼成タイプとして
は、アルミナを主成分とするものが望ましいが、特に限
定されない。低温焼成タイプとしては、アルミナ系、フ
ォルステライト系、Al 2O3-MgO-希土類酸化物系の化合物
にほう珪酸系ガラスを添加したガラス−セラミックスタ
イプのものとBi2O3-Nb2O5系の非ガラスタイプのものが
適用でき、特に限定されるものではないが、Al2O3-MgO-
希土類酸化物系化合物にガラスを添加したものは、機械
的強度、比誘電率の温度特性に優れ、特に望ましい。積
層セラミック素子の内部に形成される回路素子として、
伝送線路とインダクタとコンデンサを組み合わせた各種
フィルタ、カップラ、バラン、位相器などが形成可能で
ある。半導体素子としては、ダイオードスイッチや論理
ICなどが適応可能で、ベアチップでの実装も可能であ
る。弾性表面波素子としては、リチウムタンタレイト、
リチウムナイオベイト、水晶、ランガサイト系の圧電基
板を用いたフィルタが使用される。積層セラミック素子
上に実装されるチップ部品としては、コンデンサ、イン
ダクタ、抵抗などが使用される。電気絶縁樹脂として
は、エポキシ系の熱硬化性ものが通常用いられるが、特
に限定されない。端子電極の表面は、必要に応じて半田
やＡｕなどがメッキされる。端子電極の形態も、図１の
ように側面に取り出してもよいし、底面に取り出しても
よい。底面に取り出す場合には、端子電極の上に半田ボ
ールをくっつけ、実装性を確保する場合もある。
Pd、Ptなどが用いられるが、特に限定されない。積層セ
ラミック素子の材料としては、高温焼成タイプ（焼成温
度1600℃）のもの、あるいは低温焼成タイプ（焼成温度
900℃）のものいずれでもよい。高温焼成タイプとして
は、アルミナを主成分とするものが望ましいが、特に限
定されない。低温焼成タイプとしては、アルミナ系、フ
ォルステライト系、Al 2O3-MgO-希土類酸化物系の化合物
にほう珪酸系ガラスを添加したガラス−セラミックスタ
イプのものとBi2O3-Nb2O5系の非ガラスタイプのものが
適用でき、特に限定されるものではないが、Al2O3-MgO-
希土類酸化物系化合物にガラスを添加したものは、機械
的強度、比誘電率の温度特性に優れ、特に望ましい。積
層セラミック素子の内部に形成される回路素子として、
伝送線路とインダクタとコンデンサを組み合わせた各種
フィルタ、カップラ、バラン、位相器などが形成可能で
ある。半導体素子としては、ダイオードスイッチや論理
ICなどが適応可能で、ベアチップでの実装も可能であ
る。弾性表面波素子としては、リチウムタンタレイト、
リチウムナイオベイト、水晶、ランガサイト系の圧電基
板を用いたフィルタが使用される。積層セラミック素子
上に実装されるチップ部品としては、コンデンサ、イン
ダクタ、抵抗などが使用される。電気絶縁樹脂として
は、エポキシ系の熱硬化性ものが通常用いられるが、特
に限定されない。端子電極の表面は、必要に応じて半田
やＡｕなどがメッキされる。端子電極の形態も、図１の
ように側面に取り出してもよいし、底面に取り出しても
よい。底面に取り出す場合には、端子電極の上に半田ボ
ールをくっつけ、実装性を確保する場合もある。
【００２０】（実施の形態２）図２に、本発明の一実施
形態による複合積層デバイスの断面図を示す。内部導体
１により伝送線路、インダクタ、コンデンサなどが内部
に形成された積層セラミック素子２の上に、半導体素子
３、あるいはチップ部品４などが実装されている。場合
により、小さなキャビティが形成され、弾性表面波素子
５が実装されている。それらの部品は電気絶縁樹脂６に
より封止されている。この電気絶縁樹脂に積層セラミッ
ク素子がめり込んだ状態になっているため、樹脂とセラ
ミックス部分の接着強度が向上する。セラミックス素子
のエッジ部が樹脂で覆われているため、チッピングなど
の不良が発生しにくい。外部回路との接続のため、側面
部分に端子電極７が形成される。
形態による複合積層デバイスの断面図を示す。内部導体
１により伝送線路、インダクタ、コンデンサなどが内部
に形成された積層セラミック素子２の上に、半導体素子
３、あるいはチップ部品４などが実装されている。場合
により、小さなキャビティが形成され、弾性表面波素子
５が実装されている。それらの部品は電気絶縁樹脂６に
より封止されている。この電気絶縁樹脂に積層セラミッ
ク素子がめり込んだ状態になっているため、樹脂とセラ
ミックス部分の接着強度が向上する。セラミックス素子
のエッジ部が樹脂で覆われているため、チッピングなど
の不良が発生しにくい。外部回路との接続のため、側面
部分に端子電極７が形成される。
【００２１】内部導体としては、Ｗ、Mo、Au、Ag、Cu、
Pd、Ptなどが用いられるが、特に限定されない。積層セ
ラミック素子の材料としては、高温焼成タイプ（焼成温
度1600℃）のもの、または低温焼成タイプ（焼成温度90
0℃）のものいずれでもよい。高温焼成タイプとして
は、アルミナを主成分とするものが望ましいが、特に限
定されない。低温焼成タイプとしては、アルミナ系、フ
ォルステライト系、Al2O 3-MgO-希土類酸化物系の化合物
にほう珪酸系ガラスを添加したガラス−セラミックスタ
イプのものとBi2O3-Nb2O5系の非ガラスタイプのものが
適用でき、特に限定されるものではないが、Al2O3-MgO-
希土類酸化物系化合物にガラスを添加したものは、機械
的強度、比誘電率の温度特性に優れ、特に望ましい。積
層セラミック素子の内部に形成される回路素子として、
伝送線路とインダクタとコンデンサを組み合わせた各種
フィルタ、カップラ、バラン、位相器などが形成可能で
ある。半導体素子としては、ダイオードスイッチや論理
ICなどが適応可能で、ベアチップでの実装も可能であ
る。弾性表面波素子としては、リチウムタンタレイト、
リチウムナイオベイト、水晶、ランガサイト系の圧電基
板を用いたフィルタが使用される。積層セラミック素子
上に実装されるチップ部品としては、コンデンサ、イン
ダクタ、抵抗などが使用される。電気絶縁樹脂として
は、エポキシ系の熱硬化性ものが通常用いられるが、特
に限定されない。端子電極の表面は、必要に応じて半田
やＡｕなどがメッキされる。端子電極の形態も、図１の
ように側面に取り出してもよいし、底面に取り出しても
よい。底面に取り出す場合には、端子電極の上に半田ボ
ールをくっつけ、実装性を確保する場合もある。
Pd、Ptなどが用いられるが、特に限定されない。積層セ
ラミック素子の材料としては、高温焼成タイプ（焼成温
度1600℃）のもの、または低温焼成タイプ（焼成温度90
0℃）のものいずれでもよい。高温焼成タイプとして
は、アルミナを主成分とするものが望ましいが、特に限
定されない。低温焼成タイプとしては、アルミナ系、フ
ォルステライト系、Al2O 3-MgO-希土類酸化物系の化合物
にほう珪酸系ガラスを添加したガラス−セラミックスタ
イプのものとBi2O3-Nb2O5系の非ガラスタイプのものが
適用でき、特に限定されるものではないが、Al2O3-MgO-
希土類酸化物系化合物にガラスを添加したものは、機械
的強度、比誘電率の温度特性に優れ、特に望ましい。積
層セラミック素子の内部に形成される回路素子として、
伝送線路とインダクタとコンデンサを組み合わせた各種
フィルタ、カップラ、バラン、位相器などが形成可能で
ある。半導体素子としては、ダイオードスイッチや論理
ICなどが適応可能で、ベアチップでの実装も可能であ
る。弾性表面波素子としては、リチウムタンタレイト、
リチウムナイオベイト、水晶、ランガサイト系の圧電基
板を用いたフィルタが使用される。積層セラミック素子
上に実装されるチップ部品としては、コンデンサ、イン
ダクタ、抵抗などが使用される。電気絶縁樹脂として
は、エポキシ系の熱硬化性ものが通常用いられるが、特
に限定されない。端子電極の表面は、必要に応じて半田
やＡｕなどがメッキされる。端子電極の形態も、図１の
ように側面に取り出してもよいし、底面に取り出しても
よい。底面に取り出す場合には、端子電極の上に半田ボ
ールをくっつけ、実装性を確保する場合もある。
【００２２】（実施の形態３）図３に、本発明の一実施
形態における電子部品の製造方法を示す。まず、誘電体
セラミックスのグリーンシートを用意する。ビアホール
およびキャビティなどの形成用の穴をパンチング、ドリ
ルなどにより開ける。次に、所定の位置に所定の導体パ
ターンを印刷法などにより形成する。所定量積み重ね、
加圧してグリーンシート同士を圧着させる。個片に切断
後、所定の温度で焼結させる。必要に応じて、端子電極
や表層の導体を、焼き付けや蒸着などにより形成する。
さらに、必要に応じて、Ni-半田やNi-Auメッキなどを施
す。得られた積層セラミック素子上に、半導体、弾性表
面波素子、抵抗やコンデンサなどのチップ部品を実装す
る。弾性表面波素子は、キャップなどにより気密封止処
理を行う。部品が実装された積層セラミック素子の非実
装面を粘着シートの貼られたパレットなどに接着し、整
列させて保持する。図４に示したように、バット１１に
未硬化のエポキシ系などの樹脂１２を所定量流し込み、
前記積層セラミック素子を接着したパレット１３のチッ
プ実装面１４を下に向け、前記バットに溜めた樹脂に実
装したチップ部品が完全に埋まり込む位置以上に深く浸
した状態で固定する。熱処理などで樹脂を硬化させた
後、ブレイク、ダイシングなどにより樹脂部を切断して
個片にし、完成品とする。１６は半導体チップである。
形態における電子部品の製造方法を示す。まず、誘電体
セラミックスのグリーンシートを用意する。ビアホール
およびキャビティなどの形成用の穴をパンチング、ドリ
ルなどにより開ける。次に、所定の位置に所定の導体パ
ターンを印刷法などにより形成する。所定量積み重ね、
加圧してグリーンシート同士を圧着させる。個片に切断
後、所定の温度で焼結させる。必要に応じて、端子電極
や表層の導体を、焼き付けや蒸着などにより形成する。
さらに、必要に応じて、Ni-半田やNi-Auメッキなどを施
す。得られた積層セラミック素子上に、半導体、弾性表
面波素子、抵抗やコンデンサなどのチップ部品を実装す
る。弾性表面波素子は、キャップなどにより気密封止処
理を行う。部品が実装された積層セラミック素子の非実
装面を粘着シートの貼られたパレットなどに接着し、整
列させて保持する。図４に示したように、バット１１に
未硬化のエポキシ系などの樹脂１２を所定量流し込み、
前記積層セラミック素子を接着したパレット１３のチッ
プ実装面１４を下に向け、前記バットに溜めた樹脂に実
装したチップ部品が完全に埋まり込む位置以上に深く浸
した状態で固定する。熱処理などで樹脂を硬化させた
後、ブレイク、ダイシングなどにより樹脂部を切断して
個片にし、完成品とする。１６は半導体チップである。
【００２３】この方法によれば、樹脂のだれを防止する
ためにキャビティを形成したり、素子個片毎に樹脂埋め
する必要がないため、大量の積層セラミック素子を簡単
に、かつ安価な方法で樹脂埋めできる。
ためにキャビティを形成したり、素子個片毎に樹脂埋め
する必要がないため、大量の積層セラミック素子を簡単
に、かつ安価な方法で樹脂埋めできる。
【００２４】（実施の形態４）図５に、本発明の一実施
形態における電子部品の製造方法を示す。まず、誘電体
セラミックスのグリーンシートを用意する。ビアホール
およびキャビティなどの形成用の穴をパンチング、ドリ
ルなどにより開ける。次に、所定の位置に所定の導体パ
ターンを印刷法などにより形成する。所定量積み重ね、
加圧してグリーンシート同士を圧着させる。個片に切断
後、所定の温度で焼結させる。必要に応じて、端子電極
や表層の導体を、焼き付けや蒸着などにより形成する。
さらに、必要に応じて、Ni-半田やNi-Auメッキなどを施
す。得られた積層セラミック素子上に、半導体、弾性表
面波素子、抵抗やコンデンサなどのチップ部品を実装す
る。弾性表面波素子は、キャップなどにより気密封止処
理を行う。部品が実装された積層セラミック素子の非実
装面を粘着シートの貼られたパレットなどに接着し、整
列させて保持する。図４に示したように、バットに未硬
化のエポキシ系などの樹脂を所定量流し込み、前記積層
セラミック素子を接着したパレットのチップ実装面を下
に向け、前記バットに溜めた樹脂に実装したチップ部品
が完全に埋まり込む位置以上に深く浸した状態で固定す
る。熱処理などで樹脂を半硬化させた後、カッターなど
により樹脂部を切断して個片にする。さらに熱処理にて
本硬化させ完成品とする。
形態における電子部品の製造方法を示す。まず、誘電体
セラミックスのグリーンシートを用意する。ビアホール
およびキャビティなどの形成用の穴をパンチング、ドリ
ルなどにより開ける。次に、所定の位置に所定の導体パ
ターンを印刷法などにより形成する。所定量積み重ね、
加圧してグリーンシート同士を圧着させる。個片に切断
後、所定の温度で焼結させる。必要に応じて、端子電極
や表層の導体を、焼き付けや蒸着などにより形成する。
さらに、必要に応じて、Ni-半田やNi-Auメッキなどを施
す。得られた積層セラミック素子上に、半導体、弾性表
面波素子、抵抗やコンデンサなどのチップ部品を実装す
る。弾性表面波素子は、キャップなどにより気密封止処
理を行う。部品が実装された積層セラミック素子の非実
装面を粘着シートの貼られたパレットなどに接着し、整
列させて保持する。図４に示したように、バットに未硬
化のエポキシ系などの樹脂を所定量流し込み、前記積層
セラミック素子を接着したパレットのチップ実装面を下
に向け、前記バットに溜めた樹脂に実装したチップ部品
が完全に埋まり込む位置以上に深く浸した状態で固定す
る。熱処理などで樹脂を半硬化させた後、カッターなど
により樹脂部を切断して個片にする。さらに熱処理にて
本硬化させ完成品とする。
【００２５】この方法によれば、樹脂のだれを防止する
ためにキャビティを形成したり、素子個片毎に樹脂埋め
する必要がないため、大量の積層セラミック素子を簡単
に、かつ安価な方法で樹脂埋めできる。また、樹脂を半
硬化状態で切断できるので、切断に要する時間を大幅に
低減でき、量産性が向上する。
ためにキャビティを形成したり、素子個片毎に樹脂埋め
する必要がないため、大量の積層セラミック素子を簡単
に、かつ安価な方法で樹脂埋めできる。また、樹脂を半
硬化状態で切断できるので、切断に要する時間を大幅に
低減でき、量産性が向上する。
【００２６】（実施の形態５）図６に、本発明の一実施
形態における電子部品の製造方法を示す。まず、誘電体
セラミックスのグリーンシートを用意する。ビアホール
およびキャビティなどの形成用の穴をパンチング、ドリ
ルなどにより開ける。次に、所定の位置に所定の導体パ
ターンを印刷法などにより形成する。導体パターンの形
成されたグリーンシートを所定量積み重ね、加圧して圧
着させ、必要に応じて周辺部を切断する。得られたグリ
ーンシート積層体をそのまま所定の温度で焼結させる。
得られた積層セラミック素子の集合基板を、図７に示し
たように突起部を持つキャリア板１５時に接着し、ダイ
シングなどにより集合基板のみを個片に分割する。必要
に応じて、Ni-半田やNi-Auメッキなどを施し、半導体、
弾性表面波素子、抵抗やコンデンサなどのチップ部品を
実装する。弾性表面波素子は、キャップなどにより気密
封止処理を行う。次に図７に示したように、バット１１
に未硬化のエポキシ系などの樹脂１２を所定量流し込
み、前記積層セラミック素子の実装面１４を下に向け、
前記バットに溜めた樹脂に実装したチップ部品が完全に
埋まり込む位置以上に深く浸した状態で固定する。熱処
理等で樹脂を硬化させた後、樹脂部を切断後、キャリア
板から素子を取り外し完成品とする。１６は半導体チッ
プである。
形態における電子部品の製造方法を示す。まず、誘電体
セラミックスのグリーンシートを用意する。ビアホール
およびキャビティなどの形成用の穴をパンチング、ドリ
ルなどにより開ける。次に、所定の位置に所定の導体パ
ターンを印刷法などにより形成する。導体パターンの形
成されたグリーンシートを所定量積み重ね、加圧して圧
着させ、必要に応じて周辺部を切断する。得られたグリ
ーンシート積層体をそのまま所定の温度で焼結させる。
得られた積層セラミック素子の集合基板を、図７に示し
たように突起部を持つキャリア板１５時に接着し、ダイ
シングなどにより集合基板のみを個片に分割する。必要
に応じて、Ni-半田やNi-Auメッキなどを施し、半導体、
弾性表面波素子、抵抗やコンデンサなどのチップ部品を
実装する。弾性表面波素子は、キャップなどにより気密
封止処理を行う。次に図７に示したように、バット１１
に未硬化のエポキシ系などの樹脂１２を所定量流し込
み、前記積層セラミック素子の実装面１４を下に向け、
前記バットに溜めた樹脂に実装したチップ部品が完全に
埋まり込む位置以上に深く浸した状態で固定する。熱処
理等で樹脂を硬化させた後、樹脂部を切断後、キャリア
板から素子を取り外し完成品とする。１６は半導体チッ
プである。
【００２７】この方法によれば、個々の素子を集合基板
のように取り扱えるため、工程の途中で再配列させる必
要がなくなる。その結果、実装やメッキなどの工程が容
易になり量産性が向上する。
のように取り扱えるため、工程の途中で再配列させる必
要がなくなる。その結果、実装やメッキなどの工程が容
易になり量産性が向上する。
【００２８】（実施の形態６）図８に、本発明の一実施
形態における電子部品の製造方法を示す。まず、誘電体
セラミックスのグリーンシートを用意する。ビアホール
およびキャビティなどの形成用の穴をパンチング、ドリ
ルなどにより開ける。次に、所定の位置に所定の導体パ
ターンを印刷法などにより形成する。導体パターンの形
成されたグリーンシートを所定量積み重ね、加圧して圧
着させ、必要に応じて周辺部を切断する。得られたグリ
ーンシート積層体をそのまま所定の温度で焼結させる。
得られた積層セラミック素子の集合基板に、必要に応じ
てNi-半田やNi-Auメッキなどを施し、半導体、弾性表面
波素子、抵抗やコンデンサなどのチップ部品を実装す
る。弾性表面波素子は、キャップなどにより気密封止処
理を行う。次に、エポキシ樹脂などを集合基板上に流し
込んでチップ部品を埋め、硬化させて封止する。次に、
ダイシングあるいはブレイクなどで個片に分割する。そ
の後、むき出しになった端子電極部に、Ni-半田やNi-Au
メッキなどを施し基板への実装性と実装後の信頼性を確
保し、完成品とする。
形態における電子部品の製造方法を示す。まず、誘電体
セラミックスのグリーンシートを用意する。ビアホール
およびキャビティなどの形成用の穴をパンチング、ドリ
ルなどにより開ける。次に、所定の位置に所定の導体パ
ターンを印刷法などにより形成する。導体パターンの形
成されたグリーンシートを所定量積み重ね、加圧して圧
着させ、必要に応じて周辺部を切断する。得られたグリ
ーンシート積層体をそのまま所定の温度で焼結させる。
得られた積層セラミック素子の集合基板に、必要に応じ
てNi-半田やNi-Auメッキなどを施し、半導体、弾性表面
波素子、抵抗やコンデンサなどのチップ部品を実装す
る。弾性表面波素子は、キャップなどにより気密封止処
理を行う。次に、エポキシ樹脂などを集合基板上に流し
込んでチップ部品を埋め、硬化させて封止する。次に、
ダイシングあるいはブレイクなどで個片に分割する。そ
の後、むき出しになった端子電極部に、Ni-半田やNi-Au
メッキなどを施し基板への実装性と実装後の信頼性を確
保し、完成品とする。
【００２９】この方法によれば、集合基板の状態でチッ
プ部品の封止ができるので、工程が容易になり量産性が
向上する。
プ部品の封止ができるので、工程が容易になり量産性が
向上する。
【００３０】
【発明の効果】本発明の少なくとも片面に半導体などの
チップ部品が実装された積層セラミック素子を含む電子
部品によれば、割れやかけなどが発生しにくく、樹脂と
セラミックスの接着強度が高いなどの信頼性を高くする
ことができる。また、前記電子部品の製造方法によれ
ば、工程が簡便で、量産性を高めることができる。
チップ部品が実装された積層セラミック素子を含む電子
部品によれば、割れやかけなどが発生しにくく、樹脂と
セラミックスの接着強度が高いなどの信頼性を高くする
ことができる。また、前記電子部品の製造方法によれ
ば、工程が簡便で、量産性を高めることができる。
【図１】本発明の一実施例における電子部品の断面図で
ある。
ある。
【図２】本発明の一実施例における電子部品の断面図で
ある。
ある。
【図３】本発明の一実施例における電子部品の製造方法
のフロー図である。
のフロー図である。
【図４】本発明の一実施例における電子部品の樹脂埋め
工程の断面図である。
工程の断面図である。
【図５】本発明の一実施例における電子部品の製造方法
のフロー図である。
のフロー図である。
【図６】本発明の一実施例における電子部品の製造方法
のフロー図である。
のフロー図である。
【図７】本発明の一実施例における電子部品の樹脂埋め
工程の断面図である。
工程の断面図である。
【図８】本発明の一実施例における電子部品の製造方法
のフロー図である。
のフロー図である。
１ 内部導体 ２ 積層セラミック素子 ３ 半導体チップ ４ チップ部品 ５ 弾性表面波素子 ６ 電気絶縁封止樹脂 ７ 端子電極 １１ 樹脂埋め用バット １２ 電気絶縁封止用樹脂 １３ 素子整列用パレット １４ チップ部品実装面 １５ 突起部を有するキャリア板 １６ 半導体チップ １７ 金属製キャップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｆ Ｃ Ｂ (72)発明者 山田 徹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中村 弘幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 瓜生 一英 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 松村 勉 京都府京田辺市大住浜55番12 松下日東電 器株式会社内 Ｆターム(参考） 4M109 AA01 BA03 CA07 DB15 5E346 CC16 EE24 FF45 GG06 GG08 GG15 GG17 HH11 HH33 5F061 AA01 BA03 CA07 CB13
Claims (9)
- 【請求項１】電極により形成された回路素子を内部に含
む積層セラミック素子、前記積層セラミック素子に実装
された半導体素子、および前記半導体素子を埋める電気
絶縁樹脂により少なくとも構成される電子部品におい
て、前記積層セラミック素子の外周寸法より、前記絶縁
樹脂の外周寸法の方が大きいことを特徴とする電子部
品。 - 【請求項２】電極により形成された回路素子を内部に含
む積層セラミック素子、前記積層セラミック素子に実装
された弾性表面波素子および半導体素子、および前記半
導体素子を埋める電気絶縁樹脂により少なくとも構成さ
れる電子部品において、前記積層セラミック素子の外周
寸法より、前記絶縁樹脂の外周寸法の方が大きいことを
特徴とする電子部品。 - 【請求項３】電極により形成された回路素子を内部に含
む積層セラミック素子、前記積層セラミック素子に実装
された半導体素子、および前記半導体素子を埋める電気
絶縁樹脂により少なくとも構成される電子部品におい
て、前記積層セラミック素子が前記絶縁樹脂の内部に入
り込んでいることを特徴とする電子部品。 - 【請求項４】電極により形成された回路素子を内部に含
む積層セラミック素子、前記積層セラミック素子に実装
された弾性表面波素子および半導体素子、および前記半
導体素子を埋める電気絶縁樹脂により少なくとも構成さ
れる電子部品において、前記積層セラミック素子が前記
絶縁樹脂の内部に入り込んでいることを特徴とする電子
部品。 - 【請求項５】前記積層セラミック素子のセラミック材料
が、酸化アルミ、酸化マグネシウム、酸化ケイ素および
希土類酸化物より選ばれる酸化物を主成分とする少なく
とも一種以上の化合物からなる結晶成分とガラス成分か
らなる請求項１〜４のいずれかに記載の電子部品。 - 【請求項６】電極により形成された回路素子を内部に含
む積層セラミック素子を複数個整列させ、固定し、前記
積層セラミック素子に半導体素子を含むチップ部品を実
装した集合基板を、未硬化の電気絶縁樹脂を所定量満た
した容器に、前記集合基板の前記半導体素子が実装され
た面を下向きにして、前記半導体素子が完全に埋まり込
む位置以上に深く前記未硬化の絶縁樹脂に浸した状態
で、前記樹脂を硬化させた後、個片に分割することを特
徴とする電子部品の製造方法。 - 【請求項７】電極により形成された回路素子を内部に含
む積層セラミック素子を複数個整列させ、固定し、前記
積層セラミック素子の上面に半導体素子を含むチップ部
品を実装した集合基板を、未硬化の電気絶縁樹脂を所定
量満たした容器に、前記集合基板の前記半導体素子が実
装された面を下向きにして、前記半導体素子が埋まり込
む位置以上に深く前記未硬化の電気絶縁樹脂に浸した状
態で、前記樹脂を半硬化させた後、個片に分割し、さら
に前記樹脂を本硬化させることを特徴とする電子部品の
製造方法。 - 【請求項８】電極により形成された回路素子を内部に含
む積層セラミック素子の集合基板を、複数個の突起部が
形成された板に接着し、前記集合基板のみを個片へ切断
した後、必要に応じてメッキ、チップ実装、樹脂埋めを
行った後、前記突起部が形成された板からの剥離を行う
ことを特徴とする電子部品の製造方法。 - 【請求項９】電極により形成された回路素子を内部に含
む積層セラミック素子の集合基板上に、半導体素子を含
むチップ部品を実装、樹脂埋めしたのち、端子電極をメ
ッキ処理することを特徴とする電子部品の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172566A JP2001352011A (ja) | 2000-06-08 | 2000-06-08 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172566A JP2001352011A (ja) | 2000-06-08 | 2000-06-08 | 電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001352011A true JP2001352011A (ja) | 2001-12-21 |
Family
ID=18674945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000172566A Pending JP2001352011A (ja) | 2000-06-08 | 2000-06-08 | 電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001352011A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1394856A3 (en) * | 2002-08-29 | 2005-08-31 | Fujitsu Media Devices Limited | Surface-mounted electronic component module and method for manufacturing the same |
| US11575095B2 (en) | 2018-03-19 | 2023-02-07 | Ricoh Company, Ltd. | Photoelectric conversion device, process cartridge, and image forming apparatus |
-
2000
- 2000-06-08 JP JP2000172566A patent/JP2001352011A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1394856A3 (en) * | 2002-08-29 | 2005-08-31 | Fujitsu Media Devices Limited | Surface-mounted electronic component module and method for manufacturing the same |
| US7315455B2 (en) | 2002-08-29 | 2008-01-01 | Fujitsu Media Devices Ltd. | Surface-mounted electronic component module and method for manufacturing the same |
| US11575095B2 (en) | 2018-03-19 | 2023-02-07 | Ricoh Company, Ltd. | Photoelectric conversion device, process cartridge, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5278149B2 (ja) | 回路基板及び回路モジュール | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| JP3404375B2 (ja) | 多数個取り配線基板 | |
| JP2001352011A (ja) | 電子部品およびその製造方法 | |
| JP4388410B2 (ja) | 多数個取り配線基板 | |
| JP2004288660A (ja) | 配線基板 | |
| JP2004128084A (ja) | フレーク型サーミスタ及びその製造方法 | |
| JPH11163193A (ja) | 電子部品収納用パッケージの製造方法 | |
| JP2001267744A (ja) | 積層型セラミック電子部品およびその製造方法、積層型セラミック電子部品を得るための生の積層体、ならびに電子装置 | |
| JP4369732B2 (ja) | 電子装置 | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3305574B2 (ja) | 配線基板 | |
| JP4006686B2 (ja) | セラミック積層基板及びその製造方法 | |
| JP4428883B2 (ja) | 多数個取りセラミック配線基板 | |
| JP2004288661A (ja) | 配線基板 | |
| JP2721793B2 (ja) | 配線基板の製造方法 | |
| JP2006041310A (ja) | 多数個取り配線基板 | |
| JP2002198460A (ja) | 多数個取り配線基板 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003046253A (ja) | 多層回路基板 | |
| KR100896599B1 (ko) | 세라믹 다층 기판 및 그 제조 방법 | |
| JPH06151618A (ja) | 半導体素子収納用パッケージ | |
| JP2003163442A (ja) | セラミック配線基板 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP2003197801A (ja) | 電子部品収納用パッケージ |