JP2001267744A - 積層型セラミック電子部品およびその製造方法、積層型セラミック電子部品を得るための生の積層体、ならびに電子装置 - Google Patents

積層型セラミック電子部品およびその製造方法、積層型セラミック電子部品を得るための生の積層体、ならびに電子装置

Info

Publication number
JP2001267744A
JP2001267744A JP2000079894A JP2000079894A JP2001267744A JP 2001267744 A JP2001267744 A JP 2001267744A JP 2000079894 A JP2000079894 A JP 2000079894A JP 2000079894 A JP2000079894 A JP 2000079894A JP 2001267744 A JP2001267744 A JP 2001267744A
Authority
JP
Japan
Prior art keywords
ceramic green
conductive paste
film
green sheet
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000079894A
Other languages
English (en)
Other versions
JP4370663B2 (ja
Inventor
Norio Sakai
範夫 酒井
Isao Kato
功 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000079894A priority Critical patent/JP4370663B2/ja
Publication of JP2001267744A publication Critical patent/JP2001267744A/ja
Application granted granted Critical
Publication of JP4370663B2 publication Critical patent/JP4370663B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 キャリアフィルム上で成形されたセラミック
グリーンシートの外側に向く主面上に導電性ペースト膜
を形成し、キャリアフィルムを剥離し、導電性ペースト
膜が形成された主面を同じ方向に向けながら、複数のセ
ラミックグリーンシートを積層して得られた生の積層体
においては、その積層方向における一方端面には導電性
ペースト膜が形成されず、そのため、生の積層体を得た
後に、別工程で、この一方端面上に導電性ペースト膜を
形成する必要がある。 【解決手段】 複数のセラミックグリーンシート２８，
２８ａ，２８ｂを積層する工程において、生の積層体２
７の積層方向における一方端側に位置しかつ導電性ペー
スト膜２９が形成されない主面３８を露出させている最
外層セラミックグリーンシート２８ａについては、両主
面３５，３８上に導電性ペースト膜２９，３０が予め形
成されたものを積層するようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、積層型セラミッ
ク電子部品およびその製造方法、積層型セラミック電子
部品を得るための生の積層体、ならびにこのような積層
型セラミック電子部品を備える電子装置に関するもの
で、特に、積層型セラミック電子部品の外表面上に位置
される外部導体膜の形成方法の改良に関するものであ
る。
【０００２】
【従来の技術】この発明にとって興味ある積層型セラミ
ック電子部品は、多層セラミック基板とも呼ばれるもの
で、複数のセラミック層をもって構成される積層構造を
有する積層体を備えている。
【０００３】この積層体の内部には、コンデンサ、イン
ダクタおよび／または抵抗のような受動素子をもって所
望の回路を構成するように配線導体が設けられる。ま
た、積層体の外部には、半導体ＩＣチップのような能動
素子や、必要に応じて受動素子の一部が搭載される。
【０００４】また、上述のように複合化された積層型セ
ラミック電子部品は、適宜の配線基板上に実装され、所
望の電子装置を構成するように用いられる。
【０００５】このような積層型セラミック電子部品は、
たとえば、移動体通信端末機器の分野において、ＬＣＲ
複合化高周波部品として用いられたり、コンピュータの
分野において、半導体ＩＣチップのような能動素子とコ
ンデンサやインダクタや抵抗のような受動素子とを複合
化した部品として、あるいは単なる半導体ＩＣパッケー
ジとして用いられたりしている。
【０００６】より具体的には、積層型セラミック電子部
品は、ＰＡモジュール基板、ＲＦダイオードスイッチ、
フィルタ、チップアンテナ、各種パッケージ部品、複合
デバイス等の種々の電子部品を構成するために広く用い
られている。
【０００７】積層型セラミック電子部品は、基本的に
は、複数のセラミックグリーンシートを積み重ねること
によって製造される。
【０００８】より具体的には、キャリアフィルム上でセ
ラミックグリーンシートが成形される。これによって、
キャリアフィルムによってセラミックグリーンシートが
裏打ちされた複合シートが得られる。以後の工程であっ
て、セラミックグリーンシートが積層されるまでの工程
を進めるにあたっては、セラミックグリーンシートは、
この複合シートの状態で取り扱われる。
【０００９】このようにキャリアフィルムによって裏打
ちされた状態でセラミックグリーンシートを取り扱うの
は、セラミックグリーンシートは、強度が極めて低く、
軟らかく、もろいため、これを単独で取り扱うことが極
めて困難であるためである。セラミックグリーンシート
を複合シートの状態で取り扱うことによって、この取り
扱いを用意にするとともに、各工程でのセラミックグリ
ーンシートの位置合わせを容易にし、また、後で実施さ
れる導電性ペーストの乾燥時に、セラミックグリーンシ
ートが不所望に収縮したり、波打ったりすることを防止
することができる。
【００１０】次に、ビアホール導体を形成するためのい
くつかの貫通孔が、複合シートにおける少なくともセラ
ミックグリーンシートを貫通するように設けられる。そ
して、これら貫通孔内に導電性ペーストを充填すること
によって、ビアホール導体となるべき導電性ペースト体
が形成されるとともに、セラミックグリーンシートの外
側に向く主面上に導電性ペーストを印刷することによっ
て、導電性ペースト膜が形成され、次いで、乾燥工程に
付される。
【００１１】次に、キャリアフィルムがセラミックグリ
ーンシートから剥離されるとともに、複数のセラミック
グリーンシートが、それぞれの導電性ペースト膜を形成
した主面を同じ方向に向けながら、積層され、それによ
って、生の積層体が得られる。
【００１２】このようにして得られた生の積層体にあっ
ては、その積層方向における一方の端面には、導電性ペ
ースト膜が形成されていない。なぜなら、この端面を構
成する最外層セラミックグリーンシートの主面には、キ
ャリアフィルムが接合されていたためである。
【００１３】したがって、上述のようにして生の積層体
を得た後で、その一方の端面上に導電性ペースト膜を形
成するため、導電性ペーストの印刷工程が再び実施さ
れ、次いで、乾燥することが行なわれる。
【００１４】次に、生の積層体は、焼成される。これに
よって、上述した導電性ペースト膜によって与えられた
外部導体膜を両端面上に形成した積層型セラミック電子
部品が得られる。
【００１５】なお、生の積層体を得た後に、一方端面上
に導電性ペースト膜を形成する工程は、焼結後の積層体
に対して実施されることもある。この場合には、この導
電性ペースト膜を焼き付けるため、再び焼成工程が実施
される。
【００１６】このように、両端面上に外部導体膜が形成
された積層型セラミック電子部品を製造するためには、
キャリアフィルムから剥離された複数のセラミックグリ
ーンシートを積層することによって生の積層体を得た後
に、生の積層体または焼結後の積層体の一方の端面上に
導電性ペースト膜を形成する工程が必ず必要であり、こ
のことが、積層型セラミック電子部品の生産性を低下さ
せる原因となっている。
【００１７】上述した問題を解決するため、特開平７−
２２７５２号公報には、生の積層体を作製するにあたっ
て、図８に示すような構造を採用することが提案されて
いる。
【００１８】図８には、生の積層体１の一部が図解的に
断面図で示されている。
【００１９】生の積層体１は、複数の積層されたセラミ
ックグリーンシート２および２ａを備えている。この生
の積層体１には、その一方端面上に外部導体膜となる導
電性ペースト膜３が形成されるとともに、その他方端面
上に外部導体膜となる導電性ペースト膜４が形成され、
また、複数のセラミックグリーンシート２および２ａの
間の特定の界面に沿って内部導体膜となる導電性ペース
ト膜５が形成され、さらに、特定のセラミックグリーン
シート２および２ａを貫通するようにビアホール導体と
なる導電性ペースト体６が形成されている。
【００２０】このような生の積層体１において、導電性
ペースト膜４を形成する最外層セラミックグリーンシー
ト２ａが反転されて積層されていることが特徴である。
それによって、複数のセラミックグリーンシート２およ
び２ａの積層を終えた段階で、その両端面上に導電性ペ
ースト膜３および４がそれぞれ形成された生の積層体１
が得られ、導電性ペースト膜４の形成を別段階で行なう
必要がない。
【００２１】
【発明が解決しようとする課題】しかしながら、図８に
示した生の積層体１によれば、最外層セラミックグリー
ンシート２ａとそれに接するセラミックグリーンシート
２との間の界面には、導電性ペースト膜を形成すること
ができない。
【００２２】他方、このような生の積層体１を焼成して
得られた積層型セラミック電子部品が、たとえば携帯電
話機のような移動体通信端末機器のための部品として用
いられる場合、積層型セラミック電子部品に対して、小
型化、低背化および配線の高密度化が求められる。その
ためには、積層型セラミック電子部品において、内部導
体膜が形成されるセラミック層界面の数を増やしなが
ら、言い換えると、セラミック層界面のできるだけすべ
てに内部導体膜を形成しながら、積層型セラミック電子
部品の全体としての厚みを薄くすることが望まれる。
【００２３】しかしながら、図８に示した生の積層体１
にあっては、導電性ペースト膜が形成されないセラミッ
ク層界面が存在するので、すなわち、最外層セラミック
グリーンシート２ａとそれに接するセラミックグリーン
シート２との間の界面には導電性ペースト膜が形成され
ないので、このことが、積層型セラミック電子部品の小
型化、低背化および配線の高密度化を妨げる原因とな
る。
【００２４】なお、図８に示した生の積層体１を開示す
る、前述した特開平７−２２７５２号公報においては、
最外層セラミックグリーンシート２ａとそれに接するセ
ラミックグリーンシート２の各々の厚みを、他のセラミ
ックグリーンシート２の厚みの半分にすることも記載さ
れている。
【００２５】この構成によれば、上述したような小型
化、低背化および配線の高密度化を阻害することは回避
できるが、同じ厚みの生の積層体を得るためのセラミッ
クグリーンシートの積層数が増え、このことがコストア
ップにつながるという問題を引き起こす。
【００２６】また、厚みの異なる２種類のセラミックグ
リーンシートを用意する必要がある。セラミックグリー
ンシートは、通常、セラミックスラリーを用いて、これ
を長尺のキャリアフィルム上でシート状に成形すること
によって連続的に作製されるものであるが、このような
連続的な工程において、得ようとするセラミックグリー
ンシートの厚みを変えることは、比較的困難であるとと
もに、生産効率の低下を招く。
【００２７】また、セラミックグリーンシートの厚みが
薄くなると、厚みに対する精度が低下するとともに、取
り扱いがより困難になるため、積層精度も低下し、得ら
れた積層型セラミック電子部品の特性がばらつきやす
い。
【００２８】そこで、この発明の目的は、上述したよう
な問題を解決し得る、積層型セラミック電子部品および
その製造方法、積層型セラミック電子部品を得るための
生の積層体、ならびに積層型セラミック電子部品を用い
て構成される電子装置を提供しようとすることである。
【００２９】
【課題を解決するための手段】この発明は、キャリアフ
ィルムによってセラミックグリーンシートが裏打ちされ
た複合シートを用意する工程と、複合シートにおけるセ
ラミックグリーンシートの外側に向く第１の主面上に第
１の導電性ペースト膜を形成する工程と、セラミックグ
リーンシートからキャリアフィルムを剥離する工程と、
生の積層体を作製するため、各第１の導電性ペースト膜
が形成された第１の主面を同じ方向に向けながら、複数
のセラミックグリーンシートを積層する工程と、生の積
層体を焼成する工程とを備える、積層型セラミック電子
部品の製造方法にまず向けられるものであって、上述し
た技術的課題を解決するため、次のような構成を備える
ことを特徴としている。
【００３０】すなわち、複数のセラミックグリーンシー
トを積層する工程において、積層されるべき複数のセラ
ミックグリーンシートのうち、生の積層体の積層方向に
おける一方端側に位置しかつ第１の主面とは逆の第２の
主面を露出させている最外層セラミックグリーンシート
については、前述したように、第１の主面上に第１の導
電性ペースト膜が形成されるとともに、第２の主面上に
第２の導電性ペースト膜が形成されたものが積層される
ようにしたことを特徴としている。
【００３１】この発明に係る積層型セラミック電子部品
の製造方法において、最外層セラミックグリーンシート
の第２の主面上に第２の導電性ペースト膜を形成するた
め、いくつかの方法を採用することができる。
【００３２】まず、第２の導電性ペースト膜を形成する
ための第１の方法では、キャリアフィルムを剥離する工
程の後であって、複数のセラミックグリーンシートを積
層する工程の前に、最外層セラミックグリーンシートの
第２の主面上に第２の導電性ペースト膜を形成する工程
が実施される。
【００３３】上述の第１の方法において、最外層セラミ
ックグリーンシートの第１の主面側に第２のキャリアフ
ィルムを接合する工程が実施され、第２の導電性ペース
ト膜を形成する工程は、第２のキャリアフィルムによっ
て裏打ちされた最外層セラミックグリーンシートに対し
て実施されることが好ましい。
【００３４】次に、第２の導電性ペースト膜を形成する
ための第２の方法によれば、複合シートを用意する工程
において、最外層セラミックグリーンシートについて
は、キャリアフィルム上に第２の導電性ペースト膜を形
成し、次いで、この第２の導電性ペースト膜を覆うよう
にキャリアフィルム上で最外層セラミックグリーンシー
トを成形する、各工程が実施され、最外層セラミックグ
リーンシートがキャリアフィルムを剥離する工程におい
て、第２の導電性ペースト膜が最外層セラミックグリー
ンシートの第２の主面上に転写されることによって、最
外層セラミックグリーンシートの第２の主面上に第２の
導電性ペースト膜が形成された状態とされる。
【００３５】また、第２の導電性ペースト膜を形成する
ための第３の方法によれば、離型用フィルムがその底面
上に配置された金型を用意する工程をさらに備え、この
離型用フィルム上には、第２の導電性ペースト膜が予め
形成されていて、複数のセラミックグリーンシートを積
層する工程は、キャリアフィルムを剥離する工程の後
に、第２の主面が離型用フィルムに接するように最外層
セラミックグリーンシートを離型用フィルム上にまず配
置し、それによって、最外層セラミックグリーンシート
の第２の主面上に第２の導電性ペースト膜を形成した状
態とし、次いで、各第２の主面が最外層セラミックグリ
ーンシート側に向く状態で他のセラミックグリーンシー
トを積層する、各工程が実施される。
【００３６】この発明に係る積層型セラミック電子部品
の製造方法は、ビアホール導体を形成するため、複合シ
ートにおける少なくともセラミックグリーンシートを貫
通するように貫通孔を設ける工程と、貫通孔内に導電性
ペーストを充填する工程とをさらに備えていてもよい。
【００３７】この発明は、また、上述したような製造方
法によって得られた、積層型セラミック電子部品にも向
けられる。
【００３８】上述した積層型セラミック電子部品は、最
外層セラミックグリーンシートの第２の主面上の第２の
導電性ペースト膜によって得られた外部導体膜および／
または最外層セラミックグリーンシートとは逆の最外層
のセラミックグリーンシートの第１の主面上の第１の導
電性ペースト膜によって得られた外部導体膜に対して電
気的に接続されている搭載部品をさらに備えていてもよ
い。
【００３９】上述した搭載部品が外部導体膜に対して固
相接合によって接合されるとき、この発明が特に有利に
適用される。
【００４０】この発明は、また、上述したような積層型
セラミック電子部品と、この積層型セラミック電子部品
を実装する配線基板とを備える、電子装置にも向けられ
る。
【００４１】また、この発明は、焼成することによって
積層型セラミック電子部品を得るための生の積層体にも
向けられる。この生の積層体は、複数のセラミックグリ
ーンシートを積層することによって得られるもので、積
層された段階で、積層方向における各端に位置するセラ
ミックグリーンシートの各々の両主面に沿って導電性ペ
ースト膜が形成されていることを特徴としている。
【００４２】
【発明の実施の形態】図１は、この発明の一実施形態に
よる積層型セラミック電子部品１１を図解的に示す断面
図である。
【００４３】積層型セラミック電子部品１１は、積層さ
れた複数のセラミック層１２、１２ａおよび１２ｂをも
って構成される積層体１３を備えている。この積層体１
３において、セラミック層１２、１２ａおよび１２ｂに
関連して種々の配線導体が設けられている。
【００４４】上述した配線導体としては、積層体１３の
積層方向における第１の端面１４上に形成されるいくつ
かの外部導体膜１５、積層体１３の第１の端面１４とは
逆の第２の端面１６上に形成されるいくつかの外部導体
膜１７、セラミック層１２、１２ａおよび１２ｂの間の
界面に沿って形成されるいくつかの内部導体膜１８、お
よびセラミック層１２、１２ａおよび１２ｂを貫通する
ように形成されるいくつかのビアホール導体１９等があ
る。
【００４５】上述した外部導体膜１５は、想像線で示す
配線基板２０への接続のために用いられる。すなわち、
配線基板２０は、第１の端面１４に対向するように配置
され、積層型セラミック電子部品１１は、外部導体膜１
５を介して電気的に接続された状態で、配線基板２０上
に実装される。
【００４６】また、外部導体膜１７は、第２の端面１６
上に搭載される搭載部品への接続のために用いられる。
この搭載部品として、図１では、たとえば表面実装部品
のように面状の端子電極２１を備える電子部品２２、お
よびたとえば半導体ＩＣチップのようにバンプ電極２３
を備える電子部品２４が図示されている。
【００４７】電子部品２２は、外部導体膜１７に対して
端子電極２１を面対向させた状態で、端子電極２１をた
とえば半田または導電性接着剤２５を用いて外部導体膜
１７に接合することによって、積層体１３上に搭載され
た状態とされる。
【００４８】電子部品２４は、バンプ電極２３を介して
外部導体膜１７に接合される。バンプ電極２３は、たと
えば半田、金または銅から構成される。バンプ電極２３
が半田から構成される場合には、半田を一旦溶融させる
リフロー工程を経ることによって、バンプ電極２３が外
部導体膜１７に接合される。他方、バンプ電極２３が金
または銅から構成される場合には、超音波や熱圧着が適
用され、固相接合に基づいてバンプ電極２３が外部導体
膜１７に接合される。
【００４９】上述のように、固相接合が外部導体膜１７
への接合において適用される場合には、外部導体膜１７
の表面での平滑性が要求される。この点に関して、外部
導体膜１７が導電性ペーストの印刷等の工程を経て得ら
れたものであるとき、外部導体膜１７の表面は優れた平
滑性を与えることができる。
【００５０】また、図１において破線で示すように、電
子部品２２および２４を覆うように、金属ケース２６が
積層体１３の第２の端面１６上に被せられる。この金属
ケース２６に代えて、あるいは金属ケース２６に加え
て、電子部品２２および２４は、図示しないが、樹脂に
よって封止されてもよい。
【００５１】このような積層型セラミック電子部品１１
に備える積層体１３において、その積層方向における一
方端に位置するセラミック層１２ａの各主面に沿って外
部導体膜１５および内部導体膜１８がそれぞれ形成さ
れ、積層方向における他方端に位置するセラミック層１
２ｂの各主面に沿って外部導体膜１７および内部導体膜
１８がそれぞれ形成されている。
【００５２】このような積層体１３は、図２に示すよう
な生の積層体２７を焼成することによって得られるもの
である。生の積層体２７は、複数のセラミックグリーン
シート２８、２８ａおよび２８ｂを積層することによっ
て得られるもので、積層された段階で、積層方向におけ
る一方端に位置するセラミックグリーンシート２８ａの
両主面３５および３８に沿って導電性ペースト膜２９お
よび３０が形成され、積層方向における他方端に位置す
るセラミックグリーンシート２８ｂの両主面３５および
３８に沿って導電性ペースト膜２９が形成されている。
【００５３】図２に示した生の積層体２７を製造するた
め、たとえば、図３に示すような各工程が順次実施され
る。なお、図３には、図２に示した生の積層体２７にお
ける最外層セラミックグリーンシート２８ａに対して実
施される工程が示されている。
【００５４】まず、図３（１）に示すように、キャリア
フィルム３１上で、セラミックグリーンシート２８ａが
成形される。これによって、セラミックグリーンシート
２８ａがキャリアフィルム３１によって裏打ちされた複
合シート３２が得られる。キャリアフィルム３１は、た
とえば、ポリエチレンテレフタレートからなり、５０〜
１００μｍの厚みを有する。
【００５５】他のセラミックグリーンシート２８および
２８ｂについても、同様に成形され、同様の複合シート
３２の状態とされる。
【００５６】次に、図３（２）に示すように、複合シー
ト３２に貫通孔３３がドリル、パンチまたはレーザ等を
適用して設けられる。貫通孔３３は、図１に示したビア
ホール導体１９を形成するためのものである。なお、貫
通孔３３は、キャリアフィルム３１を貫通せず、セラミ
ックグリーンシート２８ａにのみ設けるようにしてもよ
い。
【００５７】他のセラミックグリーンシート２８および
２８ｂについても、同様の工程が実施され、貫通孔３３
が設けられる。
【００５８】次に、たとえばＡｇ、Ａｇ／Ｐｄ、Ａｇ／
Ｐｔ、Ｃｕ、ＣｕＯまたはＮｉ等を主成分とする導電性
ペーストが用意される。そして、図３（３）に示すよう
に、貫通孔３３に、この導電性ペーストが充填され乾燥
される。これによって、各貫通孔３３内に導電性ペース
ト体３４が形成される。
【００５９】また、同じく図３（３）に示すように、複
合シート３２におけるセラミックグリーンシート２８ａ
の外側に向く第１の主面３５上に、導電性ペーストを所
望のパターンで付与し、乾燥することによって、第１の
導電性ペースト膜２９が形成される。
【００６０】上述した導電性ペースト体３４および導電
性ペースト膜２９の各形成には、スクリーン印刷等の印
刷が適用されるが、いずれを先に形成してもよく、ま
た、これらを同時に形成してもよい。
【００６１】これら導電性ペースト体３４および導電性
ペースト膜２９の形成は、他のセラミックグリーンシー
ト２８および２８ｂについても同様に実施される。
【００６２】上述した第１の導電性ペースト膜２９は、
図２に示すように、セラミックグリーンシート２８、２
８ａおよび２８ｂの間の各界面およびセラミックグリー
ンシート２８ｂの外側に向く主面のそれぞれに沿って位
置されるものであり、また、図１に示した焼結後の積層
体１３においては、内部導体膜１８および第２の端面１
６上の外部導体膜１７となるものである。
【００６３】上述した導電性ペースト体３４および導電
性ペースト膜２９の形成のための導電性ペーストの付与
の後の乾燥において、セラミックグリーンシート２８、
２８ａおよび２８ｂは収縮する。この収縮のばらつき
は、セラミックグリーンシート単独の場合には±０．１
５％程度生じるが、キャリアフィルム３１によって裏打
ちされたセラミックグリーンシート２８、２８ａおよび
２８ｂにあっては、収縮のばらつきを±０．０２％以下
に抑えることができる。
【００６４】なお、セラミックグリーンシート２８、２
８ａおよび２８ｂが、後で分割することにより複数の生
の積層体２７を得るためのものである場合、セラミック
グリーンシート２８、２８ａおよび２８ｂの寸法は、通
常、１００ｍｍ×１００ｍｍ以上である。セラミックグ
リーンシート２８、２８ａおよび２８ｂの寸法が１００
ｍｍ×１００ｍｍであるとしたとき、キャリアフィルム
３１によって裏打ちされていない場合には、上述のよう
に、±０．１５％程度の収縮ばらつきが生じるとすれ
ば、約±１５０μｍに相当するが、キャリアフィルム３
１によって裏打ちされている場合には、上述した±０．
０２％以下の収縮ばらつきは、±２０μｍ以下となり、
このことから、キャリアフィルム３１による裏打ちの効
果が大きいことが確認される。後述するセラミックグリ
ーンシート２８、２８ａおよび２８ｂの積層工程におい
て、高精度の積層を行なうためには、収縮のばらつきが
±３０μｍ以下であることが必要とされているが、上述
した±２０μｍ以下は、この条件を十分に満足するもの
である。
【００６５】次に、図３（４）以降に示した各工程が、
最外層セラミックグリーンシート２８ａに対してのみ実
施される。
【００６６】まず、図３（４）に示すように、複合シー
ト３２が上下逆になるように反転され、吸引プレート３
６上に置かれる。このとき、吸引プレート３６は、セラ
ミックグリーンシート２８ａの第１の主面３５に接する
状態となる。また、吸引プレート３６は、図示を省略す
るが、その表面に負圧を与えるように多数の微細な真空
通路をその表面に分布させており、セラミックグリーン
シート２８ａが不所望に収縮しないように、真空吸引に
基づき、セラミックグリーンシート２８ａを保持する。
【００６７】次に、図３（５）に示すように、吸引プレ
ート３６からの吸引作用をセラミックグリーンシート２
８ａに及ぼした状態を維持しながら、キャリアフィルム
３１が剥離される。
【００６８】次に、図３（６）に示すように、セラミッ
クグリーンシート２８ａの第１の主面３５側に第２のキ
ャリアフィルム３７を接合する工程が実施される。図３
（５）に示したように、吸引プレート３６上に保持され
たセラミックグリーンシート２８ａを、第２のキャリア
フィルム３７上に移し替えるため、セラミックグリーン
シート２８ａのキャリアフィルム３１の剥離によって現
れた第２の主面３８側を吸引保持するための別の吸引プ
レート（図示せず。）を用いることが好ましい。セラミ
ックグリーンシート２８ａを第２のキャリアフィルム３
７に接合するため、たとえば、熱圧着または接着剤等が
適用される。
【００６９】次に、図３（７）に示すように、第２のキ
ャリアフィルム３７によって裏打ちされたセラミックグ
リーンシート２８ａの第２の主面３８上に、導電性ペー
ストを印刷等により所望のパターンで付与し、乾燥する
ことによって、第２の導電性ペースト膜３０が形成され
る。この第２の導電性ペースト膜３０は、図２に示した
生の積層体２７において、最外層セラミックグリーンシ
ート２８ａの外側に向く主面３８上に位置されるもので
あり、また、図１に示した焼結後の積層体１３において
は、第１の端面１４上の外部導体膜１５となるものであ
る。
【００７０】次に、図２に示すような生の積層体２７を
作製するため、第１の導電性ペースト膜２９が形成され
た第１の主面３５を同じ方向に向けながら、複数のセラ
ミックグリーンシート２８、２８ａおよび２８ｂを積層
する工程が実施される。このとき、最外層セラミックグ
リーンシート２８ａおよび２８ｂが、それぞれ、生の積
層体２７の積層方向における一方端側および他方端側に
位置するようにされる。
【００７１】生の積層体２７の積層方向における一方端
側に位置する最外層セラミックグリーンシート２８ａに
ついては、図３に示した工程を経ることによって、第１
の主面３５上に第１の導電性ペースト膜２９が形成され
るとともに、第２の主面３８上に第２の導電性ペースト
膜３０が形成されているので、生の積層体２７の積層方
向における一方端面上には第２の導電性ペースト膜３０
が形成され、他方端面上には第１の導電性ペースト膜２
９が形成された状態が得られる。
【００７２】上述したように、複数のセラミックグリー
ンシート２８、２８ａおよび２８ｂを積層するにあたっ
ては、セラミックグリーンシート２８ａからキャリアフ
ィルム３７を剥離し、また、セラミックグリーンシート
２８および２８ｂからキャリアフィルム３１を剥離する
ことが行なわれる。このようなキャリアフィルム３１お
よび３７の剥離は、通常、セラミックグリーンシート２
８、２８ａおよび２８ｂを積層する前の段階で行なわれ
る。
【００７３】これに代えて、たとえば、キャリアフィル
ム３１をそれぞれ上側に向けた状態としながら、複合シ
ート３２の状態で、セラミックグリーンシート２８およ
び２８ｂをそれぞれ積み重ね、その後、キャリアフィル
ム３１を剥離することを、１枚のセラミックグリーンシ
ート２８または２８ｂを積み重ねる毎に繰り返してもよ
い。
【００７４】なお、セラミックグリーンシート２８、２
８ａおよび２８ｂが、これを積層する工程まで、キャリ
アフィルム３１または３７によって裏打ちされた状態で
取り扱われるのは、強度が極めて低く、軟らかく、もろ
いセラミックグリーンシート２８、２８ａおよび２８ｂ
を補強し、その取り扱いや各工程での位置合わせを容易
にし、また、導電性ペースト膜２９および３０ならびに
導電性ペースト体３４の乾燥時に、前述したような収縮
ばらつき等を生じにくくするためである。
【００７５】次に、生の積層体２７は、積層方向にプレ
スされる。これによって、セラミックグリーンシート２
８、２８ａおよび２８ｂが互いに圧着されるとともに、
生の積層体２７の外表面上に形成された導電性ペースト
膜２９および３０の表面での平滑性がより良好なものと
される。
【００７６】次に、生の積層体２７は、焼成工程に付さ
れる。これによって、図１に示すような焼結後の積層体
１３が得られる。積層体１３において、セラミック層１
２、１２ａおよび１２ｂは、それぞれ、セラミックグリ
ーンシート２８、２８ａおよび２８ｂに由来し、外部導
体膜１５は、第２の導電性ペースト膜３０に由来し、外
部導体膜１７および内部導体膜１８は、第１の導電性ペ
ースト膜２９に由来し、ビアホール導体１９は、導電性
ペースト体３４に由来している。
【００７７】上述のように焼結後の積層体１３を得た
後、積層体１３の第２の端面１６上には、必要に応じ
て、印刷抵抗、半田レジスト膜および絶縁層が形成され
る。また、必要に応じて、外部導体膜１５および１７上
に、たとえば、ニッケルめっきが施され、さらにその上
に、金、錫または半田めっきが施される。
【００７８】図３（７）に示すように、最外層セラミッ
クグリーンシート２８ａにおいて、その第１の主面３５
上に第１の導電性ペースト膜２９を形成するとともに、
第２の主面３８上に、第２の導電性ペースト膜３０を形
成するため、図３に示した方法以外に、図４、図５また
は図６に示した方法を採用してもよい。
【００７９】図４に示した方法では、図３（１）〜
（３）を参照して前述した工程と同様の工程を経て、図
４（１）に示すように、各貫通孔３３内に、導電性ペー
スト体３４が形成され、また、セラミックグリーンシー
ト２８ａの外側に向く第１の主面３５上に、第１の導電
性ペースト膜２９が形成される。
【００８０】次に、図４（２）に示すように、セラミッ
クグリーンシート２８ａの第１の主面３５側に第２のキ
ャリアフィルム３７を接合する工程が実施される。この
とき、セラミックグリーンシート２８ａを第２のキャリ
アフィルム３７に接合するため、たとえば、熱圧着また
は接着剤等が適用される。
【００８１】次に、図４（３）に示すように、セラミッ
クグリーンシート２８ａならびにキャリアフィルム３１
および３７からなる複合シートが上下逆になるように反
転され、キャリアフィルム３１が剥離される。
【００８２】上述の剥離後の状態が、前述した図３
（６）に示した状態に相当する。したがって、次いで、
図３（７）に示した工程が実施されることによって、セ
ラミックグリーンシート２８ａの第２の主面３８上に、
第２の導電性ペースト膜３０が形成される。
【００８３】このように、図４に示した方法によって
も、第１および第２の主面３５および３８上に、それぞ
れ、第１および第２の導電性ペースト膜２９および３０
が形成された、最外層セラミックグリーンシート２８ａ
を得ることができる。
【００８４】図５に示した方法では、まず、図５（１）
に示すように、キャリアフィルム３９上に第２の導電性
ペースト膜３０が形成され、次いで、この第２の導電性
ペースト膜３０を覆うようにキャリアフィルム３９上で
最外層セラミックグリーンシート２８ａが成形され、そ
れによって、複合シート４０が得られる。
【００８５】次に、図５（３）に示すように、ビアホー
ル導体１９を形成するため、セラミックグリーンシート
２８ａに貫通孔４１が設けられる。この貫通孔４１は、
たとえばレーザを適用して、セラミックグリーンシート
２８ａのみを貫通するように設けられる。
【００８６】次に、導電性ペーストを印刷等によって付
与することにより、図５（４）に示すように、セラミッ
クグリーンシート２８ａの外側に向く第１の主面３５上
に第１の導電性ペースト膜２９が形成されるとともに、
貫通孔４１内に導電性ペースト体３４が形成される。
【００８７】図５（４）に示した工程を終えた後、セラ
ミックグリーンシート２８ａからキャリアフィルム３９
を剥離すれば、第２の導電性ペースト膜３０がセラミッ
クグリーンシート２８ａの第２の主面３８上に転写さ
れ、それによって、セラミックグリーンシート２８ａの
第２の主面３８上に第２の導電性ペースト膜３０が形成
された状態とされる。
【００８８】このように、図５に示した方法によって
も、第１および第２の主面３５および３８上に、それぞ
れ、第１および第２の導電性ペースト膜２９および３０
が形成された、最外層セラミックグリーンシート２８ａ
を得ることができる。
【００８９】図６に示した方法では、離型用フィルム４
２がその底面上に配置された金型４３が用意される。離
型用フィルム４２上には、第２の導電性ペースト膜３０
が予め形成されている。このような離型用フィルム４２
上で、複数のセラミックグリーンシート２８、２８ａお
よび２８ｂを積層する工程が実施される。
【００９０】まず、前述した図３（３）に示した状態に
ある最外層セラミックグリーンシート２８ａが、キャリ
アフィルム３１を剥離した後、図６において矢印４４に
よって示すように、離型用フィルム４２上に配置され
る。このとき、最外層セラミックグリーンシート２８ａ
の第２の主面３８が離型用フィルム４２に接する状態と
なり、それによって、最外層セラミックグリーンシート
２８ａの第２の主面３８上に第２の導電性ペースト膜３
０が形成された状態となる。
【００９１】その後、各々の第２の主面３８が最外層セ
ラミックグリーンシート２８ａ側に向く状態で、他のセ
ラミックグリーンシート２８および２８ｂが積層され
る。
【００９２】このように積層を終えたとき、離型用フィ
ルム４２上で生の積層体２７が得られるが、生の積層体
２７を金型４３から取り出し、離型用フィルム４２を剥
離すれば、第２の導電性ペースト膜３０は、生の積層体
２７側に転写され、図２に示すような状態の生の積層体
２７が得られる。
【００９３】図７は、この発明の他の実施形態による積
層型セラミック電子部品４５を図解的に示す断面図であ
る。図７において、図１に示した要素に相当する要素に
は同様の参照符号を付し、重複する説明は省略する。
【００９４】図７に示した積層型セラミック電子部品４
５では、その積層体１３の第２の端面１６上に搭載され
る搭載部品として、ワイヤボンディングによって電気的
に接続される電子部品４６を備えている。電子部品４６
は、外部導体膜１７に対してボンディングワイヤ４７を
介して電気的に接続される。
【００９５】また、この積層型セラミック電子部品４５
は、積層体１３の第２の端面１６上に搭載される搭載部
品として、バンプ電極４８を備える電子部品４９を備え
ている。電子部品４９は、外部導体膜１７に対してバン
プ電極４８を介して接合されている。
【００９６】バンプ電極４８が金または銅から構成さ
れ、固相接合が適用される場合には、外部導体膜１７の
表面に対して良好な平滑性が要求されることは、前述の
図１に示したバンプ電極２３の場合と同様である。
【００９７】同様に、ボンディングワイヤ４７による電
気的接続を達成する場合にも、外部導体膜１７の表面に
対して良好な平滑性が要求される。すなわち、ボンディ
ングワイヤ４７は、たとえば、直径２０〜３０μｍであ
り、金、銅またはアルミニウムから構成されるが、外部
導体膜１７に対して固相接合に基づいて接合されること
になる。
【００９８】このような固相接合の場合には、接合され
るべき外部導体膜１７の表面の平滑性が良好であること
が厳しく要求される。この実施形態によれば、外部導体
膜１５が導電性ペーストの印刷等によって形成された導
電性ペースト膜２９から構成されるので、その表面に良
好な平滑性を与えることができる。
【００９９】以上、この発明を、図示した実施形態に関
連して説明したが、この発明の範囲内において、その
他、種々の変形例が可能である。
【０１００】たとえば、図示の実施形態では、図２にお
いて最も下側の最外層セラミックグリーンシート２８ａ
について、その両主面上に導電性ペースト膜２９および
３０を形成したが、積層方向を逆にすることにより、最
も上側の最外層セラミックグリーンシート２８ｂにおい
て、その両主面上に導電性ペースト膜を形成しておいて
もよい。
【０１０１】また、図３に示した方法または図５に示し
た方法において、第１および第２の導電性ペースト膜２
９および３０の形成順序は、逆にしてもよい。すなわ
ち、図３に示す方法においては、まず第２の導電性ペー
スト膜３０を形成し、後で第１の導電性ペースト膜２９
を形成するようにしてもよい。図５に示した方法では、
まず第１の導電性ペースト膜２９を形成し、後で第２の
導電性ペースト膜３０を形成するようにしてもよい。
【０１０２】また、図３に示した方法において、図３
（４）および図３（５）に示すように、キャリアフィル
ム３１を剥離する際、吸引プレート３６によってセラミ
ックグリーンシート２８ａを保持するようにしたが、図
３（３）に示した工程を終えた後、セラミックグリーン
シート２８ａの第１の主面３５上に第２のキャリアフィ
ルム３７を配置し、次いで、キャリアフィルム３１を剥
離して、図３（６）に示すような構造のものを得るよう
にしてもよい。
【０１０３】
【発明の効果】以上のように、この発明によれば、キャ
リアフィルムによってセラミックグリーンシートが裏打
ちされた複合シートにおけるセラミックグリーンシート
の外側に向く第１の主面上に第１の導電性ペースト膜を
形成し、このように第１の導電性ペースト膜が形成され
た第１の主面を同じ方向に向けながら、複数のセラミッ
クグリーンシートを積層し、それによって生の積層体を
作製する工程が採用される、積層型セラミック電子部品
の製造方法において、複数のセラミックグリーンシート
を積層するにあたって、積層されるべき複数のセラミッ
クグリーンシートのうち、生の積層体の積層方向におけ
る一方端側に位置しかつ第１の主面とは逆の第２の主面
を露出させている最外層セラミックグリーンシートにつ
いては、第１の主面上に第１の導電性ペースト膜が形成
されるとともに、第２の主面上に第２の導電性ペースト
膜が形成されたものが積層されるようにしているので、
積層された段階で、積層方向における各端に位置するセ
ラミックグリーンシートの各々の両主面に沿って導電性
ペースト膜が形成されている、生の積層体を得ることが
できる。
【０１０４】したがって、生の積層体を得た後、あるい
は生の積層体を焼成した後での導電性ペースト膜の印刷
工程が不要となり、積層型セラミック電子部品の生産性
を向上させることができる。
【０１０５】また、図８に示した生の積層体１の場合の
ように、内部導体膜が形成されないセラミック層界面を
なくすことができるので、積層型セラミック電子部品の
小型化、低背化および配線の高密度化を有利に図ること
ができる。
【０１０６】また、図８に示した最外層セラミックグリ
ーンシート２ａおよびその上のセラミックグリーンシー
ト２の各厚みを、他のセラミックグリーンシート２の厚
みの半分にする場合に比べて、セラミックグリーンシー
トの積層数の増加がなく、これによるコストダウンを図
ることができるとともに、セラミックグリーンシートの
厚みを統一することができるので、セラミックグリーン
シートの成形を効率的に行なうことができ、この点にお
いてもコストダウンを図ることができ、また、セラミッ
クグリーンシートの厚みを薄くする必要がないので、積
層精度が向上し、得られた積層型セラミック電子部品の
良品率を高めることができる。
【０１０７】この発明において、最外層セラミックグリ
ーンシートの第２の主面上に第２の導電性ペースト膜を
形成する工程を、キャリアフィルムを剥離した後、複数
のセラミックグリーンシートを積層する工程の前に実施
するようにすれば、セラミックグリーンシートを乾燥さ
せてから第２の導電性ペースト膜を形成することができ
るので、第２の導電性ペースト膜がセラミックグリーン
シートに含まれる溶剤によって膨潤しにくくすることが
でき、高いパターン精度をもって第２の導電性ペースト
膜を形成することができる。
【０１０８】上述した好ましい実施態様において、最外
層セラミックグリーンシートの第１の主面側に第２のキ
ャリアフィルムを接合し、第２のキャリアフィルムによ
って裏打ちされた最外層セラミックグリーンシートに対
して、第２の導電性ペースト膜を形成するようにすれ
ば、軟弱なセラミックグリーンシートの取り扱いおよび
位置合わせが容易になり、その結果、第２の導電性ペー
スト膜の形成位置およびパターンに対する精度を高める
ことができる。
【０１０９】また、最外層セラミックグリーンシートの
第２の主面上に第２の導電性ペースト膜を形成するた
め、複合シートを用意する工程において、最外層セラミ
ックグリーンシートについては、キャリアフィルム上に
第２の導電性ペースト膜を形成し、次いで、第２の導電
性ペースト膜を覆うようにキャリアフィルム上で最外層
セラミックグリーンシートを成形するようにするととも
に、最外層セラミックグリーンシートからキャリアフィ
ルムを剥離する工程において、第２の導電性ペースト膜
が最外層セラミックグリーンシートの第２の主面上に転
写されることによって、最外層セラミックグリーンシー
トの第２の主面上に第２の導電性ペースト膜が形成され
た状態とする、といった実施態様を採用すれば、比較的
少ない工程数をもって、第１および第２の主面上に、そ
れぞれ、第１および第２の導電性ペースト膜が形成され
た最外層セラミックグリーンシートを能率的に得ること
ができる。
【０１１０】また、最外層セラミックグリーンシートの
第２の主面上に第２の導電性ペースト膜を形成するにあ
たって、第２の導電性ペースト膜が予め形成された離型
用フィルムを金型の底面上に配置し、複数のセラミック
グリーンシートを積層するにあたって、キャリアフィル
ムを剥離した後、第２の主面が離型用フィルムに接する
ように最外層セラミックグリーンシートを離型用フィル
ム上にまず配置し、それによって、最外層セラミックグ
リーンシートの第２の主面上に第２の導電性ペースト膜
を形成した状態とし、次いで、各第２の主面が最外層セ
ラミックグリーンシート側に向く状態で他のセラミック
グリーンシートを積層するようにすれば、複数のセラミ
ックグリーンシートを積層する工程の中で、最外層セラ
ミックグリーンシートの第２の主面上に第２の導電性ペ
ースト膜を形成することができるので、特別に、第２の
導電性ペースト膜を形成する工程が不要となり、積層型
セラミック電子部品の生産性を高めることができる。
【０１１１】この発明において、複合シートにおける少
なくともセラミックグリーンシートを貫通するように貫
通孔を設け、この貫通孔内に導電性ペーストを充填する
ようにすれば、ビアホール導体を備える積層型セラミッ
ク電子部品を製造することができる。
【０１１２】また、上述したような製造方法によって得
られた積層型セラミック電子部品においては、最外層セ
ラミックグリーンシートの第２の主面上の第２の導電性
ペースト膜によって得られた外部導体膜および／または
この最外層セラミックグリーンシートとは逆の最外層の
セラミックグリーンシートの第１の主面上の第１の導電
性ペースト膜によって得られた外部導体膜は、その表面
に良好な平滑性を与えることができる。そのため、搭載
部品を電気的に接続するにあたり、このような外部導体
膜を固相接合に適したものとすることができる。
【０１１３】また、この発明に係る電子装置によれば、
上述したような小型化、低背化および配線の高密度化を
図り得る積層型セラミック電子部品を備えているので、
これを備える電子部品についても、小型化、低背化、配
線の高密度化および多機能化を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による積層型セラミック
電子部品１１を図解的に示す断面図である。
【図２】図１に示した積層体１３を得るために作製され
る生の積層体２７を図解的に示す断面図である。
【図３】図２に示した生の積層体２７における最外層セ
ラミックグリーンシート２８ａに対して実施される処理
方法に含まれる典型的な工程を順次図解的に示す断面図
である。
【図４】図３に示した処理方法に代えて採用され得る他
の処理方法に含まれる典型的な工程を順次図解的に示す
断面図である。
【図５】図３に示した処理方法に代えて採用され得るさ
らに他の処理方法に含まれる典型的な工程を順次図解的
に示す断面図である。
【図６】図３に示した処理方法に代えて採用され得るさ
らに他の処理方法を説明するための図解的断面図であ
る。
【図７】この発明の他の実施形態による積層型セラミッ
ク電子部品４５を図解的に示す断面図である。
【図８】この発明にとって興味ある従来の生の積層体１
の一部を図解的に示す断面図である。
【符号の説明】
１１，４５ 積層型セラミック電子部品 １２，１２ａ，１２ｂ セラミック層 １３ 積層体 １５，１７ 外部導体膜 １８ 内部導体膜 １９ ビアホール導体 ２０ 配線基板 ２２，２４，４６，４９ 電子部品（搭載部品） ２３，４８ バンプ電極 ２７ 生の積層体 ２８，２８ａ，２８ｂ セラミックグリーンシート ２８ａ，２８ｂ 最外層セラミックグリーンシート ２９ 第１の導電性ペースト膜 ３０ 第２の導電性ペースト膜 ３１，３９ キャリアフィルム ３２，４０ 複合シート ３３，４１ 貫通孔 ３４ 導電性ペースト体 ３５ 第１の主面 ３７ 第２のキャリアフィルム ３８ 第２の主面 ４２ 離型用フィルム ４３ 金型 ４７ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4G030 CA03 CA08 5E346 AA43 CC16 CC42 DD13 EE28 EE29 FF18 FF45 GG03 GG09 GG28 HH31

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 キャリアフィルムによってセラミックグ
    リーンシートが裏打ちされた複合シートを用意する工程
    と、 前記複合シートにおける前記セラミックグリーンシート
    の外側に向く第１の主面上に第１の導電性ペースト膜を
    形成する工程と、 前記セラミックグリーンシートから前記キャリアフィル
    ムを剥離する工程と、 生の積層体を作製するため、各前記第１の導電性ペース
    ト膜が形成された前記第１の主面を同じ方向に向けなが
    ら、複数の前記セラミックグリーンシートを積層する工
    程と、 前記生の積層体を焼成する工程とを備え、 前記複数のセラミックグリーンシートを積層する工程に
    おいて、積層されるべき複数の前記セラミックグリーン
    シートのうち、前記生の積層体の積層方向における一方
    端側に位置しかつ前記第１の主面とは逆の第２の主面を
    露出させている最外層セラミックグリーンシートについ
    ては、前記第１の主面上に前記第１の導電性ペースト膜
    が形成されるとともに、前記第２の主面上に第２の導電
    性ペースト膜が形成されたものが積層される、積層型セ
    ラミック電子部品の製造方法。
  2. 【請求項２】 前記キャリアフィルムを剥離する工程の
    後であって、前記複数のセラミックグリーンシートを積
    層する工程の前に、前記最外層セラミックグリーンシー
    トの前記第２の主面上に前記第２の導電性ペースト膜を
    形成する工程が実施される、請求項１に記載の積層型セ
    ラミック電子部品の製造方法。
  3. 【請求項３】 前記最外層セラミックグリーンシートの
    前記第１の主面側に第２のキャリアフィルムを接合する
    工程が実施され、 前記第２の導電性ペースト膜を形成する工程は、前記第
    ２のキャリアフィルムによって裏打ちされた前記最外層
    セラミックグリーンシートに対して実施される、請求項
    ２に記載の積層型セラミック電子部品の製造方法。
  4. 【請求項４】 前記複合シートを用意する工程におい
    て、前記最外層セラミックグリーンシートについては、
    前記キャリアフィルム上に前記第２の導電性ペースト膜
    を形成し、次いで、前記第２の導電性ペースト膜を覆う
    ように前記キャリアフィルム上で前記最外層セラミック
    グリーンシートを成形する、各工程が実施され、 前記最外層セラミックグリーンシートから前記キャリア
    フィルムを剥離する工程において、前記第２の導電性ペ
    ースト膜が前記最外層セラミックグリーンシートの前記
    第２の主面上に転写されることによって、前記最外層セ
    ラミックグリーンシートの前記第２の主面上に前記第２
    の導電性ペースト膜が形成された状態とされる、請求項
    １に記載の積層型セラミック電子部品の製造方法。
  5. 【請求項５】 離型用フィルムがその底面上に配置され
    た金型を用意する工程をさらに備え、前記離型用フィル
    ム上には、前記第２の導電性ペースト膜が予め形成され
    ていて、 前記複数のセラミックグリーンシートを積層する工程
    は、前記キャリアフィルムを剥離する工程の後に、前記
    第２の主面が前記離型用フィルムに接するように前記最
    外層セラミックグリーンシートを前記離型用フィルム上
    にまず配置し、それによって、前記最外層セラミックグ
    リーンシートの前記第２の主面上に前記第２の導電性ペ
    ースト膜を形成した状態とし、次いで、各前記第２の主
    面が前記最外層セラミックグリーンシート側に向く状態
    で他の前記セラミックグリーンシートを積層する、各工
    程を備える、請求項１に記載の積層型セラミック電子部
    品の製造方法。
  6. 【請求項６】 前記複合シートにおける少なくとも前記
    セラミックグリーンシートを貫通するように貫通孔を設
    ける工程と、前記貫通孔内に導電性ペーストを充填する
    工程とをさらに備える、請求項１ないし５のいずれかに
    記載の積層型セラミック電子部品の製造方法。
  7. 【請求項７】 請求項１ないし６のいずれかに記載の製
    造方法によって得られた、積層型セラミック電子部品。
  8. 【請求項８】 前記最外層セラミックグリーンシートの
    前記第２の主面上の前記第２の導電性ペースト膜によっ
    て得られた外部導体膜および／または前記最外層セラミ
    ックグリーンシートとは逆の最外層の前記セラミックグ
    リーンシートの前記第１の主面上の前記第１の導電性ペ
    ースト膜によって得られた外部導体膜に対して電気的に
    接続されている搭載部品をさらに備える、請求項７に記
    載の積層型セラミック電子部品。
  9. 【請求項９】 前記搭載部品は、前記外部導体膜に対し
    て固相接合によって電気的に接続されている、請求項８
    に記載の積層型セラミック電子部品。
  10. 【請求項１０】 請求項７ないし９のいずれかに記載の
    積層型セラミック電子部品と、前記積層型セラミック電
    子部品を実装する配線基板とを備える、電子装置。
  11. 【請求項１１】 焼成することによって積層型セラミッ
    ク電子部品を得るための生の積層体であって、 複数のセラミックグリーンシートを積層することによっ
    て得られ、 積層された段階で、積層方向における各端に位置する前
    記セラミックグリーンシートの各々の両主面に沿って導
    電性ペースト膜が形成されている、積層型セラミック電
    子部品を得るための生の積層体。
JP2000079894A 2000-03-22 2000-03-22 積層型セラミック電子部品およびその製造方法ならびに電子装置 Expired - Fee Related JP4370663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000079894A JP4370663B2 (ja) 2000-03-22 2000-03-22 積層型セラミック電子部品およびその製造方法ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079894A JP4370663B2 (ja) 2000-03-22 2000-03-22 積層型セラミック電子部品およびその製造方法ならびに電子装置

Publications (2)

Publication Number Publication Date
JP2001267744A true JP2001267744A (ja) 2001-09-28
JP4370663B2 JP4370663B2 (ja) 2009-11-25

Family

ID=18597081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000079894A Expired - Fee Related JP4370663B2 (ja) 2000-03-22 2000-03-22 積層型セラミック電子部品およびその製造方法ならびに電子装置

Country Status (1)

Country Link
JP (1) JP4370663B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005039263A1 (ja) * 2003-10-17 2005-04-28 Hitachi Metals, Ltd. 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
JP2006066637A (ja) * 2004-08-26 2006-03-09 Murata Mfg Co Ltd セラミック多層基板の製造方法およびそれに用いられる押し型
JP2007266112A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 多層配線基板およびその製造方法
JPWO2006093293A1 (ja) * 2005-03-04 2008-08-07 株式会社村田製作所 セラミック多層基板及びその製造方法
US10178774B2 (en) 2011-05-16 2019-01-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
WO2019129303A1 (zh) * 2017-12-29 2019-07-04 深圳硅基仿生科技有限公司 带馈通电极的陶瓷基板及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005039263A1 (ja) * 2003-10-17 2005-04-28 Hitachi Metals, Ltd. 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
JP2006066637A (ja) * 2004-08-26 2006-03-09 Murata Mfg Co Ltd セラミック多層基板の製造方法およびそれに用いられる押し型
JPWO2006093293A1 (ja) * 2005-03-04 2008-08-07 株式会社村田製作所 セラミック多層基板及びその製造方法
JP2007266112A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 多層配線基板およびその製造方法
US10178774B2 (en) 2011-05-16 2019-01-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
WO2019129303A1 (zh) * 2017-12-29 2019-07-04 深圳硅基仿生科技有限公司 带馈通电极的陶瓷基板及其制造方法

Also Published As

Publication number Publication date
JP4370663B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2005045013A (ja) 回路モジュールとその製造方法
WO2006030562A1 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
JP4370663B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP4284782B2 (ja) 多層セラミック基板およびその製造方法
EP1158844B1 (en) Laminated ceramic electronic component, production method therefor, and electronic device
JP3646587B2 (ja) 多層セラミック基板およびその製造方法
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
JP2001284811A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2000340448A (ja) 積層セラミックコンデンサ
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
JP2002271038A (ja) 複合多層基板およびその製造方法ならびに電子部品
JP4048974B2 (ja) 多層セラミック基板を備える電子部品の製造方法
JP2946261B2 (ja) 積層電子部品の製造方法
JP4900227B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP4330850B2 (ja) 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP3104680B2 (ja) 半導体装置の封止用キャップ及びその製造方法
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2002359146A (ja) 積層電子部品の製造方法
JP4551040B2 (ja) 積層電子部品の製造方法
JP2551064B2 (ja) セラミック多層基板の製造方法
JP2023047754A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4370663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees