JP4369732B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP4369732B2
JP4369732B2 JP2003398248A JP2003398248A JP4369732B2 JP 4369732 B2 JP4369732 B2 JP 4369732B2 JP 2003398248 A JP2003398248 A JP 2003398248A JP 2003398248 A JP2003398248 A JP 2003398248A JP 4369732 B2 JP4369732 B2 JP 4369732B2
Authority
JP
Japan
Prior art keywords
circuit board
notch
resin material
electronic device
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003398248A
Other languages
English (en)
Other versions
JP2005159185A (ja
Inventor
洋一 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003398248A priority Critical patent/JP4369732B2/ja
Publication of JP2005159185A publication Critical patent/JP2005159185A/ja
Application granted granted Critical
Publication of JP4369732B2 publication Critical patent/JP4369732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、各種機器に用いられる複合電子部品等の電子装置に関するものである。
従来より、各種機器に用いられる複合電子部品等として、電子装置が幅広く用いられており、係る電子装置は、矩形状をなす回路基板の上面に電子部品素子を搭載し、これを樹脂材で被覆した構造のものが知られている(例えば、特許文献1参照。)。
このような電子装置は、複数個取り用母基板から分割処理することにより得られる。具体的には、例えば、基板領域と捨て代領域とに区画される複数個取り用母基板の各基板領域に電子部品素子を搭載するとともに、複数個取り用母基板の全基板領域に液状樹脂を塗布したのちに加熱・重合させて成る封止樹脂によって電子部品素子を被覆させ、最後に、複数個取り用母基板を、封止樹脂とともに基板領域の外周に沿って切断することにより、電子装置が製作される。
尚、上述した複数個取り用母基板は、複数個の矩形状の基板領域がマトリクス状に配置されており、更に、これら基板領域を囲繞するようにして枠状の捨て代領域が配置された構成となっている。
特開2000−252308号公報
しかしながら従来の電子装置は、外部からの衝撃が加わった場合に、特に四隅を起点にして回路基板と樹脂材との剥離が発生することがあり、この剥離した箇所から回路基板と樹脂材との界面に水等が滲入しやすくなり、界面に水等が滲入すると回路基板の上面に搭載されている電子部品素子の特性が変動し、電子装置の信頼性が劣化してしまう。
また、複数個取り用母基板を複数個の矩形状の基板領域に切断した後に行う特性検査等の工程や、電子装置をマザーボード等に搭載する工程における搬送時に、矩形状をなす回路基板の四隅が、搬送治具に衝突することによって欠けが発生することがあり、このように回路基板の一部が欠けた場合についても、電子装置の信頼性が劣化することとなる。
本発明は、上述した問題点に鑑み案出されたものであり、その目的は、回路基板と樹脂材との剥離や、回路基板の欠けの発生を低減して、高信頼性の電子装置を提供することにある。
本発明の電子装置は、矩形状をなす回路基板の上面に電子部品素子を搭載し、これを樹脂材で被覆してなる電子装置において、前記回路基板が複数個の絶縁層を積層することによって形成されており、前記回路基板の四隅に、下端が前記回路基板の下面より離間し、且つ上端が前記回路基板の上面に開口した切り欠きを形成するとともに、該切り欠きに臨む前記回路基板の側面を前記絶縁層毎に、ずれ量を前記切り欠きの底面における前記回路基板の角部から前記切り欠きに臨む前記回路基板の側面までの距離の平均に対して10%〜100%に設定してずらして凹凸状に成し、前記切り欠きの形成領域内に前記樹脂材の一部を充填し、該充填した樹脂材を前記切り欠きに臨む前記回路基板の側面に被着させたことを特徴とするものである。
また本発明の電子装置は、矩形状をなす回路基板の上面に電子部品素子を搭載し、これを樹脂材で被覆してなる電子装置において、前記回路基板が複数個の絶縁層を積層することによって形成されており、前記回路基板の四隅に、下端が前記回路基板の下面より離間し、且つ上端が前記回路基板の上面に開口した切り欠きを形成するとともに、該切り欠きに臨む前記回路基板の側面を前記絶縁層毎に、ずれ量を前記切り欠きの底面における前記回路基板の角部から前記切り欠きに臨む前記回路基板の側面までの距離の平均に対して10%〜75%に設定してずらしてジグザグ状と成し、前記切り欠きの形成領域内に前記樹脂材の一部を充填し、該充填した樹脂材を前記切り欠きに臨む前記回路基板の側面に被着させたことを特徴とするものである。
更に本発明の電子装置は、上記構成において、前記切り欠きの形成領域内に充填されている樹脂材の表面が前記回路基板の下面角部の輪郭と合致させてあることを特徴とするものである。
本発明の電子装置によれば、複数個の絶縁層を積層することによって形成された前記回路基板の四隅に、上端が前記回路基板の上面に開口した切り欠きを形成するとともに、該切り欠きに臨む前記回路基板の側面を前記絶縁層毎に、ずれ量を前記切り欠きの底面における前記回路基板の角部から前記切り欠きに臨む前記回路基板の側面までの距離の平均に対して10%〜100%に設定してずらして凹凸状に成し、前記切り欠きの形成領域内に前記樹脂材の一部を充填し、該充填した樹脂材を前記切り欠きに臨む前記回路基板の側面に被着させたことによって、前記切り欠きに臨む回路基板の壁面と樹脂材との接合が、回路基板の四隅における回路基板と樹脂材との接合力を強化することとなり、回路基板と樹脂材との剥離が発生しにくくなるので、回路基板と樹脂材との界面に水等が滲入して回路基板の上面に搭載されている電子部品素子の特性を変動させて電子装置の信頼性が劣化することが低減される。これに加えて、搬送時に、矩形状をなす回路基板の四隅が、搬送治具に衝突した場合においても、四隅には樹脂材の一部を配置しているので欠けが発生しにくくなっており、これによっても電子装置の信頼性が劣化することが低減される。
一方、前記切り欠きは下端が回路基板の下面より離間しているので、回路基板の裏面には、導体パターンを形成する有効領域が充分に確保されることとなる。
また本発明の電子装置によれば、前記切り欠きの形成領域内に充填されている樹脂材の表面を、前記回路基板の下面角部の輪郭と合致させたことによって、矩形状の回路基板の各辺に対して樹脂材がはみ出さないので、搬送時に電子装置が搬送治具に引っかかるという不具合が発生しにくいものとなっている。
更にまた本発明の電子装置によれば、複数個の絶縁層を積層することによって形成された前記回路基板の四隅に、下端が前記回路基板の下面より離間し、且つ上端が前記回路基板の上面に開口した切り欠きを形成するとともに、該切り欠きに臨む前記回路基板の側面を前記絶縁層毎に、ずれ量を前記切り欠きの底面における前記回路基板の角部から前記切り欠きに臨む前記回路基板の側面までの距離の平均に対して10%〜75%に設定してずらしてジグザグ状と成し、前記切り欠きの形成領域内に前記樹脂材の一部を充填し、該充填した樹脂材を前記切り欠きに臨む前記回路基板の側面に被着させたことによって、前記切り欠きに臨む回路基板の壁面と樹脂材との接合力がより強化されることとなり、回路基板と樹脂材との剥離の発生がよりいっそう低減されることとなる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1は本発明の一実施形態に係る電子装置の外観斜視図、図2はその断面図、図3は本発明の一実施形態に係る電子装置に用いる回路基板の外観斜視図である。同図に示す電子装置10は、矩形状をなす回路基板1の上面に電子部品素子2を搭載し、これを樹脂材3で被覆してなる構造を有している。
回路基板1は、複数個の絶縁層1h〜1kが積層した構成となっており、絶縁層の厚みが、例えば20μm〜300μmに設定され、その材質としては、例えば800℃〜1200℃の比較的低い温度で焼成が可能なガラス−セラミック材料等が好適に用いられる。
ガラス−セラミック材料を構成するセラミック材料の具体的な材質としては、クリストバライト、石英、コランダム(αアルミナ)、ムライト、コージェライトなどの絶縁セラミック材料、BaTiO3 、Pb4Fe2Nb212、TiO2などの誘電体セラミック材料、Ni−Znフェライト、Mn−Znフェライト(広義の意味でセラミックという)などの磁性体セラミック材料などが用いられる。なお、その平均粒径1.0〜6.0μm、好ましくは1.5〜4.0μmに粉砕したものを用いる。また、セラミック材料は2種以上混合して用いられてもよい。特に、コランダムを用いた場合、コスト的に有利となる。
また、ガラス材料の材質としては、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトや、その置換誘導体の結晶や、スピネル構造の結晶相を析出するものであればよく、例えば、B23、SiO2、Al23、ZnO、アルカリ土類酸化物を含むガラスフリット等が好適に用いられる。この様なガラスフリットは、ガラス化範囲が広くまた屈伏点が600〜800℃付近となっている。
尚、回路基板1は、図には示していないが、内部及び主面に回路パターンや部品搭載用パッドとなる導体パターンを有する。導体パターンは、その材質としては、絶縁層1h〜1kを形成する誘電体材料との相性を考慮して選定され、例えばAg、Ag−Pd、Ag−Pt等のAg合金を主成分とする導電材料やCu系、W系、Mo系、Pd系導電材料等によって形成され、その厚みは例えば5〜25μmに設定される。
回路基板1の上面に搭載される電子部品素子2は、インダクタンス、コンデンサ、抵抗等の受動部品素子、水晶振動子、サーミスタ、トランジスタ、バリキャップダイオード、ICチップなどの能動素子であり、回路基板1の回路パターンとともに電気回路を構成する。
電子部品素子2を被覆する樹脂材3は、エポキシやフェノール等の有機材料からなり、電子部品素子2を外部からの直接的な衝撃や、異物の付着等を防ぐ役割を有する。
上述した構成の電子装置10は、以下に示す製造方法により制作される。
先ず、CaO−Al23−SiO2−B23系のガラス粉末60wt%とアルミナ粉末40wt%とを混合した粉体に、例えばDOP等の可塑剤と、例えばアクリル樹脂あるいはブチラール樹脂等のバインダーと、例えばトルエン、キシレン、アルコール類等の溶剤とを加え、十分に混練して粘度2000〜40000cpsのスラリーを作製し、ドクターブレード法によって複数枚の低温焼成用のセラミックグリーンシートを形成する。
尚、本実施形態で用いるセラミックグリーンシートは、マトリクス状に配置された複数個の基板領域と、これら基板領域を囲繞する枠状の捨代領域とに区画されている。
次に、打ち抜き型やパンチングマシーン等を用いて、最下層となるセラミックグリーンシート以外の各セラミックグリーンシートについては、各基板領域の四隅部を切り欠くようにしてセラミックグリーンシートを厚み方向に貫く貫通孔を打ち抜き形成する。またこのような貫通孔は、例えば孔径は焼成後に0.2mmφとなるように設定されている。尚、図には示さないが、各基板領域の所定位置には、ビアホールとなる別の貫通孔を同時に形成することもでき、各ビアホールにAg、Ag−Pd、Au、Cu等の導体ペーストを充填することでビアホール導体が形成される。また、各セラミックグリーンシートには必要に応じて配線用の導体パターンがスクリーン印刷される。
次に、このような複数個のセラミックグリーンシートを積層することにより、積層グリーンシートが得られる。
尚、本実施形態において、積層グリーンシートは、各基板領域の四隅部に貫通孔が形成されていない最下層のセラミックグリーンシート上に、各基板領域の四隅部に貫通孔が形成されているセラミックグリーンシートを積層した構成としている。
次に、上述の積層グリーンシートを、その積層方向に例えば80〜150℃、5〜25MPaの条件で加圧して、セラミックグリーンシート間に残留する空気を、貫通孔を介して外部へ放出するとともに、積層グリーンシートを構成する各セラミックグリーンシート同士を相互に圧着させて積層体を形成する。
このように本実施形態の積層体は、積層グリーンシートをその積層方向に加圧したときに、隣接するセラミックグリーンシート間に残留する空気が、貫通孔を介して外部へ放出されているので、絶縁層1h〜1k間には隙間が生じにくくなっている。
次に、得られた積層体を、焼成炉を用いて、空気中で900℃、20分の保持条件で焼成することにより、図4に示すような複数個取り用母基板41が製作される。尚、導体ペーストがNi、Cuの場合は還元または中性雰囲気で焼成する。
また、このようにして製作した複数個取り用母基板41は、基板領域の四隅部には上面に開口する凹部41aが形成された構造を有したものとなっている。
次に、予め半田クリームをスクリーン印刷等により塗布しておいた基板領域上面の部品搭載用パッドに、電子部品素子2を搭載し、しかる後に複数個取り用母基板41を、リフロー炉等を通過させて加熱することによって、図5に示すような、各基板領域に電子部品素子2が搭載された複数個取り用母基板41が得られる。
そして、電子部品素子2が搭載された複数個取り用母基板41上面の全基板領域にわたって液状樹脂を塗布し、その一部を凹部41aに充填させ、この液状樹脂を加熱・重合させることによって、電子部品素子2を被覆する樹脂材3が形成される。
そして、ダイシングブレード等を用い、複数個取り用母基板41を基板領域の外周に沿い、凹部41aの中心領域を通るようにして樹脂材3とともに切断する。このようにして、複数個取り用母基板41の基板領域と1対1に対応する矩形状をなす回路基板1が得られ、この回路基板1の上面に電子部品素子2を搭載し、これを樹脂材3で被覆してなる電子装置10が複数個製作されることとなる。
尚、このような電子装置10であれば、上述した複数個取り用母基板41を製作する工程において、最下層のセラミックグリーンシートには各基板領域の四隅部に貫通孔を形成していないことにより、セラミックグリーンシートに形成した貫通孔は積層グリーンシートの両主面に貫通せず、塗布した液状樹脂は他主面に回り込まないので、回路基板1の下面に形成した外部と接続する電極の一部が回り込んだ樹脂材3の一部によって覆われることがなくなる。従って、本実施形態の電子装置10をマザーボード等に実装したときの電気的な接続の不良は低減される。
また、凹部41aは、複数個取り用母基板41においては4つの基板領域が接する部位に形成されていたことから、切断後には回路基板1の四隅に形成される切り欠き1aを構成することとなる。
本実施形態の電子装置10は、回路基板1の四隅に、上端が回路基板1の上面に開口した切り欠き1aが形成されるとともに、切り欠き1aの形成領域内に樹脂材3の一部3aが充填され、充填された樹脂材3が切り欠き1aに臨む回路基板の側面に被着した構造となっている。このような構造により、切り欠き1aにのぞむ回路基板の壁面と樹脂材3との接合が、回路基板1の四隅における回路基板と樹脂材との接合力を強化することとなり、回路基板と樹脂材との剥離が発生しにくくなるので、回路基板と樹脂材との界面に水等が滲入して回路基板の上面に搭載されている電子部品素子の特性を変動させて電子装置の信頼性が劣化することが低減される。
これに加えて、搬送時に搬送治具に衝突した場合においても、矩形状をなす回路基板1の四隅は樹脂材の一部を配置しとから欠けが発生しにくくなっており、これによっても電子装置10の信頼性が劣化することが低減される。
一方、切り欠き1aは、下端が最下層の絶縁層1kによって回路基板1の下面より離間しているので、回路基板1の裏面には、導体パターンを形成する有効領域が充分に確保されることとなる。
また本実施形態の電子装置10は、切り欠き1aの形成領域内に充填されている樹脂材3の表面が、回路基板1の下面角部の輪郭と合致させた構造となっている。このような構造にすることによって、矩形状の回路基板1の各辺に対して樹脂材3がはみ出していないので、搬送時に電子装置10が搬送治具に引っかかるという不具合が発生しにくいものとなっている。
更に本実施形態においては、この回路基板1の切り欠き1aの側面は、セラミックグリーンシートを積層したときに発生したずれによってジグザグ状になっており、そのずれ量は、切り欠き1aの底面における回路基板1の角部から切り欠き1aに臨む回路基板1の側面までの距離の平均に対して10%〜75%に設定されている。
このように、回路基板1が複数個の絶縁層1h〜1kを積層することによって形成されており、切り欠きに臨む回路基板1の側面を絶縁層毎に、ずれ量を切り欠き1aの底面における回路基板1の角部から切り欠き1aに臨む回路基板1の側面までの距離の平均に対して10%〜100%に設定してずらして凹凸状に成したことによって、切り欠き1aに臨む回路基板1の壁面と樹脂材3との接合力がより強化されることとなり、回路基板1と樹脂材3との剥離の発生がより低減される。
上述した構造においては特に、切り欠き1aに臨む回路基板1の側面を、絶縁層毎に、ずれ量を切り欠き1aの底面における回路基板1の角部から切り欠き1aに臨む回路基板1の側面までの距離の平均に対して10%〜75%に設定してずらしてジグザグ状と成しておくことにより、切り欠き1aに臨む回路基板1の壁面と樹脂材3との接合力がより強化されることとなり、回路基板1と樹脂材3との剥離の発生がよりいっそう低減されることとなる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上述した実施形態では、積層グリーンシートを構成するセラミックグリーンシート同士を相互に圧着させる工程を、複数個のセラミックグリーンシートを積層した後に行っているが、各セラミックグリーンシートを順次積層・圧着することにより積層グリーンシートを形成してもよく、この方法によっても、セラミックグリーンシート間に残留する空気を、貫通孔を介して外部へ放出することとなり、本実施形態と同様の効果が得られる。
また上述した実施形態においては、積層体3をそれぞれの基板領域4に切断する手段として、ダイシングブレードを用いているが、予め積層体3の表面に分割溝を形成し、その分割溝を支点にしてブレイク処理することにより複数個の積層セラミック部品を得るようにしても構わない。
尚、複数個取り用母基板41を製作する工程において、最下層のセラミックグリーンシートのみ、各基板領域の四隅部には貫通孔を形成していない構成としているが、この目的は上述したように積層体としての両主面を貫通する孔の存在を無くすことであり、これが達成されるのであれば、最下層及びこれに隣接する複数の層についても各基板領域の四隅部には貫通孔を形成していない構成としても構わない。
本発明の一実施形態に係る電子装置の外観斜視図である。 本発明の一実施形態に係る電子装置の断面図である。 本発明の一実施形態に係る電子装置に用いる回路基板の外観斜視図である。 本発明の一実施形態に係る電子装置の製造に用いる複数個取り用母基板の外観斜視図である。 本発明の一実施形態に係る電子装置の製造に用いる複数個取り用母基板に電子部品素子を搭載した外観斜視図である。
符号の説明
1・・・回路基板
1a・・・切り欠き
1h〜1k・・・絶縁層
2・・・電子品素子
3・・・樹脂材
10・・・電子装置
41・・・複数個取り用母基板
41a・・・凹部

Claims (3)

  1. 矩形状をなす回路基板の上面に電子部品素子を搭載し、これを樹脂材で被覆してなる電子装置において、
    前記回路基板が複数個の絶縁層を積層することによって形成されており、前記回路基板の四隅に、下端が前記回路基板の下面より離間し、且つ上端が前記回路基板の上面に開口した切り欠きを形成するとともに、該切り欠きに臨む前記回路基板の側面を前記絶縁層毎に、ずれ量を前記切り欠きの底面における前記回路基板の角部から前記切り欠きに臨む前記回路基板の側面までの距離の平均に対して10%〜100%に設定してずらして凹凸状に成し、前記切り欠きの形成領域内に前記樹脂材の一部を充填し、該充填した樹脂材を前記切り欠きに臨む前記回路基板の側面に被着させたことを特徴とする電子装置。
  2. 矩形状をなす回路基板の上面に電子部品素子を搭載し、これを樹脂材で被覆してなる電子装置において、
    前記回路基板が複数個の絶縁層を積層することによって形成されており、前記回路基板の四隅に、下端が前記回路基板の下面より離間し、且つ上端が前記回路基板の上面に開口した切り欠きを形成するとともに、該切り欠きに臨む前記回路基板の側面を前記絶縁層毎に、ずれ量を前記切り欠きの底面における前記回路基板の角部から前記切り欠きに臨む前記回路基板の側面までの距離の平均に対して10%〜75%に設定してずらしてジグザグ状と成し、前記切り欠きの形成領域内に前記樹脂材の一部を充填し、該充填した樹脂材を前記切り欠きに臨む前記回路基板の側面に被着させたことを特徴とする電子装置。
  3. 前記切り欠きの形成領域内に充填されている前記樹脂材の表面が前記回路基板の下面角部の輪郭と合致させてあることを特徴とする請求項1または請求項2に記載の電子装置。
JP2003398248A 2003-11-27 2003-11-27 電子装置 Expired - Fee Related JP4369732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003398248A JP4369732B2 (ja) 2003-11-27 2003-11-27 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003398248A JP4369732B2 (ja) 2003-11-27 2003-11-27 電子装置

Publications (2)

Publication Number Publication Date
JP2005159185A JP2005159185A (ja) 2005-06-16
JP4369732B2 true JP4369732B2 (ja) 2009-11-25

Family

ID=34723148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003398248A Expired - Fee Related JP4369732B2 (ja) 2003-11-27 2003-11-27 電子装置

Country Status (1)

Country Link
JP (1) JP4369732B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5522225B2 (ja) * 2012-10-02 2014-06-18 株式会社デンソー 電子装置の製造方法
WO2018092550A1 (ja) * 2016-11-21 2018-05-24 株式会社村田製作所 樹脂パッケージ基板

Also Published As

Publication number Publication date
JP2005159185A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
US8139368B2 (en) Component-containing module
EP1519641B1 (en) Module and method of manufacturing a module
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
WO2008053956A1 (en) Ceramic substrate, electronic device and method for producing ceramic substrate
EP3451371A1 (en) Substrate for mounting electronic component, electronic device and electronic module
JP4369732B2 (ja) 電子装置
JP2001284808A (ja) 積層回路基板
JP4746423B2 (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP4911091B2 (ja) 高周波モジュール及びその製造方法
EP3678196B1 (en) Substrate for mounting electronic components, electronic device, and electronic module
US10937707B2 (en) Wiring substrate, electronic device, and electronic module
JP4383141B2 (ja) 積層セラミック部品の製造方法
JP3940659B2 (ja) 多層回路基板の製造方法
JP2004153023A (ja) 高周波用多層回路基板
JP2005072416A (ja) 複数個取り用母基板
JPH0634229U (ja) Lc複合部品
JP3297608B2 (ja) 半導体素子収納用パッケージの製造方法
JP2003046253A (ja) 多層回路基板
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP6258679B2 (ja) 配線基板および電子装置
JP3935833B2 (ja) 電子装置
KR100896599B1 (ko) 세라믹 다층 기판 및 그 제조 방법
JP2001352011A (ja) 電子部品およびその製造方法
JP2728583B2 (ja) 半導体素子収納用パッケージの製造方法
JP2002359474A (ja) 表面実装型多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090828

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees