JP4911091B2 - 高周波モジュール及びその製造方法 - Google Patents
高周波モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP4911091B2 JP4911091B2 JP2008083555A JP2008083555A JP4911091B2 JP 4911091 B2 JP4911091 B2 JP 4911091B2 JP 2008083555 A JP2008083555 A JP 2008083555A JP 2008083555 A JP2008083555 A JP 2008083555A JP 4911091 B2 JP4911091 B2 JP 4911091B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- frequency module
- main surface
- softening point
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
11 配線基板
11a 配線基板の主面(上面)
11b 配線基板の底面
11c 導体パターン(配線パターン)
11d ビアホール導体
11e パッド
11f 端子電極
11g ワイヤボンド配線
11h 凹部
12 電子部品
12a ICチップ
12b チップ部品
13 封止樹脂
14 粗面部
21 セラミックグリーンシート積層体
22 セラミック多層基板
30 高周波モジュール
31 配線基板
32 電子部品
32a ICチップ
33 封止樹脂
Claims (6)
- ガラス成分を含む低温焼成セラミック材料からなる配線基板と、前記配線基板の主面に実装された電子部品と、前記電子部品を含む前記配線基板の主面を覆う封止樹脂とを備え、
前記配線基板の前記主面のうち前記配線基板の外周に沿った所定幅の領域には、前記主面の他の領域に比べて粗面化された粗面部が設けられており、
前記粗面部は、前記ガラス成分の軟化点よりも高い融点又は軟化点を持つセラミック粒子を含む凸部形成材料を融着させてなる凸部を含み、
前記配線基板の前記主面のうち前記配線基板の外周に沿った所定の領域には、前記配線基板自身に形成された凹部が設けられており、
前記凸部形成材料は、前記凹部が形成された前記外周の全周にわたって前記配線基板の表面に直接形成されていることを特徴とする高周波モジュール。 - 前記凸部形成材料は、前記ガラス成分の軟化点よりも低い軟化点を持つガラス粒子をさらに含むことを特徴とする請求項1に記載の高周波モジュール。
- 前記電子部品は、ICチップと、前記ICチップよりも小型な受動素子のチップ部品を含み、前記受動素子のチップ部品は前記配線基板の主面のうち前記粗面部に近接した位置に実装されていることを特徴とする請求項1又は2に記載の高周波モジュール。
- ガラス成分を含む低温焼成セラミック材料からなる配線基板の主面のうち、前記配線基板の外周に沿った所定幅の領域に、前記主面の他の領域に比べて粗面化された粗面部を形成する粗面部形成工程と、
前記配線基板の前記主面に電子部品を実装する電子部品実装工程と、
前記電子部品を含む前記配線基板の主面全体を封止樹脂する封止工程とを備え、
前記粗面部形成工程は、
前記配線基板自身に凹部を形成する凹部形成工程と、
前記ガラス成分の軟化点よりも高い融点又は軟化点を持つセラミック粒子を含む凸部形成材料を融着させる凸部形成工程を含み、
前記凸部形成材料は、前記外周の全周にわたって前記配線基板の表面に直接形成されることを特徴とする高周波モジュールの製造方法。 - 前記凹部形成工程は、複数のセラミックシートを積層プレスして多層構造の前記配線基板を形成する際に、前記凹部の反転パターンが形成された金型プレス面を用いて前記配線基板をプレスする工程を含むことを特徴とする請求項4に記載の高周波モジュールの製造方法。
- 前記凸部形成材料は、前記ガラス成分の軟化点よりも低い軟化点を持つガラス粒子をさらに含むことを特徴とする請求項5に記載の高周波モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083555A JP4911091B2 (ja) | 2008-03-27 | 2008-03-27 | 高周波モジュール及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083555A JP4911091B2 (ja) | 2008-03-27 | 2008-03-27 | 高周波モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009239041A JP2009239041A (ja) | 2009-10-15 |
JP4911091B2 true JP4911091B2 (ja) | 2012-04-04 |
Family
ID=41252634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008083555A Expired - Fee Related JP4911091B2 (ja) | 2008-03-27 | 2008-03-27 | 高周波モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4911091B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5768272B2 (ja) * | 2011-02-10 | 2015-08-26 | コーア株式会社 | チップ部品およびその製造方法 |
JP5774777B2 (ja) * | 2012-04-26 | 2015-09-09 | 株式会社日立製作所 | 移動体通信用マーカー |
JP7198178B2 (ja) * | 2019-08-16 | 2022-12-28 | デンカ株式会社 | セラミックス基板、回路基板及びその製造方法、並びにパワーモジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000040774A (ja) * | 1998-07-24 | 2000-02-08 | Kyocera Corp | 半導体装置 |
JP2001119131A (ja) * | 1999-10-20 | 2001-04-27 | Matsushita Electric Ind Co Ltd | 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法 |
JP2003007926A (ja) * | 2001-06-27 | 2003-01-10 | Denso Corp | 樹脂封止型電子装置およびその製造方法 |
JP2004297456A (ja) * | 2003-03-27 | 2004-10-21 | Kyocera Corp | 高周波モジュール |
-
2008
- 2008-03-27 JP JP2008083555A patent/JP4911091B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009239041A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4404139B2 (ja) | 積層型基板、電子装置および積層型基板の製造方法 | |
US8139368B2 (en) | Component-containing module | |
US9609754B2 (en) | Package for mounting electronic element, electronic device, and imaging module | |
KR102093157B1 (ko) | 다층 세라믹 기판 | |
WO2012036219A1 (ja) | 発光素子用基板および発光装置 | |
WO2017018212A1 (ja) | 配線基板および電子装置 | |
JP4942862B1 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
JP4911091B2 (ja) | 高周波モジュール及びその製造方法 | |
JP4432517B2 (ja) | 複合多層基板 | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP2018121005A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2005209881A (ja) | セラミック積層基板および高周波電子部品 | |
JP2006216709A (ja) | 積層型電子部品を内蔵した多層配線基板及び積層型電子部品 | |
WO2008004423A1 (fr) | Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication | |
JP4147229B2 (ja) | 複合電子部品の製造方法 | |
JP4369732B2 (ja) | 電子装置 | |
JP4108692B2 (ja) | 複合電子部品およびその製造方法 | |
JP2010080683A (ja) | 半導体装置の製造方法 | |
JP7212783B2 (ja) | 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法 | |
JP2004259995A (ja) | 電子部品実装用回路基板及びその製造方法 | |
JP2011029534A (ja) | 多層配線基板 | |
JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
WO2020158808A1 (ja) | 電子部品実装用基体および電子装置 | |
JP2002359474A (ja) | 表面実装型多層回路基板 | |
JP2006135195A (ja) | セラミック多層基板の製造方法、並びにこの製造方法に用いられるセラミックグリーンシート |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4911091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |