JP2009239041A - 高周波モジュール及びその製造方法 - Google Patents

高周波モジュール及びその製造方法 Download PDF

Info

Publication number
JP2009239041A
JP2009239041A JP2008083555A JP2008083555A JP2009239041A JP 2009239041 A JP2009239041 A JP 2009239041A JP 2008083555 A JP2008083555 A JP 2008083555A JP 2008083555 A JP2008083555 A JP 2008083555A JP 2009239041 A JP2009239041 A JP 2009239041A
Authority
JP
Japan
Prior art keywords
wiring board
frequency module
rough surface
surface portion
softening point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008083555A
Other languages
English (en)
Other versions
JP4911091B2 (ja
Inventor
Masami Itakura
正己 板倉
Akira Hattori
明 服部
Kazuya Hiraoka
一也 平岡
Tomohiko Kaneyuki
智彦 兼行
Mitsuru Miura
満 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008083555A priority Critical patent/JP4911091B2/ja
Publication of JP2009239041A publication Critical patent/JP2009239041A/ja
Application granted granted Critical
Publication of JP4911091B2 publication Critical patent/JP4911091B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】熱衝撃による封止樹脂の剥離を防止することが可能な高周波モジュールを提供する。
【解決手段】高周波モジュール10は、配線基板11と、配線基板11の主面(上面)に実装されたICチップを含む各種電子部品12と、電子部品12を覆うように配線基板11上に設けられた封止樹脂13とを備えている。配線基板11の上面のうち、配線基板11の外周に沿った一定幅の領域には粗面部14が設けられている。粗面部14は、配線基板11の主面11aにおける他の領域よりも面の粗い領域であって、封止樹脂13との密着度を高める役割を果たす。配線基板11の主面のうち粗面部14を形成すべき領域には、凹部が形成されている。これにより、粗面部14を形成すべき領域の凹凸面に合わせて粗面部14の表面も多少凹凸することから、封止樹脂13との密着性をさらに高めることができる。
【選択図】図1

Description

本発明は、樹脂モールド構造を有する高周波モジュール及びその製造方法に関する。
高周波モジュールにおいては、配線基板上のチップ部品を樹脂モールドして保護する構造が一般的である。
図7は、従来の高周波モジュールの構造の一例を示す略斜視図である。
図7に示すように、この高周波モジュール30は、セラミック材料からなる配線基板31と、配線基板31の主面に実装されたICチップ32aを含む電子部品32と、電子部品32を含む配線基板31の主面全体を覆う封止樹脂33とを備えている。封止樹脂33は、機械的なストレスや水分などから電子部品を物理的に保護する役割を果たすものである。電子部品32は、配線基板上にリフロー実装され、対応する電極と電気的且つ機械的に接続されている。ICチップ32aの端子は、ワイヤボンド配線を介して配線基板31上の対応するパッドに接続されている。
高周波モジュールの配線基板が樹脂で密着され多層とされる場合、内層の電極の表面が平滑であると積層された絶縁層の剥離等の問題が発生するため、一般に、薬液等による化学処理や研磨等の物理処理によって、電極の表面を意図的に粗くする方法が知られている(特許文献1、2参照)。また、配線基板31の上面のうち、ICチップ32aと対向する位置に島状電極を形成し、島状電極の表面粗さを他の部分よりも小さくすることにより、島状電極とICチップとの間の樹脂の流動性を向上させる方法も知られている(特許文献2参照)。
特開2005−45013号公報 特開2007−317955号公報
図7に示した構造を有する従来の高周波モジュール30は、熱衝撃によって封止樹脂33と配線基板31との界面が剥離し、これが原因となり電子部品32のはんだ接合面が剥がれたり、ワイヤボンド配線が切断されたりするという問題がある。このような封止樹脂の剥離は、基板の外周付近において特に生じやすい。
本発明は上記課題を解決するものであり、本発明の目的は、熱衝撃による封止樹脂の剥離を防止することが可能な高周波モジュール及びその製造方法を提供することにある。
上記課題を解決するため、本発明による高周波モジュールは、ガラス成分を含む低温焼成セラミック材料からなる配線基板と、配線基板の主面に実装された電子部品と、電子部品を含む配線基板の主面を覆う封止樹脂とを備え、配線基板の主面のうち配線基板の外周に沿った所定幅の領域には、主面の他の領域に比べて粗面化された粗面部が設けられていることを特徴とするものである。
本発明によれば、配線基板と封止樹脂との密着性を高めることができ、封止樹脂の剥離を確実に防止することができる。したがって、電子部品が封止樹脂と共に剥離することによる接触不良を防止することができ、信頼性の高い高周波モジュールを実現することができる。
本発明において、粗面部は、配線基板に含まれるガラス成分の軟化点よりも高い融点又は軟化点を持つセラミック粒子を含む凸部形成材料を融着させてなる凸部を含むことが好ましい。セラミック基板はセラミックグリーンシートを焼成することにより形成されるが、このときの焼成工程でセラミック粒子による粗面部を同時に形成することができる。すなわち、積層されたセラミックグリーンシートの最表面層の外周部のみに粗面化するためのセラミック粒子を塗布する工程を付加するだけで簡単に粗面部を形成することができる。
本発明において、凸部形成材料は、配線基板に含まれるガラス成分の軟化点よりも低い軟化点を持つガラス粒子をさらに含むことが好ましい。これによれば、粗面部を構成するガラス粒子又はセラミック粒子の固着強度を高めることができる。
本発明において、粗面部は、配線基板自身に形成された凹部を含むことが好ましい。この構成によれば、配線基板と粗面部との接着を強固にすることができる。また、粗面部の形成領域の凹凸面に合わせて粗面部の表面も多少凹凸することから、封止樹脂との密着性をさらに高めることができる。さらに、配線基板を多層構造とする場合には複数のセラミックグリーンシートを積層プレスする工程が必要となるが、その際にプレス面の一部に凹部の反転パターンが形成された金型を用いるだけで簡単に粗面部を形成することができる。
本発明において、電子部品は、ICチップと、ICチップよりも小型な受動素子のチップ部品を含み、受動素子のチップ部品は配線基板の主面のうち粗面部に近接した位置に実装されていることが好ましい。配線基板の外周付近に受動素子のチップ部品が実装されている場合には、封止樹脂の剥離によって受動素子のチップ部品の接続不良が生じやすい。しかし、本発明によれば、樹脂封止の剥離が防止されるので、受動素子のチップ部品の接続不良を防止することができる。
上記課題を解決するため、本発明による高周波モジュールの製造方法は、ガラス成分を含む低温焼成セラミック材料からなる配線基板の主面のうち、配線基板の外周に沿った所定幅の領域に、主面の他の領域に比べて粗面化された粗面部を形成する粗面部形成工程と、配線基板の主面に電子部品を実装する電子部品実装工程と、電子部品を含む配線基板の主面全体を封止樹脂する封止工程とを備えることを特徴とするものである。
本発明において、粗面部形成工程は、配線基板自身に凹部を形成する凹部形成工程を含むことが好ましい。この場合において、凹部形成工程は、複数のセラミックシートを積層プレスして多層構造の配線基板を形成する際に、凹部の反転パターンが形成された金型プレス面を用いて配線基板をプレスする工程を含むことが好ましい。配線基板を多層構造とする場合には複数のセラミックグリーンシートを積層プレスする工程が必要となるが、その際にプレス面の一部に凹部の反転パターンが形成された金型を用いるだけで粗面部を簡単に形成することができる。配線基板が単層構造の場合であっても、セラミックグリーンシートの焼成前に金型を用いてプレスするだけで凹部を形成できるため、特別な部材を付着させることなく簡単に粗面部を形成することができる。
本発明において、粗面部形成工程は、配線基板に含まれるガラス成分の軟化点よりも高い融点又は軟化点を持つセラミック粒子を含む凸部形成材料を融着させる凸部形成工程を含むことが好ましい。この場合において、凸部形成材料は、配線基板に含まれるガラス成分の軟化点よりも低い軟化点を持つガラス粒子をさらに含むことが好ましい。セラミック基板はセラミックグリーンシートを焼成することにより形成されるが、このときの焼成工程でガラス粒子やセラミック粒子による粗面部を同時に形成することができる。すなわち、積層されたセラミックグリーンシートの最表面層の外周部のみに粗面化するためのセラミック粒子を塗布する工程を付加するだけで簡便に粗面部を形成することができる。さらに、低軟化点ガラス粒子を含む場合には、粗面部を構成するガラス粒子又はセラミック粒子の固着強度を高めることができる。
このように、本発明よれば、熱衝撃による封止樹脂の剥離を防止することが可能な高周波モジュール及びその製造方法を提供することができる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい実施形態による高周波モジュールの構造を透過的に示す斜視図である。また、図2は、図1のX−X線に沿った高周波モジュールの断面図である。
図1及び図2に示すように、この高周波モジュール10は、配線基板11と、配線基板11の主面11aに実装された各種電子部品12と、電子部品12を覆うように配線基板11上に設けられた封止樹脂13とを備えている。
配線基板11は、表層又は内層に導体パターンが印刷された多層配線基板である。多層配線基板としては、耐熱性・耐湿性に優れ、高周波特性の良好なセラミック基板であることが好ましく、ガラス成分を含むLTCC(Low Temperature Co-fired Ceramic:低温焼成セラミック)基板であることが特に好ましい。LTCCは1000℃以下での低温焼成が可能であるため、電気抵抗が低く高周波特性に優れたAg、Cu等の低融点金属材料を内部配線として使用でき、これにより抵抗損失の少ない配線パターンを実現できる。また、導体パターンを内層に形成できるので、多層化が容易であり、LC機能を内蔵することで小型化、高機能化が可能である。また、放熱性にも優れるため、パワーアンプ等の発熱性の高いICチップの実装基板としても好適である。
図2に示すように、配線基板11は多層構造を有し、内層には導体パターン11cやビアホール導体11dが形成されている。また、配線基板11の主面11aには電子部品12を実装するためのパッド11eが設けられており、配線基板11の底面11bには端子電極11fが設けられている。
電子部品12は、ICチップ12aや受動素子のチップ部品12bを含む表面実装型のチップ部品である。受動素子のチップ部品12bとしては、例えば、チップ抵抗、チップキャパシタ、チップインダクタ等を挙げることができる。これらの電子部品12は、配線基板11上のパッド11eに半田接続されている。また特に、ICチップ12aはワイヤボンド配線11gを介して配線基板11上のパッド11eに接続されている。特に限定されるものではないが、ICチップ12aは配線基板11の中央部に配置されることが好ましく、受動素子のチップ部品12bはICチップ12aの周囲の適所に配置されることが好ましい。
封止樹脂13は、配線基板11上の電子部品12を保護する役割を果たすものである。特に限定されるものではないが、封止樹脂13の材料としては、エポキシ、ポリイミド、ポリエステル、シリコン等の熱硬化性樹脂を用いることができる。封止樹脂13は、電子部品12を含む配線基板11の主面11aの全体を覆うように成形されている。
配線基板11の上面のうち、配線基板11の外周に沿った一定幅の領域には粗面部14が設けられている。粗面部14は、配線基板11の主面11aにおける他の領域よりも表面粗さの大きい領域であって、封止樹脂13との密着度を高める役割を果たすものである。粗面部14の幅は、高周波モジュール10の小型化・高機能化を考えると、数百μm程度であることが好ましい。粗面部14の幅は、配線基板11の外周に沿った各点において常に一定である必要はなく、電子部品12のレイアウトに応じて適宜設定すればよい。また、外周に沿って常に連続的に形成されている必要はなく、必要に応じて部分的に除去されていても構わない。
粗面部14は、配線基板11の材料であるLTCCに含まれるガラス成分の軟化点よりも高い軟化点又は融点を持つセラミック粒子(凸部形成粒子)を配線基板11上に融着させることにより形成することが好ましい。セラミック粒子としては、シリカガラス、高シリカ質のアルカリフリーガラス等の非晶質無機材料や、コージライト、クリストバライト、アルミナ、ジルコニア等の結晶質無機材料を挙げることができる。また、粗面化領域の幅方向に複数の凹凸が形成されることが好ましいため、凸部形成粒子の大きさは、配線基板11を構成するセラミックの粒子径よりも大きいことが好ましく、数μm〜数十μmであるこが好ましい。
凸部形成用粒子は配線基板11に含まれるガラス成分により焼成時に基板表面上に固定されるが、焼成温度や基板組成等の違いにより、凸部形成粒子の固着強度が不十分となるおそれがあるが、この場合には、凸部形成粒子と共に低軟化点ガラス粒子を混ぜて塗布、焼成することが好ましい。低軟化点ガラス粒子は、LTCCに含まれるガラス成分の軟化点よりも低い軟化点を持つガラス粒子であり、凸部形成粒子の固着強度を強くするのに用いられる。なお、軟化点が高すぎると固着強度の向上は見られず、低すぎると粗面化部分の耐化学性の劣化が著しいため、低軟化点ガラス粒子の軟化点は、配線基板11を構成するガラス成分よりも50〜150℃程度低いことが好ましい。また、低軟化点ガラス粒子は凸部形成粒子を基板に固着させるために用いるものであるため、凸部形成粒子よりも少量の添加で十分である。
図3は、配線基板11の構造を示す略斜視図であって、粗面部14や電子部品12が取り除かれた状態を示している。
図3に示すように、配線基板11の主面11aのうち粗面部14を形成すべき領域には、凹部11hが形成されている。本実施形態の凹部11hは、直線状の細長いスリットが等間隔に配列されたものであるが、凹部11hの形状は特に限定されるものではなく、曲線状のスリットであってもよく、メッシュ状であってもよく、ランダムに配置されたスリットであってもよい。また、規則的又はランダムに配置されたディンプルであってもよく、シボ加工された凹凸面であってもよい。このような凹部11hは、その反転パターンが形成された金型プレス面を用いてプレスすることにより形成することできる。特に、セラミック多層基板においては、その製造工程において薄いセラミックシートの積層体を熱プレスする工程が必要となるが、この工程で上述の凹部11hに対応する反転パターンが形成された金型プレス面を用いた熱プレスを行えば、工程を増やすことなく容易に凹部11hを形成することができる。
本発明において凹部11hを設けることは必須でないが、このような凹部11hが形成されている場合には、粗面部14を構成する高融点ガラス粒子や高融点セラミック粒子が凹部11hに入り込み、凹部11hに合わせて粗面部14の表面がさらに凹凸することから、封止樹脂13との密着性をさらに高めることができる。
また、本発明においては、凸部形成粒子からなる凸部を省略し、凹部11hだけで粗面部14を構成してもよい。この構成では、封止樹脂13が凹部11h内に直接入り込むことから、封止樹脂13と配線基板11との接着を強固にすることができる。
以上説明したように、本実施形態の高周波モジュール10によれば、配線基板11の主面11aのうち外周に沿った領域に粗面部14を備えていることから、封止樹脂13と基板面との密着性を向上させることができ、熱衝撃による封止樹脂13の剥離を防止することができる。さらに、封止樹脂13の剥離が発生しなければ樹脂による熱応力が電子部品12に集中しないことから、電子部品12が配線基板11から剥離することによる接続不良を防止することができる。したがって、熱衝撃に対して信頼性の高い高周波モジュールを提供することができる。
次に、本実施形態による高周波モジュール10の製造方法について詳細に説明する。
図4は、高周波モジュール10の製造工程を示すフローチャートである。
図4に示すように、高周波モジュール10の製造では、まず支持体となるセラミック多層基板を作製する(ステップS101〜S110)。
セラミック多層基板の作製では、まず、ガラス・セラミック原料粉末に、有機バインダ、可塑剤、溶剤等を含む原料を混合して得られるスラリーを作製する(ステップS101)。ガラス・セラミック原料粉末としては、SiO−B−Al−CaO−BaO−MgOガラス粉末にアルミナ粉末を所定の重量比で混合した組成物を用いることができる。さらに、材料の焼結性、線膨張を調整するためにSiO(α−石英、β−石英、クリストバライト等の結晶性のもの)粉末を添加しても良く、また、材料の比誘電率を上げるためにTiO、BaTiO等の高誘電率材料粉末を添加しても良い。また、有機バインダとしてはアクリル樹脂やポリビニルブチラールを用いることができ、可塑剤としてはフタル酸エステルやジ−n−ブチルフタレートを用いることができ、溶剤としてはトルエンとエチルアルコールの混合液、或いはエチレンとイソプロピルアルコールとの混合液を用いることができる。
次に、PET(ポリエチレンテレフタレート)フィルム等の支持シート上にスラリーを例えばドクターブレード法によって均一に塗布し、セラミックグリーンシートを作製する(ステップS102)。特に限定されるものではないが、中間層用のセラミックグリーンシートの厚みは焼成後に15μm程度となるように設定され、最上層用及び最下層用のセラミックグリーンシートの厚みは焼成後に40μm程度となるように設定される。
次に、セラミックグリーンシートの上下面を貫通する貫通孔を形成する(ステップS103)。貫通孔の形成方法としてはレーザ加工が好ましいが、パンチング、フォトリソグラフィ、ドリル加工等を用いることもできる。特に限定されるものではないが、貫通孔の直径は10μm程度に設定される。
次に、セラミックグリーンシートの上面や貫通孔の内部に導電性ペーストを例えばスクリーン印刷によって充填して導体パターン及びビアホール導体を形成する(ステップS104)。導電性ペーストとしては、例えば、Ag、Cuの少なくとも一種類を主成分とする金属粉体、ガラス粉末、有機溶剤等を混練したものを用いることができる。なお、焼結温度を調節する為にPt、Pd、Ni等の金属粉末を添加したり、AgとCuとを混合したりすることもできる。その後、セラミックグリーンシートを支持シートから剥離することにより、導体パターン及びビアホール導体が形成されたセラミックグリーンシートが完成する。
こうして作製されたセラミックグリーンシートを複数枚用意し、これらを所定の順序で重ね合わせた後、100〜300℃の温度で熱プレスすることにより、セラミックグリーンシート積層体が完成する(ステップS105,S106)。このとき、凸部が設けられた金型プレス面を用いて熱プレスすることにより、図5(a)に示すように、セラミックグリーンシート積層体21の主面には凹部11hが形成され、後に分割切断される格子状の境界線付近が粗面化された状態となる(粗面部形成工程)。
次に、図5(b)に示すように、セラミックグリーンシート積層体21の主面に凸部形成粒子を含むペースト(凸部形成材料)を印刷する(ステップS107)。詳細には、凸部形成用粒子及び低軟化点ガラス粒子を溶剤に分散させ、ペースト状にし、凹部11hが形成されたセラミックグリーンシート積層体21上の格子状の領域に印刷する。その後、セラミックグリーンシート積層体21を脱バインダ処理し、700〜1000℃程度で焼成し、メッキ処理を行うことにより、集合基板としてのセラミック多層基板22が完成する(ステップS108〜S110)。
次に、図6に示すように、集合基板としてのセラミック多層基板22に各種電子部品12を実装する(ステップS111:電子部品実装工程)。電子部品12はリフロー工程により実装することができる。
次に、セラミック多層基板22の上面全体に封止樹脂13を成形する(ステップS112:封止工程)。詳細には、金型に収容されたセラミック多層基板22の主面に熱硬化性樹脂を充填し、所定の温度で加熱することにより成形することができる。その後、セラミック多層基板22を個々の高周波モジュールに切断することにより、上述の高周波モジュール10が完成する(ステップS113)。
以上説明したように、本実施形態による高周波モジュールの製造方法は、集合基板の状態で粗面部14を形成した後、これを個々の基板に分断することにより、高周波モジュール10を完成させることから、粗面部14の形成が極めて容易である。また、セラミックグリーンシート積層体を焼成する前に凸部形成粒子を含むペーストを印刷し、両者を同時に焼成することから、粗面部14が形成された配線基板11を効率よく製造することができる。さらに、セラミックグリーンシート積層体を熱プレスする際に凹部11hの反転パターンを有する金型プレス面を用いることから、凹部11h形成のための専用の工程を追加することなく、配線基板11上に凹部11hを形成することができる。
以上、本発明をその好ましい実施形態に基づき説明したが、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、それらも本発明の範囲に包含されるものであることは言うまでもない。
例えば、上記実施形態においては、配線基板11としてセラミック多層基板を例に挙げたが、セラミックの単層基板であっても構わない。
また、上記実施形態においては、高周波モジュールの製造工程の最終段階で集合基板を切断しているが、本発明は上記に限定されるものではなく、集合基板を個々の配線基板に切断した後、各配線基板に対して電子部品を実装し、樹脂封止することも可能である。
また、上記実施形態においては、粗面部14が凸部形成粒子による凸部とセラミック多層基板自身に形成された凹部11hとの組み合わせによって構成されているが、本発明はいずれか一方を適用するものであっても良い。すなわち、粗面部14は、凸部形成粒子の融着のみならなるものであってもよく、凹部11hのみならなるものであってもよい。粗面部14が凸部形成粒子を含むペーストの融着のみからなる場合、図6における金型を用いたセラミックグリーンシートのプレス成形と同時に行われる凹部11hの形成工程(ステップS106)を省略することができる(ただし、プレス成形自体は必要)。また、粗面部14が凹部11hのみならなる場合、図6における凸部形成粒子を含むペーストの印刷工程(ステップS107)を省略することができる。
本発明の好ましい実施形態による高周波モジュール10の構造を透過的に示す斜視図である。 図1のX−X線に沿った高周波モジュール10の断面図である。 配線基板11の主面の構造を示す略斜視図であって、粗面部や電子部品が除去された状態を示している。 本発明の好ましい実施形態による高周波モジュール10の製造工程を示すフローチャートである。 高周波モジュールの製造工程の一部を示す略斜視図であって(a)は凹部11hを形成した状態、(b)は粗面部14を形成した状態を示している。 高周波モジュールの製造工程の一部を示す略斜視図であって、電子部品12を実装した状態を示している。 従来の高周波モジュール30の構造の一例を示す略斜視図である。
符号の説明
10 高周波モジュール
11 配線基板
11a 配線基板の主面(上面)
11b 配線基板の底面
11c 導体パターン(配線パターン)
11d ビアホール導体
11e パッド
11f 端子電極
11g ワイヤボンド配線
11h 凹部
12 電子部品
12a ICチップ
12b チップ部品
13 封止樹脂
14 粗面部
21 セラミックグリーンシート積層体
22 セラミック多層基板
30 高周波モジュール
31 配線基板
32 電子部品
32a ICチップ
33 封止樹脂

Claims (10)

  1. ガラス成分を含む低温焼成セラミック材料からなる配線基板と、前記配線基板の主面に実装された電子部品と、前記電子部品を含む前記配線基板の主面を覆う封止樹脂とを備え、
    前記配線基板の前記主面のうち前記配線基板の外周に沿った所定幅の領域には、前記主面の他の領域に比べて粗面化された粗面部が設けられていることを特徴とする高周波モジュール。
  2. 前記粗面部は、前記ガラス成分の軟化点よりも高い融点又は軟化点を持つセラミック粒子を含む凸部形成材料を融着させてなる凸部を含むことを特徴とする請求項1に記載の高周波モジュール。
  3. 前記凸部形成材料は、前記ガラス成分の軟化点よりも低い軟化点を持つガラス粒子をさらに含むことを特徴とする請求項2に記載の高周波モジュール。
  4. 前記粗面部は、前記配線基板自身に形成された凹部を含むことを特徴とする請求項1乃至3のいずれか一項に記載の高周波モジュール。
  5. 前記電子部品は、ICチップと、前記ICチップよりも小型な受動素子のチップ部品を含み、前記受動素子のチップ部品は前記配線基板の主面のうち前記粗面部に近接した位置に実装されていることを特徴とする請求項1乃至4のいずれか一項に記載の高周波モジュール。
  6. ガラス成分を含む低温焼成セラミック材料からなる配線基板の主面のうち、前記配線基板の外周に沿った所定幅の領域に、前記主面の他の領域に比べて粗面化された粗面部を形成する粗面部形成工程と、
    前記配線基板の前記主面に電子部品を実装する電子部品実装工程と、
    前記電子部品を含む前記配線基板の主面全体を封止樹脂する封止工程とを備えることを特徴とする高周波モジュールの製造方法。
  7. 前記粗面部形成工程は、前記配線基板自身に凹部を形成する凹部形成工程を含むことを特徴とする請求項6に記載の高周波モジュールの製造方法。
  8. 前記凹部形成工程は、複数のセラミックシートを積層プレスして多層構造の前記配線基板を形成する際に、前記凹部の反転パターンが形成された金型プレス面を用いて前記配線基板をプレスする工程を含むことを特徴とする請求項7に記載の高周波モジュールの製造方法。
  9. 前記粗面部形成工程は、前記ガラス成分の軟化点よりも高い融点又は軟化点を持つセラミック粒子を含む凸部形成材料を融着させる凸部形成工程を含むことを特徴とする請求項8に記載の高周波モジュールの製造方法。
  10. 前記凸部形成材料は、前記ガラス成分の軟化点よりも低い軟化点を持つガラス粒子をさらに含むことを特徴とする請求項9に記載の高周波モジュールの製造方法。
JP2008083555A 2008-03-27 2008-03-27 高周波モジュール及びその製造方法 Expired - Fee Related JP4911091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008083555A JP4911091B2 (ja) 2008-03-27 2008-03-27 高周波モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008083555A JP4911091B2 (ja) 2008-03-27 2008-03-27 高周波モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009239041A true JP2009239041A (ja) 2009-10-15
JP4911091B2 JP4911091B2 (ja) 2012-04-04

Family

ID=41252634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008083555A Expired - Fee Related JP4911091B2 (ja) 2008-03-27 2008-03-27 高周波モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP4911091B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169334A (ja) * 2011-02-10 2012-09-06 Koa Corp チップ部品およびその製造方法
WO2013161856A1 (ja) * 2012-04-26 2013-10-31 株式会社 日立製作所 移動体通信用マーカー
WO2021033553A1 (ja) * 2019-08-16 2021-02-25 デンカ株式会社 セラミックス基板、回路基板及びその製造方法、並びにパワーモジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040774A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体装置
JP2001119131A (ja) * 1999-10-20 2001-04-27 Matsushita Electric Ind Co Ltd 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法
JP2003007926A (ja) * 2001-06-27 2003-01-10 Denso Corp 樹脂封止型電子装置およびその製造方法
JP2004297456A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 高周波モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040774A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体装置
JP2001119131A (ja) * 1999-10-20 2001-04-27 Matsushita Electric Ind Co Ltd 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法
JP2003007926A (ja) * 2001-06-27 2003-01-10 Denso Corp 樹脂封止型電子装置およびその製造方法
JP2004297456A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 高周波モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169334A (ja) * 2011-02-10 2012-09-06 Koa Corp チップ部品およびその製造方法
WO2013161856A1 (ja) * 2012-04-26 2013-10-31 株式会社 日立製作所 移動体通信用マーカー
JPWO2013161856A1 (ja) * 2012-04-26 2015-12-24 株式会社日立製作所 移動体通信用マーカー
WO2021033553A1 (ja) * 2019-08-16 2021-02-25 デンカ株式会社 セラミックス基板、回路基板及びその製造方法、並びにパワーモジュール
JP2021031310A (ja) * 2019-08-16 2021-03-01 デンカ株式会社 セラミックス基板、回路基板及びその製造方法、並びにパワーモジュール
JP7198178B2 (ja) 2019-08-16 2022-12-28 デンカ株式会社 セラミックス基板、回路基板及びその製造方法、並びにパワーモジュール

Also Published As

Publication number Publication date
JP4911091B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
JP4404139B2 (ja) 積層型基板、電子装置および積層型基板の製造方法
US8139368B2 (en) Component-containing module
US9609754B2 (en) Package for mounting electronic element, electronic device, and imaging module
JP4111239B2 (ja) 複合セラミック基板
KR102093157B1 (ko) 다층 세라믹 기판
WO2012036219A1 (ja) 発光素子用基板および発光装置
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP7011395B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JPWO2013018172A1 (ja) 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
JP4432517B2 (ja) 複合多層基板
JP4911091B2 (ja) 高周波モジュール及びその製造方法
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2005209881A (ja) セラミック積層基板および高周波電子部品
JP4158798B2 (ja) 複合セラミック基板
KR102078015B1 (ko) 커패시터 내장형 저온동시소성 세라믹 기판
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP4369732B2 (ja) 電子装置
JP4108692B2 (ja) 複合電子部品およびその製造方法
JP2010080683A (ja) 半導体装置の製造方法
WO2020158808A1 (ja) 電子部品実装用基体および電子装置
JP2011009288A (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP6001464B2 (ja) 配線基板および電子装置
JP2002359474A (ja) 表面実装型多層回路基板
JP2014045012A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R150 Certificate of patent or registration of utility model

Ref document number: 4911091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees