JP4108692B2 - 複合電子部品およびその製造方法 - Google Patents
複合電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP4108692B2 JP4108692B2 JP2005172786A JP2005172786A JP4108692B2 JP 4108692 B2 JP4108692 B2 JP 4108692B2 JP 2005172786 A JP2005172786 A JP 2005172786A JP 2005172786 A JP2005172786 A JP 2005172786A JP 4108692 B2 JP4108692 B2 JP 4108692B2
- Authority
- JP
- Japan
- Prior art keywords
- top plate
- substrate
- electronic elements
- electronic component
- heads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
真空吸着ノズルなどで吸着保持しやすく、しかも、自動実装しやすく、さらに、基板上のハンダの噴出やクラックなどの不都合が無い複合電子部品と、その製造方法を提供することである。
複数の基板を並べて配置し、これらの基板を単一の天板で連結することが容易で、基板の厚みが異なっていたり、各基板の表面に実装してある電子素子の高さが不均一であったり、各基板の表面に実装してある電子素子の配置に偏りがある場合などでも、これらの基板を容易且つ強固に、しかもコンパクトに連結することができる複合電子部品と、その製造方法を提供することである。
複数の第1電子素子が平面方向に配置してある第1基板と、
複数の第2電子素子が平面方向に配置してある第2基板と、
複数の前記第1および第2電子素子の頭部を共通して覆う天板とを有する複合電子部品であって、
前記天板の表面の少なくとも一部が平坦面となっており、
前記天板の裏面と前記第1および第2基板の表面との間に隙間が形成してあり、
前記天板の裏面には、複数の前記第1電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化されていると共に、複数の前記第2電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化されていることを特徴とする。
複数の前記第2電子素子が、前記基板の表面からの高さが異なる場合に、比較的に高い方の前記電子素子の頭部が、前記天板の裏面に埋め込まれており、低い方の前記電子素子の頭部は、前記天板の裏面に埋め込まれていない。
複数の第1電子素子が平面方向に配置してある第1基板を準備する工程と、
複数の第2電子素子が平面方向に配置してある第2基板を準備する工程と、
複数の前記第1および第2電子素子の頭部を覆うように、天板を形成する工程とを有する複合電子部品の製造方法であって、
前記天板を形成するに際して、
前記天板の表面の少なくとも一部が平坦面となり、
前記天板の裏面と前記基板の表面との間に隙間が形成され、
前記天板の裏面には、複数の前記第1電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化され、しかも、複数の前記第2電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化されるように、前記天板を形成することを特徴とする。
天板用型に形成された天板用凹部の内部に、溶融樹脂を埋め込み、所定厚みの溶融樹脂層を形成する工程と、
前記第1基板に配置してある複数の前記第1電子素子のうちの少なくとも一部の頭部が、前記溶融樹脂層の内部に埋め込まれ、しかも、前記第2基板に配置してある複数の前記第2電子素子のうちの少なくとも一部の頭部が、前記溶融樹脂層の内部に埋め込まれるように、前記第1および第2基板を前記溶融樹脂層に近づける工程と、
前記溶融樹脂層を硬化させる工程とを有する。
前記天板の少なくとも一部となる予定の所定厚みの半硬化樹脂シートを準備する工程と、
前記第1基板に配置してある複数の前記第1電子素子のうちの少なくとも一部の頭部を、前記半硬化樹脂シートの内部に埋め込むと共に、前記第2基板に配置してある複数の前記第2電子素子のうちの少なくとも一部の頭部を、前記半硬化樹脂シートの内部に埋め込む工程と、
前記半硬化樹脂シートを硬化させる工程とを有する。
前記天板の少なくとも一部となる予定の所定厚みの樹脂シートを準備する工程と、
前記樹脂シートを軟化させる工程と、
前記基板に配置してある複数の前記電子素子のうちの少なくとも一部の頭部を、軟化された前記樹脂シートの内部に埋め込む工程と、
前記樹脂シートを硬化させる工程とを有する。
図1は本発明の一実施形態に係る複合電子部品の要部平面図、
図2は図1に示すII−II線に沿う複合電子部品の断面図、
図3は図1に示す複合電子部品の製造過程を示す要部断面図、
図4は図1に示す複合電子部品を真空吸着ノズルで搬送する状態を示す一部断面概略図、
図5は本発明の他の実施形態に係る複合電子部品の平面図、
図6は図5に示すVI−VI線に沿う複合電子部品の要部断面図、
図7は本発明の他の実施形態に係る複合電子部品の断面図である。
(第1実施形態)
基板
電子素子
天板
寸法関係
複合電子部品の製造方法
複合電子部品2の作用効果
(第2実施形態)
(第3実施形態)
(第4実施形態)
(第5実施形態)
4a… 第1基板
4b… 第2基板
10a1〜10c1… 第1電子素子
10a2〜10b2… 第2電子素子
20… 天板
20a… 溶融樹脂層
20b… 絶縁層
20c… 絶縁層
30… 天板用型
32… 天板用凹部
34… プレス板
40… 真空吸着板
50… マーク
Claims (17)
- 複数の第1電子素子が平面方向に配置してある第1基板と、
複数の第2電子素子が平面方向に配置してある第2基板と、
複数の前記第1および第2電子素子の頭部を共通して覆う天板とを有する複合電子部品であって、
前記天板の表面の少なくとも一部が平坦面となっており、
前記天板の裏面と前記第1および第2基板の表面との間に隙間が形成してあり、
前記天板の裏面には、複数の前記第1電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化されていると共に、複数の前記第2電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化され、
前記天板が、二層以上の合成樹脂層を有することを特徴とする複合電子部品。 - 複数の前記第1電子素子が、前記基板の表面からの高さが相互に異なっており、比較的に高い方の前記第1電子素子の頭部が、前記天板の裏面に埋め込まれており、低い方の前記第1電子素子の頭部は、前記天板の裏面に埋め込まれていないと共に、
複数の前記第2電子素子が、前記基板の表面からの高さが相互に異なっており、比較的に高い方の前記第2電子素子の頭部が、前記天板の裏面に埋め込まれており、低い方の前記第2電子素子の頭部は、前記天板の裏面に埋め込まれていないことを特徴とする請求項1に記載の複合電子部品。 - 前記天板の裏面と前記第1および第2基板の表面との間の隙間が100μm以上である請求項1または2に記載の複合電子部品。
- 前記天板の平坦面が前記基板の表面および裏面の少なくとも一方と平行である請求項1〜3のいずれかに記載の複合電子部品。
- 前記天板の厚みが100μm以上である請求項1〜4のいずれかに記載の複合電子部品。
- 前記天板が絶縁性部材で構成してある請求項1〜5のいずれかに記載の複合電子部品。
- 前記天板がシリコン樹脂、アクリル樹脂およびエポキシ樹脂の少なくとも1つで構成してある請求項6に記載の複合電子部品。
- 前記基板が、低温焼成可能なガラスセラミック基板である請求項1〜7のいずれかに記載の複合電子部品。
- 前記天板には、マークが形成してある請求項1〜8のいずれかに記載の複合電子部品。
- 複数の第1電子素子が平面方向に配置してある第1基板を準備する工程と、
複数の第2電子素子が平面方向に配置してある第2基板を準備する工程と、
天板用型に形成された天板用凹部の内部に、溶融樹脂を埋め込み、所定厚みの溶融樹脂層を形成する工程と、
前記第1基板に配置してある複数の前記第1電子素子のうちの少なくとも一部の頭部が、前記溶融樹脂層の内部に埋め込まれ、しかも、前記第2基板に配置してある複数の前記第2電子素子のうちの少なくとも一部の頭部が、前記溶融樹脂層の内部に埋め込まれるように、前記第1および第2基板を前記溶融樹脂層に近づける工程と、
前記溶融樹脂層を硬化させる工程と、
複数の前記第1および第2電子素子の頭部を覆うように、天板を形成する工程とを有する複合電子部品の製造方法であって、
前記天板を形成するに際して、
前記天板の表面の少なくとも一部が平坦面となり、
前記天板の裏面と前記基板の表面との間に隙間が形成され、
前記天板の裏面には、複数の前記第1電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化され、しかも、複数の前記第2電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化されるように、前記天板を形成することを特徴とする複合電子部品の製造方法。 - 前記天板用型がシリコンゴムで構成してある請求項10に記載の複合電子部品の製造方法。
- 前記天板用型には、天板にマークを付けるための転写用マークが形成してある請求項11に記載の複合電子部品の製造方法。
- 複数の第1電子素子が平面方向に配置してある第1基板を準備する工程と、
複数の第2電子素子が平面方向に配置してある第2基板を準備する工程と、
天板の少なくとも一部となる予定の所定厚みの半硬化樹脂シートを準備する工程と、
前記第1基板に配置してある複数の前記第1電子素子のうちの少なくとも一部の頭部を、前記半硬化樹脂シートの内部に埋め込むと共に、前記第2基板に配置してある複数の前記第2電子素子のうちの少なくとも一部の頭部を、前記半硬化樹脂シートの内部に埋め込む工程と、
前記半硬化樹脂シートを硬化させることで複数の前記第1および第2電子素子の頭部を覆うように、前記天板を形成する工程とを有する複合電子部品の製造方法であって、
前記天板を形成するに際して、
前記天板の表面の少なくとも一部が平坦面となり、
前記天板の裏面と前記基板の表面との間に隙間が形成され、
前記天板の裏面には、複数の前記第1電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化され、しかも、複数の前記第2電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化されるように、前記天板を形成し、
複数枚の前記半硬化樹脂シートを使用することを特徴とする複合電子部品の製造方法。 - 前記半硬化樹脂シートを型を用いて硬化させることを特徴とする請求項13に記載の複合電子部品の製造方法。
- 前記半硬化樹脂シートを型を用いないで硬化させることを特徴とする請求項13に記載の複合電子部品の製造方法。
- 前記半硬化樹脂シートを硬化させる前に、少なくとも表面の一部に平坦面がすでに形成してある板状部材を、前記半硬化樹脂シートの表面に積み重ね、その後に、半硬化樹脂シートを硬化させ、板状部材を天板の一部として一体化することを特徴とする請求項13〜15のいずれかに記載の複合電子部品の製造方法。
- 複数の第1電子素子が平面方向に配置してある第1基板を準備する工程と、
複数の第2電子素子が平面方向に配置してある第2基板を準備する工程と、
天板の少なくとも一部となる予定の所定厚みの熱可塑性樹脂シートを準備する工程と、
前記熱可塑性樹脂シートを軟化させる工程と、
前記第1および第2基板に配置してある複数の前記第1および第2電子素子のうちの少なくとも一部の頭部を、軟化された前記熱可塑性樹脂シートの内部に埋め込む工程と、
前記熱可塑性樹脂シートを硬化させることで複数の前記第1および第2電子素子の頭部を覆うように、前記天板を形成する工程とを有する複合電子部品の製造方法であって、
前記天板を形成するに際して、
前記天板の表面の少なくとも一部が平坦面となり、
前記天板の裏面と前記基板の表面との間に隙間が形成され、
前記天板の裏面には、複数の前記第1電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化され、しかも、複数の前記第2電子素子のうちの少なくとも一部の頭部が埋め込まれて一体化されるように、前記天板を形成することを特徴とする複合電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172786A JP4108692B2 (ja) | 2005-06-13 | 2005-06-13 | 複合電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172786A JP4108692B2 (ja) | 2005-06-13 | 2005-06-13 | 複合電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006351635A JP2006351635A (ja) | 2006-12-28 |
JP4108692B2 true JP4108692B2 (ja) | 2008-06-25 |
Family
ID=37647196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005172786A Expired - Fee Related JP4108692B2 (ja) | 2005-06-13 | 2005-06-13 | 複合電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4108692B2 (ja) |
-
2005
- 2005-06-13 JP JP2005172786A patent/JP4108692B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006351635A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
JP4404139B2 (ja) | 積層型基板、電子装置および積層型基板の製造方法 | |
US6132543A (en) | Method of manufacturing a packaging substrate | |
US7820916B2 (en) | Composite ceramic substrate | |
EP1921904B1 (en) | Ceramic electronic component and method for manufacturing the same | |
KR102093157B1 (ko) | 다층 세라믹 기판 | |
JPH04263486A (ja) | 焼結導体配線基板とその製造方法 | |
JP3416658B2 (ja) | 転写材及びその製造方法並びにこれを用いて製造される配線基板 | |
US7095602B1 (en) | Ceramic structure and nonreciprocal circuit device | |
US8541694B2 (en) | Multilayer wiring board | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP2005209881A (ja) | セラミック積層基板および高周波電子部品 | |
EP2120522A1 (en) | Method for the production of laminated ceramic electronic parts | |
JP4147229B2 (ja) | 複合電子部品の製造方法 | |
JP4108692B2 (ja) | 複合電子部品およびその製造方法 | |
JP4911091B2 (ja) | 高周波モジュール及びその製造方法 | |
JP4900226B2 (ja) | 多層セラミック基板及びその製造方法、電子部品 | |
JP4900227B2 (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
JP4048974B2 (ja) | 多層セラミック基板を備える電子部品の製造方法 | |
JP2008159726A (ja) | 多層配線基板 | |
KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
JP3994795B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP4071908B2 (ja) | 多層配線基板およびその製造方法 | |
JP7212783B2 (ja) | 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法 | |
JP2011029534A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |