JP2005072416A

JP2005072416A - 複数個取り用母基板

Info

Publication number: JP2005072416A
Application number: JP2003302414A
Authority: JP
Inventors: Yoichi Makino; 洋一牧野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-08-27
Filing date: 2003-08-27
Publication date: 2005-03-17

Abstract

【課題】主面の平坦性を高くしてチップ部品の搭載性を高めることが可能な複数個取り用母基板を提供する。
【解決手段】複数個の誘電体層を積層して成り、導体パターン２を有した複数個の基板領域４とこれら基板領域４を囲繞する枠状の捨代領域５とに区画された複数個取り用母基板１０であって、捨代領域４の主面に、標識パターン２と、標識パターン２とは異なる色調を呈する誘電体パターン３とが被着・形成されていることを特徴とする複数個取り用母基板１０である。標識パターン２が前記導体パターンと同質の導体材料から成り、誘電体パターン３が前記誘電体層と同質の誘電体材料から成る。
【選択図】図１

Description

本発明は、半導体装置や複合電子部品等に用いられる回路基板を制作するのに用いられる複数個取り用母基板に関するものである。

従来より、回路基板は、半導体装置や複合電子部品等に幅広く用いられており、複数個取り用母基板から分割処理することにより得られていた。

かかる複数個取り用母基板は、例えば、複数個の誘電体層を積層して成り、導体パターンを有した複数個の基板領域とこれら基板領域を囲繞する枠状の捨代領域とに区画された構造を有している。このような複数個取り用母基板は、各基板領域に種々のチップ部品を搭載し、回路を構成させた後、各基板領域に分割処理することにより、得られた回路基板が、所定の機能を有した電子部品を構成することとなる（例えば、特許文献１参照。）。
特開２００２−３３５５５号公報

しかしながら、従来の複数個取り用母基板においては、基板領域に比べて捨代領域には導体パターンが少ないことから、捨代領域の厚みが基板領域よりも薄くなって母基板全体の平坦性を劣化させる原因となる。複数個取り用母基板の平坦性が低い場合、各基板領域に種々のチップ部品を正確に搭載することが困難になるという問題を有していた。

そこで、上述の問題点を解消するために、基板領域に導体パターンをパターン化する際、捨代領域にもダミーの導体パターンを形成しておくことが考えられる。

しかしながら、捨代領域には、通常、位置合わせや検査、或いは、型番の認識に用いられる標識パターンが被着・形成されており、しかもこのような標識パターンは導体パターンと同じ導体材料等で形成されている。それ故、同じ色調の標識パターンとダミーの導体パターンとが捨代領域において混在していると、標識パターンのみを独立して視認することが困難になり、標識パターンとしての機能が著しく低下する不都合がある。

本発明は、上述した問題点に鑑み案出されたものであり、その目的は、平坦性を高くしてチップ部品の搭載性を高めることが可能で、且つ、標識パターンの視認性を高く維持することが可能な複数個取り用母基板を提供することにある。

本発明の複数個取り用母基板は、複数個の誘電体層を積層して成り、導体パターンを有した複数個の基板領域とこれら基板領域を囲繞する枠状の捨代領域とに区画された複数個取り用母基板であって、前記捨代領域の主面に、標識パターンと、該標識パターンとは異なる色調を呈する反り防止用の誘電体パターンとが被着・形成されていることを特徴とするものである。

また本発明の複数個取り用母基板は、前記標識パターンが前記導体パターンと同質の導体材料から成ることを特徴とするものである。

更に本発明の複数個取り用母基板は、前記誘電体パターンが前記誘電体層と同質の誘電体材料から成ることを特徴とするものである。

また更に本発明の複数個取り用母基板は、前記誘電体パターンが複数個の基板領域を囲繞するように形成されていることを特徴とするものである。

更にまた本発明の複数個取り用母基板は、前記誘電体パターンの被着面積が前記捨代領域の全面積に対して２０％〜８０％に設定されていることを特徴とするものである。

また更に本発明の複数個取り用母基板は、前記誘電体パターンが前記捨代領域の外周に沿ってストライプ状に配されていることを特徴とするものである。

更にまた本発明の複数個取り用母基板は、前記ストライプ状の誘電体パターンが捨代領域の外周に沿って断続的に形成されていることを特徴とするものである。

また更に本発明の複数個取り用母基板は、前記誘電体パターンが、渦巻き状もしくは蛇行状をなして形成されていることを特徴とするものである。

更にまた本発明の複数個取り用母基板は、前記誘電体パターンが、前記捨代領域の内周側から外周側に向かって放射状に形成されていることを特徴とするものである。

本発明の複数個取り用母基板によれば、捨代領域の主面に、標識パターンと、該標識パターンとは異なる色調を呈する誘電体パターンとを被着・形成しておくことにより、その平坦性を全領域にわたって高く保つことができる。従って、複数個取り用母基板の分割によって得られる各子基板の平坦性も高くなり、チップ部品の搭載性等を向上させることが可能となる。

また本発明の複数個取り用母基板によれば、前記標識パターンを導体パターンと同質の導体材料により形成する場合、標識パターンを基板領域の導体パターンと同時にパターン形成することができるため、複数個取り用母基板の生産性を高く維持することができる利点もある。

更に本発明の複数個取り用母基板によれば、前記誘電体パターンを誘電体層と同質の誘電体材料により形成しておくことにより、誘電体パターンと誘電体層との間に熱膨張係数の差異による剥がれ等の発生を少なくすることが可能となる。

また更に本発明の複数個取り用母基板によれば、前記誘電体パターンでもって複数個の基板領域を囲繞するように形成しておくことにより、複数の基板領域に対して同時に、且つ、正確にチップ部品を搭載することができるようになる。

更にまた本発明の複数個取り用母基板によれば、誘電体パターンの被着面積を捨代領域の全面積に対して２０％〜８０％に設定しておくことにより、複数個取り用母基板を従来周知のグリーンシート積層法にて製作する場合に、グリーンシートの積層体に印加されるプレス圧が分散されるようになるため、捨代領域にクラック等が発生するのを有効に防止することができる。

以下、本発明を添付図面に基づいて詳細に説明する。

図１は本発明の一実施形態に係る複数個取り用母基板の外観斜視図、図２は図１の複数個取り用母基板を上方から見た平面図、図３は図１の複数個取り用母基板のＡ−Ａ’断面図である。同図に示す複数個取り用母基板１０は、複数個の誘電体層を積層した構造を有し、複数個の基板領域４と、捨代領域５とに区画されている。また、捨代領域５の主面には、標識パターン２と誘電体パターン３とがそれぞれ被着・形成されている。

複数個取り用母基板１０を構成する複数個の誘電体層は、その厚みが、例えば２０μｍ〜３００μｍに設定され、その材質としては、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック材料等が好適に用いられる。

ガラス−セラミック材料を構成するセラミック材料の具体的な材質としては、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージェライトなどの絶縁セラミック材料、ＢａＴｉＯ₃ 、Ｐｂ₄Ｆｅ₂Ｎｂ₂Ｏ₁₂、ＴｉＯ₂などの誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト（広義の意味でセラミックという）などの磁性体セラミック材料などが用いられる。なお、その平均粒径１．０〜６．０μｍ、好ましくは１．５〜４．０μｍに粉砕したものを用いる。また、セラミック材料は２種以上混合して用いられてもよい。特に、コランダムを用いた場合、コスト的に有利となる。

また、ガラス材料の材質としては、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトや、その置換誘導体の結晶や、スピネル構造の結晶相を析出するものであればよく、例えば、Ｂ₂Ｏ₃、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＺｎＯ、アルカリ土類酸化物を含むガラスフリット等が好適に用いられる。この様なガラスフリットは、ガラス化範囲が広くまた屈伏点が６００〜８００℃付近となっている。

このような複数個取り用母基板１０は、導体パターンを有した複数個の基板領域４と、これら基板領域４を囲繞する枠状の捨代領域５とに区画されている。

基板領域４は、内部及び主面に回路パターンや部品搭載用パッドとなる導体パターンを有する。導体パターンは、その材質としては、誘電体層を形成する誘電体材料との相性を考慮して選定され、例えばＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料やＣｕ系、Ｗ系、Ｍｏ系、Ｐｄ系導電材料等によって形成され、その厚みは例えば５〜２５μｍに設定される。

これら基板領域４を囲繞する枠状の捨代領域５は、その主面に、上述した導電材料を用いて標識パターンが被着・形成されており、更には、上述したガラス−セラミック材料を用いて反り防止用の誘電体パターンが被着・形成されている。

なお、上述した複数個取り用母基板１０の主面には、基板領域４にチップ部品を実装した後に分割処理を行うための、分割溝６が形成されており、基板領域４及び捨代領域５を区画している。分割溝６は、２つある主面のうち、少なくともどちらか一方に形成されていれば良いが、分割処理の精度を高めるため、両主面に形成することが好ましい。

このように、本実施形態の複数個取り用母基板１０によれば、捨代領域５の主面に、標識パターン２と誘電体パターン３とが被着・形成されており、これら導電材料からなる標識パターン２及びガラス−セラミック材料からなる誘電体パターン３は、異なる色調を呈する構成となっている。これにより、捨代領域５は、基板領域４に対して厚みが薄くなる分を、誘電体パターン３が補っており、複数個取り用母基板１０全体の平坦性は確保される。そしてこのとき、捨代領域５の主面に標識パターン２が形成されていても、誘電体パターン３とは異なる色調を呈しているので、標識パターン２の認識性は損なわれない。従って、複数個取り用母基板１０は、主面の平坦性を高くしてチップ部品の搭載性を高めることが可能となる。

また、標識パターン２が上記導体パターンと同質の導体材料から成ることから、基板領域４に被着・形成される導体パターンと同時にパターン化することができるので、標識パターン２を位置合わせや検査、型番の認識・識別等に用いられる。

次に、上述した複数個取り用母基板１０の製造方法について説明する。

本実施形態においては、先ず、ＣａＯ−Ａｌ₂Ｏ₃−ＳｉＯ₂−Ｂ₂Ｏ₃系のガラス粉末６０ｗｔ％とアルミナ粉末４０ｗｔ％とを混合した粉体に、例えばＤＯＰ等の可塑剤と、例えばアクリル樹脂あるいはブチラール樹脂等のバインダーと、例えばトルエン、キシレン、アルコール類等の溶剤とを加え、十分に混練して粘度２０００〜４００００ｃｐｓのスラリーを作製し、ドクターブレード法によって例えば０．２ｍｍ厚の複数枚の低温焼成用のグリーンシートを形成する。また、必要に応じて、打ち抜き型やパンチングマシーン等を用いて、各グリーンシートの複数の所定位置に例えば０．２ｍｍφのビアホールを打ち抜き形成し、各ビアホールにＡｇ、Ａｇ−Ｐｄ、Ａｕ、Ｃｕ等の導体ペーストを充填する。各グリーンシートには必要に応じて配線用の導体パターンをスクリーン印刷する。このような複数のグリーンシートを積層し、得られた積層体を例えば８０〜１５０℃、５〜２５ＭＰaの条件で熱圧着して一体化する。

このとき、積層体の主面に対応するグリーンシートについては、後に基板領域４となる領域を囲繞する枠状の捨代領域の外周に沿って、誘電体パターンをストライプ状に形成している。このように、誘電体パターンをストライプ状に形成することで、複数のグリーンシートを積層する際、熱圧着によるプレス圧が捨代領域全体に分散されるので、捨代領域５に発生するクラック等を低減することが可能となる。尚、このストライプ状の誘電体パターンは、好ましくは、捨代領域の外周に沿って断続的に形成されるのが良く、これにより、熱圧着によるプレス圧が効果的に捨代領域全体に分散されることとなる。

次に、熱圧着された未焼成状態の積層体の一主面に、ブレードの刃先を押し込んで、分割溝６を形成する。そして、複数の分割溝６を平行に形成した後に、更に、これら複数の分割溝６に対して垂直に複数の分割溝６を形成する。

分割溝６が形成された積層体は、焼成炉を用いて、空気中で９００℃、２０分の保持条件で焼成される。尚、導体ペーストがＮｉ、Ｃｕの場合は還元または中性雰囲気で焼成する。

かくして、未焼成状態の積層体は、複数の基板領域４とこれら基板領域４を囲繞する枠状の捨代領域とに区画された複数個取り用母基板１０となり、捨代領域５の標識パターン２を基準としてそれぞれの基板領域４上にチップ部品を搭載した後、この分割溝６を基準にして、隣接し合う基板領域を抗折する応力を加えることにより、それぞれの基板領域４に分割処理することによって、半導体部品や複合電子部品等の回路基板として用いられることとなる。

尚、分割溝６は、その一部が捨代領域５に形成されても構わないものであり、また、分割溝６が、捨代領域５を横断して複数個取り用母基板１０の側面にまで延出するように形成されていても構わない。

このように、本実施形態の複数個取り用母基板１０によれば、誘電体パターン３が上記誘電体層と同質の誘電体材料から成ることから、基板領域４上にチップ部品を搭載する際にリフロー等によって熱履歴が加わっても、誘電体パターン３と上記誘電体層との間に熱膨張係数の差異による剥がれ等の発生を少なくすることが可能となる。

また、誘電体パターン３が複数個の基板領域４を囲繞するように形成されていることから、複数の基板領域４に対して同時に且つ正確にチップ部品を搭載できる。

更に本実施形態の複数個取り用母基板１０によれば、誘電体パターン３の被着面積が捨代領域５の全面積に対して２０％〜８０％に設定されていることから、複数個取り用母基板１０を制作する場合において、複数のグリーンシートを積層する際、熱圧着によるプレス圧が効果的に分散されるので、捨代領域５にクラック等が発生するのを有効に防止することができる。

尚、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

例えば、上述した実施形態では、捨代領域に被着・形成される誘電体パターンをストライプ状にしているが、これに変えて、図４に示すように、渦巻き状もしくは蛇行状をなして形成された誘電体パターン４３としても良く、また、図５に示すように、捨代領域の内周側から外周側に向かって放射状に形成された誘電体パターン５３としても良い。このような形状によっても、本実施形態と同様に、複数個取り用母基板の主面の平坦性を高めることが可能であり、チップ部品の搭載性が高められる。

また、上述した実施形態においては、誘電体パターンを島状に形成するようにしたが、これに代えて、誘電体パターンを捨代領域全体に形成して、その一部が抜き窓となるようにしてもよい。そして、この抜き窓の形状を、上述したようにストライプ状、渦巻き状、蛇行状及び捨代領域の内周側から外周側に向かう放射状にすれば、本実施形態と同様の効果が得られる。

更に、上述した実施形態では、分割処理を行うために、複数個取り用母基板の主面に分割溝を形成しているが、例えば、ダイシングカットによって、分割処理を行うのであれば、分割溝を形成しなくても良い。また、分割溝を形成しつつダイシングカットを行うようにしても構わない。

また更に、上述した実施形態においては、標識パターンと誘電体パターンとが重ならないように捨代領域内の別領域にそれぞれ形成するようにしたが、これに代えて、標識パターンと誘電体パターンとを重ねて形成すること、即ち、捨代領域上に予め被着させておいた標識パターン上に誘電体パターンを形成するようにしたり、或いは、捨代領域上に予め被着させておいた誘電体パターン上に標識パターンを形成するようにしても構わない。

更にまた、上述した実施形態において、複数個取り用母基板の四隅部に誘電体パターンを形成しても良いことは言うまでもない。

本発明の一実施形態に係る複数個取り用母基板の外観斜視図である。図１の複数個取り用母基板を上方から見た平面図である。図１の複数個取り用母基板のＡ−Ａ’断面図である。本発明の他の実施形態に係る複数個取り用母基板を上方から見た平面図である。本発明の他の実施形態に係る複数個取り用母基板を上方から見た平面図である。

符号の説明

２・・・標識パターン
３、４３、５３・・・誘電体パターン
４・・・基板領域
５・・・捨代領域
６・・・分割溝
１０・・・複数個取り用母基板

Claims

複数個の誘電体層を積層して成り、導体パターンを有した複数個の基板領域とこれら基板領域を囲繞する枠状の捨代領域とに区画された複数個取り用母基板であって、
前記捨代領域の主面に、標識パターンと、該標識パターンとは異なる色調を呈する反り防止用の誘電体パターンとが被着・形成されていることを特徴とする複数個取り用母基板。
前記標識パターンが前記導体パターンと同質の導体材料から成ることを特徴とする請求項１に記載の複数個取り用母基板。
前記誘電体パターンが前記誘電体層と同質の誘電体材料から成ることを特徴とする請求項１に記載の複数個取り用母基板。
前記誘電体パターンが複数個の基板領域を囲繞するように形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の複数個取り用母基板。
前記誘電体パターンの被着面積が前記捨代領域の全面積に対して２０％〜８０％に設定されていることを特徴とする請求項１に記載の複数個取り用母基板。
前記誘電体パターンが前記捨代領域の外周に沿ってストライプ状に配されていることを特徴とする請求項４または請求項５に記載の複数個取り用母基板。
前記ストライプ状の誘電体パターンが捨代領域の外周に沿って断続的に形成されていることを特徴とする請求項６に記載の複数個取り用母基板。
前記誘電体パターンが、渦巻き状もしくは蛇行状をなして形成されていることを特徴とする請求項４または請求項５に記載の複数個取り用母基板。
前記誘電体パターンが、前記捨代領域の内周側から外周側に向かって放射状に形成されていることを特徴とする請求項４または請求項５に記載の複数個取り用母基板。