JP7394880B2 - 熱インジケータを備えた基板を含む電子部品 - Google Patents

熱インジケータを備えた基板を含む電子部品 Download PDF

Info

Publication number
JP7394880B2
JP7394880B2 JP2021571424A JP2021571424A JP7394880B2 JP 7394880 B2 JP7394880 B2 JP 7394880B2 JP 2021571424 A JP2021571424 A JP 2021571424A JP 2021571424 A JP2021571424 A JP 2021571424A JP 7394880 B2 JP7394880 B2 JP 7394880B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
thermal
die
die attach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021571424A
Other languages
English (en)
Other versions
JP2022535791A (ja
Inventor
ペン・チェン
ホウデ・ジョウ
チャオ・グ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022535791A publication Critical patent/JP2022535791A/ja
Application granted granted Critical
Publication of JP7394880B2 publication Critical patent/JP7394880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K11/00—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00
    • G01K11/12—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using changes in colour, translucency or reflectance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/02—Thermometers giving results other than momentary value of temperature giving means values; giving integrated values
    • G01K3/04—Thermometers giving results other than momentary value of temperature giving means values; giving integrated values in respect of time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本開示は全般的に半導体技術の分野に関する。より詳細には、本開示は、基板の累積熱暴露を監視するために、基板の外周に沿って配設されている熱インジケータを有する基板を含む電子部品に関する。
当該技術において知られている通り、パッケージ基板が、半導体パッケージの製造において重要な構成要素である。該パッケージ基板は、取り付けられているチップまたはダイのキャリアとしての機能を果たし、チップとシステムボードとの間に電気信号の接続をもたらす。さらに、パッケージ基板はまた、動作中、該チップへの放熱を実現する。
通常、パッケージ基板が、ビスマレイミドトリアジン（ＢＴ： ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ）またはポリイミド樹脂などの強化ポリマーラミネート材を含み得る。パッケージ基板は平面ダイアタッチ面を含み得る。製造工程のダイアタッチステップの間、集積回路（ＩＣ）ダイが、接着層を使用して、ダイアタッチ面に接着結合される。パッケージ基板の前面に、金めっきフィンガーが設けられている。これらの金めっきフィンガーは、ダイと基板との間に電気信号接続をもたらすのに使用される。パッケージ基板の裏面に、銅めっきはんだボールパッドが設けられており、はんだボールとの良好な接続を形成する。確かな信号接続を確実にするために、前面のフィンガーおよび裏面のボールパッドは、パッケージング工程中に良好な状態にある必要がある。
ボールパッド上の銅がパッケージング工程中に酸化されないことを確実にするために、通常、有機性はんだ付け性防腐剤（ＯＳＰ： ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ）層がボールパッドの表面上に塗布され、それによりボールパッドの表面銅層の絶縁がもたらされる。ダイアタッチ（ＤＡ： ｄｉｅ ａｔｔａｃｈ）工程中、パッケージ基板は加熱される必要があり、ＩＣダイを結合するのに使用されるダイアタッチフィルム（ＤＡＦ： ｄｉｅ ａｔｔａｃｈ ｆｉｌｍ）は、多段加熱工程において硬化されて、ダイの基板への確かな結合およびダイ間の良好な接着を確実にする必要がある。図６は、基板６００上に互いに積み重ねられかつＤＡＦフィルム６１０と結合されている複数のダイ６０１を含む、例示的積層ダイパッケージ６を示す。しかし、該ＤＡＦフィルム６１０は、１５０℃－６時間または１７５℃－３時間などの限られた熱履歴を有する。限度または閾値を超過することが不十分な結合をもたらし、信頼性欠陥を生じさせる。
パッケージ基板は、ＤＡステップ、ワイヤボンディングステップ、および成形ステップにおいて加熱され、加熱がＯＳＰ層を蒸発させる可能性がある。（機械故障、材料異常、操作上の過失（ｏｐｅｒａｔｉｏｎａｌ ｎｅｇｌｉｇｅｎｃｅ）等の）異常な状況において、基板は経時的に過熱され、結果的に基板の変色、ＯＳＰの完全揮発、結合フィンガーの酸化変色、およびＤＡＦ過加硫をもたらし、それにより一連の確実性および品質の問題を引き起こす。現在、熱履歴制御は、様々なインジケータにより、様々な場所において、製造ライン統計的プロセス管理（ＳＰＣ： ｓｔａｔｉｓｔｉｃａｌ ｐｒｏｃｅｓｓ ｃｏｎｔｒｏｌ）システムに依存している。関連する多数の人的要因のせいで、直感的インジケータがなく、判断を誤り易い。
本開示の１つの目的が、ダイアタッチフィルム（ＤＡＦ）品質問題またはＯＳＰ蒸発を含み得る過剰な熱履歴を基板が経ているかどうかを製造ラインオペレータが直せつ判断することができるように、基板の累積熱暴露を監視するために、基板の外周に沿って配設されている熱インジケータを有する基板を含む、改善された電子部品を提供することである。
本開示の一態様によれば、電子部品は、基板の前面にダイアタッチ領域および外周領域を含む基板を含み、少なくとも１つの熱インジケータが、基板の累積熱暴露を監視するために、外周領域内に配設されている。
いくつかの実施形態によれば、基板にはパッケージ基板、配線板、またはプリント回路基板が含まれる。
いくつかの実施形態によれば、基板は強化ポリマーラミネートまたはポリイミド樹脂を含む。
いくつかの実施形態によれば、ダイアタッチ領域は配列状のサブ領域をさらに含む。
いくつかの実施形態によれば、集積回路（ＩＣ）ダイは、ダイアタッチフィルムを使用して、サブ領域の各々の中に接着結合される。
いくつかの実施形態によれば、金めっきフィンガーは、サブ領域の各々において、ＩＣダイの縁部に沿って設けられている。
いくつかの実施形態によれば、銅めっきはんだボールパッドが基板の裏面に設けられている。
いくつかの実施形態によれば、有機性はんだ付け性防腐剤（ＯＳＰ）層が銅めっきはんだボールパッドの各々の表面上に配設されている。
いくつかの実施形態によれば、ＯＳＰ層の状態の減退またはダイアタッチフィルムの劣化と相関する所定の熱履歴限度に達すると、熱インジケータが信号を送る。
いくつかの実施形態によれば、基板は、位置決め目的のために複数のピンホールをさらに含み、複数のピンホールは外周領域内に配設されている。
いくつかの実施形態によれば、熱インジケータは、外周領域内に、基板の前面内へ窪みが作られている溝部内に配設されている。
いくつかの実施形態によれば、熱インジケータは基材と感熱剤とを含む。
いくつかの実施形態によれば、基材は溝部の内面に固定されており、経時的に熱サイクル中に除去されない。
いくつかの実施形態によれば、基材は多孔質構造を有する。
いくつかの実施形態によれば、感熱剤は溝部内の基材により支持され、結合機構で基材に接合される。
いくつかの実施形態によれば、感熱剤はジアセチレン化合物と溶媒とを含む。
いくつかの実施形態によれば、感熱剤は染料断片、顔料、または着色剤をさらに含む。
いくつかの実施形態によれば、感熱剤は、イミダゾール、ベンズイミダゾール、およびそれらの誘導体などのアゾール化合物を含む。
いくつかの実施形態によれば、感熱剤は結合剤をさらに含む。
いくつかの実施形態によれば、感熱剤は、ＯＳＰ層の蒸発温度におおよそ等しい蒸発温度を有する。
本発明のこれらのかつ他の目的は、様々な図および図面に示されている好適な実施形態の下記の詳細な説明を読むと、疑いもなく当業者に明らかになるであろう。
本明細書に組み込まれておりかつその一部を成す添付図面は、説明と共に、本開示の実施形態を示し、本開示の原理を説明し、かつ当業者が本開示を実施し、使用することを可能にするのにさらに役立つ。
本開示の一実施形態による、その外周に沿って配設されている熱インジケータを有する例示的基板を示す概略図である。 本開示の別の実施形態による、その外周に沿って配設されている複数の熱インジケータを有する例示的基板を示す概略図である。 本開示の実施形態による、図１の熱インジケータの例示的構造を示す概略横断面図である。 本開示の実施形態による、図１の熱インジケータの例示的構造を示す概略横断面図である。 本開示の実施形態による、図１の熱インジケータの例示的構造を示す概略横断面図である。 ＤＡＦフィルムと結合されている複数のダイを備えた、例示的積層ダイパッケージの図である。
本開示の実施形態が添付図面を参照して説明される。
ここで、本開示を理解し、実施しかつ技術的効果を実現するために、添付図面に示されている、本発明の例示的実施形態を詳細に参照する。下記の説明は単に例として行われており、本開示を限定するためではないことが理解され得る。本開示の様々な実施形態および互いに矛盾しない該実施形態の様々な特徴が様々な方法で組み合わされ、置き換えられることが可能である。本開示の精神および範囲から逸脱することなく、本開示に対する修正、同等物、または改善が当業者に理解可能であり、本開示の範囲内に包含されることが意図されている。
明細書における「一実施形態」、「実施形態」、「例示的実施形態」、「いくつかの実施形態」等への言及が、記載されている実施形態が特定の特徴、構造、または特性を含み得るが、全実施形態が特定の特徴、構造、または特性を必ずしも含むとは限らない可能性があることを示すことに留意すべきである。さらに、そのような表現は必ずしも同一の実施形態に言及しているとは限らない。
さらに、特定の特徴、構造、または特性がある実施形態と関連して記載されている場合、それは当業者の知識の範囲内にあると考えられ、明示的に記載されているか否かに関わらず、他の実施形態と関連するそのような特徴、構造、または特性に影響を及ぼす。
一般に、専門用語が、文脈の中での使用から少なくとも部分的に理解され得る。例えば、本明細書に用いられている「１つまたは複数の」という用語は、文脈に少なくとも部分的に応じて、単数の意味で任意の特徴、構造、もしくは特性を説明するのに用いられてもよく、または複数の意味で特徴、構造、もしくは特性の組合せを説明するのに用いられ得る。同様に、「ａ」、「ａｎ」、または「ｔｈｅ」などの用語が、やはり、文脈に少なくとも部分的に応じて、単数使用を伝えるかまたは複数使用を伝えると理解され得る。
本開示における「ｏｎ」、「ａｂｏｖｅ」、および「ｏｖｅｒ」の意味は、「ｏｎ」は何かの「直接上に」ばかりでなく、それらの間の媒介特徴または層を伴う何かの「上に」の意味も含むように、「ａｂｏｖｅ」または「ｏｖｅｒ」は「上方に」または「覆って」を意味するばかりでなく、それが、それらの間の媒介特徴または層を伴わない何かの「上に」または「覆って」（すなわち何かの直接上に）の意味も含み得るように、最も広く解釈されるべきであることが、容易に理解されるはずである。
さらに、「ｂｅｎｅａｔｈ」、「ｂｅｌｏｗ」、「ｌｏｗｅｒ」、「ａｂｏｖｅ」、「ｕｐｐｅｒ」等の空間的に相対的な用語が、図に示されている１つの要素または特徴の別の要素または特徴に対する関係を説明し易くするために、本明細書において用いられ得る。該空間的に相対的な用語は、図に示されている配向に加えて、使用中のまたは動作中のデバイスの様々な配向を包含することが意図されている。装置は、別の方法で配向され（９０℃または他の配向で回転させられ）てもよく、本明細書において用いられている空間的に相対的な記述子は同様に相応に解釈され得る。「垂直（ｖｅｒｔｉｃａｌ）」という用語は、半導体基板の表面に対して垂直な方向を指し、「水平（ｈｏｒｉｚｏｎｔａｌ）」という用語は、該半導体基板の表面に平行な任意の方向を指す。
たくさんの問題が高密度マイクロ電子パッケージの性能に影響を及ぼす。これらの多くがダイアタッチ技術に関連する。前述されている通り、パッケージ基板はダイアタッチ（ＤＡ）ステップ、ワイヤボンディングステップ、および成形ステップにおいて加熱され、加熱が基板の裏面の有機性はんだ付け性防腐剤（ＯＳＰ）層を蒸発させる。（機械故障、材料異常、操作上の過失等の）異常な状況において、基板は経時的に過熱され、結果的に基板の変色、ＯＳＰの完全揮発、結合フィンガーの酸化変色、およびＤＡＦ過加硫をもたらし、それにより一連の確実性および品質の問題を引き起こす可能性がある。
本開示はこの問題に対処する。本開示は、基板が過熱されているかどうかを製造ライン職員またはオペレータが直感的に判断することができるように、熱インジケータを備えたパッケージ基板または配線板などの基板を提供する。
図１は、本開示の一実施形態による、その外周に沿って配設されている熱インジケータを有する例示的基板を示す概略図である。図１に示されている通り、基板１はパッケージ基板、配線板、またはプリント回路基板であり得る。一実施形態によれば、例えば、基板１はパネルスケール内のパッケージ基板であってもよく、ビスマレイミドトリアジン（ＢＴ）またはポリイミド樹脂などの強化ポリマーラミネート１００を含み得る。基板１はその前面上に平面ダイアタッチ領域１０を含んでいてもよく、それは点線により示されている。
ダイアタッチ領域１０は配列状のサブ領域１０１をさらに含み得る。例示目的のために、サブ領域１０１の各々の概略拡大上面図が図１の左側円形領域内に示されている。製造工程のダイアタッチステップの間、集積回路（ＩＣ）ダイＡが、接着層またはダイアタッチフィルム（図示せず）を使用して、各サブ領域１０１内のダイアタッチ領域１０上へ接着結合される。金めっきフィンガー（または「フィンガー」）１１０が各サブ領域１０１内のＩＣダイＡの縁部に沿って設けられている。これらのフィンガー１１０は、ＩＣダイＡと基板１との間に電気信号接続をもたらすのに使用される。
基板１の裏面に、銅めっきはんだボールパッドが設けられて、はんだボールとの良好な接続を形成する。例示目的のために、ボールパッド１２０の反転拡大断面図が、図１の右側円形領域内に示されている。ボールパッド１２０は銅パッドであってもよく、ボールパッド１２０の外周領域ははんだレジスト１３０により覆われている。ボールパッド１２０上の銅がパッケージング工程中に酸化されないことを確実にするために、通常、ＯＳＰ層１４０がボールパッド１２０の露出表面上に塗布され、それによりボールパッド１２０の表面銅層の絶縁がもたらされる。確かな信号接続を確実にするために、基板１の前面のフィンガー１１０および基板１の裏面のボールパッド１２０は、パッケージング工程中、良好な状態にある必要がある。
一実施形態によれば、ＯＳＰ層１４０は、被覆パッドの優れた表面共平面性に因る、低コストのＳＭＴ－適合性非金属表面仕上げであると考えられる。一実施形態によれば、ＯＳＰ層１４０は、イミダゾール、ベンズイミダゾール、およびそれらの誘導体などのアゾール化合物に主に基づいている。一般に、ＯＳＰコーティング厚が８０～５００ｎｍであり得る。より薄いコーティングが、銅表面の酸化に対する防護性を低下させる傾向があり、一方、より厚い被覆が、はんだぬれ性の劣化をもたらす傾向がある。
一実施形態によれば、例えば、基板１は、位置決め目的のために複数のピンホール２０１をさらに含み、複数のピンホール２０１は基板１の外周領域２０内に配設されている。一実施形態によれば、少なくとも１つの熱インジケータ２００が基板１の外周領域２０内に配設されている。該熱インジケータ２００はストライプ成形され（ｉｓ ｓｔｒｉｐｅ ｓｈａｐｅｄ）ていてもよいが、それに限定されない。当然のことながら、熱インジケータ２００は基板１の前面または裏面のどちらかに配設され得る。いくつかの実施形態では、熱インジケータ２００は基板１の裏面に配設されており、カメラが使用されて、熱インジケータ２００の信号を監視してもよい。
いくつかの実施形態では、図２に示されているように、複数のダイアタッチ領域１０ａ、１０ｂ、および１０ｃに対応して、基板１の外周領域２０内に配設されている複数の熱インジケータ２００ａ、２００ｂ、および２００ｃが存在し得る。図２は、本開示の別の実施形態による、その外周に沿って配設されている複数の熱インジケータを有する例示的基板を示す概略図である。当然のことながら、熱インジケータ２００、２００ａ、２００ｂ、および２００ｃの数、形状、ならびに寸法は例示目的のために過ぎない。一実施形態によれば、熱インジケータ２００、２００ａ、２００ｂ、および２００ｃは基板１の累積熱暴露を監視するのに使用されてもよく、変色、例えばジアセチレン化合物等の感熱剤により引き起こされ得るインジケータ領域の暗色化、などの信号を供給してもよい。
ＳＯＰ層１４０の状態の減退またはダイアタッチフィルムの接着の劣化と相関する所定の熱履歴限度に達すると、熱インジケータ２００、２００ａ、２００ｂ、および２００ｃが信号を送る。例えば、熱インジケータ２００、２００ａ、２００ｂ、および２００ｃの変色は目視検証されることが可能であり、製造ラインの動作は、技術グループおよび品質グループからの処理のために停止され得る。
図３から図５までが、本開示のいくつかの実施形態による、図１の熱インジケータ２００の例示的構造を示す概略横断面図である。図３に示されている通り、熱インジケータ２００は、外周領域２０内で基板１の前面内へ窪みが作られている溝部（または窪み）２１０内に形成され得る。例えば、溝部２１０の深さは、使用される化学物質の量に応じて、数マイクロメートルから数ミリメートルまでの間に及び得る。本開示の一実施形態によれば、熱インジケータ２００は、２つの主要部分：基（またはマトリクス）材２２０および感熱剤２３０、を含み得る。本開示の一実施形態によれば、例えば、基材２２０は感熱剤２３０で浸されている可能性がある。いくつかの実施形態では、熱インジケータ２００は添加剤および／または溶媒をさらに含み得る。
例えば、いくつかの実施形態では、基材２２０は溝部２１０の内面に固定されていてもよく、経時的に熱サイクル中に除去されない。例えば、基材２２０は多孔質構造を有し得るが、それに限定されない。感熱剤２３０は溝部２１０内で基材２２０により支持されてもよく、限定されないが水素結合または分子間力などの適切な結合機構で基材２２０に接合され得る。一実施形態によれば、例えば、感熱剤２３０はジアセチレン化合物と溶媒とを含み得る。一実施形態によれば、例えば、感熱剤２３０は染料断片、顔料、または着色剤をさらに含み得る。いくつかの実施形態によれば、例えば、感熱剤２３０は、イミダゾール、ベンズイミダゾール、およびそれらの誘導体などのアゾール化合物を含み得る。いくつかの実施形態によれば、例えば、感熱剤２３０は結合剤をさらに含み得る。
図４に示されている通り、それは、パッケージング工程中に累積熱暴露を経た後、感熱剤２３０のいくらかが蒸発するにつれて、熱インジケータがその色（または不透明な外観）を徐々に変えることを示す。本開示の一実施形態によれば、感熱剤２３０が、ＯＳＰ層１４０の蒸発温度におおよそ等しい蒸発温度を有することが好ましい。
図５に示されている通り、ＳＯＰ層１４０の状態の減退またはダイアタッチフィルムの接着の劣化と相関する所定の熱履歴限度（例えば、１５０℃－６時間または１７５℃－３時間）に達すると、感熱剤２３０は完全に蒸発し、溝部２１０から漏れ出て、それにより溝部２１０内に基材２２０のみを残す。蒸発した感熱剤２３０および溶媒は、基板およびダイへの汚染を防止するために、排気配管システムを通して排出され得る。
感熱剤２３０が完全に蒸発した後、基材２２０の色および高コントラストを有する信号が観察され得る間など、熱インジケータ２００は元の色を示す。パッケージング工程中に熱サイクルを経る時に変色を示す他の材料が使用され得ると理解される。例えば、ジアセチレン化合物は重合して、変色または別の光学的に可読の指示をもたらす。熱インジケータ２００の変色は目視検証されることが可能であり、製造ラインの動作は、技術グループおよび品質グループからの処理のために停止され得る。
当業者は、本発明の教示を保持しながら、デバイスおよび方法の多数の修正および変更が行われる可能性があることに、容易に気付くであろう。したがって、上記開示は、添付の特許請求の範囲の境界および限界によってのみ限定されると見なされるべきである。
１、６００ 基板
６ 例示的積層ダイパッケージ
１０、１０ａ、１０ｂ、１０ｃ 平面ダイアタッチ領域
２０ 外周領域
１００ 強化ポリマーラミネート
１０１ サブ領域
１１０ 金めっきフィンガー、フィンガー
１２０ ボールパッド
１３０ はんだレジスト
１４０ ＯＳＰ層
２００、２００ａ、２００ｂ、２００ｃ 熱インジケータ
２０１ ピンホール
２１０ 溝部、窪み
２２０ 基材、マトリクス材
２３０ 感熱剤
６０１ ダイ
６１０ ＤＡＦフィルム
Ａ 集積回路（ＩＣ）ダイ

Claims (18)

  1. 基板の前面にダイアタッチ領域および外周領域を含む前記基板と、
    前記基板の累積熱暴露を監視するために、前記外周領域内に配設されている少なくとも１つの熱インジケータと
    を含み、
    前記熱インジケータは基材と感熱剤とを含み、
    前記基材は多孔質構造を有する、電子部品。
  2. 前記基板にはパッケージ基板、配線板、またはプリント回路基板が含まれる、請求項１に記載の電子部品。
  3. 前記基板は強化ポリマーラミネートまたはポリイミド樹脂を含む、請求項１に記載の電子部品。
  4. 前記ダイアタッチ領域は配列状のサブ領域をさらに含む、請求項１に記載の電子部品。
  5. 集積回路（ＩＣ）ダイが、ダイアタッチフィルムを使用して、前記サブ領域の各々の中に接着結合されている、請求項４に記載の電子部品。
  6. 金めっきフィンガーが、前記サブ領域の各々において、前記ＩＣダイの縁部に沿って設けられている、請求項５に記載の電子部品。
  7. 銅めっきはんだボールパッドが前記基板の裏面上に設けられている、請求項５に記載の電子部品。
  8. 有機性はんだ付け性防腐剤（ＯＳＰ）層が前記銅めっきはんだボールパッドの各々の表面上に配設されている、請求項７に記載の電子部品。
  9. 前記ＯＳＰ層の状態の減退または前記ダイアタッチフィルムの劣化と相関する所定の熱履歴限度に達すると、前記熱インジケータが信号を送る、請求項８に記載の電子部品。
  10. 前記基板は、位置決め目的のために複数のピンホールをさらに含み、前記複数のピンホールは前記外周領域内に配設されている、請求項１に記載の電子部品。
  11. 前記熱インジケータは、前記外周領域内に、前記基板の前記前面内へ窪みが作られている溝部内に配設されている、請求項１に記載の電子部品。
  12. 前記基材は前記溝部の内面に固定されており、経時的に熱サイクル中に除去されない、請求項１１に記載の電子部品。
  13. 前記感熱剤は前記溝部内で前記基材により支持され、結合機構で前記基材に接合される、請求項１１に記載の電子部品。
  14. 前記感熱剤はジアセチレン化合物と溶媒とを含む、請求項１に記載の電子部品。
  15. 前記感熱剤は染料断片、顔料、または着色剤をさらに含む、請求項１４に記載の電子部品。
  16. 前記感熱剤は、イミダゾール、ベンズイミダゾール、およびそれらの誘導体などのアゾール化合物を含む、請求項１に記載の電子部品。
  17. 前記感熱剤は結合剤をさらに含む、請求項１に記載の電子部品。
  18. 前記感熱剤は、前記ＯＳＰ層の蒸発温度におおよそ等しい蒸発温度を有する、請求項９に記載の電子部品。
JP2021571424A 2019-09-12 2019-09-12 熱インジケータを備えた基板を含む電子部品 Active JP7394880B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/105769 WO2021046818A1 (en) 2019-09-12 2019-09-12 Electronic component comprising substrate with thermal indicator

Publications (2)

Publication Number Publication Date
JP2022535791A JP2022535791A (ja) 2022-08-10
JP7394880B2 true JP7394880B2 (ja) 2023-12-08

Family

ID=69226476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021571424A Active JP7394880B2 (ja) 2019-09-12 2019-09-12 熱インジケータを備えた基板を含む電子部品

Country Status (5)

Country Link
US (1) US11469153B2 (ja)
JP (1) JP7394880B2 (ja)
CN (1) CN110731008B (ja)
TW (1) TWI723618B (ja)
WO (1) WO2021046818A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223830A (ja) 1999-01-28 2000-08-11 Sony Corp プリント配線板
JP2003198081A (ja) 2001-12-25 2003-07-11 Hitachi Communication Technologies Ltd プリント配線板の情報表示構造
JP2005072416A (ja) 2003-08-27 2005-03-17 Kyocera Corp 複数個取り用母基板
JP2006190960A (ja) 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法
JP2009295850A (ja) 2008-06-06 2009-12-17 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2015520850A (ja) 2012-05-11 2015-07-23 テンプタイム コーポレーション デュアル機能ヒートインジケータ及び製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210858A (ja) * 1984-04-04 1985-10-23 Matsushita Electric Ind Co Ltd フラツトパツケ−ジｌｓｉ
JPH04170085A (ja) * 1990-11-02 1992-06-17 Matsushita Electric Ind Co Ltd リフロー半田付け方法及び電子部品
US7323634B2 (en) * 1998-10-14 2008-01-29 Patterning Technologies Limited Method of forming an electronic device
CN101330000B (zh) 2001-03-21 2011-06-08 株式会社东芝 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
US20040126897A1 (en) 2002-12-19 2004-07-01 3M Innovative Properties Company Colorimetric sensors constructed of diacetylene materials
US7691458B2 (en) * 2004-03-31 2010-04-06 Intel Corporation Carrier substrate with a thermochromatic coating
JP2005327855A (ja) * 2004-05-13 2005-11-24 Hitachi Cable Ltd 温度モニタ機能付き通信機器及び光送受信器
US7074627B2 (en) * 2004-06-29 2006-07-11 Freescale Semiconductor, Inc. Lead solder indicator and method
DE102009012296A1 (de) * 2009-03-11 2010-09-16 At&S Technologie & Systemtechnik Ag Verfahren zur Überwachung der Temperatur-Zeit-Belastung mindestens eines Bauteils auf einer Leiterplatte, ein entsprechender Temperatur-Zeit-Indikator und dessen Anwendung
JP5476114B2 (ja) * 2009-12-18 2014-04-23 東京エレクトロン株式会社 温度測定用装置
TWI495079B (zh) * 2012-03-06 2015-08-01 Lighten Corp 發光模組
US10409306B2 (en) 2013-05-01 2019-09-10 Applied Materials, Inc. Apparatus and methods for low temperature measurement in a wafer processing system
JP5723474B1 (ja) * 2014-09-02 2015-05-27 日油技研工業株式会社 温度管理材
US10877530B2 (en) 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
US20160207762A1 (en) * 2015-01-20 2016-07-21 Sigurd Microelectronics Corp. Sensor package structure and method
KR20180035265A (ko) * 2016-09-28 2018-04-06 삼성전자주식회사 반도체 패키지를 포함하는 반도체 모듈 및 반도체 패키지
JP6785186B2 (ja) * 2017-05-18 2020-11-18 東京エレクトロン株式会社 検査システムおよび検査システムにおける温度測定方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223830A (ja) 1999-01-28 2000-08-11 Sony Corp プリント配線板
JP2003198081A (ja) 2001-12-25 2003-07-11 Hitachi Communication Technologies Ltd プリント配線板の情報表示構造
JP2005072416A (ja) 2003-08-27 2005-03-17 Kyocera Corp 複数個取り用母基板
JP2006190960A (ja) 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法
JP2009295850A (ja) 2008-06-06 2009-12-17 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2015520850A (ja) 2012-05-11 2015-07-23 テンプタイム コーポレーション デュアル機能ヒートインジケータ及び製造方法

Also Published As

Publication number Publication date
US11469153B2 (en) 2022-10-11
JP2022535791A (ja) 2022-08-10
CN110731008A (zh) 2020-01-24
TWI723618B (zh) 2021-04-01
CN110731008B (zh) 2021-06-08
KR20210154244A (ko) 2021-12-20
WO2021046818A1 (en) 2021-03-18
TW202111297A (zh) 2021-03-16
US20210082838A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US7521122B2 (en) Laminated sheet
JP7322937B2 (ja) 電子部品装置の製造方法
CN100394599C (zh) 加工精度良好的半导体模块及其制造方法和半导体装置
KR101485660B1 (ko) 반도체 장치 제조용 접착 시트 및 반도체 장치의 제조 방법
US20100193950A1 (en) Wafer level, chip scale semiconductor device packaging compositions, and methods relating thereto
KR100633849B1 (ko) 반도체 장치 제조용 접착 시트
US10199358B2 (en) Multilayer substrate
TW201735751A (zh) 印刷佈線板之製造方法、半導體裝置之製造方法
US7700383B2 (en) Manufacturing method for semiconductor device and determination method for position of semiconductor element
JP7394880B2 (ja) 熱インジケータを備えた基板を含む電子部品
US8952514B2 (en) Semiconductor package
JP2006272886A (ja) フレキシブル金属積層体およびフレキシブルプリント基板
CN212752722U (zh) 电池保护板、移动终端
KR100635053B1 (ko) 전자부품용 접착테이프
TWI646616B (zh) 半導體用保護膜、半導體裝置以及複合片
TWI419628B (zh) 印刷電路板
KR102663130B1 (ko) 열 표시자를 갖는 기판을 포함하는 전자 구성요소
JPH05291319A (ja) 樹脂封止型半導体装置
TWI633141B (zh) 樹脂片
JP2783117B2 (ja) Ｔａｂ用接着剤付きテープ
JP2867056B2 (ja) 半導体パッケージ用接着テープ
CN112864022B (zh) 封装结构的制作方法及封装结构
KR102313245B1 (ko) 반도체 패키지용 마스킹 테이프
KR100776313B1 (ko) 반도체장치 제조용 접착시트, 반도체장치, 및 그 제조방법
KR20240054557A (ko) 회로기판 스트립 및 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R150 Certificate of patent or registration of utility model

Ref document number: 7394880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150