KR102663130B1 - 열 표시자를 갖는 기판을 포함하는 전자 구성요소 - Google Patents

열 표시자를 갖는 기판을 포함하는 전자 구성요소 Download PDF

Info

Publication number
KR102663130B1
KR102663130B1 KR1020217038177A KR20217038177A KR102663130B1 KR 102663130 B1 KR102663130 B1 KR 102663130B1 KR 1020217038177 A KR1020217038177 A KR 1020217038177A KR 20217038177 A KR20217038177 A KR 20217038177A KR 102663130 B1 KR102663130 B1 KR 102663130B1
Authority
KR
South Korea
Prior art keywords
substrate
clause
electronic component
thermal
heat
Prior art date
Application number
KR1020217038177A
Other languages
English (en)
Other versions
KR20210154244A (ko
Inventor
펑 천
허우더 저우
차오 구
Original Assignee
양쯔 메모리 테크놀로지스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양쯔 메모리 테크놀로지스 씨오., 엘티디. filed Critical 양쯔 메모리 테크놀로지스 씨오., 엘티디.
Publication of KR20210154244A publication Critical patent/KR20210154244A/ko
Application granted granted Critical
Publication of KR102663130B1 publication Critical patent/KR102663130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K11/00—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00
    • G01K11/12—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using changes in colour, translucency or reflectance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/02—Thermometers giving results other than momentary value of temperature giving means values; giving integrated values
    • G01K3/04—Thermometers giving results other than momentary value of temperature giving means values; giving integrated values in respect of time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

전자 구성요소는, 기판 ― 기판은, 기판의 전방 측 상에 다이 부착 영역 및 둘레 영역을 포함함 ―; 및 기판의 누적 열 노출을 모니터링하기 위해 둘레 영역 내에 배치되는 적어도 하나의 열 표시자를 포함한다. 열 표시자는, OSP 층의 상태의 저하 또는 다이 부착 막들의 접착력의 열화와 상관되는 미리 결정된 열 비용 한계에 도달할 때 신호를 보낸다.

Description

열 표시자를 갖는 기판을 포함하는 전자 구성요소
본 개시내용은 일반적으로 반도체 기술의 분야에 관한 것이다. 더 상세하게는, 본 개시내용은, 기판의 누적 열 노출을 모니터링하기 위해 기판의 둘레를 따라 배치된 열 표시자를 갖는 기판을 포함하는 전자 구성요소에 관한 것이다.
관련 기술분야에 알려져 있는 바와 같이, 패키지 기판은 반도체 패키지들의 생산에서 중요한 구성요소이다. 패키지 기판은 패키지 기판 상에 장착된 칩 또는 다이의 캐리어의 역할을 하고, 칩들과 시스템 보드 사이의 전기 신호들의 연결을 제공한다. 또한, 패키지 기판은 동작 동안 칩에 열 소산을 또한 제공한다.
전형적으로, 패키지 기판은, 보강 중합체 라미네이트 물질, 이를테면 비스말레이미드 트리아진(BT), 또는 폴리이미드 수지를 포함할 수 있다. 패키지 기판은 평면형 다이 부착 표면을 포함할 수 있다. 제조 프로세스의 다이 부착 단계 동안, 집적 회로(IC) 다이들은 접착 층을 사용하여 다이 부착 표면에 접착식으로 접합된다. 패키지 기판의 전방 측 상에는, 금 도금된 핑거들이 제공된다. 이러한 금 도금된 핑거들은 다이와 기판 사이에 전기 신호 연결을 제공하는 데 사용된다. 패키지 기판의 후방 측 상에는, 구리 도금된 납땜 볼 패드들이 제공되어 납땜 볼들과의 양호한 연결을 형성한다. 신뢰가능한 신호 연결을 보장하기 위해, 전방 측 상의 핑거들 및 후방 측 상의 볼 패드들은 패키징 프로세스 동안 양호한 조건에 있을 필요가 있다.
볼 패드 상의 구리가 패키징 프로세스 동안 산화되지 않는 것을 보장하기 위해, 전형적으로, 유기 납땜성 보존제(OSP; organic solderability preservative)의 층이 볼 패드의 표면 상에 도포되며, 이는, 볼 패드의 표면 구리 층에 대한 격리를 제공한다. 다이 부착(DA) 프로세스 동안, 패키지 기판은 가열될 필요가 있고, IC 다이를 접합하는 데 사용되는 다이 부착 막(DAF)은 기판에 대한 다이의 신뢰가능한 접합 및 다이들 사이의 양호한 접착을 보장하기 위해 다중-스테이지 가열 프로세스에서 경화될 필요가 있다. 도 6은, 기판(600) 상에 서로 적층되고 DAF 막들(610)로 함께 접합되는 다수의 다이들(601)을 포함하는 예시적인 적층형 다이 패키지(6)를 도시한다. 그러나, DAF 막(610)은 150 ℃ - 6 시간 또는 175 ℃ - 3 시간과 같은 제한된 열 비용(thermal budget)을 갖는다. 한계 또는 임계치를 초과하는 것은 불량한 접합을 초래하고 신뢰성 결함들을 야기할 것이다.
패키지 기판은, DA 단계, 와이어-접합 단계, 및 몰딩 단계에서 가열되며, 가열은 OSP 층이 휘발되는 것을 야기할 수 있다. 비정상적인 상황(예컨대, 기계 고장, 물질 이상들, 동작 과실 등)에서, 기판은, 시간 경과에 따라 과열되어, 기판의 색 변화, OSP의 완전한 휘발, 접합 핑거의 산화성 변색, 및 DAF 과다 경화를 초래할 것이며, 이들은, 일련의 신뢰성 및 품질 문제들로 이어질 수 있다. 현재, 열 비용 제어는, 상이한 표시자들에 의한 상이한 스테이션들에서의 생산 라인 통계적 프로세스 제어(SPC) 시스템에 의존한다. 수반되는 많은 인적 요인들 때문에, 그리고 직관적인 표시자들이 없기 때문에, 잘못 판단하기가 쉽다.
본 개시내용의 하나의 목적은, 기판이 다이 부착 막(DAF) 품질 문제 또는 OSP 증발을 유발할 수 있는 과도한 열 비용을 경험하는지 여부를 생산 라인 작업자가 직접 판단할 수 있도록, 기판의 누적 열 노출을 모니터링하기 위해 기판의 둘레를 따라 배치된 열 표시자를 갖는 기판을 포함하는 개선된 전자 구성요소를 제공하는 것이다.
본 개시내용의 일 양상에 따르면, 전자 구성요소는, 기판 ― 기판은, 기판의 전방 측 상에 다이 부착 영역 및 둘레 영역을 포함함 ―; 및 기판의 누적 열 노출을 모니터링하기 위해 둘레 영역 내에 배치되는 적어도 하나의 열 표시자를 포함한다.
일부 실시예들에 따르면, 기판은, 패키지 기판, 배선 보드, 또는 인쇄 회로 보드를 포함한다.
일부 실시예들에 따르면, 기판은, 보강 중합체 라미네이트 또는 폴리이미드 수지를 포함한다.
일부 실시예들에 따르면, 다이 부착 영역은 서브-영역들의 어레이를 더 포함한다.
일부 실시예들에 따르면, 집적 회로(IC) 다이는, 다이 부착 막을 사용하여 서브-영역들 각각에서 접착식으로 접합된다.
일부 실시예들에 따르면, 서브-영역들 각각에서 IC 다이의 가장자리들을 따라 금 도금된 핑거들이 제공된다.
일부 실시예들에 따르면, 기판의 후방 측 상에 구리 도금된 납땜 볼 패드들이 제공된다.
일부 실시예들에 따르면, 구리 도금된 납땜 볼 패드들 각각의 표면 상에 유기 납땜성 보존제(OSP) 층이 배치된다.
일부 실시예들에 따르면, 열 표시자는, OSP 층의 상태의 저하 또는 다이 부착 막의 열화와 상관되는 미리 결정된 열 비용 한계에 도달할 때 신호를 보낸다.
일부 실시예들에 따르면, 기판은, 둘레 영역에 배치되는, 위치결정 목적을 위한 복수의 핀 홀들을 더 포함한다.
일부 실시예들에 따르면, 열 표시자는, 둘레 영역 내에서 기판의 전방 측 내로 함몰되는 트렌치 내에 배치된다.
일부 실시예들에 따르면, 열 표시자는, 기재 물질 및 열 감지제를 포함한다.
일부 실시예들에 따르면, 기재 물질은 트렌치의 내부 표면에 고정되고, 시간 경과에 따른 열 사이클들 동안 제거되지 않는다.
일부 실시예들에 따르면, 기재 물질은 다공성 구조를 갖는다.
일부 실시예들에 따르면, 열 감지제는 트렌치 내에서 기재 물질에 의해 지지되고, 결합 메커니즘으로 기재 물질에 결합된다.
일부 실시예들에 따르면, 열 감지제는, 디아세틸렌계 화합물 및 용매를 포함한다.
일부 실시예들에 따르면, 열 감지제는, 염료 조각들, 안료들, 또는 착색제들을 더 포함한다.
일부 실시예들에 따르면, 열 감지제는, 아졸 화합물들, 이를테면, 이미다졸류, 벤즈이미다졸류, 및 그들의 유도체들을 포함한다.
일부 실시예들에 따르면, 열 감지제는 결합제를 더 포함한다.
일부 실시예들에 따르면, 열 감지제는, OSP 층의 증발 온도와 대략적으로 동일한 증발 온도를 갖는다.
본 발명의 이들 및 다른 목적들은, 다양한 도면들 및 도해들에 예시되어 있는 바람직한 실시예에 대한 다음의 상세한 설명을 읽은 후에, 관련 기술분야의 통상의 기술자들에게 의심의 여지 없이 명백해질 것이다.
본원에 포함되고 본 명세서의 일부를 형성하는 첨부된 도면들은 본 개시내용의 실시예들을 예시하고, 추가로, 설명과 함께, 본 개시내용의 원리들을 설명하고 관련 기술분야의 통상의 기술자가 본 개시내용을 실시하고 사용하는 것을 가능하게 하는 역할을 한다.
도 1은 본 개시내용의 일 실시예에 따른, 기판의 둘레를 따라 배치된 열 표시자를 갖는 예시적인 기판을 도시하는 개략도이다.
도 2는 본 개시내용의 다른 실시예에 따른, 기판의 둘레를 따라 배치되는 다수의 열 표시자들을 갖는 예시적인 기판을 도시하는 개략도이다.
도 3 내지 도 5는 본 개시내용의 일부 실시예들에 따른, 도 1의 열 표시자의 예시적인 구조를 도시하는 개략적인 단면도들이다.
도 6은 DAF 막들과 함께 접합된 다수의 다이들을 갖는 예시적인 적층형 다이 패키지를 도시한다.
첨부된 도면들을 참조하여 본 개시내용의 실시예들이 설명될 것이다.
이제, 본 개시내용을 이해하고 구현하고, 기술적 효과를 실현하기 위해, 첨부된 도면들에 예시되는 본 발명의 예시적인 실시예들에 대한 참조가 상세히 이루어질 것이다. 다음의 설명은, 본 개시내용을 제한하는 것이 아니라 단지 예로서 이루어졌다는 것이 이해될 수 있다. 본 개시내용의 다양한 실시예들 및 서로 상충되지 않는 실시예들의 다양한 특징들은 다양한 방식들로 조합되고 재배열될 수 있다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서, 본 개시 내용에 대한 수정들, 등가물들, 또는 개선들이 관련 기술분야의 통상의 기술자들에게 이해가능하며, 본 개시내용의 범위 내에 포함되도록 의도된다.
본 명세서에서 "일 실시예", "실시예", "예시적인 실시예", "일부 실시예들" 등에 대한 참조들은, 설명된 실시예가 특정 특징, 구조, 또는 특성을 포함할 수 있지만, 모든 각각의 실시예가 반드시 특정 특징, 구조, 또는 특성을 포함하는 것은 아닐 수 있다는 것을 나타낸다는 것이 유의된다. 더욱이, 그러한 문구들이 반드시 동일한 실시예를 지칭하는 것은 아니다.
추가로, 특정 특징, 구조, 또는 특성이 실시예와 관련하여 설명될 때, 다른 실시예들과 관련하여 그러한 특징, 구조, 또는 특성에 영향을 미치는 것은 명시적으로 설명되든지 그렇지 않든지 간에 관련 기술분야의 통상의 기술자의 지식 범위 내에 있을 것이다.
일반적으로, 용어는 적어도 부분적으로 문맥에서의 용법으로부터 이해될 수 있다. 예컨대, 본원에서 사용되는 바와 같은 "하나 이상"이라는 용어는, 적어도 부분적으로 문맥에 따라, 임의의 특징, 구조, 또는 특성을 단수 의미로 설명하기 위해 사용될 수 있거나, 특징들, 구조들, 또는 특성들의 조합들을 복수 의미로 설명하기 위해 사용될 수 있다. 유사하게, 단수형(이를테면, "a", "an", 또는 "the") 용어들은 또한 적어도 부분적으로 문맥에 따라, 단수형 용법을 전달하거나 복수형 용법을 전달하도록 이해될 수 있다.
본 개시내용에서 "상(on)" 및 "위(above 및 over)"의 의미는, "상"이 어떤 것 "상에 직접"을 의미할 뿐만 아니라 그 사이에 중간 피쳐 또는 층이 있게 어떤 것의 "상"의 의미를 포함하도록, 그리고 "위"가 어떤 것의 "위"의 의미를 의미할 뿐만 아니라 그 사이에 어떠한 중간 피쳐 또는 층도 없이 어떤 것의 "위"(즉, 어떤 것의 바로 위)라는 의미를 또한 포함할 수 있도록 가장 넓은 방식으로 해석되어야 한다는 것이 쉽게 이해되어야 한다.
추가로, "아래", "밑", "하부", "위", "상부" 등과 같은 공간적으로 상대적인 용어들은, 도면들에서 예시된 바와 같은 하나의 요소 또는 특징의 다른 요소(들) 또는 특징(들)에 대한 관계를 설명하기 위한 설명의 용이성을 위해 본원에서 사용될 수 있다. 공간적으로 상대적인 용어들은, 도면들에 도시된 배향에 부가하여, 사용 중이거나 동작 중인 디바이스의 상이한 배향들을 포괄하도록 의도된다. 장치는 다른 방식으로 배향(90 도로 회전 또는 다른 배향들)될 수 있고, 본원에서 사용된 공간적으로 상대적인 기술어들은 마찬가지로 그에 따라 해석될 수 있다. "수직"이라는 용어는 반도체 기판의 표면에 수직인 방향을 지칭하고, "수평"이라는 용어는 그 반도체 기판의 표면에 평행한 임의의 방향을 지칭한다.
다수의 문제들이 고밀도 마이크로전자 패키지의 성능에 영향을 미친다. 이들 중 많은 문제가 다이 부착 기술에 관한 것이다. 이전에 언급된 바와 같이, 패키지 기판은, 다이 부착(DA) 단계, 와이어-접합 단계, 및 몰딩 단계에서 가열되고, 가열은 기판의 후방 측 상의 유기 납땜성 보존제(OSP) 층이 휘발되는 것을 야기할 수 있다. 비정상적인 상황(예컨대, 기계 고장, 물질 이상들, 동작 과실 등)에서, 기판은, 시간 경과에 따라 과열되어, 기판의 색 변화, OSP의 완전한 휘발, 접합 핑거의 산화성 변색, 및 DAF 과다 경화를 초래할 것이며, 이들은, 일련의 신뢰성 및 품질 문제들로 이어질 수 있다.
본 개시내용은 이러한 문제를 해결한다. 본 개시내용은, 생산 라인 요원 또는 작업자가 기판이 과열되었는지 여부를 직관적으로 결정할 수 있도록 상부에 열 표시자를 갖는 기판, 이를테면, 패키지 기판 또는 배선 보드를 제공한다.
도 1은 본 개시내용의 일 실시예에 따른, 기판의 둘레를 따라 배치된 열 표시자를 갖는 예시적인 기판을 도시하는 개략도이다. 도 1에 도시된 바와 같이, 기판(1)은, 패키지 기판, 배선 보드, 또는 인쇄 회로 보드일 수 있다. 일 실시예에 따르면, 예컨대, 기판(1)은 패널 규모의 패키지 기판일 수 있고, 보강 중합체 라미네이트(100), 이를테면 비스말레이미드 트리아진(BT), 또는 폴리이미드 수지를 포함할 수 있다. 기판(1)은, 파선으로 표시되는, 자신의 전방 측 상의 평면형 다이 부착 영역(10)을 포함할 수 있다.
다이 부착 영역(10)은 서브-영역들(101)의 어레이를 더 포함할 수 있다. 예시의 목적들을 위해, 서브-영역들(101) 각각의 개략적인 확대 평면도가 도 1의 좌측 원 영역에 도시된다. 제조 프로세스의 다이 부착 단계 동안, 집적 회로(IC) 다이(A)가 접착 층 또는 다이 부착 막(도시되지 않음)을 사용하여 각각의 서브-영역(101)에서 다이 부착 영역(10) 상에 접착식으로 접합된다. 금 도금된 핑거들(또는 "핑거들")(110)이 각각의 서브-영역(101)에서 IC 다이(A)의 가장자리들을 따라 제공된다. 이러한 핑거들(110)은 IC 다이(A)와 기판(1) 사이에 전기 신호 연결을 제공하는 데 사용된다.
기판(1)의 후방 측 상에는, 구리 도금된 납땜 볼 패드들이 제공되어 납땜 볼들과의 양호한 연결을 형성한다. 예시의 목적들을 위해, 볼 패드(120)의 뒤집어진 확대 단면도가 도 1의 우측 원 영역에 도시된다. 볼 패드(120)는 구리 패드일 수 있고, 볼 패드(120)의 둘레 영역은 납땜 마스크(130)로 덮일 수 있다. 볼 패드(120) 상의 구리가 패키징 프로세스 동안 산화되지 않는 것을 보장하기 위해, 전형적으로, OSP 층(140)이 볼 패드(120)의 노출된 표면 상에 도포되며, 이는, 볼 패드(120)의 표면 구리 층에 대한 격리를 제공한다. 신뢰가능한 신호 연결을 보장하기 위해, 기판(1)의 전방 측 상의 핑거들(110) 및 기판(1)의 후방 측 상의 볼 패드들(120)은 패키징 프로세스 동안 양호한 조건에 있을 필요가 있다.
일 실시예에 따르면, OSP 층(140)은 코팅된 패드들의 우수한 표면 동일 평면성으로 인해 저비용 SMT-호환가능 비-금속성 표면 마감인 것으로 간주된다. 일 실시예에 따르면, OSP 층(140)은 주로, 아졸 화합물들, 이를테면, 이미다졸류, 벤즈이미다졸류, 및 그들의 유도체들을 기재로 한다. 일반적으로, OSP 코팅 두께는 80 - 500 nm일 수 있다. 더 얇은 코팅들은 구리 표면의 산화에 대한 보호성을 낮추는 경향이 있는 반면, 더 두꺼운 코팅들은 납땜성의 열화를 초래하는 경향이 있다.
일 실시예에 따르면, 예컨대, 기판(1)은, 기판(1)의 둘레 영역(20)에 배치되는, 위치결정 목적을 위한 복수의 핀 홀들(201)을 더 포함한다. 일 실시예에 따르면, 적어도 하나의 열 표시자(200)가 기판(1)의 둘레 영역(20) 내에 배치된다. 열 표시자(200)는 스트라이프 형상일 수 있지만, 이에 제한되지 않는다. 열 표시자(200)는 기판(1)의 전방 측 또는 후방 측 상에 배치될 수 있다는 것이 이해되어야 한다. 일부 실시예들에서, 열 표시자(200)는 기판(1)의 후방 측 상에 배치되고, 열 표시자(200)의 신호를 모니터링하기 위해 카메라가 사용될 수 있다.
일부 실시예들에서, 도 2에 도시된 바와 같이, 다수의 다이 부착 영역(10a, 10b, 및 10c)에 대응하는, 기판(1)의 둘레 영역(20) 내에 배치된 다수의 열 표시자들(200a, 200b, 및 200c)이 존재할 수 있다. 도 2는 본 개시내용의 다른 실시예에 따른, 기판의 둘레를 따라 배치되는 다수의 열 표시자들을 갖는 예시적인 기판을 도시하는 개략도이다. 열 표시자(200, 200a, 200b, 및 200c)의 수, 형상, 및 치수는 단지 예시 목적들을 위한 것임이 이해되어야 한다. 일 실시예에 따르면, 열 표시자들(200, 200a, 200b, 및 200c)은 기판(1)의 누적 열 노출을 모니터링하기 위해 사용될 수 있고, 디아세틸렌계 화합물 등과 같은 열 감지제에 의해 생성될 수 있는 표시자 영역의 색 변화, 예컨대, 어두워짐 같은 신호들을 제공할 수 있다.
열 표시자들(200, 200a, 200b, 및 200c)은, OSP 층(140)의 상태의 저하 또는 다이 부착 막들의 접착력의 열화와 상관되는 미리 결정된 열 비용 한계에 도달할 때 신호를 보낸다. 예컨대, 열 표시자들(200, 200a, 200b, 및 200c)의 색 변화는 시각적으로 검사될 수 있고, 생산 라인의 작동은 기술 그룹 및 품질 그룹으로부터의 처분들을 위해 일시중단될 수 있다.
도 3 내지 도 5는 본 개시내용의 일부 실시예들에 따른, 도 1의 열 표시자(200)의 예시적인 구조를 도시하는 개략적인 단면도들이다. 도 3에 도시된 바와 같이, 열 표시자(200)는, 둘레 영역(20) 내에서 기판(1)의 전방 표면 내로 함몰되는 트렌치(또는 피트)(210) 내에 형성될 수 있다. 예컨대, 트렌치(210)의 깊이는 사용된 화학 물질들의 양에 따라 범위가 수 마이크로미터 내지 수 밀리미터일 수 있다. 본 개시내용의 일 실시예에 따르면, 열 표시자(200)는 2개의 주요 부분, 즉, 기재(또는 모재) 물질(220) 및 열 감지제(230)를 포함할 수 있다. 본 개시내용의 일 실시예에 따르면, 예컨대, 기재 물질(220)은 열 감지제(230)로 침지될 수 있다. 일부 실시예들에서, 열 표시자(200)는 첨가제들 및/또는 용매들을 더 포함할 수 있다.
예컨대, 일부 실시예들에서, 기재 물질(220)은 트렌치(210)의 내부 표면에 고정될 수 있고, 시간 경과에 따른 열 사이클들 동안 제거되지 않는다. 예컨대, 기재 물질(220)은 다공성 구조를 가질 수 있지만, 이에 제한되지 않는다. 열 감지제(230)는 트렌치(210) 내에서 기재 물질(220)에 의해 지지될 수 있고, 수소 결합 또는 반 데르 발스(Van der Waals) 힘과 같은 적합한 결합 메커니즘으로 기재 물질(220)에 결합될 수 있지만, 이에 제한되지 않는다. 일 실시예에 따르면, 예컨대, 열 감지제(230)는, 디아세틸렌계 화합물 및 용매를 포함할 수 있다. 일 실시예에 따르면, 예컨대, 열 감지제(230)는, 염료 조각들, 안료들, 또는 착색제들을 더 포함할 수 있다. 일부 실시예들에 따르면, 예컨대, 열 감지제(230)는, 아졸 화합물들, 이를테면, 이미다졸류, 벤즈이미다졸류, 및 그들의 유도체들을 포함할 수 있다. 일부 실시예들에 따르면, 예컨대, 열 감지제(230)는 결합제를 더 포함할 수 있다.
도 4에 도시된 바와 같이, 열 표시자는, 패키징 프로세스 동안 누적 열 노출을 경험한 후에, 열 감지제(230)의 일부가 증발함에 따라 그의 색(또는 불투명한 외관)이 점진적으로 변한다는 것이 도시된다. 본 개시내용의 일 실시예에 따르면, 바람직하게는, 열 감지제(230)는, OSP 층(140)의 증발 온도와 대략적으로 동일한 증발 온도를 갖는다.
도 5에 도시된 바와 같이, OSP 층(140)의 상태의 저하 또는 다이 부착 막들의 접착력의 열화와 상관되는 미리 결정된 열 비용 한계(예컨대, 150 ℃ - 6 시간 또는 175 ℃ - 3 시간)에 도달할 때, 열 감지제(230)는 완전히 증발하여 트렌치(210)로부터 이탈하며, 그에 의해, 트렌치(210) 내에 기재 물질(220)만이 남는다. 증발된 열 감지제(230) 및 용매는 기판 및 다이에 대한 오염을 방지하기 위해 배기 배관 시스템을 통해 진공배기될 수 있다.
열 감지제(230)가 완전히 증발한 후에, 열 표시자(200)는 기재 물질(220)의 원래의 색, 이를테면 백색을 나타내며, 및 높은 대비를 갖는 신호가 관찰될 수 있다. 패키징 프로세스 동안 열 사이클들을 경험할 때 색 변화를 나타내는 다른 물질들이 이용될 수 있다는 것이 이해된다. 예컨대, 디아세틸렌계 화합물들이 색 변화 또는 다른 광학적으로 판독가능한 표시를 제공하도록 중합될 수 있다. 열 표시자(200)의 색 변화는 시각적으로 검사될 수 있고, 생산 라인의 작동은 기술 그룹 및 품질 그룹으로부터의 처분들을 위해 일시중단될 수 있다.
관련 기술분야의 통상의 기술자들은, 본 발명의 교시들을 유지하면서 본 디바이스 및 방법의 다수의 수정들 및 변경들이 이루어질 수 있다는 것을 쉽게 알 것이다. 그에 따라서, 위의 개시내용은 첨부된 청구항들의 범위들 및 경계들에 의해서만 제한되는 것으로 해석되어야 한다.

Claims (20)

  1. 전자 구성요소로서,
    기판 ― 상기 기판은, 상기 기판의 전방 측 상에 다이 부착 영역 및 둘레 영역을 포함함 ―; 및
    상기 기판의 누적 열 노출을 모니터링하기 위해 상기 둘레 영역 내에서 상기 기판의 전방 측 내로 함몰되는 트렌치 내에 배치되는 적어도 하나의 열 표시자를 포함하고,
    상기 열 표시자는, 기재 물질 및 열 감지제를 포함하고, 상기 열 감지제는, 유기 납땜성 보존제(OSP; organic solderability preservative) 층의 증발 온도와 동일한 증발 온도를 갖고,
    상기 기판의 후방 측 상에 구리 도금된 납땜 볼 패드들이 제공되고,
    상기 구리 도금된 납땜 볼 패드들 각각의 표면 상에 상기 OSP 층이 배치되는, 전자 구성요소.
  2. 제1항에 있어서,
    상기 기판은, 패키지 기판, 배선 보드, 또는 인쇄 회로 보드를 포함하는, 전자 구성요소.
  3. 제1항에 있어서,
    상기 기판은, 보강 중합체 라미네이트 또는 폴리이미드 수지를 포함하는, 전자 구성요소.
  4. 제1항에 있어서,
    상기 다이 부착 영역은 서브-영역들의 어레이를 더 포함하는, 전자 구성요소.
  5. 제4항에 있어서,
    상기 서브-영역들 각각에서 다이 부착 막을 사용하여 집적 회로(IC) 다이가 접착식으로 접합되는, 전자 구성요소.
  6. 제5항에 있어서,
    상기 서브-영역들 각각에서 상기 IC 다이의 가장자리들을 따라 금 도금된 핑거들이 제공되는, 전자 구성요소.
  7. 삭제
  8. 삭제
  9. 제5항에 있어서,
    상기 열 표시자는, 상기 OSP 층의 상태의 저하 또는 상기 다이 부착 막의 열화와 상관되는 미리 결정된 열 비용 한계에 도달할 때 신호를 보내는, 전자 구성요소.
  10. 제1항에 있어서,
    상기 기판은, 상기 둘레 영역에 배치되는, 위치결정 목적을 위한 복수의 핀 홀들을 더 포함하는, 전자 구성요소.
  11. 삭제
  12. 삭제
  13. 제9항에 있어서,
    상기 기재 물질은 상기 트렌치의 내부 표면에 고정되고, 시간 경과에 따른 열 사이클들 동안 제거되지 않는, 전자 구성요소.
  14. 제9항에 있어서,
    상기 기재 물질은 다공성 구조를 갖는, 전자 구성요소.
  15. 제9항에 있어서,
    상기 열 감지제는 상기 트렌치 내에서 상기 기재 물질에 의해 지지되고, 결합 메커니즘으로 상기 기재 물질에 결합되는, 전자 구성요소.
  16. 제9항에 있어서,
    상기 열 감지제는, 디아세틸렌계 화합물 및 용매를 포함하는, 전자 구성요소.
  17. 제16항에 있어서,
    상기 열 감지제는, 염료 조각들, 안료들, 또는 착색제들을 더 포함하는, 전자 구성요소.
  18. 제9항에 있어서,
    상기 열 감지제는, 이미다졸류, 벤즈이미다졸류, 및 이들의 유도체들과 같은 아졸 화합물들을 포함하는, 전자 구성요소.
  19. 제9항에 있어서,
    상기 열 감지제는 결합제를 더 포함하는, 전자 구성요소.
  20. 삭제
KR1020217038177A 2019-09-12 2019-09-12 열 표시자를 갖는 기판을 포함하는 전자 구성요소 KR102663130B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/105769 WO2021046818A1 (en) 2019-09-12 2019-09-12 Electronic component comprising substrate with thermal indicator

Publications (2)

Publication Number Publication Date
KR20210154244A KR20210154244A (ko) 2021-12-20
KR102663130B1 true KR102663130B1 (ko) 2024-05-07

Family

ID=69226476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217038177A KR102663130B1 (ko) 2019-09-12 2019-09-12 열 표시자를 갖는 기판을 포함하는 전자 구성요소

Country Status (6)

Country Link
US (1) US11469153B2 (ko)
JP (1) JP7394880B2 (ko)
KR (1) KR102663130B1 (ko)
CN (1) CN110731008B (ko)
TW (1) TWI723618B (ko)
WO (1) WO2021046818A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230073984A (ko) 2021-11-10 2023-05-26 (주)라이프신약 노화세포 제거용 조성물 및 이의 용도

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223830A (ja) * 1999-01-28 2000-08-11 Sony Corp プリント配線板
JP2003198081A (ja) * 2001-12-25 2003-07-11 Hitachi Communication Technologies Ltd プリント配線板の情報表示構造
JP2006190960A (ja) * 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法
JP2009295850A (ja) * 2008-06-06 2009-12-17 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210858A (ja) * 1984-04-04 1985-10-23 Matsushita Electric Ind Co Ltd フラツトパツケ−ジｌｓｉ
JPH04103384A (ja) * 1990-08-23 1992-04-06 Sakai Chem Ind Co Ltd 感熱性記録材料
JPH04170085A (ja) * 1990-11-02 1992-06-17 Matsushita Electric Ind Co Ltd リフロー半田付け方法及び電子部品
JPH0671218A (ja) * 1992-08-27 1994-03-15 Kansai Paint Co Ltd レーザーマーキング方法
JP3039480B2 (ja) * 1997-03-11 2000-05-08 日本電気株式会社 熱履歴判定方法および熱履歴表示ラベル
US7323634B2 (en) * 1998-10-14 2008-01-29 Patterning Technologies Limited Method of forming an electronic device
CN100438015C (zh) 2001-03-21 2008-11-26 株式会社东芝 具有id标记的半导体晶片，及从中生产半导体器件的方法和设备
US20040126897A1 (en) 2002-12-19 2004-07-01 3M Innovative Properties Company Colorimetric sensors constructed of diacetylene materials
JP2005072416A (ja) 2003-08-27 2005-03-17 Kyocera Corp 複数個取り用母基板
US7691458B2 (en) * 2004-03-31 2010-04-06 Intel Corporation Carrier substrate with a thermochromatic coating
JP2005327855A (ja) * 2004-05-13 2005-11-24 Hitachi Cable Ltd 温度モニタ機能付き通信機器及び光送受信器
US7074627B2 (en) * 2004-06-29 2006-07-11 Freescale Semiconductor, Inc. Lead solder indicator and method
DE102009012296A1 (de) * 2009-03-11 2010-09-16 At&S Technologie & Systemtechnik Ag Verfahren zur Überwachung der Temperatur-Zeit-Belastung mindestens eines Bauteils auf einer Leiterplatte, ein entsprechender Temperatur-Zeit-Indikator und dessen Anwendung
JP5476114B2 (ja) * 2009-12-18 2014-04-23 東京エレクトロン株式会社 温度測定用装置
TWI495079B (zh) * 2012-03-06 2015-08-01 Lighten Corp 發光模組
MX370922B (es) 2012-05-11 2020-01-09 Temptime Corp Indicador de calor de función dual y método de fabricación.
CN105144355B (zh) 2013-05-01 2018-02-06 应用材料公司 用于在晶片处理系统内进行低温测量的设备与方法
JP5723474B1 (ja) * 2014-09-02 2015-05-27 日油技研工業株式会社 温度管理材
US10877530B2 (en) 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
US20160207762A1 (en) * 2015-01-20 2016-07-21 Sigurd Microelectronics Corp. Sensor package structure and method
KR102671467B1 (ko) * 2016-09-28 2024-06-03 삼성전자주식회사 반도체 패키지를 포함하는 반도체 모듈 및 반도체 패키지
JP6785186B2 (ja) * 2017-05-18 2020-11-18 東京エレクトロン株式会社 検査システムおよび検査システムにおける温度測定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223830A (ja) * 1999-01-28 2000-08-11 Sony Corp プリント配線板
JP2003198081A (ja) * 2001-12-25 2003-07-11 Hitachi Communication Technologies Ltd プリント配線板の情報表示構造
JP2006190960A (ja) * 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法
JP2009295850A (ja) * 2008-06-06 2009-12-17 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ

Also Published As

Publication number Publication date
US11469153B2 (en) 2022-10-11
JP7394880B2 (ja) 2023-12-08
CN110731008B (zh) 2021-06-08
WO2021046818A1 (en) 2021-03-18
TW202111297A (zh) 2021-03-16
JP2022535791A (ja) 2022-08-10
US20210082838A1 (en) 2021-03-18
CN110731008A (zh) 2020-01-24
KR20210154244A (ko) 2021-12-20
TWI723618B (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
US7582961B2 (en) Package structure with circuits directly connected to semiconductor chip
US6717819B1 (en) Solderable flexible adhesive interposer as for an electronic package, and method for making same
US10170508B2 (en) Optical package structure
CN100394599C (zh) 加工精度良好的半导体模块及其制造方法和半导体装置
US8546184B2 (en) Package substrate having die pad with outer raised portion and interior recessed portion
EP0400566A2 (en) Adhesive tapes and semiconductor devices
JP2017045995A (ja) 電子部品装置の製造方法及び電子部品装置
CN100446224C (zh) 配线基体部件及其制造方法
US20180026012A1 (en) Multilayer substrate
US20090051027A1 (en) Method of Manufacture and Identification of Semiconductor Chip Marked For Identification with Internal Marking Indicia and Protection Thereof by Non-black Layer and Device Produced Thereby
KR102663130B1 (ko) 열 표시자를 갖는 기판을 포함하는 전자 구성요소
KR20160005649A (ko) 반도체 장치의 제조방법
TW201735751A (zh) 印刷佈線板之製造方法、半導體裝置之製造方法
TWI482271B (zh) 一種具有雙層基板之影像感測器封裝結構及方法
CN109196657A (zh) 光学模块、模块及其制造方法
KR20090056564A (ko) 플립 칩 패키지 및 이의 제조 방법
TWI419628B (zh) 印刷電路板
KR20130116657A (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR100635053B1 (ko) 전자부품용 접착테이프
JP3388369B2 (ja) 半導体パッケージ装置
US11705401B2 (en) Semiconductor package structure and method for manufacturing the same
CN112864022B (zh) 封装结构的制作方法及封装结构
CN109768017B (zh) 一种存储器卡散热结构及其加工工艺方法
WO2021053962A1 (ja) 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
JP2867056B2 (ja) 半導体パッケージ用接着テープ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant