JPS60210858A - フラツトパツケ−ジｌｓｉ - Google Patents

フラツトパツケ−ジｌｓｉ

Info

Publication number
JPS60210858A
JPS60210858A JP6596084A JP6596084A JPS60210858A JP S60210858 A JPS60210858 A JP S60210858A JP 6596084 A JP6596084 A JP 6596084A JP 6596084 A JP6596084 A JP 6596084A JP S60210858 A JPS60210858 A JP S60210858A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
pins
lsi
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6596084A
Other languages
English (en)
Inventor
Mitsuru Sano
充 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6596084A priority Critical patent/JPS60210858A/ja
Publication of JPS60210858A publication Critical patent/JPS60210858A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント基板への装着位置決めを容易にした
フラッ）　ノ４ッケージＬＳＩに関するものである。
〔従来例の構成とその問題点〕
近年、集積回路における半導体チップ当シの素子数は飛
躍的に伸びておＬＬｓＩと呼ばれる集積回路が広く電子
回路に利用されている。中でもフラット／母ツケーノＬ
ＳＩは、ＤＩＰタイツのものにくらべて端子のピッチが
狭く、また非常に薄く構成されることから注目されてい
る。
以下、図面を参照しながら従来のフラットノ’？　ツケ
ージＬＳＩについて説明する。
第１図（ａ）は、従来のフラッ）　ｉ４ッケージＬＳＩ
の下面を、第１図（ｂ）は、同側面を、また第２図は、
プリント基板への実装状態における断面をそれぞれ示し
たものである。図において（１は・臂ツケージ本体、２
はリード端子、３はフラットノ’？　ツケージＬＳＩを
搭載したプリント基板、４は、プリント基板上に形成さ
れた、リード端子２を半田付接合するための電極端子で
ある。
しかしながら、このように構成された従来のフラットノ
母ッケージＬＳＩは、第２図のようにプリント基板３上
に半田付けする際、ＬＳＩのリード端子２をプリント基
板の電極端子４上に位置合わせすることがむずかしく、
位置ずれを起こしやすいという欠点を有していた。
〔発明の目的〕
本発明は、上記欠点を解消するもので、シリンド基板上
に容易に位置合わせすることが出来るフラットパッケー
ジＬＳＩを提供するものである。
〔発明の構成〕
この目的を達成するために、本発明のフラットパッケー
ジＬＳＩは、プリント基板に位置合わせするだめの複数
個の位置決め用ビンを、パッケージ本体の下面に備えて
いる。このビンを用いることによって、フラットノぐッ
ケージＬＳＩｆニア’リント基板上の所定の位置に正確
に位置決めし、仮止めすることが出来る。
〔実施例の説明〕
以下、実施例について、図面を参照しながら説明する。
第３図は、本発明の一実施例を示したもので、第１図と
同一符号のものは同一のものを示し、また５は・ぐッケ
ーノ本体１の下面に設けた複数個の位置決め用ビンであ
る。
このように構成された本実施例のフラットパッケージＬ
ＳＩをプリント基板に搭載する際は、第４図に示したよ
うに、プリント基板３に予めあけられた孔に、・母ッケ
ージ本体１の下面に設けたピン５を挿入する。この状態
で、ＬＳＩは正確な位置決めと、プリント基板への仮止
めがなされ、その後、リード端子２と電極端子４とをそ
れぞれ半田付接合することによシ、電気的接続と機械的
固定が達成される。
〔発明の効果〕
以上説明したように、本発明によれば、フラットノやッ
ケージＬＳＩをプリント基板へ装着する際に、容易に、
かつ正確に位置決めすることができ、従って、組立工数
の低減及び位置ずれ等の不具合発生の防止を図ることが
できる利点がある。
【図面の簡単な説明】
第１図は、従来のフラッ）　ｔ！ッケージＬＳＩの構成
図、第２図は、第１図のＬＳＩをプリント基板に搭載し
た状態を示す断面図、第３図は、本発明の一実施例の構
成図、第４図は、第３図のＬＳＩをプリント基板に搭載
した状態を示す断面図である。 １・・り母ッケージ本体、２・・・リード端子、３・・
・プリント基板、４・・・電極端子、５・・・位置決め
用ビン。 第１図 （０） 第２図 第３図 （０） 第４図

Claims (1)

    【特許請求の範囲】
  1. プリント基板に予め穿設された孔に挿入して装着の位置
    決めをするための複数個のピンを、ノやツケージ本体の
    下面に設けたことを特徴とするフラットノやッケージＬ
    ＳＩ０
JP6596084A 1984-04-04 1984-04-04 フラツトパツケ−ジｌｓｉ Pending JPS60210858A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6596084A JPS60210858A (ja) 1984-04-04 1984-04-04 フラツトパツケ−ジｌｓｉ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6596084A JPS60210858A (ja) 1984-04-04 1984-04-04 フラツトパツケ−ジｌｓｉ

Publications (1)

Publication Number Publication Date
JPS60210858A true JPS60210858A (ja) 1985-10-23

Family

ID=13302060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6596084A Pending JPS60210858A (ja) 1984-04-04 1984-04-04 フラツトパツケ−ジｌｓｉ

Country Status (1)

Country Link
JP (1) JPS60210858A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916522A (en) * 1988-04-21 1990-04-10 American Telephone And Telegraph Company , At & T Bell Laboratories Integrated circuit package using plastic encapsulant
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5352851A (en) * 1992-09-08 1994-10-04 Texas Instruments Incorporated Edge-mounted, surface-mount integrated circuit device
US6455355B1 (en) 2001-04-10 2002-09-24 Siliconware Precision Industries, Co., Ltd. Method of mounting an exposed-pad type of semiconductor device over a printed circuit board
US11469153B2 (en) * 2019-09-12 2022-10-11 Yangtze Memory Technologies Co., Ltd. Electronic component comprising substrate with thermal indicator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US4916522A (en) * 1988-04-21 1990-04-10 American Telephone And Telegraph Company , At & T Bell Laboratories Integrated circuit package using plastic encapsulant
US5352851A (en) * 1992-09-08 1994-10-04 Texas Instruments Incorporated Edge-mounted, surface-mount integrated circuit device
US6455355B1 (en) 2001-04-10 2002-09-24 Siliconware Precision Industries, Co., Ltd. Method of mounting an exposed-pad type of semiconductor device over a printed circuit board
US11469153B2 (en) * 2019-09-12 2022-10-11 Yangtze Memory Technologies Co., Ltd. Electronic component comprising substrate with thermal indicator

Similar Documents

Publication Publication Date Title
JPS60210858A (ja) フラツトパツケ−ジｌｓｉ
US5849609A (en) Semiconductor package and a method of manufacturing thereof
US5444299A (en) Electronic package with lead wire connections
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JPH01138791A (ja) 混成集積回路装置
JPH04184968A (ja) 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法
JP3498458B2 (ja) 混成集積回路装置
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
JPH01232753A (ja) 半導体装置
JPS63152134A (ja) 液晶表示装置
JPS635248Y2 (ja)
JPH0744042Y2 (ja) シングルインライン型混成集積回路装置
JPH06164117A (ja) コネクタ付き配線基板の製造方法
JPH04243187A (ja) プリント基板
JPS62134939A (ja) 混成集積回路
JPH02121360A (ja) 電子部品搭載用基板
JPS6097656A (ja) 混成集積回路の実装方法
JPH07326705A (ja) 電子部品およびこれを利用した実装方法
JPS60218897A (ja) 電子部品の実装法
JPS6114791A (ja) 電子部品装着用プリント基板
JPH02105595A (ja) 混成集積回路
JPH03233995A (ja) チップ部品の実装方法
JPS61256694A (ja) 電子回路基板の組立て方法
JPH0548239A (ja) 回路基板の形成方法
JPS63115394A (ja) 電子回路パツケ−ジ