JPH01138791A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH01138791A JPH01138791A JP29826787A JP29826787A JPH01138791A JP H01138791 A JPH01138791 A JP H01138791A JP 29826787 A JP29826787 A JP 29826787A JP 29826787 A JP29826787 A JP 29826787A JP H01138791 A JPH01138791 A JP H01138791A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hybrid
- thick film
- printed
- leadless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路装置（以下ハイブリッドＩＣとい
う）に関し、特に、基板内部のスルーホール部分に外部
取出し電極用の半田ランドを設けた表面実装用のリード
レス形ハイブリッドＩＣに関する。
う）に関し、特に、基板内部のスルーホール部分に外部
取出し電極用の半田ランドを設けた表面実装用のリード
レス形ハイブリッドＩＣに関する。
近年、電子機器の軽量・薄型化に伴い、これらの機器に
使用されるハイブリッドＩＣにも小型・薄型化が強く要
求されるようになり、外部端子用リードフレームを取付
け、ケースや樹脂で全体を封止する実装形態から、必要
部品のみを封止し、リードフレームに代って基板の電極
ランドを外部端子として、直接、半田接続する実装形態
のリードレス形ハイブリッドＩＣが利用させることが多
くなって来ている。
使用されるハイブリッドＩＣにも小型・薄型化が強く要
求されるようになり、外部端子用リードフレームを取付
け、ケースや樹脂で全体を封止する実装形態から、必要
部品のみを封止し、リードフレームに代って基板の電極
ランドを外部端子として、直接、半田接続する実装形態
のリードレス形ハイブリッドＩＣが利用させることが多
くなって来ている。
従来、この種のハイブリッドＩＣの外部取出し電極に、
基板の端面に設けたスルーホール部を利用したもの（以
下端面スルーホール方式）、あるいは、基板表面の電極
ランドに形成した半田バンプを利用したも゛の（以下半
田バンプ方式）が代表的なものとして用いられている。
基板の端面に設けたスルーホール部を利用したもの（以
下端面スルーホール方式）、あるいは、基板表面の電極
ランドに形成した半田バンプを利用したも゛の（以下半
田バンプ方式）が代表的なものとして用いられている。
第３図に半田バンプ方式リードフレーム形ハイブリッド
ＩＣの断面構造図を、また第４図（ａ）および（ｂ）に
端面スルーホール方式リードフレーム形ハイブリッドＩ
Ｃの斜視図およびプリント基板への実装断面図をそれぞ
れ示す。
ＩＣの断面構造図を、また第４図（ａ）および（ｂ）に
端面スルーホール方式リードフレーム形ハイブリッドＩ
Ｃの斜視図およびプリント基板への実装断面図をそれぞ
れ示す。
しかしながら、第３図および第４図に示す従来のり一ド
レス形ハイブリッドＩＣには、次にような欠点がある。
レス形ハイブリッドＩＣには、次にような欠点がある。
即ち、半田バンプ方式のリードレス形ハイブリッドＩＣ
は、予め厚膜スルーホール基板２に半田バンブ６を形成
する工程が必要であること、しかも、半田バンブ６が搭
載部品２とは反対側の裏面に形成されるため、プリント
基板５等への搭載時に位置合わせ作業が困難であるのと
、半田リフロー後の接続の目視検査が不可能であった。
は、予め厚膜スルーホール基板２に半田バンブ６を形成
する工程が必要であること、しかも、半田バンブ６が搭
載部品２とは反対側の裏面に形成されるため、プリント
基板５等への搭載時に位置合わせ作業が困難であるのと
、半田リフロー後の接続の目視検査が不可能であった。
また、端面スルーホール方式のリードレス形ハイブリッ
ドＩＣは、端面スルーホール基板１０の端面に設けたス
ルーホールを外部電極として使用するため端子数が限ら
れ、しかも基板内部には外部電極が設けられないのでパ
ターン設計上の制約が多かった。更に、基板の端面スル
ーホール部分の電極の導通を個片毎に検査をする必要が
あるため、製造工程にバッチ処理を導入することが出来
ず量産には不向きであった 上述の理由から、従来のり一ドレス形ハイブリッドＩＣ
は製造歩留が低く工数もかかるので高価格なものであっ
た。
ドＩＣは、端面スルーホール基板１０の端面に設けたス
ルーホールを外部電極として使用するため端子数が限ら
れ、しかも基板内部には外部電極が設けられないのでパ
ターン設計上の制約が多かった。更に、基板の端面スル
ーホール部分の電極の導通を個片毎に検査をする必要が
あるため、製造工程にバッチ処理を導入することが出来
ず量産には不向きであった 上述の理由から、従来のり一ドレス形ハイブリッドＩＣ
は製造歩留が低く工数もかかるので高価格なものであっ
た。
本発明の目的は、上記の情況に鑑み、プリント基板上に
目視により高精度に表面実装することができ、且つバッ
チ処理により量産可能なり一ドレス形の混成集積回路装
置を提供することである。
目視により高精度に表面実装することができ、且つバッ
チ処理により量産可能なり一ドレス形の混成集積回路装
置を提供することである。
本発明によれば、絶縁基板の両面にスルーホールを通じ
て電気的に接続された厚膜回路を形成し、且つ前記基板
の片面に半導体ＩＣチップ、モールド・トランジスタ、
セラミック・チップコンデンサ等の回路部品をそれぞれ
搭載して封止形成する混成集積回路装置は、前記厚膜回
路のスルーホール部に外部取出し電極用の半田ランドを
設けることを含む。
て電気的に接続された厚膜回路を形成し、且つ前記基板
の片面に半導体ＩＣチップ、モールド・トランジスタ、
セラミック・チップコンデンサ等の回路部品をそれぞれ
搭載して封止形成する混成集積回路装置は、前記厚膜回
路のスルーホール部に外部取出し電極用の半田ランドを
設けることを含む。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示すリードレス形ハイブリッドＩＣの断面構造図およ
びプリント基板上への実装断面図である。本実施例によ
れば、厚さ０．６３＋ｕ＋のアルミナセラミック基板１
の表裏の両面には厚膜回路（図示しない）が、また基板
の内部には直径０．３ｍｍのスルーホール３が、裏面側
に半田ランドから成る外部端子取り出し用電極４を設け
てそれぞれ形成され、ついで、その表面側に半導体ＩＣ
、セラミックチップコンデンサ等の部品２がそれぞれ搭
載されてリードレス形ハイブリッドＩＣが製造される〔
第１図（ａ）参照〕。上述のごとく製造されたリードレ
ス形ハイブリッドＩＣは、第１図（ｂ）に示すごとくプ
リント基板５上に半田リフロー法によって表面実装され
る。この際、半田ランドから成る外部端子取り出し用電
極４はプリント基板５の表面に設けられた電極とそれぞ
れ半田接続される。
を示すリードレス形ハイブリッドＩＣの断面構造図およ
びプリント基板上への実装断面図である。本実施例によ
れば、厚さ０．６３＋ｕ＋のアルミナセラミック基板１
の表裏の両面には厚膜回路（図示しない）が、また基板
の内部には直径０．３ｍｍのスルーホール３が、裏面側
に半田ランドから成る外部端子取り出し用電極４を設け
てそれぞれ形成され、ついで、その表面側に半導体ＩＣ
、セラミックチップコンデンサ等の部品２がそれぞれ搭
載されてリードレス形ハイブリッドＩＣが製造される〔
第１図（ａ）参照〕。上述のごとく製造されたリードレ
ス形ハイブリッドＩＣは、第１図（ｂ）に示すごとくプ
リント基板５上に半田リフロー法によって表面実装され
る。この際、半田ランドから成る外部端子取り出し用電
極４はプリント基板５の表面に設けられた電極とそれぞ
れ半田接続される。
第２図は本発明リードレス形ハイブリッドＩＣの他の実
施例図である０本実施例によれば、更に別の半田バンブ
方式のリードレス形ハイブリッドＩＣがこれと一体化さ
れ実装の高密度化が図られる。ここで、７および８は厚
膜スルーホール基板およびリードフレームをそれぞれ示
す。
施例図である０本実施例によれば、更に別の半田バンブ
方式のリードレス形ハイブリッドＩＣがこれと一体化さ
れ実装の高密度化が図られる。ここで、７および８は厚
膜スルーホール基板およびリードフレームをそれぞれ示
す。
以上説明したように、本発明のリードレス形ハイブリッ
ドＩＣは、基板内部にスルーホール部を有し、更に、こ
のスルーホール部に外部取出し電極の半田ランドを有し
ているため以下の効果がある。
ドＩＣは、基板内部にスルーホール部を有し、更に、こ
のスルーホール部に外部取出し電極の半田ランドを有し
ているため以下の効果がある。
（１）基板はパターン設計上の自由度が大きく、多数個
取りが出来て、低価格で製造可能である。
取りが出来て、低価格で製造可能である。
（２）ハイブリッドＩＣの製造工程において、バッチ処
理が可能で、半田バンブの形成も不要である。
理が可能で、半田バンブの形成も不要である。
（３）プリント板等へ表面実装する場合、半田リフロー
時のセルフアラインメント効果があるため高精度の位置
合せが不要である。また、溶融した半田はスルーホール
内部を伝わり基板表面まで達するので、簡単に接続の目
視検査をすることが出来る。
時のセルフアラインメント効果があるため高精度の位置
合せが不要である。また、溶融した半田はスルーホール
内部を伝わり基板表面まで達するので、簡単に接続の目
視検査をすることが出来る。
従って、本発明のハイブリッドＩＣは歩留も高く、低価
格で製造することができる。
格で製造することができる。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示すリードレス形ハイブリッドＩＣの断面構造図およ
びプリント基板への実装図、第２図は本発明リードレス
形ハイブリッドＩＣの他の実装例図、第３図は従来の半
田バンプ方式リードレス形ハイブリッドＩＣの断面構造
図、第４図（ａ）および（ｂ）はそれぞれ従来の端面ス
ルーホール方式リードレス形ハイブリッドＩＣの斜視図
およびプリント基板への実装断面図である。 １・・・アルミナセラミック基板、２・・・搭載部品、
３・・・スルーホール、４・・・半田ランドから成る外
部端子取り出し電極、５・・・プリント基板、６・・・
半田バンプ、７．９・・・厚膜スルーホール基板、８・
・・リードフレーム、１０・・・端面スルーホール基板
。
を示すリードレス形ハイブリッドＩＣの断面構造図およ
びプリント基板への実装図、第２図は本発明リードレス
形ハイブリッドＩＣの他の実装例図、第３図は従来の半
田バンプ方式リードレス形ハイブリッドＩＣの断面構造
図、第４図（ａ）および（ｂ）はそれぞれ従来の端面ス
ルーホール方式リードレス形ハイブリッドＩＣの斜視図
およびプリント基板への実装断面図である。 １・・・アルミナセラミック基板、２・・・搭載部品、
３・・・スルーホール、４・・・半田ランドから成る外
部端子取り出し電極、５・・・プリント基板、６・・・
半田バンプ、７．９・・・厚膜スルーホール基板、８・
・・リードフレーム、１０・・・端面スルーホール基板
。
Claims (1)
- 絶縁基板の両面にスルーホールを通じて電気的に接続
された厚膜回路を形成し、且つ前記基板の片面に半導体
ＩＣチップ、モールド・トランジスタ、セラミック・チ
ップコンデンサ等の回路部品をそれぞれ搭載して封止形
成する混成集積回路装置において、前記厚膜回路のスル
ーホール部に外部取出し電極用の半田ランドを設けるこ
とを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29826787A JPH01138791A (ja) | 1987-11-25 | 1987-11-25 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29826787A JPH01138791A (ja) | 1987-11-25 | 1987-11-25 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01138791A true JPH01138791A (ja) | 1989-05-31 |
Family
ID=17857422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29826787A Pending JPH01138791A (ja) | 1987-11-25 | 1987-11-25 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01138791A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252192A (ja) * | 1990-03-01 | 1991-11-11 | Taiyo Yuden Co Ltd | 混成集積回路部品及び組立方法 |
| US5371029A (en) * | 1991-01-22 | 1994-12-06 | National Semiconductor Corporation | Process for making a leadless chip resistor capacitor carrier using thick and thin film printing |
| FR2724051A1 (fr) * | 1994-08-31 | 1996-03-01 | Nec Corp | Montage de dispositif electronique et son procede de fabrication |
| US7203452B2 (en) | 2000-09-14 | 2007-04-10 | Ricoh Company, Ltd. | Tandem image forming device having a side-by-side arrangement of image forming sections |
-
1987
- 1987-11-25 JP JP29826787A patent/JPH01138791A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252192A (ja) * | 1990-03-01 | 1991-11-11 | Taiyo Yuden Co Ltd | 混成集積回路部品及び組立方法 |
| US5371029A (en) * | 1991-01-22 | 1994-12-06 | National Semiconductor Corporation | Process for making a leadless chip resistor capacitor carrier using thick and thin film printing |
| FR2724051A1 (fr) * | 1994-08-31 | 1996-03-01 | Nec Corp | Montage de dispositif electronique et son procede de fabrication |
| US7203452B2 (en) | 2000-09-14 | 2007-04-10 | Ricoh Company, Ltd. | Tandem image forming device having a side-by-side arrangement of image forming sections |
| US7693466B2 (en) | 2000-09-14 | 2010-04-06 | Ricoh Company, Ltd. | Method for arranging image forming sections |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975765A (en) | Highly integrated circuit and method for the production thereof | |
| JPH04256343A (ja) | 集積回路用フリップチップパッケージ | |
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| EP1460888A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
| JPH1012809A (ja) | マルチチップモジュール | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JPH0258793B2 (ja) | ||
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH09330993A (ja) | 半導体装置 | |
| JPS60210858A (ja) | フラツトパツケ−ジｌｓｉ | |
| JPS6221016Y2 (ja) | ||
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JPH10335520A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JPH08330716A (ja) | ボールグリッドアレイの製造方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
| JPH0945808A (ja) | 電子部品 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH0992746A (ja) | リードレスチップキャリア | |
| JPH036036A (ja) | プリント配線板の製造方法及び該方法に使用するフレキシブルプリント配線板 | |
| JPH098080A (ja) | Ｌｓｉ実装用構造体および半導体装置の実装方法 |